JP2004523915A - 半導体チップの3次元表面実装アレイを有する回路基板を製造する方法および装置 - Google Patents
半導体チップの3次元表面実装アレイを有する回路基板を製造する方法および装置 Download PDFInfo
- Publication number
- JP2004523915A JP2004523915A JP2002571757A JP2002571757A JP2004523915A JP 2004523915 A JP2004523915 A JP 2004523915A JP 2002571757 A JP2002571757 A JP 2002571757A JP 2002571757 A JP2002571757 A JP 2002571757A JP 2004523915 A JP2004523915 A JP 2004523915A
- Authority
- JP
- Japan
- Prior art keywords
- pallet
- chip
- chip carrier
- chamber
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
- B23P19/00—Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/0478—Simultaneously mounting of different components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/085—Using vacuum or low pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1484—Simultaneous treatments, e.g. soldering lead-in-hole components simultaneously with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1509—Horizontally held PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/52—Plural diverse manufacturing apparatus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
- Y10T29/53178—Chip component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
- Y10T29/53183—Multilead component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53187—Multiple station assembly apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Abstract
【選択図】図6
Description
【0001】
(関連出願)
本出願は、「A Method and Apparatus for Fabricating a Circuit Boad with a Three Dimensional Surface Mounted Array of Semiconductor Chips」と称される、米国仮出願シリアルナンバー第60/275,843号(2001年3月14日出願)からの35USC§119(e)によって優先権を主張する。
【0002】
(発明の分野)
本発明は、半導体製造プロセスに関し、より具体的には、半導体チップをプリント回路基板上に3次元アレイで製作する方法およびシステムに関する。
【背景技術】
【0003】
(発明の背景)
半導体チップは、通常、プリント回路基板と接続され、このプリント回路基板は、次に、チップを回路の残り部分と相互接続させ、これにより、そのチップは、プリント基板上の他のチップを含めて動作する。従来、チップは、プリント回路基板にわたって、大きい平坦な面で単純な2次元アレイの状態で広がっていた。過去数年にわたり、コンピュータ業界において、プリント基板は、より密に実装される傾向である。その理由は、より大きいランダムアクセスコンピュータメモリに対する要求の高まり、より高速のコンピュータに対する要求、よりコンパクトなコンピュータに対する要求、およびプリント回路基板上の回路密度を高くすることによるプリント回路基板のコスト低下の推進等である。1980年代の半ばから後半にかけて、業界は、プリント回路基板におけるホールを通じてプリント回路基板に付加コンピュータチップを取付ける技術から、表面実装技術を用いる技術へと転換した。表面実装技術の到来とともに、従来のプリント回路基板上のスルーホールは、プリント回路基板の表面上の導電性実装パッドと置換された。これは、基板の層間に走る相互接続線の複雑なネットワークを有する多層回路基板を可能にする。次に、これは、プリント回路基板上のチップの密度を高くすることを可能にし、その結果、基板上のチップ間を信号が移動しなければならない距離を低減することによって、基板の大きさが縮小されるだけでなく、コンピュータの動作速度が高くなる。
【0004】
従って、表面実装技術への移行は、プリント回路基板上への種々の構成のチップの位置決めを実施し、回路基板上のチップ密度を高くし、これにより、チップ間の距離を縮小してシステム全体の動作を高速化した。概して、従来の構成は、チップを互いに積み重ねて密度を高くする。チップを互いに重ね合わせるやり方は、特に、その回路において冗長度が与えられるメモリチップに適用可能である。これまで、チップを互いに積み重ねてチップ密度を高くして回路基板上に3次元アレイを達成するために、コンピュータメーカは、積み重ねられた態様のチップを永久的にボンディングする技術を専門にする第3者の製造業者に送る必要があった。チップの積み重ねは、通常、チップどうしをはんだ付けすることを含む。これは、次に、外部の製造設備に依存する必要性がある場合に特有の時間遅延、およびチップどうしを直接的にはんだ付けする結果としてのチップへの潜在的損傷を含む、種々の問題を引き起こす。
【0005】
最近の開発、特に、本発明の出願人による開発は、チップをプリント回路基板上に3次元アレイで積み重ねる、新しく、かつはるかに効率的な手段をもたらした。これらの開発は、出願人所有の、同時係属中の特許出願本明細書中に詳細に記載される。これらは、「Circuit Board Assembly Having A Three Dimensional Array of Integrated Circuit Packages」と称される、米国特許シリアルナンバー第09/285,354号(1999年4月4日出願)、および「Electronic Module Having a Three Dimensional Array of Carrier−Mounted Integrated Circuit Packages」と称される米国特許シリアルナンバー第09/524,324号(2000年3月3日出願)である。これらの出願の両方は、参考のため、本明細書中に援用され、本明細書中にはその部分しか示されていないが、本明細書中に完全に示されているものとみなされる。言及された2つの出願は、事実上、回路基板上のチップの上に配置されるプラットフォームを提供し、かつプラットフォームがその下のチップと共有する回路基板上のコンタクトパッドと接続するする一意的電子モジュールを記載する。第2のチップは、その後、上述の特許出願により完全に記載されるように、重ね合わされた3次元アレイを達成するために、プラットフォームの上面と接続される。図1の21Aおよび21Bは、上述の2つの出願に記載かつ主張されるチップキャリアの2つの異なった変形を示す。21Aは、プリント回路基板の形態で製作されたチップキャリアを示し、21Bは、モールドパッケージの形態で製作されたチップキャリアを示す。
【0006】
しかしながら、上述の2つの一部係属中の出願に記載された電子チップ搭載モジュールの利点を最大化するために必要とされるのは、それらのモジュールの取付けを自動化かつ最適化する製造プロセスおよび装置である。さらに、製造プロセスおよび装置は、第3者の製造業者のサービスを用いることを必要とせず、コンピュータまたは回路基板製造業者によって工場内で用いられ得る製造プロセスおよび装置であるべきである。
【発明の開示】
【課題を解決するための手段】
【0007】
(発明の要旨)
本発明の目的は、チップをプリント回路基板上に3次元アレイで配置することを可能にする新しい開発の結果を利用する、効率的および費用効果的な製造プロセスおよび装置を提供することである。本発明のさらなる目的は、プリント回路基板のアセンブリにおいて用いられる現在の方法および半導体製造機器を用いて利用され得る装置および方法を提供することである。
【0008】
これらおよび他の目的は、回路基板を半導体チップの3次元アレイで実装する方法を以下の工程を用いて提供することによって達成される。これらの工程は、a)複数のチップキャリア上の電気的接点が、アセンブリプロセスのために、正確に位置合わせされることを検証する工程、b)チップおよび受動素子を収容するためにチップキャリアのチップ収容面を準備する工程、c)チップアセンブリプロセスのために、回路基板を準備する工程、d)回路基板をチップおよび受動素子の第1の層で実装する工程であって、チップおよび受動素子は、事前選択された所定の電気的接触地点と接触するように位置決めされる、工程と、e)チップキャリアをチップの第1の層上に位置決めして、チップキャリアが、回路基板上の事前選択された電気的接点と接触する工程、f)チップキャリアの各々の上に受動素子を有する半導体チップを配置する工程、および、g)チップ、受動素子およびチップキャリアを永久的に回路基板と相互接続させる工程、である。
【0009】
本発明の別の局面において、本発明は、回路基板を半導体チップの3次元アレイで実装するシステムを提供する。このシステムは、a)各チップキャリアの下の回路基板上にチップを直接的に位置決めするため、およびチップキャリアの上面にチップを位置決めし、これにより、回路基板上にチップの3次元アレイを生成するための空間を有する回路基板に取り付け可能である複数のチップキャリアと、b)回路基板アセンブリプロセスの間、複数のチップキャリアを保持および移動するためのパレットであって、パレットは、フレームのような形態のチャンバのマトリックスを有し、チャンバは、パレットの少なくとも上面にて開放されており、各チャンバは、回路基板アセンブリプロセスの間、チップキャリアを保持するように形成され、チップキャリアは、パレットのチャンバの各々に位置決めされ、チップキャリアの上部のチップ収容面は、パレットの上から外を向いており、これにより、回路基板アセンブリプロセスの間、チップキャリアの上面をアクセス可能にする、パレットと、c)アセンブリプロセスの間、パレットを移動および位置決めして、パレットによる保持される複数のチップが、アセンブリプロセスの間、チップを収容するように準備され得、パレットから容易にアクセスおよび除去され、かつ各チップキャリア上にチップが位置決めされた回路基板上に直接的に位置決めされるチップの上の回路基板上に位置決めされ、これにより、チップの3次元アレイが回路基板上に生成される、メカニズムを備える。
【0010】
本発明のさらに別の局面において、本発明は、半導体製作プロセスの間、チップモジュールを位置決め、および固定するが取り外し可能に保持するための装置を提供する。これらの装置は、a)チップモジュールを保持するパレットであって、パレットは、チャンバの2次元マトリックスを有し、チャンバは、パレットの第1および第2の対向する平行面にて開放されており、チャンバは、パレットの第2の面上の開口部と隣接するベースにてチャンバの内部を取巻くフランジを有して、チャンバが、パレットの第一の面が面する場合、チャンバとほぼ同じ寸法のチップモジュールを保定することを可能にする、パレット、b)隆起部分の2次元マトリックスを有するプリント固定台であって、隆起部分の2次元マトリックスは、パレットのチャンバのマトリックスと調和し、従って、隆起部分は、隆起部分が1対1ベースで、パレットの第2の面からのパレットのチャンバと適合するように寸法調整される、プリント固定台とを備え、c)チャンバは、チップモジュールで満たされ、プリント固定台は、パレットの第2の面にてパレットと接合され、隆起部分は、チャンバに配置されたチップモジュールを作業位置に持ち上げ、作業位置から、モジュールがパレットの第1の面から加工され得る。
【0011】
本発明は、添付の図面と共に、以下の記載を検討することにより、より良好に理解される。
【0012】
(好適な実施形態の詳細な説明)
本発明の好適な実施形態の方法は、図1において21Aおよび21Bと示されるものと同様の、および、参考のため、本明細書中にすでに援用された上述の2つの一部係属中の出願に記載されるように、チップキャリアのプリント回路基板の表面実装を自動化する3工程の製作プロセスを用いる。第1の工程は、大量のチップキャリア21上に同時にステンシルする工程(はんだペーストの付与)を含む。第2の工程は、チップキャリアをアセンブリステージに移動させる工程を含む。アセンブリ工程において、チップキャリアは、直接的に回路基板上に位置決めされているチップおよび受動デバイスの上の回路基板上に位置決めされる。チップは適切な受動デバイスと共に、その後、チップキャリア上に位置決めされる。第3および最後のステージにおいて、素子が取付けられた回路基板は、単一のリフロープロセスを通過し、基板およびチップキャリア上の種々の素子のはんだを用いた永久的相互接続を完成させる。
【0013】
本発明の好適な実施形態は、大量のチップキャリアを同時に移動およびステンシルすることを支援するために、2つの新しいデバイスを使用する。製作プロセスの間、チップキャリア21は、図2に示されるように、チップキャリアパレット23によって保持される。示されるように、パレット23の好適な実施形態は、合計54個のチャンバ25を有し、これらの各々がチップキャリア21を保有する。図2において、チャンバ25A、25Bおよび25Cはチップキャリア21を有する。パレット23におけるチャンバ25の各々は、上面23Aおよび底面23Bが開放されている。チップキャリアの各々の大きさは、チップキャリア21上の4つの角の突起またはフランジ22を除いて、パレット23における各チャンバ25とほぼ同じ大きさである。従って、各チップキャリアは、チップキャリアがチャンバ25に位置決めされると、フランジ22がチャンバから突き出し、図2における25A、25Bおよび25Cによって表されるように、パレットの上面23Aに載るように寸法調整される。従って、各チップキャリアが、チャンバ25に位置決めされた場合にチャンバ25を通って落下することが防止される。
【0014】
好適な実施形態における各チャンバ25は、図2に示されるように、上部の外側エッジのまわりに4つの取付け部(abutment)27を有する。取付け部27は、チップキャリア21を保持し、かつチャンバ27に位置決めされた場合、チップキャリアを保護するように設計される。取付け部27は保護を提供する。なぜなら、チャンバ25に位置決めされた場合、チップキャリア21は、周囲の取付け部27の上面の下の嵌め込み位置(recessed position)に配置されるからである。パレット23は、耐久性のある樹脂、アルミニウムまたは任意の他の適切な材料を含む種々の材料から作られ得る。図2Aは、チャンバ25の開放された上面23Aおよび底面23Bを明瞭に示す線I−Iに沿ったパレットの断面図である。取付け部27は、製作プロセスの間、各チップキャリア21の上面を保護する一方で、チップキャリアは、パレット23のチャンバ25内にある。チップキャリア21の上面が保護されて、はんだペーストがキャリアの上面に付与された後、後述されるように、パレットが積み重ねられ、かつチップキャリアの上面のはんだペーストに悪影響を及ぼすことなく移動され得る。
【0015】
第2の新しいデバイスは、図3における突き出し斜視図(raised persperctive view)に示されるプリント固定台31である。プリント固定台31は、領域33のような隆起したブロックの連続を有する。領域33のようなブロックは、9×6のマトリックスであり、パレット23のチャンバ25の9×6のマトリックスと調和する。隆起領域33のマトリックスは、パレット23の対応するチャンバ25の底面と適合するように設計および寸法調整される。プリント固定台31は、内部が中空であり、各隆起ブロック領域33は、プリント固定台31の中空の内部に通じる上面開口部35を有する。図4は、プリント固定台31の底面図を提供する。上面の開口部35のいくつかは、プリント固定台31の底板41の円形開口部39を通して見出され得る。図3Aは、図3のII−II線に沿うプリント固定台31の断面図である。中空の内部36は、図3Aに見出され得る。底板41は、可動の中空軸を固定する(図示せず)。シャフトの中空部分は、プリント固定台31の中空の内部36に通じている。プリント固定台31は、鋳造アルミニウムまたは任意の他の多数の適切な材料を含み得る。
【0016】
プリント固定台31は、手袋のようにパレット23の下部と適合して、パレット23のチャンバ25内のチップキャリア21を持ち上げ、かつ固定するように設計される。プリント固定台31がパレット23と接合された場合(図6)、上面開口部35は、チャンバ25に配置されたチップキャリアの底部と同一平面上にあり、封止空間36がプリント固定台31に生成され、わずかな真空が生成されて、後述されるように、ステンシルプロセスの間、チップキャリア21を保持する。図6Aは、チップキャリア21を支持する隆起部分33が中に挿入された1つのチャンバ25の図6のIII線に沿う断面図である。見出され得るように、チャンバ25内に配置された隆起領域33は、その上面開口部35が、チップキャリア21の底面29と同一平面上にある。
【0017】
図5は、ステンシルプロセスにおいて用いられるステンシル47の平面図を提供する。ステンシル47は、チップキャリア21のコネクタパッド46(図1および図2)上にハンダを付与するために用いられるテンプレートであり、ここで、コネクタパッドは、パレット23のチャンバ25に配置され、チップキャリア21は、プリント固定台31によって固定して保持される。後述されるように、ステンシル47は、パレット23の上に配置され、ここで、パレットがチップキャリア21で満たされた場合、およびステンシル47上の穴49のマトリックスの行が、パレット23のチャンバ25の各々におけるチップキャリアの上面上のコンタクトパッド46と調和する。ステンシル47は、通常、ステンレス鋼のシートまたは特定の他の同様に適切な材料を含む。
【0018】
本発明の好適な実施形態は、ステンシルプロセスのために自動化されたステンシルプリンタを用いる。図6に示されるように、チップキャリア21で満たされたパレット23は、その下に配置されたプリント固定台31と共に、作業台(work nest)51上に配置される。さらに、上述のように、プリント固定台がパレット23と接合された場合、これは、チップキャリア21を部分的にパレット23のチャンバ25の上面から持ち上げる。次に、図7を参照して、プリント固定台31およびパレット23が接合された作業台51は、ステンシル47の下に配置される。ステンシル47は、当該分野にて公知のプロセスにてステンシル47とパレット23との間に挿入される、特定の2方向カメラ(図示せず)の支援により適切な位置決め装置によって配置される。カメラは、ステンシル47およびパレット23上に配置された基準点を基準として用いることによってステンシルおよびパレットを並べる。一旦機器が正確な位置合わせを保証すると、プリント固定台31およびパレット23は、作業台51によって、パレット23に配置されたチップキャリア21の上面がステンシル27と接触するまで、ステンシル47の方向に持ち上げられる。作業台51は、受け入れ構造を上昇および降下させる空気圧手段を有する。この時点にて、はんだ付与メカニズム59が、ステンシル47の上面に向かって降下し、はんだは、ステンシルのマトリックス穴49のアレイを通って付与される。マトリックス穴49は、チップキャリア21のコンタクトパッド46を露出し、従って、メカニズム59は、はんだをコンタクトパッド上に正確に付与し得る。一旦完了すると、メカニズム59は、ステンシル47から持ち上げられ、ステンシル47は、上方に後退させられる。チップキャリアは、プリント固定台31の隆起領域33とチップキャリア21の各々の底面との間に真空が生成されることによって確実に保持されるので(図6A参照)、チップキャリア21のいずれも不注意にステンシル47に貼りつくことがなく、パレット23が後退または降下される。
【0019】
一旦ステンシルプロセスが完了すると、パレット23は、プリント固定台31から取り外され、ステンシルされたチップキャリア21を有するパレット23は、図8に示されるように、次のステージ、回路基板アセンブリプロセスに移動される。回路基板アセンブリプロセスの好適な実施形態において、標準ピックアンドプレイス機器60が用いられる。アセンブリプロセスの間、種々のピックアンドプレイスノズル63を有するガントリ61は、最初に、半導体コンピュータチップ73を、種々の受動デバイスと共に回路基板65上に配置する。図8におけるチップは、トレイ67、または、代替的に、業界にて標準的な態様で、テープから受取られる。さらに、受動デバイス、すなわち、レジスタ、キャパシタ等は、業界にて標準的な態様でロール69から入来する。一旦回路基板65がチップの第1の層および受動デバイスで実装されると、次いで、ガントリ61は、パレット23から受取られたチップキャリア21の配置を開始する。回路基板65上のすべてのチップキャリア21の配置が完了すると、適切な受動デバイスと共に、チップキャリア21上へのチップの配置が開始される。図9は、チップ73の第1の層、受動デバイス75、チップキャリア21およびチップ77の第2の層、ならびにチップキャリア21上の受動デバイス79を有する完成した回路基板65の部分を示す。配置プロセスの間、回路基板65上に配置された各チップ、チップキャリアおよび受動デバイスは、検査のために、カメラ81(図8)にしばらく提供される。その後、これらのデバイスの表面上で欠陥があると思われる、いかなるデバイスも廃棄される。
【0020】
第3および最後の工程は、単一のリフロープロセスであり、このプロセスの間、素子が取付けられた回路基板65は、基板およびチップキャリア上に配置される前に、はんだを融解することによって、素子を永久的に基板に取付けるために、オーブン87に通される。図9は、オーブン87に入る基板65を示す。単一のリフロープロセスの使用は、回路基板、およびこれに取付けられた素子に過度な応力がかかることを防止する。なぜなら、回路基板65は、オーブン87を通る前に、その上に配置された素子のすべてを有するからである。好適な実施形態において、標準的リフローオーブンが用いられる。当該分野において周知のように、単一のリフローブンは、はんだペーストを融解させ、従って、基板上に配置された種々の素子を、チップキャリアを含む基板に融合させる。元来、素子は、そのリップキャリアと同時に融合させるために、各チップキャリア上に配置される。本発明の利点の1つは、素子、チップ、チップキャリアおよび受動素子のすべてが、1工程でプリント回路基板上に配置されることを可能にすることである。一旦基板がオーブンに送られて、はんだペーストが融解すると、基板上の素子を永久的に基板に保持する。これは、基板を複数回オーブンに通す必要を回避する。しかしながら、一旦当業者がこの仕様を検討し、本発明のコンセプトを理解すると、当業者は、ステンシル、アセンブリまたは単一のリフロープロセスのために、任意の数の市販の製作機器を適用することが出来る。
【0021】
本発明は、特に、その好適な実施形態を参照して示され、かつ記載されたが、本発明の主旨および範囲から逸脱することなく、形態および詳細に種々の変更がなされ得ることが当業者によって理解される。
【図面の簡単な説明】
【0022】
【図1】図1は、電子チップ搭載モジュールの2つの異なった変形を示す。
【図2】図2は、本発明の製造プロセスの間、電子チップ搭載モジュールを保持するパレットの浮き出した斜視図である。
【図2A】図2Aは、図2におけるI−I線に沿って示されたパレットの断面図である。
【図3】図3は、チップ搭載モジュールのステンシル工程において用いられる本発明のプリント固定台の突き出し斜視図である。
【図3A】図3Aは、図3に示されたII−II線に沿って示された印刷固定台の断面図である。
【図4】図4は、本発明のプリント固定台の底面の図である。
【図5】図5は、本発明の製造プロセスにおいて用いられるステンシルの平面図である。
【図6】図6は、本発明の製造プロセスのステージの1つについて、パレットおよびプリント固定台が一体となった側面図である。
【図6A】図6Aは、チップキャリアを支持する、図6にてIIIで示された、隆起部分が中に挿入されたパレットの1つのチャンバの断面図である。
【図7】図7は、本発明のステンシル工程の図である。
【図8】図8は、本発明の回路基板アセンブリ工程の図である。
【図9】図9は、本発明の単一のリフロープロセスにおいて用いられるオーブンの図である。
Claims (17)
- 回路基板を半導体チップの3次元アレイで実装する方法であって、
a)チップおよび受動素子を収容する複数のチップキャリアのチップ収容面を準備する工程と、
b)該チップキャリアを該基板上に位置決めされたチップの第1の層の上に位置決めし、従って、該チップキャリアが、該回路基板上の事前選択された電気的接触地点と接触する、工程と、
c)該チップキャリアの各々の上に、受動素子を有する半導体チップを配置する工程と、
d)該チップ、該受動素子および該チップキャリアを該回路基板と永久的に相互接続させる工程と
を包含する、方法。 - a)複数のチップキャリア上の電気的接点が、アセンブリプロセスのために、正確に位置合わせされることを検証する工程と、
b)チップアセンブリプロセスのために、回路基板を準備する工程と、
c)該回路基板をチップおよび受動素子の第1の層で実装する工程であって、該チップおよび該受動素子は、事前選択された所定の電気的接触地点と接触するように位置決めされる、工程と
をさらに包含する、請求項1に記載の方法。 - 前記複数のチップキャリアをチップキャリアパレットにて保持する工程であって、該チップキャリアは、平坦なマトリックスアレイの状態で位置決めされ、該複数のチップキャリアの各々該チップ支持面は、該パレットの上面にて露出され、従って、ステンシル工程の間、各チップの該チップ収容面は、アクセス可能であり得、従って、該位置決め工程の間、各チップは、該位置決め工程の間に取り出され得る、さらなる工程を包含する、請求項1に記載の方法。
- 前記チップキャリアを前記チップキャリアパレットにて保持する工程は、開放されたチャンバのマトリックスを該パレットの上面および底面にて提供する工程をであって、該パレットは、該チップキャリアがチャンバ内に位置決めされる場合に、該チップキャリアを嵌め込み位置で保護する保護バリアを有する、工程を包含する、請求項3に記載の方法。
- 前記ステンシルプロセスの間、マトリックス態様のアレイの凸部を有するプリント固定台を用いて前記チップキャリアを固定および位置決めする工程であって、各凸部は、前記パレットにおけるチャンバの前記底面と適合するように、およびチップキャリアの該底面を該チャンバに固定するが、取り外し可能に係合し、これにより、該ステンシルプロセスの間、該チップキャリアを該保護バリアの上に持ち上げて、完了した場合、該チップキャリアが該ステンシルプロセスから外されることを確実にし、かつ該チップキャリアを該嵌め込み位置に戻すように、位置決めおよび寸法調整される、工程を包含する、請求項4に記載の方法。
- 前記チップキャリアを固定する工程は、該チップキャリアの前記底面で終端する前記凸部表面の上部におけるアパーチャにより生成される真空によって、該凸部を該チップキャリアの該底面に固定する工程を包含する、請求項5に記載の方法。
- 半導体チップの3次元アレイで回路基板を実装するシステムであって、
a)各チップキャリアの下の該回路基板上にチップを直接的に位置決めするため、および該チップキャリアの上面にチップを位置決めし、これにより、該回路基板上にチップの3次元アレイを生成するための空間を有する回路基板に取り付け可能である複数のチップキャリアと、
b)回路基板アセンブリプロセスの間、該複数のチップキャリアを保持および移動するためのパレットであって、該パレットは、フレームのような形態のチャンバのマトリックスを有し、該チャンバは、該パレットの少なくとも上面にて開放されており、各チャンバは、該回路基板アセンブリプロセスの間、チップキャリアを保持するように形成され、該チップキャリアは、該パレットの上に該チャンバの各々に位置決めされ、該チップキャリアの上部のチップ収容面は、該パレットの上から外を向いており、これにより、該回路基板アセンブリプロセスの間、該チップキャリアの該上面をアクセス可能にする、パレットと
を備える、システム。 - 前記アセンブリプロセスの間、前記チップキャリアを意図しない変更から保護するための保護バリアをさらに備える、請求項7に記載のシステム。
- a)前記パレットの前記チャンバは、該パレットの底面にても開放され、前記保護バリアは、該チャンバの各々の外側上部周辺部を取巻く複数の取付け部分を備え、保定フランジを有する該チップキャリアは、チップが該パレット上のチャンバに載せられ、落下しないことを可能にし、該取付け部分は、チップキャリアが該チャンバ内にある場合、該上面が該取付け部分の上面の下にあるように位置決めされ、その結果、該取付け部分により意図しない変更から保護され、
b)該システムは、隆起部分のマトリックス態様のアレイを有するプリント固定台をさらに備え、該隆起部分の該マトリックスアレイは、各隆起部分が該パレットのチャンバに対応するように位置決めおよび形成され、従って、該プリント固定台が、該パレットに面する該隆起部分を有する該パレットの下に位置決めされた場合、各隆起部分は、隣接するチャンバの底面開口部と適合し、該隆起部分の周囲長さは、該チャンバの内部周囲長さよりも小さく、従って、該隆起部分の上面は、該チャンバ内のチップキャリアの該底面に近接して位置決めされ得、回路基板アセンブリプロセスの間、該チップキャリアを固定するが、取り外し可能に保持する、請求項8に記載のシステム。 - 前記隆起部分は、各々、その上面にて開口部を有し、該アパーチャは、前記チャンバに位置決めされるチップキャリアの前記底面にて終端し、従って、該隆起部分と該チップキャリアとの間に真空が生成され得、ステンシルプロセスの間、該チップキャリアを固定するが、取り外し可能に保持する、請求項9に記載のシステム。
- 前記回路基板アセンブリプロセスの間、前記プリント固定台は、該回路基板アセンブリプロセスの間、移動および位置決めメカニズムに組み込まれ、従って、該プリント固定台は、チップキャリアを有する前記パレットの下に位置決めされ得、前記ステンシル工程の間、該チップキャリアを固定して保持し、該ステンシル工程の間、該チップキャリアを正確に位置決めし、該ステンシル工程の完了時に該チップキャリアが外されることを確実にする、請求項9に記載のシステム。
- 前記アセンブリプロセスの間、前記パレットを移動および位置決めして、該パレットにより保持される前記複数のチップが、該アセンブリプロセスの間、チップを収容するように準備され得、該パレットから容易にアクセスおよび除去され、かつ各チップキャリア上にチップが位置決めされた該回路基板上に直接的に位置決めされるチップの上の該回路基板上に位置決めされ、これにより、チップの3次元アレイが該回路基板上に生成される、メカニズムをさらに包含する請求項7に記載のシステム。
- 半導体製作プロセスの間、チップモジュールを位置決め、および、固定するが取り外し可能に保持する装置であって、
チップモジュールを保持するパレットであって、該パレットは、チャンバの2次元マトリックスを有し、該チャンバは、該パレットの第1および第2の対向する平行面にて開放されており、該チャンバは、該チャンバ内にチップキャリアを収容および保持するように寸法調整された該チャンバを有し、該チャンバは、該チャンバに位置決めされたチップキャリアを保護する保護バリアをさらに備える、パレットと、
隆起部分の2次元マトリックスを有するプリント固定台であって、該隆起部分の2次元マトリックスは、該パレットの該チャンバの該マトリックスと調和し、従って、該隆起部分は、該隆起部分が1対1ベースで、該パレットの第2の面からの該パレットの該チャンバと適合するように寸法調整される、プリント固定台と
を備え、
該チャンバは、チップモジュールで満たされ、該プリント固定台は該パレットの第2の面にて該パレットと接合され、該隆起部分は、該チャンバに配置されたチップモジュールを作業位置に持ち上げ、該作業位置から、該モジュールが該パレットの該第1の面から加工され得る、装置。 - 前記隆起部分は、各々の上面にて開口部を有し、該開口部は、前記プリント固定台の内部空間に通じ、該プリント固定台が、該パレットに接合された場合、該隆起部分の上面は、各チャンバに配置されたチップモジュールの底面に対して位置決めされ、該チップモジュールの加工中、該チップモジュールを取り外し可能であるが固定して保持するように該隆起部分の上面と該チップモジュールの底面との間に真空が生成され得、該真空は、該プリント固定台の底部を、中空シャフトを通じて真空装置に取り付けることによって生成され、該中空シャフトは、該プリント固定台の底面における開口部にて取付けられ、該開口部は、該プリント固定台の該内部空間に通じる、請求項13に記載の装置。
- 前記チップモジュールは、前記チップキャリアである、請求項13に記載の装置。
- 前記パレットの前記チャンバは、該チャンバ内に配置されたチップモジュールを有する場合、前記プリント固定台は、該パレットと接合されず、該モジュールの上面は、該パレットの該第1の面の上部表面の下の該チャンバにて完全に隠され、該プリント固定台が該パレットと接合され、これにより、該モジュールを持ち上げる場合、各モジュールの上面は、該パレットの該第1の面の該上部表面の上に突き出す、請求項13に記載の装置。
- 前記保護バリアは、前記チャンバの上部外側エッジを取巻いて配置された一連の隆起した取付け部分であり、保定フランジを有する該チップキャリアは、該チップキャリアが該取付け部分の高さの下の該チャンバに載ることを可能にする、請求項13に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US27584301P | 2001-03-14 | 2001-03-14 | |
PCT/US2002/009203 WO2002074024A2 (en) | 2001-03-14 | 2002-03-14 | A method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004013722A Division JP4484532B2 (ja) | 2001-03-14 | 2004-01-21 | 半導体チップの3次元表面実装アレイを有する回路基板を製造するシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004523915A true JP2004523915A (ja) | 2004-08-05 |
JP2004523915A5 JP2004523915A5 (ja) | 2005-06-02 |
JP4484430B2 JP4484430B2 (ja) | 2010-06-16 |
Family
ID=23054032
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002571757A Expired - Fee Related JP4484430B2 (ja) | 2001-03-14 | 2002-03-14 | 半導体チップの3次元表面実装アレイを有する回路基板を製造する方法 |
JP2004013722A Expired - Fee Related JP4484532B2 (ja) | 2001-03-14 | 2004-01-21 | 半導体チップの3次元表面実装アレイを有する回路基板を製造するシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004013722A Expired - Fee Related JP4484532B2 (ja) | 2001-03-14 | 2004-01-21 | 半導体チップの3次元表面実装アレイを有する回路基板を製造するシステム |
Country Status (8)
Country | Link |
---|---|
US (2) | US7103970B2 (ja) |
EP (1) | EP1378152A4 (ja) |
JP (2) | JP4484430B2 (ja) |
KR (1) | KR100897314B1 (ja) |
CN (1) | CN100369536C (ja) |
AU (1) | AU2002250437A1 (ja) |
HK (1) | HK1066967A1 (ja) |
WO (1) | WO2002074024A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100897314B1 (ko) * | 2001-03-14 | 2009-05-14 | 레가시 일렉트로닉스, 인크. | 반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치 |
US7208346B2 (en) * | 2004-06-14 | 2007-04-24 | David Lee | Methods of forming interposers on surfaces of dies of a wafer |
JP2009130269A (ja) * | 2007-11-27 | 2009-06-11 | Nec Electronics Corp | 半導体製造装置および半導体装置の製造方法 |
EP3115794A1 (en) * | 2013-11-11 | 2017-01-11 | Rasco GmbH | An assembly and method for handling components |
JP6319818B2 (ja) * | 2014-02-19 | 2018-05-09 | 株式会社Fuji | 対基板作業システム及び対基板作業システムの部品の装着順を管理する方法 |
CN106976303A (zh) * | 2017-03-28 | 2017-07-25 | 华勤通讯技术有限公司 | 一种电路板印刷治具、过炉载具及电路板印刷装置 |
CN107172814A (zh) * | 2017-05-12 | 2017-09-15 | 深圳市沃特沃德股份有限公司 | 手机电路板及其生产工艺、手机 |
USD852764S1 (en) * | 2017-12-21 | 2019-07-02 | David W. Cline | Circuit breaker board for a portable isolation power supply |
USD906272S1 (en) * | 2018-12-31 | 2020-12-29 | David W. Cline | Circuit breaker board for a portable isolation power supply |
USD904324S1 (en) * | 2018-12-31 | 2020-12-08 | David W. Cline | Circuit breaker board for a portable isolation power supply |
US20200367367A1 (en) * | 2019-05-15 | 2020-11-19 | Jabil Inc. | Method and Apparatus for Stacking Printed Circuit Board Assemblies with Single Reflow |
KR20210153825A (ko) | 2020-06-11 | 2021-12-20 | 금오공과대학교 산학협력단 | 호환형 고정치구 |
Family Cites Families (118)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US36916A (en) * | 1862-11-11 | Improvement in coupling thills to axles | ||
US3239719A (en) * | 1963-07-08 | 1966-03-08 | Sperry Rand Corp | Packaging and circuit connection means for microelectronic circuitry |
US3665256A (en) * | 1968-10-15 | 1972-05-23 | Rca Corp | Heat dissipation for power integrated circuits |
US3737986A (en) * | 1971-11-26 | 1973-06-12 | Western Electric Co | Explosive bonding of workpieces |
US3777221A (en) * | 1972-12-18 | 1973-12-04 | Ibm | Multi-layer circuit package |
US4038488A (en) * | 1975-05-12 | 1977-07-26 | Cambridge Memories, Inc. | Multilayer ceramic multi-chip, dual in-line packaging assembly |
US4245877A (en) * | 1976-12-30 | 1981-01-20 | Burndy Corporation | Circuit package receptacle with movable base separation means |
US4288841A (en) * | 1979-09-20 | 1981-09-08 | Bell Telephone Laboratories, Incorporated | Double cavity semiconductor chip carrier |
US4322778A (en) * | 1980-01-25 | 1982-03-30 | International Business Machines Corp. | High performance semiconductor package assembly |
US4398235A (en) * | 1980-09-11 | 1983-08-09 | General Motors Corporation | Vertical integrated circuit package integration |
US4437235A (en) * | 1980-12-29 | 1984-03-20 | Honeywell Information Systems Inc. | Integrated circuit package |
US4549200A (en) * | 1982-07-08 | 1985-10-22 | International Business Machines Corporation | Repairable multi-level overlay system for semiconductor device |
US4616655A (en) * | 1984-01-20 | 1986-10-14 | Cordis Corporation | Implantable pulse generator having a single printed circuit board and a chip carrier |
US4632293A (en) * | 1985-09-03 | 1986-12-30 | Feinstein Dov Y | Method of upgrading memory boards |
US4763188A (en) * | 1986-08-08 | 1988-08-09 | Thomas Johnson | Packaging system for multiple semiconductor devices |
EP0257119B1 (en) * | 1986-08-22 | 1991-02-20 | Ibm Deutschland Gmbh | Integrated wiring system for vlsi |
KR970003915B1 (ko) * | 1987-06-24 | 1997-03-22 | 미다 가쓰시게 | 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈 |
US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
JPS6480032A (en) * | 1987-09-21 | 1989-03-24 | Hitachi Maxell | Semiconductor device and manufacture thereof |
US5107586A (en) * | 1988-09-27 | 1992-04-28 | General Electric Company | Method for interconnecting a stack of integrated circuits at a very high density |
US5200362A (en) | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
US5191404A (en) * | 1989-12-20 | 1993-03-02 | Digital Equipment Corporation | High density memory array packaging |
US5065227A (en) * | 1990-06-04 | 1991-11-12 | International Business Machines Corporation | Integrated circuit packaging using flexible substrate |
US5241456A (en) * | 1990-07-02 | 1993-08-31 | General Electric Company | Compact high density interconnect structure |
US5377077A (en) | 1990-08-01 | 1994-12-27 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
US5262594A (en) * | 1990-10-12 | 1993-11-16 | Compaq Computer Corporation | Multilayer rigid-flex printed circuit boards for use in infrared reflow oven and method for assembling same |
US5130894A (en) * | 1990-11-26 | 1992-07-14 | At&T Bell Laboratories | Three-dimensional circuit modules |
US5311401A (en) * | 1991-07-09 | 1994-05-10 | Hughes Aircraft Company | Stacked chip assembly and manufacturing method therefor |
US5239447A (en) * | 1991-09-13 | 1993-08-24 | International Business Machines Corporation | Stepped electronic device package |
US5128831A (en) * | 1991-10-31 | 1992-07-07 | Micron Technology, Inc. | High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias |
US5259500A (en) * | 1991-12-23 | 1993-11-09 | Joseph Alvite | Tape packaging system with removeable covers |
JPH05185777A (ja) * | 1992-01-08 | 1993-07-27 | Ryoden Kasei Co Ltd | Icカード |
US5311407A (en) * | 1992-04-30 | 1994-05-10 | Siemens Components, Inc. | Printed circuit based for mounted semiconductors and other electronic components |
US5285352A (en) * | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
US5313366A (en) * | 1992-08-12 | 1994-05-17 | International Business Machines Corporation | Direct chip attach module (DCAM) |
FR2694840B1 (fr) * | 1992-08-13 | 1994-09-09 | Commissariat Energie Atomique | Module multi-puces à trois dimensions. |
JPH0679990A (ja) * | 1992-09-04 | 1994-03-22 | Mitsubishi Electric Corp | Icメモリカード |
KR100280762B1 (ko) * | 1992-11-03 | 2001-03-02 | 비센트 비.인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 |
US5455740A (en) | 1994-03-07 | 1995-10-03 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages |
US5418688A (en) * | 1993-03-29 | 1995-05-23 | Motorola, Inc. | Cardlike electronic device |
US5652462A (en) * | 1993-04-05 | 1997-07-29 | Matsushita Electric Industrial Co., Ltd. | Multilevel semiconductor integrated circuit device |
US5412538A (en) * | 1993-07-19 | 1995-05-02 | Cordata, Inc. | Space-saving memory module |
US5400904C1 (en) * | 1993-10-15 | 2001-01-16 | Murphy R H Co Inc | Tray for ball terminal integrated circuits |
US5498906A (en) * | 1993-11-17 | 1996-03-12 | Staktek Corporation | Capacitive coupling configuration for an intergrated circuit package |
JP2541487B2 (ja) * | 1993-11-29 | 1996-10-09 | 日本電気株式会社 | 半導体装置パッケ―ジ |
US5492223A (en) * | 1994-02-04 | 1996-02-20 | Motorola, Inc. | Interlocking and invertible semiconductor device tray and test contactor mating thereto |
KR0134648B1 (ko) * | 1994-06-09 | 1998-04-20 | 김광호 | 노이즈가 적은 적층 멀티칩 패키지 |
JP2571021B2 (ja) | 1994-08-05 | 1997-01-16 | 日本電気株式会社 | 半導体装置の接続アダプタ及び実装構造 |
US5579207A (en) * | 1994-10-20 | 1996-11-26 | Hughes Electronics | Three-dimensional integrated circuit stacking |
KR0147259B1 (ko) * | 1994-10-27 | 1998-08-01 | 김광호 | 적층형 패키지 및 그 제조방법 |
US5636745A (en) | 1994-10-27 | 1997-06-10 | Illinois Tool Works Inc. | Tray for a component and an apparatus for accurately placing a component within the tray |
US6614110B1 (en) * | 1994-12-22 | 2003-09-02 | Benedict G Pace | Module with bumps for connection and support |
US5701233A (en) | 1995-01-23 | 1997-12-23 | Irvine Sensors Corporation | Stackable modules and multimodular assemblies |
US5819394A (en) * | 1995-02-22 | 1998-10-13 | Transition Automation, Inc. | Method of making board matched nested support fixture |
US5783870A (en) * | 1995-03-16 | 1998-07-21 | National Semiconductor Corporation | Method for connecting packages of a stacked ball grid array structure |
US5514907A (en) * | 1995-03-21 | 1996-05-07 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
US5612570A (en) * | 1995-04-13 | 1997-03-18 | Dense-Pac Microsystems, Inc. | Chip stack and method of making same |
JP2725637B2 (ja) * | 1995-05-31 | 1998-03-11 | 日本電気株式会社 | 電子回路装置およびその製造方法 |
US5810609A (en) * | 1995-08-28 | 1998-09-22 | Tessera, Inc. | Socket for engaging bump leads on a microelectronic device and methods therefor |
US5790378A (en) * | 1995-09-22 | 1998-08-04 | National Semiconductor Corporation | High density integrated circuit package including interposer |
US5739581A (en) * | 1995-11-17 | 1998-04-14 | National Semiconductor Corporation | High density integrated circuit package assembly with a heatsink between stacked dies |
KR0184076B1 (ko) * | 1995-11-28 | 1999-03-20 | 김광호 | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 |
US5754408A (en) * | 1995-11-29 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stackable double-density integrated circuit assemblies |
US5757079A (en) * | 1995-12-21 | 1998-05-26 | International Business Machines Corporation | Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure |
JPH09214097A (ja) * | 1996-02-06 | 1997-08-15 | Toshiba Corp | プリント回路基板 |
JPH09245926A (ja) | 1996-03-08 | 1997-09-19 | Shin Etsu Polymer Co Ltd | ヒートシールコネクタの製造方法 |
TW338180B (en) * | 1996-03-29 | 1998-08-11 | Mitsubishi Electric Corp | Semiconductor and its manufacturing method |
US5784260A (en) * | 1996-05-29 | 1998-07-21 | International Business Machines Corporation | Structure for constraining the flow of encapsulant applied to an I/C chip on a substrate |
US5748452A (en) * | 1996-07-23 | 1998-05-05 | International Business Machines Corporation | Multi-electronic device package |
JP3549340B2 (ja) | 1996-08-30 | 2004-08-04 | 新日本製鐵株式会社 | バンプ形成方法及びその装置 |
DE19639025C2 (de) * | 1996-09-23 | 1999-10-28 | Siemens Ag | Chipmodul und Verfahren zur Herstellung eines Chipmoduls |
JPH10173122A (ja) * | 1996-12-06 | 1998-06-26 | Mitsubishi Electric Corp | メモリモジュール |
US7149095B2 (en) * | 1996-12-13 | 2006-12-12 | Tessera, Inc. | Stacked microelectronic assemblies |
US6049972A (en) * | 1997-03-04 | 2000-04-18 | Tessera, Inc. | Universal unit strip/carrier frame assembly and methods |
US6014316A (en) * | 1997-06-13 | 2000-01-11 | Irvine Sensors Corporation | IC stack utilizing BGA contacts |
US6028352A (en) * | 1997-06-13 | 2000-02-22 | Irvine Sensors Corporation | IC stack utilizing secondary leadframes |
US6107683A (en) * | 1997-06-20 | 2000-08-22 | Substrate Technologies Incorporated | Sequentially built integrated circuit package |
JPH1197619A (ja) * | 1997-07-25 | 1999-04-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法と実装方法 |
US5982633A (en) * | 1997-08-20 | 1999-11-09 | Compaq Computer Corporation | Opposed ball grid array mounting |
US5869353A (en) * | 1997-11-17 | 1999-02-09 | Dense-Pac Microsystems, Inc. | Modular panel stacking process |
US5910885A (en) * | 1997-12-03 | 1999-06-08 | White Electronic Designs Corporation | Electronic stack module |
US6222739B1 (en) * | 1998-01-20 | 2001-04-24 | Viking Components | High-density computer module with stacked parallel-plane packaging |
US6574858B1 (en) * | 1998-02-13 | 2003-06-10 | Micron Technology, Inc. | Method of manufacturing a chip package |
US6828666B1 (en) | 1998-03-21 | 2004-12-07 | Advanced Micro Devices, Inc. | Low inductance power distribution system for an integrated circuit chip |
KR100266693B1 (ko) * | 1998-05-30 | 2000-09-15 | 김영환 | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 |
US6428650B1 (en) * | 1998-06-23 | 2002-08-06 | Amerasia International Technology, Inc. | Cover for an optical device and method for making same |
JP3702788B2 (ja) * | 1998-07-01 | 2005-10-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2000031617A (ja) | 1998-07-10 | 2000-01-28 | Hitachi Ltd | メモリモジュールおよびその製造方法 |
US6313522B1 (en) * | 1998-08-28 | 2001-11-06 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
US6618267B1 (en) * | 1998-09-22 | 2003-09-09 | International Business Machines Corporation | Multi-level electronic package and method for making same |
US6160718A (en) | 1998-12-08 | 2000-12-12 | Viking Components | Multi-chip package with stacked chips and interconnect bumps |
US6081429A (en) * | 1999-01-20 | 2000-06-27 | Micron Technology, Inc. | Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods |
US6214640B1 (en) * | 1999-02-10 | 2001-04-10 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages |
KR20020002498A (ko) * | 1999-05-07 | 2002-01-09 | 추후 | 표면 실장 ic 적층 방법 및 장치 |
JP2001053243A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 半導体記憶装置とメモリモジュール |
JP2001062995A (ja) * | 1999-08-30 | 2001-03-13 | Minami Kk | スクリーン印刷機 |
US6329220B1 (en) * | 1999-11-23 | 2001-12-11 | Micron Technology, Inc. | Packages for semiconductor die |
US6388335B1 (en) * | 1999-12-14 | 2002-05-14 | Atmel Corporation | Integrated circuit package formed at a wafer level |
JP3681155B2 (ja) * | 1999-12-22 | 2005-08-10 | 新光電気工業株式会社 | 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法 |
US6643917B1 (en) * | 2000-01-19 | 2003-11-11 | Delaware Capital Formation | Redundant system for assembly of electronic components to substrates |
US6545868B1 (en) * | 2000-03-13 | 2003-04-08 | Legacy Electronics, Inc. | Electronic module having canopy-type carriers |
JP3444410B2 (ja) * | 2000-03-23 | 2003-09-08 | 株式会社三井ハイテック | リードフレームおよび半導体装置の製造方法 |
US7247932B1 (en) * | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
US6683377B1 (en) * | 2000-05-30 | 2004-01-27 | Amkor Technology, Inc. | Multi-stacked memory package |
DE10029259A1 (de) | 2000-06-14 | 2001-12-20 | Orient Semiconductor Elect Ltd | Verbesserte Struktur eines Stapelmoduls für Chips |
US6404043B1 (en) * | 2000-06-21 | 2002-06-11 | Dense-Pac Microsystems, Inc. | Panel stacking of BGA devices to form three-dimensional modules |
US6320757B1 (en) * | 2000-07-12 | 2001-11-20 | Advanced Semiconductor Engineering, Inc. | Electronic package |
US6445591B1 (en) * | 2000-08-10 | 2002-09-03 | Nortel Networks Limited | Multilayer circuit board |
US7337522B2 (en) * | 2000-10-16 | 2008-03-04 | Legacy Electronics, Inc. | Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
US6665194B1 (en) | 2000-11-09 | 2003-12-16 | International Business Machines Corporation | Chip package having connectors on at least two sides |
US6543347B2 (en) * | 2001-01-10 | 2003-04-08 | International Business Machines Corporation | Apparatus for displacing an article during screening |
US6559539B2 (en) * | 2001-01-24 | 2003-05-06 | Hsiu Wen Tu | Stacked package structure of image sensor |
JP2002305284A (ja) * | 2001-02-05 | 2002-10-18 | Mitsubishi Electric Corp | 半導体装置積層構造体 |
SG100635A1 (en) * | 2001-03-09 | 2003-12-26 | Micron Technology Inc | Die support structure |
KR100897314B1 (ko) * | 2001-03-14 | 2009-05-14 | 레가시 일렉트로닉스, 인크. | 반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치 |
US6627984B2 (en) * | 2001-07-24 | 2003-09-30 | Dense-Pac Microsystems, Inc. | Chip stack with differing chip package types |
US6660562B2 (en) * | 2001-12-03 | 2003-12-09 | Azimuth Industrial Co., Inc. | Method and apparatus for a lead-frame air-cavity package |
KR20040022063A (ko) * | 2002-09-06 | 2004-03-11 | 주식회사 유니세미콘 | 스택 패키지 및 그 제조방법 |
-
2002
- 2002-03-14 KR KR1020037012004A patent/KR100897314B1/ko not_active IP Right Cessation
- 2002-03-14 AU AU2002250437A patent/AU2002250437A1/en not_active Abandoned
- 2002-03-14 US US10/098,269 patent/US7103970B2/en not_active Expired - Fee Related
- 2002-03-14 CN CNB028095707A patent/CN100369536C/zh not_active Expired - Fee Related
- 2002-03-14 JP JP2002571757A patent/JP4484430B2/ja not_active Expired - Fee Related
- 2002-03-14 WO PCT/US2002/009203 patent/WO2002074024A2/en active Application Filing
- 2002-03-14 EP EP02719349A patent/EP1378152A4/en not_active Withdrawn
-
2004
- 2004-01-21 JP JP2004013722A patent/JP4484532B2/ja not_active Expired - Fee Related
- 2004-04-21 US US10/829,895 patent/US7316060B2/en not_active Expired - Fee Related
- 2004-12-08 HK HK04109719A patent/HK1066967A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
AU2002250437A1 (en) | 2002-09-24 |
US20020162215A1 (en) | 2002-11-07 |
JP4484430B2 (ja) | 2010-06-16 |
WO2002074024A3 (en) | 2002-12-27 |
EP1378152A4 (en) | 2006-02-01 |
KR100897314B1 (ko) | 2009-05-14 |
CN100369536C (zh) | 2008-02-13 |
US20040194301A1 (en) | 2004-10-07 |
HK1066967A1 (en) | 2005-04-01 |
JP2004134814A (ja) | 2004-04-30 |
KR20030083734A (ko) | 2003-10-30 |
US7316060B2 (en) | 2008-01-08 |
JP4484532B2 (ja) | 2010-06-16 |
EP1378152A2 (en) | 2004-01-07 |
US7103970B2 (en) | 2006-09-12 |
WO2002074024A2 (en) | 2002-09-19 |
CN1533687A (zh) | 2004-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0766909B1 (en) | Vertical interconnect process for silicon segments | |
US5216806A (en) | Method of forming a chip package and package interconnects | |
JP4484532B2 (ja) | 半導体チップの3次元表面実装アレイを有する回路基板を製造するシステム | |
EP1350270B1 (en) | Stacked die package | |
US7337522B2 (en) | Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips | |
US6686222B2 (en) | Stacked semiconductor device manufacturing method | |
JP2004523915A5 (ja) | ||
CA2120280C (en) | Method and apparatus for retention of a fragile conductive trace with a protective clamp | |
JP2004134814A5 (ja) | ||
TW560232B (en) | A method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips | |
JPH0832296A (ja) | 電子部品を実装する際の位置合わせ方法 | |
JP3890306B2 (ja) | モジュール部品およびその実装方法 | |
JPH05259372A (ja) | ハイブリッドic | |
JPH0992780A (ja) | 多層配線基板及び表面実装型電子部品の実装方法 | |
JP4060989B2 (ja) | リードレスチップキャリア用基板 | |
JPH0787236B2 (ja) | 半導体実装装置 | |
JPH07105601B2 (ja) | 多層プリント配線板の製造方法 | |
US20050035441A1 (en) | Integrated circuit stack with partially etched lead frames | |
KR19990014966A (ko) | 집적회로 실장방법 | |
JPH0121568Y2 (ja) | ||
US20040252474A1 (en) | Integrated circuit stack with lead frames | |
JPH0380357B2 (ja) | ||
JPS5999788A (ja) | 微小電子部品の実装方法 | |
JPH0661310A (ja) | リード、tabテープ、tabテープの製造方法、リードと被接合体との接合方法、ならびにtabテープと半導体チップとの接合方法および接合装置 | |
JPS6281790A (ja) | 配線基板およびその製造方法ならびにその配線基板を組み込んだ電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20070209 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070509 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080115 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090715 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090722 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090814 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100323 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |