JP2004111029A5 - - Google Patents

Download PDF

Info

Publication number
JP2004111029A5
JP2004111029A5 JP2003301117A JP2003301117A JP2004111029A5 JP 2004111029 A5 JP2004111029 A5 JP 2004111029A5 JP 2003301117 A JP2003301117 A JP 2003301117A JP 2003301117 A JP2003301117 A JP 2003301117A JP 2004111029 A5 JP2004111029 A5 JP 2004111029A5
Authority
JP
Japan
Prior art keywords
clock
test data
test
data
generation unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003301117A
Other languages
English (en)
Japanese (ja)
Other versions
JP2004111029A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2003301117A priority Critical patent/JP2004111029A/ja
Priority claimed from JP2003301117A external-priority patent/JP2004111029A/ja
Publication of JP2004111029A publication Critical patent/JP2004111029A/ja
Publication of JP2004111029A5 publication Critical patent/JP2004111029A5/ja
Pending legal-status Critical Current

Links

JP2003301117A 2002-08-30 2003-08-26 半導体集積回路およびメモリのテスト方法 Pending JP2004111029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003301117A JP2004111029A (ja) 2002-08-30 2003-08-26 半導体集積回路およびメモリのテスト方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002254181 2002-08-30
JP2003301117A JP2004111029A (ja) 2002-08-30 2003-08-26 半導体集積回路およびメモリのテスト方法

Publications (2)

Publication Number Publication Date
JP2004111029A JP2004111029A (ja) 2004-04-08
JP2004111029A5 true JP2004111029A5 (enExample) 2006-04-06

Family

ID=32301355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003301117A Pending JP2004111029A (ja) 2002-08-30 2003-08-26 半導体集積回路およびメモリのテスト方法

Country Status (1)

Country Link
JP (1) JP2004111029A (enExample)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768549B1 (ko) 2006-07-27 2007-10-18 연세대학교 산학협력단 분할된 ｌｆｓｒ을 이용한 저전력 결정패턴 ｂｉｓｔ 방법및 장치
KR100892296B1 (ko) * 2007-10-24 2009-04-08 주식회사 아이티엔티 반도체 테스트 패턴신호의 체배 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6283678A (ja) * 1985-10-09 1987-04-17 Hitachi Ltd 試験パタ−ン発生器
JPH0754347B2 (ja) * 1987-09-11 1995-06-07 株式会社日立製作所 Ｌｓｉ試験装置
JPH02202640A (ja) * 1989-02-01 1990-08-10 Seiko Epson Corp パターン発生装置
JPH0330879U (enExample) * 1989-08-02 1991-03-26
JPH04190176A (ja) * 1990-11-22 1992-07-08 Ando Electric Co Ltd 試験パターン発生器
JP3185426B2 (ja) * 1992-11-30 2001-07-09 安藤電気株式会社 メモリデバイス検査用データ転送回路
JP3552184B2 (ja) * 1996-10-18 2004-08-11 株式会社アドバンテスト 半導体メモリ試験装置
JPH11328995A (ja) * 1998-05-19 1999-11-30 Advantest Corp メモリ試験装置
JP4102493B2 (ja) * 1998-10-21 2008-06-18 株式会社アドバンテスト 半導体試験装置
JP2000162289A (ja) * 1998-11-30 2000-06-16 Ando Electric Co Ltd パタン選択装置
JP2001006400A (ja) * 1999-06-18 2001-01-12 Fujitsu Ltd メモリデバイス
JP2001110200A (ja) * 1999-10-08 2001-04-20 Hitachi Ltd Ｒａｍの診断方法及びｌｓｉ
JP4301680B2 (ja) * 2000-02-29 2009-07-22 株式会社ルネサステクノロジ 半導体集積回路装置
JP2003043117A (ja) * 2001-08-02 2003-02-13 Fujitsu Ltd 半導体集積回路
JP4154179B2 (ja) * 2002-06-25 2008-09-24 株式会社アドバンテスト 半導体メモリ試験装置
JP4208127B2 (ja) * 2003-06-02 2009-01-14 パナソニック株式会社 半導体集積回路装置
JP4246613B2 (ja) * 2003-12-10 2009-04-02 富士通株式会社 メモリ試験方法

Similar Documents

Publication Publication Date Title
JP2004095028A (ja) メモリのテスト回路
US20110193604A1 (en) Pulse control device
JP2009246482A (ja) プライオリティエンコーダならびにそれを利用した時間デジタル変換器、試験装置
US20040117696A1 (en) Method for testing semiconductor memory device and test circuit for semiconductor memory device
US7971116B2 (en) Semiconductor storage device and test method therefor
KR100629389B1 (ko) 주파수 측정 회로 및 이를 이용한 반도체 메모리 장치
JP5301787B2 (ja) 半導体装置
US6223318B1 (en) IC tester having region in which various test conditions are stored
JP2004110996A (ja) 半導体集積回路装置
KR20150117775A (ko) 테스트 장치 및 그의 동작 방법
JP5463781B2 (ja) パラメータ算出装置、シミュレーション装置およびパラメータ算出プログラム
JP4322808B2 (ja) 遅延の予測に基づく適応データ処理スキーム
JP2003346498A (ja) Ｂｉｓｔ回路
JPWO2017154191A1 (ja) 分周回路、デマルチプレクサ回路、及び半導体集積回路
JP4418954B2 (ja) データ・パターン発生装置
JP4724774B2 (ja) 半導体回路装置、メモリテスト回路及び半導体回路装置の試験方法
JP2009217926A5 (enExample)
KR101347058B1 (ko) 시험 장치
US7890679B2 (en) Data generator for generating data of arbitrary length
CN105634474B (zh) 多相位延迟锁定回路
JP2006270856A (ja) 半導体記憶装置
JP2016127602A (ja) クロック生成装置
Joice et al. Efficient test sequence generator for area optimization in LFSR reseeding
JP2008070317A (ja) 位相調整回路およびテスト装置
JP3281898B2 (ja) メモリ搭載半導体装置及びメモリテスト方法