JPS6283678A - 試験パタ−ン発生器 - Google Patents
試験パタ−ン発生器Info
- Publication number
- JPS6283678A JPS6283678A JP60225587A JP22558785A JPS6283678A JP S6283678 A JPS6283678 A JP S6283678A JP 60225587 A JP60225587 A JP 60225587A JP 22558785 A JP22558785 A JP 22558785A JP S6283678 A JPS6283678 A JP S6283678A
- Authority
- JP
- Japan
- Prior art keywords
- test
- test pattern
- pattern
- signal
- program control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体メモリ回路等の試験パターン発生器に係
り、特に半導体メモリ回路等を動作限界まで高速に試験
を行なうのに好適な試験パターン発生器に関する。
り、特に半導体メモリ回路等を動作限界まで高速に試験
を行なうのに好適な試験パターン発生器に関する。
従来の試験パターン発生器は特開昭５４−１５００８６
号公報に記載のように、発生すべき試験パターンを記述
したマイクロプログラムを格納し。
号公報に記載のように、発生すべき試験パターンを記述
したマイクロプログラムを格納し。
試験実行時に該マイクロプログラムを読み出して解読し
、その解読結果に基づき命令信号を送出するｍ−のプロ
グラム制御部と、該プログラム制御部からの命令信号を
受けてそれに対応する演算処理を行うことによりアドレ
ス／データパターンおよび制御信号を発生するパターン
発生部によりなる。
、その解読結果に基づき命令信号を送出するｍ−のプロ
グラム制御部と、該プログラム制御部からの命令信号を
受けてそれに対応する演算処理を行うことによりアドレ
ス／データパターンおよび制御信号を発生するパターン
発生部によりなる。
かかる試験パターン発生器におけるプログラム制御部の
構成を第３図に示す。第３図において。
構成を第３図に示す。第３図において。
プログラムセンタ１１によりマイクロプログラムメモリ
１２のアドレスを発生して、マイクロプログラムメモリ
１２よりマイクロプログラムを読み出し、これを命令解
読部１３で解読して命令信号を出力する。同時に、命令
解読部１３の出力によりプログラムカウンタ１１に次の
アドレスを設定する。
１２のアドレスを発生して、マイクロプログラムメモリ
１２よりマイクロプログラムを読み出し、これを命令解
読部１３で解読して命令信号を出力する。同時に、命令
解読部１３の出力によりプログラムカウンタ１１に次の
アドレスを設定する。
このように、試験パターン発生器のプログラム制御部は
、信号がプログラムカウンタ１１からマイクロプログラ
ムメモリ１２を通り、命令解読部１３から再びプログラ
ムカウンタ１１へ戻る一巡閉ループとなっている為、信
号がひとまわりするのに要する時間即ちサイクルタイム
の最小値はプログラムカウンタ１１、マイクロプログラ
ムメモリ１２．命令解読部１３および接続線路各々によ
る時間遅れの和となる。従って、このサイクルタイムで
は、原理的にマイクロプログラムメモリ１２に用いる半
導体メモリ回路の最高動作は確認できない。従来の試験
パターン発生器では、このような半導体メモリ回路の最
高動作を確認できる高速サイクルタイムの実現について
は配慮されていない。
、信号がプログラムカウンタ１１からマイクロプログラ
ムメモリ１２を通り、命令解読部１３から再びプログラ
ムカウンタ１１へ戻る一巡閉ループとなっている為、信
号がひとまわりするのに要する時間即ちサイクルタイム
の最小値はプログラムカウンタ１１、マイクロプログラ
ムメモリ１２．命令解読部１３および接続線路各々によ
る時間遅れの和となる。従って、このサイクルタイムで
は、原理的にマイクロプログラムメモリ１２に用いる半
導体メモリ回路の最高動作は確認できない。従来の試験
パターン発生器では、このような半導体メモリ回路の最
高動作を確認できる高速サイクルタイムの実現について
は配慮されていない。
本発明の目的は、前述のプログラム制御部での遅れ時間
の和によるサイクルタイムの制約をなくし、容易に高速
のサイクルタイムで試験パターンを発生することができ
る試験パターン発生器を提供することにある。
の和によるサイクルタイムの制約をなくし、容易に高速
のサイクルタイムで試験パターンを発生することができ
る試験パターン発生器を提供することにある。
上記目的を達成するために、本発明は、プログラム制御
部とパターン発生部からなるパターン発生器ユニットを
複数設け、各々のパターン発生ユニットで発生する試験
パターンを順次選択することにより、高速な試験パター
ンの半導体メモリ回路等への供給を容易に実現できるよ
うにしたことである。
部とパターン発生部からなるパターン発生器ユニットを
複数設け、各々のパターン発生ユニットで発生する試験
パターンを順次選択することにより、高速な試験パター
ンの半導体メモリ回路等への供給を容易に実現できるよ
うにしたことである。
以下、本発明の一実施例を第１図及び第２図により詳細
に説明する。
に説明する。
第１図は本発明の試験パターン発生器の全体構成図であ
り、複数のパターン発生ユニット１と、該パターン発生
ユニットの各々で発生する試験パターン信号を順次選択
して被試験メモリ回路へ送出する信号選択部２および信
号選択部２と各パターン発生ユニット１に外部から印加
される試験同期信号を暴にそれぞれ選択信号と同期信号
を分配送出する選択信号発生部３から構成されている。
り、複数のパターン発生ユニット１と、該パターン発生
ユニットの各々で発生する試験パターン信号を順次選択
して被試験メモリ回路へ送出する信号選択部２および信
号選択部２と各パターン発生ユニット１に外部から印加
される試験同期信号を暴にそれぞれ選択信号と同期信号
を分配送出する選択信号発生部３から構成されている。
各パターン発生ユニット１は５発生すべき試験パターン
を記述したマイクロプログラムを格納し、試験実行時に
該マイクロプログラムを読み出し解読し、その解読結果
に基づき命令信号を送出する単一のプログラム制御部と
、該プログラム制御部からの命令信号を受けてそれに対
応する演算処理を行うことによりアドレス／データパタ
ーンおよび制御信号を発生するパターン発生器よりなる
が。
を記述したマイクロプログラムを格納し、試験実行時に
該マイクロプログラムを読み出し解読し、その解読結果
に基づき命令信号を送出する単一のプログラム制御部と
、該プログラム制御部からの命令信号を受けてそれに対
応する演算処理を行うことによりアドレス／データパタ
ーンおよび制御信号を発生するパターン発生器よりなる
が。
該パターン発生ユニットそれ自体の構成は例えば先の特
開昭５４−１５００８６号公報に開示されている試験パ
ターン発生器と同様であるので、ここでは省略する。
開昭５４−１５００８６号公報に開示されている試験パ
ターン発生器と同様であるので、ここでは省略する。
次に、第１図の動作例を第２図のタイムチャートを参照
して説明する。パターン発生ユニットＡ、パターン発生
ユニットＢ、・・・、パターン発生ユニットＮには、試
験を開始する前に各々発生すべき試験パターンに基づき
１ステツプずつずらした試験パターン信号を発生するマ
イクロプログラムを書き込んでおく。例えば第２図の例
では、パターン発生ユニットＡからは１番目に被試験メ
モリ回路に印加すべき試験パターン信号を発生し、パタ
ーン発生ユニットＢからは２＠目、以下同様にしてパタ
ーン発生ユニットＮからなるｎ番目の試験パターン信号
となるようにプログラムしておく。
して説明する。パターン発生ユニットＡ、パターン発生
ユニットＢ、・・・、パターン発生ユニットＮには、試
験を開始する前に各々発生すべき試験パターンに基づき
１ステツプずつずらした試験パターン信号を発生するマ
イクロプログラムを書き込んでおく。例えば第２図の例
では、パターン発生ユニットＡからは１番目に被試験メ
モリ回路に印加すべき試験パターン信号を発生し、パタ
ーン発生ユニットＢからは２＠目、以下同様にしてパタ
ーン発生ユニットＮからなるｎ番目の試験パターン信号
となるようにプログラムしておく。
即ち、各パターン発生ユニット１は常にｎステップ先の
試験パターン信号を発生することになる。
試験パターン信号を発生することになる。
このように発生される試験パターン信号を、第２図では
各々パターン信号Ａ、パターン信号Ｂ、パターン信号Ｎ
とする。また、選択信号発生部３から試験同期信号に基
づき各パターン発生ユニッ１へ１を駆動するために発生
する各々の同期信号を。
各々パターン信号Ａ、パターン信号Ｂ、パターン信号Ｎ
とする。また、選択信号発生部３から試験同期信号に基
づき各パターン発生ユニッ１へ１を駆動するために発生
する各々の同期信号を。
それぞれ同期信号Ａ、同期信号Ｂ、・・・、同期信号Ｎ
とする。これらの同期信号は、選択信号発生部３におい
て試験同期信号を１／ｎ倍にすることで得られる。
とする。これらの同期信号は、選択信号発生部３におい
て試験同期信号を１／ｎ倍にすることで得られる。
各パターン発生ユニット１−で発生されたパターン信号
Ａ、パターン信号Ｂ、・・・パターン信号Ｎは信号選択
部２へ入力され、試験同期信号を基に選択信号発生部３
から発生される選択信号により、パターン信号Ａ、パタ
ーン信号Ｂ、・・・、パターン信号Ｎの順に時系列的に
選択され、被試験メモリ回路等へ送出する試験パターン
信号となる。
Ａ、パターン信号Ｂ、・・・パターン信号Ｎは信号選択
部２へ入力され、試験同期信号を基に選択信号発生部３
から発生される選択信号により、パターン信号Ａ、パタ
ーン信号Ｂ、・・・、パターン信号Ｎの順に時系列的に
選択され、被試験メモリ回路等へ送出する試験パターン
信号となる。
本実施例によれば、各々のパターン発生ユニット１は試
験同期信号のｎ倍のサイクルタイムで動作すればよいこ
とになり、低速のパターン発生ユニットでもって高速の
試験パターンを発生することができる。
験同期信号のｎ倍のサイクルタイムで動作すればよいこ
とになり、低速のパターン発生ユニットでもって高速の
試験パターンを発生することができる。
本発明によれば、試験パターン発生速度をｎ台のパター
ン発生ユニットを用いることによりほぼｎ倍に向上でき
るので、半導体メモリ回路等の試験性能の向上および試
験効率向上の効果がある。
ン発生ユニットを用いることによりほぼｎ倍に向上でき
るので、半導体メモリ回路等の試験性能の向上および試
験効率向上の効果がある。
第１図は本発明による試験パターン発生器の一実施例の
ブロック図、第２図は第１図の動作を説明するためのタ
イミングチャート、第３図は試験パターン発生器のプロ
グラム制御部の構成図である。 １・・・パターン発生ユニット、 ２・・・信号選択部
、３・・・選択信号発生部。 第２図 玄Ｋ・狡Ｊｌｔ′ｌ沫号 」Ｌゴし」−、ゴし」−几一
え、、□飛１１劃Ａ ゴし一一一−０−−工−−−−
１．−一旦一一八°ゾーンイ會τＡ 二＝メ
＝二一一−７「−一一一：：二：＝二＝＝コ〈＝＝ヨ＝
三コ＝＝＝＝二ニアに］【＝王ゴ二月掴偉号６
−ロー０．−ローーＵノｖｒｙ’Ｈ１９Ｎ
］：＝＝＝コく＝二＝＝＝＝＝ヨ＝二＝＝＝＝＝
＝＝＝＝＝二］二二二〉〔：＝＝＝藷］Ｅ＝＝＝＝％■
ブロック図、第２図は第１図の動作を説明するためのタ
イミングチャート、第３図は試験パターン発生器のプロ
グラム制御部の構成図である。 １・・・パターン発生ユニット、 ２・・・信号選択部
、３・・・選択信号発生部。 第２図 玄Ｋ・狡Ｊｌｔ′ｌ沫号 」Ｌゴし」−、ゴし」−几一
え、、□飛１１劃Ａ ゴし一一一−０−−工−−−−
１．−一旦一一八°ゾーンイ會τＡ 二＝メ
＝二一一−７「−一一一：：二：＝二＝＝コ〈＝＝ヨ＝
三コ＝＝＝＝二ニアに］【＝王ゴ二月掴偉号６
−ロー０．−ローーＵノｖｒｙ’Ｈ１９Ｎ
］：＝＝＝コく＝二＝＝＝＝＝ヨ＝二＝＝＝＝＝
＝＝＝＝＝二］二二二〉〔：＝＝＝藷］Ｅ＝＝＝＝％■
Claims (1)
- （１）発生すべき試験パターンを記述したマイクロプロ
グラムを格納し、試験実行時に該マイクロプログラムを
読み出して、その解読結果に基づき命令信号を送出する
プログラム制御部と、該プログラム制御部からの命令を
受けてそれに対応する演算処理を行なうことにより試験
パターンを発生するパターン発生部より成る試験パター
ン発生器ユニットを複数個と、各々の試験パターン発生
ユニットで発生する試験パターンを順次選択する信号選
択部とを具備していることを特徴とする試験パターン発
生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225587A JPS6283678A (ja) | 1985-10-09 | 1985-10-09 | 試験パタ−ン発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60225587A JPS6283678A (ja) | 1985-10-09 | 1985-10-09 | 試験パタ−ン発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6283678A true JPS6283678A (ja) | 1987-04-17 |
Family
ID=16831650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60225587A Pending JPS6283678A (ja) | 1985-10-09 | 1985-10-09 | 試験パタ−ン発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6283678A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330879U (ja) * | 1989-08-02 | 1991-03-26 | ||
| JP2002534728A (ja) * | 1999-01-08 | 2002-10-15 | テラダイン・インコーポレーテッド | パケットベース・メモリテスタ用パターン発生器 |
| JP2004111029A (ja) * | 2002-08-30 | 2004-04-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびメモリのテスト方法 |
-
1985
- 1985-10-09 JP JP60225587A patent/JPS6283678A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330879U (ja) * | 1989-08-02 | 1991-03-26 | ||
| JP2002534728A (ja) * | 1999-01-08 | 2002-10-15 | テラダイン・インコーポレーテッド | パケットベース・メモリテスタ用パターン発生器 |
| JP2004111029A (ja) * | 2002-08-30 | 2004-04-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびメモリのテスト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6029402B2 (ja) | クロツク制御信号発生装置 | |
| JPS6283678A (ja) | 試験パタ−ン発生器 | |
| JPH0542031B2 (ja) | ||
| JP2893753B2 (ja) | パルス幅変調インバータ制御装置 | |
| JPS5962933A (ja) | Ｃｍｏｓデ−タ処理装置 | |
| JP2979653B2 (ja) | 情報処理装置 | |
| JPH06187797A (ja) | メモリ集積回路 | |
| JP3455303B2 (ja) | 半導体試験装置の試験パターン波形整形回路 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPH01259607A (ja) | ホワイトノイズ波形発生回路 | |
| JPH02302811A (ja) | 情報処理装置 | |
| JPH0641967B2 (ja) | 論理波形生成装置 | |
| JPS62182911A (ja) | タイミングチエツク制御装置 | |
| JPH0358207A (ja) | マイクロコンピュータ | |
| JPH064659A (ja) | 画像編集装置 | |
| JPS62259145A (ja) | アルゴリズミツク・パタ−ン発生装置 | |
| JPS63284640A (ja) | 命令解読装置 | |
| JPS63127171A (ja) | Ｉｃ試験装置 | |
| JPS61126482A (ja) | デイジタルパタ−ンテスタ | |
| JPS62168233A (ja) | 情報処理装置 | |
| JPH07112186B2 (ja) | 同期処理ｌｓｉインタフェース方式 | |
| JPH04356803A (ja) | 任意波形発生器 | |
| JPH0569233B2 (ja) | ||
| JPH01184548A (ja) | 中央演算処理装置 | |
| JPS54150086A (en) | Test pattern generator |