JPH07112186B2 - 同期処理ｌｓｉインタフェース方式 - Google Patents
同期処理ｌｓｉインタフェース方式Info
- Publication number
- JPH07112186B2 JPH07112186B2 JP1326897A JP32689789A JPH07112186B2 JP H07112186 B2 JPH07112186 B2 JP H07112186B2 JP 1326897 A JP1326897 A JP 1326897A JP 32689789 A JP32689789 A JP 32689789A JP H07112186 B2 JPH07112186 B2 JP H07112186B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- lsi
- timing
- interface method
- synchronous processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期処理LSIインタフェース方式に関し、特に
複数個のLSI（大規模集積回路）間で縦続して同期処理
する場合の同期処理LSIインタフェース方式に関する。
複数個のLSI（大規模集積回路）間で縦続して同期処理
する場合の同期処理LSIインタフェース方式に関する。
従来のこの種の同期処理LSIインタフェース方式を、第
２図に示す。各処理部LSI40および41は、処理すべき入
力データD1およびD2を受け、処理タイミングを指示する
制御信号を制御部LSI2から与えられて、処理結果の出力
データD2およびD3を出力する。これらのデータ処理用の
制御信号は、処理に必要な本数だけ制御部LSI2でクロッ
ク信号CLKおよびフレームパルスFPを基準として発生さ
れ、各処理部LSI40,41に与えられる。
２図に示す。各処理部LSI40および41は、処理すべき入
力データD1およびD2を受け、処理タイミングを指示する
制御信号を制御部LSI2から与えられて、処理結果の出力
データD2およびD3を出力する。これらのデータ処理用の
制御信号は、処理に必要な本数だけ制御部LSI2でクロッ
ク信号CLKおよびフレームパルスFPを基準として発生さ
れ、各処理部LSI40,41に与えられる。
この従来の同期処理LSIインタフェース方式では、各処
理部のLSIの外部で制御信号を発生しているので、処理
接続の順序などを変更するには制御信号の接続も変更し
なければならず、変更手続が煩雑であるという問題点が
ある。
理部のLSIの外部で制御信号を発生しているので、処理
接続の順序などを変更するには制御信号の接続も変更し
なければならず、変更手続が煩雑であるという問題点が
ある。
本発明の同期処理LSIインタフェース方式は、処理対象
の入力データのビットタイミングおよびフレーム先頭タ
イミングを指示するクロック信号およびフレームパルス
を受けて、処理用タイミングを示す制御信号を発生する
と共に、それぞれ出力データのビットタイミングおよび
フレーム先頭タイミングを指示するクロック信号および
フレームパルスを出力する制御部と、前記制御信号に応
じて前記入力データに対する処理を実行して得る前記出
力データを出力する処理部とを、縦続接続すべき各LSI
に具備している。
の入力データのビットタイミングおよびフレーム先頭タ
イミングを指示するクロック信号およびフレームパルス
を受けて、処理用タイミングを示す制御信号を発生する
と共に、それぞれ出力データのビットタイミングおよび
フレーム先頭タイミングを指示するクロック信号および
フレームパルスを出力する制御部と、前記制御信号に応
じて前記入力データに対する処理を実行して得る前記出
力データを出力する処理部とを、縦続接続すべき各LSI
に具備している。
次に本発明について図面を参照して説明する。
第１図は本発明の実施例のブロック図である。各LSI10
および11は、処理すべき入力データD1およびD2を受け、
またクロック信号CLKと共に各入力データD1およびD2の
先頭タイミングを示すフレームパルスFP（１）およびFP
（２）を受けて、制御部20および21でデータ処理用の制
御信号と出力データD2およびD3の先頭タイミングを示す
フレームパルスFP（２）およびFP（３）とを発生し、処
理部30および31の処理動作を制御させる。
および11は、処理すべき入力データD1およびD2を受け、
またクロック信号CLKと共に各入力データD1およびD2の
先頭タイミングを示すフレームパルスFP（１）およびFP
（２）を受けて、制御部20および21でデータ処理用の制
御信号と出力データD2およびD3の先頭タイミングを示す
フレームパルスFP（２）およびFP（３）とを発生し、処
理部30および31の処理動作を制御させる。
これにより、各LSI10,11は、入力されたフレームパルス
およびクロック信号を基準としたタイミングで、内部で
必要となる各種制御信号を発生すると共に、処理後の出
力データにフレームパルスおよび処理クロック信号を付
加して出力する。従って、LSIを複数個従続に接続して
いく場合には、前段のLSIの出力端を次段のLSIの入力端
に順次接続していけば良い。
およびクロック信号を基準としたタイミングで、内部で
必要となる各種制御信号を発生すると共に、処理後の出
力データにフレームパルスおよび処理クロック信号を付
加して出力する。従って、LSIを複数個従続に接続して
いく場合には、前段のLSIの出力端を次段のLSIの入力端
に順次接続していけば良い。
以上説明したように本発明は、データの入出力の他にフ
レームパルスおよびクロック信号の入出力を付加するこ
とにより、外部から各種制御信号を入力せずに内部で発
生でき、LSIを従続接続して処理をする場合に新たに制
御信号を必要とせず、また処理接続順の変更をしてもLS
Iそのものは何ら変更する必要がなくなるという効果を
有する。
レームパルスおよびクロック信号の入出力を付加するこ
とにより、外部から各種制御信号を入力せずに内部で発
生でき、LSIを従続接続して処理をする場合に新たに制
御信号を必要とせず、また処理接続順の変更をしてもLS
Iそのものは何ら変更する必要がなくなるという効果を
有する。
第１図は本発明の実施例のブロック図、第２図は従来方
式のブロック図である。 10,11…LSI、20,21…制御部、30,31…処理部、２…制御
部LSI、40,41…処理部LSI。
式のブロック図である。 10,11…LSI、20,21…制御部、30,31…処理部、２…制御
部LSI、40,41…処理部LSI。
Claims (1)
- 【請求項１】処理対象の入力データのビットタイミング
およびフレーム先頭タイミングを指示するクロック信号
およびフレームパルスを受けて、処理用タイミングを示
す制御信号を発生すると共に、それぞれ出力データのビ
ットタイミングおよびフレーム先頭タイミングを指示す
るクロック信号およびフレームパルスを出力する制御部
と、前記制御信号に応じて前記入力データに対する処理
を実行して得る前記出力データを出力する処理部とを、
縦続接続すべき各LSIに具備していることを特徴とする
同期処理LSIインタフェース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326897A JPH07112186B2 (ja) | 1989-12-15 | 1989-12-15 | 同期処理ｌｓｉインタフェース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1326897A JPH07112186B2 (ja) | 1989-12-15 | 1989-12-15 | 同期処理ｌｓｉインタフェース方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03187544A JPH03187544A (ja) | 1991-08-15 |
| JPH07112186B2 true JPH07112186B2 (ja) | 1995-11-29 |
Family
ID=18192970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1326897A Expired - Lifetime JPH07112186B2 (ja) | 1989-12-15 | 1989-12-15 | 同期処理ｌｓｉインタフェース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112186B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2576387B2 (ja) * | 1993-10-29 | 1997-01-29 | 日本電気株式会社 | データ通信装置 |
-
1989
- 1989-12-15 JP JP1326897A patent/JPH07112186B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03187544A (ja) | 1991-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851995A (en) | Programmable variable-cycle clock circuit for skew-tolerant array processor architecture | |
| US4591979A (en) | Data-flow-type digital processing apparatus | |
| JPH07112186B2 (ja) | 同期処理ｌｓｉインタフェース方式 | |
| JP2552710B2 (ja) | 画像処理装置 | |
| JP2989938B2 (ja) | ディジタルシグナルプロセッサ | |
| JP2646660B2 (ja) | クロック駆動回路 | |
| JP2985560B2 (ja) | データフォーマット変換器 | |
| JP2636937B2 (ja) | 多段データバッファ転送回路 | |
| JPS63141415A (ja) | 並直列変換回路 | |
| JPH01189712A (ja) | クロックパターン制御方式 | |
| JPS63291156A (ja) | 計算機間の処理の同期方式 | |
| JPH0746341B2 (ja) | セントロニクス型インタ−フエ−ス | |
| JPH04369064A (ja) | 割込処理制御方法及びその装置 | |
| JPH0754913B2 (ja) | デ−タ変換回路 | |
| JPS61253538A (ja) | 演算回路 | |
| JPS6048775B2 (ja) | 物理機番の認識方法 | |
| JPH01128152A (ja) | シリアルｉ／ｏ回路 | |
| JPS60136830A (ja) | 演算処理装置 | |
| JPH0764804A (ja) | 割込み制御回路 | |
| JPH09135343A (ja) | データの分割及び縮小が実行可能なビデオ制御回路 | |
| JPH0370238A (ja) | 転送ワード数決定方法及びその回路 | |
| JPS6279519A (ja) | 汎用レジスタ読み出し方法 | |
| JPH03107225A (ja) | フレームアライナ回路 | |
| JPH06309406A (ja) | 状態遷移図の不定データ固定方法 | |
| JPH01228317A (ja) | ディレイ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 15 |