JPH06309406A - 状態遷移図の不定データ固定方法 - Google Patents

Abstract

(57)【要約】 【目的】 同期回路設計する際の状態遷移図の不定デー
タ固定方法にに関し、状態遷移図の不定データ固定方法
を提供することを目的とする。 【構成】 フリップフロップ11から出力される状態遷移
図の出力をデコードするデコーダ１と、前記複数の入力
信号を前記デコーダ１からのデコード出力によりゲート
処理し、該処理結果を前記状態遷移論理回路10の複数の
入力信号に変換する第１ゲート2a、第２ゲート2b等を備
え、前記第１ゲート2a、第２ゲート2b等にＡＮＤ条件機
能を付与し、前記複数の入力信号に含まれるドントケァ
信号を常に０に固定するようにして、状態遷移論理機能
の削減を行うように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同期回路設計する際の
状態遷移図の不定データ固定方法に関するものである。

【０００２】

【従来の技術】同期回路を設計する際において、ムーア
（ミーリ）型同期方式を用いて設計を行う時は、同期回
路は状態遷移図をもとに設計を行う。

【０００３】図２は従来の一実施例回路の構成とその状
態遷移を示す図であり、ムーア型同期回路を示してい
る。図２において、(1) は回路図を示し、(2A)および(2
B)は状態遷移図を示す。ただし、図２は例えば入力信号
と出力信号の数は例えば２つと仮定している。

【０００４】Ａ、Ｂは現在の入力信号であり、Ｃ、Ｄは
前の出力信号或いは現在の出力信号である。10は状態遷
移論理回路であり、現在の２つの入力信号Ａ、Ｂと一つ
前の２つの出力信号Ｃ、Ｄを帰還した信号との演算を行
い、新しい２つの出力信号（Ｃ’とＤ’）をつくるよう
に動作する。

【０００５】なお、11はフリップフロップであり、現在
の２つの入力信号Ａ、Ｂと状態遷移論理回路10からの新
しい２つの出力信号（Ｃ’とＤ’）をもとに、クロック
の時間軸に管理された新しい２つの出力信号Ｃ、Ｄをつ
くるように動作する。

【０００６】また、, , , は各状態遷移のステ
ップであり、各ステップでは当該回路の遷移値はＡ、
Ｂ、Ｃ、Ｄのそれぞれの値になることを示している。即
ち、状態遷移論理回路10とフリップフロップ11からなる
状態遷移の帰還回路を形成し、現在の２つの入力信号
Ａ、Ｂと一つ前の２つの出力信号Ｃ、Ｄを状態遷移論理
回路10に加えて→→→→・・・の状態遷移を
繰り返して状態遷移を示す信号Ｃ’、Ｄ’を新しくつく
りフリップフロップ11に加え、クロックの時間軸で管理
された出力信号Ｃ、Ｄを出力するようにしている。

【０００７】以下、図２の回路図(1) と状態遷移図(2)
をもちいて、従来の技術を詳しく説明する。いま、状態
遷移論理回路10の状態はステップであるとする。即
ち、Ｃ＝１、Ｄ＝０の状態において、新しくＡ＝１、Ｂ
＝０が入力されたとする。この場合、状態遷移論理回路
10とフリップフロップ11の状態はクロックの入力でステ
ップよりステップへ遷移し、Ｃ＝０、Ｄ＝１にな
る。

【０００８】次に、入力信号Ａ、Ｂの状態はステップ
に示すＡ＝ｄｃ（ドントケァ：１か０のどちらでも可な
る値）でＢ＝０に設定されたとする。この場合、状態遷
移論理回路10とフリップフロップ11の状態はクロックの
入力でステップよりステップへ遷移し、ステップ
における出力信号Ｃ、Ｄはステップの出力信号Ｃ＝
０、Ｄ＝１をそのまま維持する。

【０００９】さらに、入力信号Ａ、Ｂの状態はステップ
に示すように、Ａ＝０でＢ＝１に設定されたとする。
この場合、状態遷移論理回路10とフリップフロップ11の
状態はクロックの入力でステップよりステップへ遷
移し、ステップにおける出力信号Ｃ、Ｄは新しい状態
のＣ＝１、Ｄ＝０になる。

【００１０】さらにまた、入力信号Ａ、Ｂの状態はステ
ップに示すように、Ａ＝０でＢ＝ｄｃに設定されたと
する。この場合、状態遷移論理回路10とフリップフロッ
プ11の状態はクロックの入力でステップよりステップ
へ遷移し、ステップにおける出力信号Ｃ、Ｄはステ
ップの出力信号Ｃ＝１、Ｄ＝０を維持する。

【００１１】上記の状態遷移図(2) のｄｃ＝１か０を区
分し記載した図が状態遷移図(2B)であり、図(2B)の左図
はｄｃ＝１とし、図(2B)の右図はｄｃ＝０としている。
上記したように、状態遷移論理回路10とフリップフロッ
プ11で構成されるムーア（ミリー）型同期方式は、状態
遷移図を単位時間毎に遷移条件にもとづいて逐一出力を
更新して行く同期方式のため、ドントケァの論理を組み
込む際は全パターン（図２ではパターンは２つ）を考慮
して状態遷移図を作成することが必要になる。

【００１２】

【発明が解決しようとする課題】従って、従来例の技術
においては、ドントケァの論理を組み込む際には全パタ
ーンを考慮して状態遷移図を作成する必要があるという
課題がある。

【００１３】本発明は、ドントケァによる複雑さを簡略
化した状態遷移図の不定データ固定方法を提供すること
を目的とする。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
め、図１に示すごとく、複数の入力信号と複数の帰還信
号により状態遷移図を形成する状態遷移論理回路10と、
該状態遷移論理回路10の出力と前記の複数の入力信号に
より時間軸に同期した信号をつくるフリップフロップ11
を直列接続で備え、逐一状態遷移図を更新して行く同期
方式において、前記フリップフロップ11から出力される
状態遷移図の出力をデコードするデコーダ１と、前記複
数の入力信号を前記デコーダ１からのデコード出力によ
りゲート処理し、該処理結果を前記状態遷移論理回路10
の複数の入力信号に変換する第１ゲート2a、第２ゲート
2b等を備え、前記第１ゲート2a、第２ゲート2b等にＡＮ
Ｄ条件機能を付与し、前記複数の入力信号に含まれるド
ントケァ信号を常に０に固定するようにして、状態遷移
論理機能の削減を行うように構成する。

【００１５】また、前記第１ゲート2a、第２ゲート2b等
にＯＲ条件機能を付与し、前記複数の入力信号に含まれ
るドントケァ信号を常に１に固定するようにして、状態
遷移論理機能の削減を行うように構成する。

【００１６】

【作用】本発明は図１に示すように、直列接続の状態遷
移論理回路10とフリップフロップ11、並びに、デコーダ
１および複数の第１ゲート2a、第２ゲート2b等を備える
ようにし、当該デコーダ１により前記フリップフロップ
11からの状態遷移図の出力をデコードし、また、第１ゲ
ート2a、第２ゲート2b等にＡＮＤ条件またはＯＲ条件機
能を付与させて前記複数の入力信号を記デコーダ１のデ
コード出力でゲート処理し、該処理結果を前記状態遷移
論理回路10の複数の入力信号に変換するようしている。

【００１７】従って、前記第１ゲート2a、第２ゲート2b
等からの出力は０または１に固定されるようになり、状
態遷移論理機能の削減を行うことが可能になる。

【００１８】

【実施例】以下、図１により本発明の実施例を説明す
る。図１は本発明の一実施例回路の構成とその状態遷移
を示す図であり、ムーア型同期回路の場合を記載してあ
る。

【００１９】図１は図２と同様に、(1) は回路図を示
し、(2A)および(2B)は状態遷移図を示す。なお、図１は
例えば入力信号と出力信号の数は例えば２つと仮定して
いる。図１において、Ａ、Ｂは現在の入力信号であり、
Ｃ、Ｄは前の出力信号或いは現在の出力信号である。な
お、１はデコーダであり、また、2aは第１ゲート、2bは
第２ゲートである。

【００２０】デコーダ１では、信号Ａ、Ｂ、Ｃ、Ｄを状
態遷移論理回路10とフリップフロップ11の時間軸で管理
した後の信号Ａ’、Ｂ’、Ｃ、Ｄをもとに、信号Ａ、Ｂ
の中のｄｃ値の所だけ拾い、０または１になる出力信号
Ｘ1 、Ｘ2 をつくる。

【００２１】さらに、第１ゲート2aと第２ゲート2bにお
いて、該入力信号Ａ、Ｂと前記の０または１になる出力
信号Ｘ1 、Ｘ2 とのＡＮＤ条件またはＯＲ条件を求めて
０または１の固定値をつくり、該結果値を状態遷移論理
回路10に加える。

【００２２】即ち、信号Ａ、Ｂ、Ｃ、Ｄの時間軸が１０
１０の時は、次ステップの信号Ａは必ずｄｃ＝０か１
になることを利用し、信号Ａ、Ｂ、Ｃ、Ｄが既知の１０
１０であれば次の信号Ａを０（ＡＮＤ条件）または１
（ＯＲ条件）に固定するようにする。

【００２３】また、信号Ａ、Ｂ、Ｃ、Ｄの時間軸が０１
０１の時は、次の信号Ｂは必ずｄｃ＝０か１になること
を利用し、信号Ａ、Ｂ、Ｃ、Ｄが既知の０１０１であれ
ば次の信号Ｂを０（ＡＮＤ条件）または１（ＯＲ条件）
に固定するようにする。

【００２４】なお、状態遷移論理回路10とフリップフロ
ップ11は従来例と同様に、現在の２つの入力信号（入力
信号Ａ、Ｂの対応信号）と一つ前の２つの出力信号Ｃ、
Ｄを状態遷移論理回路10とフリップフロップ11に加えて
→→→→・・の状態遷移を繰り返す。そし
て、新しく更新された信号Ａ’、Ｂ’（入力信号Ａ、Ｂ
の対応信号）と信号Ｃ、Ｄの４つの信号をつくる。

【００２５】この場合における状態遷移図は図(2A)と(2
B)で示される。以下、図１をもちいて詳細に説明する。 (1)第１ゲート2aと第２ゲート2bがＡＮＤ条件の場合 この場合の状態遷移図を図(2A)に示す。いま、状態遷移
論理回路10とフリップフロップ11の遷移状態はステップ
にあり、Ｃ＝１、Ｄ＝０であるとする。

【００２６】ここで、新しくＡ＝１、Ｂ＝０が入力され
たとすると、状態遷移論理回路10とフリップフロップ11
の状態はクロックの入力でステップに遷移し、Ｃ＝
０、Ｄ＝１になる。また、信号Ａ、Ｂ対応のＡ’＝１、
Ｂ’＝０になる。

【００２７】一方、デコーダ１は該Ａ’＝１、Ｂ’＝０
およびＣ＝１、Ｄ＝０を拾い、デコード値Ｘ1 ＝０と
し、該０値を第１ゲート2aに加える。従って、ステップ
において、入力信号Ａの中にｄｃが含まれいても、該
ｄｃは第１ゲート2aで前記デコード値Ｘ1 ＝０に固定さ
れて状態遷移論理回路10に加えられる。なお、この時の
第２ゲート2bから出力される信号Ｂ対応の信号の値に変
化は無く、信号Ｂは０のままである。

【００２８】同様に、状態遷移がステップ（Ａ＝０、
Ｂ＝１、Ｃ＝０、Ｄ＝１）からステップに遷移する場
合、デコーダ１は該Ａ’＝０、Ｂ’＝１およびＣ＝０、
Ｄ＝１を拾い、デコード値Ｘ2 ＝０とし、該０値を第２
ゲート2bに加える。

【００２９】従って、ステップにおける入力信号Ｂ＝
ｄｃは第２ゲート2bで前記デコード値Ｘ2 ＝０に固定さ
れて状態遷移論理回路10に加えられる。なお、この時の
第１ゲート2aから出力される信号Ａ対応の信号の値に変
化は無く、信号Ｂは０のままである。

【００３０】(2)第１ゲート2aと第２ゲート2bがＯＲ条
件で動作する場合 この場合の状態遷移図を図(2B)に示す。この場合、図１
(1) および図１(2B)において、信号Ａ、Ｂ、Ｃ、Ｄがス
テップの１０１０の値であればデコード値Ｘ1 ＝１に
デコードし、該１を第１ゲート2aに加えて信号ＡとのＯ
Ｒ演算を行わせ、次のステップの信号Ａの位置にある
ｄｃを１に固定する。

【００３１】同様に、信号Ａ、Ｂ、Ｃ、Ｄがステップ
の０１０１の値であればデコード値Ｘ2 ＝１にデコード
し、該１を第２ゲート2bに加えて信号ＢとのＯＲ演算を
行わせ、次のステップの信号Ｂの位置にあるｄｃを１
に固定する。

【００３２】なお、本発明の実施例は、入力信号はＡ、
Ｂの二つ、出力信号はＣ、Ｄの二つと仮定しているの
で、回路の構成は一つのデコーダ１と二つのゲートの第
１ゲート2aと第２ゲート2bで構成されるとしているが、
入力信号と出力信号の数の増加に対応してデコーダ１の
構成およびゲート回路を増加させても勿論構わない。

【００３３】

【発明の効果】以上の説明から明らかなように本発明に
よれば、ドントケァを含む状態遷移図において、状態遷
移論理機能の削減が図られるという効果を奏する。

【図面の簡単な説明】

【図１】 本発明の一実施例回路の構成とその状態遷移
をを示す図である。

【図２】 従来の一実施例回路の構成とその状態遷移を
を示す図である。

【符号の説明】

１はデコーダ 2aは第１ゲート 2bは第２ゲート 10は状態遷移論理回路 11はフリップフロップ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の入力信号と複数の帰還信号により
   状態遷移図を形成する状態遷移論理回路(10)と、該状態
   遷移論理回路(10)の出力と前記の複数の入力信号により
   時間軸に同期した信号をつくるフリップフロップ(11)と
   を直列接続で備え、逐一状態遷移図を更新して行く同期
   方式において、 前記フリップフロップ(11)から出力される状態遷移図の
   出力をデコードするデコーダ(1) と、 前記複数の入力信号を前記デコーダ(1) からのデコード
   出力によりゲート処理し、該処理結果を前記状態遷移論
   理回路(10)の複数の入力信号に変換する第１ゲート(2
   a)、第２ゲート(2b)等を備え、 前記第１ゲート(2a)、第２ゲート(2b)等にＡＮＤ条件機
   能を付与し、前記複数の入力信号に含まれるドントケァ
   信号を常に０に固定するようにして、状態遷移論理機能
   の削減を行うようにすることを特徴とした状態遷移図の
   不定データ固定方法。
2. 【請求項２】 前記第１ゲート(2a)、第２ゲート(2b)等
   にＯＲ条件機能を付与し、前記複数の入力信号に含まれ
   るドントケァ信号を常に１に固定するようにして、状態
   遷移論理機能の削減を行うようにすることを特徴とした
   前記請求項１記載の状態遷移図の不定データ固定方法。