JP3439351B2 - プログラマブル分周器及び分周方法 - Google Patents
プログラマブル分周器及び分周方法Info
- Publication number
- JP3439351B2 JP3439351B2 JP28474198A JP28474198A JP3439351B2 JP 3439351 B2 JP3439351 B2 JP 3439351B2 JP 28474198 A JP28474198 A JP 28474198A JP 28474198 A JP28474198 A JP 28474198A JP 3439351 B2 JP3439351 B2 JP 3439351B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency division
- data
- frequency
- prescaler
- division number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デュアル・モジュ
ラス・プリスケーラの分周数を設定するデータをＮ値判
別回路によって自動判別し、Ｎ値の入力データを再構成
するようにしたプログラマブル分周器及び分周方法に関
する。
ラス・プリスケーラの分周数を設定するデータをＮ値判
別回路によって自動判別し、Ｎ値の入力データを再構成
するようにしたプログラマブル分周器及び分周方法に関
する。
【０００２】
【従来の技術】一般的に、ＰＬＬ（Phase Lock Loop）
回路におけるプログラマブル分周器は、１種類のデュア
ル・モジュラス・プリスケーラとプログラマブル分周回
路との組合わせによる構成となっている。また、近年で
は、上限、下限の分周数を可変できるように、２種類の
分周数を持つデュアル・モジュラス・プリスケーラとプ
ログラマブル分周回路との組合わせによる構成のプログ
ラマブル分周器もある。
回路におけるプログラマブル分周器は、１種類のデュア
ル・モジュラス・プリスケーラとプログラマブル分周回
路との組合わせによる構成となっている。また、近年で
は、上限、下限の分周数を可変できるように、２種類の
分周数を持つデュアル・モジュラス・プリスケーラとプ
ログラマブル分周回路との組合わせによる構成のプログ
ラマブル分周器もある。
【０００３】図４は、このような複数の分周数を持つプ
ログラマブル分周器の一例を示すブロック図である。同
図に示すプログラマブル分周器は、２種類の分周数を持
つデュアル・モジュラス・プリスケーラ（以下、単にプ
リスケーラという）１、メインカウンター２、スワロー
カウンター３及びＮ値データラッチ回路６から構成され
ている。
ログラマブル分周器の一例を示すブロック図である。同
図に示すプログラマブル分周器は、２種類の分周数を持
つデュアル・モジュラス・プリスケーラ（以下、単にプ
リスケーラという）１、メインカウンター２、スワロー
カウンター３及びＮ値データラッチ回路６から構成され
ている。
【０００４】プリスケーラ１における分周数としては、
（１／６４ １／６５），（１／１２８ １／１２９）
である。プリスケーラデータ５は、プリスケーラ１の分
周数を設定するデータを有している。メインカウンター
２及びスワローカウンター３には、Ｎ値データラッチ回
路６の出力が入力される。メインカウンター２は、１０
bit のカウンターである。スワローカウンター３は、
７bit のカウンターである。
（１／６４ １／６５），（１／１２８ １／１２９）
である。プリスケーラデータ５は、プリスケーラ１の分
周数を設定するデータを有している。メインカウンター
２及びスワローカウンター３には、Ｎ値データラッチ回
路６の出力が入力される。メインカウンター２は、１０
bit のカウンターである。スワローカウンター３は、
７bit のカウンターである。
【０００５】このような構成では、スワローカウンター
３の出力が、モジュラスコントロール信号としてプリス
ケーラ１にフィードバックされる。設定された分周値の
出力は、メインカウンター２から出力される。また、分
周数を設定する場合、図５に示すように、Ｎ値データラ
ッチ回路６の分周数を２進数に直したデータがメインカ
ウンター２及びスワローカウンター３に与えられる。
３の出力が、モジュラスコントロール信号としてプリス
ケーラ１にフィードバックされる。設定された分周値の
出力は、メインカウンター２から出力される。また、分
周数を設定する場合、図５に示すように、Ｎ値データラ
ッチ回路６の分周数を２進数に直したデータがメインカ
ウンター２及びスワローカウンター３に与えられる。
【０００６】ここで、Ｎ値データラッチ回路６からのＮ
値がたとえば５０００分周であり、プリスケーラ１の分
周数が（１／６４ １／６５）である場合を想定する。
この場合の設定可能な分周数は、４０９６分周（６４×
６４）〜１３１０７１分周（２１７−１）となる。ま
た、プリスケーラ１の分周数が（１／１２８ １／１２
９）の場合、設定可能な分周数は、１６３８４分周（１
２８×１２８）〜２６２１４３分周（２１８−１）とな
る。
値がたとえば５０００分周であり、プリスケーラ１の分
周数が（１／６４ １／６５）である場合を想定する。
この場合の設定可能な分周数は、４０９６分周（６４×
６４）〜１３１０７１分周（２１７−１）となる。ま
た、プリスケーラ１の分周数が（１／１２８ １／１２
９）の場合、設定可能な分周数は、１６３８４分周（１
２８×１２８）〜２６２１４３分周（２１８−１）とな
る。
【０００７】
【発明が解決しようとする課題】ところで、Ｎ値が５０
００の場合、上述した設定可能な分周数より、プリスケ
ーラ１における分周数は（１／６４ １／６５）に限ら
れる。プリスケーラ１の分周数が（１／６４ １／６
５）で有るために、７bit のスワローカウンター３が６
bit のみの使用となる。その結果、スワローカウンタ
ー３の７bit 目にダミーデータを挿入する必要があ
る。すなわち、そのデータは、図５に示すように、分周
数５０００を２進数に直したデータに対し、７bit 目に
ダミーデータが挿入される形式となる。
００の場合、上述した設定可能な分周数より、プリスケ
ーラ１における分周数は（１／６４ １／６５）に限ら
れる。プリスケーラ１の分周数が（１／６４ １／６
５）で有るために、７bit のスワローカウンター３が６
bit のみの使用となる。その結果、スワローカウンタ
ー３の７bit 目にダミーデータを挿入する必要があ
る。すなわち、そのデータは、図５に示すように、分周
数５０００を２進数に直したデータに対し、７bit 目に
ダミーデータが挿入される形式となる。
【０００８】このように、２種類の分周数を持つプリス
ケーラ１とプログラマブル分周回路との組合わせによる
構成のプログラマブル分周器では、プリスケーラ１の分
周数により、異なるデータフォーマットの設定が必要と
なる。そのため、そのデータを発生するためのマイコン
又はソフト側の演算負荷が重くなり、分周データの演算
の処理速度の向上を図る上で妨げとなっている。
ケーラ１とプログラマブル分周回路との組合わせによる
構成のプログラマブル分周器では、プリスケーラ１の分
周数により、異なるデータフォーマットの設定が必要と
なる。そのため、そのデータを発生するためのマイコン
又はソフト側の演算負荷が重くなり、分周データの演算
の処理速度の向上を図る上で妨げとなっている。
【０００９】本発明は、このような状況に鑑みてなされ
たものであり、分周データの演算の処理速度の向上を図
ることができるプログラマブル分周器及び分周方法を提
供することができるようにするものである。
たものであり、分周データの演算の処理速度の向上を図
ることができるプログラマブル分周器及び分周方法を提
供することができるようにするものである。
【００１０】
【課題を解決するための手段】請求項１に記載のプログ
ラマブル分周器は、複数の分周数を有するデュアル・モ
ジュラス・プリスケーラと、デュアル・モジュラス・プ
リスケーラの出力に対し１／Ｎ分周を行うプログラマブ
ル分周回路と、分周数（Ｎ）を決めるＮ値データラッチ
回路と、デュアル・モジュラス・プリスケーラの分周数
のデータに基づき、Ｎ値データラッチ回路からの分周数
（Ｎ）のデータを再構成するＮ値判別回路とを備え、Ｎ
値判別回路は、デュアル・モジュラス・プリスケーラの
分周数が変化した場合であっても、Ｎ値データラッチ回
路からの分周数（Ｎ）を単純に２進数に直したデータを
用いることを特徴とする。また、Ｎ値判別回路は、デュ
アル・モジュラス・プリスケーラの分周数を、分周数
（Ｎ）のデータに基づいて決定するようにすることがで
きる。請求項３に記載の分周方法は、入力信号を複数の
分周数の何れかで分周する第１の工程と、複数の分周数
の何れかで分周された出力に対して１／Ｎ分周を行う第
２の工程と、第１の工程における分周数のデータに基づ
き、分周数（Ｎ）のデータを再構成する第３の工程とを
備え、第３の工程には、分周数（Ｎ）のデータを単純に
２進数に直したデータを用いる第４の工程が含まれるこ
とを特徴とする。また、第１の工程における分周数は、
分周数（Ｎ）のデータに基づいて決定されるようにする
ことができる。本発明に係るプログラマブル分周器及び
分周方法においては、デュアル・モジュラス・プリスケ
ーラの分周数を設定するデータをＮ値判別回路によって
自動判別し、Ｎ値の入力データを再構成することで、プ
ログラマブル分周回路へのダミーデータの挿入を不要と
するとともに、デュアル・モジュラス・プリスケーラの
分周数が変わっても、同じデータフォーマットで分周数
を設定し、そのデータを発生するためのマイコン又はソ
フト側の演算負荷を軽減する。
ラマブル分周器は、複数の分周数を有するデュアル・モ
ジュラス・プリスケーラと、デュアル・モジュラス・プ
リスケーラの出力に対し１／Ｎ分周を行うプログラマブ
ル分周回路と、分周数（Ｎ）を決めるＮ値データラッチ
回路と、デュアル・モジュラス・プリスケーラの分周数
のデータに基づき、Ｎ値データラッチ回路からの分周数
（Ｎ）のデータを再構成するＮ値判別回路とを備え、Ｎ
値判別回路は、デュアル・モジュラス・プリスケーラの
分周数が変化した場合であっても、Ｎ値データラッチ回
路からの分周数（Ｎ）を単純に２進数に直したデータを
用いることを特徴とする。また、Ｎ値判別回路は、デュ
アル・モジュラス・プリスケーラの分周数を、分周数
（Ｎ）のデータに基づいて決定するようにすることがで
きる。請求項３に記載の分周方法は、入力信号を複数の
分周数の何れかで分周する第１の工程と、複数の分周数
の何れかで分周された出力に対して１／Ｎ分周を行う第
２の工程と、第１の工程における分周数のデータに基づ
き、分周数（Ｎ）のデータを再構成する第３の工程とを
備え、第３の工程には、分周数（Ｎ）のデータを単純に
２進数に直したデータを用いる第４の工程が含まれるこ
とを特徴とする。また、第１の工程における分周数は、
分周数（Ｎ）のデータに基づいて決定されるようにする
ことができる。本発明に係るプログラマブル分周器及び
分周方法においては、デュアル・モジュラス・プリスケ
ーラの分周数を設定するデータをＮ値判別回路によって
自動判別し、Ｎ値の入力データを再構成することで、プ
ログラマブル分周回路へのダミーデータの挿入を不要と
するとともに、デュアル・モジュラス・プリスケーラの
分周数が変わっても、同じデータフォーマットで分周数
を設定し、そのデータを発生するためのマイコン又はソ
フト側の演算負荷を軽減する。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。なお、以下に説明する図において、図４と
共通する部分には同一符号を付すものとする。 （第１の実施の形態）
て説明する。なお、以下に説明する図において、図４と
共通する部分には同一符号を付すものとする。 （第１の実施の形態）
【００１２】図１は、本発明のプログラマブル分周器の
第１の実施の形態を示すブロック図、図２は、図１のプ
ログラマブル分周器の分周動作を説明するためのデータ
フォーマットである。
第１の実施の形態を示すブロック図、図２は、図１のプ
ログラマブル分周器の分周動作を説明するためのデータ
フォーマットである。
【００１３】図１に示すプログラマブル分周器は、デュ
アル・モジュラス・プリスケーラ（以下、単にプリスケ
ーラという）１、メインカウンター２、スワローカウン
ター３、Ｎ値判別回路４、プリスケーラデータ５、Ｎ値
データラッチ回路６を備えて構成されている。プリスケ
ーラ１は、（１／６４ １／６５），（１／１２８１／
１２９）の分周数で入力信号を分周する。プリスケーラ
データ５は、プリスケーラ１の分周数を設定するデータ
を有している。メインカウンター２は、１０bit のカ
ウンターである。スワローカウンター３は、７bit の
カウンターである。Ｎ値判別回路４は、プリスケーラ１
の分周データを判別して、Ｎ値データラッチ回路６から
のＮ値データを再構成し、メインカウンター２及びスワ
ローカウンター３に与えるものであるが、その詳細は後
述する。
アル・モジュラス・プリスケーラ（以下、単にプリスケ
ーラという）１、メインカウンター２、スワローカウン
ター３、Ｎ値判別回路４、プリスケーラデータ５、Ｎ値
データラッチ回路６を備えて構成されている。プリスケ
ーラ１は、（１／６４ １／６５），（１／１２８１／
１２９）の分周数で入力信号を分周する。プリスケーラ
データ５は、プリスケーラ１の分周数を設定するデータ
を有している。メインカウンター２は、１０bit のカ
ウンターである。スワローカウンター３は、７bit の
カウンターである。Ｎ値判別回路４は、プリスケーラ１
の分周データを判別して、Ｎ値データラッチ回路６から
のＮ値データを再構成し、メインカウンター２及びスワ
ローカウンター３に与えるものであるが、その詳細は後
述する。
【００１４】そして、スワローカウンター３の出力がモ
ジュラスコントロール信号としてプリスケーラ１にフィ
ードバックされると、設定された分周値の出力がメイン
カウンター２から出力されるようになっている。
ジュラスコントロール信号としてプリスケーラ１にフィ
ードバックされると、設定された分周値の出力がメイン
カウンター２から出力されるようになっている。
【００１５】次に、このような構成のプログラマブル分
周器による分周方法について説明する。まず、Ｎ値をた
とえば５０００分周とする。また、プリスケーラ１の分
周数を（１／６４ １／６５）とする。この場合の設定
可能な分周数は、４０９６分周（６４×６４）〜１３１
０７１分周（２１７−１）である。また、プリスケーラ
１の分周数が（１／１２８ １／１２９）の場合の設定
可能な分周数は、１６３８４分周（１２８×１２８）〜
２６２１４３分周（２１８−１）となる。
周器による分周方法について説明する。まず、Ｎ値をた
とえば５０００分周とする。また、プリスケーラ１の分
周数を（１／６４ １／６５）とする。この場合の設定
可能な分周数は、４０９６分周（６４×６４）〜１３１
０７１分周（２１７−１）である。また、プリスケーラ
１の分周数が（１／１２８ １／１２９）の場合の設定
可能な分周数は、１６３８４分周（１２８×１２８）〜
２６２１４３分周（２１８−１）となる。
【００１６】そして、Ｎ値が５０００の場合、図２に示
すように、分周数５０００を単純に２進数に直したデー
タがＮ値判別回路４によって再構成され、メインカウン
ター２及びスワローカウンター３に送られる。ここで、
Ｎ値判別回路４によって再構成されるデータには、必要
とするダミーデータの挿入が行われる。このようにし
て、再構成されたデータがメインカウンター２及びスワ
ローカウンター３に出力されることにより、設定された
分周値の出力がメインカウンター２から出力される。
すように、分周数５０００を単純に２進数に直したデー
タがＮ値判別回路４によって再構成され、メインカウン
ター２及びスワローカウンター３に送られる。ここで、
Ｎ値判別回路４によって再構成されるデータには、必要
とするダミーデータの挿入が行われる。このようにし
て、再構成されたデータがメインカウンター２及びスワ
ローカウンター３に出力されることにより、設定された
分周値の出力がメインカウンター２から出力される。
【００１７】このように、第１の実施の形態では、プリ
スケーラ１の分周数を設定するデータをＮ値判別回路４
によって自動判別し、Ｎ値の入力データを再構成するこ
とで、従来のようなスワローカウンター３へのダミーデ
ータの挿入を不要としたので、プリスケーラ１の分周数
が変わっても、同じデータフォーマットで分周数を設定
することができる。よって、プリスケーラの分周数が変
わっても、データフォーマットが変らないため、そのデ
ータを発生するためのマイコン又はソフト側の演算負荷
を軽減することができ、分周データの演算の処理速度の
向上を図ることができる。
スケーラ１の分周数を設定するデータをＮ値判別回路４
によって自動判別し、Ｎ値の入力データを再構成するこ
とで、従来のようなスワローカウンター３へのダミーデ
ータの挿入を不要としたので、プリスケーラ１の分周数
が変わっても、同じデータフォーマットで分周数を設定
することができる。よって、プリスケーラの分周数が変
わっても、データフォーマットが変らないため、そのデ
ータを発生するためのマイコン又はソフト側の演算負荷
を軽減することができ、分周データの演算の処理速度の
向上を図ることができる。
【００１８】なお、第１の実施の形態では、プリスケー
ラ１の分周数を、（１／６４ １／６５），（１／１２
８ １／１２９）とし、メインカウンター２を１０bit
、スワローカウンター３を７bit とした場合について
説明したが、この例に限らず、プリスケーラ１の分周数
が、｛１／２ｎ １／（２ｎ＋１）｝，｛１／２ｎ＋１
１／（２ｎ＋１＋１）｝であり、メインカウンター
２がＡbit、スワローカウンター３が（ｎ＋１）bitであ
ればよい。
ラ１の分周数を、（１／６４ １／６５），（１／１２
８ １／１２９）とし、メインカウンター２を１０bit
、スワローカウンター３を７bit とした場合について
説明したが、この例に限らず、プリスケーラ１の分周数
が、｛１／２ｎ １／（２ｎ＋１）｝，｛１／２ｎ＋１
１／（２ｎ＋１＋１）｝であり、メインカウンター
２がＡbit、スワローカウンター３が（ｎ＋１）bitであ
ればよい。
【００１９】（第２の実施の形態）図３は、本発明のＰ
ＬＬ回路の第２の実施の形態を示すブロック図である。
図３に示すプログラマブル分周器は、Ｎ値判別回路４に
よって、プリスケーラ１の分周数を決めるプリスケーラ
・データが生成される構成とされている。すなわち、プ
リスケーラ１におけるプリスケーラ・データは、Ｎ値判
別回路４がＮ値データに基づいて決定したものとされ
る。
ＬＬ回路の第２の実施の形態を示すブロック図である。
図３に示すプログラマブル分周器は、Ｎ値判別回路４に
よって、プリスケーラ１の分周数を決めるプリスケーラ
・データが生成される構成とされている。すなわち、プ
リスケーラ１におけるプリスケーラ・データは、Ｎ値判
別回路４がＮ値データに基づいて決定したものとされ
る。
【００２０】よって、このような構成では、プリスケー
ラ・データを、Ｎ値データによって決めるようにしたの
で、プリスケーラ１の分周数を決めるプリスケーラ・デ
ータの入力が不要となる。その結果、プリスケーラ・デ
ータを発生するマイコン又はソフト側の演算負荷がさら
に軽減される。
ラ・データを、Ｎ値データによって決めるようにしたの
で、プリスケーラ１の分周数を決めるプリスケーラ・デ
ータの入力が不要となる。その結果、プリスケーラ・デ
ータを発生するマイコン又はソフト側の演算負荷がさら
に軽減される。
【００２１】
【発明の効果】以上の如く本発明に係るプログラマブル
分周器及び分周方法によれば、デュアル・モジュラス・
プリスケーラの分周数を設定するデータをＮ値判別回路
によって自動判別し、Ｎ値の入力データを再構成するこ
とで、プログラマブル分周回路へのダミーデータの挿入
を不要とするとともに、デュアル・モジュラス・プリス
ケーラの分周数が変わっても、同じデータフォーマット
で分周数を設定し、そのデータを発生するためのマイコ
ン又はソフト側の演算負荷を軽減するようにしたので、
分周データの演算の処理速度の向上を図ることができ
る。
分周器及び分周方法によれば、デュアル・モジュラス・
プリスケーラの分周数を設定するデータをＮ値判別回路
によって自動判別し、Ｎ値の入力データを再構成するこ
とで、プログラマブル分周回路へのダミーデータの挿入
を不要とするとともに、デュアル・モジュラス・プリス
ケーラの分周数が変わっても、同じデータフォーマット
で分周数を設定し、そのデータを発生するためのマイコ
ン又はソフト側の演算負荷を軽減するようにしたので、
分周データの演算の処理速度の向上を図ることができ
る。
【図１】本発明のプログラマブル分周器の第１の実施の
形態を示すブロック図である。
形態を示すブロック図である。
【図２】図１のプログラマブル分周器の分周動作を説明
するためのデータフォーマットである。
するためのデータフォーマットである。
【図３】本発明のプログラマブル分周器の第２の実施の
形態を示すブロック図である。
形態を示すブロック図である。
【図４】従来のプログラマブル分周器を示すブロック図
である。
である。
【図５】図４のプログラマブル分周器の分周動作を説明
するためのデータフォーマットである。
するためのデータフォーマットである。
１ デュアル・モジュラス・プリスケーラ
２ メインカウンター
３ スワローカウンター
４ Ｎ値判別回路
５ プリスケーラデータ
６ Ｎ値データラッチ回路
Claims (4)
- 【請求項１】 複数の分周数を有するデュアル・モジュ
ラス・プリスケーラと、 前記デュアル・モジュラス・プリスケーラの出力に対し
１／Ｎ分周を行うプログラマブル分周回路と、 前記分周数（Ｎ）を決めるＮ値データラッチ回路と、 前記デュアル・モジュラス・プリスケーラの分周数のデ
ータに基づき、前記Ｎ値データラッチ回路からの前記分
周数（Ｎ）のデータを再構成するＮ値判別回路とを備
え、 前記Ｎ値判別回路は、前記デュアル・モジュラス・プリ
スケーラの分周数が変化した場合であっても、前記Ｎ値
データラッチ回路からの前記分周数（Ｎ）を単純に２進
数に直したデータを用いる ことを特徴とするプログラマ
ブル分周器。 - 【請求項２】 前記Ｎ値判別回路は、前記デュアル・モ
ジュラス・プリスケーラの分周数を、前記分周数（Ｎ）
のデータに基づいて決定することを特徴とする請求項１
に記載のプログラマブル分周器。 - 【請求項３】 入力信号を複数の分周数の何れかで分周
する第１の工程と、 前記複数の分周数の何れかで分周された出力に対して１
／Ｎ分周を行う第２の工程と、 前記第１の工程における分周数のデータに基づき、前記
分周数（Ｎ）のデータを再構成する第３の工程とを備
え、 前記第３の工程には、前記分周数（Ｎ）のデータを単純
に２進数に直したデータを用いる第４の工程が含まれる
ことを特徴とする分周方法。 - 【請求項４】 前記第１の工程における分周数は、前記
分周数（Ｎ）のデータに基づいて決定されることを特徴
とする請求項３に記載の分周方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28474198A JP3439351B2 (ja) | 1998-09-22 | 1998-09-22 | プログラマブル分周器及び分周方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28474198A JP3439351B2 (ja) | 1998-09-22 | 1998-09-22 | プログラマブル分周器及び分周方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101423A JP2000101423A (ja) | 2000-04-07 |
| JP3439351B2 true JP3439351B2 (ja) | 2003-08-25 |
Family
ID=17682403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28474198A Expired - Fee Related JP3439351B2 (ja) | 1998-09-22 | 1998-09-22 | プログラマブル分周器及び分周方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3439351B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1331309C (zh) * | 2004-09-30 | 2007-08-08 | 中国科学院微电子研究所 | 一种可任意编程的分频器电路及方法 |
-
1998
- 1998-09-22 JP JP28474198A patent/JP3439351B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000101423A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278755B1 (en) | Bit synchronization circuit | |
| US5459855A (en) | Frequency ratio detector for determining fixed frequency ratios in a computer system | |
| JP2006020109A (ja) | パルス幅変調回路 | |
| JPS63301624A (ja) | パルス列分周回路 | |
| JP3439351B2 (ja) | プログラマブル分周器及び分周方法 | |
| JP2656024B2 (ja) | 変調回路 | |
| JP3942475B2 (ja) | クロック復元回路およびデータ受信回路 | |
| GB2236924A (en) | Pulse width modulation circuit | |
| JPH0149973B2 (ja) | ||
| US5293165A (en) | 5B6B coding rule inverse conversion circuit for digital transmission | |
| EP0240299A2 (en) | Bit synchronization circuit | |
| JP2001156755A (ja) | 位相検出回路 | |
| US6134288A (en) | Apparatus and method for generating a decoding clock signal in response to a period of write and read clock signals | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JP2567695B2 (ja) | 画像データの拡大・縮小回路 | |
| JP3696207B2 (ja) | 位相調整機能を有する復調器 | |
| JP2001156625A (ja) | デジタルｖｃｏ回路 | |
| JP3019645B2 (ja) | データ加算装置 | |
| JPH03104319A (ja) | 誤り検出回路 | |
| JP2648010B2 (ja) | パラレル―シリアル変換回路 | |
| JPH11214970A (ja) | Ｐｗｍ信号生成回路 | |
| JPH0758971B2 (ja) | 通信制御装置 | |
| JPH07131337A (ja) | デジタルｐｌｌ方式による任意周波数出力回路及びデジタルｐｌｌ出力周波数精度向上方法 | |
| JPH06309406A (ja) | 状態遷移図の不定データ固定方法 | |
| JPH0220941A (ja) | データ識別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |