JP2003273126A5

JP2003273126A5 -

Info

Publication number: JP2003273126A5
Application number: JP2002071944A
Authority: JP
Filing date: 2002-03-15
Publication date: 2005-01-06
Anticipated expiration: 2022-03-15

Description

【０１１４】
次に、図３を参照して、第３半導体層１３の上に、所定の開口パターンを有する酸化膜２００ａを形成し、この酸化膜２００ａをマスクにして、ｐ型の不純物を第３半導体層１３に導入して、第２半導体層１２と第３半導体層１３とにまたがる領域に、第２半導体層１２の不純物濃度よりも高い３×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度のｐ型不純物を含む第１ゲート電極層１８Ａを形成する。なお、この時の、ｐ型の不純物の注入は、注入エネルギ約７００ｋｅｖ、注入量約３×１０¹⁴ｃｍ^-2、および、注入エネルギ約５００ｋｅｖ、注入量約３×１０¹⁴ｃｍ^-2の２段階に分けて行なう。

【０１１５】
次に、図４を参照して、酸化膜２００ａを除去した後、第３半導体層１３の上に、ｎ型不純物を含む厚さ０．５μｍ程度、不純物濃度が約３×１０¹⁷ｃｍ^-3程度のＳｉＣからなる第４半導体層１４をエピタキシャル成長により形成する。その後、この第４半導体層１４の上に、ｐ型不純物を含む厚さ約０．５μｍ程度、不純物濃度が約３×１０¹⁷ｃｍ^-3程度のＳｉＣからなる第５半導体層１５を形成する。

【０１３２】
図９を参照して、Ｓｉ等からなる半導体基板２上に、ｐ型不純物を含む厚さ３μｍ〜４μｍ程度、不純物濃度が１×１０¹⁶ｃｍ^-3程度のＳｉＣからなる第１半導体層２１をエピタキシャル成長により形成する。その後、この第１半導体層２１の上に、ｎ型不純物を含む厚さ約０．５μｍ程度、不純物濃度が第１半導体層２１よりも高い約３×１０¹⁷ｃｍ^-3程度のＳｉＣからなる第２半導体層２２をエピタキシャル成長により形成する。

【０１４０】
次に、図１５を参照して、酸化膜２０５ｂを除去した後、再び、第５半導体層２５の上に、所定の開口パターンを有する酸化膜２０６を形成し、この酸化膜２０６をマスクにして、第１不純物注入領域２９Ａ、第２不純物注入領域２９Ｂ、第１ゲート電極層２８Ａ、および、第２ゲート電極層２８Ｂの両側において、第５半導体層２５に不純物を導入して、下面が第２半導体層２２にまで延在し、第２半導体層２２および前記第４半導体層２４の不純物濃度よりも高い１×１０¹⁹ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度のｎ型の不純物を含むソース／ドレイン領域層６，８を形成する。

【０１４１】
次に、図１６を参照して、酸化膜２０６を除去した後、再び、第５半導体層２５の上に、所定の開口パターンを有する酸化膜２０７を形成し、この酸化膜２０７をマスクにして、ソース／ドレイン領域層６の外側の領域において、第５半導体層２５に不純物を導入して、下面が第１半導体層２１にまで延在し、３×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度のｐ型の不純物を含む不純物領域層４を形成する。その後、図示していないが、表面熱酸化・開口・Ｎｉ電極形成、絶縁層形成（ＯＣＤ等）、コンタクトホール開口・Ａｌ配線・パッド形成、熱処理、オーミックコンタクト形成等の工程を経ることにより、図８に示す本実施の形態における横型接合型電界効果トランジスタ２００が完成する。

【０１７２】
第５半導体層４５中のソース／ドレイン領域層６，８の間には、下面が第４半導体層４４にまで延在し、上面が上記第６半導体層４６にまで延在するように設けられ、第１ゲート電極層４８Ａとほぼ同じ不純物濃度を有し、かつ、同電位を有するｐ型の不純物を含む第２ゲート電極層４８Ｂが設けられている。

【０１７４】
また、第１半導体層４１と第１ゲート電極層４８Ａとに挟まれた第２半導体層４２に、第１ゲート電極層４８Ａとほぼ同じ不純物濃度を有し、かつ、同電位を有するｐ型の第１不純物注入領域４９Ａが設けられ、第１ゲート電極層４８Ａと第２ゲート電極層４８Ｂとに挟まれた第４半導体層４４に、第１ゲート電極層４８Ａとほぼ同じ不純物濃度を有し、かつ同電位を有するｐ型の第２不純物注入領域４９Ｂが設けられ、第２ゲート電極層４８Ｂと第３ゲート電極層４８Ｃとに挟まれた第６半導体層４６に、第１ゲート電極層４８Ａおよび第２ゲート電極層４８Ｂとほぼ同じ不純物濃度を有し、かつ同電位を有するｐ型の第３不純物注入領域４９Ｃが設けられている。なお、図２６においては、第１不純物注入領域４９Ａ、第２不純物注入領域４９Ｂ、および、第３不純物注入領域４９Ｃを一層設ける場合を図示しているが、総チャネル幅を広くしオン抵抗を下げつつ、かつ、ノーマリオフ型の横型接合型トランジスタを実現させる観点から、半導体層内に第１不純物注入領域４９Ａ、第２不純物注入領域４９Ｂ、および、第３不純物注入領域４９Ｃをそれぞれ複数層設けることも可能である。

【０１８２】
次に、図３０を参照して、酸化膜２１３を除去した後、第４半導体層４４の上に、ｐ型不純物を含む厚さ０．５μｍ〜１．０μｍ程度、不純物濃度が１×１０¹⁷ｃｍ^-3〜３×１０¹⁷ｃｍ^-3程度のＳｉＣからなる第５半導体層４５を形成する。その後、第５半導体層４５の上に、ｎ型不純物を含む厚さ０．５μｍ〜１．０μｍ程度、不純物濃度が１×１０¹⁷ｃｍ^-3〜３×１０¹⁷ｃｍ^-3程度のＳｉＣからなる第６半導体層４６を形成する。

【０１８６】
次に、図３４を参照して、第７半導体層４７の上に、所定の開口パターンを有する酸化膜２１５を形成し、この酸化膜２１５をマスクにして、ｐ型の不純物を第７半導体層４７の所定領域に不純物を導入し、下面が第６半導体層４６にまで延在し、第６半導体層４６の不純物濃度よりも高い３×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度のｐ型不純物を含む第３ゲート電極層４８Ｃを形成する。

【０１８８】
次に、図３６を参照して、酸化膜２１５を除去した後、再び、第７半導体層４７の上に、所定の開口パターンを有する酸化膜２１６を形成し、この酸化膜２１６をマスクにして、第１ゲート電極層４８Ａ、第２ゲート電極層４８Ｂ、第３ゲート電極層４８Ｃ、第１不純物注入領域４９Ａ、第２不純物注入領域４９Ｂ、および、第３不純物注入領域４９Ｃの両側において、第７半導体層４７に不純物を導入して、下面が第２半導体層４２にまで延在し、第２半導体層４２および前記第４半導体層４４の不純物濃度よりも高い１×１０¹⁹ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度のｎ型の不純物を含むソース／ドレイン領域層６，８を形成する。

【０１８９】
次に、図３７を参照して、酸化膜２１６を除去した後、再び、第７半導体層４７の上に、所定の開口パターンを有する酸化膜２１７を形成し、この酸化膜２１７をマスクにして、ソース／ドレイン領域層６の外側の領域において、第７半導体層４７に不純物を導入して、下面が第１半導体層４１にまで延在し、３×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度のｐ型の不純物を含む不純物領域層４を形成する。その後、図示していないが、表面熱酸化・開口・Ｎｉ電極形成、絶縁層形成（ＯＣＤ等）、コンタクトホール開口・Ａｌ配線・パッド形成、熱処理、オーミックコンタクト形成等の工程を経ることにより、図２６に示す本実施の形態における横型接合型電界効果トランジスタ４００が完成する。

【０２２１】
２半導体層６２、３半導体層６３、第４半導体層６４、第５半導体層６５、第６半導体層６６および第７半導体層６７中において所定の間隔を隔てて設けられ、第３半導体層６３、第５半導体層６５、および、第７半導体層６７の不純物濃度よりも高い濃度のｎ型の不純物を含むソース／ドレイン領域層６，８が設けられる。ソース／ドレイン領域層６，８の不純物濃度は１×１０¹⁹ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度に設けられる。

【０２７２】
次に、図６３を参照して、第２半導体層８２、第３半導体層８３、第４半導体層８４、第５半導体層８５、第６半導体層８６、および、第７半導体層８７中の所定領域にｐ型の不純物を導入することにより、第２半導体層８２と第３半導体層８３との間、第３半導体層８４と第５半導体層８５との間、第５半導体層８５と第７半導体層８７との間、第７半導体層８７と第８半導体層８８との間において、それぞれの領域をまたがるように、不純物濃度が３×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度の第１ゲート電極層８８Ａ、第２ゲート電極層８８Ｂ、第３ゲート電極層７８Ｃ、および、第４ゲート電極層８８Ｄを形成する。

【０２７３】
次に、図６４を参照して、第２半導体層８２、第３半導体層８３、第４半導体層８４、第５半導体層８５、第６半導体層８６、第７半導体層８７、および、第８半導体層８８中の所定領域にｎ型の不純物を導入することにより、第２半導体層８２、第３半導体層８３、第４半導体層８４、第５半導体層８５、第６半導体層８６、第７半導体層８７、および、第８半導体層８８が配置される方向に沿うとともに、第１ゲート電極層８８Ａ、第２ゲート電極層８８Ｂ、第３ゲート電極層８８Ｃ、および第４ゲート電極層８８Ｄを挟み込み、第３半導体層８３の不純物濃度よりも高い、１×１０¹⁹ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度のｎ型の不純物を含むソース／ドレイン領域層６，８を形成する。その後、図示していないが、表面熱酸化・開口・Ｎｉ電極形成、絶縁層形成（ＯＣＤ等）、コンタクトホール開口・Ａｌ配線・パッド形成、熱処理、オーミックコンタクト形成等の工程を経ることにより、図５１に示す本実施の形態における横型接合型電界効果トランジスタ８００が完成する。

【０２８８】
なお、第１ゲート電極層９８Ａ、第２ゲート電極層９８Ｂ、第３ゲート電極層９８Ｃ、第１不純物注入領域９９Ａ、第２不純物注入領域９９Ｂ、および、第３不純物注入領域９９Ｃの不純物濃度は３×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度に設けられる。

【０２９４】
次に、図６９を参照して、第２半導体層９２、第３半導体層９３、第４半導体層９４、第５半導体層９５、および、第６半導体層９６の所定領域にｐ型の不純物を導入することにより、第２半導体層９２と第３半導体層９３との間、第３半導体層９３と第５半導体層９５との間、第５半導体層９５と第６半導体層９６との間において、それぞれの領域をまたがるように、不純物濃度が３×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度の第１ゲート電極層９８Ａ、第２ゲート電極層９８Ｂ、および、第３ゲート電極層９８Ｃを形成する。また、同時に、第３半導体層９３、および、第５半導体層９５の中に、第１ゲート電極層９８Ａ、第２ゲート電極層９８Ｂ、および、第３ゲート電極層９８Ｃとほぼ同じ３×１０¹⁸ｃｍ^-3〜１×１０²⁰ｃｍ^-3程度不純物濃度を有し、かつ、同電位を有する第１不純物注入領域９９Ａ、および、第２不純物注入領域９９Ｂを形成する。