CN100379029C - 横型接合型场效应晶体管及其制造方法 - Google Patents

横型接合型场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN100379029C
CN100379029C CNB028282019A CN02828201A CN100379029C CN 100379029 C CN100379029 C CN 100379029C CN B028282019 A CNB028282019 A CN B028282019A CN 02828201 A CN02828201 A CN 02828201A CN 100379029 C CN100379029 C CN 100379029C
Authority
CN
China
Prior art keywords
semiconductor layer
impurity
layer
gate electrode
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028282019A
Other languages
English (en)
Other versions
CN1620730A (zh
Inventor
藤川一洋
原田真
弘津研一
初川聪
星野孝志
松波弘之
木本恒畅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1620730A publication Critical patent/CN1620730A/zh
Application granted granted Critical
Publication of CN100379029C publication Critical patent/CN100379029C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及横型接合型场效应晶体管及其制造方法。采用本横型接合型场效应晶体管后，在第3半导体层(13)中的源/漏区层(6、8)之间，跨越第2半导体层(12)及第3半导体层(13)，设置下面延伸到第2半导体层(12)、包含p型杂质的浓度高于第2半导体层的杂质浓度的第1栅电极层(18A)。另外，设置与第1栅电极层(18A)具有大致相同的杂质浓度，而且具有相同电位的第2栅电极层(18B)。其结果，可以提供具有在维持良好的耐压性的同时，还可以降低ON电阻的结构的横型接合型场效应晶体管。

Description

横型接合型场效应晶体管及其制造方法
技术领域
本发明涉及一种横型接合型场效应晶体管，尤其是在保持良好的耐压性能的同时，还能降低ON电阻的横型接合型场效应晶体管的结构及其制造方法。
背景技术
横型接合型场效应晶体管(以下称作“JFET(Junction Field EffectTtansistor)”)，通过由栅电极向设置在载流子通过的沟道区的侧部的pn结，外加反向偏置电压，使来自pn结的耗尽层向沟道区扩散，控制沟道区的电导，进行开关等动作。其中，横型JFET是指，使沟道区中的载流子向元件表面平行移动。
沟道的载流子，既可以是电子(n型)，也可以是空穴(p型)。但是在半导体基板上使用SiC的JFET中，大多将沟道区作为n型杂质区，所以为便于讲述，在以下的讲述中，就以沟道的载流子是电子、将沟道区作为n型杂质区的情况进行讲述。但毫无疑义，也可以将沟道区作为p型杂质区。
图72是表示现有技术的横型JFET的剖面图(美国专利注册编号5264713 Junction Field-Effect Transistor Formed in Silicon Carbide)。在n型SiC基板110上，配置着p+型的外延层112，在其上形成n-型的沟道层114。在沟道层114上，夹着沟道124，在一面配置着n+型的源极区116，在另一面配置着n+型的漏极区118，在各自的区中配置着源电极120和漏电极122。在SiC基板110的背面侧，形成栅极接触层130，在其上设置着栅电极(图中未示出)。通过源/漏区116、118，设置着深入沟道层114之中的沟道124。在沟道124的底部和第1导电型的外延层112之间的第1导电型的外延层114上，形成通道(C)。
在外延层112中的p型杂质的浓度值，高于包括通道在内的外延层114中的n型杂质的浓度值，形成向接合部外加反向偏置电压后，耗尽层就向通道扩大的结构。耗尽层堵塞沟道区时，电流不能通过通道，所以成为OFF状态。因此，通过调节反向偏置电压的大小，可以控制耗尽层是否断开沟道区。其结果，例如，通过调节栅·源之间的反向偏置电压，就可以进行电流ON/OFF控制。
另外，在Theory of Semiconductor Super junction Devices(Jpn.J.Appl.Phys.Vol.36(1997)Part.1 No.10.Oct.1997 pp.6254-6262)中，从理论上阐述了采用在MOS型场效应晶体管的通道-漏极之间，交互重叠p型半导体层和n型半导体层的结构(重叠接合结构)后，向OFF状态的漏极外加电压时，可以通过使其电压分布接近平行平板电容器，从而可以既提高元件的耐压，又能抑制/降低ON电阻。
可是，在由上述结构构成的横型JFET中，作为要求进一步提高的特性之一，可以列举降低ON电阻。尤其是在常闭型(normally-off型)的横型JFET中，迫切需要降低ON电阻。
可是，在图72所示的结构中，为了降低ON电阻，而将p+型的外延层112的最上部和栅极接触层130的最下部的间隔扩大后，OFF所需的栅电压的绝对值就要变大，所以其间隔的扩大范围有限，ON电阻的降低也有限。
另外，作为常闭型时，其间隔必须小于沟道层114和栅极接触层130的接合中的在扩散电位的作用下而扩大的耗尽层的间隔，所以自然而然地，其间隔的扩大范围有限，ON电阻的降低也有限。
发明内容
本发明的目的，就是要提供一种具有在保持良好的耐压性能的同时还能降低ON电阻的结构的横型接合型场效应晶体管。
为了达到上述目的，根据本发明的一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第2导电型杂质的浓度高于所述第1半导体层的杂质浓度的第2半导体层；位于所述第2半导体层上，包含第1导电型杂质的第3半导体层；位于所述第3半导体层上，包含第2导电型杂质的第4半导体层；位于所述第4半导体层上，包含第1导电型杂质的第5半导体层；在所述第5半导体层中，隔开所定的间隔，设置下面延伸到所述第2半导体层、包含第2导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的源/漏区层；在所述第3半导体层中的所述源/漏区层之间，设置下面延伸到所述第2半导体层、包含第1导电型杂质的浓度高于所述第2半导体层的杂质浓度的第1栅电极层；在所述第5半导体层中的所述源/漏区层之间，设置下面延伸到所述第4半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第2栅电极层。
另外，根据本发明的一种横型接合型场效应晶体管的制造方法，其特征在于，具有：在半导体基板上，形成包含第1导电型杂质的第1半导体层的工序；在所述第1半导体层上，形成包含第2导电型杂质的浓度高于所述第1半导体层的杂质浓度的第2半导体层的工序；在所述第2半导体层上，形成包含第1导电型杂质的第3半导体层的工序；向第3半导体层的所定区掺入杂质，形成跨越所述第2半导体层和所述第3半导体层、包含第1导电型杂质的浓度高于所述第2半导体层的杂质浓度的第1栅电极层的工序；在所述第3半导体层上，形成包含第2导电型杂质的第4半导体层的工序；在所述第4半导体层上，形成包含第1导电型杂质的第5半导体层的工序；向所述第5半导体层的所定区掺如入杂质，形成下面延伸到所述第4半导体层、与所述第1栅电极层具有大致相同的杂质浓度、而且具有相同电位的第2栅电极层的工序；在所述第1栅电极层及所述第2栅电极层的两侧，向所述第5半导体层掺入杂质，形成下面延伸到所述第2半导体层、包含第2导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的源/漏区层的工序。
采用上述结构构成的横型接合型场效应晶体管及其制造方法后，由于是沿着半导体基板上的各半导体层的迭层方向——纵向形成晶体管结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层、所述第4半导体层和所述第5半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第1半导体层的最上部和所述第1栅电极的最下部之间的间隔，最好小于所述第2半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；所述第3半导体层的最上部和所述第2栅电极层的最下部之间的间隔，最好小于所述第4半导体层和所述第2栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述发明中，在所述第1半导体层和所述第4半导体层之间，最好具有1个或2个以上的与所述第2半导体层、所述第3半导体层和所述第1栅电极层大致相同结构的单位晶体管结构。采用这种结构成后，可以在横型接合型场效应晶体管内层叠3个以上的单位晶体管。
为了达到上述目的，根据本发明的另一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第2导电型杂质的浓度高于所述第1半导体层的杂质浓度的第2半导体层；位于所述第2半导体层上，包含第1导电型杂质的第3半导体层；位于所述第3半导体层上，包含第2导电型杂质的第4半导体层；位于所述第4半导体层上，包含第1导电型杂质的第5半导体层；在所述第5半导体层中，隔开所定的间隔，设置下面延伸到所述第2半导体层、包含第2导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的源/漏区层；在所述第3半导体层中的所述源/漏区层之间，设置下面延伸到所述第2半导体层、包含第1导电型杂质的浓度高于所述第2半导体层的杂质浓度的第1栅电极层；在所述第5半导体层中的所述源/漏区层之间，设置下面延伸到所述第4半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第2栅电极层；在隔着所述第1半导体层和所述第1栅电极层的所述第2半导体层中，与所述第1栅电极具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第1杂质掺入区；在隔着所述第3半导体层和所述第2栅电极层的所述第4半导体层中，与所述第1栅电极具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第2杂质掺入区。
另外，根据本发明的另一种横型接合型场效应晶体管的制造方法，其特征在于，具有：在半导体基板上，形成包含第1导电型杂质的第1半导体层的工序；在所述第1半导体层上，形成包含第2导电型杂质的浓度高于所述第1半导体层的杂质浓度的第2半导体层的工序；向所述第2半导体层的所定区掺入杂质，在所述第2半导体层内，形成第1导电型的第1杂质掺入区的工序；在所述第2半导体层上，形成包含第1导电型杂质的第3半导体层的工序；跨越所述第2半导体层和所述第3半导体层掺入杂质，形成包含第1导电型杂质的浓度高于所述第2半导体层的杂质浓度的第1栅电极层的工序；在所述第3半导体层上，形成包含第2导电型杂质的第4半导体层的工序；向所述第4半导体层的所定区掺入杂质，在所述第4半导体层内，形成与所述第1栅电极具有大致相同的杂质浓度、而且具有相同电位的第1导电型的第2杂质掺入区的工序；在所述第4半导体层上，形成包含第1导电型杂质的第5半导体层的工序；向所述第5半导体层的所定区掺入杂质，形成下面延伸到所述第4半导体层、与所述第1栅电极层具有大致相同的杂质浓度、而且具有相同电位的第2栅电极层的工序；在所述第1栅电极层及所述第2栅电极层的两侧，向所述第5半导体层的所定区掺入杂质，形成下面延伸到所述第2半导体层、包含第2导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的源/漏区层的工序。
采用由上述结构构成的横型接合型场效应晶体管及其制造方法后，由于是沿着半导体基板上的各半导体层的迭层方向——纵向形成晶体管结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层、所述第4半导体层和所述第5半导体层的杂质浓度和膜厚，最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第1半导体层的最上部和所述第1杂质掺入区的最下部之间的间隔，最好小于所述第2半导体层和所述第1杂质掺入区的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；所述第1杂质掺入区的最上部和所述第1栅电极层的最下部之间的间隔，最好小于所述第2半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；所述第3半导体层的最上部和所述第2杂质掺入区的最下部之间的间隔，最好小于所述第4半导体层和所述第2杂质掺入区的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；所述第2杂质掺入区的最上部和所述第2栅电极层的最下部之间的间隔，最好小于所述第4半导体层和所述第2栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述第2半导体层上，最好设置多层所述第1杂质掺入区；在所述第4半导体层上，最好设置多层所述第2杂质掺入区。这样，通过设置多层杂质掺入区，可以最大限度地利用第2及第4半导体层，扩大通道总宽度，实现降低ON电阻的常闭型横型接合型场效应晶体管。
在所述发明中，在所述第3半导体层和所述第4半导体层之间，最好具有1个或2个以上的与所述第2半导体层、所述第3半导体层、所述第1栅电极层和所述第1杂质掺入区大致相同结构的单位晶体管结构。采用这种结构成后，可以在横型接合型场效应晶体管内层叠3个以上的单位晶体管。
为了达到上述目的，根据本发明的又一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第2导电型杂质的浓度高于所述第1半导体层的杂质浓度的第2半导体层；位于所述第2半导体层上，包含第1导电型杂质的第3半导体层；位于所述第3半导体层上，包含第2导电型杂质的第4半导体层；位于所述第4半导体层上，包含第1导电型杂质的第5半导体层；在所述第5半导体层中，隔开所定的间隔，设置下面延伸到所述第2半导体层、包含第2导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的源/漏区层；在所述第3半导体层中的所述源/漏区层之间，设置下面延伸到所述第2半导体层、上面延伸到所述第4半导体层、包含第1导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的第1栅电极层；在所述第5半导体层中的所述源/漏区层之间，设置下面延伸到所述第4半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第2栅电极层。
另外，根据本发明的又一种横型接合型场效应晶体管的制造方法，其特征在于，具有：在半导体基板上，形成包含第1导电型杂质的第1半导体层的工序；在所述第1半导体层上，形成包含第2导电型杂质的浓度高于所述第1半导体层的杂质浓度的第2半导体层的工序；在所述第2半导体层上，形成包含第1导电型杂质的第3半导体层的工序；在所述第3半导体层上，形成包含第2导电型杂质的第4半导体层的工序；向所述第4半导体层的所定区掺入杂质，形成下面延伸到所述第2半导体层、上面延伸到所述第4半导体层、包含第1导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的第1栅电极层；在所述第4半导体层上，形成包含第1导电型杂质的第5半导体层的工序；向所述第5半导体层的所定区掺入杂质，形成下面延伸到所述第4半导体层、与所述第1栅电极层具有大致相同的杂质浓度、而且具有相同电位的第2栅电极层的工序；在所述第1栅电极层及所述第2栅电极层的两侧，向所述第5半导体层的所定区掺入杂质，形成下面延伸到所述第2半导体层、包含第2导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的源/漏区层的工序。
采用由上述结构构成的横型接合型场效应晶体管及其制造方法后，由于是沿着半导体基板上的各半导体层的迭层方向——纵向形成晶体管结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层、所述第4半导体层和所述第5半导体层的杂质浓度和膜厚，最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第1半导体层的最上部和所述第1栅电极层的最下部之间的间隔，最好小于所述第2半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；所述第1栅电极层的最上部和所述第2栅电极层的最下部之间的间隔，最好小于所述第4半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
在所述发明中，在所述第4半导体层和所述第5半导体层之间，最好具有1个或2个以上的与所述第3半导体层、所述第4半导体层、所述第1栅电极层大致相同结构的单位晶体管结构。采用这种结构成后，可以在横型接合型场效应晶体管内层叠3个以上的单位晶体管。
为了达到上述目的，根据本发明的又一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第2导电型杂质的浓度高于所述第1半导体层的杂质浓度的第2半导体层；位于所述第2半导体层上，包含第1导电型杂质的第3半导体层；位于所述第3半导体层上，包含第2导电型杂质的第4半导体层；位于所述第4半导体层上，包含第1导电型杂质的第5半导体层；在所述第5半导体层中，隔开所定的间隔，设置下面延伸到所述第2半导体层、包含第2导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的源/漏区层；在所述第3半导体层中的所述源/漏区层之间，设置下面延伸到所述第2半导体层、上面延伸到所述第4半导体层、包含杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的第1栅电极层；在所述第5半导体层中的所述源/漏区层之间，设置成下面延伸到所述第4半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第2栅电极层；在隔着所述第1半导体层和所述第1栅电极层的所述第2半导体层中，与所述第1栅电极具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第1杂质掺入区；在隔着所述第1栅电极层和所述第2栅电极层的所述第4半导体层中，与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第2杂质掺入区。
另外，根据本发明的又一种横型接合型场效应晶体管的制造方法，其特征在于，具有：在半导体基板上，形成包含第1导电型杂质的第1半导体层的工序；在所述第1半导体层上，形成包含第2导电型杂质的浓度高于所述第1半导体层的杂质浓度的第2半导体层的工序；在所述第2半导体层上，形成包含第1导电型杂质的第3半导体层的工序；在所述第3半导体层上，形成包含第2导电型杂质的第4半导体层的工序；向所述第4半导体层的所定区掺入杂质，设置下面延伸到所述第2半导体层、上面延伸到所述第4半导体层、包含杂质的浓度高于所述第2半导体层及所述第4半导体层的第1栅电极层的工序；向所述第2半导体层的所定区掺入杂质，在所述第2半导体层内，形成第1导电型的第1杂质掺入区的工序；在所述第4半导体层上，形成包含第1导电型杂质的第5半导体层的工序；向所述第5半导体层的所定区掺入杂质，形成下面延伸到所述第4半导体层、与所述第1栅电极层具有大致相同的杂质浓度、而且具有相同电位的第2栅电极层的工序；向所述第4半导体层的所定区掺入杂质，在所述第4半导体层内，形成与所述第1栅电极具有大致相同的杂质浓度、而且具有相同电位的第1导电型的第2杂质掺入区的工序；在所述第1栅电极层及所述第2栅电极层的两侧，形成下面延伸到所述第2半导体层，包含第2导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的源/漏区层的工序。
采用由上述结构构成的横型接合型场效应晶体管及其制造方法后，由于是沿着半导体基板上的各半导体层的迭层方向——纵向形成晶体管结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层、所述第4半导体层和所述第5半导体层的杂质浓度和膜厚，最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第1半导体层的最上部和所述第1杂质掺入区的最下部之间的间隔，最好小于所述第2半导体层和所述第1杂质掺入区的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；所述第1杂质掺入区的最上部和所述第1栅电极层的最下部之间的间隔，最好小于所述第2半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；所述第1栅电极层的最上部和所述第2杂质掺入区的最下部之间的间隔，最好小于所述第4半导体层和所述第2杂质掺入区的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；所述第2杂质掺入区的最上部和所述第2栅电极层的最下部之间的间隔，最好小于所述第4半导体层和所述第2栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述第2半导体层上，最好设置多层所述第1杂质掺入区；在所述第4半导体层上，最好设置多层所述第2杂质掺入区。这样，通过设置多层杂质掺入区，可以最大限度地利用第2及第4半导体层，扩大通道总宽度，实现降低ON电阻的常闭型横型接合型场效应晶体管。
在所述发明中，在所述第4半导体层和所述第5半导体层之间，最好具有1个或2个以上的与所述第3半导体层、所述第4半导体层、所述第1栅电极层和所述第2杂质掺入区大致相同结构的单位晶体管结构。采用这种结构成后，可以在横型接合型场效应晶体管内层叠3个以上的单位晶体管。
为了达到上述目的，根据本发明的另一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第2导电型杂质的浓度高于所述第1半导体层的杂质浓度的第2半导体层；位于所述第2半导体层上，包含第1导电型杂质的第3半导体层；位于所述第3半导体层上，包含第2导电型杂质的第4半导体层；位于所述第4半导体层上，包含第1导电型杂质的第5半导体层；在所述第5半导体层中，隔开所定的间隔，设置下面延伸到所述第2半导体层、包含第2导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的源/漏区层；在所述第5半导体层中的所述源/漏区层之间，设置下面延伸到所述第2半导体层、包含第1导电型杂质的浓度高于所述第2半导体层的杂质浓度的第1栅电极层；在所述第5半导体层中的所述源/漏区层之间，设置下面延伸到所述第2半导体层、和所述第1栅电极层邻接、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第2栅电极层。
另外，根据本发明的另一种横型接合型场效应晶体管的制造方法，其特征在于，具有：在半导体基板上，形成包含第1导电型杂质的第1半导体层的工序；在所述第1半导体层上，形成包含第2导电型杂质的浓度高于所述第1半导体层的杂质浓度的第2半导体层的工序；在所述第2半导体层上，形成包含第1导电型杂质的第3半导体层的工序；在所述第3半导体层上，形成包含第2导电型杂质的第4半导体层的工序；在所述第4半导体层上，形成包含第1导电型杂质的第5半导体层的工序；向所述第5半导体层的所定区掺如入杂质，形成下面延伸到所述第2半导体层、包含第1导电型杂质的浓度高于所述第2半导体层的杂质浓度、沿着所述基板的平面方向，相互隔开所定间隔地配置的第1栅电极层及第2栅电极层的工序；向所述第5半导体层中的所定区域掺入杂质，形成沿着所述第1栅电极层及所述第2栅电极层的配置方向、从两侧夹着所述第1栅电极层及所述第2栅电极层、下面延伸到所述第2半导体层、包含第2导电型杂质的浓度高于所述第2半导体层及所述第4半导体层的杂质浓度的源/漏区层的工序。
采用由上述结构构成的横型接合型场效应晶体管及其制造方法后，由于采用在多个横型JFET中纵向配置pn结、横向配置栅电极层的结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层、所述第4半导体层和所述第5半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第1栅电极层和所述第2栅电极层之间的间隔，最好小于所述第2半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔以及所述第4半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述发明中，在所述第1栅电极层和所述第2栅电极层之间，最好再包括1个下面延伸到所述第2半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型的杂质掺入区。采用这种结构成后，可以增加通道数量，进一步降低ON电阻。
另外，在所述发明中，所述第1栅电极层和所述杂质掺入区之间的间隔，以及所述杂质掺入区和所述第2栅电极层之间的间隔，最好小于所述第2半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔、以及所述第4半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述发明中，最好再设置2个以上的杂质掺入区。采用这种结构成后，可以增加通道数量，进一步降低ON电阻。
另外，在所述发明中，离所述第1栅电极层最近的所述杂质掺入区和所述第1栅电极层之间的间隔、所述杂质掺入区彼此之间的间隔以及离所述第2栅电极层最近的所述杂质掺入区和所述第2栅电极层之间的间隔，再最好都小于所述第2半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔以及所述第4半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述发明中，最好进而在所述第4半导体层和所述第5半导体层之间，具有1个以上和所述第3半导体层与所述第4半导体层大致相同的结构。采用这种结构后，可以增加半导体基板上沿着邻接的横向配置的晶体管结构的数量，进一步降低ON电阻。
为了达到上述目的，根据本发明的另一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第1导电型杂质的第2半导体层；位于所述第1半导体层上，而且与所述第2半导体层邻接，包含第2导电型杂质的第3半导体层；在所述第2半导体层及所述第3半导体层中，隔开所定的间隔设置，包含第2导电型杂质的浓度高于所述第3半导体层的杂质浓度的源/漏区层；在所述第2半导体层中的所述源/漏区层之间，设置其一个侧面延伸到所述第3半导体层、包含第1导电型杂质的浓度高于所述第1半导体层的杂质浓度的栅电极层。
另外，根据本发明的另一种横型接合型场效应晶体管的制造方法，其特征在于，具有：在半导体基板上，形成包含第1导电型杂质的第1半导体层的工序；在所述第1半导体层上，形成包含第2导电型杂质的半导体层的工序；在所述半导体层中的所定区域，沿所述基板的平面方向，隔开所定间隔掺入第1导电型杂质，从而形成包含第1导电型杂质的第2半导体层和包含第2导电型杂质的第3半导体层的工序；向所述第2半导体层及所述第3半导体层中的所定区，掺入杂质，从而形成跨越所述第2半导体层及所述的第3半导体层、包含第1导电型杂质的浓度高于所述第1半导体层的杂质浓度的栅电极层的工序；
向所述第2半导体层及所述第3半导体层中的所定区域掺入杂质，从而形成沿着配置所述第2半导体层及所述的第3半导体层的方向、同时还夹着所述栅电极层、包含第2导电型杂质的浓度高于所述第3半导体层的杂质的浓度的源/漏区层的工序。
采用由上述结构构成的横型接合型场效应晶体管及其制造方法后，设置在半导体基板上的各半导体层，在半导体基板上邻接的沿着横向配置，从而沿着基板的平面方向形成晶体管结构，所以，可以比现有技术的结构进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层和所述第3半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述栅电极层和不与所述第3半导体层的所述栅电极层相接的面之间的间隔，最好小于所述第3半导体层和所述栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
为了达到上述目的，根据本发明的另一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第1导电型杂质的第2半导体层；位于所述第1半导体层上，而且与所述第2半导体层邻接，包含第2导电型杂质的第3半导体层；位于所述第1半导体层上，而且与所述第3半导体层邻接，包含第1导电型杂质的第4半导体层；位于所述第1半导体层上，而且与所述第4半导体层邻接，包含第2导电型杂质的第5半导体层；在所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层中，隔开所定间隔设置、包含第2导电型杂质的浓度高于所述第3半导体层及所述第5半导体层的杂质浓度的源/漏区层；在所述第2半导体层中的所述源/漏区层之间设置，其一个侧面延伸到所述第3半导体层，包含第1导电型杂质的浓度高于所述第3半导体层的杂质浓度的第1栅电极层；在所述
第4半导体层中的所述源/漏区层之间设置，其一个侧面延伸到所述第5半导体层，和所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第2栅电极层。
采用由上述结构构成的横型接合型场效应晶体管后，设置在半导体基板上的各半导体层，在半导体基板上邻接、沿着横向配置，从而沿着基板的平面方向形成晶体管结构，所以，可以比现有技术的结构进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层、所述第4半导体层和所述第5半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第1栅电极层和不与所述第3半导体层的所述第1栅电极层相接的面之间的间隔，最好小于所述第3半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；所述第2栅电极层和不与所述第5半导体层的所述第2栅电极层相接的面之间的间隔，最好小于所述第5半导体层和所述第2栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述发明中，在所述第3半导体层和所述第4半导体层之间，最好再具有1个以上的与所述第4半导体层、所述第5半导体层和所述第2栅电极层大致相同结构的单位晶体管结构。采用这种结构成后，可以在横型接合型场效应晶体管内，设置3个以上的单位晶体管。
为了达到上述目的，根据本发明的另一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第1导电型杂质的第2半导体层；位于所述第1半导体层上，而且与所述第2半导体层邻接，包含所述第2导电型杂质的第3半导体层；位于所述第1半导体层上，而且与所述第3半导体层邻接，包含第1导电型杂质的第4半导体层；在所述第2半导体层、所述第3半导体层及所述第4半导体层中，隔开所定的间隔设置、包含第2导电型杂质的浓度高于所述第3半导体层的杂质浓度的源/漏区层；在所述第2半导体层中的所述源/漏区层之间设置，其一个侧面延伸到所述第3半导体层、包含第1导电型杂质的浓度高于所述第3半导体层的杂质浓度的栅电极层。
采用由上述结构构成的横型接合型场效应晶体管后，设置在半导体基板上的各半导体层，在半导体基板中邻接、沿着横向配置，从而沿着基板的平面方向形成晶体管结构，所以，可以比现有技术的结构进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层和所述第4半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第1栅电极层和所述第4半导体层的之间的间隔，最好小于所述第3半导体层和所述栅电极层的接合中的在扩散电位的作用下扩大的耗尽层的间隔。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述发明中，在所述第3半导体层和所述第4半导体层之间，最好再具有1个或2个以上的与所述第2半导体层、所述第3半导体层和所述栅电极层大致相同结构的单位晶体管结构。采用这种结构成后，可以在横型接合型场效应晶体管内，设置3个以上的单位晶体管。
为了达到上述目的，根据本发明的另一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第1导电型杂质的第2半导体层；位于所述第1半导体层上，而且与所述第2半导体层邻接，包含第2导电型杂质的第3半导体层；在所述第2半导体层和所述第3半导体层中，隔开所定的间隔设置、包含第2导电型杂质的浓度高于所述第3半导体层的杂质浓度的源/漏区层；在所述第2半导体层中的所述源/漏区层之间设置，其一个侧面延伸到所述第3半导体层，包含第1导电型杂质的浓度高于所述第3半导体层的杂质浓度的栅电极层；在被所述栅电极层和所述第3半导体层中不与所述栅电极层相接的面夹住的所述第3半导体层中，形成和所述栅电极层具有大致相同的浓度，而且具有相同电位的第1导电型的杂质掺入区。
另外，根据本发明的另一种横型接合型场效应晶体管的制造方法，其特征在于，具有：在半导体基板上，形成包含第1导电型杂质的第1半导体层的工序；在所述第1半导体层上，形成包含第2导电型杂质的半导体层的工序；在所述半导体层中的所定区域，沿所述基板的平面方向，隔开所定的间隔掺入第1导电型杂质，从而形成包含第1导电型杂质的第2半导体层和包含第2导电型杂质的第3半导体层的工序；向所述第3半导体层及所述第4半导体层中的所定区，掺入杂质，从而形成跨越所述第2半导体层及所述的第3半导体层、包含第1导电型杂质的浓度高于所述第3半导体层的杂质浓度的栅电极层的工序；在所述第3半导体层中，形成与所述栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型的杂质掺入区的工序；向所述第2半导体层及所述第3半导体层中的所定区域掺入杂质，从而形成沿着所述第2半导体层及所述的第3半导体层的配置方向、同时还夹着所述栅电极层及杂质掺入区、包含第2导电型杂质的浓度高于所述第3半导体层的杂质的浓度的源/漏区层的工序。
采用由上述结构构成的横型接合型场效应晶体管及其制造方法后，设置在半导体基板上的各半导体层，在半导体基板上邻接、沿着横向配置，从而沿着基板的平面方向形成晶体管结构，所以，可以比现有技术的结构进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层和所述第3半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述栅电极层和所述杂质掺入区的最大的相接面彼此之间的间隔，最好小于所述第3半导体层和所述栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；所述杂质掺入区和所述第3半导体层中不与的所述栅电极层相接的面之间的间隔，最好小于所述第3半导体层和所述栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述第3半导体层上，最好设置多层所述杂质掺入区。这样，通过设置多层杂质掺入区，从而可以扩大通道总宽度，降低ON电阻，实现常闭型横型接合型场效应晶体管。
为了达到上述目的，根据本发明的又一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第1导电型杂质的第2半导体层；位于所述第1半导体层上，而且与所述第2半导体层邻接，包含第2导电型杂质的第3半导体层；位于所述第1半导体层上，而且与所述第3半导体层邻接，包含第1导电型杂质的第4半导体层；位于所述第1半导体层上，而且与所述第4半导体层邻接，包含第2导电型杂质的第5半导体层；在所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层中，隔开所定的间隔设置、包含第2导电型杂质的浓度高于所述第3半导体层及所述第5半导体层的杂质浓度的源/漏区层；在所述第2半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第3半导体层、包含第1导电型杂质的浓度高于所述第3半导体层的第1栅电极层；在所述第4半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第5半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第2栅电极层；在被所述第4半导体层和所述第1栅电极层夹住的所述第3半导体层中，具有和所述第1栅电极层大致相同的杂质浓度，而且具有相同的电位的第1导电型的第1杂质掺入区；在被所述第2栅电极层和所述第5半导体层中不与所述第2栅电极层相接的面夹住的所述第5半导体层中，具有和所述第1栅电极层大致相同的杂质浓度，而且具有相同的电位的第1导电型的第2杂质掺入区。
采用由上述结构构成的横型接合型场效应晶体管后，设置在半导体基板上的各半导体层，在半导体基板上邻接、沿着横向配置，从而沿着基板的平面方向形成晶体管结构，所以，可以比现有技术的结构进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层、所述第4半导体层和所述第5半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第1栅电极层和所述第1杂质掺入区最接近的面彼此之间的间隔，最好小于所述第3半导体层和所述第1栅电极层结合中的在扩散电位的作用下扩大的耗尽层的间隔的2倍；所述第1杂质掺入区和所述第3半导体层中不与所述第1栅电极层相接的面之间的间隔，最好小于所述第3半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；所述第2栅电极层和所述第2杂质掺入区最接近的面彼此之间的间隔，最好小于所述第5半导体层和所述第2栅电极层结合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；所述第2杂质掺入区和所述第5半导体层中不与所述第2栅电极层相接的面之间的间隔，最好小于所述第5半导体层和所述第2栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述第3半导体层中，最好设置多层所述第1杂质掺入区；在所述第5半导体层中，最好设置多层所述第2杂质掺入区。这样，通过设置多层杂质掺入区，从而可以扩大通道总宽度，降低ON电阻，而且实现常闭型的横型接合型场效应晶体管。
另外，在所述发明中，在所述第3半导体层和所述第4半导体层之间，最好再具有1个以上的与所述第4半导体层、所述第5半导体层、所述第2栅电极层和所述第2杂质掺入区大致相同结构的单位晶体管结构。采用这种结构成后，可以在横型接合型场效应晶体管内，设置3个以上的单位晶体管。※※
为了达到上述目的，根据本发明的又一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第1导电型杂质的第2半导体层；位于所述第1半导体层上，而且与所述第2半导体层邻接，包含第2导电型杂质的第3半导体层；位于所述第1半导体层上，而且与所述第3半导体层邻接，包含第1导电型杂质的第4半导体层；在所述第2半导体层、所述第3半导体层及所述第4半导体层中，隔开所定的间隔设置、包含第2导电型杂质的浓度高于所述第3半导体层的杂质浓度的源/漏区层；在所述第2半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第3半导体层、包含第1导电型杂质的浓度高于所述第3半导体层的第1栅电极层；在被所述第4半导体层和所述第1栅电极层夹住的所述第3半导体层中，具有和所述第1栅电极层大致相同的杂质浓度，而且具有相同的电位的第1导电型的第1杂质掺入区。
采用由上述结构构成的横型接合型场效应晶体管及其制造方法后，设置在半导体基板上的各半导体层，在半导体基板上邻接、沿着横向配置，从而沿着基板的平面方向形成晶体管结构，所以，可以比现有技术的结构进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、第3半导体层和所述第4半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述栅电极层和所述杂质掺入区之间的间隔，最好小于所述第3半导体层和所述栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；所述杂质掺入区和所述第4半导体层之间的间隔，最好小于所述第3半导体层和所述栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述第3半导体层上，最好设置多层所述杂质掺入区。这样，通过设置多层杂质掺入区，从而可以扩大通道总宽度，降低ON电阻，实现常闭型横型接合型场效应晶体管。
另外，在所述第3半导体层中，最好设置多层所述第1杂质掺入区。这样，通过设置多层杂质掺入区，从而可以扩大通道总宽度，降低ON电阻，而且实现常闭型的横型接合型场效应晶体管。
另外，在所述发明中，在所述第3半导体层和所述第4半导体层之间，最好再具有1个或2个以上的与所述第2半导体层、所述第3半导体层和所述栅电极层大致相同结构的单位晶体管结构。采用这种结构成后，可以在横型接合型场效应晶体管内，设置3个以上的单位晶体管。
为了达到上述目的，根据本发明的又一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第1导电型杂质的第2半导体层；位于所述第1半导体层上，而且与所述第2半导体层邻接，包含第2导电型杂质的第3半导体层；位于所述第1半导体层上，而且与所述第3半导体层邻接，包含第1导电型杂质的第4半导体层；在所述第2半导体层、所述第3半导体层及所述第4半导体层中，隔开所定的间隔设置、包含第2导电型杂质的浓度高于所述第3半导体层的杂质浓度的源/漏区层；在所述第2半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第3半导体层、包含第1导电型杂质的浓度高于所述第3半导体层的第1栅电极层；在所述第4半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第3半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第2栅电极层。
另外，根据本发明的又一种横型接合型场效应晶体管的制造方法，其特征在于，具有：在半导体基板上，形成包含第1导电型杂质的第1半导体层的工序；在所述第1半导体层上，形成包含第2导电型杂质的半导体层的工序；在所述半导体层中的所定区域，沿所述基板的平面方向，隔开所定的间隔掺入第1导电型杂质，从而形成包含第1导电型杂质的第2半导体层、包含第2导电型杂质的第3半导体层以及包含第1导电型杂质的第4半导体层的工序；向所述第2半导体层、所述第3半导体层及所述第4半导体层中的所定区，掺入杂质，从而形成跨越所述第2半导体层及所述的第3半导体层、包含第1导电型杂质的浓度高于所述第3半导体层的杂质浓度的第1栅电极层的工序；跨越所述第3半导体层及所述的第4半导体层、形成与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第2栅电极层的工序；向所述第2半导体层、第3半导体层及所述第4半导体层中的所定区域掺入杂质，从而形成沿着所述第2半导体层、第3半导体层及所述的第4半导体层的配置方向、同时还夹着所述第1栅电极层及所述第2栅电极层、包含第2导电型杂质的浓度高于所述第3半导体层的杂质的浓度的源/漏区层的工序。
采用由上述结构构成的横型接合型场效应晶体管及其制造方法后，设置在半导体基板上的各半导体层，在半导体基板上邻接、沿着横向配置，从而沿着基板的平面方向形成晶体管结构，所以，可以比现有技术的结构进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层和所述第4半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第1栅电极层和所述第2栅电极层的最接近的面彼此之间的间隔，最好小于所述第3半导体层和所述第1栅电极层结合中的在扩散电位的作用下扩大的耗尽层的间隔的2倍。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
为了达到上述目的，根据本发明的又一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第1导电型杂质的第2半导体层；位于所述第1半导体层上，而且与所述第2半导体层邻接，包含第2导电型杂质的第3半导体层；位于所述第1半导体层上，而且与所述第3半导体层邻接，包含第1导电型杂质的第4半导体层；位于所述第1半导体层上，而且与所述第4半导体层邻接，包含第2导电型杂质的第5半导体层；位于所述第1半导体层上，而且与所述第5半导体层邻接，包含第1导电型杂质的第6半导体层；在所述第2半导体层、所述第3半导体层、所述第4半导体层、所述第5半导体层及所述第6半导体层中，隔开所定的间隔设置、包含第2导电型杂质的浓度高于所述第3半导体层及所述第5半导体层杂质浓度的源/漏区层；在所述第2半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第3半导体层、包含第1导电型杂质的浓度高于所述第3半导体层的杂质浓度的第1栅电极层；在所述第4半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第3半导体层、另一方的侧面延伸到所述第5半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第2栅电极层；在所述第6半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第5半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第3栅电极层。
采用由上述结构构成的横型接合型场效应晶体管及其制造方法后，设置在半导体基板上的各半导体层，在半导体基板上邻接、沿着横向配置，从而沿着基板的平面方向形成晶体管结构，所以，可以比现有技术的结构进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层、所述第4半导体层、所述第5半导体层和所述第6半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第所1栅电极层和所述第2栅电极层最接近的面彼此的间隔，最好再小于所述第3半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；所述第2栅电极层和所述第3栅电极层最接近的面彼此的间隔，最好做小于所述第3半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述发明中，在所述第5半导体层和所述第6半导体层之间，最好再具有1个以上的与所述第4半导体层、所述第5半导体层和所述第2栅电极层大致相同结构的单位晶体管结构。采用这种结构成后，可以在横型接合型场效应晶体管内，设置3个以上的单位晶体管。
为了达到上述目的，根据本发明的又一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第1导电型杂质的第2半导体层；位于所述第1半导体层上，而且与所述第2半导体层邻接，包含第2导电型杂质的第3半导体层；位于所述第1半导体层上，而且与所述第3半导体层邻接，包含第1导电型杂质的第4半导体层；在所述第2半导体层、所述第3半导体层及所述第4半导体层中，隔开所定的间隔设置、包含第2导电型杂质的浓度高于所述第3半导体层的杂质浓度的源/漏区层；在所述第2半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第3半导体层、包含第1导电型杂质的浓度高于所述第3半导体层的杂质浓度的第1栅电极层；在所述第4半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第3半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同的电位的第2栅电极层；在被所述第1栅电极层和所述第2栅电极层夹住的所述第3半导体层中，形成具有和所述第1栅电极层大致相同的杂质浓度，而且具有相同的电位的第1导电型的第1杂质掺入区。
另外，根据本发明的又一种横型接合型场效应晶体管的制造方法，其特征在于，具有：在半导体基板上，形成包含第1导电型杂质的第1半导体层的工序；在所述第1半导体层上，形成包含第2导电型杂质的半导体层的工序；在所述半导体层中的所定区域，沿所述基板的平面方向，隔开所定的间隔掺入第1导电型杂质，从而形成包含第1导电型杂质的第2半导体层、包含第2导电型杂质的第3半导体层以及包含第1导电型杂质的第4半导体层的工序；向所述第2半导体层、所述第3半导体层及所述第4半导体层中的所定区，掺入杂质，从而形成跨越所述第2半导体层及所述的第3半导体层、包含第1导电型杂质的浓度高于所述第3半导体层的杂质浓度的第1栅电极层的工序；跨越所述第3半导体层及所述的第4半导体层、形成与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第2栅电极层的工序；在被所述第1栅电极层和所述第2栅电极层夹住的所述第3半导体层中，形成具有和所述第1栅电极层大致相同的杂质浓度，而且具有相同的电位的第1导电型的杂质掺入区；
向所述第2半导体层、第3半导体层及所述第4半导体层中的所定区域掺入杂质，从而形成沿着所述第2半导体层、第3半导体层及所述的第4半导体层的配置方向、同时还夹着所述第1栅电极层、所述第2栅电极层及杂质掺入区、包含第2导电型杂质的浓度高于所述第3半导体层的杂质的浓度的源/漏区层的工序。
采用由上述结构构成的横型接合型场效应晶体管及其制造方法后，设置在半导体基板上的各半导体层，在半导体基板上邻接、沿着横向配置，从而沿着基板的平面方向形成晶体管结构，所以，可以比现有技术的结构进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层和所述第4半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第1栅电极层和所述杂质掺入区的最接近的面彼此之间的间隔，最好再小于所述第3半导体层和所述第1栅电极层结合中的在扩散电位的作用下扩大的耗尽层的间隔的2倍；所述杂质掺入区和所述第2栅电极层的最接近的面彼此之间的间隔，最好再小于所述第3半导体层和所述第1栅电极层结合中的在扩散电位的作用下扩大的耗尽层的间隔的2倍。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述第3半导体层中，最好设置多层所述杂质掺入区。这样，通过设置多层杂质掺入区，从而可以扩大通道总宽度，降低ON电阻，而且实现常闭型的横型接合型场效应晶体管。
为了达到上述目的，根据本发明的又一种横型接合型场效应晶体管，其特征在于，具有：位于半导体基板上的包含第1导电型杂质的第1半导体层；位于所述第1半导体层上，包含第1导电型杂质的第2半导体层；位于所述第1半导体层上，而且与所述第2半导体层邻接，包含第2导电型杂质的第3半导体层；位于所述第1半导体层上，而且与所述第3半导体层邻接，包含第1导电型杂质的第4半导体层；位于所述第1半导体层上，而且与所述第4半导体层邻接，包含第2导电型杂质的第5半导体层；位于所述第1半导体层上，而且与所述第5半导体层邻接，包含第1导电型杂质的第6半导体层；在所述第2半导体层、所述第3半导体层、所述第4半导体层、所述第5半导体层及所述第6半导体层中，隔开所定的间隔设置、包含第2导电型杂质的浓度高于所述第3半导体层及所述第5半导体层杂质浓度的源/漏区层；在所述第2半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第3半导体层、包含第1导电型杂质的浓度高于所述第3半导体层的第1栅电极层；在所述第4半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第3半导体层、另一方的侧面延伸到所述第5半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第2栅电极层；在所述第6半导体层中的所述源/漏区层之间设置，其一方的侧面延伸到所述第5半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型的第3栅电极层；在被所述第1栅电极层和所述第2栅电极层夹住的所述第3半导体层中，形成具有和所述第1栅电极层大致相同的杂质浓度，而且具有相同的电位的第1导电型的第1杂质掺入区；在被所述第2栅电极层和所述第3栅电极层夹住的所述第5半导体层中，形成具有和所述第1栅电极层大致相同的杂质浓度，而且具有相同的电位的第1导电型的第2杂质掺入区。
采用由上述结构构成的横型接合型场效应晶体管及其制造方法后，设置在半导体基板上的各半导体层，在半导体基板上邻接、沿着横向配置，从而沿着基板的平面方向形成晶体管结构，所以，可以比现有技术的结构进一步降低元件的ON电阻。
在所述发明中，所述第2半导体层、所述第3半导体层、所述第4半导体层、所述第5半导体层和所述第6半导体层的杂质浓度和膜厚最好大致相同。采用这种结构成后，可以将横型接合型场效应晶体管的ON电阻设定成最小，耐压值设定成最大。
另外，在所述发明中，所述第所1栅电极层和所述第1杂质掺入区最接近的面彼此的间隔，最好小于所述第3半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；所述第1杂质掺入区和所述第2栅电极层最接近的面彼此的间隔，最好小于所述第3半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；所述第2栅电极层和所述第2杂质掺入区最接近的面彼此的间隔，最好小于所述第3半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；所述第2杂质掺入区和所述第3栅电极层最接近的面彼此的间隔，最好小于所述第3半导体层和所述第1栅电极层的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。采用这种结构成后，可以实现常闭型的横型接合型场效应晶体管。
另外，在所述第3半导体层中，最好设置多层所述第1杂质掺入区；在所述第5半导体层中，最好设置多层所述第2杂质掺入区。这样，通过设置多层杂质掺入区，从而可以最大限度的利用所述第2半导体层及所述第4半导体层，扩大通道总宽度，降低ON电阻，而且实现常闭型的横型接合型场效应晶体管。
另外，在所述发明中，在所述第5半导体层和所述第6半导体层之间，最好再具有1个以上的与所述第4半导体层、所述第5半导体层、所述第2栅电极层及所述第2杂质掺入区大致相同结构的单位晶体管结构。采用这种结构成后，可以在横型接合型场效应晶体管内，设置3个以上的单位晶体管。
附图说明
图1是表示第1实施方式中的横型接合型场效应晶体管的结构的剖面图。
图2是表示第1实施方式中的横型接合型场效应晶体管的制造方法的第1工序的剖面图。
图3是表示第1实施方式中的横型接合型场效应晶体管的制造方法的第2工序的剖面图。
图4是表示第1实施方式中的横型接合型场效应晶体管的制造方法的第3工序的剖面图。
图5是表示第1实施方式中的横型接合型场效应晶体管的制造方法的第4工序的剖面图。
图6是表示第1实施方式中的横型接合型场效应晶体管的制造方法的第5工序的剖面图。
图7是表示第1实施方式中的横型接合型场效应晶体管的制造方法的第6工序的剖面图。
图8是表示第2实施方式中的横型接合型场效应晶体管的结构的剖面图。
图9是表示第2实施方式中的横型接合型场效应晶体管的制造方法的第1工序的剖面图。
图10是表示第2实施方式中的横型接合型场效应晶体管的制造方法的第2工序的剖面图。
图11是表示第2实施方式中的横型接合型场效应晶体管的制造方法的第3工序的剖面图。
图12表示第2实施方式中的横型接合型场效应晶体管的制造方法的第4工序的剖面图。
图13是表示第2实施方式中的横型接合型场效应晶体管的制造方法的第5工序的剖面图。
图14是表示第2实施方式中的横型接合型场效应晶体管的制造方法的第6工序的剖面图。
图15是表示第2实施方式中的横型接合型场效应晶体管的制造方法的第7工序的剖面图。
图16是表示第2实施方式中的横型接合型场效应晶体管的制造方法的第8工序的剖面图。
图17是表示第3实施方式中的横型接合型场效应晶体管的结构的剖面图。
图18是表示第3实施方式中的横型接合型场效应晶体管的制造方法的第1工序的剖面图。
图19是表示第3实施方式中的横型接合型场效应晶体管的制造方法的第2工序的剖面图。
图20是表示第3实施方式中的横型接合型场效应晶体管的制造方法的第3工序的剖面图。
图21表示第3实施方式中的横型接合型场效应晶体管的制造方法的第4工序的剖面图。
图22是表示第3实施方式中的横型接合型场效应晶体管的制造方法的第5工序的剖面图。
图23是表示第3实施方式中的横型接合型场效应晶体管的制造方法的第6工序的剖面图。
图24是表示第3实施方式中的横型接合型场效应晶体管的制造方法的第7工序的剖面图。
图25是表示第3实施方式中的横型接合型场效应晶体管的制造方法的第8工序的剖面图。
图26是表示第4实施方式中的横型接合型场效应晶体管的结构的剖面图。
图27是表示第4实施方式中的横型接合型场效应晶体管的制造方法的第1工序的剖面图。
图28是表示第4实施方式中的横型接合型场效应晶体管的制造方法的第2工序的剖面图。
图29是表示第4实施方式中的横型接合型场效应晶体管的制造方法的第3工序的剖面图。
图30表示第4实施方式中的横型接合型场效应晶体管的制造方法的第4工序的剖面图。
图31是表示第4实施方式中的横型接合型场效应晶体管的制造方法的第5工序的剖面图。
图32是表示第4实施方式中的横型接合型场效应晶体管的制造方法的第6工序的剖面图。
图33是表示第4实施方式中的横型接合型场效应晶体管的制造方法的第7工序的剖面图。
图34是表示第4实施方式中的横型接合型场效应晶体管的制造方法的第8工序的剖面图。
图35是表示第4实施方式中的横型接合型场效应晶体管的制造方法的第9工序的剖面图。
图36是表示第4实施方式中的横型接合型场效应晶体管的制造方法的第10工序的剖面图。
图37是表示第4实施方式中的横型接合型场效应晶体管的制造方法的第11工序的剖面图。
图38是表示第5实施方式中的横型接合型场效应晶体管的结构的剖面图。
图39是图38中XXXIX-XXXIX线向视剖面图。
图40是表示与图38中XXXIX-XXXIX线向视剖面图对应的其它方式的结构的剖面图。
图41是表示第5实施方式中的横型接合型场效应晶体管的制造方法的第1工序的剖面图。
图42是表示第5实施方式中的横型接合型场效应晶体管的制造方法的第2工序的剖面图。
图43是表示第5实施方式中的横型接合型场效应晶体管的制造方法的第3工序的剖面图。
图44是表示第6实施方式中的横型接合型场效应晶体管的结构的剖面图。
图45是图44中XLV-XLV线向视剖面图。
图46是表示第6实施方式中的横型接合型场效应晶体管的制造方法的第1工序的剖面图。
图47是表示第6实施方式中的横型接合型场效应晶体管的制造方法的第2工序的剖面图。
图48是表示第6实施方式中的横型接合型场效应晶体管的制造方法的第3工序的剖面图。
图49是表示第6实施方式中的横型接合型场效应晶体管的制造方法的第4工序的剖面图。
图50是表示第6实施方式中的横型接合型场效应晶体管的制造方法的第5工序的剖面图。
图51是表示第7实施方式中的横型接合型场效应晶体管的结构的剖面图。
图52是图51中LII-LII线向视剖面图。
图53是表示第7实施方式中的横型接合型场效应晶体管的制造方法的第1工序的剖面图。
图54是表示第7实施方式中的横型接合型场效应晶体管的制造方法的第2工序的剖面图。
图55是表示第7实施方式中的横型接合型场效应晶体管的制造方法的第3工序的剖面图。
图56是表示第7实施方式中的横型接合型场效应晶体管的制造方法的第4工序的剖面图。
图57是表示第7实施方式中的横型接合型场效应晶体管的制造方法的第5工序的剖面图。
图58是表示第8实施方式中的横型接合型场效应晶体管的结构的剖面图。
图59是图58中LIX-LIX线向视剖面图。
图60是表示第8实施方式中的横型接合型场效应晶体管的制造方法的第1工序的剖面图。
图61是表示第8实施方式中的横型接合型场效应晶体管的制造方法的第2工序的剖面图。
图62是表示第8实施方式中的横型接合型场效应晶体管的制造方法的第3工序的剖面图。
图63是表示第8实施方式中的横型接合型场效应晶体管的制造方法的第4工序的剖面图。
图64是表示第8实施方式中的横型接合型场效应晶体管的制造方法的第5工序的剖面图。
图65是表示第9实施方式中的横型接合型场效应晶体管的结构的剖面图。
图66是图65中LXVI-LXVI线向视剖面图。
图67是表示第9实施方式中的横型接合型场效应晶体管的制造方法的第1工序的剖面图。
图68是表示第9实施方式中的横型接合型场效应晶体管的制造方法的第2工序的剖面图。
图69是表示第9实施方式中的横型接合型场效应晶体管的制造方法的第3工序的剖面图。
图70是表示第9实施方式中的横型接合型场效应晶体管的制造方法的第4工序的剖面图。
图71是表示第9实施方式中的横型接合型场效应晶体管的制造方法的第5工序的剖面图。
图72是表示现有技术中的横型接合型场效应晶体管的结构的剖面图。
具体实施方式
下面，参阅附图，讲述根据本发明的各种实施方式中的横型接合型场效应晶体管的结构及其制造方法。
(第1实施方式)
(横型接合型场效应晶体管100的结构)
下面，参阅图1，讲述根据本发明的第1实施方式中的横型接合型场效应晶体管100的结构。
本发明的第1实施方式中的横型接合型场效应晶体管100的结构特点是，将pn结及栅电极层纵向配置。在本说明书中，纵向意为沿着基板的深度方向，横向侧意为与基板主面平行的方向。
该横型接合型场效应晶体管100，设置着位于由Si等构成的半导体基板2上的包含p型杂质的第1半导体层11；在该第1半导体层11上，包含n型杂质的浓度高于第1半导体层11的杂质浓度的第2半导体层12；位于该第2半导体层12上，包含p型杂质的第3半导体层13；位于该第3半导体层13上，包含n型杂质的第4半导体层14；位于该第4半导体层14上，包含p型杂质的第5半导体层15。
在这里，第1半导体层11的材质为SiC，膜厚约3μm～4μm左右，杂质浓度为1×1016cm-3左右；第2半导体层12、第3半导体层13、第4半导体层14及第5半导体层15的材质为SiC，膜厚约0.5μm～1.0μm左右，杂质浓度为1×1017cm-3～3×1017cm-3左右。
在第5半导体层15中，隔开所定的间隔，设置下面延伸到第2半导体层11，包含n型杂质的浓度高于第2半导体层12及第4半导体层14的杂质浓度的源/漏区层6、8。源/漏区层6、8的杂质浓度，设定为1×1019cm-3～1×1020cm-3左右。
在第3半导体层13中的源/漏区层6、8之间，设置跨越第2半导体层12及第3半导体层13、下面延伸到第2半导体层12、包含p型杂质浓度高于第2半导体层12的杂质浓度的第1栅电极层18A。
在第5半导体层15中的源/漏区层6、8之间，设置下面延伸到第4半导体层14、与第1栅电极层18A具有大致相同的杂质浓度，而且具有相同电位、包含p型杂质的第2栅电极层18B。第1栅电极层18A及第2栅电极层18B的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
此外，在源区层6的外侧，设置延伸到第1半导体层11的包含p型杂质的杂质区层4。该杂质区层4的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
此外，为了实现常闭型横型接合型场效应晶体管，可以将第1半导体层11的最上部与第1栅电极层18A的最下部之间的间隔(W11)，设置成小于第2半导体层12与第1栅电极层18A接合中的在扩散电位的作用下而扩大的耗尽层的间隔；第3半导体层13的最上部与所述第2栅电极层18B的最下部之间的间隔W12，设置成小于第4半导体层14与第2栅电极层18B接合中的在扩散电位的作用下而扩大的耗尽层的间隔。
(横型接合型场效应晶体管100的制造方法)
下面，参阅图2～图7，讲述由上述结构构成的横型接合型场效应晶体管100的制造方法。
首先，参阅图2，在由Si等构成的半导体基板2上，通过外延层成长，形成包含p型杂质的厚度约3μm～4μm左右、杂质浓度为1×1016cm-3左右的由SiC构成的第1半导体层11。然后，在该第1半导体层11上，通过外延层成长，形成包含n型杂质的厚度约0.5μm左右、杂质浓度比第1半导体层11高、约为3×1017cm-3左右的由SiC构成的第2半导体层12。再在该第2半导体层12上，通过外延层成长，形成包含p型杂质的厚度约0.5μm左右、杂质浓度为3×1017cm-3左右的由SiC构成的第3半导体层13。
接着，参阅图3，在第3半导体层13上，形成具有所定的开口图案的氧化膜200a，以该氧化膜200a为掩膜，向第3半导体层13中掺入p型杂质，在跨越第2半导体层12和第3半导体层13的区域，形成包含p型杂质的浓度高于第2半导体层12的杂质浓度约为3×1018cm-3～1×1020cm- 3左右的第1栅电极层18A。此外，这时，掺入p型杂质分为两个阶段进行，即：掺入能量约700kev、掺入量约3×1014cm-2以及掺入能量约500kev、掺入量约3×1014cm-2。
再接着，参阅图4，去掉氧化膜200a后，在第3半导体层13上，通过外延层成长形成包含n型杂质的厚度约0.5μm左右、杂质浓度约为3×1017cm-3左右的由SiC构成的第4半导体层14。然后在该第4半导体层14上，形成包含p型杂质的厚度约0.5μm左右、杂质浓度为3×1017cm- 3左右的由SiC构成的第5半导体层15。
然后，参阅图5，在第5半导体层15上，形成具有所定的开口图案的氧化膜201，以该氧化膜201为掩膜，向第5半导体层15中掺入p型杂质，形成下面延伸到第4半导体层14、与第1栅电极层18A具有大致相同的杂质浓度(包含3×1018cm-3～1×1020cm-3左右的p型杂质)、而且具有相同电位的第2栅电极层18B。此外，这时，掺入p型杂质分为6个阶段，即：第1个阶段的掺入能量约700kev、掺入量约3×1014cm-2；第2个阶段的掺入能量约500kev、掺入量约3×1014cm-2；第3个阶段的掺入能量约280kev、掺入量约5×1014cm-2；第4个阶段的掺入能量约140kev、掺入量约5×1014cm-2；第5个阶段的掺入能量约70kev、掺入量约4×1014cm-2；第6个阶段的掺入能量约30kev、掺入量约3×1014cm-2。
再然后，参阅图6，去掉氧化膜201后，再在第5半导体层15上，形成具有所定的开口图案的氧化膜202，以该氧化膜202为掩膜，在第1栅电极层18A及第2栅电极层18B的两侧，向第5半导体层15中掺入杂质，形成下面延伸到第2半导体层12中、包含n型杂质浓度高于第2半导体层12及所述第4半导体层14的1×1019cm-3～1×1020cm-3左右的源/漏区层6、8。
最后，参阅图7，去掉氧化膜202后，再在第5半导体层15上，形成具有所定的开口图案的氧化膜203，以该氧化膜203为掩膜，在源/漏区层6、8的外侧，向第5半导体层15中掺入杂质，形成下面延伸到第1半导体层11中、包含p型杂质浓度约3×1018cm-3～1×1020cm-3左右的杂质掺入区层4。然后，通过图中没有示出的表面热氧化·开口·形成Ni电极、形成绝缘层(OCD等)、接触孔开口·Al布线·形成突起、热处理、形成电阻接触等工序，完成图1所示的本实施方式的横型接合型场效应晶体管100。
(作用效果)
采用由上述结构构成的横型JFET及其制造方法后，由于采用将多个横型JFET纵向层叠的结构，所以与现有技术的结构相比，可以进一努降低元件的ON电阻。另外，由于使第2半导体层12、第3半导体层13、第4半导体层14和第5半导体层15的杂质浓度及膜厚大致相同，所以可以将横型JFET的ON电阻设定为最小，耐压值设定为最大。
此外，再采用在第3半导体层13和第4半导体层14之间，设置1个或2个以上与第2半导体层12、第3半导体层13和第1栅电极层18A大致相同结构的单位晶体管结构的结构，从而能进一步提高横型JFET的特性。
(第2实施方式)
(横型接合型场效应晶体管200的结构)
下面，参阅图8，讲述第2实施方式中的横型接合型场效应晶体管200的结构。
本实施方式中的横型接合型场效应晶体管200的结构特点，和横型接合型场效应晶体管100一样，是将pn结及栅电极层纵向配置。
该横型接合型场效应晶体管200，设置着位于由Si等构成的半导体基板2上的包含p型杂质的第1半导体层21；在该第1半导体层21上，包含n型杂质的浓度高于第1半导体层21的杂质浓度的第2半导体层22；位于该第2半导体层22上，包含p型杂质的第3半导体层23；位于该第3半导体层上23，包含n型杂质的第4半导体层24；位于该第4半导体层24上，包含p型杂质的第5半导体层25。
在这里，第1半导体层21的材质为SiC，膜厚约3μm～4μm左右，杂质浓度为1×1016cm-3左右；第2半导体层22、第3半导体层23、第4半导体层24及第5半导体层25的材质为SiC，膜厚约0.5μm～1.0μm左右，杂质浓度为1×1017cm-3～3×1017cm-3左右。
在第5半导体层25中，隔开所定的间隔，设置下面延伸到第2半导体层22，包含n型杂质的浓度高于第2半导体层22及第4半导体层24的杂质浓度的源/漏区层6、8。源/漏区层6、8的杂质浓度，设定为1×1019cm-3～1×1020cm-3左右。
在第3半导体层23中的源/漏区层6、8之间，设置下面延伸到第2半导体层22、包含p型杂质浓度高于第2半导体层22的杂质浓度的第1栅电极层28A。
在第5半导体层25中的源/漏区层6、8之间，设置下面延伸到第4半导体层24、与第1栅电极层28A具有大致相同的杂质浓度、而且具有相同电位、包含p型杂质的第2栅电极层28B。第1栅电极层28A及第2栅电极层28B的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
另外，在被第1半导体层21和第1栅电极层28A夹住第2半导体层22中，设置与第1栅电极层28A具有大致相同的杂质浓度、而且具有相同电位的p型的第1杂质掺入区29A。再在被第3半导体层23和第2栅电极层28B夹住第4半导体层24中，设置与第1栅电极层28A具有大致相同的杂质浓度、而且具有相同电位的p型的第2杂质掺入区29B。此外，在图8中，示出设置一层第1杂质掺入区29A和第2杂质掺入区29B的情况，但为了扩大通道总宽度、降低ON电阻、实现常闭型的横型接合型场效应晶体管，可以在半导体层内分别设置多层第1杂质掺入区29A和第2杂质掺入区29B。
此外，在源区层6的外侧，设置延伸到第1半导体层21的包含p型杂质的杂质区层4。该杂质区层4的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
此外，为了实现常闭型横型接合型场效应晶体管，可以将第1半导体层21的最上部与第1杂质掺入区29A的最下部之间的间隔(w21)，设置成小于第2半导体层22与第1杂质掺入区29A接合中的在扩散电位的作用下而扩大的耗尽层的间隔；第1杂质掺入区29A的最上部与所述第1栅电极层28A的最下部之间的间隔(w22)，设置成小于第2半导体层22与第1栅电极层28A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；第3半导体层23的最上部与第2杂质掺入区29B的最下部之间的间隔(w23)，设置成小于第4半导体层24与第2杂质掺入区29B接合中的在扩散电位的作用下而扩大的耗尽层的间隔；第2杂质掺入区29B的最上部与所述第2栅电极层28B的最下部之间的间隔(w24)，设置成小于第4半导体层24与第2栅电极层28B接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
(横型接合型场效应晶体管200的制造方法)
下面，参阅图9～图16，讲述由上述结构构成的横型接合型场效应晶体管200的制造方法。
首先，参阅图9，在由Si等构成的半导体基板2上，通过外延层成长，形成包含p型杂质的厚度约3μm～4μm左右、杂质浓度为1×1016cm-3左右的由SiC构成的第1半导体层21。然后，在该第1半导体层21上，通过外延层成长，形成包含n型杂质的厚度约0.5μm左右、杂质浓度比第1半导体层21高、约为3×1017cm-3左右的由SiC构成的第2半导体层22。
接着，参阅图10，在第2半导体层22上，形成具有所定的开口图案的氧化膜204a，以该氧化膜204a为掩膜，向第2半导体层22中掺入p型杂质，在第2半导体层22中，形成包含p型杂质的浓度约为3×1018cm-3～1×1020cm-3左右的第1杂质掺入区29A。此外，这时，掺入p型杂质的条件是：掺入能量约270kev、掺入量约7×1013cm-2。
再接着，参阅图11，去掉氧化膜204a后，在第2半导体层22上，通过外延层成长，形成包含p型杂质的厚度约0.5μm左右、杂质浓度为3×1017cm-3左右的由SiC构成的第3半导体层23。
再在第3半导体层23上，形成具有所定的开口图案的氧化膜204B，以该氧化膜204b为掩膜，向第3半导体层23中掺入p型杂质，在跨越第2半导体层22及第3半导体层23的区域，形成包含p型杂质的浓度高于第2半导体层22的杂质浓度、约为3×1018cm-3～1×1020cm-3左右的第1栅电极层28A。此外，这时，掺入p型杂质的条件是：掺入能量约350kev、掺入量约1×1014cm-2。
然后，参阅图12，去掉氧化膜204b后，在第3半导体层23上，形成包含n型杂质的厚度约0.5μm左右、杂质浓度高于第1半导体层11的杂质浓度、为3×1017cm-3左右的由SiC构成的第4半导体层24。
再在第4半导体层24上，形成具有所定的开口图案的氧化膜205a，以该氧化膜205a为掩膜，向第4半导体层24中掺入p型杂质，在第4半导体层24中，形成包含p型杂质的浓度约为3×1018cm-3～1×1020cm-3左右的第2杂质掺入区29B。此外，这时，掺入p型杂质的条件是：掺入能量约270kev、掺入量约7×1013cm-2。
再然后，参阅图13，在第4半导体层24上，通过外延层成长，形成包含p型杂质的厚度约0.5μm左右、杂质浓度为3×1017cm-3左右的由SiC构成的第5半导体层25。
接着，参阅图14，在第5半导体层25上，形成具有所定的开口图案的氧化膜205b，以该氧化膜205b为掩膜，向第5半导体层25中掺入p型杂质，在跨越第4半导体层24及第5半导体层25的区域，形成高于第2半导体层22的杂质浓度、包含3×1018cm-3～1×1020cm-3左右的p型杂质的第2栅电极层28B。此外，这时，掺入p型杂质分为5个阶段，即：第1个阶段的掺入能量约350kev、掺入量约1×1014cm-2；第2个阶段的掺入能量约250kev、掺入量约为2×1014cm-2；第3个阶段的掺入能量约140kev、掺入量约5×1014cm-2；第4个阶段的掺入能量约70kev、掺入量约4×1014cm-2；第5个阶段的掺入能量约30kev、掺入量约3×1014cm-2。
再然后，参阅图15，去掉氧化膜205b后，再在第5半导体层25上，形成具有所定的开口图案的氧化膜206，以该氧化膜206为掩膜，在第1杂质掺入区29A、第2杂质掺入区29B、第1栅电极层28A及第2栅电极层28B的两侧，向第5半导体层25中掺入杂质，形成下面延伸到第2半导体层22中、包含n型杂质浓度高于第2半导体层22及所述第4半导体层24的1×1019cm-3～1×1020cm-3左右的源/漏区层6、8。
最后，参阅图16，去掉氧化膜206后，再在第5半导体层25上，形成具有所定的开口图案的氧化膜207，以该氧化膜207为掩膜，在源/漏区层6、8的外侧的区域，向第5半导体层25中掺入杂质，形成下面延伸到第1半导体层21中、包含p型杂质浓度约3×1018cm-3～1×1020cm-3左右的杂质掺入区层4。然后，通过图中没有示出的表面热氧化·开口·形成Ni电极、形成绝缘层(OCD等)、接触孔开口·Al布线·形成突起、热处理、形成电阻接触等工序，完成图8所示的本实施方式的横型接合型场效应晶体管200。
(作用效果)
采用由上述结构构成的横型JFET及其制造方法后，由于采用将多个横型JFET纵向层叠的结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。另外，由于使第2半导体层22、第3半导体层23、第4半导体层24和第5半导体层25的杂质浓度及膜厚大致相同，所以可以将横型JFET的ON电阻设定为最小，耐压值设定为最大。
此外，再采用在第3半导体层23和第4半导体层24之间，设置1个或2个以上与第2半导体层22、第3半导体层23、第1栅电极层18A和第1杂质掺入区29A大致相同结构的单位晶体管结构的结构，从而能进一步提高横型JFET的特性。
(第3实施方式)
(横型接合型场效应晶体管300的结构)
下面，参阅图17，讲述第3实施方式中的横型接合型场效应晶体管300的结构。
本实施方式中的横型接合型场效应晶体管300的结构特点，和横型接合型场效应晶体管100一样，是将pn结及栅电极层纵向配置。
该横型接合型场效应晶体管300，设置着位于由Si等构成的半导体基板2上的包含p型杂质的第1半导体层31；在该第1半导体层31上，包含n型杂质的浓度高于第1半导体层31的杂质浓度的第2半导体层32；位于该第2半导体层32上，包含p型杂质的第3半导体层33；位于该第3半导体层33上，包含n型杂质的第4半导体层34；位于该第4半导体层34上，包含p型杂质的第5半导体层35；位于该第5半导体层35上，包含n型杂质的第6半导体层36；位于该第6半导体层36上，包含p型杂质的第7半导体层37。
在这里，第1半导体层31的材质为SiC，膜厚约3μm～4μm左右，杂质浓度为1×1016cm-3左右；第2半导体层32、第3半导体层33、第4半导体层34、第5半导体层35、第6半导体层36及第7半导体层37的材质为SiC，膜厚约0.5μm～1.0μm左右，杂质浓度为1×1017cm-3～3×1017cm-3左右。
在第7半导体层37中，隔开所定的间隔，设置下面延伸到第2半导体层32，包含n型杂质的浓度高于所述第2半导体层32、第4半导体层34及第6半导体层36的杂质浓度的源/漏区层6、8。源/漏区层6、8的杂质浓度，设定为1×1019cm-3～1×1020cm-3左右。
在第3半导体层33中的源/漏区层6、8之间，设置下面延伸到第2半导体层32、上面延伸到第4半导体层34、包含p型杂质浓度高于第2半导体层32及第4半导体层34的杂质浓度的第1栅电极层38A。
在第5半导体层35中的源/漏区层6、8之间，设置下面延伸到第4半导体层34、上面延伸到第6半导体层36、包含p型杂质浓度高于第4半导体层34及第6半导体层36的杂质浓度的第2栅电极层38B。
在第7半导体层37中的源/漏区层6、8之间，设置下面延伸到第6半导体层36、与第1栅电极层38A及第2栅电极层38B具有大致相同的杂质浓度、而且具有相同电位、包含p型杂质的第3栅电极层38C。
第1栅电极层38A、第2栅电极层38B及第3栅电极层38C的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
此外，在源区层6的外侧，设置延伸到第1半导体层31的包含p型杂质的杂质区层4。该杂质区层4的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
此外，为了实现常闭型横型接合型场效应晶体管，可以将第1半导体层31的最上部与第1栅电极层38A的最下部之间的间隔(w31)，设置成小于第2半导体层32与第1栅电极层38A接合中的在扩散电位的作用下而扩大的耗尽层的间隔；第1栅电极层38A的最上部与第2栅电极层38B的最下部之间的间隔(w32)，设置成小于第4半导体层34与第1栅电极层38A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
(横型接合型场效应晶体管300的制造方法)
下面，参阅图18～图25，讲述由上述结构构成的横型接合型场效应晶体管300的制造方法。
首先，参阅图18，在由Si等构成的半导体基板2上，通过外延层成长，形成包含p型杂质的厚度约3μm～4μm左右、杂质浓度为1×1016cm-3左右的由SiC构成的第1半导体层31。然后，在该第1半导体层31上，通过外延层成长，形成包含n型杂质的厚度约0.5μm～1.0μm左右、杂质浓度比第1半导体层31高、约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第2半导体层32。再然后，在该第2半导体层32上，通过外延层成长，形成包含p型杂质的厚度约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第3半导体层33。最后，在该第3半导体层33上，通过外延层成长，形成包含n型杂质的厚度约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第4半导体层34。
接着，参阅图19，在第4半导体层34上，形成具有所定的开口图案的氧化膜208，以该氧化膜208为掩膜，向第4半导体层34的所定区域掺入p型杂质，形成下面延伸到第2半导体层32、上面延伸到第4半导体层34、包含p型杂质的浓度高于第2半导体层32及第4半导体层34、约为3×1018cm-3～1×1020cm-3左右的第1栅电极层38A。
再接着，参阅图20，在第4半导体层34上，形成包含p型杂质的厚度约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第5半导体层35。然后，在该第5半导体层35上，通过外延层成长，形成包含n型杂质的厚度约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第6半导体层36。
然后，参阅图21，在第6半导体层36上，形成具有所定的开口图案的氧化膜209，以该氧化膜209为掩膜，向第6半导体层36中的所定区域掺入p型杂质，形成下面延伸到第4半导体层34、上面延伸到第6半导体层36、包含p型杂质的浓度高于第4半导体层34及第6半导体层36、约为3×1018cm-3～1×1020cm-3左右的第2栅电极层38B。
再然后，参阅图22，去掉氧化膜209后，在第6半导体层36上，通过外延层成长，形成包含p型杂质的厚度约0.5μm～1.0μm左右、杂质浓度为1×1017cm-3～3×1017cm-3左右的由SiC构成的第7半导体层37。
接着，参阅图23，在第7半导体层37上，形成具有所定的开口图案的氧化膜210，以该氧化膜210为掩膜，向第7半导体层37中的所定区域掺入p型杂质，形成下面延伸到第6半导体层36、包含p型杂质的浓度高于第6半导体层36、约为3×1018cm-3～1×1020cm-3左右的第3栅电极层38C。
然后，参阅图24，去掉氧化膜210后，再在第7半导体层37上，形成具有所定的开口图案的氧化膜211，以该氧化膜211为掩膜，在第1栅电极层38A、第2栅电极层38B及第3栅电极层38C的两侧，向第7半导体层37中掺入杂质，形成下面延伸到第2半导体层32中、包含n型杂质浓度高于第2半导体层32及所述第4半导体层34的1×1019cm-3～1×1020cm-3左右的源/漏区层6、8。
最后，参阅图25，去掉氧化膜211后，再在第7半导体层37上，形成具有所定的开口图案的氧化膜212，以该氧化膜212为掩膜，在源/漏区层6、8的外侧的区域，向第7半导体层37中掺入杂质，形成下面延伸到第1半导体层31中、包含p型杂质浓度约3×1018cm-3～1×1020cm-3左右的杂质掺入区层4。然后，通过图中没有示出的表面热氧化·开口·形成Ni电极、形成绝缘层(OCD等)、接触孔开口·Al布线·形成突起、热处理、形成电阻接触等工序，完成图8所示的本实施方式的横型接合型场效应晶体管300。
(作用效果)
采用由上述结构构成的横型JFET及其制造方法后，由于采用将多个横型JFET纵向层叠的结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。另外，由于使第2半导体层32、第3半导体层33、第4半导体层34、第5半导体层35、第6半导体层36和第7半导体层37的杂质浓度及膜厚大致相同，所以可以将横型JFET的ON电阻设定为最小，耐压值设定为最大。
此外，再采用在第4半导体层34和第5半导体层35之间，设置1个或2个以上与第4半导体层34和第1栅电极层38A大致相同结构的单位晶体管结构的结构，从而能进一步提高横型JFET的特性。
(第4实施方式)
(横型接合型场效应晶体管400的结构)
下面，参阅图26，讲述第4实施方式中的横型接合型场效应晶体管400的结构。
本实施方式中的横型接合型场效应晶体管400的结构特点，和所述横型接合型场效应晶体管100一样，是将pn结及栅电极层纵向配置。
该横型接合型场效应晶体管400，设置着位于由Si等构成的半导体基板2上的包含p型杂质的第1半导体层41；在该第1半导体层41上，包含n型杂质的浓度高于第1半导体层41的杂质浓度的第2半导体层42；位于该第2半导体层42上，包含p型杂质的第3半导体层43；位于该第3半导体层43上，包含n型杂质的第4半导体层44；位于该第4半导体层44上，包含p型杂质的第5半导体层45；位于该第5半导体层45上，包含n型杂质的第6半导体层46；位于该第6半导体层46上，包含p型杂质的第7半导体层47。
在这里，第1半导体层41的材质为SiC，膜厚约3μm～4μm左右，杂质浓度为1×1016cm-3左右；第2半导体层42、第3半导体层43、第4半导体层44、第5半导体层45、第6半导体层46及第7半导体层47的材质为SiC，膜厚约0.5μm～1.0μm左右，杂质浓度为1×1017cm-3～3×1017cm-3左右。
在第7半导体层47中，隔开所定的间隔，设置下面延伸到第2半导体层42，包含n型杂质的浓度高于所述第2半导体层42、第4半导体层44及第6半导体层46的杂质浓度的源/漏区层6、8。源/漏区层6、8的杂质浓度，设定为1×1019cm-3～1×1020cm-3左右。
在第3半导体层43中的源/漏区层6、8之间，设置下面延伸到第2半导体层42、上面延伸到第4半导体层44、包含p型杂质浓度高于第2半导体层42、所述第4半导体层44及第6半导体层46的杂质浓度的第1栅电极层48A。
在第5半导体层45中的源/漏区层6、8之间，设置下面延伸到第4半导体层44、上面延伸到第6半导体层46、与第1栅电极层48A具有大致相同的杂质浓度、而且具有相同电位、包含p型杂质的第2栅电极层48B。
在第7半导体层47中的源/漏区层6、8之间，设置下面延伸到第6半导体层46、与第1栅电极层48A及第2栅电极层48B具有大致相同的杂质浓度、而且具有相同电位、包含p型杂质的第3栅电极层48C。第1栅电极层48A、第2栅电极层48B及第3栅电极层48C的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
另外，在被第1半导体层41和第1栅电极层48A夹住第2半导体层42中，设置与第1栅电极层48A具有大致相同的杂质浓度、而且具有相同电位的p型的第1杂质掺入区49A。再在被第1栅电极层48A和第2栅电极层48B夹住第4半导体层44中，设置与第1栅电极层48A具有大致相同的杂质浓度、而且具有相同电位的p型的第2杂质掺入区49B；在被第2栅电极层48B和第3栅电极层48C夹住第6半导体层46中，设置与第1栅电极层48A及第2栅电极层48B具有大致相同的杂质浓度、而且具有相同电位的p型的第3杂质掺入区49C。此外，在图26中，示出设置一层第1杂质掺入区49A、第2杂质掺入区49B及第3杂质掺入区49C的情况，但为了扩大通道总宽度、降低ON电阻、实现常闭型的横型接合型场效应晶体管，可以在半导体层内分别设置多层第1杂质掺入区49A、第2杂质掺入区49B及第3杂质掺入区49C。
此外，在源区层6的外侧，设置延伸到第1半导体层41的包含p型杂质的杂质区层4。该杂质区层4的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
此外，为了实现常闭型横型接合型场效应晶体管，可以将第1半导体层41的最上部与第1栅电极层48A的最下部之间的间隔(w41)，设置成小于第2半导体层42与第1栅电极层48A接合中的在扩散电位的作用下而扩大的耗尽层的间隔；第1栅电极层48A的最上部与第2栅电极层48B的最下部之间的间隔(w42)，设置成小于第4半导体层44与第1栅电极层48A接合中的在扩散电位的作用下而扩大的耗尽层的间隔，和第4半导体层44与第2栅电极层48B接合中的在扩散电位的作用下而扩大的耗尽层的间隔。
进而，最好将第1半导体层41的最上部与第1杂质掺入区49A的最下部之间的间隔(w43)，设置成小于第2半导体层42与第1杂质掺入区49A接合中的在扩散电位的作用下而扩大的耗尽层的间隔；第1杂质掺入区49A的最上部与所述第1栅电极层48A的最下部之间的间隔(w44)，设置成小于第2半导体层42与第1栅电极层48A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；第1栅电极层48A的最上部与第2杂质掺入区49B的最下部之间的间隔(w45)，设置成小于第4半导体层44与第2杂质掺入区49B接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；第2杂质掺入区49B的最上部与所述第2栅电极层48B的最下部之间的间隔(w46)，设置成小于第4半导体层44与第2栅电极层48B接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
(横型接合型场效应晶体管400的制造方法)
下面，参阅图27～图37，讲述由上述结构构成的横型接合型场效应晶体管400的制造方法。
首先，参阅图27，在由Si等构成的半导体基板2上，通过外延层成长，形成包含p型杂质的厚度约3μm～4μm左右、杂质浓度为1×1016cm-3左右的由SiC构成的第1半导体层41。然后，在该第1半导体层41上，通过外延层成长，形成包含n型杂质的厚度约0.5μm～1.0μm左右、杂质浓度比第1半导体层41高、约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第2半导体层42。再然后，在该第2半导体层42上，通过外延层成长，形成包含p型杂质的厚度约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第3半导体层43。最后，在该第3半导体层43上，通过外延层成长，形成包含n型杂质的厚度约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第4半导体层44。
接着，参阅图28，在第4半导体层44上，形成具有所定的开口图案的氧化膜213，以该氧化膜213为掩膜，向第4半导体层44的所定区域掺入p型杂质，形成下面延伸到第2半导体层42、上面延伸到第4半导体层44、包含p型杂质的浓度高于第2半导体层42及第4半导体层44、约为3×1018cm-3～1×1020cm-3左右的第1栅电极层48A。
再接着，参阅图29，继续以氧化膜213为掩膜，向第2半导体层42内掺入p型杂质，形成与第1栅电极层48A具有大致相同的杂质浓度、而且具有相同电位、杂质的浓度约为3×1018cm-3～1×1020cm-3左右的第1杂质掺入区49A。
然后，参阅图30，去掉氧化膜213后，在第4半导体层44上，形成包含p型杂质的厚度约0.5μm～1.0μm左右、杂质浓度约为1×1017cm- 3～3×1017cm-3左右的由SiC构成的第5半导体层45。然后，在该第5半导体层45上，形成包含n型杂质的厚度约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第6半导体层46。
再然后，参阅图31，在第6半导体层46上，形成具有所定的开口图案的氧化膜214，以该氧化膜214为掩膜，向第6半导体层46中的所定区域掺入p型杂质，形成下面延伸到第4半导体层44、上面延伸到第6半导体层46、包含p型杂质的浓度高于第4半导体层44及第6半导体层46、约为3×1018cm-3～1×1020cm-3左右的第2栅电极层48B。
接着，参阅图32，继续以氧化膜214为掩膜，向第4半导体层44内掺入p型杂质，形成与第1栅电极层48A具有大致相同的杂质浓度、而且具有相同电位、杂质的浓度约为3×1018cm-3～1×1020cm-3左右的第2杂质掺入区49B。
再接着，参阅图33，去掉氧化膜214后，在第6半导体层46上，通过外延层成长，形成包含p型杂质的厚度约0.5μm～1.0μm左右、杂质浓度为1×1017cm-3～3×1017cm-3左右的由SiC构成的第7半导体层47。
再接着，参阅图34，在第7半导体层47上，形成具有所定的开口图案的氧化膜215，以该氧化膜215为掩膜，向第7半导体层47中的所定区域掺入p型杂质，形成下面延伸到第6半导体层46、包含p型杂质的浓度高于第6半导体层46、约为3×1018cm-3～1×1020cm-3左右的第3栅电极层48C。
然后，参阅图35，继续以氧化膜215为掩膜，向第6半导体层46内掺入p型杂质，形成与第1栅电极层48A具有大致相同的杂质浓度、而且具有相同电位、杂质的浓度约为3×1018cm-3～1×1020cm-3左右的第3杂质掺入区49C。
接着，参阅图36，去掉氧化膜215后，再在第7半导体层47上，形成具有所定的开口图案的氧化膜216，以该氧化膜216为掩膜，在第1栅电极层48A、第2栅电极层48B、第3栅电极层48C、第1杂质掺入区49A、第2杂质掺入区49B及第3杂质掺入区49C的两侧，向第7半导体层37中掺入杂质，形成下面延伸到第2半导体层42中、包含n型杂质浓度高于第2半导体层42及所述第4半导体层44的1×1019cm-3～1×1020cm-3左右的源/漏区层6、8。
最后，参阅图37，去掉氧化膜216后，再在第7半导体层47上，形成具有所定的开口图案的氧化膜217，以该氧化膜217为掩膜，在源/漏区层6、8的外侧的区域，向第7半导体层47中掺入杂质，形成下面延伸到第1半导体层41中、包含p型杂质浓度约3×1018cm-3～1×1020cm-3左右的杂质掺入区层4。然后，通过图中没有示出的表面热氧化·开口·形成Ni电极、形成绝缘层(OCD等)、接触孔开口·Al布线·形成突起、热处理、形成电阻接触等工序，完成图26所示的本实施方式的横型接合型场效应晶体管400。
此外，在所述第1～第4实施方式中，虽然图中没有示出，但形成栅极间连接区层时，根据其深度，有时需要分作数次掺入离子。这时，即使在为了形成栅电极层及杂质掺入区而掺入离子的阶段，也能掺入旨在形成栅极间连接区层的杂质。
(作用效果)
采用由上述结构构成的横型JFET及其制造方法后，由于采用将多个横型JFET纵向层叠的结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。另外，由于使第2半导体层42、第3半导体层43、第4半导体层44、第5半导体层45、第6半导体层46和第7半导体层47的杂质浓度及膜厚大致相同，所以可以将横型JFET的ON电阻设定为最小，耐压值设定为最大。
此外，再采用在第4半导体层44和第5半导体层45之间，设置1个或2个以上与第4半导体层44、第1栅电极层48A和第2杂质掺入区49B大致相同结构的单位晶体管结构的结构，从而能进一步提高横型JFET的特性。
(第5实施方式)
(横型接合型场效应晶体管500的结构)
下面，参阅图38～图40，讲述第5实施方式中的横型接合型场效应晶体管500的结构。
本实施方式中的横型接合型场效应晶体管500的结构特点，是将pn结纵向配置，而将栅电极层横向配置。
该横型接合型场效应晶体管500，设置着位于由Si等构成的半导体基板2上的包含p型杂质的第1半导体层51；在该第1半导体层51上，包含n型杂质的浓度高于第1半导体层51的杂质浓度的第2半导体层52；位于该第2半导体层52上，包含p型杂质的第3半导体层53；位于该第3半导体层53上，包含n型杂质的第4半导体层54；位于该第4半导体层54上，包含p型杂质的第5半导体层55。
在这里，第1半导体层51的材质为SiC，膜厚约3μm～4μm左右，杂质浓度为1×1016cm-3左右；第2半导体层52、第3半导体层53、第4半导体层54第5半导体层55的材质为SiC，膜厚约0.5μm～1.0μm左右，杂质浓度为1×1017cm-3～3×1017cm-3左右。
在第5半导体层55中，隔开所定的间隔，设置下面延伸到第2半导体层52，包含n型杂质的浓度高于所述第2半导体层52第4半导体层54的杂质浓度的源/漏区层6、8。源/漏区层6、8的杂质浓度，设定为1×1019cm-3～1×1020cm-3左右。
在第5半导体层55中的源/漏区层6、8之间，设置下面延伸到第2半导体层52、包含p型杂质浓度高于第2半导体层52的杂质浓度的第1栅电极层58A。
另外，在第5半导体层55中的源/漏区层6、8之间，设置下面延伸到第2半导体层52、在第1栅电极层58A中隔开所定的间隔邻接、横向设置与第1栅电极层58A具有大致相同的杂质浓度、而且具有相同电位、包含p型杂质的第2栅电极层58B。
另外，在第5半导体层55中的源/漏区层6、8之间，设置下面延伸到第2半导体层52、在第2栅电极层58B中隔开所定的间隔邻接、横向设置与第1栅电极层58A及第2栅电极层58B具有大致相同的杂质浓度、而且具有相同电位、包含p型杂质的第3栅电极层58C。
另外，在第5半导体层55中的源/漏区层6、8之间，设置下面延伸到第2半导体层52、在第3栅电极层58C中隔开所定的间隔邻接、横向设置与第1栅电极层58A、第2栅电极层58B及第3栅电极层58C具有大致相同的杂质浓度、而且具有相同电位、包含p型杂质的第4栅电极层58D。
第1栅电极层58A、第2栅电极层58B、第3栅电极层58C及第4栅电极层58D的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
此外，为了实现常闭型横型接合型场效应晶体管，可以将第1栅电极层58A与第2栅电极层58B之间的间隔(w51)，设置成小于第2半导体层52与第1栅电极层58A接合中的在扩散电位的作用下而扩大的耗尽层的间隔，以及第4半导体层54与第1栅电极层58A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。此外第2栅电极层58B与第3栅电极层58C之间的间隔、第3栅电极层58C与第4栅电极层58D之间的间隔也一样。
(横型接合型场效应晶体管500的制造方法)
下面，参阅图41～图43，讲述由上述结构构成的横型接合型场效应晶体管500的制造方法。
首先，参阅图41，在由Si等构成的半导体基板2上，通过外延层成长，形成包含p型杂质的厚度约3μm～4μm左右、杂质浓度为1×1016cm-3左右的由SiC构成的第1半导体层51。然后，在该第1半导体层51上，通过外延层成长，形成包含n型杂质的厚度约0.5μm～1.0μm左右、杂质浓度比第1半导体层51高、约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第2半导体层52。再然后，在该第2半导体层52上，通过外延层成长，形成包含p型杂质的厚度约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第3半导体层53。再然后，在该第3半导体层53上，通过外延层成长，形成包含n型杂质的厚度约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第4半导体层54。最后，在该第4半导体层54上，通过外延层成长，形成包含p型杂质的厚度约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的由SiC构成的第5半导体层55。
接着，参阅图42，在第5半导体层55上，形成具有所定的开口图案的氧化膜(图中未示出)，以该氧化膜为掩膜，向第5半导体层55的所定区域掺入杂质，形成下面延伸到第2半导体层52、包含p型杂质的浓度高于第2半导体层52、约为3×1018cm-3～1×1020cm-3左右沿着基板2的平面方向、互相隔开所定间隔配置的第1栅电极层58A、第2栅电极层58B、第3栅电极层58C及第4栅电极层58D。
再接着，参阅图43，在第5半导体层55上，形成具有所定的开口图案的氧化膜(图中未示出)，以该氧化膜为掩膜，沿着第1栅电极层58A、第2栅电极层58B、第3栅电极层58C及第4栅电极层58D的配置方向、从两侧夹住第1栅电极层58A、第2栅电极层58B、第3栅电极层58C及第4栅电极层58D，向第5半导体层55的所定区域掺入杂质，形成下面延伸到第2半导体层52、包含n型杂质的浓度高于第2半导体层52及第4半导体层54、约为1×1019cm-3～1×1020cm-3左右的源/漏区层6、8。然后，通过图中没有示出的表面热氧化·开口·形成Ni电极、形成绝缘层(OCD等)、接触孔开口·Al布线·形成突起、热处理、形成电阻接触等工序，完成图38所示的本实施方式的横型接合型场效应晶体管500。
此外，在上述第1～第5实施方式中，所述栅电极层、杂质掺入区，可以根据其厚度，分作数次掺入杂质。另外，这时，还可以采取暂时停止其上道工序的n层、p层的外延层成长，掺入杂质，然后再重新开始外延层成长的方法。
(作用效果)
采用由上述结构构成的横型JFET及其制造方法后，由于在多个横型JFET中，纵向配置pn结，横向配置栅电极层的结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。另外，由于使第2半导体层52、第3半导体层53、第4半导体层54、第5半导体层55的杂质浓度及膜厚大致相同，所以可以将横型JFET的ON电阻设定为最小，耐压值设定为最大。
此外，如图40所示，为了进一步及降低ON电阻、增加通道数量，还可以采用在第1栅电极层58A和第2栅电极层58B之间，设置下面延伸到第2半导体层52、与第1栅电极层58A具有大致相同的杂质浓度、而且具有相同电位、包含p型杂质的杂质掺入区59A的结构。同样，还可以采用在第2栅电极层58B和第3栅电极层58C之间，设置下面延伸到第2半导体层52、与第1栅电极层58A具有大致相同的杂质浓度、而且具有相同电位、包含p型杂质的杂质掺入区59B；以及在第3栅电极层58C和第4栅电极层58D之间，设置下面延伸到第2半导体层52、与第1栅电极层58A具有大致相同的杂质浓度、而且具有相同电位、包含p型杂质的杂质掺入区59C的结构。
另外，在图40所示的结构中，可以将第1栅电极层58A和杂质掺入区59A的间隔(w51)及杂质掺入区59A和第2栅电极层58B的间隔(w52)，设置成小于第2半导体层52与第1栅电极层58A接合中的在扩散电位的作用下而扩大的耗尽层的间隔，以及第4半导体层54与第1栅电极层58A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。从而能够实现常闭型横型接合型场效应晶体管。
另外，最好将离第1栅电极层58A最近的所述杂质掺入区59A和第1栅电极层58A之间的间隔(w51)、杂质掺入区59A和第2栅电极层58B之间的间隔(w52)、杂质掺入区59A彼此之间的间隔(w53)以及离第2栅电极层58B最近的所述杂质掺入区59B和第1栅电极层58A之间的间隔(w54)，都小于第2半导体层52与第1栅电极层58A接合中的在扩散电位的作用下而扩大的耗尽层的间隔，以及第4半导体层54与第1栅电极层58A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
此外，栅电极层及杂质掺入区的设置数量，可以根据横型JFET要求的性能，进行适当的变更。
此外，通过采用在第4半导体层54和第5半导体层55之间，具有一个以上与第3半导体层53和第4半导体层54大致相同的结构，可以进一步提高横型JFET的特性。
(第6实施方式)
(横型接合型场效应晶体管600的结构)
下面，参阅图44及图45，讲述第6实施方式中的横型接合型场效应晶体管600的结构。
本实施方式中的横型接合型场效应晶体管600的结构特点，是将pn结及栅电极层横向配置。
该横型接合型场效应晶体管600，设置着位于由Si等构成的半导体基板2上的包含p型杂质的第1半导体层61；位于该第1半导体层61上，包含p型杂质的第2半导体层62；位于第1半导体层61上，而且沿着与第2半导体层62横向邻接、包含n型杂质的第3半导体层63；位于第1半导体层61上，而且与第3半导体层63横向邻接、包含p型杂质的第4半导体层64；位于第1半导体层61上，而且与第4半导体层64横向邻接、包含n型杂质的第5半导体层65；位于第1半导体层61上，而且与第5半导体层65横向邻接、包含p型杂质的第6半导体层66；位于第1半导体层61上，而且与第6半导体层66横向邻接、包含n型杂质的第7半导体层67。
在这里，第1半导体层61的材质为SiC，膜厚约3μm～4μm左右，杂质浓度为1×1016cm-3左右；第2半导体层62、第3半导体层63、第4半导体层64、第5半导体层65、第6半导体层66及第7半导体层67的材质为SiC，膜厚约0.5μm～1.0μm左右，杂质浓度为1×1017cm-3～3×1017cm-3左右。此外，第2半导体层62～第7半导体层67的膜厚，表示图44的深入方向的厚度。
在第2半导体层62、第3半导体层63、第4半导体层64、第5半导体层65、第6半导体层66及第7半导体层67中，隔开所定的间隔，设置包含n型杂质的浓度高于所述第3半导体层63、第5半导体层65及第7半导体层67的杂质浓度的源/漏区层6、8。源/漏区层6、8的杂质浓度，设定为1×1019cm-3～1×1020cm-3左右。
在第2半导体层62中的源/漏区层6、8之间，设置其一个侧面延伸到第3半导体层63、包含p型杂质浓度高于第3半导体层63的杂质浓度的第1栅电极层68A。
另外，在第4半导体层64中的源/漏区层6、8之间，设置其一个侧面延伸到第5半导体层65、与第1栅电极层68A具有大致相同的杂质浓度、而且具有相同电位的p型的第2栅电极层68B。
另外，在第6半导体层66中的源/漏区层6、8之间，设置其一个侧面延伸到第7半导体层67、与第1栅电极层68A具有大致相同的杂质浓度、而且具有相同电位的p型的第3栅电极层68C。
第1栅电极层68A、第2栅电极层68B及第3栅电极层68C的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
此外，为了实现常闭型横型接合型场效应晶体管，可以将第1栅电极层68A和第3半导体层63的不与第1栅电极层68A相接的面之间的间隔(w61)，设置成小于第3半导体层63与第1栅电极层68A接合中的在扩散电位的作用下而扩大的耗尽层的间隔；第2栅电极层68B和第5半导体层65的不与第2栅电极层68B相接的面之间的间隔(w62)，设置成小于第5半导体层65与第2栅电极层68B接合中的在扩散电位的作用下而扩大的耗尽层的间隔。
(横型接合型场效应晶体管600的制造方法)
下面，参阅图46～图50，讲述由上述结构构成的横型接合型场效应晶体管600的制造方法。
首先，参阅图46，在由Si等构成的半导体基板2上，通过外延层成长，形成包含p型杂质的厚度约3μm～4μm左右、杂质浓度为1×1016cm-3左右的由SiC构成的第1半导体层61。
然后，参阅图47，在该第1半导体层61上，通过外延层成长，形成包含n型杂质的厚度约1μm～2μm左右、杂质浓度比第1半导体层61高、约为1×1017cm-3～3×1017cm-3左右的由SiC构成的半导体层60A。
再然后，参阅图48，向该半导体层60A中的所定区域，沿着基板2的平面方向(深入方向)，隔开所定间隔，掺入p型杂质，从而分别形成深入方向的膜厚约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的p型的第2半导体层62、n型的第3半导体层63、p型的第4半导体层64、n型的第5半导体层65、p型的第6半导体层66及n型的第7半导体层67。
接着，参阅图49，向第2半导体层62、第3半导体层63、第4半导体层64、第5半导体层65、第6半导体层66及第7半导体层67中的所定区域，掺入p型杂质，从而在第2半导体层62和第3半导体层63之间、第4半导体层64和第5半导体层65之间、第6半导体层66和第7半导体层67之间，分别形成跨越各自的区域、杂质的浓度约为3×1018cm-3～1×1020cm-3左右的第1栅电极层68A、第2栅电极层68B及第3栅电极层68C。
再接着，参阅图50，向第2半导体层62、第3半导体层63、第4半导体层64、第5半导体层65、第6半导体层66及第7半导体层67中的所定区域，掺入n型杂质，从而沿着第2半导体层62、第3半导体层63、第4半导体层64、第5半导体层65、第6半导体层66和第7半导体层67的配置方向，并且夹住第1栅电极层68A、第2栅电极层68B及第3栅电极层68C，形成包含n型杂质的浓度高于第3半导体层63、约为1×1019cm-3～1×1020cm-3左右的源/漏区层6、8。然后，通过图中没有示出的表面热氧化·开口·形成Ni电极、形成绝缘层(OCD等)、接触孔开口·Al布线·形成突起、热处理、形成电阻接触等工序，完成图44所示的本实施方式的横型接合型场效应晶体管600。
(作用效果)
采用由上述结构构成的横型JFET及其制造方法后，由于设置在半导体基板2上的各半导体层，在半导体基板2中，通过沿着邻接的横向配置，从而沿着基板的平面方向形成晶体管结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。另外，通过将第2半导体层62、第3半导体层63、第4半导体层64、第5半导体层65、第6半导体层66和第7半导体层67的杂质浓度及膜厚，设置成大致相同所以可以将横型JFET的ON电阻设定为最小，耐压值设定为最大。
此外，半导体层及栅电极层的设置数量，可以根据横型JFET要求的性能，进行适当的变更。例如，可以采用将半导体层设置为3层、栅电极层设置为4层的结构；还可以采用将半导体层设置为4层、栅电极层设置为3层的结构。
(第7实施方式)
(横型接合型场效应晶体管700的结构)
下面，参阅图51及图52，讲述第7实施方式中的横型接合型场效应晶体管700的结构。
本实施方式中的横型接合型场效应晶体管700的结构特点，与上述第6实施方式中的横型接合型场效应晶体管600的结构一样，是将pn结及栅电极层横向配置。
该横型接合型场效应晶体管700，设置着位于由Si等构成的半导体基板2上的包含p型杂质的第1半导体层71；位于该第1半导体层71上，包含p型杂质的第2半导体层72；位于第1半导体层71上，而且沿着与第2半导体层72横向邻接、包含n型杂质的第3半导体层73；位于第1半导体层71上，而且与第3半导体层73横向邻接、包含p型杂质的第4半导体层74；位于第1半导体层71上，而且与第4半导体层74横向邻接、包含n型杂质的第5半导体层75；位于第1半导体层71上，而且与第5半导体层75横向邻接、包含p型杂质的第6半导体层76；位于第1半导体层71上，而且与第6半导体层76横向邻接、包含n型杂质的第7半导体层77。
在这里，第1半导体层71的材质为SiC，膜厚约3μm～4μm左右，杂质浓度为1×1016cm-3左右；第2半导体层72、第3半导体层73、第4半导体层74、第5半导体层75、第6半导体层76及第7半导体层77的材质为SiC，膜厚约0.5μm～1.0μm左右，杂质浓度为1×1017cm-3～3×1017cm-3左右。此外，第2半导体层72～第7半导体层77的膜厚，表示图51的深入方向的厚度。
在第2半导体层72、第3半导体层73、第4半导体层74、第5半导体层75、第6半导体层76及第7半导体层77中，隔开所定的间隔，设置包含n型杂质的浓度高于所述第3半导体层73、第5半导体层75及第7半导体层77的杂质浓度的源/漏区层6、8。源/漏区层6、8的杂质浓度，设定为1×1019cm-3～1×1020cm-3左右。
在第2半导体层72中的源/漏区层6、8之间，设置其一个侧面延伸到第3半导体层73、包含p型杂质浓度高于第3半导体层73的杂质浓度的第1栅电极层78A。
另外，在第4半导体层74中的源/漏区层6、8之间，设置其一个侧面延伸到第5半导体层75、与第1栅电极层78A具有大致相同的杂质浓度、而且具有相同电位的p型的第2栅电极层78B。
另外，在第6半导体层76中的源/漏区层6、8之间，设置其一个侧面延伸到第7半导体层77、与第1栅电极层78A具有大致相同的杂质浓度、而且具有相同电位的p型的第3栅电极层78C。
另外，在被第4半导体层74和第1栅电极层78A夹住第3半导体层73中，设置与第1栅电极层78A具有大致相同的杂质浓度、而且具有相同电位的p型的第1杂质掺入区79A。
另外，在被第2栅电极层78B和第5半导体层75的不与第2栅电极层78B相接的面夹住第5半导体层75中，设置与第1栅电极层78A具有大致相同的杂质浓度、而且具有相同电位的p型的第2杂质掺入区79B。
另外，在被第3栅电极层78C和第7半导体层77的不与第3栅电极层78C相接的面夹住第7半导体层77中，设置与第1栅电极层78A具有大致相同的杂质浓度、而且具有相同电位的p型的第3杂质掺入区79C。
此外，在图51中，示出设置一层第1杂质掺入区79A、第2杂质掺入区79B及第3杂质掺入区79C的情况，但为了扩大通道总宽度、降低ON电阻、实现常闭型的横型接合型场效应晶体管，可以在半导体层内分别设置多层第1杂质掺入区79A、第2杂质掺入区79B及第3杂质掺入区79C。
此外，第1栅电极层78A、第2栅电极层78B、第3栅电极层78C、第1杂质掺入区79A、第2杂质掺入区79B及第3杂质掺入区79C的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
此外，为了实现常闭型横型接合型场效应晶体管，可以将第1栅电极层78A和第1杂质掺入区79A最接近的面彼此之间的间隔(w71)，设置成小于第3半导体层73与第1栅电极层78A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；第1杂质掺入区79A和第3半导体层73的不与第1栅电极层78A相接的面之间的间隔(w72)，设置成小于第3半导体层73与第1栅电极层78A接合中的在扩散电位的作用下而扩大的耗尽层的间隔；第2栅电极层78B和第2杂质掺入区79B最接近的面彼此之间的间隔(w73)，设置成小于第5半导体层75与第2栅电极层78B接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；第2杂质掺入区79B和第5半导体层75的不与第2栅电极层78B相接的面之间的间隔(w74)，设置成小于第5半导体层75与第2栅电极层78B接合中的在扩散电位的作用下而扩大的耗尽层的间隔。
(横型接合型场效应晶体管700的制造方法)
下面，参阅图53～图57，讲述由上述结构构成的横型接合型场效应晶体管700的制造方法。此外，图53～图57是表示按照图51所示的剖面结构的制造工序的剖面图。
首先，参阅图53，在由Si等构成的半导体基板2上，通过外延层成长，形成包含p型杂质的厚度约3μm～4μm左右、杂质浓度为1×1016cm-3左右的由SiC构成的第1半导体层71。
然后，参阅图54，在该第1半导体层71上，通过外延层成长，形成包含n型杂质的厚度约1μm～2μm左右、杂质浓度比第1半导体层71高、约为1×1017cm-3～3×1017cm-3左右的由SiC构成的半导体层70A。
再然后，参阅图55，向该半导体层70A中的所定区域，沿着基板2的平面方向(深入方向)，隔开所定间隔，掺入p型杂质，从而分别形成深入方向的膜厚约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的p型的第2半导体层72、n型的第3半导体层73、p型的第4半导体层74、n型的第5半导体层75、p型的第6半导体层76及n型的第7半导体层77。
接着，参阅图56，向第2半导体层72、第3半导体层73、第4半导体层74、第5半导体层75、第6半导体层76及第7半导体层77中的所定区域，掺入p型杂质，从而在第2半导体层72和第3半导体层73之间、第4半导体层74和第5半导体层75之间、第6半导体层76和第7半导体层77之间，分别形成跨越各自的区域、杂质的浓度约为3×1018cm-3～1×1020cm-3左右的第1栅电极层78A、第2栅电极层78B及第3栅电极层78C。另外，同时，在第3半导体层73、第5半导体层75及第7半导体层77中，形成与第1栅电极层78A、第2栅电极层78B及第3栅电极层78C具有大致相同的杂质浓度(约为3×1018cm-3～1×1020cm-3左右)、而且具有相同电位的第1杂质掺入区79A、第2杂质掺入区79B及第3杂质掺入区79C。
再接着，参阅图57，向第2半导体层72、第3半导体层73、第4半导体层74、第5半导体层75、第6半导体层76及第7半导体层77中的所定区域，掺入n型杂质，从而沿着第2半导体层72、第3半导体层73、第4半导体层74、第5半导体层75、第6半导体层76和第7半导体层77的配置方向，并且夹住第1栅电极层78A、第2栅电极层78B、第3栅电极层78C、第1杂质掺入区79A、第2杂质掺入区79B及第3杂质掺入区79C，形成包含n型杂质的浓度高于第3半导体层73、约为1×1019cm-3～1×1020cm-3左右的源/漏区层6、8。然后，通过图中没有示出的表面热氧化·开口·形成Ni电极、形成绝缘层(OCD等)、接触孔开口·Al布线·形成突起、热处理、形成电阻接触等工序，完成图44所示的本实施方式的横型接合型场效应晶体管700。
(作用效果)
采用由上述结构构成的横型JFET及其制造方法后，由于设置在半导体基板2上的各半导体层，在半导体基板2中，通过沿着邻接的横向配置，从而沿着基板的平面方向形成晶体管结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。另外，通过将第2半导体层72、第3半导体层73、第4半导体层74、第5半导体层75、第6半导体层76和第7半导体层77的杂质浓度及膜厚，设置成大致相同所以可以将横型JFET的ON电阻设定为最小，耐压值设定为最大。
此外，半导体层及栅电极层的设置数量，可以根据横型JFET要求的性能，进行适当的变更。例如，可以采用将半导体层设置为3层、栅电极层设置为4层的结构；还可以采用将半导体层设置为4层、栅电极层设置为3层的结构。
(第8实施方式)
(横型接合型场效应晶体管800的结构)
下面，参阅图58及图59，讲述第8实施方式中的横型接合型场效应晶体管800的结构。
本实施方式中的横型接合型场效应晶体管800的结构特点，与上述第6实施方式中的横型接合型场效应晶体管600的结构一样，是将pn结及栅电极层横向配置。
该横型接合型场效应晶体管800，设置着位于由Si等构成的半导体基板2上的包含p型杂质的第1半导体层81；位于该第1半导体层81上，包含p型杂质的第2半导体层82；位于第1半导体层81上，而且沿着与第2半导体层82横向邻接、包含n型杂质的第3半导体层83；位于第1半导体层81上，而且与第3半导体层83横向邻接、包含p型杂质的第4半导体层84；位于第1半导体层81上，而且与第4半导体层84横向邻接、包含n型杂质的第5半导体层85；位于第1半导体层81上，而且与第5半导体层85横向邻接、包含p型杂质的第6半导体层86；位于第1半导体层81上，而且与第6半导体层86横向邻接、包含n型杂质的第7半导体层87；位于第1半导体层81上，而且与第7半导体层87横向邻接、包含p型杂质的第6半导体层88。
在这里，第1半导体层81的材质为SiC，膜厚约3μm～4μm左右，杂质浓度为1×1016cm-3左右；第2半导体层82、第3半导体层83、第4半导体层84、第5半导体层85、第6半导体层86、第7半导体层87及第8半导体层88的材质为SiC，膜厚约0.5μm～1.0μm左右，杂质浓度为1×1017cm-3～3×1017cm-3左右。此外，第2半导体层82～第8半导体层88的膜厚，表示图58的深入方向的厚度。
在第2半导体层82、第3半导体层83、第4半导体层84、第5半导体层85、第6半导体层86、第7半导体层87及第8半导体层88中，隔开所定的间隔，设置包含n型杂质的浓度高于所述第3半导体层83、第5半导体层85及第7半导体层87的杂质浓度的源/漏区层6、8。源/漏区层6、8的杂质浓度，设定为1×1019cm-3～1×1020cm-3左右。
在第2半导体层82中的源/漏区层6、8之间，设置其一个侧面延伸到第3半导体层83、包含p型杂质浓度高于第3半导体层83的杂质浓度的第1栅电极层88A。
另外，在第4半导体层84中的源/漏区层6、8之间，设置其一个侧面延伸到第3半导体层83而另一个侧面延伸到第5半导体层85、与第1栅电极层88A具有大致相同的杂质浓度、而且具有相同电位的p型的第2栅电极层88B。
另外，在第6半导体层86中的源/漏区层6、8之间，设置其一个侧面延伸到第5半导体层85而另一个侧面延伸到第7半导体层87、与第1栅电极层88A具有大致相同的杂质浓度、而且具有相同电位的p型的第3栅电极层88C。
另外，在第8半导体层88中的源/漏区层6、8之间，设置其一个侧面延伸到第7半导体层87、与第1栅电极层88A具有大致相同的杂质浓度、而且具有相同电位的p型的第4栅电极层88D。
此外，第1栅电极层88A、第2栅电极层88B、第3栅电极层88C及第4栅电极层88D的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
此外，为了实现常闭型横型接合型场效应晶体管，可以将第1栅电极层88A和第2栅电极层88B最接近的面彼此之间的间隔(w81)，设置成小于第3半导体层83与第1栅电极层88A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；第2栅电极层88B和第3栅电极层88C最接近的面彼此之间的间隔(w82)，设置成小于第3半导体层83与第1栅电极层88A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
(横型接合型场效应晶体管800的制造方法)
下面，参阅图60～图64，讲述由上述结构构成的横型接合型场效应晶体管800的制造方法。
首先，参阅图60，在由Si等构成的半导体基板2上，通过外延层成长，形成包含p型杂质的厚度约3μm～4μm左右、杂质浓度为1×1016cm-3左右的由SiC构成的第1半导体层81。
然后，参阅图61，在该第1半导体层81上，通过外延层成长，形成包含n型杂质的厚度约1μm～2μm左右、杂质浓度比第1半导体层81高、约为1×1017cm-3～3×1017cm-3左右的由SiC构成的半导体层80A。
再然后，参阅图62，向该半导体层80A中的所定区域，沿着基板2的平面方向(深入方向)，隔开所定间隔，掺入p型杂质，从而分别形成深入方向的膜厚约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的p型的第2半导体层82、n型的第3半导体层83、p型的第4半导体层84、n型的第5半导体层85、p型的第6半导体层86、n型的第7半导体层87及p型的第8半导体层88。
接着，参阅图63，通过向第2半导体层82、第3半导体层83、第4半导体层84、第5半导体层85、第6半导体层86及第7半导体层87中的所定区域，掺入p型杂质，从而在第2半导体层82和第3半导体层83之间、第3半导体层83和第5半导体层85之间、第5半导体层85和第7半导体层87之间、第7半导体层87和第8半导体层88之间，分别形成跨越各自的区域、杂质的浓度约为3×1018cm-3～1×1020cm-3左右的第1栅电极层88A、第2栅电极层88B、第3栅电极层88C及第4栅电极层88D。
再接着，参阅图64，向第2半导体层82、第3半导体层83、第4半导体层84、第5半导体层85、第6半导体层86、第7半导体层87及第8半导体层88中的所定区域，掺入n型杂质，从而沿着第2半导体层82、第3半导体层83、第4半导体层84、第5半导体层85、第6半导体层86、第7半导体层87和第8半导体层88的配置方向，并且夹住第1栅电极层88A、第2栅电极层88B、第3栅电极层88C、以及第4栅电极层88D，形成包含n型杂质的浓度高于第3半导体层83、约为1×1019cm-3～1×1020cm-3左右的源/漏区层6、8。然后，通过图中没有示出的表面热氧化·开口·形成Ni电极、形成绝缘层(OCD等)、接触孔开口·Al布线·形成突起、热处理、形成电阻接触等工序，完成图51所示的本实施方式的横型接合型场效应晶体管800。
(作用效果)
采用由上述结构构成的横型JFET及其制造方法后，由于设置在半导体基板2上的各半导体层，在半导体基板2中，通过沿着邻接的横向配置，从而沿着基板的平面方向形成晶体管结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。另外，通过将第2半导体层82、第3半导体层83、第4半导体层84、第5半导体层85、第6半导体层86、第7半导体层87和第8半导体层88的杂质浓度及膜厚，设置成大致相同，所以可以将横型JFET的ON电阻设定为最小，耐压值设定为最大。
此外，半导体层及栅电极层的设置数量，可以根据横型JFET要求的性能，进行适当的变更。例如，可以采用将半导体层设置为3层、栅电极层设置为4层的结构；还可以采用将半导体层设置为4层、栅电极层设置为3层的结构。
此外，在上述第6～第8实施方式中所示的制造方法中，可以根据器件的厚度(第2半导体层在图中的纵向厚度)，分作数次掺入离子。这时，反复进行各半导体层、各栅电极层、源/漏区层的各工序，直到形成所需厚度的器件为止。
(第9实施方式)
(横型接合型场效应晶体管900的结构)
下面，参阅图65及图66，讲述第9实施方式中的横型接合型场效应晶体管900的结构。
本实施方式中的横型接合型场效应晶体管900的结构特点，与上述横型接合型场效应晶体管600一样，是将pn结及栅电极层横向配置。
该横型接合型场效应晶体管900，设置着位于由Si等构成的半导体基板2上的包含p型杂质的第1半导体层91；位于该第1半导体层91上，包含p型杂质的第2半导体层92；位于第1半导体层91上，而且沿着与第2半导体层92横向邻接、包含n型杂质的第3半导体层93；位于第1半导体层91上，而且与第3半导体层93横向邻接、包含p型杂质的第4半导体层94；位于第1半导体层91上，而且与第4半导体层94横向邻接、包含n型杂质的第5半导体层95；位于第1半导体层91上，而且与第5半导体层95横向邻接、包含p型杂质的第6半导体层96。
在这里，第1半导体层91的材质为SiC，膜厚约3μm～4μm左右，杂质浓度为1×1016cm-3左右；第2半导体层92、第3半导体层93、第4半导体层94、第5半导体层95及第6半导体层96的材质为SiC，膜厚约0.5μm～1.0μm左右，杂质浓度为1×1017cm-3～3×1017cm-3左右。此外，第2半导体层92～第6半导体层96的膜厚，表示图14的深入方向的厚度。
在第2半导体层92、第3半导体层93、第4半导体层94、第5半导体层95及第6半导体层96中，隔开所定的间隔，设置包含n型杂质的浓度高于所述第3半导体层93及第5半导体层95的杂质浓度的源/漏区层6、8。源/漏区层6、8的杂质浓度，设定为1×1019cm-3～1×1020cm-3左右。
在第2半导体层92中的源/漏区层6、8之间，设置其一个侧面延伸到第3半导体层93、包含p型杂质浓度高于第3半导体层93的杂质浓度的第1栅电极层98A。
另外，在第4半导体层94中的源/漏区层6、8之间，设置其一个侧面延伸到第3半导体层93、另一个侧面延伸到第5半导体层95、与第1栅电极层98A具有大致相同的杂质浓度、而且具有相同电位的p型的第2栅电极层98B。
另外，在第6半导体层96中的源/漏区层6、8之间，设置其一个侧面延伸到第5半导体层95、与第1栅电极层98A具有大致相同的杂质浓度、而且具有相同电位的p型的第3栅电极层98C。
另外，在被第1栅电极层98A和第2栅电极层98B夹住第3半导体层93中，设置与第1栅电极层98A具有大致相同的杂质浓度、而且具有相同电位的p型的第1杂质掺入区99A。
另外，在被第2栅电极层98B和第3栅电极层98C夹住第5半导体层95中，设置与第1栅电极层98A具有大致相同的杂质浓度、而且具有相同电位的p型的第2杂质掺入区99B。
此外，在图65中，示出设置一层第1杂质掺入区99A及第2杂质掺入区99B的情况，但为了扩大通道总宽度、降低ON电阻、实现常闭型的横型接合型场效应晶体管，可以在半导体层内分别设置多层第1杂质掺入区99A及第2杂质掺入区99B。
此外，第1栅电极层98A、第2栅电极层98B、第3栅电极层98C、第1杂质掺入区99A、第2杂质掺入区99B、以及第3杂质掺入区99C的杂质浓度，设定为3×1018cm-3～1×1020cm-3左右。
此外，为了实现常闭型横型接合型场效应晶体管，可以将第1栅电极层98A和第1杂质掺入区99A的最接近的面彼此之间的间隔(w91)，设置成小于第3半导体层93与第1栅电极层98A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；第1杂质掺入区99A和第2栅电极层98B最接近的面彼此之间的间隔(w92)，设置成小于第3半导体层93与第1栅电极层98A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；第2栅电极层98B和第2杂质掺入区99B的最接近的面彼此之间的间隔(w93)，设置成小于第3半导体层93与第1栅电极层98A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；第2杂质掺入区99B和第3栅电极层98C最接近的面彼此之间的间隔(w94)，设置成小于第3半导体层93与第1栅电极层98A接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
(横型接合型场效应晶体管900的制造方法)
下面，参阅图67～图71，讲述由上述结构构成的横型接合型场效应晶体管900的制造方法。
首先，参阅图67，在由Si等构成的半导体基板2上，通过外延层成长，形成包含p型杂质的厚度约3μm～4μm左右、杂质浓度为1×1016cm-3左右的由SiC构成的第1半导体层91。
然后，参阅图68，在该第1半导体层91上，通过外延层成长，形成包含n型杂质的厚度约1μm～2μm左右、杂质浓度比第1半导体层81高、约为1×1017cm-3～3×1017cm-3左右的由SiC构成的半导体层90A。
再然后，参阅图69，向该半导体层90A中的所定区域，沿着基板2的平面方向(深入方向)，隔开所定间隔，掺入p型杂质，从而分别形成深入方向的膜厚约0.5μm～1.0μm左右、杂质浓度约为1×1017cm-3～3×1017cm-3左右的p型的第2半导体层92、n型的第3半导体层93、p型的第4半导体层94、n型的第5半导体层95、及p型的第6半导体层96。
接着，参阅图70，向第2半导体层92、第3半导体层93、第4半导体层94、第5半导体层95及第6半导体层96中的所定区域，掺入p型杂质，从而在第2半导体层92和第3半导体层93之间、第3半导体层93和第5半导体层95之间、第5半导体层95和第6半导体层96之间，分别形成跨越各自的区域、杂质的浓度约为3×1018cm-3～1×1020cm-3左右的第1栅电极层98A、第2栅电极层98B及第3栅电极层98C。另外，同时，在第3半导体层93及第5半导体层95中，形成与第1栅电极层98A、第2栅电极层98B及第3栅电极层98C具有大致相同的杂质浓度(约为3×1018cm-3～1×1020cm-3左右)、而且具有相同电位的第1杂质掺入区99A及第2杂质掺入区99B。
再接着，参阅图71，向第2半导体层92、第3半导体层93、第4半导体层94、第5半导体层95及第6半导体层96中的所定区域，掺入n型杂质，从而沿着第2半导体层92、第3半导体层93、第4半导体层94、第5半导体层95及第6半导体层96的配置方向，并且夹住第1栅电极层98A、第2栅电极层98B、第3栅电极层98C、第1杂质掺入区99A及第2杂质掺入区99B，形成包含n型杂质的浓度高于第3半导体层93、约为1×1019cm-3～1×1020cm-3左右的源/漏区层6、8。然后，通过图中没有示出的表面热氧化·开口·形成Ni电极、形成绝缘层(OCD等)、接触孔开口·Al布线·形成突起、热处理、形成电阻接触等工序，完成图65所示的本实施方式的横型接合型场效应晶体管900。
(作用效果)
采用由上述结构构成的横型JFET及其制造方法后，由于设置在半导体基板2上的各半导体层，在半导体基板2中，通过沿着邻接的横向配置，从而沿着基板的平面方向形成晶体管结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。另外，通过将第2半导体层92、第3半导体层93、第4半导体层94、第5半导体层95、第6半导体层96的杂质浓度及膜厚，设置成大致相同，所以可以将横型JFET的ON电阻设定为最小，耐压值设定为最大。
此外，半导体层、栅电极层及杂质掺入区的设置数量，可以根据横型JFET要求的性能决定。例如，可以采用将半导体层设置为3层、栅电极层设置为2层、杂质掺入区设置为1层的结构；还可以采用将半导体层设置为4层、栅电极层设置为2层、杂质掺入区设置为2层的结构。
此外，本文展示的实施方式，在所有方面都只不过是示例而已，并非限制。本发明的范围，并不限于以上讲述的内容，而见之于权利要求书所阐述的范围，包括与权利要求的范围均等的含义及在范围内的所有的变更。
采用根据本发明的一种横型场效应晶体管及其制造方法后，由于沿着半导体基板上的各半导体层的层叠方向纵向形成晶体管结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。
另外，采用根据本发明的另一种横型场效应晶体管及其制造方法后，由于是采用在多个横型JFET中纵向配置pn结、横向配置栅电极层的结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。
另外，采用根据本发明的又一种横型场效应晶体管及其制造方法后，由于将设置在半导体基板上的各半导体层，沿着在半导体基板上邻接的横向配置，从而沿着基板的平面方向形成晶体管结构，所以与现有技术的结构相比，可以进一步降低元件的ON电阻。

Claims (59)

1.一种横型接合型场效应晶体管，其特征在于，包括：
位于半导体基板(2)上的包含第1导电型(p)杂质的第1半导体层(11)；
位于所述第1半导体层(11)上，包含浓度高于所述第1半导体层(11)的杂质浓度的第2导电型(n)杂质的第2半导体层(12)；
位于所述第2半导体层(12)上，包含第1导电型(p)杂质的第3半导体层(13)；
位于所述第3半导体层(13)上，包含第2导电型(n)杂质的第4半导体层(14)；
位于所述第4半导体层(14)上，包含第1导电型(p)杂质的第5半导体层(15)；
在所述第5半导体层(15)中，设置成隔开所定的间隔且下面延伸到所述第2半导体层(12)，并包含浓度高于所述第2半导体层(12)及所述第4半导体层(14)的杂质浓度的第2导电型杂质的源区层和漏区层(6、8)；
在所述第3半导体层中的所述源区层和漏区层(6、8)之间，设置成下面延伸到所述第2半导体层(12)，并包含浓度高于所述第2半导体层(12)的杂质浓度的第1导电型(p)杂质的第1栅电极层(18A)；以及
在所述第5半导体层(15)中的所述源区层和漏区层(6、8)之间，设置成下面延伸到所述第4半导体层(14)，并具有与所述第1栅电极层(18A)大致相同的杂质浓度、且具有相同电位、包含第1导电型杂质(p)的第2栅电极层(18B)，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
2.如权利要求1所述的横型接合型场效应晶体管，其特征在于：所述第2半导体层(12)、所述第3半导体层(13)、所述第4半导体层(14)和所述第5半导体层(15)的杂质浓度和膜厚大致相同。
3.如权利要求1所述的横型接合型场效应晶体管，其特征在于：所述第1半导体层(11)的最上部与所述第1栅电极(18A)的最下部之间的间隔(w11)，小于所述第2半导体层(12)与所述第1栅电极层(18A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；
所述第3半导体层(13)的最上部与所述第2栅电极层(18B)的最下部之间的间隔(w12)，小于所述第4半导体层(14)与所述第2栅电极层(18B)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔。
4.如权利要求1所述的横型接合型场效应晶体管，其特征在于：在所述第3半导体层(13)和所述第4半导体层(14)之间，具有1个或2个以上的与所述第2半导体层(12)、所述第3半导体层(13)和所述第1栅电极层(18A)大致相同结构的单位晶体管结构。
5.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(21)；
位于所述第1半导体层(21)上，包含浓度高于所述第1半导体层(21)的杂质浓度的第2导电型(n)杂质的第2半导体层(22)；
位于所述第2半导体层(22)上，包含第1导电型(p)杂质的第3半导体层(23)；
位于所述第3半导体层(23)上，包含第2导电型(n)杂质的第4半导体层；
位于所述第4半导体层(24)上，包含第1导电型(p)杂质的第5半导体层(25)；
在所述第5半导体层(25)中，隔开所定的间隔，设置下面延伸到所述第2半导体层(22)、包含浓度高于所述第2半导体层(22)及所述第4半导体层(24)的杂质浓度的第2导电型杂质的源区层和漏区层(6、8)；
在所述第3半导体层(23)中的所述源区层和漏区层(6、8)之间，设置下面延伸到所述第2半导体层(22)、包含浓度高于所述第2半导体层(22)的杂质浓度的第1导电型(p)杂质的第1栅电极层(28A)；
在所述第5半导体层(25)中的所述源区层和漏区层(6、8)之间，设置下面延伸到所述第4半导体层(24)、与所述第1栅电极层(28A)具有大致相同的杂质浓度、而且具有相同电位、包含第1导电型杂质(p)的第2栅电极层(28B)；
在被所述第1半导体层(21)和所述第1栅电极层(28A)夹持的所述第2半导体层(22)中，与所述第1栅电极(28A)具有大致相同的杂质浓度、而且具有相同电位的第1导电型(p)的第1杂质掺入区(29A)；以及
在被所述第3半导体层(23)和所述第2栅电极层(28B)夹持的所述第4半导体层(24)中，与所述第1栅电极(28A)具有大致相同的杂质浓度、而且具有相同电位的第1导电型(p)的第2杂质掺入区(29B)，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
6.如权利要求5所述的横型接合型场效应晶体管，其特征在于：所述第2半导体层(22)、所述第3半导体层(23)、所述第4半导体层(24)和所述第5半导体层(25)的杂质浓度和膜厚，大致相同。
7.如权利要求5所述的横型接合型场效应晶体管，其特征在于：所述第1半导体层(21)的最上部和所述第1杂质掺入区(29A)的最下部之间的间隔(w21)，小于所述第2半导体层(22)和所述第1杂质掺入区(29A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；
所述第1杂质掺入区(29A)的最上部和所述第1栅电极层(28A)的最下部之间的间隔(w22)，小于所述第2半导体层(22)和所述第1栅电极层(28A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；
所述第3半导体层(23)的最上部和所述第2杂质掺入区(29B)的最下部之间的间隔(w23)，小于所述第4半导体层(24)和所述第2杂质掺入区(29B)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；
所述第2杂质掺入区(29B)的最上部和所述第2栅电极层(28B)的最下部之间的间隔(w24)，小于所述第4半导体层(24)和所述第2栅电极层(28B)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
8.如权利要求5所述的横型接合型场效应晶体管，其特征在于：在所述第3半导体层(23)和所述第4半导体层(24)之间，具有1个或2个以上的与所述第2半导体层(22)、所述第3半导体层(23)、所述第1栅电极层(28A)和所述第1杂质掺入区(29A)大致相同结构的单位晶体管结构。
9.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(31)；
位于所述第1半导体层(31)上，包含浓度高于所述第1半导体层(31)的杂质浓度的第2导电型(n)杂质的第2半导体层(32)；
位于所述第2半导体层(32)上，包含第1导电型(p)杂质的第3半导体层(33)；
位于所述第3半导体层(33)上，包含第2导电型(n)杂质的第4半导体层(34)；
位于所述第4半导体层(34)上，包含第1导电型(p)杂质的第5半导体层(35)；
在所述第5半导体层(35)中，隔开所定的间隔，设置下面延伸到所述第2半导体层、包含浓度高于所述第2半导体层(32)及所述第4半导体层(34)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)；
在所述第3半导体层(33)中的所述源区层和漏区层(6、8)之间，设置下面延伸到所述第2半导体层(32)、上面延伸到所述第4半导体层(34)、包含浓度高于所述第2半导体层(32)及所述第4半导体层(34)的杂质浓度的第1导电型(p)杂质的第1栅电极层(38A)；以及
在所述第5半导体层(35)中的所述源区层和漏区层(6、8)之间，设置下面延伸到所述第4半导体层、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位、包含第1导电型杂质(p)的第2栅电极层(38B)，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
10.如权利要求9所述的横型接合型场效应晶体管，其特征在于：所述第2半导体层(32)、所述第3半导体层(33)、所述第4半导体层(34)和所述第5半导体层(35)的杂质浓度和膜厚，大致相同。
11.如权利要求9所述的横型接合型场效应晶体管，其特征在于：所述第1半导体层(31)的最上部和所述第1栅电极层(38A)的最下部之间的间隔(w31)，小于所述第2半导体层(32)和所述第1栅电极层(38A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；
所述第1栅电极层(38A)的最上部和所述第2栅电极层(38B)的最下部之间的间隔(w32)，小于所述第4半导体层(34)和所述第1栅电极层(38A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
12.如权利要求9所述的横型接合型场效应晶体管，其特征在于：在所述第4半导体层(34)和所述第5半导(35)体层之间，具有1个或2个以上的与所述第3半导体层(33)、所述第4半导体层(34)、所述第1栅电极层(38A)大致相同结构的单位晶体管结构。
13.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(41)；
位于所述第1半导体层(41)上，包含浓度高于所述第1半导体层(41)的杂质浓度的第2导电型(n)杂质的第2半导体层(42)；
位于所述第2半导体层(42)上，包含第1导电型(p)杂质的第3半导体层(43)；
位于所述第3半导体层43上，包含第2导电型(n)杂质的第4半导体层(44)；
位于所述第4半导体层(44)上，包含第1导电型(p)杂质的第5半导体层(45)；
在所述第5半导体层(45)中，隔开所定的间隔，设置下面延伸到所述第2半导体层(42)、包含浓度高于所述第2半导体层(42)及所述第4半导体层(44)的杂质浓度的第2导电型杂质的源区层和漏区层(6、8)；
在所述第3半导体层(43)中的所述源区层和漏区层(6、8)之间，设置下面延伸到所述第2半导体层(42)、上面延伸到所述第4半导体层(44)、包含浓度高于所述第2半导体层(42)及所述第4半导体层(44)的杂质浓度的杂质的第1导电型(p)的第1栅电极层(48A)；
在所述第5半导体层(45)中的所述源区层和漏区层(6、8)之间，设置成下面延伸到所述第4半导体层(44)、与所述第1栅电极层(48A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第2栅电极层(48B)；
在被所述第1半导体层(41)和所述第1栅电极层(48A)夹持的所述第2半导体层(42)中，与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第1杂质掺入区(49A)；以及
在被所述第1栅电极层(48A)和所述第2栅电极层(48B)夹持的所述第4半导体层(44)中，与所述第1栅电极层(48A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第2杂质掺入区(49B)，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
14.如权利要求13所述的横型接合型场效应晶体管，其特征在于：所述第2半导体层(42)、所述第3半导体层(43)、所述第4半导体层(44)和所述第5半导体层(45)的杂质浓度和膜厚，大致相同。
15.如权利要求13所述的横型接合型场效应晶体管，其特征在于：所述第1半导体层(41)的最上部和所述第1杂质掺入区(49A)的最下部之间的间隔(w43)，小于所述第2半导体层(42)和所述第1杂质掺入区(49A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔；
所述第1杂质掺入区(49A)的最上部和所述第1栅电极层(48A)的最下部之间的间隔(w44)，小于所述第2半导体层(42)和所述第1栅电极层(48A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；
所述第1栅电极层(48A)的最上部和所述第2杂质掺入区(49B)的最下部之间的间隔(w45)，小于所述第4半导体层(44)和所述第2杂质掺入区(49B)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；
所述第2杂质掺入区(49B)的最上部和所述第2栅电极层(48B)的最下部之间的间隔(w46)，小于所述第4半导体层(44)和所述第2栅电极层(48B)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
16.如权利要求13所述的横型接合型场效应晶体管，其特征在于：在所述第4半导体层(44)和所述第5半导体层(45)之间，具有1个或2个以上的与所述第3半导体层(43)、所述第4半导体层(44)、所述第1栅电极层(48A)和所述第2杂质掺入区(49B)大致相同结构的单位晶体管结构。
17.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(51)；
位于所述第1半导体层(51)上，包含浓度高于所述第1半导体层的杂质浓度的第2导电型(n)杂质的第2半导体层(52)；
位于所述第2半导体层(52)上，包含第1导电型(p)杂质的第3半导体层(53)；
位于所述第3半导体层(53)上，包含第2导电型(n)杂质的第4半导体层(54)；
位于所述第4半导体层(54)上，包含第1导电型(p)杂质的第5半导体层(55)；
在所述第5半导体层(55)中，隔开所定的间隔，设置下面延伸到所述第2半导体层(52)、包含浓度高于所述第2半导体层(52)及所述第4半导体层(54)的杂质浓度的第2导电型杂质的源区层和漏区层(6、8)；
在所述第5半导体层(55)中的所述源区层和漏区层(6、8)之间，设置下面延伸到所述第2半导体层(52)、包含浓度高于所述第2半导体层(52)的杂质浓度的第1导电型(p)杂质的第1栅电极层(58A)；以及
在所述第5半导体层(55)中的所述源区层和漏区层(6、8)之间，设置下面延伸到所述第2半导体层(52)、并在半导体层平面内垂直于源区指向漏区的方向和所述第1栅电极层(58A)隔开规定间隔的、与所述第1栅电极层(58A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第2栅电极层(58B)，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
18.如权利要求17所述的横型接合型场效应晶体管，其特征在于：所述第2半导体层(52)、所述第3半导体层(53)、所述第4半导体层(54)和所述第5半导体层(55)的杂质浓度和膜厚，大致相同。
19.如权利要求17所述的横型接合型场效应晶体管，其特征在于：所述第1栅电极层(58A)和所述第2栅电极层(58B)之间的间隔(w51)，小于所述第2半导体层(52)和所述第1栅电极层(58A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍，并且小于所述第4半导体层(54)和所述第1栅电极层(58A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
20.如权利要求17所述的横型接合型场效应晶体管，其特征在于：所述第1栅电极层(58A)和所述第2栅电极层(58B)之间，包括1个下面延伸到所述第2半导体层(52)、与所述第1栅电极层(58A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的杂质掺入区(59A)。
21.如权利要求20所述的横型接合型场效应晶体管，其特征在于：所述第1栅电极层(58A)和所述杂质掺入区(59A)之间的间隔(w51)以及所述杂质掺入区(59A)和所述第2栅电极层(58B)之间的间隔(w52)，小于所述第2半导体层(52)和所述第1栅电极层(58A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍，并且小于所述第4半导体层(54)和所述第1栅电极层(58A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
22.如权利要求21所述的横型接合型场效应晶体管，其特征在于：所述杂质掺入区(59A)，设置2个以上。
23.如权利要求21所述的横型接合型场效应晶体管，其特征在于：离所述第1栅电极层(58A)最近的所述杂质掺入区(59A)与所述第1栅电极层(58A)之间的间隔(w51)、所述杂质掺入区彼此之间的间隔(w53)、以及离所述第2栅电极层(58B)最近的所述杂质掺入区(59B)与所述第2栅电极层(58B)之间的间隔(w54)，都小于所述第2半导体层(52)和所述第1栅电极层(58A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍，并且小于所述第4半导体层(54)和所述第1栅电极层(58A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
24.如权利要求17所述的横型接合型场效应晶体管，其特征在于：在所述第4半导体层(54)和所述第5半导体层(55)之间，具有1个以上和所述第3半导体层(53)与所述第4半导体层(54)大致相同的结构。
25.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(61)；
位于所述第1半导体层(61)上，包含第1导电型(p)杂质的第2半导体层(62)；
位于所述第1半导体层(61)上，而且与所述第2半导体层(62)邻接，包含第2导电型(n)杂质的第3半导体层(63)；
在所述第2半导体层(62)及所述第3半导体层(63)中，隔开所定的间隔设置，包含浓度高于所述第3半导体层(63)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)；以及
在所述第2半导体层(62)中的所述源区层和漏区层(6、8)之间，设置其一个侧面延伸到所述第3半导体层(63)、包含浓度高于所述第3半导体层(63)的杂质浓度的第1导电型(p)杂质的栅电极层(68A)，
第2半导体层、第3半导体层的杂质浓度大致相同。
26.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(61)；
位于所述第1半导体层(61)上，包含第1导电型(p)杂质的第2半导体层(62)；
位于所述第1半导体层(61)上，而且与所述第2半导体层(62)邻接，包含第2导电型(n)杂质的第3半导体层(63)；
位于所述第1半导体层(61)上，而且与所述第3半导体层(63)邻接，包含第1导电型(p)杂质的第4半导体层(64)；
位于所述第1半导体层(61)上，而且与所述第4半导体层(64)邻接，包含第2导电型(n)杂质的第5半导体层(65)；
在所述第2半导体层(62)、所述第3半导体层(63)、所述第4半导体层(64)及所述第5半导体层(65)中，隔开所定间隔设置、包含浓度高于所述第3半导体层(63)及所述第5半导体层(65)的杂质浓度的第2导电型杂质的源区层和漏区层(6、8)；
在所述第2半导体层(62)中的所述源区层和漏区层(6、8)之间设置，其一个侧面延伸到所述第3半导体层(63)，包含浓度高于所述第3半导体层(63)的杂质浓度的第1导电型(p)杂质的第1栅电极层(68A)；以及
在所述第4半导体层(64)中的所述源区层和漏区层(6、8)之间设置，其一个侧面延伸到所述第5半导体层(65)，和所述第1栅电极层(68A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第2栅电极层(68B)，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
27.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(61)；
位于所述第1半导体层(61)上，包含第1导电型(p)杂质的第2半导体层(62)；
位于所述第1半导体层(61)上，而且与所述第2半导体层(62)邻接，包含所述第2导电型(n)杂质的第3半导体层(63)；
位于所述第1半导体层(61)上，而且与所述第3半导体层(63)邻接，包含第1导电型(p)杂质的第4半导体层64；
在所述第2半导体层(62)、所述第3半导体层(63)及所述第4半导体层(64)中，隔开所定的间隔设置、包含浓度高于所述第3半导体层的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)；以及
在所述第2半导体层(62)中的所述源区层和漏区层(6、8)之间设置，其一个侧面延伸到所述第3半导体层(63)、包含浓度高于所述第3半导体层(63)的杂质浓度的第1导电型(p)杂质的栅电极层(68A)，
所述第2半导体层、所述第3半导体层、及所述第4半导体层的杂质浓度大致相同。
28.如权利要求27所述的横型接合型场效应晶体管，其特征在于；所述第2半导体层(62)、所述第3半导体层(63)和所述第4半导体层(64)的杂质浓度和膜厚，大致相同。
29.如权利要求27所述的横型接合型场效应晶体管，其特征在于：所述栅电极层(68A)和所述第4半导体层(64)之间的间隔(w61)，小于所述第3半导体层(63)和所述栅电极层(68A)的接合中的在扩散电位的作用下扩大的耗尽层的间隔。
30.如权利要求27所述的横型接合型场效应晶体管，其特征在于：在所述第3半导体层(63)和所述第4半导体层(64)之间，具有1个或2个以上的与所述第2半导体层(62)、所述第3半导体层(63)和所述栅电极层(68A)大致相同结构的单位晶体管结构。
31.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(71)；
位于所述第1半导体层(71)上，包含第1导电型(p)杂质的第2半导体层(72)；
位于所述第1半导体层(71)上，而且与所述第2半导体层(72)邻接，包含第2导电型(n)杂质的第3半导体层(73)；
在所述第2半导体层(72)和所述第3半导体层(73)中，隔开所定的间隔设置、包含浓度高于所述第3半导体层(73)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)；
在所述第2半导体层(72)中的所述源区层和漏区层(6、8)之间设置，其一个侧面延伸到所述第3半导体层(73)，包含浓度高于所述第3半导体层(73)的杂质浓度的第1导电型(p)杂质的栅电极层(78A)；以及
在被所述栅电极层(78A)和所述第3半导体层(73)中不与所述栅电极层(78A)相接的面所夹住的所述第3半导体层(73)中，和所述栅电极层(78A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的杂质掺入区(79A)，
第2半导体层、第3半导体层的杂质浓度大致相同。
32.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(71)；
位于所述第1半导体层(71)上，包含第1导电型(p)杂质的第2半导体层(72)；
位于所述第1半导体层(71)上，而且与所述第2半导体层(72)邻接，包含第2导电型(n)杂质的第3半导体层(73)；
位于所述第1半导体层(71)上，而且与所述第3半导体层(73)邻接，包含第1导电型(p)杂质的第4半导体层(74)；
位于所述第1半导体层(71)上，而且与所述第4半导体层(74)邻接，包含第2导电型(n)杂质的第5半导体层(75)；
在所述第2半导体层(72)、所述第3半导体层(73)、所述第4半导体层(74)及所述第5半导体层(75)中，隔开所定的间隔设置、包含浓度高于所述第3半导体层(73)及所述第5半导体层(75)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)；
在所述第2半导体层(72)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第3半导体层(73)、包含浓度高于所述第3半导体层(73)的杂质浓度的第1导电型(p)杂质的第1栅电极层(78A)；
在所述第4半导体层(74)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第5半导体层(75)、与所述第1栅电极层(78A)具有大致相同的杂质浓度，而且具有相同电位、包含第1导电型杂质(p)的第2栅电极层(78B)；
在被所述第4半导体层(74)和所述第1栅电极层(78A)夹住的所述第3半导体层(73)中，具有和所述第1栅电极层(78A)大致相同的杂质浓度，而且具有相同的电位的第1导电型(p)的第1杂质掺入区(79A)；以及
在被所述第2栅电极层(78B)和所述第5半导体层(75)中不与所述第2栅电极层(78B)相接的面所夹住的所述第5半导体层(75)中，具有和所述第1栅电极层(78A)大致相同的杂质浓度，而且具有相同的电位的第1导电型(p)的第2杂质掺入区(79B)，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
33.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(71)；
位于所述第1半导体层(71)上，包含第1导电型(p)杂质的第2半导体层(72)；
位于所述第1半导体层(71)上，而且与所述第2半导体层(72)邻接，包含第2导电型(n)杂质的第3半导体层(73)；
位于所述第1半导体层(71)上，而且与所述第3半导体层(73)邻接，包含第1导电型(p)杂质的第4半导体层(74)；
在所述第2半导体层(72)、所述第3半导体层(73)及所述第4半导体层(74)中，隔开所定的间隔设置、包含浓度高于所述第3半导体层(73)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)；
在所述第2半导体层(72)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第3半导体层(73)、包含浓度高于所述第3半导体层(73)的杂质浓度的第1导电型(p)杂质的第1栅电极层(78A)；以及
在被所述第4半导体层(74)和所述第1栅电极层(78A)夹住的所述第3半导体层(73)中，具有和所述第1栅电极层(78A)大致相同的杂质浓度，而且具有相同的电位的第1导电型(p)的杂质掺入区(79A)，
所述第2半导体层、所述第3半导体层、及所述第4半导体层的杂质浓度大致相同。
34.如权利要求33所述的横型接合型场效应晶体管，其特征在于：所述第2半导体层(72)、第3半导体层(73)和所述第4半导体层(74)的杂质浓度和膜厚大致相同。
35.如权利要求33所述的横型接合型场效应晶体管，其特征在于：所述栅电极层(78A)和所述杂质掺入区(79A)之间的间隔(w71)，小于所述第3半导体层(73)和所述栅电极层(78A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；
所述杂质掺入区(79A)和所述第4半导体层(74)之间的间隔，小于所述第3半导体层(73)和所述栅电极层(78A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔。
36.如权利要求33所述的横型接合型场效应晶体管，其特征在于：在所述第3半导体层(73)和所述第4半导体层(74)之间，具有1个或2个以上的与所述第2半导体层(72)、所述第3半导体层(73)、所述栅电极层(78A)、和所述杂质掺入区(79A)大致相同结构的单位晶体管结构。
37.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的包含第1导电型(p)杂质的第1半导体层(81)；
位于所述第1半导体层(81)上，包含第1导电型(p)杂质的第2半导体层(82)；
位于所述第1半导体层(81)上，而且与所述第2半导体层(82)邻接，包含第2导电型(n)杂质的第3半导体层(83)；
位于所述第1半导体层(81)上，而且与所述第3半导体层(83)邻接，包含第1导电型(p)杂质的第4半导体层(84)；
在所述第2半导体层(82)、所述第3半导体层(83)及所述第4半导体层(84)中，隔开所定的间隔设置、包含浓度高于所述第3半导体层(83)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)；
在所述第2半导体层(82)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第3半导体层(83)、包含浓度高于所述第3半导体层(83)的杂质浓度的第1导电型(p)杂质的第1栅电极层(88A)；以及
在所述第4半导体层(84)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第3半导体层(83)、与所述第1栅电极层(88A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第2栅电极层(88B)，
所述第2半导体层、所述第3半导体层、及所述第4半导体层的杂质浓度大致相同。
38.如权利要求37所述的横型接合型场效应晶体管，其特征在于：所述第2半导体层(82)、所述第3半导体层(83)和所述第4半导体层(84)的杂质浓度和膜厚，大致相同。
39.如权利要求37所述的横型接合型场效应晶体管，其特征在于：所述第1栅电极层(88A)和所述第2栅电极层(88B)的最接近的面彼此之间的间隔(w81)，小于所述第3半导体层(73)和所述第1栅电极层(88A)结合中的在扩散电位的作用下扩大的耗尽层的间隔的2倍。
40.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(81)；
位于所述第1半导体层(81)上，包含第1导电型(p)杂质的第2半导体层(82)；
位于所述第1半导体层(81)上，而且与所述第2半导体层(82)邻接，包含第2导电型(n)杂质的第3半导体层(83)；
位于所述第1半导体层(81)上，而且与所述第3半导体层(83)邻接，包含第1导电型(p)杂质的第4半导体层(84)；
位于所述第1半导体层(81)上，而且与所述第4半导体层(84)邻接，包含第2导电型(n)杂质的第5半导体层(85)；
位于所述第1半导体层(81)上，而且与所述第5半导体层(85)邻接，包含第1导电型(p)杂质的第6半导体层(86)；
在所述第2半导体层(82)、所述第3半导体层(83)、所述第4半导体层(84)、所述第5半导体层(85)及所述第6半导体层(86)中，隔开所定的间隔设置、包含浓度高于所述第3半导体层(83)及所述第5半导体层(85)杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)；
在所述第2半导体层(82)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第3半导体层(83)、包含浓度高于所述第3半导体层(83)的杂质浓度的第1导电型(p)杂质的第1栅电极层(88A)；
在所述第4半导体层(84)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第3半导体层(83)、另一方的侧面延伸到所述第5半导体层(85)、与所述第1栅电极层(88A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第2栅电极层(88B)；以及
在所述第6半导体层(86)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第5半导体层(85)、与所述第1栅电极层具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第3栅电极层(88C)，
所述第2半导体层、所述第3半导体层、所述第4半导体层、所述第5半导体层及所述第6半导体层的杂质浓度大致相同。
41.如权利要求40所述的横型接合型场效应晶体管，其特征在于：所述第2半导体层(82)、所述第3半导体层(83)、所述第4半导体层(84)、所述第5半导体层(85)和所述第6半导体层(86)的杂质浓度和膜厚，大致相同。
42.如权利要求40所述的横型接合型场效应晶体管，其特征在于：所述第1栅电极层(88A)与所述第2栅电极层(88B)的最接近的面彼此的间隔(w81)，小于所述第3半导体层(83)和所述第1栅电极层(88A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；
所述第2栅电极层(88B)与所述第3栅电极层(88C)的最接近的面彼此的间隔(w82)，小于所述第3半导体层(83)和所述第1栅电极层(88A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
43.如权利要求40所述的横型接合型场效应晶体管，其特征在于：在所述第5半导体层(85)和所述第6半导体层(86)之间，具有1个以上的与所述第4半导体层(84)、所述第5半导体层(85)和所述第2栅电极层(88B)大致相同结构的单位晶体管结构。
44.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(91)；
位于所述第1半导体层(91)上，包含第1导电型(p)杂质的第2半导体层(92)；
位于所述第1半导体层(91)上，而且与所述第2半导体层(92)邻接，包含第2导电型(n)杂质的第3半导体层(93)；
位于所述第1半导体层(91)上，而且与所述第3半导体层(93)邻接，包含第1导电型(p)杂质的第4半导体层(94)；
在所述第2半导体层(92)、所述第3半导体层(93)及所述第4半导体层(94)中，隔开所定的间隔设置、包含浓度高于所述第3半导体层(93)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)；
在所述第2半导体层(92)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第3半导体层(93)、包含第1导电型(p)杂质的浓度高于所述第3半导体层(93)的杂质浓度的第1栅电极层(98A)；
在所述第4半导体层(94)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第3半导体层(93)、与所述第1栅电极层(98A)具有大致相同的杂质浓度，而且具有相同的电位、包含第1导电型杂质(p)的第2栅电极层(98B)；以及
在被所述第1栅电极层(98A)和所述第2栅电极层(98B)夹住的所述第3半导体层(93)中，具有和所述第1栅电极层(98A)大致相同的杂质浓度，而且具有相同的电位的第1导电型(P)的第1杂质掺入区(99A)，
所述第2半导体层、所述第3半导体层、及所述第4半导体层的杂质浓度大致相同。
45.如权利要求44所述的横型接合型场效应晶体管，其特征在于：所述第2半导体层(92)、所述第3半导体层(93)和所述第4半导体层(94)的杂质浓度和膜厚，大致相同。
46.如权利要求44所述的横型接合型场效应晶体管，其特征在于：所述第1栅电极层(98A)和所述杂质掺入区(99A)的最接近的面彼此之间的间隔(w91)，小于所述第3半导体层(93)和所述第1栅电极层(98A)结合中的在扩散电位的作用下扩大的耗尽层的间隔的2倍；
所述杂质掺入区(99A)和所述第2栅电极层(98B)的最接近的面彼此之间的间隔(w92)，小于所述第3半导体层(93)和所述第1栅电极层(98A)结合中的在扩散电位的作用下扩大的耗尽层的间隔的2倍。
47.一种横型接合型场效应晶体管，其特征在于，具有：
位于半导体基板(2)上的、包含第1导电型(p)杂质的第1半导体层(91)；
位于所述第1半导体层(91)上，包含第1导电型(p)杂质的第2半导体层(92)；
位于所述第1半导体层(91)上，而且与所述第2半导体层(92)邻接，包含第2导电型(n)杂质的第3半导体层(93)；
位于所述第1半导体层(91)上，而且与所述第3半导体层(93)邻接，包含第1导电型(p)杂质的第4半导体层(94)；
位于所述第1半导体层(91)上，而且与所述第4半导体层(94)邻接，包含第2导电型(n)杂质的第5半导体层(95)；
位于所述第1半导体层(91)上，而且与所述第5半导体层(95)邻接，包含第1导电型(p)杂质的第6半导体层(96)；
在所述第2半导体层(92)、所述第3半导体层(93)、所述第4半导体层(94)、所述第5半导体层(95)及所述第6半导体层(96)中，隔开所定的间隔设置、包含浓度高于所述第3半导体层(93)及所述第5半导体层(95)杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)；
在所述第2半导体层(92)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第3半导体层(93)、包含浓度高于所述第3半导体层(93)的杂质浓度的第1导电型(p)杂质的第1栅电极层(98A)；
在所述第4半导体层(94)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第3半导体层(93)、另一方的侧面延伸到所述第5半导体层(95)、与所述第1栅电极层(98A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第2栅电极层(98B)；
在所述第6半导体层(96)中的所述源区层和漏区层(6、8)之间设置，其一方的侧面延伸到所述第5半导体层(95)、与所述第1栅电极层(98A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第3栅电极层(98C)；
在被所述第1栅电极层(98A)和所述第2栅电极层(98B)夹住的所述第3半导体层(93)中，具有和所述第1栅电极层(98A)大致相同的杂质浓度，而且具有相同的电位的第1导电型(p)的第1杂质掺入区(99A)；以及
在被所述第2栅电极层(98B)和所述第3栅电极层(98C)夹住的所述第5半导体层(95)中，具有和所述第1栅电极层(98A)大致相同的杂质浓度，而且具有相同的电位的第1导电型(p)的第2杂质掺入区(99B)，
所述第2半导体层、所述第3半导体层、所述第4半导体层、所述第5半导体层及所述第6半导体层的杂质浓度大致相同。
48.如权利要求47所述的横型接合型场效应晶体管，其特征在于：所述第2半导体层(92)、所述第3半导体层(93)、所述第4半导体层(94)、所述第5半导体层(95)和所述第6半导体层(96)的杂质浓度和膜厚，大致相同。
49.如权利要求47所述的横型接合型场效应晶体管，其特征在于：所述第1栅电极层(98A)和所述第1杂质掺入区(99A)的最接近的面彼此的间隔(w91)，小于所述第3半导体层(93)和所述第1栅电极层(98A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；
所述第1杂质掺入区(99A)和所述第2栅电极层(98B)的最接近的面彼此的间隔(w92)，小于所述第3半导体层(93)和所述第1栅电极层(98A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；
所述第2栅电极层(98B)和所述第2杂质掺入区(99B)最接近的面彼此的间隔(w93)，小于所述第3半导体层(93)和所述第1栅电极层(98A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍；
所述第2杂质掺入区(99B)和所述第3栅电极层(98C)最接近的面彼此的间隔(w94)，小于所述第3半导体层(93)和所述第1栅电极层(98A)的接合中的在扩散电位的作用下而扩大的耗尽层的间隔的2倍。
50.如权利要求47所述的横型接合型场效应晶体管，其特征在于：在所述第5半导体层(95)和所述第6半导体层(96)之间，具有1个以上的与所述第4半导体层(94)、所述第5半导体层(95)、所述第2栅电极层(98B)及所述第2杂质掺入区(99B)大致相同结构的单位晶体管结构。
51.一种横型接合型场效应晶体管的制造方法，其特征在于，具有：
在半导体基板(2)上，形成包含第1导电型(p)杂质的第1半导体层(11)的工序；
在所述第1半导体层(11)上，形成包含浓度高于所述第1半导体层(11)的杂质浓度的第2导电型(n)杂质的第2半导体层(12)的工序；
在所述第2半导体层(12)上，形成包含第1导电型(p)杂质的第3半导体层(13)的工序；
向第3半导体层(13)的所定区掺入杂质，形成跨接所述第2半导体层(12)和所述第3半导体层(13)、包含浓度高于所述第2半导体层(12)的杂质浓度的第1导电型(p)杂质的第1栅电极层(18A)的工序；
在所述第3半导体层(13)上，形成包含第2导电型(n)杂质的第4半导体层(14)的工序；
在所述第4半导体层(14)上，形成包含第1导电型(p)杂质的第5半导体层(15)的工序；
向所述第5半导体层(15)的所定区掺如入杂质，形成下面延伸到所述第4半导体层(14)、与所述第1栅电极层(18A)具有大致相同的杂质浓度、而且具有相同电位、包含第1导电型杂质(p)的第2栅电极层(18B)的工序；以及
在所述第1栅电极层(18A)及所述第2栅电极层(18B)的两侧，向所述第5半导体层(15)掺入杂质，形成下面延伸到所述第2半导体层(12)、包含浓度高于所述第2半导体层(12)及所述第4半导体层(14)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)的工序，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
52.一种横型接合型场效应晶体管的制造方法，其特征在于，具有：
在半导体基板(2)上，形成包含第1导电型(p)杂质的第1半导体层(21)的工序；
在所述第1半导体层(21)上，形成包含浓度高于所述第1半导体层(21)的杂质浓度的第2导电型(n)杂质的第2半导体层(22)的工序；
在所述第2半导体层(22)上，形成包含第1导电型(p)杂质的第3半导体层(23)的工序；
向所述第2半导体层(22)的所定区掺入杂质，在所述第2半导体层(22)内，形成第1导电型(p)的第1杂质掺入区(29A)的工序；
跨接所述第2半导体层(22)和所述第3半导体层(23)地掺入杂质，形成包含浓度高于所述第2半导体层(22)的杂质浓度的第1导电型(p)杂质的第1栅电极层(28A)的工序；
在所述第3半导体层(23)上，形成包含第2导电型(n)杂质的第4半导体层(24)的工序；
在所述第4半导体层(24)上，形成包含第1导电型(p)杂质的第5半导体层(25)的工序；
向所述第4半导体层(24)的所定区掺入杂质，在所述第4半导体层(24)内，形成与所述第1栅电极(28A)具有大致相同的杂质浓度、而且具有相同电位的第1导电型(p)的第2杂质掺入区(29B)的工序；
向所述第5半导体层(25)的所定区掺入杂质，形成下面延伸到所述第4半导体层(24)、与所述第1栅电极层(28A)具有大致相同的杂质浓度、而且具有相同电位、包含第1导电型杂质(p)的第2栅电极层(28B)的工序；以及
在所述第1栅电极层(28A)及所述第2栅电极层(28B)的两侧，向所述第5半导体层(25)的所定区掺入杂质，形成下面延伸到所述第2半导体层(22)、包含浓度高于所述第2半导体层(22)及所述第4半导体层(24)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)的工序，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
53.一种横型接合型场效应晶体管的制造方法，其特征在于，具有：
在半导体基板(2)上，形成包含第1导电型(p)杂质的第1半导体层(31)的工序；
在所述第1半导体层(31)上，形成包含浓度高于所述第1半导体层(31)的杂质浓度的第2导电型(n)杂质的第2半导体层(32)的工序；
在所述第2半导体层(32)上，形成包含第1导电型(p)杂质的第3半导体层(33)的工序；
在所述第3半导体层(33)上，形成包含第2导电型(n)杂质的第4半导体层(34)的工序；
向所述第4半导体层(34)的所定区掺入杂质，形成下面延伸到所述第2半导体层(32)、上面延伸到所述第4半导体层(34)、包含浓度高于所述第2半导体层(32)及所述第4半导体层(34)的杂质浓度的第1导电型(p)杂质的第1栅电极层(38A)；
在所述第4半导体层(34)上，形成包含第1导电型(p)杂质的第5半导体层(35)的工序；
向所述第5半导体层(35)的所定区掺入杂质，形成下面延伸到所述第4半导体层(34)、与所述第1栅电极层(38A)具有大致相同的杂质浓度、而且具有相同电位、包含第1导电型杂质(p)的第2栅电极层(38B)的工序；以及
在所述第1栅电极层(38A)及所述第2栅电极层(38B)的两侧，向所述第5半导体层(35)的所定区掺入杂质，形成下面延伸到所述第2半导体层(32)、包含浓度高于所述第2半导体层(32)及所述第4半导体层(34)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)的工序，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
54.一种横型接合型场效应晶体管的制造方法，其特征在于，具有：
在半导体基板(2)上，形成包含第1导电型(p)杂质的第1半导体层(41)的工序；
在所述第1半导体层(41)上，形成包含浓度高于所述第1半导体层(41)的杂质浓度的第2导电型(n)杂质的第2半导体层(42)的工序；
在所述第2半导体层(42)上，形成包含第1导电型(p)杂质的第3半导体层(43)的工序；
在所述第3半导体层(43)上，形成包含第2导电型(n)杂质的第4半导体层(44)的工序；
向所述第4半导体层(44)的所定区掺入杂质，设置下面延伸到所述第2半导体层(42)、上面延伸到所述第4半导体层(44)、包含浓度高于所述第2半导体层(42)及所述第4半导体层(44)的杂质的第1栅电极层(48A)的工序；
向所述第2半导体层(42)的所定区掺入杂质，在所述第2半导体层(42)内，形成第1导电型(p)的第1杂质掺入区(49A)的工序；
在所述第4半导体层(44)上，形成包含第1导电型(p)杂质的第5半导体层(45)的工序；
向所述第5半导体层(45)的所定区掺入杂质，形成下面延伸到所述第4半导体层(44)、与所述第1栅电极层(48A)具有大致相同的杂质浓度、而且具有相同电位的第1导电型(p)的第2栅电极层(48B)的工序；
向所述第4半导体层(44)的所定区掺入杂质，在所述第4半导体层(44)内，形成与所述第1栅电极(48A)具有大致相同的杂质浓度、而且具有相同电位的第1导电型(p)的第2杂质掺入区(49B)的工序；以及
在所述第1栅电极层(48A)及所述第2栅电极层(48B)的两侧，形成下面延伸到所述第2半导体层(42)，包含浓度高于所述第2半导体层(42)及所述第4半导体层(44)的杂质的第2导电型(n)杂质的源区层和漏区层(6、8)的工序，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
55.一种横型接合型场效应晶体管的制造方法，其特征在于，具有：
在半导体基板(2)上，形成包含第1导电型(p)杂质的第1半导体层(51)的工序；
在所述第1半导体层(51)上，形成包含浓度高于所述第1半导体层(51)的杂质浓度的第2导电型(n)杂质的第2半导体层(52)的工序；
在所述第2半导体层(52)上，形成包含第1导电型(p)杂质的第3半导体层(53)的工序；
在所述第3半导体层(53)上，形成包含第2导电型(n)杂质的第4半导体层(54)的工序；
在所述第4半导体层(54)上，形成包含第1导电型(p)杂质的第5半导体层(55)的工序；
向所述第5半导体层(55)的所定区掺如入杂质，形成下面延伸到所述第2半导体层(52)、包含浓度高于所述第2半导体层(52)的杂质浓度的第1导电型(p)杂质、沿着所述基板(2)的平面方向，相互隔开所定间隔地配置的第1栅电极层(58A)及第2栅电极层(58B)的工序；以及
通过向所述第5半导体层(55)中的所定区域掺入杂质，形成沿着所述第1栅电极层(58A)及所述第2栅电极层(58B)的配置方向、从两侧夹着所述第1栅电极层(58A)及所述第2栅电极层(58B)、下面延伸到所述第2半导体层(52)、包含浓度高于所述第2半导体层(52)及所述第4半导体层(54)的杂质浓度的第2导电型杂质的源区层和漏区(6、8)层的工序，
所述第2半导体层、所述第3半导体层、所述第4半导体层及所述第5半导体层的杂质浓度大致相同。
56.一种横型接合型场效应晶体管的制造方法，其特征在于，具有：
在半导体基板(2)上，形成包含第1导电型(p)杂质的第1半导体层(61)的工序；
在所述第1半导体层(61)上，形成包含第2导电型(n)杂质的半导体层(60A)的工序；
在所述半导体层(60A)中的所定区域，沿所述基板(2)的平面方向，隔开所定间隔掺入第1导电型(p)杂质，从而形成包含第1导电型(p)杂质的第2半导体层和包含第2导电型(n)杂质的第3半导体层(63)的工序；
向所述第2半导体层(62)及所述第3半导体层(63)中的所定区掺入杂质，从而形成跨接所述第2半导体层(62)及所述的第3半导体层(63)、包含第1导电型(p)杂质的浓度高于所述第3半导体层(63)的杂质浓度的栅电极层(68A)的工序；
向所述第2半导体层(62)及所述第3半导体层(63)中的所定区域掺入杂质，从而形成沿着配置所述第2半导体层(62)及所述的第3半导体层(63)的方向、同时还夹着所述栅电极层(68A)、包含浓度高于所述第3半导体层(63)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)的工序，
第2半导体层、第3半导体层的杂质浓度大致相同。
57.一种横型接合型场效应晶体管的制造方法，其特征在于，具有：
在半导体基板(2)上，形成包含第1导电型(p)杂质的第1半导体层(71)的工序；
在所述第1半导体层(71)上，形成包含第2导电型(n)杂质的半导体层(70A)的工序；
在所述半导体层(70A)中的所定区域，沿所述基板(2)的平面方向，隔开所定间隔掺入第1导电型(p)杂质，从而形成包含第1导电型(p)杂质的第2半导体层(72)和包含第2导电型(n)杂质的第3半导体层(73)的工序；
向所述第2半导体层(72)及所述第3半导体层(73)中的所定区掺入杂质，从而形成跨接所述第2半导体层(72)及所述的第3半导体层(73)、包含浓度高于所述第3半导体层(73)的杂质浓度的第1导电型(p)杂质的栅电极层(78A)，和在所述第3半导体层(73)中，形成与所述栅电极层(78A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的杂质掺入区(79A)的工序；以及
向所述第2半导体层(72)及所述第3半导体层(73)中的所定区域掺入杂质，从而形成沿着配置所述第2半导体层(72)及所述的第3半导体层(73)的方向、同时还夹着所述栅电极层(78A)及杂质掺入区(79A)、包含浓度高于所述第3半导体层(73)的杂质的浓度的第2导电型(n)杂质的源区层和漏区层(6、8)的工序，
第2半导体层、第3半导体层的杂质浓度大致相同。
58.一种横型接合型场效应晶体管的制造方法，其特征在于，具有：
在半导体基板(2)上，形成包含第1导电型(p)杂质的第1半导体层(81)的工序；
在所述第1半导体层(81)上，形成包含第2导电型杂质(n)的半导体层(80A)的工序；
在所述半导体层(80A)中的所定区域，沿所述基板(2)的平面方向，隔开所定的间隔掺入第1导电型(p)杂质，从而形成包含第1导电型(p)杂质的第2半导体层(82)、包含第2导电型(n)杂质的第3半导体层(83)以及包含第1导电型(p)杂质的第4半导体层(84)的工序；
向所述第2半导体层(82)、所述第3半导体层(83)及所述第4半导体层(84)中的所定区掺入杂质，从而形成跨接所述第2半导体层(82)及所述的第3半导体层(83)、包含浓度高于所述第3半导体层(83)的杂质浓度的第1导电型(p)杂质的第1栅电极层(88A)，和跨接所述第3半导体层(83)及所述的第4半导体层(84)、形成与所述第1栅电极层(88A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第2栅电极层(88B)的工序；以及
向所述第2半导体层(82)、第3半导体层(83)及所述第4半导体层(84)中的所定区域掺入杂质，从而形成沿着所述第2半导体层(82)、第3半导体层(83)及所述的第4半导体层(84)的配置方向、同时还夹着所述第1栅电极层(88A)及所述第2栅电极层(88B)、包含浓度高于所述第3半导体层(83)的杂质浓度的第2导电型(n)杂质的源区层和漏区层(6、8)的工序，
所述第2半导体层、所述第3半导体层、及所述第4半导体层的杂质浓度大致相同。
59.一种横型接合型场效应晶体管的制造方法，其特征在于，具有：
在半导体基板(2)上，形成包含第1导电型(p)杂质的第1半导体层(91)的工序；
在所述第1半导体层(91)上，形成包含第2导电型(n)杂质的半导体层(90A)的工序；
在所述半导体层(90A)中的所定区域，沿所述基板(2)的平面方向，隔开所定的间隔掺入第1导电型(p)杂质，从而形成包含第1导电型(p)杂质的第2半导体层(92)、包含第2导电型(n)杂质的第3半导体层(93)以及包含第1导电型(p)杂质的第4半导体(94)的工序；
向所述第2半导体层(92)、所述第3半导体层(93)及所述第4半导体层(94)中的所定区掺入杂质，从而形成跨接所述第2半导体层(92)及所述的第3半导体层(93)、包含浓度高于所述第3半导体层(93)的杂质浓度的第1导电型(p)杂质的第1栅电极层(98A)；跨接所述第3半导体层(93)及所述的第4半导体层(94)、形成与所述第1栅电极层(98A)具有大致相同的杂质浓度，而且具有相同电位的第1导电型(p)的第2栅电极层(98B)；以及在被所述第1栅电极层(98A)和所述第2栅电极层(98B)夹住的所述第3半导体层(93)中，形成具有和所述第1栅电极层(98A)大致相同的杂质浓度，而且具有相同的电位的第1导电型(p)的杂质掺入区(99A)的工序；以及
向所述第2半导体层(92)、第3半导体层(93)及所述第4半导体层(94)中的所定区域掺入杂质，从而形成沿着所述第2半导体层(92)、第3半导体层(93)及所述的第4半导体层(94)的配置方向、同时还夹着所述第1栅电极层(98A)、所述第2栅电极层(98B)及杂质掺入区(99A)、包含浓度高于所述第3半导体层(93)的杂质的浓度的第2导电型(n)杂质的源区层和漏区层(6、8)的工序，
所述第2半导体层、所述第3半导体层、及所述第4半导体层的杂质浓度大致相同。
CNB028282019A 2002-03-15 2002-12-02 横型接合型场效应晶体管及其制造方法 Expired - Fee Related CN100379029C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002071944A JP3925253B2 (ja) 2002-03-15 2002-03-15 横型接合型電界効果トランジスタおよびその製造方法
JP71944/2002 2002-03-15

Publications (2)

Publication Number Publication Date
CN1620730A CN1620730A (zh) 2005-05-25
CN100379029C true CN100379029C (zh) 2008-04-02

Family

ID=28035142

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028282019A Expired - Fee Related CN100379029C (zh) 2002-03-15 2002-12-02 横型接合型场效应晶体管及其制造方法

Country Status (9)

Country Link
US (4) US7049644B2 (zh)
EP (1) EP1487024A4 (zh)
JP (1) JP3925253B2 (zh)
KR (1) KR100876487B1 (zh)
CN (1) CN100379029C (zh)
AU (1) AU2002354162A1 (zh)
CA (2) CA2708358A1 (zh)
TW (1) TWI248680B (zh)
WO (1) WO2003079455A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752450A (zh) * 2013-12-25 2015-07-01 佳能株式会社 成像装置、成像系统和成像装置的制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10325748B4 (de) * 2003-06-06 2008-10-02 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone
GB2445313B (en) * 2006-02-14 2011-03-23 Nat Inst Of Advanced Ind Scien Photo field effect transistor and integrated photodetector using same
US7646043B2 (en) * 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate
JP2008282878A (ja) * 2007-05-08 2008-11-20 Rohm Co Ltd 半導体装置およびその製造方法
US7977714B2 (en) * 2007-10-19 2011-07-12 International Business Machines Corporation Wrapped gate junction field effect transistor
US8373208B2 (en) * 2009-11-30 2013-02-12 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
US9450050B2 (en) * 2009-11-30 2016-09-20 Alpha And Omega Semiconductor Incorporated Lateral super junctions with high substrate breakdown and build in avalanche clamp diode
KR20130040383A (ko) * 2011-10-14 2013-04-24 주식회사 동부하이텍 고전압 트랜지스터 및 그의 제조방법
JP2013201190A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 接合形電界効果トランジスタ及びその製造方法
JP6227010B2 (ja) * 2013-12-25 2017-11-08 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の製造方法
JP6265731B2 (ja) * 2013-12-25 2018-01-24 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の製造方法。
TWI553868B (zh) * 2014-04-03 2016-10-11 世界先進積體電路股份有限公司 半導體裝置與其形成方法
EP3696863B1 (en) * 2019-02-15 2021-10-13 Infineon Technologies Austria AG Lateral transistor device
US11869983B2 (en) * 2020-03-12 2024-01-09 International Business Machines Corporation Low voltage/power junction FET with all-around junction gate
KR102546323B1 (ko) * 2021-07-02 2023-06-21 삼성전자주식회사 전계 효과 게이트를 가지는 질화물 반도체 소자
WO2024014510A1 (ja) * 2022-07-14 2024-01-18 国立大学法人京都大学 ＳｉＣ接合型電界効果トランジスタ及びＳｉＣ相補型接合型電界効果トランジスタ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131579A (ja) * 1986-11-21 1988-06-03 Hitachi Ltd 半導体装置
JPH025533A (ja) * 1988-06-24 1990-01-10 Nec Corp 接合型電界効果トランジスタ及びその製造方法
CN1092557A (zh) * 1993-01-25 1994-09-21 艾利森电话股份有限公司 一种介质隔离半导体器件及其制造方法
CN1149203A (zh) * 1995-03-30 1997-05-07 株式会社东芝 半导体装置及其制造方法
CN1193193A (zh) * 1997-02-19 1998-09-16 国际商业机器公司 硅/锗硅垂直结型场效应晶体管
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
JP2001274414A (ja) * 2000-03-24 2001-10-05 Toshiba Corp 電力用半導体素子およびその駆動方法
US20010030338A1 (en) * 1998-02-24 2001-10-18 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory and method for forming the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755012A (en) * 1971-03-19 1973-08-28 Motorola Inc Controlled anisotropic etching process for fabricating dielectrically isolated field effect transistor
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
EP0268426A3 (en) 1986-11-17 1989-03-15 Linear Technology Corporation High speed junction field effect transistor for use in bipolar integrated circuits
US5264713A (en) * 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
US5412224A (en) * 1992-06-08 1995-05-02 Motorola, Inc. Field effect transistor with non-linear transfer characteristic
US5436499A (en) * 1994-03-11 1995-07-25 Spire Corporation High performance GaAs devices and method
US5399887A (en) * 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
JP2713205B2 (ja) * 1995-02-21 1998-02-16 日本電気株式会社 半導体装置
US6005267A (en) * 1995-09-29 1999-12-21 Itt Corporation MES/MIS FET with split-gate RF input
GB2355585B (en) * 1996-01-22 2001-05-30 Fuji Electric Co Ltd Semiconductor device
US6639277B2 (en) * 1996-11-05 2003-10-28 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
JPH10209174A (ja) * 1997-01-27 1998-08-07 Nikon Corp 接合型電界効果トランジスタ
JP3812421B2 (ja) * 2001-06-14 2006-08-23 住友電気工業株式会社 横型接合型電界効果トランジスタ
JP3764401B2 (ja) * 2002-04-18 2006-04-05 株式会社東芝 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131579A (ja) * 1986-11-21 1988-06-03 Hitachi Ltd 半導体装置
JPH025533A (ja) * 1988-06-24 1990-01-10 Nec Corp 接合型電界効果トランジスタ及びその製造方法
CN1092557A (zh) * 1993-01-25 1994-09-21 艾利森电话股份有限公司 一种介质隔离半导体器件及其制造方法
CN1149203A (zh) * 1995-03-30 1997-05-07 株式会社东芝 半导体装置及其制造方法
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
CN1193193A (zh) * 1997-02-19 1998-09-16 国际商业机器公司 硅/锗硅垂直结型场效应晶体管
US20010030338A1 (en) * 1998-02-24 2001-10-18 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory and method for forming the same
JP2001274414A (ja) * 2000-03-24 2001-10-05 Toshiba Corp 電力用半導体素子およびその駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752450A (zh) * 2013-12-25 2015-07-01 佳能株式会社 成像装置、成像系统和成像装置的制造方法
CN104752450B (zh) * 2013-12-25 2017-11-14 佳能株式会社 成像装置、成像系统和成像装置的制造方法

Also Published As

Publication number Publication date
TWI248680B (en) 2006-02-01
EP1487024A1 (en) 2004-12-15
CA2708358A1 (en) 2003-09-25
KR100876487B1 (ko) 2008-12-31
JP3925253B2 (ja) 2007-06-06
US20090315082A1 (en) 2009-12-24
AU2002354162A1 (en) 2003-09-29
CA2465340A1 (en) 2003-09-25
TW200308094A (en) 2003-12-16
US7420232B2 (en) 2008-09-02
CN1620730A (zh) 2005-05-25
US7049644B2 (en) 2006-05-23
US7671387B2 (en) 2010-03-02
WO2003079455A1 (fr) 2003-09-25
KR20040091130A (ko) 2004-10-27
US20050093017A1 (en) 2005-05-05
JP2003273126A (ja) 2003-09-26
US7671388B2 (en) 2010-03-02
EP1487024A4 (en) 2009-10-21
US20080277696A1 (en) 2008-11-13
US20060202238A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
CN100379029C (zh) 横型接合型场效应晶体管及其制造方法
US11233147B2 (en) Semiconductor device
JP4416007B2 (ja) 半導体装置
CA2420821C (en) Lateral junction type field effect transistor
AU2011377785B2 (en) IGBT and manufacturing method therefor
CN102844867B (zh) 碳化硅半导体器件及其制造方法
CN100349270C (zh) 纵向结型场效应晶体管及其制造方法
US11107911B2 (en) Semiconductor device and method for manufacturing same
US20090273031A1 (en) Semiconductor device
CN110176454A (zh) 多晶体管器件
CN103348478A (zh) 碳化硅半导体器件及其制造方法
DE102005017814A1 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
CN111133588B (zh) 半导体装置及其制造方法
CN101675525A (zh) 半导体装置
KR100398756B1 (ko) 반도체장치 및 그 제조방법
CN108305903A (zh) Jfet及其制造方法
JP4127987B2 (ja) 半導体装置
JP2020109808A (ja) 半導体装置
US9590093B2 (en) Semiconductor device
CN111200007B (zh) 超结器件及其制造方法
Harada et al. 4.3 mΩcm2, 1100 V 4H-SiC Implantation and Epitaxial MOSFET
KR101887910B1 (ko) SiC MOSFET 전력 반도체 소자 및 그 제조방법
JP2020109809A (ja) 半導体装置
JP2002231730A (ja) 横型接合型電界効果トランジスタおよびその製造方法
US20240096937A1 (en) Power semiconductor device and a method for producing a power semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402

Termination date: 20171202