JP2003151906A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003151906A
JP2003151906A JP2002180425A JP2002180425A JP2003151906A JP 2003151906 A JP2003151906 A JP 2003151906A JP 2002180425 A JP2002180425 A JP 2002180425A JP 2002180425 A JP2002180425 A JP 2002180425A JP 2003151906 A JP2003151906 A JP 2003151906A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
narrow region
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002180425A
Other languages
English (en)
Other versions
JP4558262B2 (ja
Inventor
Akito Hara
明人 原
Yasuyuki Sano
泰之 佐野
Nobuo Sasaki
伸夫 佐々木
Michiko Takei
美智子 竹井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002180425A priority Critical patent/JP4558262B2/ja
Priority to KR1020020049655A priority patent/KR100797591B1/ko
Priority to US10/230,161 priority patent/US6767773B2/en
Priority to TW091119696A priority patent/TW558744B/zh
Priority to CNB021414106A priority patent/CN1265423C/zh
Publication of JP2003151906A publication Critical patent/JP2003151906A/ja
Application granted granted Critical
Publication of JP4558262B2 publication Critical patent/JP4558262B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 結晶粒界の影響が無視し得るほど小さい半導
体薄膜から動作半導体膜を形成し、極めて高い移動度の
薄膜型の半導体装置を実現する。 【解決手段】 幅広領域３ａと幅狭領域３ｂとを有し、
幅狭領域３ｂが幅広領域３ａに対して非対称に位置する
ように連結されてなる形状の非晶質シリコン膜３を形成
し、幅狭領域３ｂをシリコン酸化膜４を介して多結晶シ
リコン膜５が保温膜として側面から囲む状態で、幅広領
域３ａから幅狭領域３ｂへ向かってＣＷレーザ光を走査
して結晶化させ、動作半導体膜１１を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、動作半導体膜を有
する薄膜型の半導体装置及びその製造方法に関し、特
に、動作半導体膜にソース／ドレインが形成され、チャ
ネル領域上にゲート電極が形成されてなる薄膜トランジ
スタに適用して好適である。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ：Thin Film
Transistor）は、極めて薄く微細な動作半導体膜に形成
されるものであるため、近時の大面積化の要請を考慮し
て大画面の液晶パネル等への搭載が期待されている。
【０００３】ＴＦＴの動作半導体膜としては、非晶質シ
リコン膜（ａ−Ｓｉ膜）に比してキャリア移動度が高く
熱的に安定なことから、多結晶シリコン膜の使用が検討
されている。現在のところ、多結晶シリコン膜を用いた
動作半導体膜の形成方法としては、以下に示す手法が利
用されている。
【０００４】ａ−Ｓｉ膜に６００℃〜１１００℃程度
の熱処理を加えて結晶化し、多結晶シリコン膜を形成す
る方法が採用されている。この手法は、熱処理の初期段
階に結晶の核を形成させ、これを成長させることにより
結晶化を図る。 ａ−Ｓｉ膜をレーザのエネルギーを加えて熔融させ、
冷却時に結晶化させて多結晶シリコン膜を形成する。 ６００℃以上の温度において化学気相成長法、または
物理蒸着法により直接多結晶シリコン膜を形成する。
【０００５】
【発明が解決しようとする課題】ここでは、ガラス基板
上に半導体薄膜を形成する方法を例に採り、従来の技術
の問題点を論ずる。基板材料にはガラスを利用するため
に、基板の温度は６００℃以下に限定される。
【０００６】に述べた結晶成長方法では、６００℃と
いう熱処理温度を必要とするが、この温度はガラスにと
って高温度で熱処理することに相当し、ガラスに変形が
生じる。また、成長した結晶内には積層欠陥や双晶を多
量に含んでおり、結晶性の良い多結晶シリコン膜の形成
は望めない。に述べた結晶成長方法では、柱状結晶が
形成され、結晶粒径も小さいために結晶性が十分ではな
く、高い移動度を示す結晶を形成できない。
【０００７】に述べたレーザアニールを利用する方法
では、基板の温度を上昇させないことを考慮して使用で
きるレーザはエキシマレーザに限定される。エキシマレ
ーザを利用した場合には、溶融相を経由して結晶が成長
されるため高品質な多結晶シリコン膜が得られる。しか
し、高品質の多結晶シリコン膜が得られるエネルギー領
域が非常に狭いという問題点がある。また、エキシマレ
ーザを利用した場合には、表層のシリコン薄膜領域のみ
が溶融して高温度になるが、ガラス自身の温度は低い。
そのためシリコン融液の冷却速度が大きくなる。
【０００８】そのため、過冷却状態での融液成長とな
り、多量の結晶核が形成され、結晶粒径が小さい。通
常、３００ｎｍから６００ｎｍ程度の結晶粒径となる。
結晶性が最も良いエキシマレーザを利用して多結晶シリ
コン薄膜を形成した場合、薄膜トランジスタの移動度は
２００ｃｍ２／Ｖｓ程度であり、単結晶シリコンの移動
度６００ｃｍ２／Ｖｓと比較して遥かに小さい。この原
因は、結晶粒径が小さく結晶粒界部分がキャリアの強い
散乱体として作用するためである。
【０００９】このように従来では、動作半導体膜を多結
晶シリコン膜から構成するも、結晶粒界による移動度の
低下を抑えることができず、高品質の動作半導体膜を確
実に得ることが困難であるという深刻な問題がある。
【００１０】そこで本発明は、結晶粒界の影響が無視し
得るほど小さい半導体薄膜から動作半導体膜を形成し、
極めて高い移動度を実現する薄膜型の半導体装置と、当
該半導体装置を容易且つ確実に製造することを可能とす
る半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は上記課題を解決
するため、以下に示す諸態様を備える。
【００１２】本発明は、基板上に動作半導体膜を備えて
なる薄膜型の半導体装置及びその製造方法を対象とす
る。
【００１３】本発明の半導体装置では、前記動作半導体
膜が幅広領域と幅狭領域とが連結されてなる形状とされ
ている。そして、前記幅広領域は結晶粒の大きいフロー
パターンの状態であり、前記フローパターンの結晶粒界
の方向が前記幅狭領域の長手方向と非平行であるととも
に、前記幅狭領域はほぼ単結晶状態とされている。
【００１４】本発明の半導体装置の製造方法は、前記基
板の上方に前記動作半導体膜となる半導体膜を形成する
工程と、前記半導体膜を、幅広領域と幅狭領域とを有
し、前記幅狭領域が前記幅広領域に対して非対称に位置
するように連結されてなる形状に加工する工程と、前記
半導体膜に対して前記幅広領域から前記幅狭領域へ向か
い前記幅狭領域の長手方向に沿ってエネルギービームを
照射し、前記半導体膜を結晶化する工程とを含む。
【００１５】本発明の半導体装置の製造方法の他の態様
は、前記基板の上方に前記動作半導体膜となる半導体膜
を形成する工程と、前記半導体膜を、幅広領域と幅狭領
域とを有する形状に加工する工程と、ビームスポットの
走査面を前記半導体膜の長手方向に直交する位置から傾
斜させて前記半導体膜にエネルギービームを照射し、前
記半導体膜を結晶化する工程とを含む。
【００１６】上記の考察から、移動度の低下を引き起こ
す結晶粒界の発生を抑制することができれば、移動度は
向上し、半導体素子の性能が向上する。このためには、
動作半導体膜を粒径の大きい結晶粒から構成すればよ
く、完全な単結晶半導体であることが究極の姿である。
【００１７】本発明の半導体装置では、動作半導体膜
が、幅広領域では結晶粒の大きいフローパターンの結晶
状態、幅狭領域ではほぼ単結晶状態とされて構成され
る。ここで、幅狭領域にはフローパターンによる結晶粒
界は実質的に存在せず、従って幅狭領域をチャネルとし
て用いれば、必然的に高移動度の半導体装置を実現でき
る。
【００１８】本発明の半導体装置の製造方法では、幅狭
領域が幅広領域に対して非対称に位置するように連結さ
れてなる形状にパターニングされた半導体膜に対し、幅
広領域から幅狭領域へ向かい幅狭領域の長手方向に沿っ
てエネルギービームを照射する。このとき、幅広領域に
は照射方向に沿って固化が進み、成長方向の制御された
大粒径の結晶粒を含むフローパターンが幅広領域に形成
される。フローパターンには幅狭領域へ向かい結晶粒界
が形成され、各フローパターンの全体により形成される
結晶粒界の形状は前記照射方向に対して対称となるが、
幅狭領域が幅広領域に対して非対称に形成されているた
め、幅狭領域の幅広領域との境界近傍の壁に結晶粒界が
衝突して消滅する可能性が高く、幅狭領域の内部に結晶
粒界が形成されることが抑止される。この作用により、
幅広領域では結晶粒の大きいフローパターンの結晶状
態、幅狭領域ではほぼ単結晶状態とされた動作半導体膜
が形成されることになる。
【００１９】本発明の製造方法の他の態様では、幅狭領
域が幅広領域に対して非対称に位置するように連結され
てなる形状にパターニングされた半導体膜に対し、ビー
ムスポットの走査面を半導体膜の長手方向に直交する位
置から傾斜させてエネルギービームを照射する。このと
き、幅広領域には照射方向に沿って固化が進み、成長方
向の制御された大粒径の結晶粒を含むフローパターンが
幅広領域に形成される。フローパターンには幅狭領域へ
向かい結晶粒界が形成され、各フローパターンの全体に
より形成される結晶粒界の形状は前記照射方向に対して
対称となるが、ビームスポットの走査面に傾斜角が付与
されているため、幅狭領域の幅広領域との境界近傍の壁
に結晶粒界が確実に衝突して消滅し、幅狭領域の内部に
結晶粒界が形成されることが抑止される。この作用によ
り、幅広領域では結晶粒の大きいフローパターンの結晶
状態、幅狭領域ではほぼ単結晶状態とされた動作半導体
膜が形成されることになる。
【００２０】更に、これらの製造方法では、前記幅狭領
域の側部位のみを選択的に覆うように保温膜を形成し、
この状態でエネルギービームを照射する。これにより、
保温膜が熱容量の大きい熱浴として機能し、融液の冷却
速度を小さくし、且つ半導体膜の温度分布を制御して、
核形成位置および結晶成長方向を制御する。この場合、
前記幅狭領域の中心部分から温度低下が進行して結晶化
してゆくが、前記幅狭領域の側部位が保温膜で選択的に
覆われていることにより、当該側部位が最も温度低下し
難くなり、効率的な結晶化が実現する。よって、確実に
大粒径の結晶状態を実現することができる。
【００２１】
【発明の実施の形態】以下、本発明を適用した具体的な
諸実施形態について図面を参照しながら詳細に説明す
る。本実施形態では、半導体装置として薄膜トランジス
タ（ＴＦＴ）を例示し、その構成を製造方法とともに説
明する。
【００２２】−動作半導体膜の構造− 当該製造方法を述べるにあたって、先ず本発明の特徴で
あるＴＦＴの動作半導体膜の構造について説明する。
【００２３】本発明の特徴である動作半導体膜に要求さ
れる最重要ポイントは、当該動作半導体膜のチャネル部
位をほぼ単結晶構造とすることである。種結晶が存在し
ない基板上にかかる構成の動作半導体膜を形成するに
は、以下のメカニズムを実現することが重要となる。 １つの結晶粒を形成するためのメカニズム 成長方向を制御するメカニズム 成長中に他の結晶粒の発生を抑えるメカニズム
【００２４】について １つの結晶粒を形成するには、余分な結晶粒界を単結晶
を形成したい領域から排除すればよい。
【００２５】について エキシマレーザ結晶化（ＥＬＣ）は高速の溶融・凝固の
過程による。結晶は融液シリコンと下地との界面で偶然
に形成された結晶核から成長する。この結晶核の位置を
制御することは極めて困難である。結晶核の数が少ない
場合には、結晶粒径はシリコン膜厚よりもはるかに大き
く、距離は短いながらもラテラル成長が生じていると見
なすことができる。その結晶サイズは隣の結晶核から成
長してきた結晶粒の衝突で決まる。このラテラル成長は
人為的に制御されたものではなく自然現象による。これ
に対して、時間に対して連続的にエネルギーを出力する
エネルギービーム、ここではＣＷレーザを利用した結晶
化過程では、エネルギービームをスキャンすることによ
りフローパターンを形成し、成長方向をある程度の距離
にわたって制御することが可能である。
【００２６】について 目的とする結晶粒以外の成長を抑制するには、半導体膜
の温度勾配を制御すればよい。
【００２７】チャネル領域を単結晶で形成するには、フ
ローパターンの境界となる結晶粒界がチャネル領域に進
入することを防止する必要がある。そこで本発明では、
後述するように、前記〜のメカニズムを踏まえ、結
晶粒界のチャネル領域への進入を防止するメカニズムを
提起する。
【００２８】−動作半導体膜の形成方法− 次に、動作半導体膜の形成方法について説明する。
【００２９】［第１の形成方法］初めに第１の形成方法
について説明する。図１及び図２は、動作半導体膜の第
１の形成方法を工程順に示す概略断面図である。先ず、
図１（ａ）に示すように、ガラス基板１上に膜厚４００
ｎｍ程度にバッファー層となるシリコン酸化膜２を形成
した後、半導体膜として膜厚２００ｎｍ程度に、ここで
はアモルファスシリコンからなる非晶質シリコン膜３を
ＰＥＣＶＤ法で形成する。非晶質シリコン膜３の膜厚
は、後述する保温膜の膜厚との関係から、４００ｎｍ以
下、好ましくは３０ｎｍ〜２００ｎｍ程度とする。次
に、水素出しのためにガラス基板１に４５０℃で２時間
の熱処理を加える。
【００３０】続いて、図１（ｂ）に示すように、非晶質
シリコン膜３を島状に加工する。本実施形態では、図３
に示すように、幅広領域３ａと幅狭領域３ｂとを有し、
幅狭領域３ｂが幅広領域３ａに対して非対称に位置する
ように連結されてなる形状となるように、フォトリソグ
ラフィー及びドライエッチングによりパターニングす
る。ここで、幅広領域３ａと幅狭領域３ｂとの境界近傍
がネッキング領域となる。
【００３１】続いて、図１（ｃ）に示すように、非晶質
シリコン膜３の全面（側面及び上面）を覆うように、分
離膜となるシリコン酸化膜４をＰＥＣＶＤ法により膜厚
５０ｎｍ程度となるように形成する。
【００３２】続いて、図１（ｄ）に示すように、プラズ
マＣＶＤ法によりシリコン酸化膜４を介して非晶質シリ
コン膜３を覆うように非晶質シリコン膜を膜厚２５０ｎ
ｍ程度に形成し、ニッケル（Ｎｉ）を利用した金属誘起
固相成長により非晶質シリコン膜を多結晶シリコン膜５
に変化させる。固相成長を誘起する金属不純物にはＮｉ
以外のものを用いてもよい。このとき、固相成長温度を
５７０℃、熱処理時間を８時間とする。この処理によ
り、膜厚３００ｎｍ程度の非晶質シリコン膜は多結晶シ
リコン膜５に変化するが、分離膜であるシリコン酸化膜
４に覆われた非晶質シリコン膜３はシリコン酸化膜４が
Ｎｉの拡散を防止するために、非晶質シリコンの状態に
保たれる。
【００３３】ここで、化学気相成長法又は物理蒸着法に
より非晶質シリコン膜３を覆うように当初から多結晶シ
リコン膜５を形成するようにしてもよい。また、アモル
ファス状のシリコンを利用しても好適である。
【００３４】続いて、図２（ａ）及び図４に示すよう
に、多結晶シリコン膜５を幅狭領域３ｂの側部位を覆う
島状にパターニングし、続いて露出したシリコン酸化膜
４をＨＦ溶液を用いて除去する。このとき、幅狭領域３
ｂの表面は側部位を除き露出している。
【００３５】続いて、図２（ｂ）に示すように、幅狭領
域３ｂをシリコン酸化膜４を介して多結晶シリコン膜５
が保温膜として側面から囲む状態で、上面からＣＷレー
ザ光、ここでは半導体励起（ＬＤ励起）の固体レーザ
（ＤＰＳＳレーザ）を照射し、非晶質シリコン膜３を結
晶化させ、動作半導体膜１１を形成する。
【００３６】ここで一例として、上記の固体レーザは、
波長が５３２ｎｍの第２高調波を用いた半導体ＬＤ励起
のＮｄ：ＹＶＯ4レーザであり、出力は１０Ｗである。
半導体ＬＤ励起の固体レーザは、そのエネルギービーム
の不安定性を示すノイズ（光ノイズ）が、１０Ｈｚ〜２
ＭＨｚの領域で０．１ｒｍｓ％以下、エネルギービーム
の出力不安定性が±１％／時間より小とされており、他
のエネルギービームに比べて格段に優れている。
【００３７】なお、ＣＷレーザ光照射部位は基板表面側
に限定したものではなく、裏面側から行っても良い。
【００３８】ＣＷレーザ光の照射方向（走査（スキャ
ン）方向）としては、図５に示すように、面積の大きい
幅広領域３ａから面積の小さい幅狭領域３ｂへ向かっ
て、幅狭領域３ｂの長手方向に平行に走査する。このと
き、幅が急激に狭くなる部位であるネッキング領域がい
わゆるフィルター効果を奏し、多くの結晶粒界がこの領
域で消滅し、結晶粒界の幅狭領域３ｂへの進入が抑止さ
れるために、単結晶シリコンが形成される。なお、ＣＷ
レーザ光の照射に際して、幅狭領域３ｂに整合させて、
連続的にエネルギーを出力するＣＷレーザ光をパルス変
調にして照射するようにしても良い。
【００３９】本形成方法におけるＣＷレーザ光照射によ
る単結晶シリコン形成のメカニズムを以下で説明する。
この非晶質シリコン膜３は、幅狭領域３ｂの側部位のみ
が保温膜となる厚い多結晶シリコン膜５で覆われている
ために、側面の多結晶シリコン膜５が熱浴として作用す
る。その結果、幅狭領域３ｂの側面から結晶核が発生す
ることはない。この場合、幅狭領域３ｂの中心部分から
温度低下が進行して結晶化してゆくが、幅狭領域３ｂの
側部位のみが多結晶シリコン膜５で選択的に覆われてい
ることにより、当該側部位が最も温度低下し難くなり、
効率的な結晶化が実現する。ネッキング領域で選択され
た単一結晶粒は、幅狭領域３ｂの結晶化の際における種
結晶として作用する（図６（ａ））。ＣＷレーザ光は幅
狭領域３ｂに平行に走査されるので固液界面も幅狭領域
３ｂに平行に移動する。結晶化はただ１つの種結晶から
進行するために、幅狭領域３ｂには単結晶シリコンが形
成されることになる（図６（ｂ））。
【００４０】幅広領域３ａにおける結晶成長は、幅広領
域３ａのエッジにて結晶核が形成され、内部へ向かって
成長が進行する。
【００４１】そして、幅広領域３ａでは、図７（ａ）に
示すように、結晶粒径が５μｍ以上、即ちエキシマレー
ザ結晶化（ＥＬＣ）による結晶粒径の１０倍〜１００倍
の大きさに相当する大粒径の走査方向に流れるような形
状（フローパターン）に結晶成長がなされる。このと
き、結晶粒界は幅広領域３ａの中心に向かって進行す
る。実際にＳＥＭにより観測した結果を図７（ｂ）に示
す。この画像ではセコエッチングを行い、結晶粒界を顕
在化させた様子を示す。
【００４２】ここで、本例との比較のため、幅狭領域３
ｂを幅広領域３ａに対して対称となるように形成した一
例を図７（ｃ）に示す。このように、幅広領域３ａで形
成されたフローパターンの結晶粒界は幅広領域３ａの中
心に向かって進行する傾向にあるので、幅広領域３ａの
中央部分に幅狭領域３ｂを設定すると、結晶粒界が幅狭
領域３ｂに多量に進入する。この場合、幅狭領域３ｂに
おける単結晶成長の可能性は極めて低くなる。
【００４３】これに対して本例では、幅狭領域３ｂが幅
広領域３ａに対して非対称となるように形成されている
ため、結晶粒界は幅狭領域３ｂへ向かって斜めに走るこ
とになり、幅狭領域３ｂの幅広領域３ａとの境界部位で
は結晶粒界が幅狭領域３ｂの壁と衝突し消滅し、幅狭領
域３ｂの内部まで進入することが抑止される。これによ
り幅狭領域３ｂは極めて単結晶状態になり易い。
【００４４】また、ＣＷレーザ光は面積の大きい幅広領
域３ａから面積の小さい幅狭領域３ｂへ向けて走査され
るため、結晶粒は走査距離が長いほど大きく成長する傾
向があることによる。大きな結晶粒が形成されると幅狭
領域３ｂに結晶粒界が入りこむ確率も減少する。従っ
て、幅狭領域３ｂの幅は結晶粒の幅よりも狭いことが望
ましい。
【００４５】また、幅狭領域３ｂにおいては、ＣＷレー
ザ光による溶融の後の固化時に、中央部位で低温度、周
辺部位で高温度に温度分布が形成される。このため、中
央部位から周辺部位に向かって温度勾配が形成され、幅
狭領域３ｂに結晶粒界が混入しても成長中に外に向かっ
て逃げてゆく。即ち、走査距離が長くなれば欠陥部分は
全て外部に逸れてゆき、これにより単結晶の形成が助長
される。以上のメカニズムにより、幅狭領域３ｂが単結
晶化される。
【００４６】続いて、図２（ｃ）及び図８に示すよう
に、形成された動作半導体膜１１のシリコン酸化膜４及
び多結晶シリコン膜５が存在しない部分をレジスト膜１
２で覆う。
【００４７】そして、図２（ｄ）に示すように、レジス
ト膜１２をマスクとして多結晶シリコン膜５をドライエ
ッチングして除去した後、レジスト膜１２を灰化処理等
により除去し、次いでシリコン酸化膜４をＨＦ溶液によ
り除去する。以上により、動作半導体膜（シリコン島）
１１を完成させる。
【００４８】完成した動作半導体膜１１の結晶状態のＳ
ＥＭ写真を図１０に示す。ここでは、欠陥を明瞭化させ
るためにセコエッテングを行っており、幅狭領域１１ｂ
のみを残すマスクパターンを利用して幅狭領域１１ｂの
結晶性を調べた。そのために幅広領域１１ａの一部が消
失している。この写真からも、幅狭領域１１ｂが単結晶
状態となっていることが確認される。
【００４９】このようにして形成したシリコン島を利用
して、図９に示すように、更に新たなパターニングによ
り、幅広領域１１ａに対して幅狭領域１１ｂが対称とな
る形状のＴＦＴの動作半導体膜１１を形成しても良い。
ここで、膜の剥離等の欠陥はシリコン島の周縁部位に発
生しがちであるため、当該パターニングにより周縁部位
を除去することで欠陥の無いより良好な動作半導体膜が
形成される。
【００５０】−変形例− ここで、良好な結晶成長を考慮し、パターニング形状の
異なる動作半導体膜を形成する変形例について説明す
る。本例では、非晶質シリコン膜３を島状に加工するに
際して、図１１に示すように、幅狭領域３ｂに、後のレ
ーザ光照射工程において幅広領域３ａのフローパターン
の結晶粒界の一部が差し掛かる一端部に切り欠き部１３
を形成しておく。これにより、フローパターンの結晶粒
界の幅狭領域３ｂ内への進入が更に抑止され、より確実
な単結晶化が実現する。
【００５１】［第２の形成方法］次に、第２の形成方法
について説明する。図１２及び図１３は、動作半導体膜
の第１の形成方法を工程順に示す概略断面図である。先
ず、図１２（ａ）に示すように、ガラス基板１上に膜厚
４００ｎｍ程度にバッファー層となるシリコン酸化膜２
を形成した後、半導体膜として膜厚２００ｎｍ程度に、
ここではアモルファスシリコンからなる非晶質シリコン
膜３１をＰＥＣＶＤ法で形成する。非晶質シリコン膜３
１の膜厚は、保温膜の膜厚との関係から、４００ｎｍ以
下、好ましくは３０ｎｍ〜２００ｎｍ程度とする。次
に、水素出しのためにガラス基板１に５５０℃で２時間
の熱処理を加える。
【００５２】続いて、図１２（ｂ）及び図１４に示すよ
うに、非晶質シリコン膜３１を、幅広領域３１ａ及び幅
狭領域３１ｂを有し、幅狭領域３１ｂが幅広領域３１ａ
に対して対称に位置するように連結されてなる形状とな
るように、フォトリソグラフィー及びドライエッチング
によりパターニングする。ここで、幅広領域３１ａと幅
狭領域３１ｂとの境界近傍がネッキング領域となる。
【００５３】続いて、図１２（ｃ）に示すように、非晶
質シリコン膜３１の全面（側面及び上面）を覆うよう
に、分離膜となるシリコン酸化膜４をＰＥＣＶＤ法によ
り膜厚５０ｎｍ程度となるように形成する。
【００５４】続いて、図１２（ｄ）に示すように、プラ
ズマＣＶＤ法によりシリコン酸化膜４を介して非晶質シ
リコン膜３１を覆うように非晶質シリコン膜を膜厚２５
０ｎｍ程度に形成し、ニッケル（Ｎｉ）を利用した金属
誘起固相成長により非晶質シリコン膜を多結晶シリコン
膜５に変化させる。固相成長を誘起する金属不純物には
Ｎｉ以外のものを用いてもよい。このとき、固相成長温
度を５７０℃、熱処理時間を８時間とする。この処理に
より、膜厚３００ｎｍ程度の非晶質シリコン膜は多結晶
シリコン膜５に変化するが、分離膜であるシリコン酸化
膜４に覆われた非晶質シリコン膜３１はシリコン酸化膜
４がＮｉの拡散を防止するために、非晶質シリコンの状
態に保たれる。
【００５５】ここで、化学気相成長法又は物理蒸着法に
より非晶質シリコン膜３１を覆うように当初から多結晶
シリコン膜５を形成するようにしてもよい。また、アモ
ルファス状のシリコンを利用しても好適である。
【００５６】続いて、図１３（ａ）及び図１５に示すよ
うに、多結晶シリコン膜５を幅狭領域３１ｂの側部位を
覆う島状にパターニングし、続いて露出したシリコン酸
化膜４をＨＦ溶液を用いて除去する。このとき、幅狭領
域３１ｂの表面は側部を除き露出している。
【００５７】続いて、図１３（ｂ）に示すように、幅狭
領域３ｂをシリコン酸化膜４を介して多結晶シリコン膜
５が保温膜として側面から囲む状態で、上面からＣＷレ
ーザ光、ここでは半導体励起（ＬＤ励起）の固体レーザ
（ＤＰＳＳレーザ）を照射し、非晶質シリコン膜３１を
結晶化させ、動作半導体膜３２を形成する。
【００５８】ここで一例として、上記の固体レーザ、こ
こではＣＷレーザは、波長が５３２ｎｍの第２高調波を
用いた半導体ＬＤ励起のＮｄ：ＹＶＯ4レーザであり、
出力は１０Ｗである。半導体ＬＤ励起の固体レーザは、
そのエネルギービームの不安定性を示すノイズ（光ノイ
ズ）が、１０Ｈｚ〜２ＭＨｚの領域で０．１ｒｍｓ％以
下、エネルギービームの出力不安定性が±１％／時間よ
り小とされており、他のエネルギービームに比べて格段
に優れている。
【００５９】なお、ＣＷレーザ光照射部位は基板表面側
に限定したものではなく、裏面側から行っても良い。
【００６０】本形成方法では、ＣＷレーザ光を非晶質シ
リコン膜３１に照射するに際して、図１６に示すよう
に、ＣＷレーザ光のビームスポット４１の走査面４２を
非晶質シリコン膜３１の長手方向（図中、Ｘ軸で示す）
に直交する位置（図中、Ｙ軸で示す）から所定角度だけ
傾斜させ（傾斜角φ）、非晶質シリコン膜３１の長手方
向に直交する方向（図中、Ｙ軸及び矢印Ｍで示す）にビ
ームスポット４１を走査する。ここで、ビームスポット
４１としては、帯形状又は楕円形状で走査面４２がほぼ
平坦面とされたものを用いることが好ましい。このと
き、幅が急激に狭くなる部位はネッキング領域として作
用するために、単結晶シリコンが形成される。
【００６１】本形成方法におけるＣＷレーザ光照射によ
る単結晶シリコン形成のメカニズムを以下で説明する。
図１７に示すように、ＴＦＴのチャネルとなる幅狭領域
３１ｂを単結晶で形成するには、幅狭領域３１ｂにおけ
る結晶核の発生を抑止するとともに、幅広領域３１ａに
おける面積の大きい領域Ａで成長した結晶粒の境界とな
る結晶粒界が幅狭領域３１ｂに侵入することを防止する
必要がある。本形成方法では、幅狭領域３１ｂの幅広領
域３１ａとの境界部分に対してビームスポット４１を傾
斜させながらスキャン照射しており、結晶粒界はビーム
スポット４１の走査面４２の境界と直交する方向に形成
されるために、結晶粒界がＸ軸方向に対してビームスポ
ット４１を傾斜させた割合だけ斜めに形成させる。この
ことにより、ある結晶核から成長した単一結晶粒の結晶
粒界が幅狭領域３１ｂに侵入しても、結晶粒界は幅狭領
域３１ｂへ向かって斜めに走ることになり、幅狭領域３
１ｂの幅広領域３１ａとの境界部位では結晶粒界が幅狭
領域３１ｂの壁と衝突して殆ど消滅するため、結晶粒界
が幅狭領域３１ｂの内部まで進入することが抑止され
る。これにより幅狭領域３１ｂは極めて単結晶状態にな
り易い。
【００６２】本形成方法の場合、前述した第１の形成方
法と異なり、幅広領域３ａと幅狭領域３ｂとの境界部位
で結晶粒界が確実に斜めに進入する。即ち本形成方法に
よれば、幅狭領域３１ｂの壁への結晶粒界の衝突を、言
わば偶発性に依存することなく確実に惹起させることが
できる。
【００６３】上記の説明内容を踏まえれば、ビームスポ
ット４１の走査面４２の傾斜角φとしては、＋１５°〜
＋７５°又は−７５°〜−１５°とすることが好まし
い。＋１５°以下（−１５°以上）であると、幅狭領域
３１ｂの壁への結晶粒界の衝突が困難となり、＋７５°
以上（−７５°以下）であると、幅狭領域３１ｂの単結
晶化率が低下するために、ＣＷレーザ光の非晶質シリコ
ン膜３１への実効的な照射を確保することが困難となる
からである。
【００６４】また、非晶質シリコン膜３１は、幅狭領域
３１ｂの側部位のみが保温膜となる厚い多結晶シリコン
膜５で覆われているために、側面の多結晶シリコン膜５
が熱容量の大きい熱浴として機能し、融液の冷却速度を
小さくし、且つ非晶質シリコン膜３１の温度分布を制御
して、核形成位置及び結晶成長方向を制御する。この場
合、幅狭領域３１ｂの中心部分から温度低下が進行して
結晶化してゆくが、幅狭領域３１ｂの側部位のみが多結
晶シリコン膜５で選択的に覆われていることにより、当
該側部位が最も温度低下し難くなり、効率的な結晶化が
実現する。その結果、幅狭領域３１ｂの側壁から結晶核
が発生することなく、確実に大粒径の結晶状態を実現す
ることができる。
【００６５】また、結晶粒はレーザ走査距離が長いほど
大きく成長する傾向があることから、斜め方向に結晶成
長させることは有益である。更に、第１の形成方法のよ
うに、幅狭領域３１ｂを幅広領域３１ａに対して非対称
に形成すること、並びに幅広領域３１ａを大きく形成す
ることにより、更にレーザ走査距離を伸ばすことが可能
となる。巨大結晶粒が形成されると幅狭領域３１ｂに結
晶粒界の入り込む確率もより減少する。
【００６６】幅狭領域３１ｂにおいては、ＣＷレーザ光
による溶融の後の固化時に、中央部位で低温度、周辺部
位で高温度に温度分布が形成される。このため、中央部
位から周辺部位に向かって温度勾配が形成され、幅狭領
域３１ｂに結晶粒界が混入しても成長中に外に向かって
逃げてゆく。即ち、走査距離が長くなれば欠陥部分は全
て外部に逸れてゆき、これにより単結晶の形成が助長さ
れる。以上のメカニズムにより、幅狭領域３１ｂが単結
晶化される。
【００６７】しかる後、第１の形成方法と同様に、図１
３（ｃ）に示すように、形成された動作半導体膜３２の
シリコン酸化膜４及び多結晶シリコン膜５が存在しない
部分をレジスト膜１２で覆う。
【００６８】そして、図１３（ｄ）に示すように、レジ
スト膜１２をマスクとして多結晶シリコン膜５をドライ
エッチングして除去した後、レジスト膜１２を灰化処理
等により除去し、次いでシリコン酸化膜４をＨＦ溶液に
より除去する。以上により、動作半導体膜３２（シリコ
ン島）を完成させる。
【００６９】完成した動作半導体膜３２の結晶状態の光
学顕微鏡による写真を図１８に示す。ここでは、ビーム
スポットに傾斜角φを付与して結晶化した時の一例とし
て、傾斜角φ＝４５°としたものを例示する。幅狭領域
には大きな結晶粒界は無く単一結晶粒となっていること
が確認できる。また、幅狭領域の膜の干渉色にも大きな
色の変化が見えないことから、平坦な膜が得られている
ことが判る。動作半導体膜の平坦性としては、表面粗さ
Ｒａが７程度以下であれば充分に平坦であるとみなせ
る。実際、この幅狭領域の表面粗さＲａをＡＦＭ観察像
により調べたところ、Ｒａ＝６．１ｎｍであった。
【００７０】次に、図１８の光学顕微鏡写真（傾斜角
φ：４５度）と同一領域の幅狭領域をＴＥＭにより観察
した結果を図１９に示す。電子回折像では転位などの無
いきれいなパターンが見られ、５μｍ×２０μｍほどの
幅狭領域には結晶粒界が全く見られず、単一結晶粒であ
ることが判る。また、電子回折像からこの幅狭領域の単
結晶状態は（１１０）配向であることが判る。また同様
に、単結晶状態として（１００）配向に制御することも
可能である。実際、本発明者が幅狭領域の単結晶状態を
調べたところ、傾斜角φが１５°〜４５°、好ましくは
３０°〜４５°であれば（１００）配向、傾斜角φが４
５°〜７５°、好ましくは４５°〜６０°であれば（１
１０）配向となり易い傾向にあることが判った。
【００７１】以上のことから、本形成方法によれば、非
晶質シリコン膜３１の幅狭領域３１ｂを結晶化するに際
して、結晶性の優れた単一結晶粒の形成、及び結晶の配
向性の制御が可能である。
【００７２】このようにして形成したシリコン島を利用
して、図２０に示すように、更に新たなパターニングに
より、幅広領域３２ａ及び幅狭領域３２ｂを有するＴＦ
Ｔの動作半導体膜３２を形成しても良い。ここで、膜の
剥離等の欠陥はシリコン島の周縁部位に発生しがちであ
るため、当該パターニングにより周縁部位を除去するこ
とで欠陥の無い良好な動作半導体膜が形成される。
【００７３】−変形例− 上述した第２の形成方法では、ＣＷレーザ光を非晶質シ
リコン膜３１に照射するに際して、ビームスポット４１
の走査面４２を傾斜角φだけ傾斜させ非晶質シリコン膜
３１の長手方向に直交する方向にビームスポット４１を
走査する旨を開示したが、本変形例では、図２１に示す
ように、ビームスポット４１の走査面４２を傾斜角φだ
け傾斜させ、当該傾斜角φの方向（図中、矢印Ｎで示
す）にビームスポット４１を走査する。なお、本変形例
では、ビームスポット４１の走査方向のみが第２の形成
方法と異なり、動作半導体膜３２の形状や結晶化の態様
及びそのメカニズム、及びＣＷレーザの構成やその使用
態様（走査方向を除く）等については、第２の形成方法
と同様である。
【００７４】完成した動作半導体膜３２の結晶状態の光
学顕微鏡による写真を図２２に示す。ここでは、ビーム
スポットに傾斜角φを付与して結晶化した時の各例とし
て、傾斜角φ及び走査方向＝−４５°、３０°、４５
°、６０°としたものをそれぞれ図２２（ａ），
（ｂ），（ｃ），（ｄ）に例示する。各々の写真におい
て、幅狭領域には大きな結晶粒界は無く単一結晶粒とな
っていることが確認できる。また、幅狭領域の膜の干渉
色にも大きな色の変化が見えないことから、平坦な膜が
得られていることが判る。
【００７５】次に、図２２の光学顕微鏡による写真（傾
斜角φ及び走査方向＝３０°、４５°、６０°）と同一
の幅狭領域をＥＢＳＤ（Electron Back Scattered Diff
raction）装置により観察したマッピング解析結果を図
２３に示す。図（ａ），（ｂ），（ｃ）がそれぞれ傾斜
角φ及び走査方向＝３０°、４５°、６０°に対応して
いる。各図中、結晶粒表面の方位が（１００）に対して
どの方向を示しているかを基本三角形の色で表してい
る。
【００７６】結晶方位の指標を示すＩＰＦ（Inverse Po
le Figure）マップ解析では、幅狭領域の全域で大きな
色変化は無く同一色で示されていることから、単一結晶
粒であることが判る。また、ＥＢＳＤ装置における鮮明
さの指標を示すＩＱ（ImageQuality）マップ解析でも、
幅狭領域の結晶粒を鮮明に確認できることから、幅狭領
域では結晶粒界や表層歪の無い結晶性の非常に優れた結
晶粒が形成されていることが判る。
【００７７】また、同一の傾斜角φ及び走査方向による
レーザ走査で形成した幅狭領域の部分をそれぞれ任意に
選択してＥＢＳＤ解析したところ、同一の傾斜角φ及び
走査方向では各々の結晶の配向性が（１００）に比較的
近いことが示された。このことから、傾斜角φ及び走査
方向を調節することにより結晶の配向性をある程度制御
可能であることが判る。具体的に、本発明者が幅狭領域
の単結晶状態を調べたところ、傾斜角φが１５°〜４５
°、好ましくは３０°〜４５°であれば（１００）配
向、傾斜角φが４５°〜７５°、好ましくは４５°〜６
０°であれば（１１０）配向となり易い傾向にあること
が判明した。
【００７８】本変形例においても、第２の形成方法と同
様に、幅狭領域３１ｂの壁への結晶粒界の衝突を、言わ
ば偶発性に依存することなく確実に惹起させることが可
能であり、幅狭領域３１ｂを確実に大粒径の単結晶状態
とすることができる。
【００７９】−ＴＦＴの作製− 上記の如く形成された動作半導体膜１１又は３２を用い
て、ＴＦＴ（ｎチャネルＴＦＴ）を製造する。図２４〜
図２７は、本実施形態に係るＴＦＴの製造方法を工程順
に示す概略断面図である。以下、第１の形成方法による
動作半導体膜１１を用いるものとして説明する。
【００８０】先ず、図２４（ａ）に示すように、ガラス
基板２１上にバッファーとなるシリコン酸化膜２２を介
して上記の手法により形成された動作半導体膜１１を用
意する。ここでは、動作半導体膜１１の幅狭領域１１ｂ
がチャネルとして機能することになる。
【００８１】続いて、図２４（ｂ）に示すように、動作
半導体膜１１上に膜厚１２０ｎｍ程度にゲート酸化膜と
なるシリコン酸化膜２３をＰＥＣＶＤ法により形成す
る。このとき、他の手法、例えばＬＰＣＶＤ法又はスパ
ッタリング法等を利用しても良い。
【００８２】続いて、図２４（ｃ）に示すように、膜厚
３５０ｎｍ程度となるようにアルミニウム膜（又はアル
ミニウム合金膜）２４をスパッタリング法により成膜形
成する。
【００８３】続いて、図２５（ａ）に示すように、アル
ミニウム膜２４をフォトリソグラフィー及びそれに続く
ドライエッチングにより電極形状にパターニングし、ゲ
ート電極２４を形成する。
【００８４】続いて、図２５（ｂ）に示すように、パタ
ーニングされたゲート電極２４をマスクとしてシリコン
酸化膜２３をパターニングし、ゲート電極２４の形状に
倣った形状のゲート酸化膜２３を形成する。
【００８５】続いて、図２５（ｃ）に示すように、ゲー
ト電極２４をマスクとして動作半導体膜１１のゲート電
極２４の両側部位にイオンドープする。具体的には、ｎ
型不純物、ここではリン（Ｐ）を加速エネルギー１０ｋ
ｅＶ、ドーズ量５×１０１５／ｃｍ２の条件でイオンド
ープし、ソース／ドレイン領域を形成する。
【００８６】続いて、図２６（ａ）に示すように、ソー
ス／ドレイン領域のリンを活性化するためにエキシマレ
ーザ照射を行った後、図２６（ｂ）に示すように、全面
を覆うように膜厚３００ｎｍ程度にＳｉＮを堆積し、層
間絶縁膜２５を形成する。
【００８７】続いて、図２７（ａ）に示すように、ゲー
ト電極２４上、動作半導体膜１１のソース／ドレイン領
域上をそれぞれ露出させる各コンタクトホール２６を層
間絶縁膜２５に開口形成する。
【００８８】続いて、図２７（ｂ）に示すように、各コ
ンタクトホール２６を埋め込むようにアルミニウム等の
金属膜２７を形成した後、図２７（ｃ）に示すように、
金属膜２７をパターニングし、それぞれコンタクトホー
ル２６を通じてゲート電極２４、動作半導体膜１１のソ
ース／ドレイン領域と導通する配線２７を形成する。し
かる後、全面を覆う保温膜の形成等を経て、ｎ型ＴＦＴ
を完成させる。
【００８９】実際に、本実施形態のｎ型ＴＦＴを、動作
半導体膜１１がチャネル長５μｍ程度、チャネル幅３μ
ｍ程度となるように作製し、その移動度を測定した結
果、５６０ｃｍ２／Ｖｓという高移動度が達成された
（図２８（ａ））。なお、同様の手法によりｐ型ＴＦＴ
を作製して移動度を測定した結果、２００ｃｍ２／Ｖｓ
を実現した（図２８（ｂ））。
【００９０】また、第２の形成方法による動作半導体膜
３２を用い、図２４〜図２７と同様にしてｎ型ＴＦＴ
（チャネル長５μｍ程度、チャネル幅３μｍ程度）を作
製し、その移動度を測定した結果、５８０ｃｍ２／Ｖｓ
という高移動度が達成された（図２９（ａ））。なお、
同様の手法によりｐ型ＴＦＴを作製して移動度を測定し
た結果、２３４ｃｍ２／Ｖｓを実現した（図２９
（ｂ））。
【００９１】以上説明したように、本実施形態によれ
ば、結晶粒界の影響が無視し得るほど小さい優れた動作
半導体膜１１又は３２を形成し、極めて高い移動度のＴ
ＦＴを実現することができる。
【００９２】なお、本実施形態では、半導体膜として非
晶質シリコンを利用したが、非晶質シリコン以外に多結
晶シリコンを利用しても良い。また、この多結晶シリコ
ンは金属誘起固相成長で形成しても良い。また結晶化の
際には、基板温度を上昇させて結晶品質を改良したり、
熱歪みを緩和しても好適である。また、シリコンとゲル
マニウムの混合物（化合物）を利用してもよい。
【００９３】本実施形態で説明した半導体装置は、ＴＦ
Ｔを備えた周辺回路一体型の液晶ディスプレイ（ＬＣ
Ｄ）やシステムオンパネル、システムオンガラス、更に
はＳＯＩ素子として適用することが可能である。
【００９４】以下、本発明の諸態様を付記としてまとめ
て記載する。
【００９５】（付記１）基板と、前記基板の上方にパタ
ーン形成された動作半導体膜とを含み、前記動作半導体
膜は、幅広領域と幅狭領域とが連結されてなる形状とさ
れており、前記幅広領域は、結晶粒の大きいフローパタ
ーンの状態であり、前記フローパターンの結晶粒界の方
向が前記幅狭領域の長手方向と非平行であるとともに、
前記幅狭領域は、ほぼ単結晶状態であることを特徴とす
る半導体装置。
【００９６】（付記２）前記幅狭領域がチャネルとして
機能することを特徴とする付記１に記載の半導体装置。
【００９７】（付記３）前記幅狭領域は、前記フローパ
ターンの前記結晶粒界の一部が差し掛かる一端部に切り
欠きが形成されていることを特徴とする付記１に記載の
半導体装置。
【００９８】（付記４）前記幅狭領域の幅は結晶粒の幅
より狭いことを特徴とする付記１に記載の半導体装置。
【００９９】（付記５）基板と、前記基板の上方にパタ
ーン形成された動作半導体膜とを備えてなる薄膜型の半
導体装置の製造方法であって、前記基板の上方に前記動
作半導体膜となる半導体膜を形成する工程と、前記半導
体膜を、幅広領域と幅狭領域とを有し、前記幅狭領域が
前記幅広領域に対して非対称に位置するように連結され
てなる形状に加工する工程と、前記半導体膜を加工した
後、前記幅狭領域の側部位を選択的に覆うように、分離
膜を介して当該幅狭領域の保温膜を形成する工程と、前
記保温膜が形成された状態で、前記半導体膜に対して前
記幅広領域から前記幅狭領域へ向かい前記幅狭領域の長
手方向に沿ってエネルギービームを照射し、前記半導体
膜を結晶化する工程とを含むことを特徴とする半導体装
置の製造方法。
【０１００】（付記６）前記半導体膜を加工するに際し
て、前記幅狭領域に切り欠きを形成することを特徴とす
る付記５に記載の半導体装置の製造方法。
【０１０１】（付記７）前記半導体膜を結晶化した後、
前記半導体膜を前記幅狭領域が前記幅広領域に対して対
称に位置する形状となるように前記半導体膜の周縁部位
を除去し、前記動作半導体膜を形成することを特徴とす
る付記５に記載の半導体装置の製造方法。
【０１０２】（付記８）前記エネルギービームは、時間
に対して連続的にエネルギーを出力するものであること
を特徴とする付記５に記載の半導体装置の製造方法。
【０１０３】（付記９）時間に対する連続的にエネルギ
ーを出力する前記エネルギービームがＣＷレーザ光であ
ることを特徴とする付記８に記載の半導体装置の製造方
法。
【０１０４】（付記１０）前記ＣＷレーザ光が半導体励
起の固体レーザ光であることを特徴とする付記９に記載
の半導体装置の製造方法。
【０１０５】（付記１１）前記エネルギービームの出力
不安定性が±１％／時間より小値であることを特徴とす
る付記８に記載の半導体装置の製造方法。
【０１０６】（付記１２）前記半導体膜を厚みが４００
ｎｍ以下となるように形成することを特徴とする付記５
に記載の半導体装置の製造方法。
【０１０７】（付記１３）前記幅狭領域を前記動作半導
体膜のチャネルとなるように形成することを特徴とする
付記５に記載の半導体装置の製造方法。
【０１０８】（付記１４）前記幅狭領域をその幅が結晶
粒の幅より狭くなるように形成することを特徴とする付
記５に記載の半導体装置の製造方法。
【０１０９】（付記１５）前記ビームスポットは、帯形
状又は楕円形状で前記走査面がほぼ平坦面とされたもの
であることを特徴とする付記５に記載の半導体装置の製
造方法。
【０１１０】（付記１６）基板と、前記基板の上方にパ
ターン形成された動作半導体膜とを備えてなる薄膜型の
半導体装置の製造方法であって、前記基板の上方に前記
動作半導体膜となる半導体膜を形成する工程と、前記半
導体膜を、幅広領域と幅狭領域とを有する形状に加工す
る工程と、ビームスポットの走査面を前記半導体膜の長
手方向に直交する位置から傾斜させて前記半導体膜にエ
ネルギービームを照射し、前記半導体膜を結晶化する工
程とを含むことを特徴とする半導体装置の製造方法。
【０１１１】（付記１７）前記半導体膜に前記エネルギ
ービームを照射するに際して、前記半導体膜の長手方向
に沿って前記ビームスポットを走査することを特徴とす
る付記１６に記載の半導体装置の製造方法。
【０１１２】（付記１８）前記半導体膜に前記エネルギ
ービームを照射するに際して、傾斜させた前記ビームス
ポットの走査面と直交する方向に前記ビームスポットを
走査することを特徴とする付記１６に記載の半導体装置
の製造方法。
【０１１３】（付記１９）前記ビームスポットの走査面
の前記傾斜角度を＋１５°〜＋７５°又は−７５°〜−
１５°とすることを特徴とする付記１６に記載の半導体
装置の製造方法。
【０１１４】（付記２０）前記半導体膜を加工するに際
して、前記幅狭領域に切り欠きを形成することを特徴と
する付記１６に記載の半導体装置の製造方法。
【０１１５】（付記２１）前記半導体膜を加工した後、
前記幅狭領域の側部位を覆うように、分離膜を介して当
該幅狭領域の保温膜を形成する工程を更に含み、前記保
温膜が形成された状態で、前記半導体膜に対して前記幅
狭領域の長手方向に沿って前記エネルギービームを照射
することを特徴とする付記１７に記載の半導体装置の製
造方法。
【０１１６】（付記２２）前記半導体膜を結晶化した
後、前記半導体膜を前記幅狭領域が前記幅広領域に対し
て対称に位置する形状となるように前記半導体膜の周縁
部位を除去し、前記動作半導体膜を形成することを特徴
とする付記１６に記載の半導体装置の製造方法。
【０１１７】（付記２３）前記エネルギービームは、時
間に対して連続的にエネルギーを出力するものであるこ
とを特徴とする付記１６に記載の半導体装置の製造方
法。
【０１１８】（付記２４）時間に対する連続的にエネル
ギーを出力する前記エネルギービームがＣＷレーザ光で
あることを特徴とする付記２３に記載の半導体装置の製
造方法。
【０１１９】（付記２５）前記ＣＷレーザ光が半導体励
起の固体レーザ光であることを特徴とする付記２４に記
載の半導体装置の製造方法。
【０１２０】（付記２６）前記エネルギービームの出力
不安定性が±１％／時間より小値であることを特徴とす
る２３に記載の半導体装置の製造方法。
【０１２１】（付記２７）前記半導体膜を厚みが４００
ｎｍ以下となるように形成することを特徴とする付記１
６に記載の半導体装置の製造方法。
【０１２２】（付記２８）前記幅狭領域を前記動作半導
体膜のチャネルとなるように形成することを特徴とする
付記１６に記載の半導体装置の製造方法。
【０１２３】（付記２９）前記幅狭領域をその幅が結晶
粒の幅より狭くなるように形成することを特徴とする付
記１６に記載の半導体装置の製造方法。
【０１２４】（付記３０）前記ビームスポットは、帯形
状又は楕円形状で前記走査面がほぼ平坦面とされたもの
であることを特徴とする付記１６に記載の半導体装置の
製造方法。
【０１２５】（付記３１）前記幅狭領域（チャネルとな
る位置）に整合させて、連続的にエネルギーを出力する
前記ＣＷレーザ光をパルス変調にして照射することを特
徴とする付記５〜３０のいずれか１項に記載の半導体装
置の製造方法。
【０１２６】
【発明の効果】本発明によれば、結晶粒界の影響が無視
し得るほど小さい半導体薄膜から動作半導体膜を形成
し、極めて高い移動度の薄膜型の半導体装置と、当該半
導体装置を容易且つ確実に製造することを可能とする半
導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本実施形態の第１の形成方法において、動作半
導体膜の形成方法を工程順に示す概略断面図である。
【図２】図１に引き続き、動作半導体膜の形成方法を工
程順に示す概略断面図である。
【図３】加工された非晶質シリコン膜を示す概略平面図
である。
【図４】保温膜が形成された非晶質シリコン膜の様子を
示す概略平面図である。
【図５】ＣＷレーザ光の照射方向を示す概略平面図であ
る。
【図６】結晶成長の様子を示す概略平面図である。
【図７】結晶成長の様子を比較例とともに示す概略平面
図である。
【図８】レジストで一部覆われた動作半導体膜を示す概
略平面図である。
【図９】パターニングされた動作半導体膜を示す概略平
面図である。
【図１０】完成した動作半導体膜の結晶状態を表すＳＥ
Ｍ写真を示す図である。
【図１１】第１の形成方法における変形例の非晶質シリ
コン膜の様子を示す概略平面図である。
【図１２】本実施形態の第２の形成方法において、動作
半導体膜の形成方法を工程順に示す概略断面図である。
【図１３】図１２に引き続き、動作半導体膜の形成方法
を工程順に示す概略断面図である。
【図１４】加工された非晶質シリコン膜を示す概略平面
図である。
【図１５】保温膜が形成された非晶質シリコン膜の様子
を示す概略平面図である。
【図１６】ＣＷレーザ光の照射方向を示す概略平面図で
ある。
【図１７】結晶成長の様子を示す概略平面図である。
【図１８】完成した動作半導体膜の結晶状態の光学顕微
鏡による写真を示す図である。
【図１９】図１８の光学顕微鏡写真（傾斜角φ：４５
度）と同一領域の幅狭領域を表すＴＥＭ写真を示す図で
ある。
【図２０】ＴＦＴの動作半導体膜をパターン形成する様
子を示す概略断面図である。
【図２１】第２の形成方法における変形例における非晶
質シリコン膜へのレーザ照射の様子を示す概略平面図で
ある。
【図２２】完成した動作半導体膜の結晶状態の光学顕微
鏡写真を示す図である。
【図２３】図２２の光学顕微鏡による写真と同一の幅狭
領域をＥＢＳＤ装置により観察したマッピング解析結果
を示す図である。
【図２４】本実施形態に係るＴＦＴの製造方法を工程順
に示す概略断面図である。
【図２５】図２４に引き続き、本実施形態に係るＴＦＴ
の製造方法を工程順に示す概略断面図である。
【図２６】図２５に引き続き、本実施形態に係るＴＦＴ
の製造方法を工程順に示す概略断面図である。
【図２７】図２６に引き続き、本実施形態に係るＴＦＴ
の製造方法を工程順に示す概略断面図である。
【図２８】第１の形成方法による動作半導体膜を用いた
ｎ型，ｐ型ＴＦＴの移動度をそれぞれ示す特性図であ
る。
【図２９】第２の形成方法による動作半導体膜を用いた
ｎ型，ｐ型ＴＦＴの移動度をそれぞれ示す特性図であ
る。
【符号の説明】
１，２１ ガラス基板 ２，２２ バッファーとなるシリコン酸化膜 ３，３１ 非晶質シリコン膜 ３ａ，１１ａ，３１ａ，３２ａ 幅広領域 ３ｂ，１１ｂ，３１ｂ，３２ｂ 幅狭領域 ４ 分離膜となるシリコン酸化膜 ５ 保温膜となる多結晶シリコン膜 １１，３２ 動作半導体膜 １２ ネッキング部 １３ 熱吸収体 ２３ ゲート酸化膜（シリコン酸化膜） ２４ ゲート電極（アルミニウム膜） ２５ 層間絶縁膜 ２６ コンタクトホール ２７ 配線（金属膜） ４１ ビームスポット ４２ 走査面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 伸夫 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 竹井 美智子 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F052 AA02 BA01 BA04 BA07 BB02 BB04 BB07 DA01 DA02 DA10 DB03 EA01 EA05 EA15 FA02 FA03 FA06 JA01 5F110 AA01 AA28 BB02 CC02 DD02 DD13 EE03 EE06 EE44 FF02 FF28 FF30 FF32 GG01 GG02 GG13 GG17 GG25 GG28 GG29 GG45 HJ01 HJ04 HJ12 HJ23 HL03 NN03 NN04 NN24 PP03 PP04 PP05 PP06 PP23 PP34 PP35 PP40 QQ11

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 前記基板の上方にパターン形成された動作半導体膜とを
    含み、 前記動作半導体膜は、幅広領域と幅狭領域とが連結され
    てなる形状とされており、 前記幅広領域は、結晶粒の大きいフローパターンの状態
    であり、前記フローパターンの結晶粒界の方向が前記幅
    狭領域の長手方向と非平行であるとともに、 前記幅狭領域は、ほぼ単結晶状態であることを特徴とす
    る半導体装置。
  2. 【請求項２】 前記幅狭領域がチャネルとして機能する
    ことを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記幅狭領域は、前記フローパターンの
    前記結晶粒界の一部が差し掛かる一端部に切り欠きが形
    成されていることを特徴とする請求項１又は２に記載の
    半導体装置。
  4. 【請求項４】 基板と、 前記基板の上方にパターン形成された動作半導体膜と を備えてなる薄膜型の半導体装置の製造方法であって、 前記基板の上方に前記動作半導体膜となる半導体膜を形
    成する工程と、 前記半導体膜を、幅広領域と幅狭領域とを有し、前記幅
    狭領域が前記幅広領域に対して非対称に位置するように
    連結されてなる形状に加工する工程と、 前記半導体膜を加工した後、前記幅狭領域の側部位を選
    択的に覆うように、分離膜を介して当該幅狭領域の保温
    膜を形成する工程と、 前記保温膜が形成された状態で、前記半導体膜に対して
    前記幅広領域から前記幅狭領域へ向かい前記幅狭領域の
    長手方向に沿ってエネルギービームを照射し、前記半導
    体膜を結晶化する工程とを含むことを特徴とする半導体
    装置の製造方法。
  5. 【請求項５】 前記半導体膜を結晶化した後、前記半導
    体膜を前記幅狭領域が前記幅広領域に対して対称に位置
    する形状となるように前記半導体膜の周縁部位を除去
    し、前記動作半導体膜を形成することを特徴とする請求
    項４に記載の半導体装置の製造方法。
  6. 【請求項６】 基板と、 前記基板の上方にパターン形成された動作半導体膜とを
    備えてなる薄膜型の半導体装置の製造方法であって、前
    記基板の上方に前記動作半導体膜となる半導体膜を形成
    する工程と、 前記半導体膜を、幅広領域と幅狭領域とを有する形状に
    加工する工程と、 ビームスポットの走査面を前記半導体膜の長手方向に直
    交する位置から傾斜させて前記半導体膜にエネルギービ
    ームを照射し、前記半導体膜を結晶化する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記半導体膜に前記エネルギービームを
    照射するに際して、 前記半導体膜の長手方向に沿って前記ビームスポットを
    走査することを特徴とする請求項４〜６のいずれか１項
    に記載の半導体装置の製造方法。
  8. 【請求項８】 前記半導体膜に前記エネルギービームを
    照射するに際して、 傾斜させた前記ビームスポットの走査面と直交する方向
    に前記ビームスポットを走査することを特徴とする請求
    項４〜６のいずれか１項に記載の半導体装置の製造方
    法。
  9. 【請求項９】 前記ビームスポットは、帯形状又は楕円
    形状で前記走査面がほぼ平坦面とされたものであること
    を特徴とする請求項４〜８のいずれか１項に記載の半導
    体装置の製造方法。
  10. 【請求項１０】 前記エネルギービームを、時間に対し
    て連続的にエネルギーを出力するＣＷレーザ光とすると
    ともに、 前記幅狭領域に整合させて、前記ＣＷレーザ光をパルス
    変調にして照射することを特徴とする請求項４〜９のい
    ずれか１項に記載の半導体装置の製造方法。
JP2002180425A 2001-08-30 2002-06-20 半導体装置の製造方法 Expired - Fee Related JP4558262B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002180425A JP4558262B2 (ja) 2001-08-30 2002-06-20 半導体装置の製造方法
KR1020020049655A KR100797591B1 (ko) 2001-08-30 2002-08-22 반도체 장치 및 그 제조 방법
US10/230,161 US6767773B2 (en) 2001-08-30 2002-08-29 Method of Production of a thin film type semiconductor device having a heat-retaining layer
TW091119696A TW558744B (en) 2001-08-30 2002-08-29 Semiconductor device and method of production thereof
CNB021414106A CN1265423C (zh) 2001-08-30 2002-08-30 半导体器件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001262160 2001-08-30
JP2001-262160 2001-08-30
JP2002180425A JP4558262B2 (ja) 2001-08-30 2002-06-20 半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006293163A Division JP4663615B2 (ja) 2001-08-30 2006-10-27 半導体装置
JP2007110939A Division JP4584953B2 (ja) 2001-08-30 2007-04-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003151906A true JP2003151906A (ja) 2003-05-23
JP4558262B2 JP4558262B2 (ja) 2010-10-06

Family

ID=26621332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002180425A Expired - Fee Related JP4558262B2 (ja) 2001-08-30 2002-06-20 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6767773B2 (ja)
JP (1) JP4558262B2 (ja)
KR (1) KR100797591B1 (ja)
CN (1) CN1265423C (ja)
TW (1) TW558744B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289080A (ja) * 2002-01-24 2003-10-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004363168A (ja) * 2003-06-02 2004-12-24 Sumitomo Heavy Ind Ltd 半導体装置の製造方法
JP2005322842A (ja) * 2004-05-11 2005-11-17 Hitachi Cable Ltd 薄膜半導体基板及びその製造方法
JP2013041892A (ja) * 2011-08-11 2013-02-28 Hiroshima Univ 薄膜製造方法、それを用いた半導体デバイスの製造方法およびそれらに用いられる半導体薄膜部品
JP2020072227A (ja) * 2018-11-02 2020-05-07 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
US6737307B2 (en) * 2002-06-28 2004-05-18 Industrial Technology Research Institute Method for forming amorphous silicon film on single crystal silicon and structure formed
JP4326477B2 (ja) * 2003-05-14 2009-09-09 シャープ株式会社 半導体薄膜の結晶化方法
JP2005167084A (ja) * 2003-12-04 2005-06-23 Fujitsu Ltd レーザ結晶化装置及びレーザ結晶化方法
JP4746858B2 (ja) * 2004-09-29 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法
TWI268122B (en) * 2005-01-25 2006-12-01 Au Optronics Corp Semiconductor structure having multilayer of polysilicon and display panel applied with the same
KR100646937B1 (ko) * 2005-08-22 2006-11-23 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그 제조방법
JP2007281420A (ja) * 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
KR100818285B1 (ko) * 2006-11-17 2008-04-01 삼성전자주식회사 단결정 실리콘 로드 제조방법
US9472776B2 (en) * 2011-10-14 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sealed structure including welded glass frits

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59161014A (ja) * 1983-03-03 1984-09-11 Seiko Instr & Electronics Ltd 半導体薄膜結晶化方法
JP3919838B2 (ja) * 1994-09-16 2007-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
TW317643B (ja) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
JP3844640B2 (ja) * 1999-08-31 2006-11-15 シャープ株式会社 半導体装置の製造方法
US6255148B1 (en) 1998-07-13 2001-07-03 Fujitsu Limited Polycrystal thin film forming method and forming system
KR100317623B1 (ko) * 1999-04-16 2001-12-22 구본준, 론 위라하디락사 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
US6573163B2 (en) * 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US6475835B1 (en) * 2002-02-28 2002-11-05 Industrial Technology Research Institute Method for forming thin film transistor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289080A (ja) * 2002-01-24 2003-10-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004363168A (ja) * 2003-06-02 2004-12-24 Sumitomo Heavy Ind Ltd 半導体装置の製造方法
JP4589606B2 (ja) * 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
US7932185B2 (en) 2003-06-02 2011-04-26 Sumitomo Heavy Industries, Ltd. Process for fabricating semiconductor device
JP2005322842A (ja) * 2004-05-11 2005-11-17 Hitachi Cable Ltd 薄膜半導体基板及びその製造方法
JP4534585B2 (ja) * 2004-05-11 2010-09-01 日立電線株式会社 薄膜半導体基板及びその製造方法
JP2013041892A (ja) * 2011-08-11 2013-02-28 Hiroshima Univ 薄膜製造方法、それを用いた半導体デバイスの製造方法およびそれらに用いられる半導体薄膜部品
JP2020072227A (ja) * 2018-11-02 2020-05-07 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法
WO2020090396A1 (ja) * 2018-11-02 2020-05-07 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法
JP7226767B2 (ja) 2018-11-02 2023-02-21 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法

Also Published As

Publication number Publication date
TW558744B (en) 2003-10-21
US20030042486A1 (en) 2003-03-06
CN1404101A (zh) 2003-03-19
US6767773B2 (en) 2004-07-27
KR20030019889A (ko) 2003-03-07
JP4558262B2 (ja) 2010-10-06
CN1265423C (zh) 2006-07-19
KR100797591B1 (ko) 2008-01-24

Similar Documents

Publication Publication Date Title
JP4470395B2 (ja) 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
JP4558262B2 (ja) 半導体装置の製造方法
JP3658213B2 (ja) 半導体装置の製造方法
US20040192013A1 (en) Method for fabricating single crystal silicon film
JP3227980B2 (ja) 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
JP3844640B2 (ja) 半導体装置の製造方法
JP4203141B2 (ja) 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法
JP2006295117A (ja) 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法
JP4353352B2 (ja) 半導体装置及びその製造方法
JP3357707B2 (ja) 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法
JP4663615B2 (ja) 半導体装置
JP2004063478A (ja) 薄膜トランジスタ及びその製造方法
JPH1168109A (ja) 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法
JP4316149B2 (ja) 薄膜トランジスタ製造方法
JP4584953B2 (ja) 半導体装置の製造方法
JP2809152B2 (ja) 薄膜トランジスタの製造方法
JP3345363B2 (ja) 多結晶シリコン薄膜の形成方法及び薄膜トランジスタの製造方法
JP2001127301A (ja) 半導体装置および半導体装置の製造方法
JP2004253451A (ja) 半導体装置の製造方法
JP3266185B2 (ja) 多結晶半導体薄膜の製造方法
JP4075042B2 (ja) 半導体装置の製造方法およびこの方法で得られる半導体装置
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JPS5880831A (ja) 半導体装置用基板の製造方法
JPH09237767A (ja) 半導体装置の製造方法
JPWO2007086442A1 (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041026

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070419

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070514

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100721

R150 Certificate of patent or registration of utility model

Ref document number: 4558262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees