JP2003059269A - 単一チャージポンプを利用したデュアル電圧発生装置、発生回路及びその発生方法 - Google Patents
単一チャージポンプを利用したデュアル電圧発生装置、発生回路及びその発生方法Info
- Publication number
- JP2003059269A JP2003059269A JP2002211668A JP2002211668A JP2003059269A JP 2003059269 A JP2003059269 A JP 2003059269A JP 2002211668 A JP2002211668 A JP 2002211668A JP 2002211668 A JP2002211668 A JP 2002211668A JP 2003059269 A JP2003059269 A JP 2003059269A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pumping
- semiconductor memory
- memory device
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0041—Control circuits in which a clock signal is selectively enabled or disabled
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 単一チャージポンプを使用するデュアル電圧
発生のための装置、回路及び方法を提供する。 【解決手段】 装置の２つの相異なる構成要素に対して
デュアル電圧が存在する時、デュアル電圧は同一である
か、あるいは異なる。オシレータはオシレーティング信
号を発生し、チャージポンプはオシレーティング信号に
応答してポンピングノードにポンピング電圧を発生させ
る。第１スイッチング回路はポンピングノードに接続さ
れて、ポンピング電圧から第１構成要素に第１電圧を出
力する。第２スイッチング回路はポンピングノードに接
続されて、ポンピング電圧から第２構成要素に第２電圧
を出力する。第１及び第２出力電圧は選択的に感知され
る。オシレータはトリッガでき、第１及び第２スイッチ
ング回路は感知された第１及び第２電圧を所定値及び／
又は範囲に保持するために必要に応じて制御できる。
発生のための装置、回路及び方法を提供する。 【解決手段】 装置の２つの相異なる構成要素に対して
デュアル電圧が存在する時、デュアル電圧は同一である
か、あるいは異なる。オシレータはオシレーティング信
号を発生し、チャージポンプはオシレーティング信号に
応答してポンピングノードにポンピング電圧を発生させ
る。第１スイッチング回路はポンピングノードに接続さ
れて、ポンピング電圧から第１構成要素に第１電圧を出
力する。第２スイッチング回路はポンピングノードに接
続されて、ポンピング電圧から第２構成要素に第２電圧
を出力する。第１及び第２出力電圧は選択的に感知され
る。オシレータはトリッガでき、第１及び第２スイッチ
ング回路は感知された第１及び第２電圧を所定値及び／
又は範囲に保持するために必要に応じて制御できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体メモリ装置に
おいて個別化した電圧を発生させる分野に係り、特に、
このような装置において単一チャージポンプによりデュ
アル電圧を発生させる装置、回路及び方法に関する。
おいて個別化した電圧を発生させる分野に係り、特に、
このような装置において単一チャージポンプによりデュ
アル電圧を発生させる装置、回路及び方法に関する。
【０００２】
【従来の技術】半導体メモリ装置はメモリセルにデータ
を貯蔵し、これらセルをアドレッシングするためにワー
ドラインを使用する。時々にはこれら構成要素に電圧を
印加することが有益である。例えば、メモリセルを取り
囲むＰ−ウェルに印加されたバックバイアス電圧はその
セルに貯蔵されたデータが消去されるのを防止する。実
に、このような電圧は逆バイアス状態におけるＰＮ接合
を保持する。この問題は、従来の技術において様々な要
求に対して単一電圧発生器を使用することにより提起さ
れた。しかし、これは、印加された電圧が異なる最適の
値で最高の状態で印加されるため、ポンピングの非効率
を招いた。発生させられた電圧は一般に個々の最適値と
は異なる。
を貯蔵し、これらセルをアドレッシングするためにワー
ドラインを使用する。時々にはこれら構成要素に電圧を
印加することが有益である。例えば、メモリセルを取り
囲むＰ−ウェルに印加されたバックバイアス電圧はその
セルに貯蔵されたデータが消去されるのを防止する。実
に、このような電圧は逆バイアス状態におけるＰＮ接合
を保持する。この問題は、従来の技術において様々な要
求に対して単一電圧発生器を使用することにより提起さ
れた。しかし、これは、印加された電圧が異なる最適の
値で最高の状態で印加されるため、ポンピングの非効率
を招いた。発生させられた電圧は一般に個々の最適値と
は異なる。
【０００３】他の解決策は、要求される値の各々一つに
対して一つずつの多くの電圧発生器を備えることであっ
た。しかし、その実行が有する問題点は、これら電圧発
生器がチップ内において大きい面積を必要とするという
ことである。図１を参照すれば、米国特許第５，８８
６，９３２号公報に開示された、従来の装置１００が示
される。これから分かるように、面積の減少及びポンピ
ング効率は両方とも向上したものの、異なる時間で異な
る電圧を発生させるだけである。
対して一つずつの多くの電圧発生器を備えることであっ
た。しかし、その実行が有する問題点は、これら電圧発
生器がチップ内において大きい面積を必要とするという
ことである。図１を参照すれば、米国特許第５，８８
６，９３２号公報に開示された、従来の装置１００が示
される。これから分かるように、面積の減少及びポンピ
ング効率は両方とも向上したものの、異なる時間で異な
る電圧を発生させるだけである。
【０００４】装置１００は、単一バックバイアス電圧を
出力するＶＢＢ発生器１１０を含む。前記出力電圧は二
つの分離された状態で二つの値、すなわちＶＢＢ１及び
ＶＢＢ２のうちいずれか一つのみを取ることができる。
第１番目の状態で、ノーマルリフレッシュモードは、ス
イッチＮ１を活性化させる制御信号ＮＯＲＭを使用する
ことにより表示される。第２番目の状態で、セルフリフ
レッシュモードは、スイッチＮ２を活性化させる制御信
号ＳＲＥＦを使用することにより表示される。各場合に
おいて、イネーブル信号ＥＮＡＢＬＥ＿Ｎ（又はＥＮＡ
ＢＬＥ＿Ｓ）がＶＢＢ発生器１１０に伝送される。次
に、ＶＢＢ発生器１１０は各基準電圧レベルと比較し、
これに応答して制御するためにレベル感知器（第１レベ
ル感知器１２０または第２レベル感知器１３０）に出力
をフィードバックする。この方法は、イネーブル信号Ｅ
ＮＡＢＬＥ＿Ｎ（又はＥＮＡＢＬＥ＿Ｓ）によって制御
されるものであって、出力電圧は基準電圧レベルのうち
一つの値を取る。
出力するＶＢＢ発生器１１０を含む。前記出力電圧は二
つの分離された状態で二つの値、すなわちＶＢＢ１及び
ＶＢＢ２のうちいずれか一つのみを取ることができる。
第１番目の状態で、ノーマルリフレッシュモードは、ス
イッチＮ１を活性化させる制御信号ＮＯＲＭを使用する
ことにより表示される。第２番目の状態で、セルフリフ
レッシュモードは、スイッチＮ２を活性化させる制御信
号ＳＲＥＦを使用することにより表示される。各場合に
おいて、イネーブル信号ＥＮＡＢＬＥ＿Ｎ（又はＥＮＡ
ＢＬＥ＿Ｓ）がＶＢＢ発生器１１０に伝送される。次
に、ＶＢＢ発生器１１０は各基準電圧レベルと比較し、
これに応答して制御するためにレベル感知器（第１レベ
ル感知器１２０または第２レベル感知器１３０）に出力
をフィードバックする。この方法は、イネーブル信号Ｅ
ＮＡＢＬＥ＿Ｎ（又はＥＮＡＢＬＥ＿Ｓ）によって制御
されるものであって、出力電圧は基準電圧レベルのうち
一つの値を取る。
【０００５】装置１００は、同時に他の電圧の発生要求
がない所において動作する。しかし、他の電圧が同時に
出力されるべき所では動作しない。図２を参照すると、
米国特許第５，８８９，６６４号公報に開示されている
他の従来の装置２００が示されている。これから分かる
ように、同時に二つの電圧を生成する点及び従来の一般
的な実行以上の面積を減らした点で改良されている。
がない所において動作する。しかし、他の電圧が同時に
出力されるべき所では動作しない。図２を参照すると、
米国特許第５，８８９，６６４号公報に開示されている
他の従来の装置２００が示されている。これから分かる
ように、同時に二つの電圧を生成する点及び従来の一般
的な実行以上の面積を減らした点で改良されている。
【０００６】装置２００において、単一オシレータ２１
０が共有されて面積が減る。しかし、二つのチャージポ
ンピング回路２２０，２３０があって依然として装置２
００に広い面積が要求される。回路２２０，２３０はオ
シレータ２１０から信号Ｓ２１２，Ｓ２１３を受信し、
各々電圧ＶＢＢ，ＶＰＰを発生させる。電圧ＶＢＢは負
の電圧であるが、電圧ＶＰＰは電源電圧よりも高い電圧
を有する正の電圧である。電圧ＶＢＢ，ＶＰＰは各々感
知器２４０，２５０において感知される。感知器２４
０，２５０はオシレータ２１０に対して感知信号Ｓ２４
２，Ｓ２５２を、制御ロジックユニット２６０に対して
検出信号Ｓ２４６，Ｓ２５６を発生させる。
０が共有されて面積が減る。しかし、二つのチャージポ
ンピング回路２２０，２３０があって依然として装置２
００に広い面積が要求される。回路２２０，２３０はオ
シレータ２１０から信号Ｓ２１２，Ｓ２１３を受信し、
各々電圧ＶＢＢ，ＶＰＰを発生させる。電圧ＶＢＢは負
の電圧であるが、電圧ＶＰＰは電源電圧よりも高い電圧
を有する正の電圧である。電圧ＶＢＢ，ＶＰＰは各々感
知器２４０，２５０において感知される。感知器２４
０，２５０はオシレータ２１０に対して感知信号Ｓ２４
２，Ｓ２５２を、制御ロジックユニット２６０に対して
検出信号Ｓ２４６，Ｓ２５６を発生させる。
【０００７】図３を参照すれば、さらに他の従来の装置
３００が示されている。装置３００は、従来の技術より
も一層進歩したものの、電流を無駄遣いする。装置３０
０は単一ＶＢＢ２発生器３１０を含み、前記単一ＶＢＢ
２発生器３１０はチャージポンプ及びキャパシタを含
む。発生器３１０はノード３２０に電圧ＶＢＢ２を発生
させ、前記電圧ＶＢＢ２はバックバイアスのためにメモ
リ装置のメモリセルトランジスタ３３０の基板に印加さ
れる。さらに、トランジスタ３４０及び差動増幅器３５
０を使用することにより、電圧ＶＢＢ１がノード３２０
に導かれる。増幅器３５０は所定の他の電圧、すなわち
ＶＢＢ１の基準値であって、負の入力を有する。前記差
動増幅器３５０はメモリ装置のワードライン駆動回路３
６０に印加される電圧ＶＢＢ１を生成する。これらの関
係を調べてみると、電圧ＶＢＢ１は電圧ＶＢＢ２よりも
高い。
３００が示されている。装置３００は、従来の技術より
も一層進歩したものの、電流を無駄遣いする。装置３０
０は単一ＶＢＢ２発生器３１０を含み、前記単一ＶＢＢ
２発生器３１０はチャージポンプ及びキャパシタを含
む。発生器３１０はノード３２０に電圧ＶＢＢ２を発生
させ、前記電圧ＶＢＢ２はバックバイアスのためにメモ
リ装置のメモリセルトランジスタ３３０の基板に印加さ
れる。さらに、トランジスタ３４０及び差動増幅器３５
０を使用することにより、電圧ＶＢＢ１がノード３２０
に導かれる。増幅器３５０は所定の他の電圧、すなわち
ＶＢＢ１の基準値であって、負の入力を有する。前記差
動増幅器３５０はメモリ装置のワードライン駆動回路３
６０に印加される電圧ＶＢＢ１を生成する。これらの関
係を調べてみると、電圧ＶＢＢ１は電圧ＶＢＢ２よりも
高い。
【０００８】装置３００が有する問題点は、ノード３２
０におけるＶＢＢ１の発生と関わっている。差動増幅器
３５０が出力を所定レベルに保持しようとする間に、装
置３００が多くの電流を消耗する。これは、トランジス
タ３４０がノード３７０から電流を排出するからであ
る。従って、所定のＶＢＢ１電圧レベルを保持するため
に低い効率を有するＶＢＢ２電圧をさらに生成するがゆ
えに、ポンピング効率が落ちる。半導体メモリ装置の小
型化が進むに伴い、電圧発生器などの構成要素に対して
一層狭い面積を有することが要求される。半導体メモリ
装置が低電力で動作するに伴い、一層高いポンピング効
率が要求される。
０におけるＶＢＢ１の発生と関わっている。差動増幅器
３５０が出力を所定レベルに保持しようとする間に、装
置３００が多くの電流を消耗する。これは、トランジス
タ３４０がノード３７０から電流を排出するからであ
る。従って、所定のＶＢＢ１電圧レベルを保持するため
に低い効率を有するＶＢＢ２電圧をさらに生成するがゆ
えに、ポンピング効率が落ちる。半導体メモリ装置の小
型化が進むに伴い、電圧発生器などの構成要素に対して
一層狭い面積を有することが要求される。半導体メモリ
装置が低電力で動作するに伴い、一層高いポンピング効
率が要求される。
【０００９】
【発明が解決しようとする課題】本発明が解決しようと
する技術的課題は、単一チャージポンプを利用したデュ
アル電圧発生装置、発生回路及びその発生方法を提供す
ることである。
する技術的課題は、単一チャージポンプを利用したデュ
アル電圧発生装置、発生回路及びその発生方法を提供す
ることである。
【００１０】
【課題を解決するための手段】一つの装置において二つ
の他の構成要素に対してデュアル電圧があるために、前
記デュアル電圧は同一であるか、あるいは異なる。これ
ら構成要素はワードライン駆動回路、ビットラインセン
スアンプブロック制御回路、メモリセルトランジスタの
基板などであって良い。オシレータはオシレーティング
信号を発生させ、チャージポンプは前記オシレーティン
グ信号に応答してポンピング電圧を発生させる。第１ス
イッチング回路は前記ポンピング電圧から第１構成要素
に第１電圧を出力する。第２スイッチング回路は前記ポ
ンピング電圧から第２構成要素に第２電圧を出力する。
の他の構成要素に対してデュアル電圧があるために、前
記デュアル電圧は同一であるか、あるいは異なる。これ
ら構成要素はワードライン駆動回路、ビットラインセン
スアンプブロック制御回路、メモリセルトランジスタの
基板などであって良い。オシレータはオシレーティング
信号を発生させ、チャージポンプは前記オシレーティン
グ信号に応答してポンピング電圧を発生させる。第１ス
イッチング回路は前記ポンピング電圧から第１構成要素
に第１電圧を出力する。第２スイッチング回路は前記ポ
ンピング電圧から第２構成要素に第２電圧を出力する。
【００１１】前記スイッチング回路は選択的に、そして
好ましくは、前記第１及び第２電圧を正確に最適の値で
排出するように調節される。これは効率を最適化させ、
且つ、電流の無駄遣いを防止する。さらに、単一チャー
ジポンプが使用される。これは、面積が保たれる利点を
有する。
好ましくは、前記第１及び第２電圧を正確に最適の値で
排出するように調節される。これは効率を最適化させ、
且つ、電流の無駄遣いを防止する。さらに、単一チャー
ジポンプが使用される。これは、面積が保たれる利点を
有する。
【００１２】
【発明の実施の形態】前述したように、本発明は単一チ
ャージポンプを利用したデュアル電圧発生装置、発生回
路及び発生方法を提供する。添付された図面を参照して
本発明をさらに詳細に説明する。図４を参照し、本発明
の第１実施の形態を説明する。半導体メモリ装置４００
の出力はワードライン駆動回路４０３及びメモリセルト
ランジスタ４０５の基板の各々に印加される。
ャージポンプを利用したデュアル電圧発生装置、発生回
路及び発生方法を提供する。添付された図面を参照して
本発明をさらに詳細に説明する。図４を参照し、本発明
の第１実施の形態を説明する。半導体メモリ装置４００
の出力はワードライン駆動回路４０３及びメモリセルト
ランジスタ４０５の基板の各々に印加される。
【００１３】装置４００はオシレータ４１０を含む。オ
シレータ４１０はオシレーティング信号ＯＳＣを発生さ
せる。オシレータ４１０は、後述するように、信号ＥＮ
によって制御される。装置４００はチャージポンプ４２
０をさらに含み、前記チャージポンプ４２０はオシレー
ティング信号ＯＳＣを受信する。チャージポンプ４２０
はポンピングノードＰＯにポンピング電圧を発生させ
る。好ましくは、チャージポンプ４２０はポンピングキ
ャパシタＣ１を含む。同様に、ポンピングキャパシタＣ
１はチャージポンプ４２０から分離された要素として考
慮できる。どちらの場合であっても、ポンピングキャパ
シタＣ１はポンピングノードＰＯに端末を有することが
好ましい。
シレータ４１０はオシレーティング信号ＯＳＣを発生さ
せる。オシレータ４１０は、後述するように、信号ＥＮ
によって制御される。装置４００はチャージポンプ４２
０をさらに含み、前記チャージポンプ４２０はオシレー
ティング信号ＯＳＣを受信する。チャージポンプ４２０
はポンピングノードＰＯにポンピング電圧を発生させ
る。好ましくは、チャージポンプ４２０はポンピングキ
ャパシタＣ１を含む。同様に、ポンピングキャパシタＣ
１はチャージポンプ４２０から分離された要素として考
慮できる。どちらの場合であっても、ポンピングキャパ
シタＣ１はポンピングノードＰＯに端末を有することが
好ましい。
【００１４】装置４００は第１スイッチング回路ＳＷ１
・４３０をさらに含む。第１スイッチング回路ＳＷ１・
４３０はポンピングノードＰＯに接続されてポンピング
電圧を受信する。第１スイッチング回路ＳＷ１・４３０
は回路４０３に第１電圧ＶＢＢ１を出力する。装置４０
０は第２スイッチング回路ＳＷ２・４４０をさらに含
む。第２スイッチング回路ＳＷ２・４４０はポンピング
ノードＰＯに接続されてポンピング電圧を受信する。第
２スイッチング回路ＳＷ２・４４０は回路４０５に第２
電圧ＶＢＢ２を出力する。
・４３０をさらに含む。第１スイッチング回路ＳＷ１・
４３０はポンピングノードＰＯに接続されてポンピング
電圧を受信する。第１スイッチング回路ＳＷ１・４３０
は回路４０３に第１電圧ＶＢＢ１を出力する。装置４０
０は第２スイッチング回路ＳＷ２・４４０をさらに含
む。第２スイッチング回路ＳＷ２・４４０はポンピング
ノードＰＯに接続されてポンピング電圧を受信する。第
２スイッチング回路ＳＷ２・４４０は回路４０５に第２
電圧ＶＢＢ２を出力する。
【００１５】装置４００の前記実施形態において、本発
明を実行するのに必須的なことではないが、ＶＢＢ２は
ＶＢＢ１よりも低い。さらに、本発明を実行するのに必
須的なことではないが、電圧は負である場合がある。装
置４００は第１制御ユニット４８０をさらに含む。第１
制御ユニット４８０はオシレーティング信号ＯＳＣに応
答して前記第１スイッチング回路ＳＷ１・４３０を制御
する。
明を実行するのに必須的なことではないが、ＶＢＢ２は
ＶＢＢ１よりも低い。さらに、本発明を実行するのに必
須的なことではないが、電圧は負である場合がある。装
置４００は第１制御ユニット４８０をさらに含む。第１
制御ユニット４８０はオシレーティング信号ＯＳＣに応
答して前記第１スイッチング回路ＳＷ１・４３０を制御
する。
【００１６】装置４００はまた、第２制御ユニット４９
０を含む。第２制御ユニット４９０はオシレーティング
信号ＯＳＣに応答して第２スイッチング回路ＳＷ２・４
４０を制御する。装置４００は第１電圧感知器４５０を
さらに含む。第１電圧感知器４５０は前記発生させられ
た第１電圧ＶＢＢ１に応答して第１感知信号ＥＮ１を出
力する。第１感知信号ＥＮ１は、好ましくは、制御ユニ
ット４８０，４９０の両方によって受信される。
０を含む。第２制御ユニット４９０はオシレーティング
信号ＯＳＣに応答して第２スイッチング回路ＳＷ２・４
４０を制御する。装置４００は第１電圧感知器４５０を
さらに含む。第１電圧感知器４５０は前記発生させられ
た第１電圧ＶＢＢ１に応答して第１感知信号ＥＮ１を出
力する。第１感知信号ＥＮ１は、好ましくは、制御ユニ
ット４８０，４９０の両方によって受信される。
【００１７】装置４００はまた、第２電圧感知器４６０
を含む。第２電圧感知器４６０は前記発生させられた第
２電圧ＶＢＢ２に応答して第２感知信号ＥＮ２を出力す
る。第２感知信号ＥＮ２は、好ましくは、制御ユニット
４８０，４９０の両方によって受信される。装置４００
はオシレータ制御回路４７０をさらに含む。オシレータ
制御回路４７０はオシレータ４１０を選択的に制御する
ために、第１感知信号ＥＮ１及び第２感知信号ＥＮ２に
応答する。前記図４の実施形態において、オシレータ制
御回路４７０はＯＲゲートにより実行され、信号ＥＮを
出力する。
を含む。第２電圧感知器４６０は前記発生させられた第
２電圧ＶＢＢ２に応答して第２感知信号ＥＮ２を出力す
る。第２感知信号ＥＮ２は、好ましくは、制御ユニット
４８０，４９０の両方によって受信される。装置４００
はオシレータ制御回路４７０をさらに含む。オシレータ
制御回路４７０はオシレータ４１０を選択的に制御する
ために、第１感知信号ＥＮ１及び第２感知信号ＥＮ２に
応答する。前記図４の実施形態において、オシレータ制
御回路４７０はＯＲゲートにより実行され、信号ＥＮを
出力する。
【００１８】図５を参照すれば、本発明の他の実施形態
によって構成された装置５００が説明される。前記装置
５００の出力は各々ワードライン駆動回路５０３及びビ
ットラインセンスアンプブロック制御回路５０５に印加
される。装置５００は、オシレータ４１０と類似したオ
シレータ５１０と、チャージポンプ４２０と類似したチ
ャージポンプ５２０とを含み、チャージポンプ５２０は
ポンピングキャパシタＣ１を介してポンピングノードＰ
Ｏにポンピングする。
によって構成された装置５００が説明される。前記装置
５００の出力は各々ワードライン駆動回路５０３及びビ
ットラインセンスアンプブロック制御回路５０５に印加
される。装置５００は、オシレータ４１０と類似したオ
シレータ５１０と、チャージポンプ４２０と類似したチ
ャージポンプ５２０とを含み、チャージポンプ５２０は
ポンピングキャパシタＣ１を介してポンピングノードＰ
Ｏにポンピングする。
【００１９】装置５００は前記ポンピング電圧を受信し
て第１電圧ＶＰＰ１をワードライン駆動回路５０３に出
力する（ＳＷ１・４３０と類似した）第１スイッチング
回路ＳＷ１ ５３０をさらに含む。装置５００は前記ポ
ンピング電圧を受信して第２電圧ＶＰＰ２をビットライ
ンセンスアンプブロック制御回路５０５に出力する（Ｓ
Ｗ２・４４０と類似した）第２スイッチング回路ＳＷ２
・５４０をさらに含む。
て第１電圧ＶＰＰ１をワードライン駆動回路５０３に出
力する（ＳＷ１・４３０と類似した）第１スイッチング
回路ＳＷ１ ５３０をさらに含む。装置５００は前記ポ
ンピング電圧を受信して第２電圧ＶＰＰ２をビットライ
ンセンスアンプブロック制御回路５０５に出力する（Ｓ
Ｗ２・４４０と類似した）第２スイッチング回路ＳＷ２
・５４０をさらに含む。
【００２０】装置５００はまた、（第１制御ユニット４
８０と類似した）第１制御ユニット５８０、（第２制御
ユニット４９０と類似した）第２制御ユニット５９０、
（第１電圧感知器４５０と類似した）第１電圧感知器５
５０、（第２電圧感知器４６０と類似した）第２電圧感
知器５６０、及び（オシレータ制御回路４７０と類似し
た）オシレータ制御回路５７０を含む。前記装置５００
の実施形態において、本発明を実行するのに必須なこと
ではないが、ＶＰＰ１は電源電圧よりも高い。さらに、
本発明を実行するのに必須なことではないが、ＶＰＰ２
はＶＰＰ１よりも低い。
８０と類似した）第１制御ユニット５８０、（第２制御
ユニット４９０と類似した）第２制御ユニット５９０、
（第１電圧感知器４５０と類似した）第１電圧感知器５
５０、（第２電圧感知器４６０と類似した）第２電圧感
知器５６０、及び（オシレータ制御回路４７０と類似し
た）オシレータ制御回路５７０を含む。前記装置５００
の実施形態において、本発明を実行するのに必須なこと
ではないが、ＶＰＰ１は電源電圧よりも高い。さらに、
本発明を実行するのに必須なことではないが、ＶＰＰ２
はＶＰＰ１よりも低い。
【００２１】図６を参照すれば、本発明のさらに他の実
施形態によって構成された回路６００が説明される。図
６のものは図４及び図５のものの構成とかなり似ている
ことが分かる。装置６００は第１構成要素６０３及び第
２構成要素６０５を含む。第１構成要素６０３及び第２
構成要素６０５はメモリ装置のいかなる構成要素でもあ
る場合がある。
施形態によって構成された回路６００が説明される。図
６のものは図４及び図５のものの構成とかなり似ている
ことが分かる。装置６００は第１構成要素６０３及び第
２構成要素６０５を含む。第１構成要素６０３及び第２
構成要素６０５はメモリ装置のいかなる構成要素でもあ
る場合がある。
【００２２】例えば、第１構成要素６０３はワードライ
ン駆動回路でありうる。また、第２構成要素６０５はメ
モリセルトランジスタの基板になりうる。装置６００は
（オシレータ４１０と類似した）オシレータ６１０と、
（チャージポンプ４２０と類似した）チャージポンプ６
２０とをさらに含み、チャージポンプ６２０はポンピン
グキャパシタＣ１を介してポンピングノードＰＯにポン
ピングする。
ン駆動回路でありうる。また、第２構成要素６０５はメ
モリセルトランジスタの基板になりうる。装置６００は
（オシレータ４１０と類似した）オシレータ６１０と、
（チャージポンプ４２０と類似した）チャージポンプ６
２０とをさらに含み、チャージポンプ６２０はポンピン
グキャパシタＣ１を介してポンピングノードＰＯにポン
ピングする。
【００２３】装置６００は前記ポンピング電圧を受信し
て第１構成要素６０３に第１電圧ＶＢＢ１を出力する
（ＳＷ１・４３０と類似した）第１スイッチング回路６
３０をさらに含む。装置６００は前記ポンピング電圧を
受信して第２構成要素６０５に第２電圧ＶＢＢ２を出力
する（ＳＷ２・４４０と類似した）第２スイッチング回
路６４０をさらに含む。
て第１構成要素６０３に第１電圧ＶＢＢ１を出力する
（ＳＷ１・４３０と類似した）第１スイッチング回路６
３０をさらに含む。装置６００は前記ポンピング電圧を
受信して第２構成要素６０５に第２電圧ＶＢＢ２を出力
する（ＳＷ２・４４０と類似した）第２スイッチング回
路６４０をさらに含む。
【００２４】装置６００は（第１制御ユニット４８０と
類似した）第１制御ユニット６８０、（第２制御ユニッ
ト４９０と類似した）第２制御ユニット６９０、（第１
電圧感知器４５０と類似した）第１電圧感知器６５０、
（第２電圧感知器４６０と類似した）第２電圧感知器６
６０、及び（オシレータ制御回路４７０と類似した）オ
シレータ制御回路６７０を含む。
類似した）第１制御ユニット６８０、（第２制御ユニッ
ト４９０と類似した）第２制御ユニット６９０、（第１
電圧感知器４５０と類似した）第１電圧感知器６５０、
（第２電圧感知器４６０と類似した）第２電圧感知器６
６０、及び（オシレータ制御回路４７０と類似した）オ
シレータ制御回路６７０を含む。
【００２５】装置６００の実施形態において、本発明を
実行するのに必須なことではないが、ＶＢＢ２はＶＢＢ
１よりも低い。さらに、ＶＢＢ１は負からグラウンドま
での範囲の電圧でありうる。あるいは、ＶＢＢ１はＶＢ
Ｂ２と同一でありえる。これらＶＢＢ１及びＶＢＢ２
（及びＶＰＰ１，ＶＰＰ２）の値のいずれに対しても本
発明の原理は同一である。図６を参照し続ければ、第１
スイッチング回路６３０及び第２スイッチング回路６４
０の好ましい実施形態の一層詳細な説明が与えられる。
この説明は、図４のＳＷ１・４３０及びＳＷ２・４４０
と図５のＳＷ１・５３０及びＳＷ２・５４０に各々移さ
れうる。
実行するのに必須なことではないが、ＶＢＢ２はＶＢＢ
１よりも低い。さらに、ＶＢＢ１は負からグラウンドま
での範囲の電圧でありうる。あるいは、ＶＢＢ１はＶＢ
Ｂ２と同一でありえる。これらＶＢＢ１及びＶＢＢ２
（及びＶＰＰ１，ＶＰＰ２）の値のいずれに対しても本
発明の原理は同一である。図６を参照し続ければ、第１
スイッチング回路６３０及び第２スイッチング回路６４
０の好ましい実施形態の一層詳細な説明が与えられる。
この説明は、図４のＳＷ１・４３０及びＳＷ２・４４０
と図５のＳＷ１・５３０及びＳＷ２・５４０に各々移さ
れうる。
【００２６】第１スイッチング回路６３０は第１伝送ト
ランジスタＴＰ１・６３１を含む。第１伝送トランジス
タＴＰ１・６３１は前記ポンピングノードＰＯと前記第
１構成要素６０３との間に接続される。第１スイッチン
グ回路６３０はまた、前記ポンピングノードＰＯと第１
伝送トランジスタＴＰ１・６３１のゲートＳ１との間に
接続された第１制御トランジスタＴＰ３・６３２を含
む。この明細書中に後述するように、第１伝送トランジ
スタＴＰ１・６３１のゲートＳ１及び第１制御トランジ
スタＴＰ３・６３２のゲートＤ１は第１制御ユニット６
８０から制御信号を受信する。
ランジスタＴＰ１・６３１を含む。第１伝送トランジス
タＴＰ１・６３１は前記ポンピングノードＰＯと前記第
１構成要素６０３との間に接続される。第１スイッチン
グ回路６３０はまた、前記ポンピングノードＰＯと第１
伝送トランジスタＴＰ１・６３１のゲートＳ１との間に
接続された第１制御トランジスタＴＰ３・６３２を含
む。この明細書中に後述するように、第１伝送トランジ
スタＴＰ１・６３１のゲートＳ１及び第１制御トランジ
スタＴＰ３・６３２のゲートＤ１は第１制御ユニット６
８０から制御信号を受信する。
【００２７】第２スイッチング回路６４０は第２伝送ト
ランジスタＴＰ２・６４１を含む。第２伝送トランジス
タＴＰ２・６４１は前記ポンピングノードＰＯと前記第
２構成要素６０５との間に接続される。第２スイッチン
グ回路６４０はまた、前記ポンピングノードＰＯと前記
第２伝送トランジスタＴＰ２・６４１のゲートＳ２との
間に接続された第１制御トランジスタＴＰ４・６４２を
含む。また、第２スイッチング回路６４０は前記ポンピ
ングノードＰＯと第２伝送トランジスタＴＰ２・６４１
のゲートＳ２との間に接続された第２制御トランジスタ
６４３を含む。この明細書中に後述するように、第２伝
送トランジスタＴＰ２・６４１のゲートＳ２、第１制御
トランジスタＴＰ４・６４２のゲートＤ２、及び第２制
御トランジスタ６４３のゲートＤ３は第２制御ユニット
６９０から制御信号を受信する。図６の回路の動作を図
７、図８、及び図９を参照して説明する。幾つかの類似
点が見つかるであろう。
ランジスタＴＰ２・６４１を含む。第２伝送トランジス
タＴＰ２・６４１は前記ポンピングノードＰＯと前記第
２構成要素６０５との間に接続される。第２スイッチン
グ回路６４０はまた、前記ポンピングノードＰＯと前記
第２伝送トランジスタＴＰ２・６４１のゲートＳ２との
間に接続された第１制御トランジスタＴＰ４・６４２を
含む。また、第２スイッチング回路６４０は前記ポンピ
ングノードＰＯと第２伝送トランジスタＴＰ２・６４１
のゲートＳ２との間に接続された第２制御トランジスタ
６４３を含む。この明細書中に後述するように、第２伝
送トランジスタＴＰ２・６４１のゲートＳ２、第１制御
トランジスタＴＰ４・６４２のゲートＤ２、及び第２制
御トランジスタ６４３のゲートＤ３は第２制御ユニット
６９０から制御信号を受信する。図６の回路の動作を図
７、図８、及び図９を参照して説明する。幾つかの類似
点が見つかるであろう。
【００２８】図７を参照すれば、図６の回路の第１電圧
感知器６５０がイネーブルされる時に関わり合った信号
を説明するために、タイミング図が与えられる。第１電
圧感知器６５０は電圧ＶＢＢ１が適当な電圧値範囲内に
あるか否かを感知する。もし、ＶＢＢ１が上限よりも高
まれば、感知信号ＥＮ１が“ハイ”にイネーブルされ
る。これは、オシレータ制御回路６７０の出力信号ＥＮ
を“ハイ”にイネーブルする。同様に、前記チャージポ
ンプが単に単一方向で補正するために、前記範囲は単に
しきい値電圧でありうる。
感知器６５０がイネーブルされる時に関わり合った信号
を説明するために、タイミング図が与えられる。第１電
圧感知器６５０は電圧ＶＢＢ１が適当な電圧値範囲内に
あるか否かを感知する。もし、ＶＢＢ１が上限よりも高
まれば、感知信号ＥＮ１が“ハイ”にイネーブルされ
る。これは、オシレータ制御回路６７０の出力信号ＥＮ
を“ハイ”にイネーブルする。同様に、前記チャージポ
ンプが単に単一方向で補正するために、前記範囲は単に
しきい値電圧でありうる。
【００２９】出力信号ＥＮが“ハイ”となるので、オシ
レータ６１０及びチャージポンプ６２０は活性化され
る。従って、負のチャージはポンピングキャパシタＣ１
によりポンピングノードＰＯと、さらに低いＶＢＢ１電
圧にポンピングされ、ＶＢＢ１電圧が適当な範囲内に戻
るまで第１スイッチング回路６３０を介してポンピング
される。前記図７の例において、ＶＢＢ１が合わせて降
下する間の時間は前記オシレータ６１０のオシレーティ
ング信号ＯＳＣの３サイクル分かかる。その時間の間
に、第１伝送トランジスタＴＰ１・６３１はオシレーテ
ィング信号ＯＳＣの周期と類似した周期をもって交互に
ターンオン及びターンオフされるように調節される。
レータ６１０及びチャージポンプ６２０は活性化され
る。従って、負のチャージはポンピングキャパシタＣ１
によりポンピングノードＰＯと、さらに低いＶＢＢ１電
圧にポンピングされ、ＶＢＢ１電圧が適当な範囲内に戻
るまで第１スイッチング回路６３０を介してポンピング
される。前記図７の例において、ＶＢＢ１が合わせて降
下する間の時間は前記オシレータ６１０のオシレーティ
ング信号ＯＳＣの３サイクル分かかる。その時間の間
に、第１伝送トランジスタＴＰ１・６３１はオシレーテ
ィング信号ＯＳＣの周期と類似した周期をもって交互に
ターンオン及びターンオフされるように調節される。
【００３０】特に、その時、前記ポンピングノードＰＯ
はグラウンド電圧ＶＳＳのレベルにプリチャージされ、
オシレーティング信号ＯＳＣは“ハイ”となり、ポンピ
ングノードＰＯは電圧−ＶＥＸＴとなる。同時に、第１
伝送トランジスタＴＰ１・６３１のゲートＳ１における
前記バイアスは電圧−ＶＥＸＴとなり、これにより、ポ
ンピングノードＰＯからの負のチャージは前記電圧ＶＢ
Ｂ１に伝送される。この時、第１制御トランジスタ６３
２のゲートＤ１における前記バイアスは前記グラウンド
電圧ＶＳＳに保持された。すなわち、前記第１伝送トラ
ンジスタは前記第１制御トランジスタの位相とは反対の
位相をもって動作する。従って、ポンピングノードＰＯ
及び第１伝送トランジスタ６３１のゲートＳ１は分離さ
れる。
はグラウンド電圧ＶＳＳのレベルにプリチャージされ、
オシレーティング信号ＯＳＣは“ハイ”となり、ポンピ
ングノードＰＯは電圧−ＶＥＸＴとなる。同時に、第１
伝送トランジスタＴＰ１・６３１のゲートＳ１における
前記バイアスは電圧−ＶＥＸＴとなり、これにより、ポ
ンピングノードＰＯからの負のチャージは前記電圧ＶＢ
Ｂ１に伝送される。この時、第１制御トランジスタ６３
２のゲートＤ１における前記バイアスは前記グラウンド
電圧ＶＳＳに保持された。すなわち、前記第１伝送トラ
ンジスタは前記第１制御トランジスタの位相とは反対の
位相をもって動作する。従って、ポンピングノードＰＯ
及び第１伝送トランジスタ６３１のゲートＳ１は分離さ
れる。
【００３１】前記負のチャージが前記電圧ＶＢＢ１に伝
送された後、オシレーティング信号ＯＳＣは“ロウ”と
なり、第１伝送トランジスタ６３１のゲートＳ１におけ
る前記電圧レベルは前記グラウンド電圧ＶＳＳとなり、
第１制御トランジスタ６３２の前記ゲートＤ１における
前記電圧レベルは電圧−ＶＥＸＴとなる。従って、ポン
ピングノードＰＯ及び前記ＶＢＢ１ノードはダイオード
に接続される。その結果として、前記負のチャージは前
記ＶＢＢ１ノードから前記ポンピングノードＰＯへと逆
流されない。すなわち、前記ポンピングノードＰＯにお
ける前記電圧が正の電圧、すなわち、ＶＥＸＴ−ＶＢＢ
１に高まっても、前記ＶＢＢ１ノードの負のチャージが
前記ポンピングノードに逆流されない。この状態で、ポ
ンピングノードＰＯは前記グラウンド電圧ＶＳＳにプリ
チャージされ、前記チャージポンピングはオシレーティ
ング信号ＯＳＣの次サイクルにおいて繰り返される。
送された後、オシレーティング信号ＯＳＣは“ロウ”と
なり、第１伝送トランジスタ６３１のゲートＳ１におけ
る前記電圧レベルは前記グラウンド電圧ＶＳＳとなり、
第１制御トランジスタ６３２の前記ゲートＤ１における
前記電圧レベルは電圧−ＶＥＸＴとなる。従って、ポン
ピングノードＰＯ及び前記ＶＢＢ１ノードはダイオード
に接続される。その結果として、前記負のチャージは前
記ＶＢＢ１ノードから前記ポンピングノードＰＯへと逆
流されない。すなわち、前記ポンピングノードＰＯにお
ける前記電圧が正の電圧、すなわち、ＶＥＸＴ−ＶＢＢ
１に高まっても、前記ＶＢＢ１ノードの負のチャージが
前記ポンピングノードに逆流されない。この状態で、ポ
ンピングノードＰＯは前記グラウンド電圧ＶＳＳにプリ
チャージされ、前記チャージポンピングはオシレーティ
ング信号ＯＳＣの次サイクルにおいて繰り返される。
【００３２】この時、前記第１制御トランジスタＴＰ４
・６４２のゲートＤ２におけるバイアスが第１制御トラ
ンジスタ６３２と共に動作することにより、第２伝送ト
ランジスタ６４１のゲートＳ２の電圧レベルをグラウン
ド電圧ＶＳＳに保持する。図８を参照すると、図６の回
路の第２電圧感知器６６０がイネーブルされる時に関わ
り合った信号を説明するために、タイミング図が与えら
れる。また、これは、オシレータ制御回路６７０の出力
信号ＥＮを“ハイ”にイネーブルする。
・６４２のゲートＤ２におけるバイアスが第１制御トラ
ンジスタ６３２と共に動作することにより、第２伝送ト
ランジスタ６４１のゲートＳ２の電圧レベルをグラウン
ド電圧ＶＳＳに保持する。図８を参照すると、図６の回
路の第２電圧感知器６６０がイネーブルされる時に関わ
り合った信号を説明するために、タイミング図が与えら
れる。また、これは、オシレータ制御回路６７０の出力
信号ＥＮを“ハイ”にイネーブルする。
【００３３】動作は図７とほとんど類似に行われる。チ
ャージポンピングは前記電圧ＶＢＢ２の適当な値が得ら
れるまで繰り返し行われる。わずかな違いは、トランジ
スタ６３１，６３２のゲートバイアスがグラウンド電圧
ＶＳＳに保持され続けるという点である。従って、ＶＢ
Ｂ１ノード及びポンピングノードＰＯは互いに分離され
る。トランジスタ６４３のゲートＤ３はグラウンド電圧
ＶＳＳに保持される。図７及び図８の回路から分かるこ
とは、出力電圧ＶＢＢ１，ＶＢＢ２のうち一つのみが補
正可能であるという点である。換言すれば、スイッチン
グ回路の一つは残りのスイッチング回路が動作しない間
に動作する。
ャージポンピングは前記電圧ＶＢＢ２の適当な値が得ら
れるまで繰り返し行われる。わずかな違いは、トランジ
スタ６３１，６３２のゲートバイアスがグラウンド電圧
ＶＳＳに保持され続けるという点である。従って、ＶＢ
Ｂ１ノード及びポンピングノードＰＯは互いに分離され
る。トランジスタ６４３のゲートＤ３はグラウンド電圧
ＶＳＳに保持される。図７及び図８の回路から分かるこ
とは、出力電圧ＶＢＢ１，ＶＢＢ２のうち一つのみが補
正可能であるという点である。換言すれば、スイッチン
グ回路の一つは残りのスイッチング回路が動作しない間
に動作する。
【００３４】図９を参照すると、図６の回路の第１電圧
感知器６５０及び第２電圧感知器６６０がイネーブルさ
れる時に関わり合った信号を説明するために、タイミン
グ図が与えられる。電圧ＶＢＢ１及びＶＢＢ２の両方が
その目標値にない時が発生する。また、信号ＥＮ１及び
ＥＮ２が“ハイ”となれば、オシレータ制御回路６７０
の出力信号ＥＮが“ハイ”にイネーブルされる。これか
ら分かるように、第２電圧ＶＢＢ２は第１電圧ＶＢＢ１
を出力すると同時に出力される。この場合、スイッチン
グ回路６３０，６４０は同時に動作する。また、第１伝
送トランジスタ６３１及び第２伝送トランジスタ６４１
は互いに同じ位相をもってターンオン及びターンオフさ
れるように調節される。
感知器６５０及び第２電圧感知器６６０がイネーブルさ
れる時に関わり合った信号を説明するために、タイミン
グ図が与えられる。電圧ＶＢＢ１及びＶＢＢ２の両方が
その目標値にない時が発生する。また、信号ＥＮ１及び
ＥＮ２が“ハイ”となれば、オシレータ制御回路６７０
の出力信号ＥＮが“ハイ”にイネーブルされる。これか
ら分かるように、第２電圧ＶＢＢ２は第１電圧ＶＢＢ１
を出力すると同時に出力される。この場合、スイッチン
グ回路６３０，６４０は同時に動作する。また、第１伝
送トランジスタ６３１及び第２伝送トランジスタ６４１
は互いに同じ位相をもってターンオン及びターンオフさ
れるように調節される。
【００３５】特に、第１スイッチング回路６３０及び第
１制御ユニット６８０は、図７でのように動作する。第
２スイッチング回路６４０において、ポンピングノード
ＰＯが第１伝送トランジスタ６４１のゲートＳ２に接続
されるように、第２制御ユニット６９０を介して第１制
御トランジスタ６４２のゲートＤ２及び第２制御トラン
ジスタ６４３のゲートＤ３に交互に電圧−ＶＥＸＴが印
加される。結果として、第２伝送トランジスタ６４１の
ゲートＳ２における電圧はポンピングノードＰＯにおけ
る電圧と同一に保持される。第２伝送トランジスタ６４
１はポンピングノードＰＯとＶＢＢ２ノードとの間にダ
イオードとして配される。従って、ポンピングノードＰ
Ｏにおける負のチャージは第２構成要素６０５に伝送さ
れる。従って、ＶＢＢ２ノードの前記負のチャージはポ
ンピングノードＰＯに逆流されない。このため、前記電
圧ＶＢＢ１及びＶＢＢ２に対してチャージポンピングが
同時に起こっても問題がない。
１制御ユニット６８０は、図７でのように動作する。第
２スイッチング回路６４０において、ポンピングノード
ＰＯが第１伝送トランジスタ６４１のゲートＳ２に接続
されるように、第２制御ユニット６９０を介して第１制
御トランジスタ６４２のゲートＤ２及び第２制御トラン
ジスタ６４３のゲートＤ３に交互に電圧−ＶＥＸＴが印
加される。結果として、第２伝送トランジスタ６４１の
ゲートＳ２における電圧はポンピングノードＰＯにおけ
る電圧と同一に保持される。第２伝送トランジスタ６４
１はポンピングノードＰＯとＶＢＢ２ノードとの間にダ
イオードとして配される。従って、ポンピングノードＰ
Ｏにおける負のチャージは第２構成要素６０５に伝送さ
れる。従って、ＶＢＢ２ノードの前記負のチャージはポ
ンピングノードＰＯに逆流されない。このため、前記電
圧ＶＢＢ１及びＶＢＢ２に対してチャージポンピングが
同時に起こっても問題がない。
【００３６】図１０は、本発明の好ましい実施の形態に
よる図４又は図５又は図６の回路のオシレータの詳細図
である。図１０の実施形態は、インバータシリーズ及び
ＮＡＮＤゲートにより実現される。入力信号ＥＮがＮＡ
ＮＤゲートを介して“ハイ”にイネーブルされれば、オ
シレータ４１０（又は５１０又は６１０）が動作する。
第１感知信号ＥＮ１又は第２感知信号ＥＮ２が“ハイ”
となれば、動作がなされる。しかし、感知信号ＥＮ１，
ＥＮ２が両方とも“ロウ”になれば、オシレータは動作
しない。要請がある時、入力信号ＥＮによって前記動作
が繰り返される。
よる図４又は図５又は図６の回路のオシレータの詳細図
である。図１０の実施形態は、インバータシリーズ及び
ＮＡＮＤゲートにより実現される。入力信号ＥＮがＮＡ
ＮＤゲートを介して“ハイ”にイネーブルされれば、オ
シレータ４１０（又は５１０又は６１０）が動作する。
第１感知信号ＥＮ１又は第２感知信号ＥＮ２が“ハイ”
となれば、動作がなされる。しかし、感知信号ＥＮ１，
ＥＮ２が両方とも“ロウ”になれば、オシレータは動作
しない。要請がある時、入力信号ＥＮによって前記動作
が繰り返される。
【００３７】図１１は、本発明の好ましい実施の形態に
よる図４又は図５又は図６の回路の第１及び第２電圧感
知器のうち一つの詳細図である。各場合において、前記
電圧感知器はＰＭＯＳトランジスタ群及びＮＭＯＳトラ
ンジスタ群を含む。電圧ＶＢＢ１（又はＶＢＢ２又はＶ
ＰＰ１又はＶＰＰ２）を受信して感知信号ＥＮ１又はＥ
Ｎ２を出力するための前記感知器の所定ロジックを実行
するために様々な方法がある。この場合、電圧ＶＢＢ１
のレベルが電圧値に対して適当な範囲内に存在しなけれ
ば、感知信号ＥＮ１は“ハイ”にイネーブルされる。こ
の場合、ＶＢＢ１を比較するための設定値はＰＭＯＳ及
びＮＭＯＳトランジスタの配列によって設計される。
よる図４又は図５又は図６の回路の第１及び第２電圧感
知器のうち一つの詳細図である。各場合において、前記
電圧感知器はＰＭＯＳトランジスタ群及びＮＭＯＳトラ
ンジスタ群を含む。電圧ＶＢＢ１（又はＶＢＢ２又はＶ
ＰＰ１又はＶＰＰ２）を受信して感知信号ＥＮ１又はＥ
Ｎ２を出力するための前記感知器の所定ロジックを実行
するために様々な方法がある。この場合、電圧ＶＢＢ１
のレベルが電圧値に対して適当な範囲内に存在しなけれ
ば、感知信号ＥＮ１は“ハイ”にイネーブルされる。こ
の場合、ＶＢＢ１を比較するための設定値はＰＭＯＳ及
びＮＭＯＳトランジスタの配列によって設計される。
【００３８】図１２は、本発明の好ましい実施の形態に
よる前記図４又は図５又は図６の実施形態の構成要素の
詳細図である。特に、図１２は、チャージポンプ６２
０、ポンピングキャパシタＣ１、及び第１及び第２制御
ユニット６８０，６９０の詳細回路図である。チャージ
ポンプ６２０はオシレーティング信号ＯＳＣを受信し、
ポンピングキャパシタＣ１を介してポンピングノードＰ
Ｏにチャージポンピングを行う。チャージポンプ６２０
は複数のトランジスタを含み、前記複数のトランジスタ
の出力信号はポンピングキャパシタＣ１に印加される。
ポンピングノードＰＯは図７、８及び９のタイミング図
のように動作する。
よる前記図４又は図５又は図６の実施形態の構成要素の
詳細図である。特に、図１２は、チャージポンプ６２
０、ポンピングキャパシタＣ１、及び第１及び第２制御
ユニット６８０，６９０の詳細回路図である。チャージ
ポンプ６２０はオシレーティング信号ＯＳＣを受信し、
ポンピングキャパシタＣ１を介してポンピングノードＰ
Ｏにチャージポンピングを行う。チャージポンプ６２０
は複数のトランジスタを含み、前記複数のトランジスタ
の出力信号はポンピングキャパシタＣ１に印加される。
ポンピングノードＰＯは図７、８及び９のタイミング図
のように動作する。
【００３９】また、第１制御ユニット６８０は感知信号
ＥＮ１及びオシレーティング信号ＯＳＣを受信する第１
論理回路部１２００を含む。受信はまた、レベルシフタ
１２０５によって行われても良い。第１制御ユニット６
８０はまた、チャージポンピングを行うために第１論理
回路部１２００の出力信号を受信する第１ポンピング部
１２１０と、チャージポンピングを行うために第１論理
回路部１２００の出力信号を受信する第２ポンピング部
１２２０とを含む。第１ポンピング部１２１０の出力端
子は第１スイッチング回路６３０の第１伝送トランジス
タＴＰ１・６３１のゲートに接続される。第２ポンピン
グ部１２２０の出力端子は第１制御トランジスタ６３２
のゲートに接続される。第２ポンピング部１２２０の出
力端子のオシレーティング信号が受信されれば、第１制
御トランジスタ６３２がターンオンされる。従って、出
力ノードＰＯの負のチャージは第１伝送トランジスタ６
３１を介して最終出力端子に伝送される。前述の通り、
前記チャージポンピングの動作は電圧ＶＢＢ１が適当な
値になるまで続いてから止まる。
ＥＮ１及びオシレーティング信号ＯＳＣを受信する第１
論理回路部１２００を含む。受信はまた、レベルシフタ
１２０５によって行われても良い。第１制御ユニット６
８０はまた、チャージポンピングを行うために第１論理
回路部１２００の出力信号を受信する第１ポンピング部
１２１０と、チャージポンピングを行うために第１論理
回路部１２００の出力信号を受信する第２ポンピング部
１２２０とを含む。第１ポンピング部１２１０の出力端
子は第１スイッチング回路６３０の第１伝送トランジス
タＴＰ１・６３１のゲートに接続される。第２ポンピン
グ部１２２０の出力端子は第１制御トランジスタ６３２
のゲートに接続される。第２ポンピング部１２２０の出
力端子のオシレーティング信号が受信されれば、第１制
御トランジスタ６３２がターンオンされる。従って、出
力ノードＰＯの負のチャージは第１伝送トランジスタ６
３１を介して最終出力端子に伝送される。前述の通り、
前記チャージポンピングの動作は電圧ＶＢＢ１が適当な
値になるまで続いてから止まる。
【００４０】第２制御ユニット６９０はまた、感知信号
ＥＮ２及びオシレーティング信号ＯＳＣを受信する第２
論理回路部１２３０を含む。第２制御ユニット６９０は
また、チャージポンピングを行うために第２論理回路部
１２３０の出力信号を受信する第３ポンピング部１２４
０、チャージポンピングを行うために第２論理回路部１
２３０の出力信号を受信する第４ポンピング部１２５
０、感知信号ＥＮ１及び第２論理回路部１２３０の出力
信号を受信する第３論理回路部１２６０、及びチャージ
ポンピングを行うために第３論理回路部１２６０の出力
信号を受信する第５ポンピング部１２７０を含む。
ＥＮ２及びオシレーティング信号ＯＳＣを受信する第２
論理回路部１２３０を含む。第２制御ユニット６９０は
また、チャージポンピングを行うために第２論理回路部
１２３０の出力信号を受信する第３ポンピング部１２４
０、チャージポンピングを行うために第２論理回路部１
２３０の出力信号を受信する第４ポンピング部１２５
０、感知信号ＥＮ１及び第２論理回路部１２３０の出力
信号を受信する第３論理回路部１２６０、及びチャージ
ポンピングを行うために第３論理回路部１２６０の出力
信号を受信する第５ポンピング部１２７０を含む。
【００４１】前記第３ポンピング部１２４０の出力端子
のオシレーティング信号が受信されれば、第２伝送トラ
ンジスタＴＰ２・６４１がターンオンされる。従って、
ポンピングノードＰＯにおける負のチャージは最終出力
端子ＶＢＢ２に伝送される。また、感知信号ＥＮ１は第
２制御ユニット６９０に印加される。従って、感知信号
ＥＮ１及び感知信号ＥＮ２の両方が“ハイ”レベルにイ
ネーブルされる時、第１制御トランジスタ６４２がター
ンオンされる。これは、電圧ＶＢＢ２の出力端子の負の
チャージがポンピングノードＰＯに逆流されることを防
止する。また、前記感知信号ＥＮ１がディセーブルされ
て前記感知信号ＥＮ２がイネーブルされる時、第１制御
トランジスタ６４２及び第２制御トランジスタ６４３の
両方がターンオフされるため、第２伝送トランジスタ６
４１がターンオンされる。従って、ポンピングノードＰ
Ｏにおける負のチャージは電圧ＶＢＢ２のノードに伝送
される。しかし、感知信号ＥＮ１がイネーブルされて感
知信号ＥＮ２がディセーブルされる時、オシレーティン
グ信号の“ロウ”レベルの状態で、第２制御トランジス
タ６４３はターンオンされる。これは、電圧ＶＢＢ２の
出力端子の負のチャージがポンピングノードＰＯに逆流
することを防止する。
のオシレーティング信号が受信されれば、第２伝送トラ
ンジスタＴＰ２・６４１がターンオンされる。従って、
ポンピングノードＰＯにおける負のチャージは最終出力
端子ＶＢＢ２に伝送される。また、感知信号ＥＮ１は第
２制御ユニット６９０に印加される。従って、感知信号
ＥＮ１及び感知信号ＥＮ２の両方が“ハイ”レベルにイ
ネーブルされる時、第１制御トランジスタ６４２がター
ンオンされる。これは、電圧ＶＢＢ２の出力端子の負の
チャージがポンピングノードＰＯに逆流されることを防
止する。また、前記感知信号ＥＮ１がディセーブルされ
て前記感知信号ＥＮ２がイネーブルされる時、第１制御
トランジスタ６４２及び第２制御トランジスタ６４３の
両方がターンオフされるため、第２伝送トランジスタ６
４１がターンオンされる。従って、ポンピングノードＰ
Ｏにおける負のチャージは電圧ＶＢＢ２のノードに伝送
される。しかし、感知信号ＥＮ１がイネーブルされて感
知信号ＥＮ２がディセーブルされる時、オシレーティン
グ信号の“ロウ”レベルの状態で、第２制御トランジス
タ６４３はターンオンされる。これは、電圧ＶＢＢ２の
出力端子の負のチャージがポンピングノードＰＯに逆流
することを防止する。
【００４２】動作は電圧ＶＢＢ２が適当な値になるまで
続く。すなわち、電圧ＶＢＢ２の値が適当な値に達する
時、感知信号ＥＮ２がディセーブルされるので、トラン
ジスタ６４１，６４２はターンオフされる。しかし、電
圧ＶＢＢ２のレベルが適当な値から再び外れれば、電圧
ＶＢＢ２の適当な値を保持するために前記動作が繰り返
される。図１３を参照すれば、本発明の実施形態による
方法を説明するためにフローチャート１３００が使用さ
れる。これから分かるように、フローチャート１３００
が一旦始まれば、一つのループとして無限に続けられ
る。フローチャート１３００の方法はまた、装置４０
０，５００，６００によって実行される。
続く。すなわち、電圧ＶＢＢ２の値が適当な値に達する
時、感知信号ＥＮ２がディセーブルされるので、トラン
ジスタ６４１，６４２はターンオフされる。しかし、電
圧ＶＢＢ２のレベルが適当な値から再び外れれば、電圧
ＶＢＢ２の適当な値を保持するために前記動作が繰り返
される。図１３を参照すれば、本発明の実施形態による
方法を説明するためにフローチャート１３００が使用さ
れる。これから分かるように、フローチャート１３００
が一旦始まれば、一つのループとして無限に続けられ
る。フローチャート１３００の方法はまた、装置４０
０，５００，６００によって実行される。
【００４３】ボックス１３１０によれば、オシレーティ
ング信号が発生させられる。次のボックス１３２０によ
れば、前記オシレーティング信号が感知される。次のボ
ックス１３３０によれば、前記オシレーティング信号に
応答してポンピング電圧が発生させられる。次のボック
ス１３４０によれば、前記ポンピング電圧は第１構成要
素に対して第１電圧を発生させるために第１スイッチン
グされる。さらに、前記ポンピング電圧は第２構成要素
に対して第２電圧を発生させるために第２スイッチング
される。好ましくは、これは第１電圧を発生させること
と同時になされる。
ング信号が発生させられる。次のボックス１３２０によ
れば、前記オシレーティング信号が感知される。次のボ
ックス１３３０によれば、前記オシレーティング信号に
応答してポンピング電圧が発生させられる。次のボック
ス１３４０によれば、前記ポンピング電圧は第１構成要
素に対して第１電圧を発生させるために第１スイッチン
グされる。さらに、前記ポンピング電圧は第２構成要素
に対して第２電圧を発生させるために第２スイッチング
される。好ましくは、これは第１電圧を発生させること
と同時になされる。
【００４４】選択的に且つ好適には、第１スイッチング
及び第２スイッチングは感知信号によって制御される時
になされる。前記感知信号の発生は下記から一層明らか
になる。次のボックス１３５０によれば、前記発生させ
られた第１及び第２電圧が感知され、設定値と比較され
る。第１及び第２感知信号は比較されて出力される。次
のボックス１３６０によれば、前記第１又は第２感知信
号が活性化されるか否かがチェックされる。前述した実
施形態において、“活性化”は信号ＥＮ１，ＥＮ２の
“ハイ”レベルとして実行されたが、その実行が前記選
択しかないとは限らない。
及び第２スイッチングは感知信号によって制御される時
になされる。前記感知信号の発生は下記から一層明らか
になる。次のボックス１３５０によれば、前記発生させ
られた第１及び第２電圧が感知され、設定値と比較され
る。第１及び第２感知信号は比較されて出力される。次
のボックス１３６０によれば、前記第１又は第２感知信
号が活性化されるか否かがチェックされる。前述した実
施形態において、“活性化”は信号ＥＮ１，ＥＮ２の
“ハイ”レベルとして実行されたが、その実行が前記選
択しかないとは限らない。
【００４５】ＮＯであれば、第１及び第２出力電圧が好
ましい範囲又は好ましい値内にあるということを意味す
る。実行は、ボックス１３５０に戻る。ＹＥＳであれ
ば、ボックス１３１０のオシレーティング信号の発生は
前記第１及び第２感知信号によって制御される。前記好
ましい実施形態において、オシレーティング信号の発生
はオシレータを活性化させ、動作していないオシレータ
を再活性化させるためにボックス１３１０に簡単に戻す
ことによって実行される。
ましい範囲又は好ましい値内にあるということを意味す
る。実行は、ボックス１３５０に戻る。ＹＥＳであれ
ば、ボックス１３１０のオシレーティング信号の発生は
前記第１及び第２感知信号によって制御される。前記好
ましい実施形態において、オシレーティング信号の発生
はオシレータを活性化させ、動作していないオシレータ
を再活性化させるためにボックス１３１０に簡単に戻す
ことによって実行される。
【００４６】当業者は全体として取り扱われるこの明細
書から提供する前記説明に照らして本発明を実施できる
であろう。本発明のより完全たる理解を提供するために
多くの詳細な説明が記述された。他の例において、周知
の特徴は不要に本発明を不明確にしないために、詳細な
説明から排除された。また、この明細書において、単一
項目は文脈又は下位文脈によって、“第１”又は“第
２”又は他の数的な識別子により様々にラベル付け可能
である。このような表現は、ある項目を“第２”と称し
たとして必ず“第１”が存在するというわけではなく、
説明において便宜のために使用された。
書から提供する前記説明に照らして本発明を実施できる
であろう。本発明のより完全たる理解を提供するために
多くの詳細な説明が記述された。他の例において、周知
の特徴は不要に本発明を不明確にしないために、詳細な
説明から排除された。また、この明細書において、単一
項目は文脈又は下位文脈によって、“第１”又は“第
２”又は他の数的な識別子により様々にラベル付け可能
である。このような表現は、ある項目を“第２”と称し
たとして必ず“第１”が存在するというわけではなく、
説明において便宜のために使用された。
【００４７】本発明が好ましい形態として開示された
が、ここに開示されて説明される特定の実施形態は制限
の意味として考慮されるものではない。実に、この明細
書に照らして本発明が各種の方法により変更可能である
ということが当業者に明らかになるべきである。本発明
者は本発明の主題がここに開示された様々な要素、特
徴、機能及び／又は特性のあらゆる結合及び副結合を含
むと見なす。請求項は新規性及び非自明性として見なさ
れるある結合及び副結合を定義する。特徴、機能、要素
及び／又は特性の他の結合及び副結合に対するさらなる
請求項はこの明細書において、あるいは関連した書類に
おいて公開可能である。
が、ここに開示されて説明される特定の実施形態は制限
の意味として考慮されるものではない。実に、この明細
書に照らして本発明が各種の方法により変更可能である
ということが当業者に明らかになるべきである。本発明
者は本発明の主題がここに開示された様々な要素、特
徴、機能及び／又は特性のあらゆる結合及び副結合を含
むと見なす。請求項は新規性及び非自明性として見なさ
れるある結合及び副結合を定義する。特徴、機能、要素
及び／又は特性の他の結合及び副結合に対するさらなる
請求項はこの明細書において、あるいは関連した書類に
おいて公開可能である。
【００４８】
【発明の効果】以上述べたように、本発明に係る単一チ
ャージポンプを利用したデュアル電圧発生装置、発生回
路及びその発生方法は、他の構成要素に対して相異なる
電圧を同時に提供可能である長所がある。
ャージポンプを利用したデュアル電圧発生装置、発生回
路及びその発生方法は、他の構成要素に対して相異なる
電圧を同時に提供可能である長所がある。
【図１】 従来の第１装置のブロック図である。
【図２】 従来の第２装置のブロック図である。
【図３】 従来の第３装置のブロック図である。
【図４】 本発明の一実施形態によって構成された装置
のブロック図である。
のブロック図である。
【図５】 本発明の他の実施形態によって構成された装
置のブロック図である。
置のブロック図である。
【図６】 本発明のさらに他の実施形態によって構成さ
れた装置のブロック図である。
れた装置のブロック図である。
【図７】 図４又は図５又は図６の回路の第１感知器が
イネーブルされる時に関わり合った信号を示すタイミン
グ図である。
イネーブルされる時に関わり合った信号を示すタイミン
グ図である。
【図８】 図４又は図５又は図６の回路の第２感知器が
イネーブルされる時に関わり合った信号を示すタイミン
グ図である。
イネーブルされる時に関わり合った信号を示すタイミン
グ図である。
【図９】 本発明の好ましい実施形態による図４又は図
５又は図６の回路の第１及び第２感知器が両方ともイネ
ーブルされる時に関わり合った信号を示すタイミング図
である。
５又は図６の回路の第１及び第２感知器が両方ともイネ
ーブルされる時に関わり合った信号を示すタイミング図
である。
【図１０】 本発明の好ましい実施形態による図４又は
図５又は図６の回路のオシレータの詳細図である。
図５又は図６の回路のオシレータの詳細図である。
【図１１】 本発明の好ましい実施形態による図４又は
図５又は図６の回路の電圧感知器の詳細図である。
図５又は図６の回路の電圧感知器の詳細図である。
【図１２】 本発明の好ましい実施形態による前記図４
又は図５又は図６の構成要素の詳細回路図である。
又は図５又は図６の構成要素の詳細回路図である。
【図１３】 本発明の実施形態による方法を説明するフ
ローチャートである。
ローチャートである。
４０３，５０３…ワードライン駆動回路
４０５…メモリセルトランジスタ基板
４１０，５１０，６１０…オシレータ
４２０，５２０，６２０…チャージポンプ
４３０，５３０，６３０…第１スイッチング回路ＳＷ１
４４０，５４０，６４０…第２スイッチング回路ＳＷ２
４５０，５５０，６５０…第１電圧感知器
４６０，５６０，６６０…第２電圧感知器
４８０，５８０，６８０…第１制御ユニット
４９０，５９０，６９０…第２制御ユニット
５０５…ビットラインセンスアンプブロック制御回路
６０３…第１構成要素
６０５…第２構成要素
フロントページの続き
Ｆターム(参考） 5H730 AA14 AA15 AS01 BB01 DD04
DD32 DD34 FD01 FG02
5M024 AA91 BB29 FF03 FF07 FF12
FF13 HH11 PP01 PP02 PP03
PP07 PP10
Claims (37)
- 【請求項１】 第１構成要素と、 第２構成要素と、 オシレーティング信号を発生させるオシレータと、 前記オシレーティング信号に応答してポンピングノード
にポンピング電圧を発生させるためにポンピングキャパ
シタを含むチャージポンプと、 前記ポンピング電圧から前記第１構成要素に第１電圧を
出力するために前記ポンピングノードに接続される第１
スイッチング回路と、 前記ポンピング電圧から前記第２構成要素に第２電圧を
出力するために前記ポンピングノードに接続される第２
スイッチング回路とを含むことを特徴とする半導体メモ
リ装置。 - 【請求項２】 前記第２電圧は、 前記第１電圧の出力と同時に出力されることを特徴とす
る請求項１に記載の半導体メモリ装置。 - 【請求項３】 前記第１電圧は、前記第２電圧と同じで
あることを特徴とする請求項１に記載の半導体メモリ装
置。 - 【請求項４】 前記第１電圧は、 負の電圧であり、前記第２電圧よりも高いことを特徴と
する請求項１に記載の半導体メモリ装置。 - 【請求項５】 前記第１スイッチング回路は、 前記第２スイッチング回路が動作する時に動作し、前記
第２スイッチング回路が動作しない時にも動作すること
を特徴とする請求項１に記載の半導体メモリ装置。 - 【請求項６】 前記第１電圧は、 電源電圧よりも高いブースト電圧であり、前記第２電圧
よりも高いことを特徴とする請求項１に記載の半導体メ
モリ装置。 - 【請求項７】 前記第１スイッチング回路は、 前記ポンピングノードと前記第１構成要素との間に接続
される第１伝送トランジスタを含むことを特徴とする請
求項１に記載の半導体メモリ装置。 - 【請求項８】 前記第１伝送トランジスタは、 前記オシレーティング信号の周期と類似した周期をもっ
て交互にターンオン及びターンオフされるように調節さ
れることを特徴とする請求項７に記載の半導体メモリ装
置。 - 【請求項９】 前記第２スイッチング回路は、 前記ポンピングノードと前記第２構成要素との間に接続
される第２伝送トランジスタを含むことを特徴とする請
求項７に記載の半導体メモリ装置。 - 【請求項１０】 前記第１伝送トランジスタ及び前記第
２伝送トランジスタは、 互いに同じ位相をもってターンオン及びターンオフされ
るように調節されることを特徴とする請求項９に記載の
半導体メモリ装置。 - 【請求項１１】 前記第１スイッチング回路は、 前記ポンピングノードと前記第１伝送トランジスタのゲ
ートとの間に接続される第１制御トランジスタをさらに
含むことを特徴とする請求項７に記載の半導体メモリ装
置。 - 【請求項１２】 前記第１伝送トランジスタは、 前記第１制御トランジスタとは反対の位相をもって動作
することを特徴とする請求項１１に記載の半導体メモリ
装置。 - 【請求項１３】 前記第１スイッチング回路は、 前記ポンピングノードと前記第１伝送トランジスタのゲ
ートとの間に接続される第２制御トランジスタをさらに
含むことを特徴とする請求項１１に記載の半導体メモリ
装置。 - 【請求項１４】 前記オシレーティング信号に応答して
前記第１スイッチング回路を制御する第１制御ユニット
をさらに含むことを特徴とする請求項１に記載の半導体
メモリ装置。 - 【請求項１５】 前記発生させられた第１電圧に応答し
て第１感知信号を出力する第１電圧感知器をさらに含
み、 前記第１制御ユニットは前記第１感知信号を受信するこ
とを特徴とする請求項１４に記載の半導体メモリ装置。 - 【請求項１６】 前記第１感知信号に応答して前記オシ
レータを選択的に制御するオシレータ制御回路をさらに
含むことを特徴とする請求項１５に記載の半導体メモリ
装置。 - 【請求項１７】 前記発生させられた第２電圧に応答し
て第２感知信号を出力する第２電圧感知器をさらに含
み、 前記第１制御ユニットは前記第２感知信号をさらに受信
することを特徴とする請求項１５に記載の半導体メモリ
装置。 - 【請求項１８】 前記第１感知信号及び前記第２感知信
号に応答して前記オシレータを選択的に制御するオシレ
ータ制御回路をさらに含むことを特徴とする請求項１７
に記載の半導体メモリ装置。 - 【請求項１９】 ワードライン駆動回路と、 ビットラインセンスアンプブロック制御回路及びメモリ
セルトランジスタの基板の内少なくとも一つと、 オシレーティング信号を発生させるオシレータと、 前記オシレーティング信号に応答してポンピング電圧を
ポンピングノードに発生させるためにポンピングキャパ
シタを含むチャージポンプと、 前記ポンピング電圧から前記ワードライン駆動回路に第
１電圧を出力するために前記ポンピングノードに接続さ
れる第１スイッチング回路と、 前記ポンピング電圧から前記ビットラインセンスアンプ
ブロック制御回路及び前記メモリセルトランジスタの基
板の内いずれか一つに第２電圧を出力するために前記ポ
ンピングノードに接続される第２スイッチング回路とを
含むことを特徴とする半導体メモリ装置。 - 【請求項２０】 前記第１スイッチング回路は、 前記第２スイッチング回路が動作する時に動作し、前記
第２スイッチング回路が動作しない時にも動作すること
を特徴とする請求項１９に記載の半導体メモリ装置。 - 【請求項２１】 前記オシレーティング信号に応答して
前記第１スイッチング回路を制御する第１制御ユニット
と、 前記オシレーティング信号に応答して前記第２スイッチ
ング回路を制御する第２制御ユニットとをさらに含むこ
とを特徴とする請求項１９に記載の半導体メモリ装置。 - 【請求項２２】 前記発生させられた第１電圧に応答し
て第１感知信号を出力する第１電圧感知器と、 前記発生させられた第２電圧に応答して第２感知信号を
出力する第２電圧感知器とをさらに含み、 前記第１制御ユニットは前記第１感知信号及び第２感知
信号を受信することを特徴とする請求項２１に記載の半
導体メモリ装置。 - 【請求項２３】 前記第１感知信号及び前記第２感知信
号に応答して前記オシレータを選択的に制御するオシレ
ータ制御回路をさらに含むことを特徴とする請求項２２
に記載の半導体メモリ装置。 - 【請求項２４】 オシレーティング信号を発生させる手
段と、 前記オシレーティング信号に応答してポンピング電圧を
発生させる手段と、 第１構成要素に第１電圧を発生させるために前記ポンピ
ング電圧を第１スイッチングする手段と、 前記第１電圧の発生と同時に第２構成要素に第２電圧を
発生させるために前記ポンピング電圧を第２スイッチン
グする手段とを含むことを特徴とする半導体メモリ装
置。 - 【請求項２５】 前記発生させられた第１及び第２電圧
をさらに感知する手段と、 前記感知された第１及び第２電圧を設定値と比較する手
段と、 比較に応じて第１及び第２感知信号を各々出力する手段
と、 前記感知信号に応じて前記オシレーティング信号の発生
を制御する手段とをさらに含むことを特徴とする請求項
２４に記載の半導体メモリ装置。 - 【請求項２６】 前記第１スイッチングは、 前記オシレーティング信号の周期から導き出された周期
をもって第１伝送トランジスタをスイッチングオン及び
オフすることによりなされることを特徴とする請求項２
４に記載の半導体メモリ装置。 - 【請求項２７】 前記発生させられた第１及び第２電圧
をさらに感知する手段と、 前記感知された第１及び第２電圧を設定値と比較する手
段と、 比較に応じて第１及び第２感知信号を出力する手段と、 前記感知信号に応じて前記第１伝送トランジスタのスイ
ッチングをさらに制御する手段とをさらに含むことを特
徴とする請求項２６に記載の半導体メモリ装置。 - 【請求項２８】 前記第２スイッチングは、 前記オシレーティング信号の周期から導き出された周期
をもって第２伝送トランジスタをスイッチングオン及び
オフすることにより実行されることを特徴とする請求項
２６に記載の半導体メモリ装置。 - 【請求項２９】 前記第１及び第２伝送トランジスタ
は、同じ位相をもってターンオン及びターンオフされる
ことを特徴とする請求項２８に記載の半導体メモリ装
置。 - 【請求項３０】 前記発生させられた第１及び第２電圧
をさらに感知する手段と、 前記感知された第１及び第２電圧を設定値と比較する手
段と、 比較に応じて第１及び第２感知信号を各々出力する手段
と、 前記感知信号に応じて前記第１及び第２伝送トランジス
タのスイッチングをさらに制御する手段とをさらに含む
ことを特徴とする請求項２８に記載の半導体メモリ装
置。 - 【請求項３１】 オシレーティング信号を発生させる段
階と、 前記オシレーティング信号に応答してポンピング電圧を
発生させる段階と、 第１構成要素に第１電圧を発生させるために前記ポンピ
ング電圧を第１スイッチングする段階と、 前記第１電圧の発生と同時に第２構成要素に第２電圧を
発生させるために前記ポンピング電圧を第２スイッチン
グする段階とを含むことを特徴とする方法。 - 【請求項３２】 前記発生させられた第１及び第２電圧
をさらに感知する段階と、 前記感知された第１及び第２電圧を設定値と比較する段
階と、 比較に応じて第１及び第２感知信号を各々出力する段階
と、 前記感知信号に応じてオシレーティング信号の発生を制
御する段階とをさらに含むことを特徴とする請求項３１
に記載の方法。 - 【請求項３３】 前記第１スイッチングする段階は、 前記オシレーティング信号の周期から導き出された周期
をもって第１伝送トランジスタを交互にスイッチングオ
ン及びオフすることにより行われることを特徴とする請
求項３１に記載の方法。 - 【請求項３４】 前記発生させられた第１及び第２電圧
をさらに感知する段階と、 前記感知された第１及び第２電圧を設定値と比較する段
階と、 比較に応じて第１及び第２感知信号を各々出力する段階
と、 前記感知信号に応じて前記第１伝送トランジスタのスイ
ッチングをさらに制御する段階とをさらに含むことを特
徴とする請求項３３に記載の方法。 - 【請求項３５】 前記第２スイッチングする段階は、 前記オシレーティング信号の周期から導き出された周期
をもって第１伝送トランジスタを交互にスイッチングオ
ン及びオフすることにより行われることを特徴とする請
求項３３に記載の方法。 - 【請求項３６】 前記第１及び第２伝送トランジスタ
は、 同じ位相をもってターンオン及びターンオフされること
を特徴とする請求項３５に記載の方法。 - 【請求項３７】 前記発生させられた第１及び第２電圧
をさらに感知する段階と、 前記感知された第１及び第２電圧を設定値と比較する段
階と、 比較に応じて第１及び第２感知信号を各々出力する段階
と、 前記感知信号に応じて前記第１及び第２伝送トランジス
タのスイッチングをさらに制御する段階とをさらに含む
ことを特徴とする請求項３５に記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30721301P | 2001-07-23 | 2001-07-23 | |
| US60/307,213 | 2001-07-23 | ||
| US10/096,345 | 2002-03-12 | ||
| US10/096,345 US6654296B2 (en) | 2001-07-23 | 2002-03-12 | Devices, circuits and methods for dual voltage generation using single charge pump |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009080294A Division JP4809452B2 (ja) | 2001-07-23 | 2009-03-27 | 単一チャージポンプを利用したデュアル電圧発生装置、発生回路及びその発生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003059269A true JP2003059269A (ja) | 2003-02-28 |
| JP4334830B2 JP4334830B2 (ja) | 2009-09-30 |
Family
ID=26791603
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002211668A Expired - Fee Related JP4334830B2 (ja) | 2001-07-23 | 2002-07-19 | 単一チャージポンプを利用したデュアル電圧発生装置、発生回路及びその発生方法 |
| JP2009080294A Expired - Fee Related JP4809452B2 (ja) | 2001-07-23 | 2009-03-27 | 単一チャージポンプを利用したデュアル電圧発生装置、発生回路及びその発生方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009080294A Expired - Fee Related JP4809452B2 (ja) | 2001-07-23 | 2009-03-27 | 単一チャージポンプを利用したデュアル電圧発生装置、発生回路及びその発生方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6654296B2 (ja) |
| JP (2) | JP4334830B2 (ja) |
| KR (1) | KR100455389B1 (ja) |
| DE (1) | DE10234388B4 (ja) |
| GB (1) | GB2382194B (ja) |
| IT (1) | ITMI20021609A1 (ja) |
| TW (1) | TWI222081B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008282474A (ja) * | 2007-05-10 | 2008-11-20 | Renesas Technology Corp | 半導体記憶装置 |
| JP2022111591A (ja) * | 2021-01-20 | 2022-08-01 | フタバ産業株式会社 | 抵抗スポット溶接装置 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791396B2 (en) * | 2001-10-24 | 2004-09-14 | Saifun Semiconductors Ltd. | Stack element circuit |
| US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
| US20040151032A1 (en) * | 2003-01-30 | 2004-08-05 | Yan Polansky | High speed and low noise output buffer |
| US6842383B2 (en) * | 2003-01-30 | 2005-01-11 | Saifun Semiconductors Ltd. | Method and circuit for operating a memory cell using a single charge pump |
| US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
| US6888763B1 (en) * | 2003-02-04 | 2005-05-03 | Advanced Micro Devices, Inc. | Compensated oscillator circuit for charge pumps |
| US6885244B2 (en) | 2003-03-24 | 2005-04-26 | Saifun Semiconductors Ltd. | Operational amplifier with fast rise time |
| US6906966B2 (en) | 2003-06-16 | 2005-06-14 | Saifun Semiconductors Ltd. | Fast discharge for program and verification |
| US7050319B2 (en) * | 2003-12-03 | 2006-05-23 | Micron Technology, Inc. | Memory architecture and method of manufacture and operation thereof |
| US7176728B2 (en) * | 2004-02-10 | 2007-02-13 | Saifun Semiconductors Ltd | High voltage low power driver |
| US8339102B2 (en) | 2004-02-10 | 2012-12-25 | Spansion Israel Ltd | System and method for regulating loading on an integrated circuit power supply |
| US7652930B2 (en) | 2004-04-01 | 2010-01-26 | Saifun Semiconductors Ltd. | Method, circuit and system for erasing one or more non-volatile memory cells |
| US7190212B2 (en) * | 2004-06-08 | 2007-03-13 | Saifun Semiconductors Ltd | Power-up and BGREF circuitry |
| US7187595B2 (en) * | 2004-06-08 | 2007-03-06 | Saifun Semiconductors Ltd. | Replenishment for internal voltage |
| US7256438B2 (en) * | 2004-06-08 | 2007-08-14 | Saifun Semiconductors Ltd | MOS capacitor with reduced parasitic capacitance |
| US7382178B2 (en) | 2004-07-09 | 2008-06-03 | Mosaid Technologies Corporation | Systems and methods for minimizing static leakage of an integrated circuit |
| US7154794B2 (en) * | 2004-10-08 | 2006-12-26 | Lexmark International, Inc. | Memory regulator system with test mode |
| US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| KR100612944B1 (ko) * | 2005-04-29 | 2006-08-14 | 주식회사 하이닉스반도체 | 반도체 소자 |
| US8400841B2 (en) | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
| US7286417B2 (en) * | 2005-06-21 | 2007-10-23 | Micron Technology, Inc. | Low power dissipation voltage generator |
| KR100748555B1 (ko) * | 2005-06-28 | 2007-08-10 | 삼성전자주식회사 | 반도체 메모리 장치의 기판 바이어스 전압 발생 회로 |
| EP1746645A3 (en) | 2005-07-18 | 2009-01-21 | Saifun Semiconductors Ltd. | Memory array with sub-minimum feature size word line spacing and method of fabrication |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| JP2007103863A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体デバイス |
| US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| KR100757933B1 (ko) * | 2006-07-20 | 2007-09-11 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 내부 전압 생성 장치 및 방법 |
| TWI327816B (en) | 2007-04-27 | 2010-07-21 | Mstar Semiconductor Inc | A voltage providing circuit and a related method of which |
| KR100863019B1 (ko) * | 2007-06-22 | 2008-10-13 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 내부 전압 생성 장치 |
| KR100902060B1 (ko) * | 2008-05-08 | 2009-06-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 펌핑 전압 생성 회로 및 방법 |
| US8068356B2 (en) * | 2008-05-28 | 2011-11-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low power one-shot boost circuit |
| KR100956780B1 (ko) * | 2008-09-09 | 2010-05-12 | 주식회사 하이닉스반도체 | 펌핑전압 발생 장치 |
| KR100961210B1 (ko) * | 2008-11-04 | 2010-06-09 | 주식회사 하이닉스반도체 | 제어신호생성회로 및 이를 이용하는 센스앰프회로 |
| KR101610825B1 (ko) | 2009-02-19 | 2016-04-11 | 삼성전자주식회사 | 래치-업 현상을 방지할 수 있는 ｃｍｏｓ 차지 펌프 |
| KR101890427B1 (ko) * | 2011-12-28 | 2018-08-22 | 에스케이하이닉스 주식회사 | 내부전압생성회로 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2292624A (en) * | 1940-01-03 | 1942-08-11 | Adhesive Products Company | Fertilizer blood as a glue base |
| US4812961A (en) * | 1987-05-15 | 1989-03-14 | Linear Technology, Inc. | Charge pump circuitry having low saturation voltage and current-limited switch |
| JPS63290159A (ja) * | 1987-05-20 | 1988-11-28 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
| FR2696598B1 (fr) * | 1992-10-01 | 1994-11-04 | Sgs Thomson Microelectronics | Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé. |
| EP0594162B1 (en) * | 1992-10-22 | 1998-07-01 | United Memories, Inc. | Wide range power supply for integrated circuits |
| KR0137437B1 (ko) * | 1994-12-29 | 1998-06-01 | 김주용 | 챠지 펌프회로의 출력전압 조절회로 |
| US5726944A (en) * | 1996-02-05 | 1998-03-10 | Motorola, Inc. | Voltage regulator for regulating an output voltage from a charge pump and method therefor |
| KR100235958B1 (ko) | 1996-08-21 | 1999-12-15 | 김영환 | 반도체 메모리 장치의 복수 레벨 전압 발생기 |
| KR100231602B1 (ko) | 1996-11-08 | 1999-11-15 | 김영환 | 복합 모드형 기판전압 발생회로 |
| KR19980037415A (ko) * | 1996-11-21 | 1998-08-05 | 김광호 | 불휘발성 반도체 메모리 장치의 고전압 발생회로 |
| US5899664A (en) * | 1997-04-14 | 1999-05-04 | Lawrence; Brant E. | Oscillating fluid flow motor |
| JP3600461B2 (ja) * | 1997-11-13 | 2004-12-15 | 株式会社東芝 | 半導体回路 |
| US6359809B1 (en) * | 1997-12-10 | 2002-03-19 | Intel Corporation | Oscillator for simultaneously generating multiple clock signals of different frequencies |
| US6166982A (en) * | 1998-06-25 | 2000-12-26 | Cypress Semiconductor Corp. | High voltage switch for eeprom/flash memories |
| JP3237654B2 (ja) * | 1999-05-19 | 2001-12-10 | 日本電気株式会社 | 半導体装置 |
| DE50113564D1 (de) * | 2001-05-28 | 2008-03-20 | Infineon Technologies Ag | Ladungspumpenschaltung und Verwendung einer Ladungspumpenschaltung |
-
2002
- 2002-03-12 US US10/096,345 patent/US6654296B2/en not_active Expired - Fee Related
- 2002-06-04 TW TW091111979A patent/TWI222081B/zh not_active IP Right Cessation
- 2002-06-18 KR KR10-2002-0034142A patent/KR100455389B1/ko not_active IP Right Cessation
- 2002-06-28 GB GB0215042A patent/GB2382194B/en not_active Expired - Fee Related
- 2002-07-19 JP JP2002211668A patent/JP4334830B2/ja not_active Expired - Fee Related
- 2002-07-22 IT IT2002MI001609A patent/ITMI20021609A1/it unknown
- 2002-07-23 DE DE10234388A patent/DE10234388B4/de not_active Expired - Fee Related
-
2009
- 2009-03-27 JP JP2009080294A patent/JP4809452B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008282474A (ja) * | 2007-05-10 | 2008-11-20 | Renesas Technology Corp | 半導体記憶装置 |
| JP2022111591A (ja) * | 2021-01-20 | 2022-08-01 | フタバ産業株式会社 | 抵抗スポット溶接装置 |
| JP7393369B2 (ja) | 2021-01-20 | 2023-12-06 | フタバ産業株式会社 | 抵抗スポット溶接装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10234388B4 (de) | 2007-10-25 |
| DE10234388A1 (de) | 2003-02-20 |
| KR20030011238A (ko) | 2003-02-07 |
| GB2382194B (en) | 2004-04-07 |
| TWI222081B (en) | 2004-10-11 |
| GB2382194A (en) | 2003-05-21 |
| KR100455389B1 (ko) | 2004-11-06 |
| ITMI20021609A1 (it) | 2004-01-22 |
| GB0215042D0 (en) | 2002-08-07 |
| US6654296B2 (en) | 2003-11-25 |
| JP4334830B2 (ja) | 2009-09-30 |
| US20030016565A1 (en) | 2003-01-23 |
| JP2009151931A (ja) | 2009-07-09 |
| JP4809452B2 (ja) | 2011-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4809452B2 (ja) | 単一チャージポンプを利用したデュアル電圧発生装置、発生回路及びその発生方法 | |
| JP2604530B2 (ja) | 基板電圧及び昇圧電圧を発生する電圧発生回路 | |
| US6522193B2 (en) | Internal voltage generator for semiconductor memory device | |
| US7474142B2 (en) | Internal voltage generating circuit | |
| US7978003B2 (en) | Internal voltage generating circuit | |
| US7924073B2 (en) | Semiconductor memory device having back-bias voltage in stable range | |
| KR100586545B1 (ko) | 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치 | |
| US7605639B2 (en) | Internal voltage generator of semiconductor memory device | |
| JP3735824B2 (ja) | 昇圧回路を備えた半導体メモリ装置 | |
| US20050206440A1 (en) | High voltage generator in semiconductor memory device | |
| US7492647B2 (en) | Voltage generation circuit and semiconductor memory device including the same | |
| US7710795B2 (en) | Semiconductor memory device | |
| US7276959B2 (en) | Pumping circuit of semiconductor device | |
| US8587366B2 (en) | Semiconductor device | |
| US8866521B2 (en) | Voltage generation circuit of semiconductor memory apparatus | |
| KR20030093035A (ko) | 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치 | |
| US20100201435A1 (en) | Circuit for initializing voltage pump and voltage pumping device using the same | |
| JP2001266572A (ja) | 半導体集積回路 | |
| JP3535473B2 (ja) | 半導体集積回路装置の電圧発生方法 | |
| KR100958799B1 (ko) | 내부 전압 생성회로와 그의 구동 방법 | |
| JPH0218779A (ja) | ダイナミック型半導体記憶装置 | |
| JPH0435060A (ja) | 半導体記憶装置の基板電位調整装置 | |
| KR20030069302A (ko) | 기판전압 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080925 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080930 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081030 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |