JP2002532934A - 封入された表面弾性波素子及び集積製造方法 - Google Patents

封入された表面弾性波素子及び集積製造方法

Info

Publication number
JP2002532934A
JP2002532934A JP2000587438A JP2000587438A JP2002532934A JP 2002532934 A JP2002532934 A JP 2002532934A JP 2000587438 A JP2000587438 A JP 2000587438A JP 2000587438 A JP2000587438 A JP 2000587438A JP 2002532934 A JP2002532934 A JP 2002532934A
Authority
JP
Japan
Prior art keywords
layer
acoustic wave
surface acoustic
wave device
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000587438A
Other languages
English (en)
Inventor
アニエス ビダール
ジャン−マルク ビュロー
Original Assignee
タレス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by タレス filed Critical タレス
Publication of JP2002532934A publication Critical patent/JP2002532934A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

(57)【要約】 パッケージ内に封入された少なくとも１つの表面弾性波装置を含み、該装置が、圧電基板の表面に内在する第１の導電接触部によって供給された交差指型電極を用いて該圧電基板の表面上に作られる表面弾性波素子である。該素子は、パッケージが、基板上に配置され、表面弾性波装置の少なくとも活性表面の平らな部分に局所的に空洞化された第１の層（１１）と、第１の層の全体を覆い、第２の外部導電接触部を含むプリント回路（１２）と、第１の層／プリント基板によって形成されたユニットを通過し、第１の内部導電接触部を第２の外部導電接触部に接続する導電ビアホールとを含む。

Description

【発明の詳細な説明】
【０００１】 本発明の分野は、表面弾性波装置に関し、特に周波数帯域の多選択なフィルタ
リングに用いられるＳＡＷ（表面弾性波）フィルタとして知られるフィルタに関
する。これら素子は、無線電話機のような携帯装置用に設計される。そして、そ
れら装置及びそれらの保護パッケージングを小型化することが本質的要素である
。
【０００２】 更に、弾性波が圧電基板の表面の付近に伝播するために、この表面は、波の伝
播を妨害しないように空き部分を残さなければならない。これは、封入パッケー
ジに対して更なる制約となる。
【０００３】 表面弾性波フィルタ用に提供される封入技術は、図１に表されたように２つの
部分によって形成されたパッケージに基づく。その部分は、陶磁器又は有機体の
基部０１と、陶磁器、金属製又は有機体の蓋０２である。半田付け又はボンド付
けによるその閉鎖は、必要な空洞を作る間に素子の密封を提供する。このタイプ
のパッケージにおいて、表面弾性波装置（又はＳＡＷ装置）０３を、基部にボン
ド付けすることによって組み立てることができる。ＳＡＷ装置の内部接触部０１
１及び０１２と外部接触部０７１及び０７２との間の電気接続部は、基部０１を
通過するメタライズされたビアホールによって提供される。
【０００４】 図１は、外部へのＳＡＷ装置の電気接続部がワイヤ型接続部である、従来技術
の一例を表している。かなりの小型化のために、ここで用いられる技術は、フリ
ップチップ技術（素子がフリップオーバされる）である。図２は、図１の他の実
施形態である、従来技術の封入されたＳＡＷ装置の一例を表している。
【０００５】 大規模な顧客市場の要求（無線電話機、自動車等）に合わせるために、新しい
封入技術は、益々、小さく且つ同時に製造コストを削減したフィルタを作らなけ
ればならない。他の素子の場合として、素子／パッケージングの組立体を得るた
めにパッケージを更なる小型化にする傾向があり、その組立体の表面領域は、そ
れ自身のチップの表面領域と等しくなる。
【０００６】 本発明は、その表面領域を増加することなく、圧電基板上に単に微小な蓋でし
っかりと密封された空洞内の表面弾性波装置を提案することによってこれら要求
を満たす。
【０００７】 詳細には、本発明の目的は、パッケージ内に封入された少なくとも１つの表面
弾性波装置を含み、該装置が、圧電基板の表面に内在する第１の導電接触部によ
って供給された交差指型電極を用いて該圧電基板の表面上に作られる、表面弾性
波素子において、パッケージが、基板に加えて、 基板上に配置され、表面弾性波装置の少なくとも活性表面の平らな部分に局所
的に空洞化された第１の層と、 第１の層の全体を覆い、第２の外部導電接触部を含むプリント回路と、 第１の層／プリント基板によって形成されたユニットを通過し、第１の内部導
電接触部を第２の外部導電接触部に接続する導電ビアホールとを含む表面弾性波
素子である。
【０００８】 効果的には、第１の層は感光樹脂からなり、第１の層内に作られたビアホール
は、表面弾性波装置と、素子移行ゾーンに提供するようなプリント回路によって
構成された微小な蓋との間に電気的接続部を作るために用いられる。
【０００９】 更に、効果的には、第１の層の構成樹脂は、音響吸収デポジットを部分的に配
置することも好ましい。
【００１０】 通常２５〜１００μｍであるプリント回路の厚み、通常数十μｍの範囲にある
第１の層の厚み、及び圧電基板の厚み（数百μｍ）に、モジュールの高さが低く
される。
【００１１】 本発明の目的は、圧電基板上に表面弾性波装置を作る段階を含み、 表面弾性波装置の全ての上に第１の中空層を作る段階と、 第１の層にプリント基板をボンド付けする段階と、 表面弾性波装置の第１の内部導電接触部の平らな部分におけるプリント基板及
び第１の層にビアホールを作る段階と、 ビアホールをメタライズし、第２の外部導電接触部を規定し、第２の接触部が
前記メタライズされたビアホールによって第１の接触部に接続される段階と、 表面弾性波素子を分離するように、基板と、第１の層と、プリント回路とによ
って形成された組立体の切り出し段階と を有する素子の集積製造方法である。
【００１２】 エッチングに続く同層の予備デポジションによって、又は予め中空にされた層
の積層によって若しくはシルクスクリーンプリントによって、中空層を得ること
ができる。
【００１３】 効果的には、第１の層は弾性吸収特性であることも好ましい。
【００１４】 表面弾性波装置の製造の中で、本発明の方法は、圧電基板上の集積製造方法で
あるという効果を有する。これは、主にコスト削減につながる。更に、この種の
バッチ的な製造方法は、半導体に用いられた共通の技術と互換性がある（マスキ
ング樹脂の使用と、フォトリソグラフィ方法）。
【００１５】 本発明は、限定しない一例である以下の説明と添付図面とから、より明確に理
解され、他の効果が表されることになる。
【００１６】 一般に、表面弾性波装置はトランスデューサであってもよく、振動子は少なく
とも１つのアレイとトランスデューサとからなる。いずれの場合にも、圧電基板
の表面上に電極をデポジションすることによって得られる。表面弾性波の伝播を
可能とするために、素子の活性方面に対応する電極の上部に、占有されない空洞
を作ることが求められる。それがかなり小型である限り、本発明の素子は、図３
で理解されるように占有されない状態で空洞を維持するために用いられる。圧電
基板１３は、図示されていない表面上に電極を有する。これら電極は、活性表面
１４として知られる表面の平らな部分にある。活性表面は、圧電基板上に置かれ
る第１の層１１によって外部から絶縁される。プリント回路１２が、上面でしっ
かりとした密封を提供する。ここに表された図面の中で、２つの内部電源接触部
１１１及び１１２を有するトランスデューサは、外部上部接触部１７１及び１７
２と、プリント回路及び第１の層を通る導電ビアホールとを用いて外部と接続さ
れてもよい。２つ以上の電源によって供給されなければならない非常に複雑な素
子の場合、ビアホールと接触部との数は、適当に調整されることも好ましい。活
性表面弾性波素子１４は、以下の全ての素子：圧電基板、第１の層１１及びプリ
ント回路１２によって規定されたパッケージ内に封入すべきことを考慮すること
も好ましい。
【００１７】 より詳細に、発明の素子を得るために用いられる集積製造方法の一例である段
階を以下に記載する。
【００１８】プリント回路
【００１９】 非編線状アラミド繊維の下地に、ポリイミド樹脂又はエポキシを含浸した、銅
で被覆され積層されたタイプのプリント回路が用いられる。メタライズされた表
面は、続くビアホールの規定のために用いられる。プリント回路即ち有機繊維の
特性は、大きい寸法で安定して組み立てるために強化された材料を可能にし、そ
して、低誘電率及び少ない表面粗さの平面の低い熱膨張効率を可能にする。最後
に、アラミド繊維は、小さい大きさのホールの穴を開け且つメタライズして適合
される。
【００２０】 好ましくは、プリント回路は、メタライズされた表面と反対の表面に、予めボ
ンド付けされるであろう絶縁接着材料の第２の層を有する。図４ａは、発明の中
で用いられるプリント回路の３つの構成層である、金属層１２０、プリント回路
１２及び接着層１２１を表している。
【００２１】ＳＡＷ装置の活性表面上に空洞を作る方法
【００２２】 感光エポキシ樹脂型である第１の層１１の構成樹脂は、圧電基板上に被覆する
スピンによってデポジットされる。アニール処理の後で、樹脂が光影像され、第
２のアニール処理をなされる。形成した後で、基板及び樹脂は乾燥炉内に置かれ
る。図４ｂはＳＡＷ装置を含む圧電基板１３を表し、その装置の活性表面１４は
樹脂１１により明らかにされる。樹脂は、ＳＡＷ装置１１１及び１１２の内部導
電接触部上に特に残存する。簡単に表すために、２つのＳＡＷ装置しか表してい
ないが、圧電基板は該装置の一群全体を有する。
【００２３】プリント回路を層１１にボンド付けする方法
【００２４】 詳細には、これは、部分的に樹脂を含み且つ図４ｂに概略的に表された基板に
、図４ａに概略的に表された回路をプレスする段階である。２つの要素は、例え
ばオートクレーブの熱の下でプレスされる。一般に、熱サイクルは、提供される
材料の応力を和らげ、熱衝撃を防ぐように適用される。
【００２５】接続システムを作る方法
【００２６】 ビアホールを作るための導電層１２０のエッチング
【００２７】 銅の表面粗さ及びそれゆえの接着力を増加するために、通常銅からなる層の表
面処理（即ち脱脂及びマイクロエッチング）の後で、感光樹脂は、銅で被覆され
た層１２０上に被覆するスピンによってデポジットされる。樹脂は、光照射器を
用いてビアホールに対して垂直に照射される。照射時間は、樹脂の厚みで制御さ
れる。樹脂によって保護されない銅は、例えばアンモニア処理で溶解される。そ
のとき、樹脂は、例えばアセトン及びアルコールで取り除かれる。従って、マス
クは、層１２０（図４ｃ）に規定される。
【００２８】 銅マスクを用いた、プリント回路、接着層及び樹脂によって形成された組立体
のアブレーション
【００２９】 組立体を通過するビアホールの製造は、例えばエキシマ又はＣＯ２レーザによ
って行われ、例えば酸素プラズマを有するＲＩＥ（反応性イオンエッチング）に
よって終結する。ビアホールは、図４ｄに表されている。
【００３０】 基板及びビアの表面のメタライゼーション
【００３１】 ビアのアブレーションの後で、必要ならば銅マスクがエッチされてもよい。そ
のとき回路は、例えばスパッタリングによってメタライズされる。例えば数ミク
ロンの厚みのクロム及び銅の層１２２は、プリント回路の表面及びホールの内側
の至る所に一様にデポジットされる。立ててなされたサイクルはスパッタリング
を用い、一般に以下のようになる。 ・必要ならば天然アルミニウム酸化物の純度の高い層を機械加工でエッチする
ためのアルゴンプラズマ処理 ・クロムのスパッタリング：クロム層はバリア層の役割を行う。 ・銅のスパッタリング
【００３２】 メタライゼーションの厚みを数十ミクロンに増加し、従ってビアホールの熱機
械加工の安定性を増加するために、電解銅を再充電することが可能となる（図４
ｅ）。
【００３３】 外部導電接触部を作る方法
【００３４】 感光樹脂は、導電層（基板＋ビアホール）全体にデポジットされる。樹脂は、
外部導電接触部上に樹脂を残存するように、光インソレータを有する外部接触部
に対して垂直に照射される。該外部接触部は、ビアホールと（正樹脂の場合）該
ビアホールの壁の形状に取り付ける樹脂との周りの「パッド」として知られてい
る。
【００３５】 樹脂によって保護されない銅は、化学的にエッチされない。従って、樹脂は、
例えばアセトン及びアルコールで取り除かれる。
【００３６】 従って、封入された全ての素子は、図４ｆに表されたように外部接続接触部と
共に集積して得られる。
【００３７】 個々の素子の切り出し
【００３８】 そして、素子は機械加工で切り出される。図４ｇに表されたように適切な誘電
特性を有する組立体の密封を提供する第３の層１８をデポジットすることが可能
となる。金属スパッタリング、導電又は誘電材料の薄層のデポジション、ワニス
のデポジション、樹脂鋳造、又はパリレン(parylene)型ポリマの気相デポジショ
ンによって、この層を得ることも好ましい。これら方法の価値は、基板の下面と
予め作られた素子の側面との両方が覆われることにある。
【００３９】 この保護は、機械的保護、マークする基部、電磁シール及び／又は環境に対し
て密封型の保護として提供されることも好ましい。
【図面の簡単な説明】
【図１】 従来技術によって封入された表面弾性波装置の断面図である。
【図２】 図１の他の実施形態の断面図である。
【図３】 本発明によって封入されたＳＡＷ装置の断面図である。
【図４ａ】 本発明によるＳＡＷ装置の集積製造方法の第１の段階の断面図である。
【図４ｂ】 本発明によるＳＡＷ装置の集積製造方法の第２の段階の断面図である。
【図４ｃ】 本発明によるＳＡＷ装置の集積製造方法の第３の段階の断面図である。
【図４ｄ】 本発明によるＳＡＷ装置の集積製造方法の第４の段階の断面図である。
【図４ｅ】 本発明によるＳＡＷ装置の集積製造方法の第５の段階の断面図である。
【図４ｆ】 本発明によるＳＡＷ装置の集積製造方法の第６の段階の断面図である。
【図４ｇ】 本発明によるＳＡＷ装置の集積製造方法の第７の段階の断面図である。
【符号の説明】
０１ 基部 ０１１、０１２ 内部接触部 ０２ 蓋 ０３ 表面弾性波装置、ＳＡＷ装置 ０７１、０７２ 外部接触部 １１ 第１の層 １１１、１１２ 内部電源接触部 １２ プリント回路 １２０ 金属層、銅で被覆された層 １２１ 接着層 １２２ 銅 １７１、１７２ 外部上部接触部 １３ 圧電基板 １４ 活性表面 １８ 第３の層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ビュロー ジャン−マルク フランス国， 94117 アルクイユ セデ クス， アヴェニュ デュ プレジダン サルヴァドル アレンド 13番地， トム ソン−セーエスエフ プロプリエテ アン テレクテュエル， デパルトマン ブルヴ ェ内 Ｆターム(参考） 5J097 AA29 AA31 AA33 HA04 HA07 HA08 JJ08 KK10

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 パッケージ内に封入された少なくとも１つの表面弾性波装置
    を含み、該装置が、圧電基板の表面に内在する第１の導電接触部によって供給さ
    れた交差指型電極を用いて該圧電基板の表面上に作られる、表面弾性波素子にお
    いて、前記パッケージが、前記基板に加えて、 前記基板上に配置され、前記表面弾性波装置の少なくとも活性表面の平らな部
    分に局所的に空洞化された第１の層と、 前記第１の層の全体を覆い、第２の外部導電接触部を含むプリント回路と、 前記第１の層／前記プリント基板によって形成されたユニットを通過し、前記
    第１の内部導電接触部を前記第２の外部導電接触部に接続する前記導電ビアホー
    ルとを含むことを特徴とする表面弾性波素子。
  2. 【請求項２】 前記第１の層は、感光樹脂からなることを特徴とする請求項
    １に記載の表面弾性波素子。
  3. 【請求項３】 前記パッケージは、前記第１の層と前記プリント回路との間
    に配置された、接着層と称される第２の層を有することを特徴とする請求項１又
    は２に記載の表面弾性波素子。
  4. 【請求項４】 前記基板の外面と前記素子の側面とは、密封された第３の層
    で覆われることを特徴とする請求項１から３のいずれか１項に記載の表面弾性波
    素子。
  5. 【請求項５】 前記プリント回路は、前記表面上にメタライズされることを
    特徴とする請求項１から４のいずれか１項に記載の表面弾性波素子。
  6. 【請求項６】 前記第１の層は、弾性吸収特性を有することを特徴とする請
    求項１から５のいずれか１項に記載の表面弾性波素子。
  7. 【請求項７】 請求項１から６のいずれか１項に記載の表面弾性波素子の集
    積製造方法であって、圧電基板上に表面弾性波装置を作る段階を含み、 前記表面弾性波装置の全体の上に第１の中空層を作る段階と、 前記第１の層にプリント基板をボンド付けする段階と、 前記表面弾性波装置の前記第１の内部導電接触部の平らな部分における前記プ
    リント基板及び前記第１の層にビアホールを作る段階と、 前記ビアホールをメタライズし、第２の外部導電接触部を規定し、前記第２の
    接触部が前記メタライズされたビアホールによって前記第１の接触部に接続され
    る段階と、 前記表面弾性波素子を分離するように、前記基板と、前記第１の層と、前記プ
    リント回路とによって形成された組立体の切り出し段階と を有することを特徴とする素子の集積製造方法。
  8. 【請求項８】 前記第１の中空層を作る段階が、前記層のエッチングに続い
    て、同じ層の予備デポジションによって得られることを特徴とする請求項７に記
    載の素子の集積製造方法。
  9. 【請求項９】 前記第１の層を作る段階は、予め中空にされた層の積層によ
    って得られることを特徴とする請求項７に記載の素子の集積製造方法。
  10. 【請求項１０】 前記第１の層に前記プリント回路をボンド付けする段階は
    、 前記プリント基板上に、接着層として知られた第２の層をデポジションする段
    階と、 前記第１の層及び前記圧電基板によって形成されたユニットの全体の上に、前
    記プリント回路／前記第２の層を熱プレスする段階と を含むことを特徴とする請求項７から９のいずれか１項に記載の素子の集積製造
    方法。
  11. 【請求項１１】 前記基板の下面及び前記素子の側面に、被覆層と称される
    第３の層を作る段階を含むことを特徴とする請求項７から１０のいずれか１項に
    記載の素子の集積製造方法。
  12. 【請求項１２】 前記第３の層は、スパッタリングによって作られることを
    特徴とする請求項１１に記載の素子の集積製造方法。
  13. 【請求項１３】 前記第３の層は、パリレン型ポリマの気相デポジションに
    よって作られることを特徴とする請求項１１に記載の素子の集積製造方法。
  14. 【請求項１４】 前記第３の層は、ワニスのデポジションによって得られる
    ことを特徴とする請求項１１に記載の素子の集積製造方法。
JP2000587438A 1998-12-08 1999-12-07 封入された表面弾性波素子及び集積製造方法 Withdrawn JP2002532934A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9815478A FR2786959B1 (fr) 1998-12-08 1998-12-08 Composant a ondes de surface encapsule et procede de fabrication collective
FR98/15478 1998-12-08
PCT/FR1999/003036 WO2000035085A1 (fr) 1998-12-08 1999-12-07 Composant a ondes de surface encapsule et procede de fabrication collective

Publications (1)

Publication Number Publication Date
JP2002532934A true JP2002532934A (ja) 2002-10-02

Family

ID=9533716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000587438A Withdrawn JP2002532934A (ja) 1998-12-08 1999-12-07 封入された表面弾性波素子及び集積製造方法

Country Status (10)

Country Link
US (1) US6852561B2 (ja)
EP (1) EP1053592B1 (ja)
JP (1) JP2002532934A (ja)
KR (1) KR20010040597A (ja)
CN (1) CN1158757C (ja)
CA (1) CA2320343A1 (ja)
DE (1) DE69920407T2 (ja)
FR (1) FR2786959B1 (ja)
HK (1) HK1036367A1 (ja)
WO (1) WO2000035085A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006506805A (ja) * 2002-11-14 2006-02-23 エプコス　アクチエンゲゼルシャフト 気密に密封された素子、及びこれを製造するためのウェーハスケール法
JP2008546207A (ja) * 2005-06-07 2008-12-18 エプコス アクチエンゲゼルシャフト 電気的素子および製造方法
JPWO2009096563A1 (ja) * 2008-01-30 2011-05-26 京セラ株式会社 弾性波装置およびその製造方法
US9271400B2 (en) 2011-03-28 2016-02-23 Murata Manufacturing Co., Ltd. Electronic component and manufacturing method therefor

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2838578B1 (fr) * 2002-04-12 2005-04-08 Thales Sa Dispositif d'interconnexion pour composants a ondes acoustiques d'interface
JP4177182B2 (ja) * 2003-06-13 2008-11-05 富士通メディアデバイス株式会社 弾性表面波デバイス、そのパッケージ及びその製造方法
US7230512B1 (en) * 2003-08-19 2007-06-12 Triquint, Inc. Wafer-level surface acoustic wave filter package with temperature-compensating characteristics
JP2007511945A (ja) * 2003-11-14 2007-05-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 共振器を備える半導体装置
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
US7807550B2 (en) * 2005-06-17 2010-10-05 Dalsa Semiconductor Inc. Method of making MEMS wafers
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8186048B2 (en) 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
CN100546180C (zh) * 2005-08-24 2009-09-30 京瓷株式会社 表面声波装置及其制造方法
US20070048887A1 (en) * 2005-08-26 2007-03-01 Innovative Micro Technology Wafer level hermetic bond using metal alloy
KR100653089B1 (ko) * 2005-10-31 2006-12-04 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
GB2454603B (en) * 2006-02-24 2010-05-05 Wolfson Microelectronics Plc Mems device
JP5269301B2 (ja) * 2006-07-21 2013-08-21 太陽誘電株式会社 弾性表面波装置
JP2009010559A (ja) 2007-06-27 2009-01-15 Nippon Dempa Kogyo Co Ltd 圧電部品及びその製造方法
JP4468436B2 (ja) * 2007-12-25 2010-05-26 富士通メディアデバイス株式会社 弾性波デバイスおよびその製造方法
US8372674B2 (en) * 2008-02-01 2013-02-12 Honeywell International Inc. Method for chemical sensor fabrication and related sensor
US8101460B2 (en) * 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
TWI406382B (zh) * 2010-03-09 2013-08-21 Txc Corp Welded - type vibrator device wafer - level package structure
CN101807898B (zh) * 2010-04-06 2012-05-09 台晶(宁波)电子有限公司 一种振子装置三维晶圆级封装结构
CN101820264B (zh) * 2010-04-06 2012-06-06 台晶(宁波)电子有限公司 一种贯孔式振子装置晶圆级封装结构
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9324659B2 (en) * 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US8866285B2 (en) * 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package comprising bulk metal
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
DE102014211558A1 (de) * 2014-06-17 2015-12-17 Robert Bosch Gmbh Mikroelektromechanisches System und Verfahren zum Herstellen eines mikroelektromechanischen Systems
KR102556333B1 (ko) * 2015-12-18 2023-07-17 (주)와이솔 표면 탄성파 웨이퍼 레벨 패키지 및 이를 위한 pcb 제작 방법
US20180269853A1 (en) * 2017-03-14 2018-09-20 Wisol Co., Ltd. Surface acoustic wave wafer level package and method of manufacturing pcb for the same
CN108666410A (zh) * 2017-03-28 2018-10-16 天津威盛电子有限公司 表面声波晶片级封装及其所用的pcb的制造方法
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
CN109728790A (zh) * 2019-01-16 2019-05-07 厦门云天半导体科技有限公司 一种滤波器的晶圆级封装结构及其工艺
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
US11557491B2 (en) 2019-10-31 2023-01-17 Nxp B.V. Selective underfill assembly and method therefor
US11963291B2 (en) 2022-04-21 2024-04-16 Nxp B.V. Efficient wave guide transition between package and PCB using solder wall

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2171850B (en) * 1985-02-22 1988-05-18 Racal Mesl Ltd Mounting surface acoustic wave components
JPS62109420A (ja) * 1985-11-07 1987-05-20 Alps Electric Co Ltd 弾性表面波素子
DE3937870A1 (de) * 1989-11-14 1991-05-16 Siemens Ag Mit gehaeuse versehenes akustoelektronisches bauelement
JP2562661Y2 (ja) * 1992-10-13 1998-02-16 株式会社村田製作所 圧電素子の実装構造
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JP3301262B2 (ja) * 1995-03-28 2002-07-15 松下電器産業株式会社 弾性表面波装置
JP3328102B2 (ja) * 1995-05-08 2002-09-24 松下電器産業株式会社 弾性表面波装置及びその製造方法
EP0794616B1 (en) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
JP3196693B2 (ja) * 1997-08-05 2001-08-06 日本電気株式会社 表面弾性波装置およびその製造方法
JP3123477B2 (ja) * 1997-08-08 2001-01-09 日本電気株式会社 表面弾性波素子の実装構造および実装方法
JPH11239037A (ja) * 1998-02-20 1999-08-31 Nec Corp 弾性表面波装置
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
US6514789B2 (en) * 1999-10-26 2003-02-04 Motorola, Inc. Component and method for manufacture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006506805A (ja) * 2002-11-14 2006-02-23 エプコス　アクチエンゲゼルシャフト 気密に密封された素子、及びこれを製造するためのウェーハスケール法
JP2008546207A (ja) * 2005-06-07 2008-12-18 エプコス アクチエンゲゼルシャフト 電気的素子および製造方法
US8294535B2 (en) 2005-06-07 2012-10-23 Epcos Ag Electrical component and production method
JPWO2009096563A1 (ja) * 2008-01-30 2011-05-26 京セラ株式会社 弾性波装置およびその製造方法
US9271400B2 (en) 2011-03-28 2016-02-23 Murata Manufacturing Co., Ltd. Electronic component and manufacturing method therefor

Also Published As

Publication number Publication date
HK1036367A1 (en) 2001-12-28
KR20010040597A (ko) 2001-05-15
CN1158757C (zh) 2004-07-21
CN1290424A (zh) 2001-04-04
DE69920407D1 (de) 2004-10-28
FR2786959B1 (fr) 2001-05-11
DE69920407T2 (de) 2005-09-29
CA2320343A1 (fr) 2000-06-15
WO2000035085A1 (fr) 2000-06-15
EP1053592A1 (fr) 2000-11-22
FR2786959A1 (fr) 2000-06-09
EP1053592B1 (fr) 2004-09-22
US6852561B2 (en) 2005-02-08
US20040103509A1 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
JP2002532934A (ja) 封入された表面弾性波素子及び集積製造方法
US6417026B2 (en) Acoustic wave device face-down mounted on a substrate
US7552532B2 (en) Method for hermetically encapsulating a component
JP4971158B2 (ja) 支持体基板を備えた構成素子装置
US8169041B2 (en) MEMS package and method for the production thereof
KR100730854B1 (ko) 전자 부품의 제조 방법, 전자 부품, 및 전자 기기
US7094626B2 (en) Method for encapsulating an electrical component
US20090201102A1 (en) Boundary acoustic wave element, boundary acoustic wave device, and manufacturing methods for the same
JP2007324162A (ja) 半導体装置及びその製造方法
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
KR20080011676A (ko) 전기 소자 그리고 전기 소자의 제조 방법
JP2009515443A (ja) Ｍｅｍｓマイクロフォン、ｍｅｍｓマイクロフォンの製造方法およびｍｅｍｓマイクロフォンの組み込み方法
JP2012182604A (ja) 弾性波フィルタ部品
WO1997022146A1 (fr) Boitier de semi-conducteur comportant un circuit a couches multiples et composant a semi-conducteur
JPH10270975A (ja) 電子部品とその製造方法
JP4403977B2 (ja) 機能素子体及びその製造方法並びに回路モジュール
JP2006519475A (ja) ケーシングのないモジュール上に直接に形成された自立コンタクト構造体
JPH1155069A (ja) 樹脂封止表面実装型電子部品
JP2004153412A (ja) 弾性表面波装置及びその製造方法
JP2006311183A (ja) 半導体装置およびその製造方法
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
JP2013539253A (ja) モジュール及びその製造方法
JP2004014651A (ja) 配線基板、それを用いた半導体装置及び配線基板の製造方法
JP2010010313A (ja) 部品内蔵基板の製造方法
JP2008159844A (ja) 電子部品パッケージ構造およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306