JP2002513208A - 一体化したフラックス、マスク及びアンダーフィルを備えるフリップフロップ - Google Patents

一体化したフラックス、マスク及びアンダーフィルを備えるフリップフロップ

Info

Publication number
JP2002513208A
JP2002513208A JP2000546391A JP2000546391A JP2002513208A JP 2002513208 A JP2002513208 A JP 2002513208A JP 2000546391 A JP2000546391 A JP 2000546391A JP 2000546391 A JP2000546391 A JP 2000546391A JP 2002513208 A JP2002513208 A JP 2002513208A
Authority
JP
Japan
Prior art keywords
solder
flux
underfill
integrated circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000546391A
Other languages
English (en)
Inventor
ギレオ，ケネス・バートン
ブルメル，デービッド
Original Assignee
アルファ・メタルズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/266,166 external-priority patent/US6228678B1/en
Application filed by アルファ・メタルズ・インコーポレーテッド filed Critical アルファ・メタルズ・インコーポレーテッド
Publication of JP2002513208A publication Critical patent/JP2002513208A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 はんだ突起１１８と、一体化したアンダーフィル１１４と、別個のフラックス被覆１２０とを有するフリップチップ及びかかる素子を製造する方法が記載されている。該素子は、アンダーフィル材料１１４がはんだ突起を付与する前にチップ表面に提供され、次に、はんだ突起を付与するためのマスクとして機能する孔１１６を形成し得るように光学的に処理されることを特徴とする。形成される素子は、プリント回路板へ簡単な１ステップにて付与するのに十分に適しており、これにより、従来、別個のアンダーフィリングステップを必要としていたフリップチップの製造方法を簡略化する。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】
本発明は、新規なフリップチップの設計に関する。より具体的には、本発明は
、はんだ突起（ｂｕｍｐｓ）、フラックス及びアンダーフィル材料を内蔵し、は
んだ突起を付与する間、該アンダーフィル材料がマスクとして機能する、フリッ
プチップに関する。
【０００２】
【発明の背景】
エレクトロニクス業界において、レジスタ、キャパシタ、インダクタ、トラン
ジスタ、集積回路、チップキャリア等のようなエレクトロニクス部品は、通常,
２つの方法のいずかにて回路板上に取り付けられる。第一の方法において、部品
は、回路板の一側部に取り付けられ、部品からの導線は、回路板の孔を通って伸
び且つ回路板の反対側にてはんだ付けされる。第二の方法において、部品はその
部品が取り付けられる側と同一の側部にてはんだ付けされる。これら後者の素子
は、「表面取り付け型」と称される。
【０００３】 エレクトロニクス部品の表面取り付けは、極めて小さい回路構造体を製造する
ために使用できる点、及び工程の自動化に十分に対応することができる点にて望
ましい技術である。「フリップチップ」と称される表面取り付け素子の１つの群
は、その素子の下側に取り付けられたパッドに取り付けた多数の接続導線を有す
る集積回路素子を備えている。フリップチップの使用に関連して、回路板又はチ
ップの一方には、各チップの下側のパッド及び回路板の表面のパッドに対応する
位置に配置された小さい突起、すなわちはんだボール（以下、「突起」又は「は
んだ突起」と称する）が設けられている。（ａ）回路板上のパッドとチップ上の
対応するパッドとの間にてはんだ突起が保持されるように、回路板と接触状態に
チップを配置することと、（ｂ）はんだがリフローする（すなわち溶融する）点
までアセンブリを加熱することと、（ｃ）アセンブリを冷却することとによりこ
のチップは取り付けられる。冷却したとき、はんだは硬化し、これにより、フリ
ップチップを回路板の表面に取り付ける。個々の素子の間の間隔、及びチップと
回路板との間の間隔は、通常、極めて小さいから、フリップチップを使用する素
子における技術は臨界的である。例えば、回路板の表面からのかかるチップの間
隔は、通常、０．５乃至３．０ミルの範囲にあり、近い将来、ミクロン単位の間
隔に近くなることが予想される。
【０００４】 フリップチップ技術に伴う１つの問題点は、回路板を形成するチップ、はんだ
及び材料の熱膨張係数がしばしば著しく相違することである。その結果、アセン
ブリを加熱するときの膨張が相違するため、使用中、チップの接続部に顕著な応
力、すなわち、熱機械的疲労を生じさせ、また、素子の性能を劣化させ又は素子
を完全に作用不能にする可能性のある瑕疵を生じさせる。
【０００５】 熱膨張の相違に起因する熱機械的疲労を最小にするため、熱硬化性エポキシが
使用されている。具体的には、これらのエポキシは、フリップチップの外周を取
り巻き且つチップの下側とはんだが存在しない回路板との間にてチップの下方の
空間を占めるアンダーフィル材料として使用される。かかるエポキシ系は、素子
の部品間の熱膨張の相違に抵抗し又はそれを減少させる物理的バリアを形成する
ことにより、ある程度の保護を提供する。
【０００６】 エポキシ熱硬化性材料に二酸化ケイ素粉体フィラーが付与された、改良に係る
アンダーフィル材料が開発されている。フィラー材料の量を変更することにより
、充填したエポキシ熱硬化性樹脂の熱膨張係数をはんだの熱膨張係数に適合させ
ることが可能となる。これを行うとき、その熱膨張の相違に起因する、フリップ
チップの下側とはんだ接続部との間における相対的な動きは最小とされる。この
ため、かかる充填したエポキシ熱硬化性樹脂は、素子が作用する間、熱機械的疲
労に起因して素子が疲労する可能性を少なくする。
【０００７】 アンダーフィルは、プリント回路板におけるフリップチップの熱膨張の不一致
という問題点は解決するが、製造工程に顕著な難点を生じさせる。例えば、アン
ダーフィルは、特殊な装置を使用してオフラインにて付与しなければならない。
通常、アンダーフィルは、組み立てたフリップチップの３つの端縁まで付与し且
つチップの下方にて全距離に亙って流れることが許容される。材料が一度び反対
側の端縁まで流れ且つ全ての空気がチップの下方から排除されたならば、全ての
４つの端縁を対称にするフィレットを形成し得るように、追加のアンダーフィル
が外端縁に分与される。このことは、信頼性及び外観を向上させる。次に、アセ
ンブリを加熱炉内にて加熱して、アンダーフィルを硬化させる。数時間かかるこ
の工程は、アンダーフィルを加熱し且つ完全に硬化させるために必要である。こ
のように、アンダーフィルは、熱的不一致の問題点を解決し且つ商業的に価値あ
る解決策をもたらすが、より簡単な製造方法が望まれる。
【０００８】 最近、アンダーフィル方法を改良し且つ合理化するための試みが為されている
。幾分か商業的実現可能性のあることを示した１つの方法は、フリップチップを
回路板に組み立てる前に、アンダーフィルを分配することを含む。この方法は、
アンダーフィルがはんだ継手を形成することを許容することを必要とする。フリ
ップチップをプリント回路板にはんだ付けすることは、一般に、フリップチップ
上のはんだ突起に又はプリント回路板上の回路パッドにフラックスを付与するこ
とにより行われる。このため、はんだ接続部を形成する前に、アンダーフィルを
使用し、このアンダーフィルが最初に分配されるようにすることが提案されてい
る。しかしながら、はんだ接合を容易にするためには、アンダーフィルは、フラ
ックスを保持すること、すなわちはんだ継手の形成を容易にする固有の性質を備
えなければならない。プリント回路板におけるパッドはしばしば酸化し、又フリ
ップチップにおけるはんだ突起は常に酸化されるため、フラックスが使用される
。このように、フラックスは、酸化物層を除去して、はんだ継手の形成を容易に
し得る設計とされている。
【０００９】 「最初に分配すべきアンダーフィル（ｄｉｓｐｅｎｓｅ ｆｉｒｓｔ ｕｎｄ
ｅｒｆｉｌｌｓ）」と一般に称される特定のアンダーフィルは、自己保持型フラ
ックスの化学的作用を有する設計とされている。不都合なことに、良好なフラッ
クスでありかつ良好なアンダーフィルであるために必要な性質は、完全には両立
し得ない。従って、性質の妥協が図られる結果となる。最良のフラックス／アン
ダーフィル材料は、通常、硬化するまでに、１時間以上かかる。更に、フラック
スを含有するアンダーフィルは、ロボット型分配機械を含む特殊な装置を使用す
ることを必要とする。また、はんだの組み立て及びアンダーフィルの付与は１回
のステップに組み合わされるため、その組み立てが完成するまでフリップチップ
を試験することができない。このように、チップが満足し得るように機能しない
場合、アンダーフィルは硬化し、これにより再加工を妨げるため、そのチップを
除去することができない。
【００１０】 最後に、フラックス／アンダーフィル材料をフリップチップの突起付き表面に
付与するとき、ある問題が生ずることが判明している。突起付き表面の粗い表面
幾何学的形態は、流体、特に高粘度の流体の付与に容易に対応することができな
いため、問題が生じる。このように、フラックス／アンダーフィルを突起付き表
面の上に直接、提供することは、フラックス／アンダーフィルの付与工程の間、
少なくとも不連続性及び気泡を発生する可能性がある。更に、フラックス／アン
ダーフィル層を付与する前に、突起を除去することにより、工程ステップを省略
し、これにより、チップの製造メーカの設計上及び製造上の自由度を高める一方
にて、製造工程を合理化することが可能となる。
【００１１】 上記に鑑みて、高価な装置の必要性を軽減し、また、既存のエレクトロニクス
素子の組み立てラインと適合可能である、より効率的な方法の必要性が存在して
いる。また、再加工可能なアンダーフィルの必要性も存在している。バンピング
ステップの間、任意的に、マスクとして機能するフラックス／アンダーフィル材
料も更に必要とされている。
【００１２】
【発明の概要】
本発明は、はんだ突起、フラックス、アンダーフィル材料を含む半導体ウェハ
を備える集積回路アセンブリに関するものである。広い意味において、本発明は
、１つの表面における複数のはんだ付け可能な接点箇所と、該表面上に配置され
た複数のはんだ突起とを有する基板を含む集積半導体アセンブリであって、はん
だ付け可能な接点箇所の各々がはんだ付け可能な接点箇所の各々と関係付けられ
且つ該接点箇所に添着された１つのはんだ突起を有するようにした、集積回路ア
センブリに関するものである。該箇所の各々が、各はんだ突起の少なくとも一部
を覆うフラックス材料と、はんだ突起の各々の間に画定された空間を占めるアン
ダーフィル材料とを更に備えている。アンダーフィル材料は、少なくとも各はん
だ突起のフラックス覆い部分がアンダーフィルの上方を伸びるような深さである
。この場合、アンダーフィル材料は、はんだ突起を付与する前に又はその後にウ
ェハに付与することができる。最初に付与する場合、アンダーフィルは、その後
、加工して、突起をウェハ表面上に配置することを助けるマスクとすることがで
きる。
【００１３】 本発明は、また、その表面上に複数のはんだ付け可能な接点箇所を有する基板
を提供するステップと、はんだ付け可能な接点箇所の各々が該接点箇所に関係付
けられた１つのはんだ突起を有するように複数のはんだ突起を基板上に配置する
ステップと、はんだ突起の各々をその関係した接点箇所に添着するステップとを
備える、集積回路アセンブリを製造する方法にも関するものである。はんだ突起
が一度び取り付けられたならば、各はんだ突起の少なくとも一部にフラックスが
提供されるような仕方にて、フラックス材料をはんだ突起に付与する。最後に、
アンダーフィル材料を基板の表面に付与する。アンダーフィルは、はんだ突起の
各々との間に画定された空隙を占め、また、アンダーフィルは各はんだ突起の少
なくともフラックス覆い部分がアンダーフィルを貫通して伸びるような深さを有
する。
【００１４】 本発明は、また、その表面に複数のはんだ付け可能な接点箇所を有する基板を
提供するステップを含む、集積回路アセンブリを製造する方法にも関する。アン
ダーフィル材料は基板の表面に付与される。その後、はんだ付け可能な接点箇所
の各々にて空隙を形成し得るようにアンダーフィルを処理する。形成されるアン
ダーフィルマスクは、かかるはんだ付け可能な接点箇所が該箇所と関係付けられ
た１つのはんだ突起を有するような仕方にてウェハへのはんだ突起の付与を簡略
化する。次に、はんだ突起をその関係付けた接点箇所に取り付ける。はんだ突起
が一度び取り付けられたならば、各はんだ突起の少なくとも一部にフラックスが
付与されるような仕方にて、フラックス材料をはんだ突起に付与する。形成され
るウェハは、アンダーフィルがはんだ突起の各々の間に画定された空間を占め、
また、アンダーフィルは、各はんだ突起の少なくともフラックス覆い部分がアン
ダーフィルを貫通して伸びるような深さを有することを特徴とする。
【００１５】 最後に、本発明は、フリップチップを回路板に添着する方法にも関する。この
方法は、表面上に複数のはんだ付け可能な接点箇所を有するプリント回路板を提
供することと、上述した型式の集積回路チップ（すなわち、はんだ突起、フラッ
クス及びアンダーフィル材料がその表面に存在するチップ）を提供することと、
各はんだ突起がプリント回路板におけるはんだ付け可能な接点箇所と接触するよ
うに集積回路チップをプリント回路板に対し位置決めすることとを含む。一度び
位置決めされたならば、はんだ及びアンダーフィル材料を溶融させるのに十分に
高い温度まで集積回路チップアセンブリを加熱する。その後、はんだ及びアンダ
ーフィル材料が凝固するのを許容する温度までアセンブリを冷却させる。
【００１６】 ［発明の詳細な説明］ 本発明は、フリップチップの取り付け工程中、フラックス及びアンダーフィル
を付与する独創的な方法を提供するものである。具体的には、本発明は、ウェハ
を個々の集積回路に分割する前に、ウェハレベルにてアンダーフィル及びフラッ
クスを付与することに関する。このように、本発明において、アンダーフィル及
びフラックスは予め付与され且つ固体状態に変換される。この方法は、アンダー
フィルが液体状態にて存在し、次に、チップをプリント回路板に組み立てる時点
にて素子に付与される、その他の型式のアンダーフィルの付与方法と相違する。
更に、アンダーフィル及びフラックスは、組み合わせたフラックス／アンダーフ
ィルの組成物として混合されるのではなくて、分離するようにする。上述したよ
うに、液体系がフラックス及びアンダーフィル系を組み合わせて単一の組成物に
し、従って、理想的な性質を有するフラックス及びアンダーフィルの何れも提供
しない。
【００１７】 本発明は、フラックスがはんだ突起の領域においてのみ必要とされ、これら接
続要素間の空間では必要とされないことを認識するものである。このように、本
発明は、はんだ突起の間の領域にてフラックスをアンダーフィルから分離する。
更に、フラックス及びアンダーフィルを分離した物として維持することにより、
各個々の成分に合うようにされた添加剤を追加して、フラックス及びアンダーフ
ィルの双方に対し所望の性質を提供することができる。例えば、アンダーフィル
は、高温度にて非結合状態となる熱可塑性プラスチックとすることができ、又は
、フラックス層は、非結合状態となる設計とすることができる。１つの代替例と
して、フラックスは、そのフラックスとしての役割が完了した後、強固に結合し
たポリマーに変換することができ、また、アンダーフィルは非結合状態となる性
質を持つことができる。従って、フラックス及びアンダーフィルが別個の物とし
て維持される系は極めて多機能的である。
【００１８】 同様に、１つの代替的な実施の形態はアンダーフィルのみを採用する。かかる
場合、現在商業的に使用されている多岐に亙る任意の方法を使用して、フラック
スを回路板に又はフリップチップに別個に付与することが必要とされよう。追加
的なフラックス付与ステップが必要とされようが、アンダーフィルのみの実施の
形態は、エレクトロニクス部品の標準的な組み立て装置を使用することを許容す
る一方にて、チップを取り付けた後、依然として、アンダーフィル方法を行うこ
とは不要にするであろう。
【００１９】 １つの実施の形態において、本発明は、硬化可能なアンダーフィル層を突起付
きウェハに付与し、その後、乾燥又は焼入れを行うことを備えている。アンダー
フィル材料は、極めて低い架橋結合密度を有する熱可塑性又は熱硬化性であるこ
とが好ましい。その何れの場合でも、アンダーフィル材料は、二酸化ケイ素のよ
うな低膨張係数の無機質粒子にて充填されている。形成されるアンダーフィルは
、はんだ継手又はその他の接続材料の熱膨張係数に近似する熱膨張係数（ＣＴＥ
）を有することが好ましい。共晶はんだ継手の場合、ＣＴＥは、分、℃当たり約
２０乃至３０部分の範囲にあるようにする。樹脂系は、ウェハ被覆方法に適した
粘度範囲内にて液体として被覆することを許容すべく安全な溶剤系内で溶融可能
であることが好ましい。乾燥したポリマー膜又は粉体を溶融によりウェハに被覆
することができるが、液体の取り扱い工程に適合するようにされたウェハの分配
及び被覆装置が利用可能であるから、液体であることが好ましい。更に、この実
施の形態は、フリップチップアセンブリ及びアンダーフィルに適合可能な設計と
されたフラックス層を含んでいる。
【００２０】 かかるフラックス系の１つは、エポキシ樹脂、有機質カルボン酸、無水物又は
その組合わせ体を含んでおり、商業的に、アルファ・メタルズ（Ａｌｐｈａ Ｍ
ｅｔａｌｓ）からチップフラックス（ＣｈｉｐＦｌｕｘ）２０２０という商標名
で入手可能である。この材料は、カルボン酸系である（酸誘導体はより強力なフ
ラックスの活性及びより軟度を提供するが、関連する製品には無水物が使用され
ている）。この材料は、液体エポキシ樹脂と共に形成されたペーストであるが、
この系は、本発明にて使用し得るように容易に改質することができる。例えば、
液体エポキシより僅かに大きい分子量を有する固体のエポキシ樹脂にて置換し且
つフラックスとしてカルボン酸と共に使用することができる。固体のエポキシ樹
脂及びカルボン酸（室温にて固体）を使用する場合でさえ、その系は、極性溶剤
中に容易に溶融し、次に、液体状態で被覆し且つ乾燥させて固体の膜にすること
ができる。好ましいフラックスの付与方法は、スピン被覆、噴霧又はステンシル
法であるが、ウェハは、浸漬方法を使用して被覆することもでき、この場合、ウ
ェハの突起側部は、再度、回転するプラテンディスクと、ドクターブレード（以
下に説明）とから成る分配ドラム上の薄いフラックス層に押し付けられ、液体の
厚さを制御する。
【００２１】 一体化したアンダーフィル及びフラックスを有するフリップチップは、プリン
ト回路板に取り付けることができる。一体化したアンダーフィル及びフラックス
を有する個々のフリップチップは、はんだ突起が回路板上に印刷された導電性パ
ッドと整合するような仕方にて回路板と接触状態に配置され、次に、アセンブリ
を多数領域のリフローはんだ付け加熱炉に進める。熱を加えると、フラックスは
溶融し且つ活性化する。上述した且つ試験で使用した固体のチップフラックス２
０２０を使用して付与するためには、材料を約８０°Ｃに加熱する。しかしなが
ら、通常の範囲は、約４０°Ｃ乃至約１００°Ｃである。活性化されたフラック
スは、はんだ突起及び回路板における酸化物を除去する。より高温度まで加熱炉
が続行するに伴い（通常、アセンブリを加熱炉のより高温領域に動かすことによ
り）、はんだ突起は、溶融し且つフリップチップとプリント回路板との間に金属
学的継手を形成する。この高温度のときフラックスは不活性状態となる。例えば
、カルボン酸／エポキシフラックス系の場合、この高温度により酸は、エポキシ
と化学的に組み合わされ且つ中立とされて、腐食する傾向が解消される。かかる
フラックスは、「洗浄不要」フラックスと称される。これらフラックスは、通常
、約１９０°Ｃ乃至約２２０°Ｃに加熱されるが、フラックスは、はんだのリフ
ロー温度にてその作用の大部分を果たすため、この温度の下方限界値が好ましい
。フラックスの不活性化工程は、また、フラックスを硬化させ且つプリント回路
板に対し強力な接合部を形成する。典型的なプリント回路板はエポキシにて形成
されているため、かかる接合は、極めて望ましく、これにより、同様のエポキシ
系のフラックスが回路板に接合する機能を向上させる結果が得られる。
【００２２】 フラックス及びアンダーフィルは、本発明の素子内にて別個の層として保持さ
れているため、アンダーフィル層を溶融させることは好ましいが、必須のことで
はない。アンダーフィルは軟化し且つ好ましくは溶融し、回路基板に湿潤化し且
つ接合するようにしなければならない。一般的な共晶はんだの最大のはんだ付け
温度は、約２２０°Ｃ乃至約２２５°Ｃであるため、アンダーフィルは、この温
度に達したときに軟化し且つ／溶融することになる。しかしながら、より高い融
点のアンダーフィルが必要とされる場合、下向きの力を付与するならば、軟化点
にて接合させることができる。突起は、通常、はんだがプリント回路板の上の導
電性パッドを湿潤化し且つ継手を形成するとき、その最初の高さの約１／２に潰
れるから、突起の最初の高さの約１／２のみをアンダーフィルで被覆することが
好ましい。
【００２３】 はんだが溶融した後、アセンブリを冷却させ、これにより、はんだが硬化し且
つフリップチップと回路板との間にて固体の金属学的継手を形成し得るようにす
る。形成されるアセンブリは、アンダーフィル及びフラックス層により熱機械的
応力から保護される。１つの好ましい実施の形態において、フラックスは重合化
の結果として、アンダーフィルの性質を得ることができる。
【００２４】 フラックスは、二酸化ケイ素のような十分に低膨張率のフィラーを添加するこ
とにより、アンダーフィル状の材料に形成することができる。フラックスがはん
だの再フラックス工程中に重合化して熱可塑性状態となることが認識されている
。このことは、はんだのリフロー温度（すなわち、約２００°Ｃ）以上まで加熱
することにより、アンダーフィル及びフラックスを再加工することが可能である
ことを意味する。このことは、また、必要であるならば、極性溶剤により任意の
フラックスの残留物を除去し得ることも意味する。しかしながら、殆どの強固な
はんだ継手は、継手に対し最適な保護性質を提供する働きをするアンダーフィル
組成物中に包み込まれているため、この効果は任意的である。
【００２５】 これと代替的に、リフロー加熱炉に代えて、熱及び圧力を付与する標準的なフ
リップチップ結合器を採用してもよい。この実施の形態において、フラックス及
びアンダーフィルにて被覆されたフリップチップを回路板上の導電性パッドと接
触する位置に配置し、結合器からの熱がフラックスを活性化し、はんだ継手をリ
フローさせることにより継手を形成し、アンダーフィル及びフラックス系を回路
板に対し緊密に接着させる。標準的なフリップチップ結合器を使用することは、
既に取り付けられた部品を保持する回路板にフリップチップを組み付けることを
許容する。また、この方法は、再加工される箇所にてチップを組み立てるために
も使用することができる。
【００２６】 チップ取り付けステップがチップを回路板上に適正に位置決めすることができ
なかった状況のとき、再加工することは望ましい。具体的には、細かいピッチで
高密度の部品を組み立てる結果、整合誤差及び接続不良が生じる可能性がある。
更に、フリップチップのような実装されていない素子を完全に試験することは困
難であるため、チップの不良又は不適切な取り付けの結果として、最後の試験で
チップが最適に作動しないことが判明したならば、そのチップを除去し得ること
が望ましいことになる。熱硬化性のアンダーフィルは、一度び架橋結合したなら
ば、溶融することはできないから、熱硬化性のアンダーフィルはアセンブリを再
加工することを許容しない。
【００２７】 本発明は、アンダーフィルの主要な部品として熱可塑性樹脂を内蔵することに
より、熱硬化性アンダーフィルに関連する問題点を解消する。このように、チッ
プは、はんだの融点（スズ／鉛はんだの場合、約１８３℃）以上でかつアンダー
フィル樹脂の非結合温度以までチップの温度を上昇させることにより、除去する
ことができる。通常、再加工温度は、はんだのリフロー温度以上であるが、回路
基板に依存して、約２２０℃以下でなければならない。平均的な再加工温度は約
２００℃である。局部的な熱を使用するならば、この温度はより高くすることが
できる。例えば、１つの代替的な実施の形態において、結合後、チップを基板か
ら除去するために、チップ結合器を使用してもよい。更に別の実施の形態におい
て、アンダーフィルは、高温度にて非重合状態となるＢステージの熱硬化剤を含
むこともできる。
【００２８】 適当な熱硬化性樹脂は、フェノキシ、アクリル酸、メタアクリル酸、ポリカー
ボネート、ポリアミド、ポリブテン、ポリエステル及び幾つかのポリオレフィン
を含む。アンダーフィルは、溶融させる必要はなく、アンダーフィルを非結合状
態とするためには、アンダーフィルを軟化させさえすればよいことが分かる。熱
可塑性のアンダーフィル材料として使用するのに望ましいポリマーは、アルファ
メタルズからステイステック（Ｓｔａｙｓｔｉｋ）という商標名で入手可能な熱
可塑性ダイ付着接着剤を含む。かかる材料は、高温度にてきれいに非結合状態と
することができる。このため、かかる材料を使用するとき、熱可塑性膜を高温度
にてチップ及び回路の双方から剥ぎ取り、何ら残留物が生じないようにすること
ができる。
【００２９】 これと代替的に、アンダーフィルは、特定の溶剤を付与したときに非結合状態
となることが公知の樹脂にて形成してもよい。かかる樹脂系の１つは、アルファ
メタルズからステイステック３９３という商標名で入手可能な一時的付着の接着
剤である。ステイステックにて形成されたアンダーフィルは、好ましくは、直径
約５乃至約１５μｍの球状の形状をした二酸化ケイ素である、低膨張の無機質フ
ィラーを含むように改質することができる。スズ／鉛はんだ（２２．５ｐｐｍ／
ｄｅｇ、℃）の熱膨張係数に近い望ましい熱膨張係数（ＣＴＥ）を実現するため
には、アンダーフィルは、重量比で約６０乃至７０％の二酸化ケイ素と、約２０
乃至３０％の樹脂とから成る必要がある。ステイステック３９３を使用すること
の１つの有利な点は、溶融しないが、アルコールの存在下にて非結合状態となり
、これにより、全ての残留物を容易に除去することのできる系を提供することで
ある。
【００３０】 上述した型式の樹脂にて形成されたアンダーフィルは、チップ箇所の周りにて
アルコールを追加することにより、アンダーフィルが非結合状態となることを許
容する。しかしながら、これにも拘らず、チップを除去することを許容し得るよ
うに、はんだ継手をはんだのリフロー温度まで加熱することが依然として必要で
ある。
【００３１】 フラックス又はアンダーフィルの何れか一方を突起付きチップに最初に付与す
ることができるが、フラックスは、アンダーフィルを付与する前に付与すること
が好ましい。その理由は、突起とアンダーフィルとの間の境界部の表面エネルギ
性質の結果、アンダーフィルが突起の側部に沿って上昇し、その突起の全体を覆
うからである。この効果は、望ましくなく、それは、はんだ突起とはんだが接触
しようとするパッドとの間に、アンダーフィルが配置され、これにより、アンダ
ーフィルが拘束部分として作用することになるからである。この状況に対処する
ため、フラックスを最初に突起に付与する。１つの好ましい方法において、フラ
ックスペーストのリザーバを使用するディップ−トランスファ方法を使用するこ
とができる。この方法については以下に説明する。
【００３２】 図１には、その表面にはんだ突起１４を有するウェハ１２を備えるフリップチ
ップアッセンブリ１０が図示されている。フラックスは、図２Ａ及び図２Ｂに図
示した装置及び方法により、突起１４上に提供することができる。具体的には、
図２Ａは、フラックス施工装置の平面図であり、図２Ｂは該装置の側面図である
。図２Ａ及び図２Ｂにおいて、フラックス施工装置２０は、スピンドル２４を介
して駆動モータ２６に接続する回転プラテン２２を備えている。プラテンの上方
に所定の距離の空隙を提供し得るように調節することのできるドクタブレード２
８が一側部に取り付けられている。ドクタブレードの上流にてプラテン２２の表
面には、フラックスペースト３０が設けられている。プラテンが回転すると、フ
ラックスペースト３０は、ドクタブレード２８とプラテン面２２との間の空隙内
に付勢され、これにより、ドクタブレードの下流のフラックスプレートが所定の
且つ所望の厚さとなるようにする。１つの実施の形態において、ドクタブレード
２８の下流のフラックスペースト３０の厚さは、ウェハ１２の上方の各突起１４
の高さ以下であることが好ましい。図２Ａ及び図２Ｂにて理解し得るように、フ
ラックスペーストのリザーバ内にウェハを浸漬させる。フラックスペースト３０
の深さははんだ突起１４の高さよりも浅いため、突起の一部のみがフラックスに
て被覆されるようになる。突起の頂部のみが被覆を必要とするから、代替的なフ
ラックスの被覆方法は、スクリーン印刷、ロール被覆及びタンポ印刷を含む。
【００３３】 図３には、図２Ａ及び図２Ｂに図示した方法にてフラックスが設けられた突起
付きウェハが図示されている。具体的には、図３には、はんだ突起１４を有する
ウェハ１２が示してある。各突起上には、突起の一部を覆うフラックス被覆１６
が存在している。各突起１４に一度びフラックス被覆１６が付与されたならば、
フラックスは乾燥により硬化させることができる。上述したように、１つの好ま
しいフラックスは、チップフラックス２０／２０として商業的に入手可能なエポ
キシ／カルボン酸型フラックスの固体形態のものである。このフラックスは、溶
剤中に溶融し且つミネソタ・マイニング及びマニュファクチュリング・カンパニ
ー（Ｍｉｎｎｅｓｏｔａ Ｍｉｎｉｎｇ ａｎｄ Ｍａｎｕｆａｃｔｕｒｉｎｇ
Ｃｏ．，）から以前入手可能なＦＣ４３０又は、ホチェスト−セラニーズ（Ｈ
ｏｃｃｈｓｔ Ｃｅｌａｎｅｓｅ）から入手可能な低表面張力の表面活性剤のよ
うな湿潤剤が付与されて、付着したフラックスに対し小さい表面エネルギを提供
する。
【００３４】 はんだ突起１４にフラックス被覆１６が付与された後、はんだ突起１４の間の
表面の上の空間には液相状態のアンダーフィルが設けられる。この液体アンダー
フィルは、液体を表面に付与する、スピン被覆、スクリーン印刷又は一般的な方
法の任意の方法にて付与される。形成される素子は図４に図示されている。具体
的には、図４には、各々がフラックス被覆１６を有するはんだ突起１４を備える
ウェハ１２が図示されている。アンダーフィル材料１８は、はんだ突起１４の間
の空間内にてウェハ１２上に付着させる。フラックス被覆１６は表面エネルギが
少ないため、アンダーフィル１８はフラックス１６上への被覆とはならない。そ
の理由は、表面の化学作用原理のため、液体（すなわちアンダーフィル１８）の
表面エネルギが固体表面（すなわちフラックス被覆１６）の表面エネルギよりも
低いときにのみ湿潤化が為されることが必要とされるからである。フラックス液
体がフラックス被覆よりも大きい表面エネルギを有するように材料が選択される
ため、後退接触角度に起因して、フラックス被覆１６と、アンダーフィル１８と
、周囲の空気との間の境界部が生ずる。この状態は、図４の領域１５に示してあ
る。アンダーフィル１８が乾燥したフラックス被覆１６を湿潤化させない場合で
さえ、フラックス被覆は、依然、ウェハが付与される回路板上の結合パッドを容
易に湿潤化する。それは、熱を加えたとき、フラックス被覆１６が溶融し且つ表
面エネルギの小さい液体となることに作用によるものである。この場合にも、フ
ラックス液体は、結合パッドよりも表面エネルギが小さいから、フラックス液体
はそのパッドを容易に湿潤化する。更に、所望であるならば、フラックス被覆１
６には、上述したＦＣ４３０又はフルオウェット（Ｆｌｕｏｗｅｔ）のような色
々な湿潤化添加剤を付与することができる。これと代替的に、ユニオン・カーバ
イド（Ｕｎｉｏｎ Ｃａｒｂｉｄｅ）から入手可能なシルウェット（Ｓｉｌｗｅ
ｔ）Ｌ−７７のようなシリコーンを採用してもよい。
【００３５】 図５に図示した１つの代替的な実施の形態において、フラックス被覆１６は、
はんだ突起１４を完全に覆うような仕方にて該はんだ突起１４に付与することが
できる。チップを回路板にはんだ付けする目的にて加熱すると、フラックスは溶
融し且つ結合バッドを容易に湿潤化させる。柔軟となったアンダーフィルは、熱
可塑性材料であるため、フラックスが流れ出るときに突起の周りを流れる。従っ
て、全ての残留フラックスは、接着力を低下させ勝ちな拘束部として作用するこ
とはない。
【００３６】 本発明の別の実施の形態において、はんだ突起を付与する間、アンダーフィル
が、マスクとして機能する。この実施の形態において、任意のはんだ突起を付与
する前に、被覆可能なアンダーフィル材料（通常、溶剤中に溶融したポリマー及
び固体のフィラーの複合体である）をウェハ表面に付与する。付与すべく選択さ
れた材料は、フリップチップとして使用するのに適した性質を有し、又は少なく
とも、リフローはんだ組み立て工程中、かかる性質を発生させ得ることが重要で
ある。好ましい材料は、アルファメタルズ・インコーポレーテッドから商業的に
入手可能なステイステック（登録商標名）のような熱可塑性剤である。次に、こ
の材料は、適当なフィラーにより改質して、アンダーフィルに対し突起により形
成されるはんだ継手の熱膨張係数に近似する熱膨張係数（ＣＴＥ）を提供し得る
ようにする。二酸化ケイ素のような鉱物フィラーが好ましい。形成されるアンダ
ーフィル材料の好ましいＣＴＥは、約２５ｐｐｍ／℃であるが、約４５ｐｐｍ／
℃までの値が可能と考えられる。加工した後でさえ、アンダーフィルのＣＴＥは
、約６０ｐｐｍ／℃以上とすることはできず、それは、この値では、はんだ継手
に有害な熱機械的応力が生じる可能性があるからである。
【００３７】 好ましいフィラー材料は、球状であり、ウェハに付与されるであろうはんだ突
起の高さ以下の直径を有するものである。このため、典型的なフィラーの寸法範
囲は約３μｍ乃至約１５μｍである。容易に入手可能であるため、二酸化ケイ素
が好ましいが、窒化アルミニウム、酸化アルミニウム及び酸化ベリリウムのよう
なその他の非導電性材料も同様に使用可能である。
【００３８】 成分の各々と適合可能な溶剤又は溶剤混合体が選択される。適当な溶剤には、
多くの一般的な酸素付与した窒素含有溶剤及び多くの極性芳香族溶剤が含まれる
。選択された特定の溶剤系は、ウェハがアンダーフィル材料にて一度び被覆され
たならば、乾燥加熱炉の環境内で溶剤を除去することを許容する蒸発点及び沸点
を有するものとする必要がある。適当な溶剤は、アルファメタルズ・インコーポ
レーテッドから入手可能なステイステックペーストである。
【００３９】 使用時、アンダーフィル材料は、バンピングする前に，ウェハの表面すなわち
活性側に直接に付与される。半導体ウェハは、通常、アルミニウムで出来てアク
セス部、すなわち結合パッドを有している。かかるパッドは、通常、バンピング
する前に及びこの場合、アンダーフィル材料を付与する前に、はんだ付け可能と
される。アクセスパッドは、アンダーバンプ金属溶着（ＵＢＭ）としばしば称さ
れるはんだ付け可能な仕上げ部を蒸着させることにより、はんだ付け可能とされ
る。販売業者が提供する第三者によるＵＢＭサービスのような、商業的に利用可
能な幾つかのＵＢＭ法が存在する。ＵＢＭ法において、はんだ付け可能な仕上げ
部は、通常、真空蒸着又は化学的めっき法の何れかを使用して、パッドを横断す
るようにアルミニウムに付与される。
【００４０】 アンダーフィル溶液は、任意の多数の方法を使用してウェハに付与すべく正確
なレオロジーを有するよう調合することができる。例えば、溶液中の溶剤対固体
の比がその溶液の粘度を決定するから、異なる方法を使用して付与することので
きるアンダーフィル溶液を調合することが可能である。アンダーフィル溶液をウ
ェハに付与した後、溶剤は実質的に完全に蒸発するから、形成される固体のアン
ダーフィル層は、最初の粘度及びアンダーフィルの空隙率に関係しない組成を有
することができる。これは、アンダーフィルを付与する間、溶剤が固体を運ぶ担
体としてのみ機能するからである。
【００４１】 １つの方法において、アンダーフィル溶液は、平滑で且つ水平な被覆を提供し
得るように、スピンするウェハに液体が蒸着される、一般的な半導体加工方法で
ある、スピン被覆により付与することができる。ブルックフィールド粘度計の上
でＲＶＴナンバー６スピンドルを使用して、２．５ＲＰＭにて測定した粘度が約
８０乃至８５Ｋｃｐｓのアンダーフィルから良好な結果が得られることが分かっ
た。ウェハに付与した際、ウェハのスピン速度が約１２００ＲＰＭのとき、平滑
な被覆が提供される。
【００４２】 第二の方法は、ステンシル印刷である。この方法は、より少ない溶剤を使用し
て製造されるより粘性な材料を必要とする。チキソトロピック添加剤を使用して
チキソトロピック指数（すなわち、機械的なせん断作用の結果による粘度の変化
）を調節して印刷特性を向上させることもできる。ステンシルの厚さは、ウェハ
に付与される材料の量を決定する。同様に、アンダーフィル溶液中に含まれる溶
剤の量は、乾燥中及び溶剤を排出する間に、アンダーフィル内での厚さの減少程
度を決定する。このように、付与されたアンダーフィルの厚さを正確に制御する
ために、ステンシルの厚さ及びアンダーフィル溶液中の溶剤比率を考慮すること
が必要となる。乾燥したアンダーフィルの厚さは、約２５乃至１２５μｍ範囲で
あることが適しており、また、より後の段階にて製造される突起の高さに依存す
る。アンダーフィル層の厚さは、はんだのリフローステップ中、潰れる突起を形
成することを許容し得るように突起の高さの約５０乃至約８０％となるように選
択することが好ましい。
【００４３】 スピン被覆及びステンシル印刷が好ましいが、アンダーフィルを層に付与する
ため、その他の多数の方法を使用することができることも理解すべきである。こ
れらは、ニードル蒸着、噴霧、スクリーン印刷等を含むが、これらにのみ限定さ
れるものではない。
【００４４】 次に、加熱炉内で加熱し又はウェハを直接加熱することにより、被覆を乾燥さ
せる。溶剤を被覆から追い出すのに役立ち得るように、同時に、強制的な熱風加
熱炉を使用して、ウェハを加熱することが好ましいことが分かっている。頂部及
び底部の加熱を組み合わせることで、アンダーフィル材料の表面が早期に乾燥し
て、膜（すなわち外皮）を形成し、この膜は溶剤の更なる排出に対するバリアと
して作用することになる、「スキニング」として公知の過程による、溶剤をアン
ダーフィル層内に取り込む全ての傾向を解消することができる。乾燥を適正に行
うならば、形成されるアンダーフィル材料は非粘着性で且つ取り扱い易いものと
なる。
【００４５】 これと代替的に、被覆組成物を剥離紙の上に鋳込み、次に、乾燥させて膜にす
ることもできる。この膜は、予成形体と称する適正な形状に切断し、ウェハに付
与する。圧力を加える加熱により、アンダーフィル層はウェハに結合する。
【００４６】 はんだ突起をアンダーフィルで被覆したウェハに付与するため、各相互接続パ
ッドの位置にてアンダーフィル膜に開口部を形成しなければならない。１つの好
ましい実施の形態において、この開口部は、レーザ機械加工技術を使用して形成
される。光融除法により重合系膜に開口部を形成するため、例えば、エキシマレ
ーザを使用することができる。この方法において、紫外光線が長鎖ポリマーを破
壊して、揮発性の小さい副製品にする。パターンマスク又は方向決めしたビーム
の何れかを使用して、パターン形成を行うことができる。また、光回折格子パタ
ーン化法も利用可能である。光融除法は本発明にて特に適しており、それは、こ
の方法は、最小量の加熱にて行われ、ウェハを損傷することがないからである。
この方法のパラメータは、アンダーフィルの下方の金属層が露出されたとき、機
械加工が停止し、これにより、工程自体が制限することを可能にし得るように設
定することができる。しかしながら、多くの金属は、レーザ切断に対する抵抗性
があるから、これは必ずしも必要ではない。紫外線レーザが好ましいが、赤外線
（ＩＲ）レーザのようなその他のレーザを同様に使用することができる。
【００４７】 次に、はんだ突起が付与されるウェハの部分、すなわちウェハの露出したパッ
ド領域のみを露出させるマスクとしてアンダーフィルを使用して適当なはんだ合
金突起をウェハに付与する。マスクを除去することを必要としない任意のバンピ
ング方法を採用することができる。１つの実施の形態において、無電解めっきを
使用することができる。この方法は、通常、マスクを必要としないが、マスクを
使用して、めっきした材料に大きいアスペクト比を提供することができ、また、
はんだ突起の場合、かかる大きいアスペクト比であることが望ましい。亜鉛酸塩
無電解ニッケル法が採用される場合、亜鉛酸処理により、アルミニウムがニッケ
ルによるめっき可能となるため、アンダーバンプ金属溶着（上述）を不要にする
ことができる。
【００４８】 はんだによってのみ形成された突起は、広く利用可能であるはんだペーストに
て開始することにより形成することができる。また、ステンシル印刷、スクリー
ン印刷、ピン転写及びその他の方法を使用して、はんだペーストを付与すること
ができる。ペーストが一度び付与されたならば、そのペーストを溶融させる（す
なわち、リフローさせる）ことにより、突起が形成される。しかしながら、アン
ダーフィルは、軟化し又ははんだのリフロー工程中、過度に加熱されたならば、
液化して粘性状態となるため、この時点にて状態を制御することが必要である。
【００４９】 その他のはんだバンピング法は、金属流体ジェット法、すなわち、ウェハを反
転させ且つそのウェハをはんだ波又は溶融したはんだの基礎の上方を進める方法
を含む。
【００５０】 フラックスは、ダイの表面に不要であるため、フラックスは突き出すはんだ突
起上に蒸着する。はんだ突起は、アンダーフィル材料の表面から上方に突き出す
から、多数の方法を使用することができる。例えば、液体フラックスの薄い層を
平坦なガラス板の上に被覆することができる。次に、ウェハを配置し、突起を下
にしてフラックスの薄い膜の上に配置し、次に、引き出す。フラックスの薄い被
覆が突起上に残り、このフラックスの薄い被覆はその後に、乾燥させることがで
きる。ローラ被覆、スクリーン印刷及びタンプ印刷のようなその他の方法も同様
に使用することもできる。
【００５１】 この段階にて、ウェハは、個々のフリップチップを製造し得るようにダイス切
りするすなわち、個別のもにする用意が整う。ウェハをダイス切りするため、当
該技術分野で公知の多岐に亙る方法をこの目的のために採用することもできる。
本発明のウェハの唯一の必要条件は、その方法が、ウェハ／チップ表面に付与さ
れたアンダーフィル材料を妨害しないことである。
【００５２】 一度びダイス切りされたならば、個々のフリップチップを回路板等に結合する
ことができる。フリップチップを配置し且つ基板の結合パッドに対して整合させ
る。本明細書にて使用するように、「基板」という語は、回路板、チップキャリ
ア、別の半導体素子又は金属リードフレームを意味することを目的としている。
フラックスは、基板のパッドにおける過剰な酸化を補償するといった特殊な理由
のため又はフリップチップを組み立て中に所定の位置に保持する必要性のために
追加することもできるが、フラックスを追加することは必ずしも必要ではない。
【００５３】 次に、位置決めしたチップは、組立体のために一般に使用されるはんだのリフ
ローラインを通って進む。加熱プロファイルを許容する個々の熱制御装置を備え
る多数領域の加熱炉であることが好ましい。フラックスは、約８０℃乃至約１４
０℃の範囲の温度にて溶融する。この融点は、適当な融点を有するエポキシ樹脂
を備えるフラックスを選択することにより決定される。フラックスの組成につい
ては、以下により詳細に説明する。より高温度にて、アンダーフィルは軟化し、
また、選択される樹脂に依存して溶融する可能性もある。フラックスと同様に、
アンダーフィルの組成については、以下により詳細に説明する。はんだ突起は、
最終的に溶融し且つ基板に対する金属学的継手を形成する。
【００５４】 これと代替的に、リフロー加熱炉に代えて、熱及び圧力を付与することのでき
る標準的なフリップチップ結合器を採用することもできる。この実施の形態にお
いて、フラックス及びアンダーフィルにて被覆されたフリップチップを回路板上
の導電性パッドと接触するように配置し、結合器のヘッドからの熱がフラックス
を活性化し、はんだ突起をリフローさせることにより、継手を形成し、アンダー
フィル及びフラックス系が回路板に緊密に結合するようにする。標準的なフリッ
プチップ結合器を使用することは、既に取り付けられた部品を保持する回路板に
対しフリップチップを組み立てることを可能にする。また、再加工された箇所に
てチップを組み立てるためにこの方法を使用することもできる。
【００５５】 本発明は、フラックスははんだ突起の領域にてのみ必要とされ、これらの接続
要素の間の空間内では不要とされることを認識する。このため、本発明は、はん
だ突起の間の領域内でフラックスアンダーフィルから分離する。更に、フラック
ス及びアンダーフィルを別個の物として維持することにより、各個々の部品に合
うようにされた添加剤を加えて、フラックス及びアンダーフィルの双方に所望の
性質を持たせることができる。例えば、アンダーフィルは、高温度にて非結合状
態となる熱可塑性材とすることができ、又はフラックス層は、非結合状態にする
ことのできる設計としてもよい。１つの代替例として、フラックスは、フラック
スとしてのその役割が完了した後に、強固に結合したポリマーに変換することが
でき、また、アンダーフィルは非結合状態となる性質を備えることができる。従
って、フラックス及びアンダーフィルが別個の物として維持される系は極めて多
機能的である。
【００５６】 本発明は、添付図面を参照することにより更に理解することができる。図６に
概略図的に図示するように、半導体素子１１０は、その１つの表面に付与された
アンダーフィル材料１１４を有する半導体ウェハ１１２の一部を備えている。ウ
ェハ１１２は、複数の接続パッド１１５を更に備えており、該複数の接続パッド
は、最終的に、はんだ突起と接触し、その突起とその下方のウェハ回路とを電気
的に接続する。アンダーフィル材料は、はんだ突起が形成される表面に付与され
ている。
【００５７】 図７において、アンダーフィル材料１１４は、その深さに亙って複数の孔１１
６を形成し得るように加工されている。孔１１６は、ウェハ１１２の上で接続パ
ッド１１５に正確に位置決めされている。このため、はんだ材料が孔を充填する
と、はんだ材料はウェハの表面における接続パッド１１５に接触する。アンダー
フィル材料１１４に孔１１６を形成することにより、はんだ突起を付与すべくア
ンダーフィル材料１１４がマスクに形成される。従って、アンダーフィル材料が
マスキングの役目及びアンダーフィリングの役目を果たすから、はんだ突起を位
置決めするための別個のマスクは不要となる。
【００５８】 図８において、はんだ突起が素子１１０に付与されている。特に、アンダーフ
ィル材料１１４の孔１１６の各々は、はんだ突起１１８により充填されている。
突起１１８は、接続パッド１１５を通じてウェハ１１２と電気的に接触し且つ同
様に、アンダーフィル材料１１４の上方を僅かな距離だけ伸びている。
【００５９】 図９には、フラックス材料１２０を付与した後の装置１１０が図示されている
。この図にて理解し得るように、フラックス２０は、装置１１０の露出した突起
表面の全体を覆っている。１つの代替的な実施の形態が図１０に図示されている
。この図面において、フラックス１２０´は、素子１１０の突起表面の全体を覆
わず、アンダーフィル材料１１４の上方に伸びる突起１１８の部分のみを覆う。
従って、フラックス１２０´は、素子１１０に露出した突起面の全体に亙ってで
なく、該フラックスが必要とされる正確な領域においてのみ存在することになる
。
【００６０】 以下の実験例は、本発明を更に説明するのに役立つであろう。実験例 実験例１：フラックス フラックスサンプル１ 次のものを高速度分散ミキサーにて混合することにより、フラックスを作成し
た。
【００６１】 ダウからの重量比５０％のＰＭＡ溶剤（１−メタオキシ−２−プロピルアセテ
ート） シェルからの重量比４５％のＥＰＯＮ１００１Ｆ（ビスフェノールＡエポキシ
） ロンザの重量比３％の無水コハク酸 レオックスからの重量比２％のチキソトルＳＴ（濃縮剤） フラックスサンプル２ アンダーフィルがフラックス被覆突起の上方にて湿潤化する傾向を減少させる
ため、上記と同一であるが、重量比で０．１乃至０．５％の湿潤化剤（ＦＣ４３
０又はフローウェットＯＴＮ）の混合体を添加した。
【００６２】 フラックスサンプル３ ダウからの重量比４５グラムのＰＭＡ溶剤（１−メタオキシ−２−プロピル
アセテート） シェルからの重量比４８グラムのＥＰＯＮ１００１Ｆ（ビスフェノールＡエポ
キシ） アルドリッチケミカルの重量比５グラムのアジピン酸 レオックスからの重量比２グラムのチキソトルＳＴ（濃縮剤） 形成されるフラックスの粘度は約７５０ｋｃｐｓであった。粘度は、チキソト
ロピック剤の量を変化させることにより、容易に調節することができる。本発明
の適用時に使用すべきフラックスの有用な範囲は、約２５０ｋｃｐｓ乃至約１，
０００ｋｃｐｓである。
【００６３】 各場合、フラックスの厚さが０．０５０８ｍｍ（２ミル）乃至０．０７６２ｍ
ｍ（３ミル）となるように、フラックスをガラス板に被覆することにより、フラ
ックスを突起に付与した。フリップチップは、フラックス中に浸漬させ且つフラ
ックスが突起に付着する状態にて除去した。フラックスは、チップを約５分間、
約１５０℃にて加熱炉内で真っ直ぐに配置することにより乾燥させた。この方法
は、また、ウェハにても機能すると考えられる。
【００６４】 フラックス／アンダーフィルサンプル４ ステイテック３８３ペースト（フィラーなし）を注射器にてチップの突起側に
分配し且つ約３０分間、約７０℃にて真空加熱炉内で乾燥する前に、流れ出るよ
うにした。乾燥した膜の厚さは、突起の高さ以下であるようにした。表面張力の
小さい湿潤化剤を保持するフラックス被覆突起は、突起の頂部に残るアンダーフ
ィルが殆ど又は全く存在しない状態のとき最良の結果が得られた。アンダーフィ
ルが突起の頂部にある場合でもはんだ付けは可能であるが、フラックスのみが突
起の上面を被覆するときに最良の結果が得られる。
【００６５】 試験セット１ フラックスの優れた作用を確認する目的のための第一の試験セットにて、上述し
た３つのフラックスでのみ被覆され、アンダーフィルが存在しないフリップチッ
プを使用した。フラックスで被覆したチップの各々は、前浄洗浄されず、従って
汚れた外観の直径２５．４ｍｍ（１インチ）の銅ディスクに突起が下向きの状態
にて、配置した。サンプルを３分間、約２１０℃の高温のプレートに乗せた。フ
ラックス及びはんだ突起は、溶融して、チップが銅に付着するようにした。この
銅は、フラックスが接触する領域にて光沢を生じた。
【００６６】 サンプルは、また、最高温度が約２２０℃のエレクトロバート・アトムズ（Ｅ
ｌｅｃｔｒｏｖｅｒｔ Ａｔｍｏｓ）２０００対流型加熱炉にも通した。チップ
は、加熱炉から除去したとき、銅ではんだ付けされていることが分かった。
【００６７】 試験２ フラックス及びアンダーフィルの双方にて被覆されたフリップチップは、約２
１６℃の最高温度のエレクトロバート加熱炉に通した。銅の境界部とアンダーフ
ィルとに形成されたはんだ継手もまた接続した。
【００６８】 実験例２ 熱可塑性の再加工可能なアンダーフィル被覆部分 １００ｇのステイステック９０８（固体量２０％のフェノキシ溶液）を２分間
、高せん弾力型ミキサー（２５００ｒｐｍにて作動する、コーウェルズ（Ｃｏｗ
ｅｌｓ）の溶解装置）を使用して、３０ｇの二酸化ケイ素フィラー（日本、東京
の電化（Ｄｅｎｋａ Ｌｔｄ．）からのＦＢ−３５）と混合させた。この溶液を
被覆溶液として使用する前に取り込まれた気泡を消散させることができた。
【００６９】 形成される材料をウェハ被覆マシーン（ＳＣＳ コーター（Ｃｏａｔｅｒ）Ｐ
６２０４−Ａ）に取り付けた突起無しのウェハにスピン被覆した。次に、２０分
間、５０℃、３０分間、８０℃、３０分間、１１０℃のプロファイルを使用して
この被覆を乾燥させた。形成される充填状態は平滑で且つ乾燥していることが分
かった。
【００７０】 その後、レーザ機械加工方法を使用して、乾燥膜層に開口部を形成した。次に
、その開口部に共晶はんだ突起を形成した。このことは、ステンシル印刷方法を
使用して、はんだペーストをウェハ上のパッド領域に付与することにより行い、
次に、はんだをリフローさせ、突起を形成することにより行なった。次に、フラ
ックスを突起に付与した。
【００７１】 実験例３；フラックス／アンダーフィルの作成 重量比で４０％のビスフェノールＡエポキシ樹脂（シェルのイーポン（Ｓｈｅ
ｌｌ、Ｅｐｏｎ）１００７Ｆ）及び重量比で４５％のジプロピレン・グリコール
・メチル・エーテル・アセテートを共に、重量比で５％の水素添加したヒマシ油
と混合させた。この混合体を２５℃まで冷却させた。冷却ステップの後、重量比
で１０％のアジピン酸を高速度ミキサーを使用して混合体中に分散させた。
【００７２】 形成されるフラックスは、はんだ突起、及びアンダーフィルを含むウェハの露
出した突起の全面を被覆するのに使用可能である。これと代替的に、フラックス
を突起にのみ付与してもよい。一度び付与されたならば、フラックスは、３０分
間、約６０℃にてそのフラックスを乾燥することにより固体に変換される。均等例 本発明の特定の実施の形態に関する上記の詳細な説明から、突起付与工程用の
マスクとしても機能するアンダーフィルを有する独創的なフリップチップについ
て説明したことが明らかであろう。特定の実施の形態を本明細書にて詳細に開示
したが、これは単に説明の目的にのみ、一例として記載したものであり、特許請
求の範囲に関して限定することを意図するものではない。特に、特許請求の範囲
により規定された本発明の精神及び範囲から逸脱せずに、本発明に対し色々な置
換、変更及び改変を具体化することは当該発明者が意図するところである。
【図面の簡単な説明】
【図１】 はんだ突起を有するウェハの概略図である。
【図２】 ２Ａは、はんだ突起上にフラックス被覆を提供する装置の概略図である。 ２Ｂは、図２Ａの装置の別の概略図である。
【図３】 はんだ突起を有し、該突起の各々がフラックス被覆を有するフリップチップの
概略図である。
【図４】 はんだ突起の間に付与されたアンダーフィル材料を有する図３の素子の概略図
である。
【図５】 フラックス被覆が各はんだ突起の全体を取り巻く、図４の１つの代替的な実施
の形態の概略図である。
【図６】 ウェハがはんだ突起を付与する前に、その上に形成されたアンダーフィル材料
を有する、本発明の１つの実施の形態の概略図である。
【図７】 アンダーフィル材料が孔を形成するように処理され、該孔が、はんだ突起を付
与する間、アンダーフィルがマスクとして機能するのを許容する、図６の素子の
概略図である。
【図８】 はんだ突起を付与した後の図７の素子の概略図である。
【図９】 はんだ突起上にフラックス層を付与する状態を示す、図８の素子の概略図であ
る。
【図１０】 はんだ突起上にのみフラックスを付与する状態を示す、図９の１つの代替的な
実施の形態の概略図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ Ｆターム(参考） 5F044 KK02 KK19 LL01 QQ04 RR19 5F061 AA01 BA04 CA10 CA12 CB12

Claims (37)

    【特許請求の範囲】
  1. 【請求項１】 集積回路アセンブリにおいて、 ａ）その表面上に複数のはんだ付け可能な接点箇所を有する基板と、 ｂ）はんだ付け可能な接点箇所の各々が該箇所と関係した１つのはんだ突起を
    有し、該はんだ突起がはんだ付け可能な接点箇所に添着されるように、基板上に
    配置された複数のはんだ突起と、 ｃ）はんだ突起の各々の少なくとも一部分を覆うフラックス材料と、 ｄ）基板の表面に付与されたアンダーフィル材料であって、はんだ突起の各々
    の間に画定された空間を占め、少なくとも各はんだ突起のフラックス覆い部分が
    貫通して伸びるような深さであるアンダーフィル材料とを備える、集積回路アセ
    ンブリ。
  2. 【請求項２】 請求項１の集積回路アセンブリにおいて、基板が半導体ウェ
    ハを備える、集積回路アセンブリ。
  3. 【請求項３】 請求項２の集積回路アセンブリにおいて、基板が半導体チッ
    プを備える、集積回路アセンブリ。
  4. 【請求項４】 請求項３の集積回路アセンブリにおいて、基板がフリップチ
    ップを備える、集積回路アセンブリ。
  5. 【請求項５】 請求項１の集積回路アセンブリにおいて、フラックスが各は
    んだ突起の実質的に全てを覆う、集積回路アセンブリ。
  6. 【請求項６】 請求項１の集積回路アセンブリにおいて、フラックスが、エ
    ポキシ樹脂と、カルボキシル酸、無水物及びその組合わせ体から成る群から選択
    された材料とを備える、集積回路アセンブリ。
  7. 【請求項７】 請求項１の集積回路アセンブリにおいて、アンダーフィル材
    料が再加工可能である、集積回路アセンブリ。
  8. 【請求項８】 請求項７の集積回路アセンブリにおいて、アンダーフィル材
    料が熱可塑性材料から成る、集積回路アセンブリ。
  9. 【請求項９】 請求項８の集積回路アセンブリにおいて、熱可塑性材料が、
    フェノキシ樹脂、アクリル樹脂、メタアクリル樹脂、ポリカーボネート樹脂、ポ
    リアミド樹脂、ポリブテン樹脂、ポリエステル樹脂、ポリオレフィン樹脂及びそ
    の混合体から成る群から選択される、集積回路アセンブリ。
  10. 【請求項１０】 集積回路アセンブリを製造する方法において、 ａ）その表面上に複数のはんだ付け可能な接点箇所を有する基板を提供するこ
    とと、 ｂ）はんだ付け可能な接点箇所の各々が該箇所と関係した１つのはんだ突起を
    有し、該はんだ突起がはんだ付け可能な接点箇所に添着されるように、基板上に
    複数のはんだ突起を配置することと、 ｃ）はんだ突起の各々をその関係した接点箇所に添着することと、 ｄ）各はんだ突起の少なくとも一部にフラックスが設けられるような仕方にて
    フラックス材料をはんだ突起に付与することと、 ｅ）基板の表面に付与されたアンダーフィル材料であって、はんだ突起の各々
    の間に画定された空間を占め、少なくとも各はんだ突起のフラックスで覆われた
    部分が貫通して伸びるような深さであるような仕方にてアンダーフィル材料を基
    板の表面に付与することとを備える、集積回路アセンブリを製造する方法。
  11. 【請求項１１】 請求項１０の集積回路アセンブリを製造する方法において
    、基板が半導体ウェハを備える、方法。
  12. 【請求項１２】 請求項１１の集積回路アセンブリを製造する方法において
    、基板が半導体チップを備える、方法。
  13. 【請求項１３】 請求項１２の集積回路アセンブリを製造する方法において
    、基板がフリップチップを備える、方法。
  14. 【請求項１４】 請求項１０の集積回路アセンブリを製造する方法において
    、フラックスが、各はんだ突起の実質的に全てを覆う、方法。
  15. 【請求項１５】 請求項１０の集積回路アセンブリを製造する方法において
    、フラックスが、エポキシ樹脂と、カルボキシル酸、無水物及びその組合わせ体
    から成る群から選択された材料とから成る、方法。
  16. 【請求項１６】 請求項１０の集積回路アセンブリを製造する方法において
    、アンダーフィル材料が再加工可能である、方法。
  17. 【請求項１７】 請求項１０の集積回路アセンブリを製造する方法において
    、アンダーフィル材料が熱可塑性材料から成る、方法。
  18. 【請求項１８】 請求項１０の集積回路アセンブリを製造する方法において
    、熱可塑性材料が、フェノキシ樹脂、アクリル樹脂、メタアクリル樹脂、ポリカ
    ーボネート樹脂、ポリアミド樹脂、ポリブテン樹脂、ポリエステル樹脂、ポリオ
    レフィン樹脂及びその混合体から成る群から選択される、方法。
  19. 【請求項１９】 フリップチップを回路板に添着する方法において、 ａ）その表面上に複数のはんだ付け可能な接点箇所を有するプリント回路板を
    提供するステップと、 ｂ）その表面上に複数のはんだ付け可能な接点箇所を有する集積回路チップで
    あって、集積回路チップ上のはんだ付け可能な接点箇所の各々が、プリント回路
    板の表面上に対応するはんだ付け可能な接点箇所を有する集積回路チップを提供
    するステップとを備え、該集積回路チップが、 ｉ）集積回路チップの表面上に配置されたはんだ付け可能な接点箇所の各々
    が該接点箇所と関係した１つのはんだ突起を有するように集積回路チップ上に配
    置された複数のはんだ突起であって、はんだ付け可能な接点箇所に添着された、
    はんだ突起と、 ｉｉ）各はんだ突起の少なくとも一部を覆うフラックス材料と、 ｉｉｉ）基板の表面に付与されたアンダーフィル材料であって、はんだ突起
    の各々の間に確定された空間を占め且つはんだ突起の各々の少なくともフラック
    ス覆い部分が貫通して伸長するような長さであるアンダーフィル材料とを備える
    ことを更に特徴とし、 ｃ）はんだ突起の各々がプリント回路板上のはんだ付け可能な接点箇所に接触
    するように集積回路チップをプリント回路板に対して位置決めするステップと、 ｄ）はんだ及びアンダーフィル材料を溶融させるのに十分に高い温度まで集積
    回路チップを加熱するステップと、 ｅ）はんだ及びアンダーフィル材料が凝固するのを許容するステップとを備え
    る、方法。
  20. 【請求項２０】 集積回路アセンブリにおいて、 ａ）その表面上に複数のはんだ付け可能な接点箇所を有する基板と、 ｂ）はんだ付け可能な接点箇所の各々が該箇所に関係した１つのはんだ突起を
    有し、該はんだ突起がはんだ付け可能な接点箇所に添着されるように基板上に配
    置された複数のはんだ突起と、 ｃ）基板の表面に付与されたアンダーフィル材料であって、はんだ突起の各々
    の間に画定された空間を占め、少なくとも各はんだ突起のフラックス覆い部分が
    貫通して伸びるような深さであるアンダーフィル材料とを備える、集積回路アセ
    ンブリ。
  21. 【請求項２１】 集積回路アセンブリにおいて、 ａ）その表面上に少なくとも１つのはんだ付け可能な接点箇所を有する基板と
    、 ｂ）基板の表面に付与されたアンダーフィル材料であって、はんだ付け可能な
    接点箇所を有する基板の表面の実質的に全体を覆うアンダーフィル材料とを備え
    る、集積回路アセンブリ。
  22. 【請求項２２】 集積回路アセンブリにおいて、 ａ）その表面上に少なくとも１つのはんだ付け可能な接点箇所を有する基板と
    、 ｂ）アンダーフィル材料であって、はんだ付け可能な接点箇所自体を除いて、
    はんだ付け可能な接点箇所を有する基板の表面の実質的に全体を覆い、これによ
    り、アンダーフィルが基板の表面上のはんだ付け可能な接点箇所のみを実質的に
    露出させるマスクとして機能することを許容するアンダーフィル材料とを備える
    、集積回路アセンブリ。
  23. 【請求項２３】 集積回路アセンブリを製造する方法において、 ａ）その表面上に複数のはんだ付け可能な接点箇所を有する基板を提供するこ
    とと、 ｂ）基板の表面及びはんだ付け可能な接点箇所の実質的に全体を覆うような仕
    方にてアンダーフィル材料を基板上に付与するステップと、 ｃ）少なくとも１つの孔を形成し、該少なくとも１つの孔がアンダーフィル材
    料を実質的に貫通して伸び且つはんだ付け可能な接点箇所のみを露出されるよう
    に配置されるようアンダーフィル材料を処理するステップと、 ｄ）突起がアンダーフィルの各孔を占め、その露出したはんだ付け可能な接点
    箇所に接触し且つアンダーフィル材料の上方を伸びるような仕方にて少なくとも
    １つのはんだ突起をアセンブリに付与するステップと、 ｅ）はんだ突起の少なくとも露出した部分を覆うフラックスを表面に付与する
    ステップとを備える、方法。
  24. 【請求項２４】 請求項２３の方法において、基板が半導体ウェハを備える
    、方法。
  25. 【請求項２５】 請求項２４の方法において、基板が半導体チップを備える
    、方法。
  26. 【請求項２６】 請求項２５の方法において、基板がフリップチップを備え
    る、方法。
  27. 【請求項２７】 請求項２３の方法において、フラックスが、はんだ突起が
    露出された表面の実質的に全体を覆う、方法。
  28. 【請求項２８】 請求項２３の方法において、フラックスが、エポキシ樹脂
    と、カルボキシル酸、無水物及びその組合わせ体から成る群から選択された材料
    とから成る、方法。
  29. 【請求項２９】 請求項２３の方法において、アンダーフィル材料が再加工
    可能である、方法。
  30. 【請求項３０】 請求項２９の方法において、アンダーフィル材料が熱可塑
    性材料から成る、方法。
  31. 【請求項３１】 請求項３０の方法において、熱可塑性材料が、フェノキシ
    樹脂、アクリル樹脂、メタアクリル樹脂、ポリカーボネート樹脂、ポリアミド樹
    脂、ポリブテン樹脂、ポリエステル樹脂、ポリオレフィン樹脂及びその混合体か
    ら成る群から選択される、方法。
  32. 【請求項３２】 請求項２３の方法において、孔が光融除法を使用して形成
    される、方法。
  33. 【請求項３３】 請求項３２の方法において、孔がレーザを使用して形成さ
    れる、方法。
  34. 【請求項３４】 請求項３３の方法において、レーザが、エキシマレーザ、
    紫外線レーザ及び赤外線レーザから成る群から選択される、方法。
  35. 【請求項３５】 請求項３３の方法において、孔が方向決めしたレーザビー
    ムを使用して形成される、方法。
  36. 【請求項３６】 請求項３３の方法において、孔がパターンマスクを使用し
    て形成される、方法。
  37. 【請求項３７】 集積回路チップを基板に添着する方法において、 ａ）その表面上に複数のはんだ付け可能な接点箇所を有する基板を提供するス
    テップと、 ｂ）その表面上に複数のはんだ付け可能な接点箇所を有する集積回路チップで
    あって、集積回路チップ上のはんだ付け可能な接点箇所の各々が、プリント回路
    板の表面上に対応するはんだ付け可能な接点箇所を有する集積回路チップを提供
    するステップとを備え、集積回路が、 ｉ）その表面上に複数のはんだ付け可能な接点箇所を有する半導体ウェハを
    提供するステップと、 ｉｉ）ウェハの表面及びはんだ付け可能な接点箇所の実質的に全体を覆うよ
    うな仕方にてアンダーフィル材料をウェハ表面に付与するステップと、 ｉｉｉ）少なくとも１つの孔を形成し、該少なくとも１つの孔がアンダーフ
    ィル材料を実質的に貫通して伸び且つはんだ付け可能な接点箇所のみを露出され
    るように配置されるようアンダーフィル材料を処理するステップと、 ｉｖ）突起がアンダーフィルの各孔を占め、その露出したはんだ付け可能な
    接点箇所に接触し且つアンダーフィル材料の上方を伸びるような仕方にて少なく
    とも１つのはんだ突起をアセンブリに付与するステップと、 ｖ）はんだ突起の少なくとも露出した部分を覆うフラックスを表面に付与す
    るステップと、 ｖｉ）ウェハを少なくとも１つの集積回路チップに分解するステップとを含
    む方法により製造されることを特徴とし、 ｃ）はんだ突起の各々がプリント回路板上のはんだ付け可能な接点箇所に接触
    するように集積回路チップをプリント回路板に対して位置決めするステップと、 ｄ）はんだ及びアンダーフィル材料に溶融させるのに十分に高い温度まで集積
    回路チップを加熱するステップと、 ｅ）はんだ及びアンダーフィル材料が凝固するのを許容するステップとを備え
    る、方法。
JP2000546391A 1998-04-27 1999-04-21 一体化したフラックス、マスク及びアンダーフィルを備えるフリップフロップ Withdrawn JP2002513208A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US09/067,381 1998-04-27
US09/067,381 US6265776B1 (en) 1998-04-27 1998-04-27 Flip chip with integrated flux and underfill
US09/266,166 US6228678B1 (en) 1998-04-27 1999-03-10 Flip chip with integrated mask and underfill
US09/266,166 1999-03-10
PCT/US1999/008812 WO1999056312A1 (en) 1998-04-27 1999-04-21 Flip chip with integrated flux, mask and underfill

Publications (1)

Publication Number Publication Date
JP2002513208A true JP2002513208A (ja) 2002-05-08

Family

ID=22075633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000546391A Withdrawn JP2002513208A (ja) 1998-04-27 1999-04-21 一体化したフラックス、マスク及びアンダーフィルを備えるフリップフロップ

Country Status (4)

Country Link
US (3) US6265776B1 (ja)
EP (1) EP1076913A1 (ja)
JP (1) JP2002513208A (ja)
WO (1) WO1999056312A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
WO2005119776A1 (ja) * 2004-06-04 2005-12-15 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置及びその製造方法
JP2010534139A (ja) * 2007-07-23 2010-11-04 ヘンケル リミテッド ハンダ用フラックス
US7906363B2 (en) 2004-08-20 2011-03-15 Zycube Co., Ltd. Method of fabricating semiconductor device having three-dimensional stacked structure
KR20110097885A (ko) * 2008-11-25 2011-08-31 로오드 코포레이션 광경화성 재료를 이용한 다이 표면의 보호방법
JP2012238704A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、接着剤層付き半導体ウェハの製造方法、半導体素子付き半導体ウェハの製造方法、及び半導体ウェハ積層体の製造方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335571B1 (en) 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP2001510944A (ja) 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US6323062B1 (en) * 1998-04-27 2001-11-27 Alpha Metals, Inc. Wafer coating method for flip chips
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6228681B1 (en) * 1999-03-10 2001-05-08 Fry's Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
US6380060B1 (en) * 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US7547579B1 (en) * 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
JP4120133B2 (ja) 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
US6291264B1 (en) * 2000-07-31 2001-09-18 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
DE10046296C2 (de) * 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
US6333253B1 (en) * 2000-08-24 2001-12-25 Advanced Micro Devices, Inc. Pattern-block flux deposition
US6578755B1 (en) * 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
CN1276490C (zh) * 2000-11-14 2006-09-20 亨凯尔公司 硅晶片应用的助焊和填缝材料,和用其制造的层状电子组件
US6735346B2 (en) * 2000-12-11 2004-05-11 Essex Corporation HD fourier transforms for irregularly sampled data
US6660560B2 (en) * 2001-09-10 2003-12-09 Delphi Technologies, Inc. No-flow underfill material and underfill method for flip chip devices
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US6677179B2 (en) 2001-11-16 2004-01-13 Indium Corporation Of America Method of applying no-flow underfill
US6815831B2 (en) * 2001-12-12 2004-11-09 Intel Corporation Flip-chip device with multi-layered underfill having graded coefficient of thermal expansion
US6833629B2 (en) 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US6727594B2 (en) * 2002-01-02 2004-04-27 Intel Corporation Polybenzoxazine based wafer-level underfill material
US20060194064A1 (en) * 2002-03-01 2006-08-31 Xiao Allison Y Underfill encapsulant for wafer packaging and method for its application
US7037399B2 (en) * 2002-03-01 2006-05-02 National Starch And Chemical Investment Holding Corporation Underfill encapsulant for wafer packaging and method for its application
US20030170450A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6888257B2 (en) 2002-06-28 2005-05-03 Lord Corporation Interface adhesive
US6998334B2 (en) * 2002-07-08 2006-02-14 Micron Technology, Inc. Semiconductor devices with permanent polymer stencil and method for manufacturing the same
US7250330B2 (en) * 2002-10-29 2007-07-31 International Business Machines Corporation Method of making an electronic package
US6796482B2 (en) * 2002-10-31 2004-09-28 Freescale Semiconductor, Inc. Phase separated system for fluxing
US6882058B2 (en) * 2002-11-05 2005-04-19 Henkel Corporation Organic acid containing compositions and methods for use thereof
TW578281B (en) * 2002-12-25 2004-03-01 Advanced Semiconductor Eng Bumping process
US20040163717A1 (en) * 2003-02-21 2004-08-26 Cookson Electronics, Inc. MEMS device assembly
US6821878B2 (en) 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US6774497B1 (en) * 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
US7129590B2 (en) * 2003-05-14 2006-10-31 Intel Corporation Stencil and method for depositing material onto a substrate
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US7166491B2 (en) * 2003-06-11 2007-01-23 Fry's Metals, Inc. Thermoplastic fluxing underfill composition and method
US7081372B2 (en) * 2003-07-09 2006-07-25 Chartered Semiconductor Manufacturing Ltd. Aluminum cap with electroless nickel/immersion gold
US20050012212A1 (en) * 2003-07-17 2005-01-20 Cookson Electronics, Inc. Reconnectable chip interface and chip package
US7112524B2 (en) * 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
US7247683B2 (en) * 2004-08-05 2007-07-24 Fry's Metals, Inc. Low voiding no flow fluxing underfill for electronic devices
JP2006128567A (ja) * 2004-11-01 2006-05-18 Three M Innovative Properties Co 半導体パッケージのプリント配線板への接続方法
US20060220195A1 (en) * 2005-03-31 2006-10-05 Intel Corporation Structure and method to control underfill
US20090301760A1 (en) * 2005-06-16 2009-12-10 Masato Shimamura Method of Soldering a Module Board
KR20070062927A (ko) * 2005-12-13 2007-06-18 신에쓰 가가꾸 고교 가부시끼가이샤 플립칩형 반도체 장치의 조립 방법 및 이 방법을 이용하여제조된 반도체 장치
CN101490830B (zh) * 2006-07-10 2012-07-04 Nxp股份有限公司 发射机应答器以及制造发射机应答器的方法
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
US8618676B2 (en) * 2008-10-30 2013-12-31 Stmicroelectronics (Malta) Ltd. Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
US8574960B2 (en) 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
KR101097868B1 (ko) * 2010-02-18 2011-12-23 주식회사 하이닉스반도체 반도체 패키지의 제조방법
JP2012049175A (ja) * 2010-08-24 2012-03-08 Toshiba Corp 半導体装置の製造方法
CN102448251B (zh) * 2011-09-29 2014-04-02 秦会斌 一种多层单面铝基线路板及其制造方法
US8780600B2 (en) * 2011-12-07 2014-07-15 Apple Inc. Systems and methods for stacked semiconductor memory devices
US20140318831A1 (en) * 2011-12-12 2014-10-30 Mitsubishi Materials Corporation Power module substrate, power module substrate with heat sink, power module, paste for forming flux component intrusion-preventing layer and method for bonding bonded body
US9123700B2 (en) 2012-01-06 2015-09-01 Micron Technology, Inc. Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US8847412B2 (en) * 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
US9093446B2 (en) 2013-01-21 2015-07-28 International Business Machines Corporation Chip stack with electrically insulating walls
US8877558B2 (en) 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
US9748157B1 (en) * 2013-05-29 2017-08-29 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with joint assembly and method of manufacture thereof
US9293438B2 (en) 2013-07-03 2016-03-22 Harris Corporation Method for making electronic device with cover layer with openings and related devices
US9786517B2 (en) * 2013-09-09 2017-10-10 Intel Corporation Ablation method and recipe for wafer level underfill material patterning and removal
US9184143B2 (en) 2013-12-05 2015-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with bump adjustment and manufacturing method thereof
KR20180014903A (ko) 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
US9923046B1 (en) * 2016-09-21 2018-03-20 Globalfoundries Inc. Semiconductor device resistor structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234447A (ja) * 1989-03-07 1990-09-17 Nec Corp 半導体集積回路素子の接続方法
JPH0312942A (ja) 1989-06-12 1991-01-21 Sharp Corp 半導体装置の封止方法および半導体チップ
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
US5925930A (en) * 1996-05-21 1999-07-20 Micron Technology, Inc. IC contacts with palladium layer and flexible conductive epoxy bumps
KR19990063586A (ko) 1996-07-12 1999-07-26 아끼구사 나오유끼 반도체 장치의 제조 방법 및 반도체 장치 제조용 금형 및 반도체 장치 및 그 실장방법
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP2001510944A (ja) 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
WO1999035187A1 (en) * 1998-01-07 1999-07-15 Georgia Tech Research Corporation Reworkable epoxy underfill encapsulants
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005538572A (ja) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド ウエハ被覆およびダイ分離するための切断方法
WO2005119776A1 (ja) * 2004-06-04 2005-12-15 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置及びその製造方法
JPWO2005119776A1 (ja) * 2004-06-04 2008-04-03 株式会社ザイキューブ 三次元積層構造を持つ半導体装置及びその製造方法
US7906363B2 (en) 2004-08-20 2011-03-15 Zycube Co., Ltd. Method of fabricating semiconductor device having three-dimensional stacked structure
JP2010534139A (ja) * 2007-07-23 2010-11-04 ヘンケル リミテッド ハンダ用フラックス
KR20110097885A (ko) * 2008-11-25 2011-08-31 로오드 코포레이션 광경화성 재료를 이용한 다이 표면의 보호방법
KR101641608B1 (ko) 2008-11-25 2016-07-21 로오드 코포레이션 광경화성 재료를 이용한 다이 표면의 보호방법
JP2012238704A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、接着剤層付き半導体ウェハの製造方法、半導体素子付き半導体ウェハの製造方法、及び半導体ウェハ積層体の製造方法

Also Published As

Publication number Publication date
EP1076913A1 (en) 2001-02-21
US6265776B1 (en) 2001-07-24
US20010017414A1 (en) 2001-08-30
WO1999056312A1 (en) 1999-11-04
US20010000929A1 (en) 2001-05-10

Similar Documents

Publication Publication Date Title
JP2002513208A (ja) 一体化したフラックス、マスク及びアンダーフィルを備えるフリップフロップ
US6228678B1 (en) Flip chip with integrated mask and underfill
US6228681B1 (en) Flip chip having integral mask and underfill providing two-stage bump formation
US6194788B1 (en) Flip chip with integrated flux and underfill
US6402013B2 (en) Thermosetting soldering flux and soldering process
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
US6121689A (en) Semiconductor flip-chip package and method for the fabrication thereof
US7166491B2 (en) Thermoplastic fluxing underfill composition and method
TWI334634B (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
KR100605435B1 (ko) 반도체 장치 및 그 조립 방법
JP2589239B2 (ja) 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体
US7530164B2 (en) Wafer-level underfill process making use of sacrificial contact pad protective material
US5814401A (en) Selectively filled adhesive film containing a fluxing agent
US20050028361A1 (en) Integrated underfill process for bumped chip assembly
US6861285B2 (en) Flip chip underfill process
KR20030067590A (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
US20030189260A1 (en) Flip-chip bonding structure and method thereof
US7279359B2 (en) High performance amine based no-flow underfill materials for flip chip applications
GB2603623A (en) Assembly of a chip to a substrate
US6908789B1 (en) Method of making a microelectronic assembly
KR102004825B1 (ko) 솔더 범프를 이용한 칩 본딩용 비전도성 페이스트 조성물

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704