KR20110097885A - 광경화성 재료를 이용한 다이 표면의 보호방법 - Google Patents

광경화성 재료를 이용한 다이 표면의 보호방법 Download PDF

Info

Publication number
KR20110097885A
KR20110097885A KR1020117014414A KR20117014414A KR20110097885A KR 20110097885 A KR20110097885 A KR 20110097885A KR 1020117014414 A KR1020117014414 A KR 1020117014414A KR 20117014414 A KR20117014414 A KR 20117014414A KR 20110097885 A KR20110097885 A KR 20110097885A
Authority
KR
South Korea
Prior art keywords
chip
protective agent
agent composition
composition
protective
Prior art date
Application number
KR1020117014414A
Other languages
English (en)
Other versions
KR101641608B1 (ko
Inventor
러셀 에이. 스테이플턴
Original Assignee
로오드 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로오드 코포레이션 filed Critical 로오드 코포레이션
Publication of KR20110097885A publication Critical patent/KR20110097885A/ko
Application granted granted Critical
Publication of KR101641608B1 publication Critical patent/KR101641608B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)

Abstract

본 발명의 제1측면에서는, a) 활성 표면상에 도전성 패드들을 갖는 칩을 제공하는 단계; b) 열경화성 에폭시 수지를 포함하는 중합성 성분, 10 ppm/℃ 미만의 열팽창계수를 갖는 적어도 50중량%의 실질적으로 투명한 충전제, 광개시제 및 용매 캐리어를 포함하는 보호제 조성물로 상기 칩의 적어도 일부를 코팅하는 단계로서, 상기 보호제 조성물은 1.5 미만의 요변성 지수(thixotropic index)를 포함하는 단계; c) 상기 보호제를 관통하는 비아(via)들이 요망되는 영역들을 마스킹하기 위하여 상기 코팅된 칩을 마스킹하는 단계; d) 마스킹되지 않은 영역(unmasked area)들의 상기 보호제 조성물을 부분적으로 가교하기에 충분한 광원에 상기 마스킹된 칩을 노출하는 단계; e) 상기 보호제 조성물의 비경화 부분을 제거함으로써 상기 칩의 표면상의 상기 도전성 패드들에 상기 보호제 조성물을 관통하는 비아들을 형성하는 단계; f) 상기 비아들을 통해서 상기 칩에 도전성 재료를 도포하는 단계로서, 상기 도전성 재료는 상기 보호제 조성물의 표면으로부터 돌출하는 단계; 및 g) 상기 도전성 재료를 리플로우하고 상기 보호제 조성물을 열경화하기에 충분한 온도로 상기 칩을 가열시키는 단계를 포함하는 플립 칩 패키지(flip chip package)의 제조방법이 제공된다.

Description

광경화성 재료를 이용한 다이 표면의 보호방법{Methods for protecting a die surface with photocurable materials}
관련 출원에 대한 교차참조
본 출원은 미국 특허법 제119조(e) 하에 미국 가특허출원 제61/117,707호(발명의 명칭: "UV CURABLE EPOXY AND METHODS FOR PROTECTING A DIE SURFACE AND INTERCONNECTS IN A DIE PACKAGE", 출원일: 2008년 11월 25일) 및 미국 가특허출원 제61/174,147호(발명의 명칭: "UV CURABLE EPOXY AND METHODS FOR PROTECTING A DIE SURFACE AND INTERCONNECTS IN A DIE PACKAGE", 출원일: 2009년 4월 30일)로부터의 우선권을 주장하며, 이들 기초 출원의 개시내용은 인용에 의하여 본 명세서에 통합된다.
발명의 기술분야
본 발명은 마이크로전자 칩 어셈블리에 관한 것으로, 특히, 집적회로 웨이퍼에 광경화성 보호제 조성물(photocurable protectant composition)을 도포하는 방법 및 재료들에 관한 것이다.
전자 부품의 표면 실장은 자동화 패키지 어셈블리 시스템에 있어서 충분히 개발되어 있다. 집적회로는 하나 이상의 기능성 회로를 형성하기 위하여 전도성 접속부들에 의해 함께 연결된 트랜지스터와 다이오드 등과 같은 디바이스 및 저항기와 커패시터 등과 같은 요소로 구성되어 있다. 상기 디바이스들은 칩 또는 다이 사이에서 경계로서 역할하는 웨이퍼의 표면의 스크라이브 라인(scribe line) 또는 톱 스트리트(saw street)들의 반복적인 직사각형 패턴에 의해 서로 분리된 동일한 집적회로들의 패턴을 형성하도록 일련의 제조 단계(fabrication step)들이 시행되는 표면을 갖는 실리콘의 웨이퍼 또는 시트 상에 구축되어 있다. 제조 공정의 후반 단계에서 웨이퍼로부터의 개별화된 다이(singulated die)가 기판(substrate)에 접합되어 IC 패키지를 형성한다.
종래의 플립 칩 기술은 일반적으로 집적회로 다이의 활성 면(active side)이 패키지 기판(package substrate) 또는 인쇄 회로 기판(일괄적으로 PCB라 칭함)에 부착되는 모든 어셈블리를 지칭한다. 플립 칩의 이용과 관련하여, 이 칩에는 회로 기판(circuit board)의 표면상의 상호연결 영역(interconnect area)들 또는 패드들에 대응하도록 설계된 활성 면 상의 개소들에 위치하는 땜납의 범프들 또는 볼(이하 "범프" 또는 "땜납 볼"(solder ball)이라 표기함)들이 제공되어 있다. 이 칩은 땜납 범프들이 상기 기판(board)상의 패드들과 상기 칩 사이에 샌드위치되도록 범프들을 상기 기판과 위치맞춤(registering)함으로써 실장된다. 땜납이 용융하고, 흘러서 기판상의 패드들과 완전히 콘택하는(이하 "리플로우"(reflow)라 칭함) 지점에서 열이 어셈블리에 인가된다. 냉각하면, 땜납이 경화하고, 이에 의하여 플립 칩이 기판의 표면에 실장된다. 종래의 언더필 재료(underfill material)는 몇몇 별개의 접근법에서 이용되며, 또한, 실장된 칩에 도포되어 사용뿐만 아니라 운송 중에 만나게 되는 기계적 충격, 진동 및 온도 사이클링뿐만 아니라 화학적 공격, 수분, 방사선, 공기중의 오염물 등으로부터 칩을 보호한다. 종래의 모세관 플립 칩 언더필 공정은 칩과 회로기판의 정렬(alignment), 플럭스 분배, 땜납 리플로우, 플럭스 세정, 언더필 도포, 언더필 유동 및 경화 단계들을 수반한다.
칩 패키지에 이용되는 언더필 재료는 수분이나 오염물 등과 같은 환경적 인자로부터 칩과 패키지 또는 기판(board)을 상호연결하는 땜납 접합부(solder joint)들을 보호하고 또한 기계적 응력을 재분산시켜 디바이스 수명을 증가시키는 기능을 한다. 칩에게는 수분 등의 오염물 및 그로 인한 금속 상호연결부의 부식에 대한 보호가 제공된다. 그러나, 접착제의 부적절한 선택은 수축, 박리, 가수분해 불안정성, 부식, 및 언더필에 의한 오염 등과 같은 여러 모드로 플립 칩 패키지(flip chip package) 고장을 초래할 수 있다.
칩 언더필 재료는 칩, 상호연결부, 언더필 및 기판(substrate) 간의 열팽창계수 차이의 결과로서 접착면(adherend)들 사이에 응력을 부여하는 것을 피하도록 설계되어 있다. 응력으로 인한 고장 모드는 기판이 유기물인 경우 그리고 디바이스 크기가 커짐에 따라 더욱 우세하게 된다. 칩 언더필은 땜납 마스크로 코팅되어 있을 수 있거나 코팅되어 있지 않을 수 있는 기판; 금속 합금 또는 유기물 상호연결부; 및 전형적으로 실리콘 또는 기타 무기물 종으로 이루어지고 유기물 부동태층(passivation layer)으로 코팅되어 있을 수 있거나 코팅되어 있지 않을 수 있는 집적회로 다이(칩)에 부착하는 기능을 제공하여야 한다.
전자 부품들을 패키징하는 두 기본적인 방식 중 하나에 있어서, 해당 부품들은 이들이 실장되는 쪽과 동일한 쪽의 기판(board) 면에 납땜된다. 이들 디바이스는 "표면-실장형(surface-mounted)"이라고 말할 수 있다. 종래의 언더필 재료의 두 유형인 모세관 유동형과 "비유동"(no-flow)형은 실제로 표면-실장형 디바이스에 이용된다. 이들 기술의 상세한 설명은 문헌에서 발견될 수 있다. 예를 들면, John H. Lau의 저서인 Low Cost Flip Chip Technologies for DCA, WLCSP and PBGA Assemblies, McGraw-Hill, 2000을 참조하라. 이들 두 기술 모두에서, 열은 전형적으로 액체 열경화성 제제를 경화하거나 고체 필름을 어셈블리 내에 적층하는 데 이용된다. 진공이 때때로 시스템으로부터 기공(air void)들을 제거하는 데 이용된다. 언더필은 전형적으로 칩 인-패키지(chip in-package) 또는 칩 온-보드(chip on-board)용의 표면 실장(SMT) 어셈블리 상에 도포된다. 전통적인 유동 및 비유동 언더필의 이용은 SMT 라인 상에서 여러 단계를 필요로 하며, 이 공정은 통상 이들 마이크로전자 어셈블리 라인 상의 병목 구간이다.
플립 칩형 전자 패키지는 충격과 열 응력에 민감하다. 이들 부품은 전형적으로 전기적 상호연결부(땜납 범프 등), 또는 실리콘 상의 유전체층에서 고장을 일으킨다. 언더필은 전형적으로 땜납 접합부를 고정하고 실리콘 다이가 극도의 응력 및/또는 부식 환경에 노출되는 것으로부터 보호하는 데 이용된다.
비경화 액체 언더필은 전형적으로 전기적 상호연결부가 만들어진 후 분배되고, 경화되어 다이와 기판(board) 사이에 기계적 결합을 제공한다. 언더필은 또한 땜납과 다이를 기계적으로 지지(brace)하여, 가장 고장나기 쉬운 영역들로부터 멀리 응력을 이동시킨다.
다른 유형의 언더필은, 언더필과 마찬가지로, 땜납을 지지하고 다이를 강화하는 웨이퍼 도포 땜납 브레이스 코팅(wafer applied solder brace coating)이다. 그러나, 액체 분배 언더필과 달리, 웨이퍼 도포 땜납 브레이스는 다이와 기판 사이에 결합을 형성하지 않는다. 웨이퍼 도포 땜납 브레이스는 또한 전형적으로 웨이퍼 수준에서 다이를 기판에 결합하기 전에(다이싱 전에) 도포된다.
웨이퍼 수준 땜납 브레이싱 재료를 코팅하는 방법은 여러 가지가 있다. 하나의 방법은 브레이싱 재료로 균일하게 웨이퍼를 코팅하고 나서, 레이저 천공이나 UV 노출에 의해 코팅 내에 구멍들을 패턴화하는 것이다. 후속의 구멍들은 이어서 땜납으로 채워져 전기적 상호연결부를 형성한다. 이 방법은 정렬에 어려움이 있는 데; 그 이유는 불투명한 코팅 재료가 웨이퍼의 전체 표면을 덮고 있어, 천공 또는 UV 노출 공구의 정렬이 곤란해지기 때문이다. 추가적인 쟁점은 효율적인 땜납을 위해 패턴화된 구멍들 내에 있는 잔류물을 세정하는 것과 연관된다.
추가로, 부동태 필름 및 기타 반도체 다이 코팅은 통상적으로 물리적 손상 및 환경적 오염물에 대한 장벽으로서 이용된다. 반도체 디바이스의 제조에 있어서, 웨이퍼의 전체 상부 표면은 종종 최종 금속층의 형성에 이어 부동태 필름으로 코팅된다. 부동태 필름은 조립 및 패키징 동안 다이에 대한 손상을 최소화하는 절연성 보호층이다. 부동태 필름은 포스포실리케이트 유리 및 실리콘 질화물 등과 같은 무기 화합물 또는 폴리이미드류 등과 같은 유기 화합물을 포함할 수 있다. 폴리이미드 필름은 액체 폴리아믹산 전구체로서 웨이퍼 상에 스핀코팅된다. 고온 경화 동안 또는 광개시제의 도움으로, 폴리아믹산은 고체 폴리이미드막이 되는 이미드화라 불리는 화학 변화를 받는다.
또, 다이 상의 각종 전기 부품을 격리하고 전기 절연 기능을 제공하기 위하여 유전체층이 제공된다. 비아(Via)들이 표준 포토레지스트 공정을 통해 유전체층을 관통하여 형성되어 칩 패키지의 각종 층을 통해 전기적 상호연결부가 확립될 수 있다.
본 발명의 제1측면에서는, a) 활성 표면상에 도전성 패드들을 갖는 칩을 제공하는 단계; b) 열경화성 에폭시 수지를 포함하는 중합성 성분, 10 ppm/℃ 미만의 열팽창계수를 갖는 적어도 50중량%의 실질적으로 투명한 충전제, 광개시제 및 용매 캐리어를 포함하는 보호제 조성물로 상기 칩의 적어도 일부를 코팅하는 단계로서, 상기 보호제 조성물은 1.5 미만의 요변성 지수(thixotropic index)를 포함하는 단계; c) 상기 보호제를 관통하는 비아(via)들이 요망되는 영역들을 마스킹하기 위하여 상기 코팅된 칩을 마스킹하는 단계; d) 마스킹되지 않은 영역(unmasked area)들의 상기 보호제 조성물을 부분적으로 가교하기에 충분한 광원에 상기 마스킹된 칩을 노출하는 단계; e) 상기 보호제 조성물의 비경화 부분을 제거함으로써 상기 칩의 표면상의 상기 도전성 패드들에 상기 보호제 조성물을 관통하는 비아들을 형성하는 단계; f) 상기 비아들을 통해서 상기 칩에 도전성 재료를 도포하는 단계로서, 상기 도전성 재료는 상기 보호제 조성물의 표면으로부터 돌출하는 단계; 및 g) 상기 도전성 재료를 리플로우하고 상기 보호제 조성물을 열경화하기에 충분한 온도로 상기 칩을 가열시키는 단계를 포함하는 플립 칩 패키지(flip chip package)의 제조방법이 제공된다.
본 발명의 다른 측면에서, 상기 방법은 칩이 상부에 위치하는 임시 기판(temporary substrate)을 추가로 포함한다. 이 방법에서, 상기 칩은 상기 칩보다 면적이 넓은 임시 기판 상에 제공되며; b) 단계 동안, 상기 칩에 인접한 상기 임시 기판의 적어도 일부가 상기 보호제 조성물로 코팅되고; c) 및 d) 단계 동안, 상기 임시 기판의 코팅된 부분들은 마스킹되고 노출되며; e) 단계에서, 상기 임시 기판 상에 있는 상기 보호제의 비경화 부분이 제거되어 상기 임시 기판에 보호제 코팅을 관통하는 비아들을 제공한다. 본 발명의 이 측면의 추가의 실시형태에서, 상기 칩의 비아들과 상기 임시 기판의 비아들에 상기 도전성 재료를 도포하는 추가 단계가 추가된다. 본 발명의 또 다른 실시형태에서, 상기 칩의 비아들에 도포된 상기 도전성 재료는 땜납을 포함하고 상기 임시 기판의 비아들에 도포된 도전성 재료는 도전성 페이스트를 포함한다.
본 발명의 다른 실시형태에서, 상기 도전성 재료는 땜납 볼들을 포함한다. 본 발명의 추가의 실시형태에서, 상기 실질적으로 투명한 충전제는 2 ppm/℃ 미만의 열팽창계수를 포함한다. 본 발명의 또 다른 실시형태에서, g) 단계 동안, 상기 온도는 적어도 120℃이다. 본 발명의 다른 실시형태에서, f) 단계 전에 상기 비아들 내에 플럭스 조성물(flux composition)이 도포된다. 본 발명의 또 다른 실시형태에서, e) 단계는 상기 칩을 충돌 분무(impinging spray)에 의해 현상액에 노출하는 단계를 포함한다.
본 발명의 다른 실시형태에서, b) 단계는 스핀 코팅, 스크린 인쇄 또는 스텐실 인쇄의 적어도 하나를 통해 수행된다. 본 발명의 또 다른 실시형태에서, 상기 칩은 웨이퍼를 포함하는 복수개의 칩으로서 제공된다. 본 발명의 또 다른 실시형태에서, 상기 방법은 개별의 다이들을 형성하기 위하여 상기 웨이퍼를 다이싱(dicing)하는 단계를 추가로 포함한다. 본 발명의 다른 실시형태에서, 상기 다이싱 단계 동안, 상기 웨이퍼는 상기 보호제 조성물을 관통하는 시각적 수단(visual means)을 통해서 정렬된다.
본 발명의 일 실시형태에서, 상기 열경화 보호제 조성물의 열팽창계수는 20 ppm/℃ 미만이다. 본 발명의 다른 실시형태에서, c) 단계 전에, 상기 재료는 b-스테이지화(b-staged)되어 용매를 제거함으로써 고형 조성물을 형성한다. 본 발명의 또 다른 실시형태에서, 상기 b-스테이지화는 상기 코팅된 칩을 120℃를 넘지 않는 온도로 가열함으로써 달성된다.
본 발명의 추가의 일 실시형태에서, 상기 실질적으로 투명한 충전제는 용융 실리카(fused silica)를 포함한다. 본 발명의 바람직한 일 실시형태에서, 상기 충전제는 0.40㎛보다 큰 평균 입자 크기를 포함한다. 본 발명의 가장 바람직한 일 실시형태에서, 상기 충전제 입자의 5중량% 미만은 0.10㎛ 미만의 입자 크기를 갖는다.
본 발명의 또 다른 실시형태에서, 상기 보호제 조성물의 중합성 성분은 에폭시계 재료를 적어도 98% 포함한다. 본 발명의 또 다른 일 실시형태에서, 상기 보호제 조성물의 중합성 성분은 본질적으로 에폭시계 재료로 이루어져 있다.
본 발명의 바람직한 일 실시형태에서, 상기 충전제는 굴절률을 가지며, 상기 에폭시는 상기 충전제의 굴절률의 10% 이내의 굴절률을 갖도록 선택된다. 본 발명의 다른 실시형태에서, 상기 충전제는 상기 보호제 조성물의 총중량을 기준으로 50중량% 내지 약 90중량%의 양으로 존재한다. 본 발명의 더욱 바람직한 일 실시형태에서, 상기 충전제는 상기 보호제 조성물의 총중량을 기준으로 65중량% 내지 약 75중량%의 양으로 존재한다. 본 발명의 가장 바람직한 일 실시형태에서, 상기 충전제는 상기 보호제 조성물의 총중량을 기준으로 약 70중량%로 존재한다.
본 발명의 다른 실시형태에서, 상기 에폭시 수지는 상기 보호제 조성물의 총중량을 기준으로 10중량% 내지 50중량%의 양으로 존재한다. 본 발명의 또 다른 실시형태에서, 상기 에폭시 수지는 상기 보호제 조성물의 총중량을 기준으로 25중량% 내지 35중량%의 양으로 존재한다. 본 발명의 또 다른 실시형태에서, 상기 에폭시 수지는 상기 보호제 조성물의 총중량을 기준으로 약 10중량%로 존재한다.
본 발명의 일 실시형태에서, 상기 용매는 상기 보호제 조성물의 총중량을 기준으로 약 15중량%로 존재한다. 그리고, 본 발명의 다른 실시형태에서, 상기 광개시제는 상기 보호제 조성물의 총중량을 기준으로 0.1 내지 2.5중량%의 양으로 존재한다.
본 발명의 바람직한 일 실시형태에서, 상기 보호제 조성물에는 폴리이미드류 또는 폴리이미드 전구체가 실질적으로 존재하지 않으며, 본 발명의 가장 바람직한 일 실시형태에서, 상기 보호제 조성물에는 폴리이미드류 또는 폴리이미드 전구체가 완전히 없다. 또한, 본 발명의 다른 바람직한 실시형태에서, 상기 보호제 조성물에는 아크릴레이트류가 실질적으로 존재하지 않는다.
이와 같이, 이하의 상세한 설명이 더욱 잘 이해될 수 있도록 또한 당해 분야에 대한 본 발명의 기여가 더욱 잘 평가될 수 있도록 본 발명의 가장 중요한 특징을 다소 넓게 요약했다. 분명히, 이하에서 설명되고 첨부된 특허청구범위의 주제를 형성하게 될 본 발명의 추가의 특성들이 있다. 이에 대해서, 본 발명의 몇몇 실시형태를 상세히 설명하기 전에, 본 발명이 그러한 상세한 설명과 구조로, 또한 이하의 설명에 기술된 구성부품의 배열로 그의 용도가 제한되지 않는 것임을 이해할 필요가 있다. 본 발명은 기타 실시형태도 가능하며 다양한 방식으로 실시되고 수행될 수 있다.
본 명세서에서의 전문어 및 용어는 설명의 목적을 위한 것일 뿐 어떠한 점에서도 제한하는 것으로 간주되어서는 안된다. 당업자라면 이 개시 내용이 기초로 하고 있는 개념을 인식할 수 있을 것이고, 이 개발의 몇몇 목적을 수행하기 위한 기타 구조, 방법 및 시스템을 설계하기 위한 기초로서 쉽게 이용될 수 있다는 것을 이해할 수 있을 것이다. 특허청구범위는 본 발명의 정신과 범위로부터 벗어나지 않는 한에 있어서는 이러한 등가의 구조를 포함하는 것으로 간주되는 것이 중요하다.
본 발명의 제1측면에서, 응력 완충제 및 전기 절연성 재료로서 웨이퍼의 표면에 도포될 수 있는 광경화성 에폭시 마이크로전자 보호제 조성물이 제공된다. 이 단일 재료는 감광성 폴리이미드류(photo-definable polyimides), 성형 화합물(molding compounds), 부분-언더필(part-underfills) 등과 같은 다수의 유전체(dielectrics)를 대신할 수 있다.
본 발명의 일 실시형태에서, 상기 보호제 조성물은 광경화성 에폭시 수지, 실질적으로 투명한 충전제, 용매 캐리어 및 광개시제를 포함하며, 여기서 상기 보호제 조성물은 실질적으로 투명하다.
본 발명에서 이용되는 보호제 조성물 재료들은 열경화성뿐만 아니라 감광성인 것들을 포함한다. 따라서, 상기 재료는 UV 또는 기타 광방사선에 노출될 경우 적어도 부분적으로 경화되거나 겔화될 수 있고, 이것은 이어서 리플로우 공정 동안 가열될 경우 더욱 완전히 경화된다.
본 발명의 일 실시형태에서, 상기 보호제 조성물은 광학적으로 및 UV 투명하거나 실질적으로 투명한 재료를 포함한다. 마스킹/비아 형성 단계 동안 광개시제에 의한 적절한 경화를 보장하기 위하여 UV 투명도를 지니는 것이 바람직하며, 광학적 투명도는 웨이퍼 다이싱을 위한 시각적 정렬 및 UV 노출 및 땜납 볼 투하를 위한 마스크 정렬을 돕는 데 바람직하다. 본 발명의 목적을 위하여, "실질적으로 투명"이란, 광-조명에 노출되는 경우 경화되는 보호제 재료를 포함하고 기판(substrate) 상의 특성부(features)가, 50㎛의 도포 재료 두께에서, 확인 및 정렬 목적을 위하여 상기 재료를 통해서 관찰될 수 있는 것을 의미한다.
보호제 조성물의 성분들의 선택은 통상의 작동 온도에서 주변 재료의 열팽창계수에 대한 정합 요망뿐만 아니라 투명도에 대한 요구에 의해 추진된다. 에폭시 수지는 일반적으로 50 내지 80 ppm/℃ 범위의 열팽창계수를 갖지만, 실리콘 다이의 열팽창계수는 약 2.8 ppm/℃이다. 따라서, 보호제 조성물의 열팽창계수를 가능한 한 많이 저감하기 위하여 또는 상호연결부의 열팽창계수와 정합하도록 하기 위하여 매우 낮은 열팽창계수를 갖는 충전제를 이용하는 것이 바람직하다. 본 발명의 바람직한 일 실시형태에서, 보호제 조성물은 실온에서 또는 실온 부근에서 20 ppm/℃ 미만의 열팽창계수를 포함한다.
본 발명의 다른 바람직한 실시형태에서, 보호제 조성물은 웨이퍼 상에의 재료의 스핀 코팅 또는 인쇄를 가능하게 하는 점성 및 요변성을 지닌다. 바람직한 요변성은 요변성 지수에 의해 가장 잘 측정되며, 여기서 요변성 지수는 실온(약 20℃)에서 10/s의 전단 속도에서의 점도에 대한 1/s의 전단속도에서의 점도의 비이다. 본 발명의 바람직한 일 실시형태에서, 요변성 지수는 1.5 미만이고, 본 발명의 가장 바람직한 일 실시형태에서, 요변성 지수는 1.3 미만이다.
실질적으로 투명한 충전제는 유기물, 무기물 또는 이들의 혼합물일 수 있다. 본 발명에서 이용하기 위한 충전제는 상기 보호제를 감광(photo-definition)하기 위한 마스크의 정렬을 가능하게 하고 또한 UV 경화제와 간섭하지 않도록 UV 및 광학적으로 투명한 것들을 포함한다. 또한, 본 발명에서 이용하기에 적합한 충전제는 열전도성이지만, 도전성은 아니며, 즉, 낮은 유전성이다. 또한, 본 발명의 바람직한 충전제는 낮은 열팽창계수를 지니며, 바람직하게는 가능하게는 0 또는 음수에 가깝다. 이러한 이유때문에, 결정성 구조의 충전제가 특히 바람직하다. 본 발명의 가장 바람직한 일 실시형태에서, 충전제의 열팽창계수는 10 ppm/0℃ 미만, 더욱 바람직하게는 5 ppm/0℃ 미만, 가장 바람직하게는 2 ppm/0℃ 미만이다.
가장 바람직한 충전제는, 70중량%의 충전제를 함유하는 광경화성 조성물을 광경화함으로써 100㎛ 두께의 필름이 제작되어 500㎚ 내지 200㎚의 광대역 노출 파장의 UV광이 상기 필름상에 조사되는 경우, 충전제를 함유하지 않는 동일 두께의 대조군 필름을 통과하여 투과된 광량에 대해서, 상기 광의 적어도 40%가 상기 필름을 통해 투과되도록 하는 UV 투명인 것들을 포함한다.
본 발명의 일 실시형태에서, 충전제는 이산화규소를 포함한다. 이산화규소는 비도전성 충전제가 바람직한 용도에 바람직하다. 본 발명의 다른 실시형태에서, 적절한 충전제는 다이아몬드, 석영, 실리콘 탄화물, 실질적으로 투명한 금속 산화물, 지르코늄 산화물 등을 포함한다.
본 발명의 일 실시형태에서, 충전제는 약 0.40㎛ 내지 약 30㎛의 평균입자크기를 포함한다. 본 발명의 더욱 바람직한 일 실시형태에서, 충전제는 약 0.6㎛ 내지 약 5.0㎛의 평균입자크기를 포함한다. 본 발명의 다른 실시형태에서, 요변성에 대한 악영향 때문에 매우 작은 충전제 입자는 피하는 것이 바람직하며, 따라서, 충전제 입자의 5중량% 미만이 0.10㎛ 미만이어야 한다.
바람직하게는, 충전제는 보호제 조성물의 총중량을 기준으로 50중량% 내지 약 90중량%의 양으로 존재하며, 더욱 바람직하게는 충전제는 보호제 조성물의 총중량을 기준으로 65중량% 내지 약 75중량%의 양으로 존재한다. 본 발명의 가장 바람직한 일 실시형태에서, 충전제는 보호제 조성물의 총중량을 기준으로 약 70중량%의 양으로 존재한다.
광경화성 에폭시류는 옥시란 관능기의 존재를 특징으로 하는 잘 알려진 중합체 재료이며, 이것은 양이온 유도 중합 메커니즘을 통해 경화가능하다. 적절한 광경화성 에폭시류는 지환식 에폭시 모노머, 올리고머 또는 이들의 조합을 포함한다.
본 발명의 일 실시형태에서, 광경화성 에폭시는 비스페놀-A 및 비스페놀-F의 단일 관능성 및 다관능성 글리시딜 에테르류, 지방족 및 방향족 에폭시류, 포화 및 불포화 에폭시류, 지환식 에폭시 수지 및 이들의 조합을 포함할 수 있다. 다른 적합한 에폭시 수지는 에폭시 노볼락 수지로, 이것은 페놀 수지와 에피클로하이드린의 반응에 의해 제조된다. 바람직한 에폭시 노볼락 수지는 폴리(페닐글리시딜에테르)-코-포름알데하이드이다. 기타 적절한 에폭시 수지는 통상 비페닐수지와 에피클로로하이드린의 반응에 의해 제조되는 비페닐 에폭시 수지; 디시클로펜타디엔-페놀 에폭시 수지; 나프탈렌 수지; 에폭시 관능성 부타디엔 아크릴로니트릴 공중합체; 에폭시 관능성 폴리디메틸실록산; 및 이들의 혼합물이다. 비-글리시딜 에테르 에폭사이드류가 또한 이용될 수 있다. 적절한 예는 고리 구조의 일부인 두 에폭사이드기와 에스테르 결합을 포함하는 3,4-에폭시시클로헥실메틸-3,4-에폭시시클로헥산 카르복실레이트; 2개의 에폭사이드기를 포함하되 그 중 하나가 고리 구조의 일부인 비닐시클로헥센 디옥사이드; 3,4-에폭시-6-메틸 시클로헥실메틸-3,4-에폭시시클로헥산 카르복실레이트; 및 디시클로펜타디엔 디옥사이드를 포함한다.
보호제 조성물의 에폭시 성분은 용매 상용성, 용융/연화 온도, 기판(substrate)들에의 접착, 경화 모듈러스(cured modulus), 경화 CTE 및 이온성 잔류물을 감안하여 선택된다. 대부분의 마이크로전자 용도에서, 접착제 및 이온성 잔류물은 가장 중요한 파라미터이다. 또, 본 발명에서 선택되거나 이용되는 에폭시는 UV 및 가시광에 대해서 실질적으로 투명해야만 한다.
본 발명의 바람직한 일 실시형태에서, 에폭시 수지는 상기 조성물이 보다 큰 투명도를 갖도록 경화된 경우 충전제의 굴절률과 정합하는 굴절률을 갖도록 선택된다. 본 발명의 하나의 바람직한 일 실시형태에서, 약 1.46의 굴절률을 갖는 실리카가 충전제로서 선택된다. 이 실시형태에서, 상기 수지의 굴절률은 바람직하게는 1.4 내지 1.7이고, 더욱 바람직하게는 1.5 미만이다.
따라서, 본 발명의 바람직한 일 실시형태에서, 에폭시의 굴절률과 충전제의 굴절률은 서로의 10% 이내, 가장 바람직하게는 7% 이내, 더욱더 바람직하게는 5% 이하 또는 그 미만 이내가 되도록 선택된다.
본 발명의 일 실시형태에서, 에폭시 수지는 비경화 재료의 총중량을 기준으로 10 내지 50중량%, 바람직하게는 25 내지 35중량%의 양으로 존재하며, 더욱 바람직하게는 에폭시 수지는 비경화 재료의 총중량을 기준으로 약 10중량%로 존재한다.
본 발명의 일 실시형태에서, 에폭시 및 광개시제 성분 이외에 보호제 조성물 중에 다른 중합성 성분을 의미있는 양으로 갖지 않는 것이 바람직하다. 따라서, 보호제 조성물의 중합성 성분은 에폭시 재료를 적어도 98% 포함한다. 본 발명의 더욱 바람직한 일 실시형태에서, 보호제 조성물에는 폴리이미드류 또는 폴리이미드 전구체가 실질적으로 존재하지 않거나 대안적으로는 완전히 없다. 본 발명의 다른 실시형태에서, 보호제 조성물은 아크릴레이트류가 실질적으로 존재하지 않거나 대안적으로는 완전히 없다.
본 발명의 일 실시형태에서, 광개시제는 바람직한 파장에서 에폭시 수지를 부분적으로 가교하도록 선택된다. 상기 보호제 재료는 UV 또는 기타 광-방사선의 영향 하에 중합되면, 이 재료는 주위 온도에서 고형 또는 강성(stiff) 겔 또는 페이스트로부터 재용해(resolvation) 불가능한, 바람직하게는 점착성 없는 표면을 갖는 적어도 부분적으로 가교된 고형물로 전환된다. 이 적어도 부분적으로 가교된 고형물은 열가소성 수지로서 남게 되고, 이것은 완전히 열경화될 때까지 열-액화가능한 상태로 남는 것을 의미한다.
이들 광개시제는 특정 파장의 광에 노출될 경우 반응성 양이온을 방출한다. 일반적으로, 이러한 광개시제는, 바람직하게는 양이온의 중심 원자로서 황 또는 요오드를 함유하는 유기 오늄염을 포함한다. 본 발명의 일 실시형태에서, 광개시제는 디아릴요도늄염, 트리아릴설포늄염 및 이들의 혼합물 중 적어도 1종을 포함한다. 하나의 적합한 광개시제는 티리아릴설포늄 헥사플루오로포스페이트를 포함한다. 바람직한 광개시제는 낮은 잔류 이온성(ionics)을 갖는 것을 포함하며 실질적으로 독성 이슈가 없는 것이다.
본 발명의 일 실시형태에서, 광개시제는 보호제 조성물의 총중량을 기준으로 0.1 내지 2.5중량%의 양으로 존재한다. 본 발명의 더욱 바람직한 일 실시형태에서, 광개시제는 보호제 조성물의 총중량을 기준으로 0.5 내지 1.5중량%의 양으로 존재한다.
코팅 온도를 약 120℃ 이상으로 올리지 않는 활성 광선 조사의 모든 공급원이 보호제 조성물의 고형 액화가능한 겔 상태로의 광경화성 고형화를 수행하는 데 이용될 수 있다. 자외광은 가장 용이하게 이용될 수 있고, 또한 RS형 태양램프(Type RS Sunlamps), 탄소 아크 램프, 제논 아크 램프, 수은 증기 램프, 텅스텐 할라이드 램프 등과 같은 기타 형태도 이용될 수 있다. 상기 방사선 에너지는 점 공급원으로부터 또는 평행 광선의 형태로 방사될 수 있다. 그러나, 발산형 빔도 활성 광선의 공급원으로서 조작가능하다. 100 내지 2400 mJ/㎠ 범위의 UV 조사량이 필요한 경화 깊이를 제공하는 데 효과적이다. 본 발명의 바람직한 일 실시형태에서, 보호제 조성물은 점착성이 없는(tack-free) 표면으로 광경화된다. 경화 기간은 자외선 공급원, 광경화 성분 농도 등의 적절한 선택에 대해 조정될 수 있다.
본 발명의 일 실시형태에서, 적절한 용매는 약 100℃ 내지 250℃의 통상의 처리 온도에서 증발하도록 적합하게 휘발성인 것들을 포함한다. 적절한 용매는 1종 이상의 유기 용매, 예컨대, 1-메톡시-2-프로판올, 메톡시 프로판올 아세테이트, 부틸 아세테이트, 메톡시-에틸 에테르, 메탄올, 에탄올, 이소프로판올, 에틸렌 글리콜, 메틸-에틸 케톤, 시클로-헥산온, 벤젠, 톨루엔, 자일렌, 및 셀로솔브류, 예를 들면 에틸셀로솔브, 에틸 아세테이트, 셀로솔브 아세테이트, 부틸 셀로솔브 아세테이트, 카비톨 아세테이트 및 부틸 카비톨 아세테이트 및 이들의 조합을 포함할 수 수 있다. 본 발명의 바람직한 일 실시형태에서, 용매는 메틸 이소부틸 케톤(MIBK), 아세톤 및 메틸 에틸 케톤(MEK) 등의 케톤형 용매를 포함한다.
본 발명의 바람직한 일 실시형태에서, 웨이퍼 또는 다이에 보호제 조성물을도포한 후, 용매는 "b-스테이지화"로서도 알려진, 반고형화 보호제 조성물을 형성하도록 추출된다. 본 발명의 일 실시형태에서, 실질적으로 모든 용매가 b-스테이지화 동안 제거되지만 미량은 보호제 조성물에 여전히 남아 있을 수 있다. 가장 중요하게는 이 단계 동안 액체 또는 페이스트 도포된 보호제 조성물이 고형 조성물을 형성하도록 충분히 건조된다.
본 발명의 일 실시형태에서, 용매는 비경화 재료의 총중량을 기준으로 10중량% 내지 20중량%의 양으로 존재하고, 바람직하게는 보호제 조성물의 총중량을 기준으로 약 15중량%의 양으로 존재한다.
본 발명의 추가의 일 실시형태에서, 2차 충전제, 습윤제, 증감제(sensitizer), 요변성제, 접착 촉진제 및 기타 접착제 등과 같은 기타 성분이 경우에 따라 존재할 수도 있다.
본 발명의 또 다른 측면에서, 상기 경화성 재료에는 폴리이미드류 또는 폴리이미드 전구체가 실질적으로 존재하지 않는다. 본 발명의 또 다른 측면에서, 상기 경화성 재료에는 폴리이미드류 또는 폴리이미드 전구체가 완전히 없다.
본 발명의 다양한 실시형태의 보호제 조성물은 웨이퍼-수준 칩 제조시 특히 유용하다. 또한, 본 발명의 재료 및 방법은 다수의 플립 칩 제조 공정에서 유용하며 그중 일부가 바람직하고 본 명세서에서 개략적으로 설명될 것이다. 상기 광경화성 재료는 낮은 경화 응력을 갖고 또한 CTE, 모듈러스, Tg 및 접착성 등과 같은 맞춤가능한 기계적 특성을 가짐으로써 이들 유익성을 달성한다.
전통적인 폴리이미드류(PI)와 달리, 본 발명의 보호제 조성물은 바람직하게는 20㎛ 내지 200㎛, 가장 바람직하게는 25㎛ 내지 60㎛의 두꺼운 코팅으로서 도포될 수 있다. 또, 이 재료는 폴리이미드층을 대신할 수 있고, 언더필 특성도 제공할 수 있다. 본 발명의 일 실시형태에서, 금속 트레이스 도포제를 사이에 갖는 다수의 층이 사용될 수 있으며, 이것은 이 재료가 재분배층으로서 이용되는 것을 가능하게 한다. 이 기술은 특히 고밀도의 전자 트레이스를 성형 콤파운드(molding compound)또는 3D 패키지 내에 임베딩하는 데 상기 재료를 유용하게 한다.
공지된 납땜 기술과 조합할 경우, 이 재료는 웨이퍼 도포 언더필 등과 같은 응력 완충 코팅을 대체할 수도 있다. 이 새로운 코팅 재료의 표면에, 중간에 또는 밑에 땜납 범핑을 위하여 비아들이 형성될 수 있다. 이들 비아는 특정 용도에서 바람직한 바와 같은 임의의 형상과 크기일 수 있다.
보호제 조성물은 또한 폴리이미드류 등과 같은 기존의 유전체 기술과 조합되어 공생적인 유익성을 부여할 수도 있다. 그 일례는 최종 부동태층으로서의 상기 보호제 조성물에 결합된 PI 재분배층(RDL: redistribution layer)을 이용하는 칩 스케일 패키지(CSP: Chip Scale Package)일 수 있다. 따라서, 상기 보호제 조성물의 주목적은 PI의 표면상의 구리 트레이스들을 보호하는 것이다. 땜냄 범프 위치가 PI RDL 표면상에 형성되면, 이 보호제 조성물도 부분 언더필로서 기계적 기능을 수행할 수 있다. 역적층(inverse laminate)이 또한 수행될 수 있으며, 여기서 PI는 금속 트레이스의 보호제 조성물 유전체의 보호층으로서 이용된다. 이 재료에 의해 가능한 추가의 설계는 다른 포인트들에서 땜납 상호연결부와 접속(interface)하는 다층 적층체일 수 있다. 일례로는 땜납이 비-PI로 정의된 다이 패드(non-PI defined die pad)들과 상호연결하고 에폭시가 땜납을 밀봉하는 것이다.
본 발명의 바람직한 일 실시형태에서, 플립 칩 패키지의 제조방법이 제공된다. 먼저, 그 활성 표면상에 도전성 패드들을 갖는 칩 또는 다이가 제공된다. 다이는 웨이퍼 상에 구축되고, 따라서, 이 다이는 개별화되어 개별적으로 처리될 수 있거나 또는 대안적으로 웨이퍼-수준 처리를 위해 웨이퍼에 고착된 채로 유지될 수 있다. 본 발명의 바람직한 일 실시형태에서, 상기 방법은 다이의 개별화 전에 웨이퍼 수준에서 수행된다. 그러나, 당업자라면 본 발명의 재료와 방법이 웨이퍼 수준에서 개별적인 다이 상에서 또는 복수의 다이 상에서 동시에 이용될 수 있다는 것을 인지할 것이다.
본 발명의 일 실시형태에서, 광경화성 보호제 조성물은 당업계에 공지된 바와 같은 스핀 코팅, 인쇄, 스프레잉, 스텐실 도포 수법, 또는 접착체 필름 도포 수법의 적어도 하나에 의해 웨이퍼에 도포된다. 본 발명의 바람직한 일 실시형태에서, 보호제 조성물은 점성 액체로서 스핀 코팅되어 웨이퍼를 20㎛보다 큰 두께로 코팅되며, 바람직하게는 도포되는 땜납 볼의 두께보다 작은 미리 결정된 두께로 코팅된다.
본 발명의 다른 실시형태에서, 보호제 조성물은 다이 표면의 미리 결정된 부분에 해당 조성물을 선택적으로 도포하도록 다이 상에 스크린 또는 스텐실 인쇄된다. 예를 들어, 특정 영역들은 톱 스트리트, 정렬 마크, 전기적 상호연결 패드, 사전 범핑된 영역들 및 에지 배제 영역 등과 같이 조성물이 없는 상태로 남을 수 있다. 이와 같은 방식으로, 다이에 도포되는 보호제 조성물의 양이 감소될 수 있으며 불필요한 보호제 조성물의 후속 제거 필요도 감소될 수 있다.
본 발명의 다른 실시형태에서, 용매는 웨이퍼 상의 조성물을 고형화하도록 보호제 조성물로부터 제거된다. 상기 용매는 주위 온도에서 및/또는 진공 하에 공기 건조를 통해 제거될 수 있지만, 본 발명의 바람직한 일 실시형태에서, 코팅된 웨이퍼는 용매를 제거하도록 가열된다. 에폭시의 열경화를 개시할 정도로 상기 재료를 많이 가열하지 않도록 주의해야 하지만, 그 온도가 120℃ 미만, 바람직하게는 100℃ 미만으로 유지되면, 에폭시의 과도한 경화를 피할 수 있다. 용매의 제거 후, 그 제제는 b-스테이지화되었다고 말할 수 있고, 이것은 추가의 처리 전에 필요한 경우 연장된 기간 동안 보관될 수 있다.
본 발명의 다른 실시형태에서, 이 b-스테이지화된 보호제 재료는 보호제를 관통하는 비아들 또는 통로들이 요망되는 영역들을 차폐(shadowing)하도록 마스킹된다. 웨이퍼는 이어서 광개시제의 작용에 의해서 마스킹되지 않은 영역의 보호제 조성물을 부분적으로 가교하는 데 충분한 광원에 노출된다. 광개시제의 유형과 양의 선택은 특정 동작을 위해 적절한 바와 같은 경화 프로파일을 적합화할 것이다. 보호제 재료의 노출된 부분은 적어도 부분적으로 가교되고, 여기서 마스킹된 부분은 비경화 상태로 남아 제거될 수 있다.
보호제 재료의 비경화 부분의 제거는 몇 가지 방법을 통해 달성될 수 있다. 본 발명의 일 실시형태에서, 상기 재료는 비경화된 재료를 세척하여 비아를 노출할 수 있는 현상 용액 또는 용매 세정액에 노출된다. 현상 용액은 그 위에 분사될 수 있거나, 또는 대안적으로는 웨이퍼가 해당 용액 중에 침지될 수 있다. 본 발명의 다른 실시형태에서, 초음파 진동이 보호제 조성물의 비경화 부분을 제거하기 위하여 이용된다. 본 발명의 바람직한 일 실시형태에서, 비아들은 칩의 활성 표면 상에 도전성 패드를 노출하도록 보호제 조성물의 전체 두께를 통해 형성된다.
일단 비아들이 형성되면, 땜납 볼들, 또는 기타 도전성 재료가 당업계에 공지된 방법에 의하여 비아들내에 도포된다. 본 발명의 바람직한 일 실시형태에서, 플럭스 재료는 땜납의 적용 전에 도전성 패드 상에 배치된다. 이어서, 땜납 볼들은, 바람직하게는 해당 땜납 볼들의 적어도 일부가 보호제 조성물의 표면 위쪽으로 연장되도록 비아들 내에 위치한다. 땜납 볼들이 제위치에 있으면, 웨이퍼는 상기 땜납을 리플로우하여 보호제 조성물의 경화를 완료하기에 충분한 온도로 가열된다.
광경화된 고형물의 적절한 리플로우를 제공하기 위하여, 땜납 리플로우 단계로 될 때까지 웨이퍼 또는 다이 상의 광경화된 고형 코팅 내의 열경화 시스템의 진전은 일어나지 않는다. 본 발명의 일 실시형태에서, 당업계에 공지된 바와 같은 잠재적인 열 촉진제가 경우에 따라 에폭시의 경화를 조절하기 위하여 이용될 수 있다. 열경화 개시 최소 온도는 에폭시 성분의 선택에 의해 미리 결정되며, 바람직하게는 120℃ 이상의 온도에서 땜납 리플로우의 개시 후에 일어난다. 바람직하게는, 최소 보호제 조성물 열경화 개시 범위는 120℃ 내지 225℃이다. 열경화의 개시 온도는 약 280℃보다 높지 않아야 한다. 열경화의 개시는 지나치게 피크 리플로우 온도에 가까워서는 안되는데 상기 피크 리플로우 온도는 전형적으로 공정 땜납(eutectic solder)의 경우 250℃ 또는 그 부근이고 무연 땜납의 경우 300℃ 또는 그 부근이다. 전형적인 땜납 리플로우 시간은 3 내지 4분이고, 보호제 조성물은 전형적으로 30초 미만 동안 피크 온도에 노출된다. 120℃ 미만의 온도에서 개시되는 열경화는 부적절한 보호제 조성물 액화 및 유동을 초래한다.
본 발명의 다른 실시형태에서, 웨이퍼는 다이/칩을 개별화하도록 더욱 처리될 수 있고, 이어서 기판(substrate) 상에 실장될 수 있다. 상기 보호제 재료는 투명하기 때문에 다이싱 과정에서 특히 유용하다. 이것은 웨이퍼를 절삭(cutting)하기 전에 웨이퍼/다이의 적절한 정렬의 시각적 확인을 가능하게 함으로써, 다이에 대한 절삭 오차 및 가능한 손상을 방지할 수 있다.
본 발명의 대안적인 일 측면에서, 미절삭 웨이퍼의 일부일 수 있거나 일부가 아닐 수도 있는 다이에 땜납 볼들을 도포하는 단계, 상기 다이/웨이퍼를 광경화성 보호제 조성물로 코팅하는 단계, 상기 코팅된 웨이퍼를 마스킹하여 땜납 볼들이 존재하지 않는 영역을 노출하는 단계, 상기 마스킹된 웨이퍼를 UV 광원에 노출하여 상기 노출된 영역의 보호제 조성물을 경화하는 단계 및 상기 노출된 코팅된 웨이퍼를 현상하여 상기 코팅의 비경화 부분을 제거하고 상기 땜납 볼들을 노출하는 단계를 포함하는 플립 칩 패키지의 제조방법이 제공된다.
이 공정의 유익성은 땜납 볼들이 코팅을 관통하여 이미 돌출되어 있기 때문에 마스트 정렬이 용이하다는 점이다. 또, 일단 노출되면, 세정된 재료의 양이 훨씬 적어서 잔류물을 억제할 기회도 적다.
실시예
본 발명의 제1 예시적인 실시형태에서, 이하의 배합물 1을 포함하는 광경화성 보호제 조성물이 제공된다.
배합물 1
성분 중량(g)
에폭시 수지 62.01
실리카 (25㎛ max) 188.3
습윤제 1.21
트리설포늄 헥사플루오로안티모네이트* 1.50
다이부틸아세테이트 (용매) 35.0
총합 288.02g
*(글리콜 아세테이트 중 50%)
용매를 제거하기 위해 배합물 1의 보호제 조성물을 b-스테이지화하고 나서, UV 방사선에 노출하여 상기 재료를 광경화한 후, 리플로우 오븐 조건을 모방하여 상기 재료의 열경화 공정을 완료하도록 의도된 베이크 사이클을 수행하였다. 이어서, 이하의 표에 상세히 기재한 바와 같은 물리적 특성을 측정하였다:
특성 측정치
Tg 95℃
CTE(Tg 미만) 13 ppm/℃
CTE(Tg 초과) 51 ppm/℃
모듈러스(-40℃) 16.6㎬
모듈러스(100℃) 12.0㎬
인장 모듈러스(25℃) 3.9㎬
인장 강도 23㎫
신장률 0.90%
다이 전단 접착력 >1600psi
이상 본 발명을 특정 실시형태를 참조하여 설명하였지만, 이들 실시형태는 단지 본 발명의 원리를 설명하기 위한 것임을 인지할 필요가 있다. 당업자라면 본 발명의 조성물, 장치 및 방법이 다른 방식과 실시형태로 구성되고 구현될 수 있음을 이해할 수 있을 것이다. 따라서, 본 명세서의 설명은 본 발명을 제한하는 것으로 해석되지 않아야 하는데, 다른 실시형태도 첨부된 특허청구범위에 의해 한정된 본 발명의 범위 내에 속하기 때문이다.

Claims (33)

  1. a) 활성 표면상에 도전성 패드들을 갖는 칩을 제공하는 단계;
    b) 열경화성 에폭시 수지를 포함하는 중합성 성분, 10 ppm/℃ 미만의 열팽창계수를 갖는 적어도 50중량%의 실질적으로 투명한 충전제, 광개시제 및 용매 캐리어를 포함하는 보호제 조성물(protectant composition)로 상기 칩의 적어도 일부를 코팅하는 단계로서, 상기 보호제 조성물은 1.5 미만의 요변성 지수(thixotropic index)를 포함하는 단계;
    c) 상기 보호제를 관통하는 비아(via)들이 요망되는 영역들을 마스킹하기 위하여 상기 코팅된 칩을 마스킹하는 단계;
    d) 마스킹되지 않은 영역(unmasked area)들의 상기 보호제 조성물을 부분적으로 가교하기에 충분한 광원에 상기 마스킹된 칩을 노출하는 단계;
    e) 상기 보호제 조성물의 비경화 부분을 제거함으로써 상기 칩의 표면상의 상기 도전성 패드들에 상기 보호제 조성물을 관통하는 비아들을 형성하는 단계;
    f) 상기 비아들을 통해서 상기 칩에 도전성 재료를 도포하는 단계로서, 상기 도전성 재료는 상기 보호제 조성물의 표면으로부터 돌출하는 단계; 및
    g) 상기 도전성 재료를 리플로우하고 상기 보호제 조성물을 열경화하기에 충분한 온도로 상기 칩을 가열시키는 단계를 포함하는 플립 칩 패키지(flip chip package)의 제조방법.
  2. 제1항에 있어서, 상기 a) 단계와 관련하여, 상기 칩은 상기 칩보다 면적이 넓은 임시 기판(temporary substrate)상에 제공되며; 상기 b) 단계 동안, 상기 칩에 인접한 상기 임시 기판의 적어도 일부가 상기 보호제 조성물로 코팅되고; 상기 c) 및 d) 단계 동안, 상기 임시 기판의 코팅된 부분들이 마스킹되고 노출되며; 상기 e) 단계에서, 상기 임시 기판상에 있는 상기 보호제의 비경화 부분이 제거되어 상기 임시 기판에 보호제 코팅을 관통하는 비아들을 제공하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  3. 제2항에 있어서, 상기 칩의 비아들과 상기 임시 기판의 비아들에 상기 도전성 재료를 도포하는 단계를 더 포함하는 플립 칩 패키지의 제조방법.
  4. 제3항에 있어서, 상기 칩의 비아들에 도포된 상기 도전성 재료는 땜납을 포함하고 상기 임시 기판의 비아들에 도포된 도전성 재료는 도전성 페이스트를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  5. 제1항에 있어서, 상기 도전성 재료는 땜납 볼(solder ball)들을 포함하는 것것을 특징으로 하는 플립 칩 패키지의 제조방법.
  6. 제1항에 있어서, 상기 실질적으로 투명한 충전제는 2 ppm/℃ 미만의 열팽창계수를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  7. 제1항에 있어서, 상기 g) 단계 동안 상기 온도는 적어도 120℃인 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  8. 제1항에 있어서, 상기 f) 단계 이전에 플럭스 조성물(flux composition)이 상기 비아들 내에 도포되는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  9. 제1항에 있어서, 상기 e) 단계는 상기 칩을 충돌 분무(impinging spray)에 의해 현상액에 노출하는 단계를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  10. 제1항에 있어서, 상기 b) 단계는 스핀 코팅, 스크린 인쇄 또는 스텐실 인쇄의 적어도 하나에 의하여 수행되는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  11. 제1항에 있어서, 상기 칩은 웨이퍼를 포함하는 복수 개의 칩으로서 제공되는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  12. 제11항에 있어서, 상기 웨이퍼를 다이싱(dicing)하여 개별의 다이(die)들을형성하는 단계를 더 포함하는 플립 칩 패키지의 제조방법.
  13. 제12항에 있어서, 상기 다이싱하는 단계 동안 상기 웨이퍼는 상기 보호제 조성물을 관통하는 시각적 수단(visual means)에 의하여 정렬되는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  14. 제1항에 있어서, 상기 열경화 보호제 조성물의 열팽창계수가 20 ppm/℃ 미만인 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  15. 제1항에 있어서, 상기 c) 단계 이전에 상기 재료는 용매를 제거함으로써 고형 조성물을 형성하는 b-스테이지화(b-staged) 되는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  16. 제15항에 있어서, 상기 b-스테이지화는 120℃를 넘지 않는 온도로 상기 코팅된 칩을 가열함으로써 수행되는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  17. 제1항에 있어서, 상기 실질적으로 투명한 충전제는 용융 실리카를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  18. 제1항에 있어서, 상기 충전제는 0.40㎛보다 큰 평균 입자 크기를 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  19. 제1항에 있어서, 상기 충전제 입자의 5중량% 미만은 0.10㎛ 미만의 입자 크기를 갖는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  20. 제1항에 있어서, 상기 보호제 조성물의 중합성 성분은 에폭시계 재료를 적어도 98% 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  21. 제1항에 있어서, 상기 보호제 조성물의 중합성 성분은 본질적으로 에폭시계 재료로 이루어진 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  22. 제1항에 있어서, 상기 충전제는 굴절률을 가지며, 및 상기 에폭시는 상기 충전제의 굴절률의 10% 이내의 굴절률을 갖도록 선택된 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  23. 제1항에 있어서, 상기 충전제는 상기 보호제 조성물의 총중량을 기준으로 50중량% 내지 약 90중량%의 양으로 존재하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  24. 제1항에 있어서, 상기 충전제는 상기 보호제 조성물의 총중량을 기준으로 65중량% 내지 약 75중량%의 양으로 존재하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  25. 제1항에 있어서, 상기 충전제는 상기 보호제 조성물의 총중량을 기준으로 약 70중량%로 존재하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  26. 제1항에 있어서, 상기 에폭시 수지는 상기 보호제 조성물의 총중량을 기준으로 10중량% 내지 50중량%의 양으로 존재하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  27. 제1항에 있어서, 상기 에폭시 수지는 상기 보호제 조성물의 총중량을 기준으로 25중량% 내지 35중량%의 양으로 존재하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  28. 제1항에 있어서, 상기 에폭시 수지는 상기 보호제 조성물의 총중량을 기준으로 약 10중량%로 존재하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  29. 제1항에 있어서, 상기 용매는 상기 보호제 조성물의 총중량을 기준으로 약 15중량%로 존재하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  30. 제1항에 있어서, 상기 광개시제는 상기 보호제 조성물의 총중량을 기준으로 0.1 내지 2.5중량%의 양으로 존재하는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  31. 제1항에 있어서, 상기 보호제 조성물에는 폴리이미드류 또는 폴리이미드 전구체가 실질적으로 존재하지 않는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  32. 제1항에 있어서, 상기 보호제 조성물에는 폴리이미드류 또는 폴리이미드 전구체가 완전히 없는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
  33. 제1항에 있어서, 상기 보호제 조성물에는 아크릴레이트류가 실질적으로 존재하지 않는 것을 특징으로 하는 플립 칩 패키지의 제조방법.
KR1020117014414A 2008-11-25 2009-11-25 광경화성 재료를 이용한 다이 표면의 보호방법 KR101641608B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11770708P 2008-11-25 2008-11-25
US61/117,707 2008-11-25
US17414709P 2009-04-30 2009-04-30
US61/174,147 2009-04-30

Publications (2)

Publication Number Publication Date
KR20110097885A true KR20110097885A (ko) 2011-08-31
KR101641608B1 KR101641608B1 (ko) 2016-07-21

Family

ID=41796307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117014414A KR101641608B1 (ko) 2008-11-25 2009-11-25 광경화성 재료를 이용한 다이 표면의 보호방법

Country Status (6)

Country Link
US (1) US8568961B2 (ko)
EP (2) EP2359395B1 (ko)
JP (1) JP5318222B2 (ko)
KR (1) KR101641608B1 (ko)
CN (1) CN102224583B (ko)
WO (1) WO2010068488A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180125942A (ko) * 2016-03-29 2018-11-26 타츠타 전선 주식회사 도전성 도료 및 그것을 사용한 차폐 패키지의 제조 방법
KR20210007688A (ko) * 2019-07-12 2021-01-20 (주)엠티아이 웨이퍼 다이싱 가공용 보호 유기 코팅제 조성물 및 이를 포함하는 보호 코팅제

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058726B1 (en) 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN102408679B (zh) * 2011-08-29 2012-12-26 天威新能源控股有限公司 一种环氧树脂复合材料
US8552557B1 (en) * 2011-12-15 2013-10-08 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8664090B1 (en) 2012-04-16 2014-03-04 Amkor Technology, Inc. Electronic component package fabrication method
US9245862B1 (en) * 2013-02-12 2016-01-26 Amkor Technology, Inc. Electronic component package fabrication method and structure
US9484291B1 (en) 2013-05-28 2016-11-01 Amkor Technology Inc. Robust pillar structure for semicondcutor device contacts
US10121573B2 (en) * 2016-01-06 2018-11-06 International Business Machines Corporation Epoxy-based resin system composition containing a latent functionality for polymer adhesion improvement to prevent sulfur related corrosion
CN111394053B (zh) * 2020-03-03 2021-10-26 华南理工大学 一种带助焊功能非流动底部填充胶及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
JP2002513208A (ja) * 1998-04-27 2002-05-08 アルファ・メタルズ・インコーポレーテッド 一体化したフラックス、マスク及びアンダーフィルを備えるフリップフロップ

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4835778A (ko) 1971-09-09 1973-05-26
US3824104A (en) 1973-04-05 1974-07-16 Grace W & Co Washington Res Ce Solder resistant photopolymer composition
US4003877A (en) 1974-05-24 1977-01-18 Dynachem Corporation Photopolymerizable screen printing inks for permanent coatings prepared from aryloxyalkyl compositions
US4376815A (en) 1979-10-22 1983-03-15 Oddi Michael J Method of applying photoresist by screening in the formation of printed circuits
JPH072829B2 (ja) 1987-11-04 1995-01-18 株式会社日立製作所 積層板
US6210862B1 (en) 1989-03-03 2001-04-03 International Business Machines Corporation Composition for photoimaging
JPH04146687A (ja) 1990-10-08 1992-05-20 Nippon Paint Co Ltd ソルダーマスクされた回路基板の製法
US5667934A (en) 1990-10-09 1997-09-16 International Business Machines Corporation Thermally stable photoimaging composition
US5805427A (en) 1996-02-14 1998-09-08 Olin Corporation Ball grid array electronic package standoff design
DE19638630B4 (de) 1996-09-20 2004-11-18 Siemens Ag UV- und thermisch härtbare Gießharzformulierung und ihre Verwendung zum Unterfüllprozeß bei elektrischen und elektronischen Bauelementen
US6114187A (en) 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
US6180696B1 (en) 1997-02-19 2001-01-30 Georgia Tech Research Corporation No-flow underfill of epoxy resin, anhydride, fluxing agent and surfactant
EP1025587A4 (en) 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
US5863813A (en) 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6674158B2 (en) 1998-09-03 2004-01-06 Micron Technology, Inc. Semiconductor die package having a UV cured polymeric die coating
US6066889A (en) 1998-09-22 2000-05-23 International Business Machines Corporation Methods of selectively filling apertures
JP2000200804A (ja) 1998-10-30 2000-07-18 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR100395183B1 (ko) * 1998-11-02 2003-08-21 닛폰 덴키 가부시끼 가이샤 디올 구조를 갖는 중합체 및 이를 사용하는 네가티브 감광성내식막 조성물 및 패턴 형성 방법
TW411514B (en) 1998-11-16 2000-11-11 Taiwan Semiconductor Mfg Method of defining passivation pattern
US6228681B1 (en) * 1999-03-10 2001-05-08 Fry's Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation
US6194788B1 (en) 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6207475B1 (en) 1999-03-30 2001-03-27 Industrial Technology Research Institute Method for dispensing underfill and devices formed
US6376923B1 (en) * 1999-06-08 2002-04-23 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
US6458622B1 (en) * 1999-07-06 2002-10-01 Motorola, Inc. Stress compensation composition and semiconductor component formed using the stress compensation composition
US6245595B1 (en) 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6746896B1 (en) 1999-08-28 2004-06-08 Georgia Tech Research Corp. Process and material for low-cost flip-chip solder interconnect structures
DE19943149A1 (de) * 1999-09-09 2001-04-05 Siemens Ag Verfahren zur Verkapselung von Bauelementen
JP3450236B2 (ja) 1999-09-22 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7138653B1 (en) 2000-06-08 2006-11-21 Micron Technology, Inc. Structures for stabilizing semiconductor devices relative to test substrates and methods for fabricating the stabilizers
US7041533B1 (en) 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
US6611053B2 (en) 2000-06-08 2003-08-26 Micron Technology, Inc. Protective structure for bond wires
KR100377861B1 (ko) 2000-07-07 2003-03-29 한학수 전자소자 또는 칩용 절연성 박막 또는 박막형 패키지를 위한 조성물
US6468832B1 (en) 2000-07-19 2002-10-22 National Semiconductor Corporation Method to encapsulate bumped integrated circuit to create chip scale package
US6537482B1 (en) 2000-08-08 2003-03-25 Micron Technology, Inc. Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography
US6391523B1 (en) 2000-09-15 2002-05-21 Microchem Corp. Fast drying thick film negative photoresist
TWI228639B (en) 2000-11-15 2005-03-01 Vantico Ag Positive type photosensitive epoxy resin composition and printed circuit board using the same
US6506681B2 (en) 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP3619773B2 (ja) 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002201246A (ja) 2000-12-28 2002-07-19 Nippon Pafutemu Kk 硬質プラスチックフォームの製造方法
US6924171B2 (en) 2001-02-13 2005-08-02 International Business Machines Corporation Bilayer wafer-level underfill
JP2001313315A (ja) * 2001-04-25 2001-11-09 Hitachi Ltd 実装用半導体装置とその実装方法
US6732913B2 (en) 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
TW594390B (en) 2001-05-21 2004-06-21 Tokyo Ohka Kogyo Co Ltd Negative photoresist compositions for the formation of thick films, photoresist films and methods of forming bumps using the same
US7057294B2 (en) 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
US6582990B2 (en) 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6551863B2 (en) 2001-08-30 2003-04-22 Micron Technology, Inc. Flip chip dip coating encapsulant
DE10144871A1 (de) * 2001-09-12 2003-03-27 Bosch Gmbh Robert Vergußmasse mit hoher thermischer Stabilität
US6509208B1 (en) 2001-09-14 2003-01-21 Infineon Ag Method for forming structures on a wafer
TW560018B (en) 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US6833629B2 (en) 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US6682872B2 (en) 2002-01-22 2004-01-27 International Business Machines Corporation UV-curable compositions and method of use thereof in microelectronics
US20030164555A1 (en) 2002-03-01 2003-09-04 Tong Quinn K. B-stageable underfill encapsulant and method for its application
US7037399B2 (en) 2002-03-01 2006-05-02 National Starch And Chemical Investment Holding Corporation Underfill encapsulant for wafer packaging and method for its application
US6918984B2 (en) 2002-06-24 2005-07-19 Loctite (R&D) Limited Photocurable adhesive compositions, reaction products of which have low halide ion content
US6998334B2 (en) 2002-07-08 2006-02-14 Micron Technology, Inc. Semiconductor devices with permanent polymer stencil and method for manufacturing the same
US6984545B2 (en) 2002-07-22 2006-01-10 Micron Technology, Inc. Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask
JP3656623B2 (ja) * 2002-08-27 2005-06-08 松下電工株式会社 半導体装置の製造方法及び半導体装置
DE10250621B4 (de) 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
US20060147719A1 (en) 2002-11-22 2006-07-06 Slawomir Rubinsztajn Curable composition, underfill, and method
US6777460B2 (en) 2002-12-23 2004-08-17 3M Innovative Properties Company Curing agents for cationically curable compositions
US7071012B2 (en) 2003-07-05 2006-07-04 Micron Technology, Inc. Methods relating to the reconstruction of semiconductor wafers for wafer-level processing
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
US7560519B2 (en) 2004-06-02 2009-07-14 Lord Corporation Dual-stage wafer applied underfills
US7339272B2 (en) 2004-06-14 2008-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with scattering bars adjacent conductive lines
JP2006057020A (ja) * 2004-08-20 2006-03-02 Nitto Denko Corp 液状エポキシ樹脂組成物
JP4653447B2 (ja) 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7238602B2 (en) 2004-10-26 2007-07-03 Advanced Chip Engineering Technology Inc. Chip-size package structure and method of the same
US7279362B2 (en) 2005-03-31 2007-10-09 Intel Corporation Semiconductor wafer coat layers and methods therefor
JP4613709B2 (ja) 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
US7338842B2 (en) 2005-07-22 2008-03-04 National Starch And Chemical Investment Holding Corporation Process for exposing solder bumps on an underfill coated semiconductor
US7335986B1 (en) 2005-09-14 2008-02-26 Amkor Technology, Inc. Wafer level chip scale package
US7314778B2 (en) 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides
KR100699891B1 (ko) 2006-01-14 2007-03-28 삼성전자주식회사 재배선을 갖는 웨이퍼 레벨 칩 사이즈 패키지 및 그제조방법
US20070284758A1 (en) 2006-05-22 2007-12-13 General Electric Company Electronics package and associated method
US20080169539A1 (en) 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
JP2002513208A (ja) * 1998-04-27 2002-05-08 アルファ・メタルズ・インコーポレーテッド 一体化したフラックス、マスク及びアンダーフィルを備えるフリップフロップ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180125942A (ko) * 2016-03-29 2018-11-26 타츠타 전선 주식회사 도전성 도료 및 그것을 사용한 차폐 패키지의 제조 방법
KR20210007688A (ko) * 2019-07-12 2021-01-20 (주)엠티아이 웨이퍼 다이싱 가공용 보호 유기 코팅제 조성물 및 이를 포함하는 보호 코팅제

Also Published As

Publication number Publication date
EP2359395B1 (en) 2013-08-14
JP5318222B2 (ja) 2013-10-16
CN102224583B (zh) 2014-09-10
KR101641608B1 (ko) 2016-07-21
JP2012510170A (ja) 2012-04-26
EP2359395A1 (en) 2011-08-24
CN102224583A (zh) 2011-10-19
US20110229822A1 (en) 2011-09-22
WO2010068488A1 (en) 2010-06-17
EP2662888A1 (en) 2013-11-13
EP2662888B1 (en) 2016-01-13
US8568961B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
KR101641608B1 (ko) 광경화성 재료를 이용한 다이 표면의 보호방법
KR100718821B1 (ko) 응력 보상 합성물과 이 응력 보상 합성물을 사용하여 형성된 반도체 컴포넌트
KR102560487B1 (ko) 반도체 장치의 제조 방법, 플립 칩형 반도체 장치의 제조 방법, 반도체 장치 및 플립 칩형 반도체 장치
KR20120082773A (ko) 패턴형성 가능한 접착 조성물, 이를 이용한 반도체 패키지, 및 이의 제조방법
JP5721203B2 (ja) アンダーフィル封止剤として有用でありかつリワーク可能な低発熱性の熱硬化性樹脂組成物
KR20060136369A (ko) 이중 단계 웨이퍼 적용 언더필
WO2015138905A1 (en) Methods and compositions for forming solder bumps on a substrate with radiation curable or thermal curable solder flux
JP2016066789A (ja) 配線基板の製造方法、および半導体パッケージの製造方法
US7560519B2 (en) Dual-stage wafer applied underfills
KR20060110217A (ko) 감광성 에폭시 수지 접착제 조성물 및 그의 용도
US9330946B1 (en) Method and structure of die stacking using pre-applied underfill
US9093448B2 (en) Methods for protecting a die surface with photocurable materials
JP4511439B2 (ja) 感光性エポキシ樹脂接着性フィルム
US20100159644A1 (en) Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
JPWO2019044817A1 (ja) ネガ型感光性樹脂組成物、半導体装置および電子機器
JP5557158B2 (ja) フリップチップ接続用アンダーフィル剤、及びそれを用いる半導体装置の製造方法
JP2006321984A (ja) 感光性エポキシ樹脂接着剤組成物とその利用
JP2019158949A (ja) 感光性樹脂組成物および電子装置
JP2019062016A (ja) 半導体装置の製造方法
JP7210978B2 (ja) ネガ型感光性樹脂組成物および半導体装置
JP2003069204A (ja) 感光性フラックス、並びに、これを用いた半田接合部、フリップチップ、半導体パッケージ、及び、プリント配線板、並びに、半導体装置の製造方法
JP6428069B2 (ja) 半導体装置の製造方法、及び仮固定基板
JP2021525458A (ja) 半導体パッケージの製造方法
JP2018151475A (ja) 電子装置の製造方法
JP2018141945A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4