JP2012510170A - 光硬化性材料でダイ表面を保護する方法 - Google Patents

光硬化性材料でダイ表面を保護する方法 Download PDF

Info

Publication number
JP2012510170A
JP2012510170A JP2011537735A JP2011537735A JP2012510170A JP 2012510170 A JP2012510170 A JP 2012510170A JP 2011537735 A JP2011537735 A JP 2011537735A JP 2011537735 A JP2011537735 A JP 2011537735A JP 2012510170 A JP2012510170 A JP 2012510170A
Authority
JP
Japan
Prior art keywords
protective composition
chip
weight percent
present
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011537735A
Other languages
English (en)
Other versions
JP2012510170A5 (ja
JP5318222B2 (ja
Inventor
ラッセル， エー． ステープルトン，
Original Assignee
ロード コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロード コーポレイション filed Critical ロード コーポレイション
Publication of JP2012510170A publication Critical patent/JP2012510170A/ja
Publication of JP2012510170A5 publication Critical patent/JP2012510170A5/ja
Application granted granted Critical
Publication of JP5318222B2 publication Critical patent/JP5318222B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)

Abstract

本発明の第１の態様は、ａ）チップを提供するステップであって、該チップはその活性表面に導電性パッドを有するステップと、ｂ）熱硬化エポキシ樹脂、１０ｐｐｍ／℃未満の熱膨張係数を持つ、少なくとも５０重量パーセントのほぼ透明なフィラー、光開始剤、及び溶剤担体から成る重合可能な成分から成る保護組成物で、チップの少なくとも一部を被覆するステップであって、該保護組成物は、１．５未満のチキソトロピック指数を含むステップと、ｃ）保護組成物を貫通するビアが所望される領域をマスクするために、被覆されたチップをマスクするステップと、ｄ）マスクされたチップを、マスクされていない領域で、保護組成物を部分的に架橋できるくらい十分に、光源に露光するステップと、ｅ）保護組成物の硬化されていない部分を除去し、保護組成物からチップ表面の導電性パッドまで貫通するビアを形成するステップと、ｆ）ビアを通してチップに導電性材料を塗布するステップであって、該導電性材料は、保護組成物の表面から突出するステップと、 ｇ）導電性材料をリフローし、保護組成物を熱硬化するのに十分な温度にチップを加熱するステップと、を含む。

Description

本願は、米国特許法１１９条（ｅ）に基づき、２００８年１１月２５日に出願された、「ダイ表面及びダイパッケージ内の相互接続を保護する紫外線硬化性エポキシ樹脂及び方法」と題する、米国仮出願第６１／１１７７０７及び、２００９年４月３０日に出願された、「ダイ表面及びダイパッケージ内の相互接続を保護する、紫外線硬化性エポキシ樹脂及び方法」と題する、米国仮出願第６１／１７４１４７に基づく優先権を主張するものであり、その開示を本明細書に参考として援用する。
本発明は、超小型電子チップ組立体に関し、具体的には、集積回路ウエハーに光硬化性保護組成物を塗布する方法及び材料に関するものである。
電子部品の表面実装は、自動パッケージ組立システムでよく発達している。集積回路は、トランジスタやダイオードなどのデバイス、及び１つ以上の機能回路を形成するために、導電接続によって接続される、レジスタやコンデンサなどの素子で構成される。これらのデバイスは、チップまたはダイの間の境界線として機能する、ウエハー表面のスクライブラインまたはソー（ＳＡＷ）ストリートの、繰り返される長方形のパターンによって相互に分離される、同一の集積回路のパターンを形成する一連の製作ステップが施される表面を有するウエハー、すなわちシリコンシート上に形成される。製作工程の後半で、ウエハーから個片化されたダイは基板に接合されて、ＩＣパッケージが形成される。
従来のフリップチップ技術は一般に、集積回路ダイの活性側をパッケージ基板またはプリント基板（以下、ＰＣＢと呼ぶ）に付着する組立に関するものである。フリップチップの使用に関して、チップには、回路基板の表面の相互接続領域またはパッドに対応して設計された活性側の場所に位置する、はんだバンプまたははんだボール（以後、「バンプ」又は「はんだバンプ」と呼ぶ）が設けられる。チップは、はんだバンプが基板上のパッドとチップの間に挟まれるように、基板にバンプを登録することによって、実装される。はんだが溶け、流れ、そして基板上のパッドに完全に接触する組立体の箇所に熱が加えられる（リフローと呼ばれる）。冷却時にはんだは硬化し、それによって、フリップチップは基板の表面に実装される。従来のアンダーフィル材は、いくつかの特徴ある手法で使用され、実装されたチップに適用され、化学攻撃、湿度、放射、空中の汚染物ならびに輸送中や使用中に直面する機械的衝撃、振動及び温度サイクルに対するチップの保護を提供する。従来のキャピラリーフリップチップアンダーフィル工程には、チップと回路基板の位置合わせ、フラックスの分配、はんだリフロー、フラックス洗浄、アンダーフィルの塗布、アンダーフィルの流入及び硬化が含まれる。
チップパッケージに使用されるアンダーフィル材は、チップ及びパッケージ又は基板を相互に接続するはんだ接合を、湿度や汚染などの環境要因から保護し、そして機械的応力を再分配する機能を果たし、それによって、デバイスの寿命を延ばす。湿度及びその結果として生じる金属の相互接続の腐食からの保護が、チップに提供される。しかしながら、不適切な接着剤の選択は、収縮、層間剥離、加水分解不安定、腐食及びアンダーフィルによる汚染などのいくつかの状態において、フリップチップパッケージの欠陥につながることがある。
チップのアンダーフィル材は、チップ、相互接続、アンダーフィル及び基板間の異なる熱膨張係数によって、接着面の間に応力が与えられることを避けることができるように設計されている。応力による故障の状態は、基板が有機で、そしてデバイスが大きくなるにつれて、より頻繁に見られるようになる。チップのアンダーフィルは、はんだマスクで被覆されている、又は被覆されていない基板；金属合金又は有機相互接続；及び、典型的にはシリコン又はその他の無機種から成り、有機保護層で被覆されている、又は被覆されていない集積回路ダイ(チップ)への付着機能を提供しなければならない。
電子部品をパッケージする２つの主要な方法の内の１つにおいて、部品は、それらが実装される基板の同じ側にはんだ付けされる。これらのデバイスは“表面実装”であると言われる。従来の２種類のアンダーフィル材は、キャピラリーフロー及び「ノーフロー」タイプの表面実装デバイスに、実際に使用される。これらの技術の詳細の説明は、文献で見つけることができる。例えば、ジョー Ｈ．ロー著、ＤＣＡ,ＷＬＣＳＰ及びＰＢＧＡ組立てのための低コストフリップチップ技術、ＭｃＧｒａｗ−Ｈｉｌｌ出版，２０００年発行を参照されたい。これらの技術はどちらも、熱は典型的に、液状熱硬化性配合物の硬化又は、組立体への固体薄膜の積層の何れかに使用される。真空は、システムから空気の細孔を除去するために、時々使用される。アンダーフィルは、典型的には、１チップ化やチップオンボードの表面実装（ＳＭＴ）組立ラインに適用される。従来のフロー及びノーフローアンダーフィルの使用には、ＳＭＴラインにいくつかのステップが必要であり、そしてこの工程はたいてい、これらの超小型電子部品組立ラインの欠点である。
フリップチップ型電子部品パッケージは、衝撃や熱応力に対する感受性の影響を受ける。これらの部品は、典型的には、電気的相互接続（はんだバンプなどの）又はシリコン上の誘電体層では機能しない。アンダーフィルは、典型的には、はんだ接合を固定し、シリコンダイの過大な応力及び／又は腐食環境への露出から保護する。
電気的相互接続が行われた後に、硬化されていない液体アンダーフィルは、典型的には分注され、そして硬化されて、ダイと基板の間に機械的結合を提供する。アンダーフィルはまた、はんだとダイを機械的に支持し、最も欠陥が生じがちな領域から遠くへ応力を移す。
別のタイプのアンダーフィルは、ウエハー適用はんだ支持被覆であり、これは、アンダーフィルのように、はんだを支持し、ダイを補強するものである。しかし液体アンダーフィルとは異なり、ウエハー適用はんだ支持被覆は、ダイと基板の間に接着状態を形成しない。ウエハー適用はんだ支持被覆はまた、典型的にはウエハーレベルで（ダイシング前に）、ダイを基板へ接着する前に塗布される。
ウエハーレベルのはんだ支持材料の被覆には、いくつかの方法がある。１つは、ウエハーを支持材料で均一に被覆し、レーザードリル又は紫外線照射によって、被覆にパターンを開ける方法である。その後、穴にははんだを充填し、電気的相互接続を生成する。この方法は、位置合わせが困難である、つまり、不透明な被覆材がウエハーの表面全体を覆い、穿孔又は紫外線照射ツールの位置合わせを困難にする。さらなる問題は、効率的なはんだ付けのための、パターン化された穴の中の残留物の洗浄に関するものである。
さらに、不動態皮膜及びその他の半導体ダイ被覆は一般に、物理的な損傷や環境汚染に対するバリアとして使用される。半導体デバイスの製造において、ウエハーの上面全体は、最後の金属層の形成に続き、しばしば不動態皮膜で被覆される。不動態皮膜は、組立てとパッケージング中のダイに対する損傷を最小限に抑える、絶縁保護層である。不動態皮膜は、リンケイ酸ガラスや窒化ケイ素などの無機化合物や、ポリイミドなどの有機化合物から構成することができる。ポリイミドフィルムは、液体ポリアミド酸前駆体として、ウエハー上にスピン塗布される。高温硬化中又は光開始剤の助けをかりて、ポリアミド酸は、イミド化と呼ばれる化学変化を起こし、これにより、ポリアミド酸は固体のポリイミド膜になる。
さらに誘電体層は、ダイ上の種々の電気部品を分離し、電気的な絶縁機能を提供するために設けられる。誘電体層を貫通してビアが形成され、標準の光レジスト処理によって、チップパッケージの種々の層を通して電気的相互接続が確立できるようにする。
本発明の第１の態様では、フリップチップパッケージの製造方法は、ａ）チップを提供するステップであって、該チップはその活性表面上に導電性パッドを有するステップ、ｂ）熱硬化エポキシ樹脂、１０ｐｐｍ／℃未満の熱膨張係数を持つ、少なくとも５０重量パーセントのほぼ透明なフィラー、光開始剤、及び溶剤担体から成る重合可能な成分から成る保護組成物で、チップの少なくとも一部を被覆するステップであって、該保護組成物は、１．５未満のチキソトロピック指数を含むステップ、ｃ）保護組成物を貫通するビアが所望される領域をマスクするために、被覆されたチップをマスクするステップ、ｄ）マスクされたチップを、マスクされていない領域で、保護組成物を部分的に架橋できるくらい十分に光源に露光するステップ、ｅ）保護組成物の硬化されていない部分を除去し、保護組成物からチップ表面の導電性パッドまで貫通するビアを形成するステップ、ｆ）ビアを通してチップに導電性材料を塗布するステップであって、導電性材料は、保護組成物の表面から突出するステップ、及びｇ）導電性材料をリフローし、保護組成物を熱硬化できるくらいの温度にチップを加熱するステップを含む。
本発明の別の態様では、本方法は、チップが置かれる仮基板をさらに含む。本方法では、チップは、チップよりも領域の大きな仮基板上に設けられ、ステップｂ）の間、チップに隣接する仮基板の少なくとも一部は、保護組成物で被覆され、ステップｃ）とｄ）の間、仮基板の被覆された部分は、マスクされ、そして露光され、ステップｅ）では、仮基板の保護材の硬化されていない部分は除去され、保護材被覆から仮基板へ貫通したビアが設けられる。本発明の本態様のさらなる実施形態では、導電性材料をチップのビアと仮基板のビアに塗布する、さらなるステップが追加される。本発明のさらなる別の実施形態では、チップのビアに塗布される導電性材料は、はんだを含み、仮基板のビアに塗布される導電性材料は、導電性ペーストを含む。
本発明のさらなる実施形態では、導電性材料ははんだボールから成る。本発明のさらなる実施形態では、ほぼ透明なフィラーは、２ｐｐｍ／℃未満の熱膨張係数を含む。 本発明のさらなる実施形態では、ステップｇ）において、温度は少なくとも１２０℃である。 そして本発明のまたさらなる実施形態において、ステップｆ）の前に、ビアにフラックス組成物が塗布される。そして本発明のまたさらなる実施形態において、ステップｅ）は、衝突噴霧によって現像液にチップを露光するステップを含む。
本発明の別の実施形態では、ステップｂ）は、スピンコーティング、スクリーン印刷又はステンシル印刷の内の少なくとも１つによって達成される。本発明のさらなる実施形態では、チップは、ウエハーを構成する複数のチップとして提供される。本発明のさらなる実施形態では、本方法は、個々のダイを形成するための、ウエハーをダイシングするステップをさらに含む。本発明の別の実施形態において、ダイシングステップの際に、ウエハーは保護組成物による目視の手段によって、位置合わせされる。
本発明の一実施形態において、熱硬化性保護組成物の熱膨張係数は、２０ｐｐｍ／℃未満である。本発明の別の実施形態において、ステップｃ）の前に、材料はｂステージ化され、溶剤を除去することによって、固体組成物が形成される。本発明のさらなる実施形態では、ｂステージ化は、被覆されたチップを１２０℃以下の温度に加熱することによって、達成される。
本発明のさらなる実施形態では、ほぼ透明なフィラーは、石英ガラスから成る。本発明の好適な実施形態では、フィラーは、０．４０ミクロンよりも大きな平均粒径から成る。本発明の最も好適な実施形態では、５重量パーセント未満のフィラーの粒径は、０．１０ミクロン未満である。
本発明のさらに別の実施形態では、保護組成物の重合可能な成分は、少なくとも９８パーセントのエポキシ系材料を含む。本発明のさらなる実施形態では、保護組成物の重合可能な成分は、本質的にエポキシ系材料から成る。
本発明の好適な実施形態では、フィラーは屈折率を持ち、エポキシ樹脂は、フィラーの屈折率の１０パーセント以内の屈折率を持つように選択される。本発明の別の実施形態では、フィラーは、保護組成物の総重量に基づき、５０重量パーセントから約９０重量パーセントの量で存在する。本発明のより好適な実施形態では、フィラーは、保護組成物の総重量に基づき、６５重量パーセントから約７５重量パーセントの量で存在する。本発明の最も好適な実施形態では、フィラーは、保護組成物の総重量に基づき、約７０重量パーセントで存在する。
本発明の別の実施形態では、エポキシ樹脂は、保護組成物の総重量に基づき、１０重量パーセントから５０重量パーセントの量で存在する。本発明のさらなる実施形態では、エポキシ樹脂は、保護組成物の総重量に基づき、２５重量パーセントから３５重量パーセントの量で存在する。本発明のさらなる実施形態では、エポキシ樹脂は、保護組成物の総重量に基づき、約１０重量パーセントで存在する。
本発明の一実施形態では、溶剤は、保護組成物の総重量に基づき、約１５重量パーセントで存在する。そして本発明の別の実施形態では、光開始剤は、保護組成物の総重量に基づき、０．１から２．５重量パーセントの量で存在する。
本発明の好適な実施形態では、保護組成物にはポリイミド又はポリイミド前駆体がほぼ存在せず、本発明の最も好適な実施形態では、保護組成物には、ポリイミド又はポリイミド前駆体が全く存在しない。さらに、本発明の別の好適な実施形態では、保護組成物にはアクリル酸エステルがほぼ存在しない。
このように、下記に示す詳細の説明がより良く理解され、本発明の従来技術への貢献がより良く認識されるように、本発明のより重要な特徴の概要を、いくぶん幅広く説明した。以下に説明され、本明細書に添付する請求項の対象を形成する、本発明の付加的な特徴が明らかにある。この点において、本発明のいくつかの実施形態を詳しく説明する前に、本発明は、その用途において、下記の説明に示す部品の構造や配置に限られるものではないことを理解されたい。本発明は、他の実施形態も可能であり、種々の方法で実施及び実行することができる。
また、本明細書の表現や用語は、説明の目的のためのものであり、どのような点も制限するものと考えてはならない。当業者であれば、本開示に基づき、本開発のいくつかの目的を実行するための他の構造、方法及びシステムを示すための基礎として容易に利用することのできる概念を理解するだろう。本請求項を、本発明の趣旨及び範囲から逸脱しない限り、このような物と同等の構造を含むものとみなすことは、重要である。
本発明の第１の態様では、光硬化性エポキシ樹脂のマイクロエレクトロニクス保護組成物を提供し、これは、応力バッファ及び電気的に孤立した材料として、ウエハーの表面に塗布することができる。単独の材料は、感光性ポリイミド、成型化合物、パートアンダーフィル（ｐａｒｔ−ｕｎｄｅｒｆｉｌｌｓ）などの多重誘電体に代わることができる。
本発明の一実施形態では、該保護組成物は、光硬化性エポキシ樹脂、ほぼ透明なフィラー、溶剤担体及び光開始剤から成り、該保護組成物はほぼ透明である。
本発明で用いられる保護組成物材料は、感光性及び熱硬化性の可能なものから成る。よって本材料は、紫外線又はその他の光放射に露光されると、少なくとも一部が硬化又はゲル化し、リフロー工程中に加熱されると、より完全に硬化する、すなわち固くなる。
本発明の一実施形態では、保護組成物は、光学透明そして紫外線透明、又はほぼ透明な材料より成る。マスキング／ビア形成ステップでは、光開始剤によって、適切な硬化が確保できるような、紫外線透明度を持つことが望ましく、光学透明性は、紫外線露光及びはんだボール落下のウエハーダイシング、並びにマスク位置合わせの、視覚的な位置合わせを補助することが望ましい。本発明の本目的において、「ほぼ透明」とは、塗布される材料の厚さが５０μｍにおいて、光照明に露光されると硬化し、識別及び位置合わせのために、基板の特徴が材料を通して見ることのできる、保護材料を含むことを意味している。
保護組成物の成分は、透明性の必要性及び、通常の使用温度で周囲の材料の熱膨張係数と一致させる要望によって、選択される。エポキシ樹脂は、一般に、５０〜８０ｐｐｍ／℃の範囲の熱膨張係数を持っているが、シリコンダイの熱膨張係数は約２．８ｐｐｍ／℃である。このように、保護組成物の熱膨張係数をできるだけ低減して、相互接続の熱膨張係数と一致させるように、大変熱膨張係数の低いフィラーを用いることが好適である。本発明の好適な実施形態では、保護組成物は、室温又は室温前後で、２０ｐｐｍ／℃未満の熱膨張係数を有する。
本発明の別の好適な実施形態では、保護組成物は、ウエハーへの材料のスピンコーティング又は印刷を可能にする、粘性及びチキソトロピー性を有している。所望されるチキソトロピー性は、チキソトロピック指数によって最適に測定される。ここでチキソトロピック指数は、室温（約２０℃）における、１０／ｓのせん断率での粘度に対する、１／ｓのせん断率での粘度の比率である。本発明の好適な実施形態では、チキソトロピック指数は１．５未満であり、本発明の最も好適な実施形態では、チキソトロピック指数は１．３未満である。
ほぼ透明なフィラーは、有機でも、無機でも、その混合でもよい。本発明で使用するフィラーは、紫外線硬化剤を干渉せず、保護材の光画定のためにマスクの位置合わせが可能となるように、紫外線透明及び光学透明なものより成る。さらに、本発明での使用に適切なフィラーは、熱伝導性はあるが、導電性はない、すなわち、低誘電体である。さらに、本発明の好適なフィラーは、好適にはゼロ又はマイナスにできるだけ近い熱膨張係数を有する。このため、結晶構造のフィラーは特に好適である。本発明の最も好適な実施形態では、フィラーの熱膨張係数は、１０ｐｐｍ／℃未満であり、より好適には、５ｐｐｍ／℃未満、最も好適には、２ｐｐｍ／℃未満である。
最も好適なフィラーは、１００μｍの厚さの膜が、７０重量パーセントのフィラーを含む光硬化性組成物の光硬化によって生成され、５００ｎｍ〜２００ｎｍの紫外線光の広帯域露光波長がその膜上に照射される場合に、フィラーを含まない同じ厚さの制御膜を通って伝達される光の量に対して、光の少なくとも４０パーセントが膜を通して伝達されるように、紫外線透明なものを含む。
本発明の一実施形態では、フィラーは二酸化ケイ素から成る。二酸化ケイ素は、非導電性フィラーが所望される用途において、好適である。本発明の別の実施形態では、適切なフィラーには、ダイアモンド、石英、炭化ケイ素、ほぼ透明な金属酸化物、酸化ジルコニウムなどがある。
本発明の一実施形態では、フィラーは、０．４０ミクロン〜約３０ミクロンの平均粒径より成る。本発明のより好適な実施形態では、フィラーは、０．６ミクロン〜５．０ミクロンの平均粒径より成る。本発明の別の実施形態では、チキソトロピーへの悪影響のため、極小のフィラーを避けることは好適であり、５重量パーセント未満のフィラー粒子は、０．１０ミクロン未満である。
好適には、フィラーは、保護組成物の総重量に基づき、５０重量パーセント〜約９０重量パーセントの量で存在し、より好適には、フィラーは、保護組成物の総重量に基づき、６５重量パーセント〜約７５重量パーセントの量で存在する。本発明の最も好適な実施形態では、フィラーは、保護組成物の総重量に基づき、約７０重量パーセントで存在する。
光硬化性エポキシ樹脂は、オキシラン官能基が存在することを特徴とする、周知の高分子材料であり、誘導カチオン重合メカニズムによって硬化可能である。適切な光硬化性エポキシ樹脂には、脂環式エポキシ単量体、オリゴマー又はそれらの組み合わせがある。
本発明の一実施形態では、光硬化性エポキシ樹脂は、ビスフェノールＡ及びビスフェノールＦの単官能基及び多官能基のグリシジルエーテル、脂肪族及び芳香族のエポキシ樹脂、飽和及び不飽和のエポキシ樹脂、脂環式エポキシ樹脂及びそれらの組み合わせより構成することができる。別の適切なエポキシ樹脂は、エポキシノボラック樹脂であり、これは、フェノール樹脂とエピクロルヒドリンの反応によって生成される。好適なエポキシノボラック樹脂は、ポリ（フェニルグリシジルエーテル)-co-ホルムアルデヒドである。その他の適切なエポキシ樹脂には、一般的に、ビフェニル樹脂とエピクロルヒドリンの反応によって生成される、ビフェニルエポキシ樹脂；ジシクロペンタジエンフェノールエポキシ樹脂；ナフタレン樹脂；エポキシ官能基ブタジエン・アクリロニトリル共重合体；エポキシ官能基ポリジメチルシロキサン；及び上述のものの混合物がある。非グリシジル・エーテル・エポキシドも使用することができる。適切な例には、環状構造とエステル結合の一部の２つのエポキシド基を含む、3,4-エポキシシクロヘキシルメチル-3,4-エポキシシクロヘキサン・カルボキシレート；２つのエポキシド基を含み、その内の１つは環状構造の一部である、ビニルシクロヘキセン・ジオキシド；3,4-エポキシ-6-メチル・シクロヘキシル・メチル-3,4-エポキシサイクロヘキサン・カルボン酸；及びジシクロペンタジエン・ジオキサイドがある。
保護組成物のエポキシ成分は、溶剤の親和性、融解／軟化温度、基板への接着、硬化係数、硬化ＣＴＥよびイオン性残基のために選択される。ほとんどの超小型電子の用途においては、接着とイオン性残基は最も重要なパラメーターである。さらに、本発明で選択又は使用されるエポキシ樹脂は、紫外線及び可視光に対してほぼ透明でなくてはならない。
本発明の好適な実施形態では、エポキシ樹脂は、組成物の透明度をより高めるために、硬化時にフィラーの屈折率と一致する屈折率を持つように、選択される。本発明の１つの好適な実施形態では、約１．４６の屈折率を持つシリカが、フィラーとして選択される。本実施形態では、樹脂の屈折率は、好適には１．４〜１．７であり、より好適には１．５未満である。
このように、本発明の好適な実施形態では、エポキシ樹脂の屈折率とフィラーの屈折率は、相互に１０パーセント以内、より好適には、７パーセント以内、よりさらに好適には、５パーセント以下となるように、選択される。
本発明の一実施形態では、エポキシ樹脂は、硬化されていない材料の総重量に基づき、１０〜５０重量パーセント、好適には、２５〜３５重量パーセントで存在し、より好適には、エポキシ樹脂は、硬化されていない材料の総重量に基づき、約１０重量パーセントで存在する。
本発明の一実施形態では、エポキシ及び光開始剤成分以外には、著しい量の重合可能な成分が保護組成物に存在しないことが好適である。よって、保護組成物の重合可能な成分は、少なくとも９８パーセントのエポキシ材を含む。本発明のより好適な実施形態では、保護組成物には、ポリイミド又はポリイミド前駆体はほぼ、あるいは全く含まれない。本発明の別の実施形態では、保護組成物には、アクリル酸エステルはほぼ、あるいは全く含まれない。
本発明の一実施形態では、光開始剤は、エポキシ樹脂を所望の波長で部分的に架橋するように選択される。保護組成物材料が紫外線又はその他の光照射の影響下で重合する場合、該材料は、周囲温度で固体又は固いゲル状又はペースト状から、好適には、タックフリーの表面を持つ、溶解できない少なくとも部分的に架橋された固体に変換される。この少なくとも部分的に架橋された固体は、熱可塑性物質として残る。つまり、完全に熱硬化されるまでは、熱液状化可能な状態である。
これらの光開始剤は、特定の波長の光に露光すると、反応性カチオンを放出する。一般には、このような光開始剤は、好適には、カチオンの中心原子として、硫黄又はヨウ素を含む、有機オニウム塩から成る。本発明の一実施形態では、光開始剤は、ジアリールヨードニウム塩、トリアリールヨードニウム塩、及びこれらの混合のうちの少なくとも１つを含む。１つの適切な光開始剤は、トリアリールスルホニウムヘキサフルオロリン酢酸を含む。好適な光開始剤は、低残留イオンを有し、ほぼ毒性の問題がないものより成る。
本発明の一実施形態では、光開始剤は、保護組成物の総重量に基づき、０．１〜２．５重量パーセントの量で存在する。本発明のより好適な実施形態では、光開始剤は保護組成物の総重量に基づき、０．５〜１．５重量パーセントの量で存在する。
被覆温度を約１２０℃以上に上げない化学光源はどれも、保護組成物の固い液状化ゲルへの光硬化凝固を実行するために、使用することができる。紫外線光並びにＲＳ型太陽灯、カーボンアーク灯、キセノンアーク燈、水銀灯及びハロゲン化タングステン灯などの他の形態は、最も容易に用いられる。放射エネルギーは、点光源又は平行光線の形態のものから放射することができる。しかしながら、発散ビームもまた、化学光源として使用可能である。１００〜２４００ｍＪ／ｃｍ２の範囲の紫外線露光量は、必要な硬化の深さを提供するのに有効である。本発明の好適な実施形態では、保護組成物はタックフリーの表面に光硬化される。硬化期間は、紫外線源、光硬化成分の濃度などの、適切な選択に合わせて、調節することができる。
本発明の実施形態では、適切な溶剤には、約１００℃〜２５０℃の通常の処理温度で蒸発するような、適切な揮発性のものが含まれる。適切な溶剤には、1-メトキシ-2-プロパノール、酢酸メトキシプロパノール、酢酸ブチル、メトキシエチルエーテル、メタノール、エタノール、イソプロパノール、エチレングリコール、メチルエチルケトン、シクロヘキサノン、ベンゼン、トルエン、キシレン及びエチルセロソルブ、酢酸エチル、酢酸セロソルブ、酢酸ブチルセロソルブなどのセロソルブ、酢酸カルビトール、酢酸ブチルカルビトール、ならびにこれらの組み合わせなどの、１つ以上の有機溶剤を含むことができる。本発明の好適な実施形態において、溶剤は、メチルイソブチルケトン（ＭＩＢＫ）、アセトン及びメチルエチルケトン（ＭＥＫ）などの、ケトン系溶剤より成る。
本発明の好適な実施形態では、保護組成物をウエハー又はダイに塗布した後で、「ｂステー化」としても知られる、半固体の保護組成物を形成するために、溶剤が抽出される。本発明の一実施形態では、ｂステージ化中に、ほぼ全ての溶剤が除去されるが、トレース量は保護組成物の中に依然として残る。最も重要なことには、このステップの間、保護組成物に塗布された液体又はペーストは、固体組成物を形成するために十分に乾燥される。
本発明の一実施形態では、溶剤は、硬化されていない材料の総重量に基づき、１０重量パーセント〜２０重量パーセントの量で存在し、より好適には、保護組成物の総重量に基づき、約１５重量パーセントで存在する。
本発明のさらなる実施形態では、二次フィラー、湿潤剤、増感剤、チキソトロピー剤、接着促進剤及びその他の添加剤などのその他の成分を、任意選択で存在させてもよい。
本発明のさらなる態様では、硬化性材料には、ポリイミド又はポリイミド前駆体がほぼ存在しない。本発明のさらなる態様では、硬化性材料には、ポリイミド又はポリイミド前駆体が完全に存在しない。
本発明の種々の実施形態の保護組成物は、ウエハーレベルのチップ製造において、特別の有用性を持つ。さらに、本発明の材料及び方法は、多くのフリップチップ製造工程で有用性を持ち、そのうちのいくつかは、本明細書において好適であり、ここに概要を説明する。光硬化性材料は、低い硬化応力やカスタマイズ可能な、ＣＴＥ、係数、Ｔｇ、及び接着のような、機械的性質を持つことによって、これらの恩恵を達成する。
従来のポリイミド（ＰＩ）とは異なり、本発明の保護組成物は、好適には２０μｍ〜２００μｍ、そして最も好適には、２５μｍ〜６０μｍの間の厚さの被覆として、適用することができる。さらにこの材料は、ポリイミド層の代わりとすることができ、アンダーフィルの特性も提供することができる。本発明の一実施形態では、間に金属トレースを適用した、多数積層を使用することができ、これにより、この材料は再分配層として使用することができる。この技術により、該材料は、高密度の電子トレースの成形材料又は３Ｄパッケージへの埋め込みに、特に有用である。
周知のはんだ技術と組み合わせることにより、この材料はまた、ウエハー塗布アンダーフィルなどの、応力バッファ被覆の代わりとなることもできる。新しく被覆した材料の表面、中央又は下に、はんだバンプ形成のためのビアを形成することができる。これらのビアは、特定の用途で所望される、どのような形状でもサイズでもよい。
保護組成物は、ポリイミドのような既存の誘導体技術と組み合わせて、共生的な恩恵を与えることができる。一例として、ＰＩ再分配層(ＲＤＬ)を使ったチップスケールパッケージ（ＣＳＰ）があり、これは、最終パッシベーション層としての保護組成物に結合される。このように、保護組成物の主な目的は、ＰＩの表面の銅トレースを保護することである。はんだバンプの部位がＰＩ ＲＤＬ表面に生成されると、保護組成物は、一部アンダーフィルとして、機械的な機能を満たすこともできる。逆の積層も行うことができ、その場合には、ＰＩは、金属トレース保護組成物誘電体の保護層として使用される。この材料によって可能となるさらなる設計に、異なる点ではんだ相互接続のインターフェースとなる、多数積層がある。一例として、はんだは非ＰＩ画定ダイパッドと相互接続し、エポキシ樹脂がはんだを封入する。
本発明の好適な実施形態では、フリップチップパッケージの製造方法が提供される。先ず、その活性表面に導電性パッドを有する、チップ又はダイが提供される。ダイはウエハー上に形成され、よって、ダイは個々に個片化及び処理されるか、あるいは、ウエハーレベル処理のためにウエハーに接着されたままである。本発明の好適な実施形態では、本方法は、ダイの個片化前の、ウエハーレベルで行われる。しかしながら、当業者であれば、本発明の材料及び方法は、個々のダイ又は同時に複数のダイで、ウエハーレベルで用いることができると理解するだろう。
本発明の一実施形態では、光硬化性保護組成物はウエハーに、スピンコーティング、印刷、噴霧、ステンシルの中の少なくとも１つ、又は既知の接着膜塗布技術によって塗布される。本発明の好適な実施形態では、保護組成物は粘液として、ウエハーを２０μｍ以上、好適には、塗布するはんだボール未満の所定の厚さに被覆するように、スピンコートされる。
本発明の別の実施形態では、保護組成物はダイにスクリーン印刷又はステンシル印刷され、該組成物がダイ表面の所定の場所に選択的に塗布されるようにする。例えば、ソーストリート、位置合わせマーク、電気的相互接続パッド、予めバンプの形成された領域及びエッジ除外領域などのように、特定の領域を成分のないままにしておくことができる。このようにして、ダイに塗布する保護組成物の量は、不要な保護組成物を除去する、その後の必要性に応じて、低減させることができる。
本発明の別の実施形態では、ウエハー上の成分を固めるために、保護組成物から溶剤を除去する。溶剤は、周囲温度での空気の乾燥、及び／又は、真空下で除去することができる。しかしながら、本発明の好適な実施形態では、被覆されたウエハーを加熱して溶剤を出す。エポキシ樹脂の熱硬化が始まるほどに材料を加熱しないよう、注意しなければならないが、温度が１２０℃以下、好適には１００℃以下に保たれると、エポキシ樹脂の過度な硬化を避けることができる。溶剤を完全に除去した後、状態はｂステージにあるということができ、所望であれば、次の処理の前に、より長時間保管することができる。
本発明の別の実施形態では、ｂステージの保護組成物はマスクされ、保護組成物を貫通するビアや経路が所望される領域に、シャドーイングが提供される。ウエハーはその後、光開始剤の作用により、マスクされていない領域で、保護組成物を部分的に架橋するのに十分なくらい光源に露光される。光開始剤のタイプと数量の選択は、特定の使用に適するように、硬化プロファイルを合わせる。保護組成物の露光部分は、少なくとも部分的に架橋されており、マスクされた部分は硬化されないまま、除去することができる。
保護組成物の硬化されていない部分の除去は、いくつかの方法によって達成することができる。本発明の一実施形態では、材料を現像液に露光するか、または硬化されていない材料を洗い流すことのできる溶剤洗浄によって、ビアを露光する。現像液を噴霧するか、あるいは、ウエハーを溶液に浸してもよい。本発明の別の実施形態では、保護組成物の硬化されていない部分を除去するために、超音波振動が用いられる。本発明の好適な実施形態では、保護組成物の全体の厚さを貫通してビアが形成され、チップの活性表面上の導電性パッドが露光される。
ビアが一旦形成されると、はんだボールまたはその他の導電性材料を既知の方法によって、ビアに塗布することができる。本発明の好適な実施形態では、はんだの塗布前に導電性パットにフラックス材料を置くことができる。それからはんだボールをビアに、好適には、はんだボールの少なくとも一部が保護組成物の表面上に延在するように、位置させる。はんだボールを適所に設置して、はんだをリフローし、保護組成物の硬化を完了させるのに十分な温度まで、ウエハーを加熱する。
光硬化固体の十分なリフローを提供するために、はんだのリフローステップまで、ウエハーまたはダイ上の光硬化固体被覆の熱硬化系の前進はない。本発明の一実施形態では、既知の潜在性熱促進剤を任意選択で用いて、エポキシ樹脂の硬化を調節することができる。 熱硬化開始の最低温度は、エポキシ樹脂成分の選択に応じて予め定められ、好適には、１２０℃以上の温度ではんだリフローが開始された後に生じる。好適には、保護組成物の熱硬化開始の最低温度は、１２０℃〜２２５℃の範囲である。熱硬化開始の温度は、約２８０℃以下でなくてはならない。熱硬化の開始は、典型的には、共晶はんだの場合には２５０℃、鉛フリーはんだの場合には３００℃である、リフローのピーク温度に近すぎてはならない。典型的なはんだリフローにかかる時間は、３〜４分であり、保護組成物は典型的にはピーク温度に３０秒未満曝される。１２０℃以下で始まった熱硬化は、不適切な保護組成物の液状化とフローを招く。
本発明の別の実施形態では、ウエハーをさらに処理して、ダイ／チップを個片化し、そしてそれらを基板に実装することができる。保護組成物は透明なので、ダイシング工程で特に有用である。これによって、ウエハーが切断される前に、ウエハー／ダイの適切な位置合わせの目視による確認が可能となり、これによって、切断エラーやダイへの損傷の可能性を防ぐことができる。
本発明の代替態様では、フリップチップパッケージの製造方法が提供され、本方法は、はんだボールを、切断されていないウエハーの一部であるか、または一部でないダイへ適用するステップと、光硬化性保護組成物でダイ／ウエハーを被覆するステップと、被覆されたウエハーをマスクして、はんだボールのない領域に露光するステップと、マスクされたウエハーを紫外線光源へ露光して、露光領域で保護組成物を硬化するステップと、露光され、被覆されたウエハーを現像して、コーティングの硬化されていない部分を除去し、はんだボールを露光するステップとを含む。
この工程の利点は、はんだボールはすでにコーティングから突出しているので、マスクの位置合わせが容易になることである。さらに、一旦露光されると、洗浄される材料の量がかなり低減され、残留物を抑制する機会が少なくなる。
本発明の第１の例示的実施形態では、配合１の光硬化性保護組成物が提供される。
配合１
成分 重量（ｇ）
エポキシ樹脂 ６２．０１
シリカ (最大２５μｍ) １８８．３
湿潤剤 １．２１
トリアリールスフホニウム・
ヘキサフルオロアンチモン酸塩 <*> １．５０
ジブチルアセテート (溶剤) ３５．０
総重量 ２８８．０２ｇ
* (５０％グリコールアセテート)
配合１の保護組成物は、溶剤を除去するためにＢステージ化され、次いで紫外線照射に露光して材料を光硬化し、続いてリフローオーブン状態を模倣するために焼付けサイクルを行い、材料の熱硬化性工程を完了する。下記の表に詳細を示すように、物理的特性を測定する。
特性 測定値
Ｔｇ ９５℃
ＣＴＥ（Ｔｇ以下） １３ｐｐｍ／℃
ＣＴＥ（Ｔｇ以上）) ５１ｐｐｍ／℃
係数 （−４０℃） １６．６Ｇｐａ
係数 （１００℃） １２．０Ｇｐａ
引張係数 （２５℃） ３．９Ｇｐａ
引張強度 ２３ＭＰａ
伸び ０．９０パーセント
ダイせん断接着力 ＞１６００ｐｓｉ
本発明を特定の実施形態を参照して説明してきたが、これらの実施形態は、本発明の原理を単に説明するものであると認識されたい。当業者は、本発明の組成物、装置及び方法は、他のやり方や実施形態で構築され、実行できることを理解されよう。従って、本明細書の説明は、本発明を制限するものとみなされてはならず、また、その他の実施形態もまた、添付の請求項によって定められる、本発明の範囲に属する。

Claims (33)

  1. フリップチップパッケージの製造方法であって、
    ａ）チップを提供するステップであって、該チップは、その活性表面に導電性のパッドを有するステップ、
    ｂ）熱硬化エポキシ樹脂、１０ｐｐｍ／℃未満の熱膨張係数を持つ、少なくとも５０重量パーセントのほぼ透明なフィラー、光開始剤及び溶剤担体から成る重合可能な成分から成る保護組成物で、チップの少なくとも一部を被覆するステップであって、該保護組成物は、１．５未満のチキソトロピック指数を含むステップ、
    ｃ）前記保護組成物を貫通するビアが所望される領域をマスクするために、被覆されたチップをマスクするステップ、
    ｄ）前記マスクされたチップを、マスクされていない領域で、前記保護組成物を部分的に架橋できるくらい十分に、光源に露光するステップ、
    ｅ）前記保護組成物の硬化されていない部分を除去し、前記保護組成物から前記チップ表面の前記導電性パッドまで貫通するビアを形成するステップ、
    ｆ）前記ビアを通して前記チップに導電性材料を塗布するステップであって、該導電性材料は、前記保護組成物の表面から突出するステップ、及び
    ｇ）前記導電性材料をリフローし、前記保護組成物を熱硬化できるくらいの温度に前記チップを加熱するステップと、
    を含む方法。
  2. ステップａ）に関連して、前記チップは該チップの領域よりも大きな仮基板上に提供され、ステップｂ）において、該チップに隣接する該仮基板の少なくとも一部は、前記保護組成物で被覆され、ステップｃ）とｄ）において、該仮基板の被覆された部分には、マスキングと露光が行われ、そしてステップｅ）において、該仮基板上の前記保護組成物の硬化されていない部分が除去されて、前記保護組成物の被覆から該仮基板に貫通するビアを提供する、請求項１に記載の方法。
  3. 前記チップの前記ビア及び前記仮基板の前記ビアに、導電性材料を塗布するステップをさらに含む、請求項２に記載の方法。
  4. 前記チップの前記ビアに塗布される前記導電性材料は、はんだから成り、前記仮基板の前記ビアに塗布される前記導電性材料は、導電性ペーストから成る、請求項３に記載の方法。
  5. 前記導電性材料は、はんだボールから成る、請求項１に記載の方法。
  6. 前記ほぼ透明なフィラーは、２ｐｐｍ／℃未満の熱膨張係数を持つ、請求項１に記載の方法。
  7. ステップｇ）において、温度は少なくとも１２０℃である、請求項１に記載の方法。
  8. ステップｆ）の前に、フラックス組成物が前記ビアに塗布される、請求項１に記載の方法。
  9. ステップｅ）は、衝突噴霧によって、現像液に前記チップを露光するステップを含む、請求項１に記載の方法。
  10. ステップｂ）は、スピンコーティング、スクリーン印刷またはステンシル印刷の内の少なくとも１つによって達成される、請求項１に記載の方法。
  11. 前記チップは、ウエハーを構成する複数のチップとして提供される、請求項１に記載の方法。
  12. 前記ウエハーをダイシングして個々のダイを形成するステップをさらに含む、請求項１１に記載の方法。
  13. 前記ダイシングのステップ中に、前記ウエハーは、前記保護組成物による視覚的手段によって位置合わせされる、請求項１２に記載の方法。
  14. 前記熱硬化性保護組成物の熱膨張係数は、２０ｐｐｍ／℃未満である、請求項１に記載の方法。
  15. ステップｃ）の前に、前記材料はｂステージ化され、溶剤を除去することによって固形組成物を形成する、請求項１に記載の方法。
  16. 前記ｂステージ化は、前記被覆されたチップを１２０℃を超えない温度に加熱することによって達成される、請求項１５に記載の方法。
  17. 前記ほぼ透明なフィラーは、石英ガラスを含む、請求項１に記載の方法。
  18. 前記フィラーは、０．４０ミクロンよりも大きな平均粒径から成る、請求項１に記載の方法。
  19. ５重量パーセント未満のフィラー粒子は、０．１０ミクロン未満の粒径を有する、請求項１に記載の方法。
  20. 前記保護組成物の重合可能な成分は、少なくとも９８パーセントのエポキシ系材料を含む、請求項１に記載の方法。
  21. 前記保護組成物の重合可能な成分は、本質的にエポキシ系材料から成る、請求項１に記載の方法。
  22. 前記フィラーは屈折率を有し、そして前記エポキシ系材料は、該フィラーの屈折率の１０パーセント以内の屈折率を持つように選択される、請求項１に記載の方法。
  23. 前記フィラーは、前記保護組成物の総重量に基づき、５０重量パーセントから約９０重量パーセントの量で存在する、請求項１に記載の方法。
  24. 前記フィラーは、前記保護組成物の総重量に基づき、６５重量パーセントから約７５重量パーセントの量で存在する、請求項１に記載の方法。
  25. 前記フィラーは、前記保護組成物の総重量に基づき、約７０重量パーセントで存在する、請求項１に記載の方法。
  26. 前記エポキシ樹脂は、前記保護組成物の総重量に基づき、１０重量パーセントから５０重量パーセントの量で存在する、請求項１に記載の方法。
  27. 前記エポキシ樹脂は、前記保護組成物の総重量に基づき、２５重量パーセントから３５重量パーセントの量で存在する、請求項１に記載の方法。
  28. 前記エポキシ樹脂は、前記保護組成物の総重量に基づき、約１０重量パーセントで存在する、請求項１に記載の方法。
  29. 前記溶剤は、前記保護組成物の総重量に基づき、約１５重量パーセントで存在する、請求項１に記載の方法。
  30. 前記光開始剤は、前記保護組成物の総重量に基づき、０．１重量パーセントから２．５重量パーセントの量で存在する、請求項１に記載の方法。
  31. 前記保護組成物には、ポリイミドまたはポリイミド前駆体がほぼ存在しない、請求項１に記載の方法。
  32. 前記保護組成物には、ポリイミドまたはポリイミド前駆体が全く存在しない、請求項１に記載の方法。
  33. 前記保護組成物には、アクリル酸エステルがほぼ存在しない、請求項１に記載の方法。
JP2011537735A 2008-11-25 2009-11-25 光硬化性材料でダイ表面を保護する方法 Expired - Fee Related JP5318222B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11770708P 2008-11-25 2008-11-25
US61/117,707 2008-11-25
US17414709P 2009-04-30 2009-04-30
US61/174,147 2009-04-30
PCT/US2009/065887 WO2010068488A1 (en) 2008-11-25 2009-11-25 Methods for protecting a die surface with photocurable materials

Publications (3)

Publication Number Publication Date
JP2012510170A true JP2012510170A (ja) 2012-04-26
JP2012510170A5 JP2012510170A5 (ja) 2013-07-18
JP5318222B2 JP5318222B2 (ja) 2013-10-16

Family

ID=41796307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011537735A Expired - Fee Related JP5318222B2 (ja) 2008-11-25 2009-11-25 光硬化性材料でダイ表面を保護する方法

Country Status (6)

Country Link
US (1) US8568961B2 (ja)
EP (2) EP2359395B1 (ja)
JP (1) JP5318222B2 (ja)
KR (1) KR101641608B1 (ja)
CN (1) CN102224583B (ja)
WO (1) WO2010068488A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058726B1 (en) 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN102408679B (zh) * 2011-08-29 2012-12-26 天威新能源控股有限公司 一种环氧树脂复合材料
US8552557B1 (en) * 2011-12-15 2013-10-08 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8664090B1 (en) 2012-04-16 2014-03-04 Amkor Technology, Inc. Electronic component package fabrication method
US9245862B1 (en) * 2013-02-12 2016-01-26 Amkor Technology, Inc. Electronic component package fabrication method and structure
US9484291B1 (en) 2013-05-28 2016-11-01 Amkor Technology Inc. Robust pillar structure for semicondcutor device contacts
US10121573B2 (en) * 2016-01-06 2018-11-06 International Business Machines Corporation Epoxy-based resin system composition containing a latent functionality for polymer adhesion improvement to prevent sulfur related corrosion
TWI770013B (zh) * 2016-03-29 2022-07-11 日商拓自達電線股份有限公司 導電性塗料及使用其之屏蔽封裝體之製造方法
KR102367433B1 (ko) * 2019-07-12 2022-02-25 (주)엠티아이 웨이퍼 다이싱 가공용 보호 유기 코팅제 조성물 및 이를 포함하는 보호 코팅제
CN111394053B (zh) * 2020-03-03 2021-10-26 华南理工大学 一种带助焊功能非流动底部填充胶及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999056312A1 (en) * 1998-04-27 1999-11-04 Alpha Metals, Inc. Flip chip with integrated flux, mask and underfill
JP2001057374A (ja) * 1999-07-06 2001-02-27 Motorola Inc 応力補償組成および応力補償組成を利用して形成された半導体部品
JP2001313315A (ja) * 2001-04-25 2001-11-09 Hitachi Ltd 実装用半導体装置とその実装方法
JP2004087852A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd 半導体装置の製造方法及び半導体装置
JP2006057020A (ja) * 2004-08-20 2006-03-02 Nitto Denko Corp 液状エポキシ樹脂組成物

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4835778A (ja) * 1971-09-09 1973-05-26
US3824104A (en) * 1973-04-05 1974-07-16 Grace W & Co Washington Res Ce Solder resistant photopolymer composition
US4003877A (en) * 1974-05-24 1977-01-18 Dynachem Corporation Photopolymerizable screen printing inks for permanent coatings prepared from aryloxyalkyl compositions
US4376815A (en) * 1979-10-22 1983-03-15 Oddi Michael J Method of applying photoresist by screening in the formation of printed circuits
JPH072829B2 (ja) * 1987-11-04 1995-01-18 株式会社日立製作所 積層板
US6210862B1 (en) * 1989-03-03 2001-04-03 International Business Machines Corporation Composition for photoimaging
JPH04146687A (ja) * 1990-10-08 1992-05-20 Nippon Paint Co Ltd ソルダーマスクされた回路基板の製法
US5667934A (en) * 1990-10-09 1997-09-16 International Business Machines Corporation Thermally stable photoimaging composition
US5805427A (en) * 1996-02-14 1998-09-08 Olin Corporation Ball grid array electronic package standoff design
DE19638630B4 (de) * 1996-09-20 2004-11-18 Siemens Ag UV- und thermisch härtbare Gießharzformulierung und ihre Verwendung zum Unterfüllprozeß bei elektrischen und elektronischen Bauelementen
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
US6180696B1 (en) * 1997-02-19 2001-01-30 Georgia Tech Research Corporation No-flow underfill of epoxy resin, anhydride, fluxing agent and surfactant
EP1025587A4 (en) * 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
US5863813A (en) * 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
US6674158B2 (en) * 1998-09-03 2004-01-06 Micron Technology, Inc. Semiconductor die package having a UV cured polymeric die coating
US6066889A (en) * 1998-09-22 2000-05-23 International Business Machines Corporation Methods of selectively filling apertures
JP2000200804A (ja) * 1998-10-30 2000-07-18 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6437052B1 (en) * 1998-11-02 2002-08-20 Nec Corporation Monomer having diol structure, polymer thereof, and negative photoresist composition and pattern forming method using the same
TW411514B (en) 1998-11-16 2000-11-11 Taiwan Semiconductor Mfg Method of defining passivation pattern
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6228681B1 (en) * 1999-03-10 2001-05-08 Fry's Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation
US6207475B1 (en) * 1999-03-30 2001-03-27 Industrial Technology Research Institute Method for dispensing underfill and devices formed
US6376923B1 (en) * 1999-06-08 2002-04-23 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6746896B1 (en) * 1999-08-28 2004-06-08 Georgia Tech Research Corp. Process and material for low-cost flip-chip solder interconnect structures
DE19943149A1 (de) * 1999-09-09 2001-04-05 Siemens Ag Verfahren zur Verkapselung von Bauelementen
JP3450236B2 (ja) * 1999-09-22 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6611053B2 (en) * 2000-06-08 2003-08-26 Micron Technology, Inc. Protective structure for bond wires
US7138653B1 (en) * 2000-06-08 2006-11-21 Micron Technology, Inc. Structures for stabilizing semiconductor devices relative to test substrates and methods for fabricating the stabilizers
US7041533B1 (en) * 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
KR100377861B1 (ko) * 2000-07-07 2003-03-29 한학수 전자소자 또는 칩용 절연성 박막 또는 박막형 패키지를 위한 조성물
US6468832B1 (en) * 2000-07-19 2002-10-22 National Semiconductor Corporation Method to encapsulate bumped integrated circuit to create chip scale package
US6537482B1 (en) * 2000-08-08 2003-03-25 Micron Technology, Inc. Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography
US6391523B1 (en) * 2000-09-15 2002-05-21 Microchem Corp. Fast drying thick film negative photoresist
TWI228639B (en) * 2000-11-15 2005-03-01 Vantico Ag Positive type photosensitive epoxy resin composition and printed circuit board using the same
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002201246A (ja) 2000-12-28 2002-07-19 Nippon Pafutemu Kk 硬質プラスチックフォームの製造方法
US6924171B2 (en) * 2001-02-13 2005-08-02 International Business Machines Corporation Bilayer wafer-level underfill
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
TW594390B (en) * 2001-05-21 2004-06-21 Tokyo Ohka Kogyo Co Ltd Negative photoresist compositions for the formation of thick films, photoresist films and methods of forming bumps using the same
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6551863B2 (en) * 2001-08-30 2003-04-22 Micron Technology, Inc. Flip chip dip coating encapsulant
DE10144871A1 (de) * 2001-09-12 2003-03-27 Bosch Gmbh Robert Vergußmasse mit hoher thermischer Stabilität
US6509208B1 (en) * 2001-09-14 2003-01-21 Infineon Ag Method for forming structures on a wafer
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US6833629B2 (en) * 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US6682872B2 (en) * 2002-01-22 2004-01-27 International Business Machines Corporation UV-curable compositions and method of use thereof in microelectronics
US20030164555A1 (en) * 2002-03-01 2003-09-04 Tong Quinn K. B-stageable underfill encapsulant and method for its application
US7037399B2 (en) * 2002-03-01 2006-05-02 National Starch And Chemical Investment Holding Corporation Underfill encapsulant for wafer packaging and method for its application
US6918984B2 (en) * 2002-06-24 2005-07-19 Loctite (R&D) Limited Photocurable adhesive compositions, reaction products of which have low halide ion content
US6998334B2 (en) * 2002-07-08 2006-02-14 Micron Technology, Inc. Semiconductor devices with permanent polymer stencil and method for manufacturing the same
US6984545B2 (en) * 2002-07-22 2006-01-10 Micron Technology, Inc. Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
US20060147719A1 (en) * 2002-11-22 2006-07-06 Slawomir Rubinsztajn Curable composition, underfill, and method
US6777460B2 (en) * 2002-12-23 2004-08-17 3M Innovative Properties Company Curing agents for cationically curable compositions
US7071012B2 (en) * 2003-07-05 2006-07-04 Micron Technology, Inc. Methods relating to the reconstruction of semiconductor wafers for wafer-level processing
US7282375B1 (en) * 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
US7560519B2 (en) * 2004-06-02 2009-07-14 Lord Corporation Dual-stage wafer applied underfills
US7339272B2 (en) * 2004-06-14 2008-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with scattering bars adjacent conductive lines
JP4653447B2 (ja) * 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7238602B2 (en) * 2004-10-26 2007-07-03 Advanced Chip Engineering Technology Inc. Chip-size package structure and method of the same
US7279362B2 (en) * 2005-03-31 2007-10-09 Intel Corporation Semiconductor wafer coat layers and methods therefor
JP4613709B2 (ja) * 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
US7338842B2 (en) * 2005-07-22 2008-03-04 National Starch And Chemical Investment Holding Corporation Process for exposing solder bumps on an underfill coated semiconductor
US7335986B1 (en) * 2005-09-14 2008-02-26 Amkor Technology, Inc. Wafer level chip scale package
US7314778B2 (en) * 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides
KR100699891B1 (ko) * 2006-01-14 2007-03-28 삼성전자주식회사 재배선을 갖는 웨이퍼 레벨 칩 사이즈 패키지 및 그제조방법
US20070284758A1 (en) * 2006-05-22 2007-12-13 General Electric Company Electronics package and associated method
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999056312A1 (en) * 1998-04-27 1999-11-04 Alpha Metals, Inc. Flip chip with integrated flux, mask and underfill
JP2001057374A (ja) * 1999-07-06 2001-02-27 Motorola Inc 応力補償組成および応力補償組成を利用して形成された半導体部品
JP2001313315A (ja) * 2001-04-25 2001-11-09 Hitachi Ltd 実装用半導体装置とその実装方法
JP2004087852A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd 半導体装置の製造方法及び半導体装置
JP2006057020A (ja) * 2004-08-20 2006-03-02 Nitto Denko Corp 液状エポキシ樹脂組成物

Also Published As

Publication number Publication date
EP2359395A1 (en) 2011-08-24
CN102224583B (zh) 2014-09-10
WO2010068488A1 (en) 2010-06-17
EP2662888A1 (en) 2013-11-13
KR101641608B1 (ko) 2016-07-21
CN102224583A (zh) 2011-10-19
KR20110097885A (ko) 2011-08-31
US20110229822A1 (en) 2011-09-22
EP2662888B1 (en) 2016-01-13
EP2359395B1 (en) 2013-08-14
US8568961B2 (en) 2013-10-29
JP5318222B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
JP5318222B2 (ja) 光硬化性材料でダイ表面を保護する方法
KR100718821B1 (ko) 응력 보상 합성물과 이 응력 보상 합성물을 사용하여 형성된 반도체 컴포넌트
JP6534948B2 (ja) 半導体装置の製造方法、フリップチップ型半導体装置の製造方法、半導体装置及びフリップチップ型半導体装置
KR20120082773A (ko) 패턴형성 가능한 접착 조성물, 이를 이용한 반도체 패키지, 및 이의 제조방법
JP2012510170A5 (ja)
KR20120084194A (ko) 반도체 패키지 제조방법 및 반도체 패키지용 다이
JP2016066789A (ja) 配線基板の製造方法、および半導体パッケージの製造方法
WO2015138905A1 (en) Methods and compositions for forming solder bumps on a substrate with radiation curable or thermal curable solder flux
US9330946B1 (en) Method and structure of die stacking using pre-applied underfill
US9093448B2 (en) Methods for protecting a die surface with photocurable materials
JP4511439B2 (ja) 感光性エポキシ樹脂接着性フィルム
TWI768111B (zh) 負型感光性樹脂組成物、半導體裝置及電子機器
JPWO2020045311A1 (ja) ネガ型感光性樹脂組成物、及びそれを用いた半導体装置
JP2013021119A (ja) ウエハーレベルアンダーフィル剤組成物、これを用いた半導体装置及びその製造方法
JP2012079872A (ja) フリップチップ接続用アンダーフィル剤、及びそれを用いる半導体装置の製造方法
JP2019062016A (ja) 半導体装置の製造方法
JP7210978B2 (ja) ネガ型感光性樹脂組成物および半導体装置
JP2003069204A (ja) 感光性フラックス、並びに、これを用いた半田接合部、フリップチップ、半導体パッケージ、及び、プリント配線板、並びに、半導体装置の製造方法
JP2019060959A (ja) 感光性樹脂組成物、パターニング方法および半導体装置の製造方法
JP2019060958A (ja) パターニング方法および半導体装置の製造方法
JP2018151475A (ja) 電子装置の製造方法
JP2018141945A (ja) 電子装置の製造方法
JP2018152421A (ja) 電子装置の製造方法
KR20110021197A (ko) 반도체 패키지용 기판 및 이의 제조 방법
KR20100054395A (ko) 인쇄 회로 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130411

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130418

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130514

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130521

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20130529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130709

R150 Certificate of patent or registration of utility model

Ref document number: 5318222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees