KR20110021197A - 반도체 패키지용 기판 및 이의 제조 방법 - Google Patents

반도체 패키지용 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20110021197A
KR20110021197A KR1020090078844A KR20090078844A KR20110021197A KR 20110021197 A KR20110021197 A KR 20110021197A KR 1020090078844 A KR1020090078844 A KR 1020090078844A KR 20090078844 A KR20090078844 A KR 20090078844A KR 20110021197 A KR20110021197 A KR 20110021197A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor package
photoresist layer
layer
thermosetting
Prior art date
Application number
KR1020090078844A
Other languages
English (en)
Inventor
왕근호
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020090078844A priority Critical patent/KR20110021197A/ko
Publication of KR20110021197A publication Critical patent/KR20110021197A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 회로 패턴이 형성된 베이스 기판과, 상기 베이스 기판에 형성되고, 감광성 레지스트 물질로 이루어진 포토 레지스트층과, 상기 포토 레지스트층의 표면에 배치되며 열 경화성의 물질로 이루어진 열 경화층을 포함하는 반도체 패키지용 기판과, 그 제조 방법을 제공한다.
반도체 패키지용 기판, 반도체 패키지

Description

반도체 패키지용 기판 및 이의 제조 방법{Substrate for semiconductor package and method for manufacturing the substrate}
본 발명은 반도체 패키지용 기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 포토 레지스트층과 함께 열 경화층을 포함한 반도체 패키지용 기판 및 그 제조 방법에 관한 것이다.
산업이 발전함에 따라, 각 산업 영역에서 반도체 패키지의 사용이 증가하고 있다.
최근 들어, 반도체 패키지에는 리드 프레임 대신에 반도체 패키지용 기판이사용되는 경우가 많은데, 그러한 반도체 패키지용 기판에는 일반적으로, 전기가 흐를 수 있는 회로 패턴과 그 회로 패턴의 일부를 노출시키면서 나머지 부분을 매립시키는 솔더 레지스트(solder resist)층을 구비하고 있다.
구체적으로, 솔더 레지스트는 기판의 표면에 배치되어 전기적인 절연 및 회로 패턴의 보호를 수행하면서, 외부 회로와의 연결 부분 이외의 인접 배선의 전기적인 도통을 차단하는 기능을 수행하게 된다.
종래의 솔더 레지스트는 감광성 물질을 사용한 포토 솔더 레지스트(PSR: Photo Solder Resist)가 사용되는데, 그러한 종래의 포토 솔더 레지스트는 패턴 형성이 용이하다는 장점이 있지만, 패키지 몰딩(Molding) 공정과 소잉(Sawing) 공정 시 발생하는 압력으로 인해 형성된 솔더 레지스트층에 크랙(crack)이 발생하기 쉽다는 단점이 있다.
그러한 크랙이 발생되게 되면, 회로 패턴의 크랙 발생도 유발하게 됨으로써 반도체 패키지의 불량을 일으키게 되어, 반도체 패키지의 신뢰성에도 영향을 주게 된다.
따라서, 형성되는 솔더 레지스트층의 크랙을 방지함으로써, 반도체 패키지의 신뢰성을 높일 수 있는 새로운 기술이 필요한 실정이다.
본 발명은, 포토 레지스트층의 표면에 열 경화층이 형성된 반도체 패키지용 기판 및 이를 제조하는 방법을 제공하는 것을 주된 과제로 한다.
본 발명은, 회로 패턴이 형성된 베이스 기판;과, 상기 베이스 기판에 형성되고, 감광성 레지스트 물질로 이루어진 포토 레지스트층;과, 상기 포토 레지스트층의 표면에 배치되며, 열 경화성의 물질로 이루어진 열 경화층;을 포함하는 반도체 패키지용 기판을 제공한다.
여기서, 상기 감광성 레지스트 물질은 PSR(Photo Solder Resist)일 수 있다.
여기서, 상기 열 경화성의 물질은 열 경화 잉크(thermal curing ink)일 수 있다.
여기서, 상기 반도체 패키지용 기판은, 상기 회로 패턴에 형성된 도금층을 더 포함할 수 있다.
여기서, 상기 반도체 패키지용 기판은, 상기 도금층에 배치되는 범프를 더 포함할 수 있다.
또한, 본 발명은, (a) 회로 패턴이 형성된 베이스 기판을 준비하는 단계;와, (b) 상기 베이스 기판의 표면에 감광성 레지스트 물질로 이루어진 포토 레지스트층을 형성하는 단계;와, (c) 상기 포토 레지스트층을 소정의 패턴으로 노광시키고 현상시키는 단계;와, (d) 상기 패턴화된 포토 레지스트층의 표면에 열 경화성의 물질 로 이루어진 열 경화층을 형성하는 단계;와, (e) 상기 형성된 열 경화층을 큐어링(curing)하는 단계;를 포함하는 반도체 패키지용 기판의 제조 방법을 제공한다.
여기서, 상기 감광성 레지스트 물질은 PSR(Photo Solder Resist)일 수 있다.
여기서, 상기 열 경화성의 물질은 열 경화 잉크(thermal curing ink)일 수 있다.
여기서, 상기 (b) 단계 후에 상기 형성된 포토 레지스트층을 가경화(pre-cure)시키는 단계를 더 포함할 수 있다.
여기서, 상기 (c) 단계 후에 상기 패턴화된 포토 레지스트층을 큐어링(curing)하는 단계를 더 포함할 수 있다.
여기서, 상기 베이스 기판의 부분 중 상기 포토 레지스트층의 패턴이 형성되지 않는 부분에 도금층을 형성하는 단계;를 더 포함할 수 있다.
본 발명에 따른 반도체 패키지용 기판 및 그 제조 방법에 의하면, 열경화층을 형성하여 포토 레지스트층의 크랙을 방지함으로써, 반도체 패키지의 신뢰성을 확보하는 효과가 있다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 관한 반도체 패키지용 기판이 적용된 반도체 패키지의 단면도이다.
도 1에 도시된 바와 같이, 반도체 패키지(100)는 반도체 패키지용 기판(110), 반도체 칩(120), 도전성 와이어(130), 몰드 수지(140)을 포함한다.
반도체 패키지용 기판(110)은, 베이스 기판(111), 포토 레지스트층(112), 열 경화층(113), 도금층(114), 범프(115)으로 이루어진다.
베이스 기판(111)은, 레진(resin)의 소재를 포함한 기본 소재(111a)에 회로 패턴(111b)이 형성된 구조를 가지고 있는데, 일반적인 CCL(copper clad laminate)에 회로 패턴을 형성하여 구성할 수도 있다.
포토 레지스트층(112)은 베이스 기판(111)의 표면에 형성되는데, 차후 열 경화층(113)을 지지하는 기능과 함께, 패키지 조립 공정에서 반도체 패키지용 기판(110)의 형상을 유지시키는 기능을 수행하게 된다. 즉, 노광 공정, 현상 공정 및 큐어링 공정을 거쳐 완성된 포토 레지스트층(112)은 충분한 경도 및 강도를 가지게 되어, 베이스 기판(111)과 함께 반도체 패키지용 기판(110)의 뼈대 역할을 수행하게 된다.
포토 레지스트층은(112)은 감광성 레지스트 물질(photosensitive resist material)로 이루어지는데, PSR(photo solder resist) 등의 물질이 사용될 수 있다.
한편, 열 경화층(113)은 포토 레지스트층(112)의 표면에 소정의 두께로 형성되게 된다.
열 경화층(113)은 높은 절연율을 가지는데, 부착력이 좋으며 열 경화성 타입의 열 경화 잉크(thermal curing ink), 솔더 마스크 잉크(solder mask ink) 등의 물질로 형성될 수 있다.
형성된 열 경화층(113)은 그 특성상 작용하는 기계적 스트레스 및 열적 스트레스를 흡수함으로써, 포토 레지스트층(112)의 검사뿐만 아니라 반도체 패키지(100)의 사용 중에 크랙을 방지할 수 있다.
도금층(114)은, 포토 레지스트층(112)과 열 경화층(113)의 패턴이 형성되지 않은 부분에 형성되는데, 전해 도금법, 무전해 도금법 등의 방법으로 형성된다. 본 실시예의 도금층(114)은 Ni-Au 소재로 이루어지나, 도금층을 구성할 수 있으면, 그 소재에 대해서는 특별한 제한은 없다.
범프(115)는 도금층(114)에 배치되어, 도금층(114)과 외부 회로(미도시)와의 전기적 접속을 수행하게 된다.
범프(115)는 전기 전도성의 물질로 형성되는데, 납과 주석의 합금 또는 무연 솔더가 사용될 수 있다.
한편, 반도체 칩(120)은 반도체 패키지용 기판(110)에 장착되는데, 특히, 반도체 패키지용 기판(110)의 베이스 기판(111)부분 중 포토 레지스트층(112)이 형성되지 않은 면에 장착되게 된다.
그러한 반도체 칩(120)은 도전성 와이어(130)로 베이스 기판(111)의 회로 패턴(111b)에 전기적으로 연결되게 된다.
몰드 수지(140)는 반도체 패키지용 기판(110)의 일부와 반도체 칩(120)을 매립하도록 구성되는데, 에폭시 수지로 이루어진다.
본 실시예에 따르면, 몰드 수지(140)는 에폭시 소재로 이루어지지만, 본 발 명은 이에 한정하지 않는다. 즉, 본 발명에 따른 몰드 수지의 소재는 특별한 제한이 없다. 즉, 본 발명에 따른 몰드 수지의 소재는, 비도전성의 성질을 가지고, 반도체 칩 등을 보호할 수 있으면, 에폭시 외의 소재로도 이루어 질 수 있다.
이상으로 살펴본 반도체 패키지(100)은, 베이스 기판(111)의 일면에 포토 레지스트층(112)이 배치되어 있으며 포토 레지스트층(112)의 표면에 열 경화층(113)이 배치되며, 베이스 기판(111)의 회로 패턴(111b)는 도금층(114)과 범프(115)에 의해 외부 회로(미도시)와의 연결을 수행된다.
본 실시예에 따른 반도체 패키지(100)의 반도체 패키지용 기판(110)은, 포토레지스트층(112)의 일면에 기계적/열적 스트레스를 흡수할 수 있는 열 경화층(113)을 배치함으로써, 포토 레지스트층(112)의 크랙 발생을 방지하여, 반도체 패키지(100)의 신뢰성을 향상시키는 장점이 있다.
이하, 도 2 내지 도 7을 참조하여, 본 실시예에 관한 반도체 패키지용 기판(110)의 제조 방법에 대해 살펴보기로 한다.
도 2 내지 도 7은 본 실시예에 관한 반도체 패키지용 기판의 각 제조 공정별 단계를 도시한 도면들이고, 도 8은 본 실시예에 관한 반도체 패키지용 기판의 제조 방법을 도시한 흐름도이다.
먼저, 도 2에 도시된 바와 같이 제조자는 기본소재(111a)에 회로 패턴(111b)이 형성된 베이스 기판(111)을 준비한다(단계 S101). 여기서, 베이스 기판(111)의 기본소재(111a)에 회로 패턴(111b)을 형성함에 있어서는 스크린 프린팅 방법 등의 공지의 회로 패턴 형성 방법을 이용할 수 있다.
그 다음, 도 3에 도시된 바와 같이, 감광성 레지스트 물질을 베이스 기판(111)에 배치시켜 포토 레지스트층(112')을 형성한다(단계 S102). 여기서, 감광성 레지스트 물질을 배치시키는 방법으로는 페이스트 감광성 레지스트 물질을 도포하는 방법이나 필름 형식의 포토 레지스트 필름을 베이스 기판(111)에 접촉시켜 배치시키는 방법 등이 사용될 수 있다.
본 실시예에서는 단계 S102를 통해 형성된 포토 레지스트층(112')을 별도의단계를 통해 가경화(pre-cure)하지 않으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 형성된 포토 레지스트층(112')을 가경화시키는 단계를 더 추가할 수도 있다.
그 다음, 도 4에 도시된 바와 같이, 포토 레지스트층(112')의 하부에 마스크(150)를 배치시키고, 자외선(파장대 300~400nm)을 조사하여 포토 레지스트층(112')을 소정의 패턴으로 노광시킨다(단계 S103). 이 때, 마스크(150)는 소정의 패턴을 가지고 있으므로, 포토 레지스트층(112')은 소정의 패턴으로 노광되고, 노광된 부분들(112a)은 소정의 경도로 경화되게 된다.
본 실시예에서는, 포토 레지스트층(112')에 파장대 300~400 nm의 자외선을 조사하나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 이용되는 포토 레지스트층의 소재의 종류에 따라 조사되는 광의 파장 및 종류가 달라질 수 있다.
그 다음, 도 5에 도시된 바와 같이, 포토 레지스트층(112')의 부분 중 경화되어 노광된 부분(112a)들을 제외한 나머지 부분을 현상액을 사용한 현상 공정으로 제거함으로써, 포토 레지스트층(112')의 부분 중 노광되어 경화된 부분(112a)은 패 턴화된 포토 레지스트층(112a)이 되게 된다(단계 S104).
그 다음, 형성된 포토 레지스트층(112a)에 자외선을 추가로 더 조사하여, 큐어링(curing)을 수행함으로써, 포토 레지스트층(112)의 패턴을 완성하게 된다(단계 S105).
본 실시예에 따르면, 단계 S104 후에 단계 S105를 수행함으로써 포토 레지스트층(112)의 패턴을 추가로 경화시키지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면 단계 S104를 거친 후에 포토 레지스트층(112)이 충분히 경화되었다면, 단계 S105의 큐어링 공정을 수행하지 않을 수도 있다.
그 다음, 도 6에 도시된 바와 같이, 스크린 프린팅 방법에 의하여 패턴화된 포토 레지스층(112)의 일면에 열 경화층(113)의 패턴을 형성하게 된다(단계 S106).
그 다음, 형성된 열 경화층(113)에 열을 가하여 큐어링(curing)함으로써, 열 경화층(113)을 충분히 경화시킨다(단계 S107).
그 다음, 도 7에 도시된 바와 같이, 포토 레지스트층(112)의 패턴이 형성되지 않는 부분, 즉 회로패턴(111b)의 표면에 도금층(114)을 형성한다(단계 S108).
여기서, 도금층(114)은 Ni-Au의 소재로 이루어지는데, 도금층(114)을 형성하는 방법으로, 무전해 도금법, 전해 도금법 등의 도금법이 사용된다.
그 다음, 형성된 도금층(114)의 일면에 범프(115)를 배치함으로써, 반도체 패키지용 기판(110)을 완성하게 된다(단계 S109).
이상과 같이, 본 실시예에 따른 반도체 패키지용 기판(110)의 제조 방법에 의하면, 포토 레지스트층(112)의 표면에 열 경화층(113)을 구비한 반도체 패키지용 기판(11)을 용이하게 제조할 수 있다.
또한, 본 실시예에 따른 반도체 패키지(100)는, 기계적 강도가 우수하고 온도 변화에 강한 열 경화층(113)을 포토 레지스트층(112) 상에 배치하여 반도체 패키지용 기판(110)을 구성함으로써, 포토 레지스트층(112)의 크랙 발생을 방지하여 반도체 패키지(100)의 신뢰성을 향상시킬 수 있는 장점이 있다.
본 발명은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하여, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
도 1은 본 발명의 일 실시예에 관한 반도체 패키지용 기판이 적용된 반도체 패키지의 단면도이다.
도 2 내지 도 7은 본 발명의 일 실시예에 관한 반도체 패키지용 기판의 각 제조 공정별 단계를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 관한 반도체 패키지용 기판의 제조 방법을 도시한 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명 >
100: 반도체 패키지 110: 반도체 패키지용 기판
111: 베이스 기판 112: 포토 레지스트층
113: 열 경화층 114: 도금층
115: 범프 120: 반도체 칩
130: 도전성 와이어 140: 몰드 수지
150: 마스크

Claims (11)

  1. 회로 패턴이 형성된 베이스 기판;
    상기 베이스 기판에 형성되고, 감광성 레지스트 물질로 이루어진 포토 레지스트층; 및
    상기 포토 레지스트층의 표면에 배치되며, 열 경화성의 물질로 이루어진 열 경화층;을 포함하는 반도체 패키지용 기판.
  2. 제1항에 있어서,
    상기 감광성 레지스트 물질은 PSR(Photo Solder Resist)인 반도체 패키지용 기판.
  3. 제1항에 있어서,
    상기 열 경화성의 물질은 열 경화 잉크(thermal curing ink)인 반도체 패키지용 기판.
  4. 제1항에 있어서,
    상기 회로 패턴에 형성된 도금층을 더 포함하는 반도체 패키지용 기판.
  5. 제4항에 있어서,
    상기 도금층에 배치되는 범프를 더 포함하는 반도체 패키지용 기판.
  6. (a) 회로 패턴이 형성된 베이스 기판을 준비하는 단계;
    (b) 상기 베이스 기판의 표면에 감광성 레지스트 물질로 이루어진 포토 레지스트층을 형성하는 단계;
    (c) 상기 포토 레지스트층을 소정의 패턴으로 노광시키고 현상시키는 단계;
    (d) 상기 패턴화된 포토 레지스트층의 표면에 열 경화성의 물질로 이루어진 열 경화층을 형성하는 단계; 및
    (e) 상기 형성된 열 경화층을 큐어링(curing)하는 단계;를 포함하는 반도체 패키지용 기판의 제조 방법.
  7. 제6항에 있어서,
    상기 감광성 레지스트 물질은 PSR(Photo Solder Resist)인 반도체 패키지용 기판의 제조 방법.
  8. 제6항에 있어서,
    상기 열 경화성의 물질은 열 경화 잉크(thermal curing ink)인 반도체 패키지용 기판의 제조 방법.
  9. 제6항에 있어서,
    상기 (b) 단계 후에 상기 형성된 포토 레지스트층을 가경화(pre-cure)시키는 단계를 더 포함하는 반도체 패키지용 기판의 제조 방법.
  10. 제6항에 있어서,
    상기 (c) 단계 후에 상기 패턴화된 포토 레지스트층을 큐어링(curing)하는 단계를 더 포함하는 반도체 패키지용 기판의 제조 방법.
  11. 제6항에 있어서,
    상기 베이스 기판의 부분 중 상기 포토 레지스트층의 패턴이 형성되지 않는 부분에 도금층을 형성하는 단계;를 더 포함하는 반도체 패키지용 기판의 제조 방법.
KR1020090078844A 2009-08-25 2009-08-25 반도체 패키지용 기판 및 이의 제조 방법 KR20110021197A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090078844A KR20110021197A (ko) 2009-08-25 2009-08-25 반도체 패키지용 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090078844A KR20110021197A (ko) 2009-08-25 2009-08-25 반도체 패키지용 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110021197A true KR20110021197A (ko) 2011-03-04

Family

ID=43930136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090078844A KR20110021197A (ko) 2009-08-25 2009-08-25 반도체 패키지용 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20110021197A (ko)

Similar Documents

Publication Publication Date Title
KR101652534B1 (ko) 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
US8334172B2 (en) Manufacturing method of semiconductor device
TWI459872B (zh) 晶片封裝基板和結構及其製作方法
US9326389B2 (en) Wiring board and method of manufacturing the same
KR20140018016A (ko) 인쇄회로기판의 제조방법
JP2014135346A (ja) 半導体装置の製造方法
JP6139457B2 (ja) 配線基板の製造方法
KR20130090115A (ko) 솔더 레지스트층을 형성하는 방법 및 그 솔더 레지스트층을 구비한 인쇄회로기판
JP2011044587A (ja) 半導体パッケージの製造方法
KR20120050755A (ko) 반도체 패키지 기판 및 그 제조방법
JP2012015484A (ja) エンベデッド基板の製造方法
KR20130041645A (ko) 인쇄회로기판
TW201630136A (zh) 複合式電路板及其製作方法，以及半導體封裝結構
KR20110021197A (ko) 반도체 패키지용 기판 및 이의 제조 방법
KR100608185B1 (ko) 반도체 장치 및 그 제조 방법
CN101556947B (zh) 降低翘曲度的基板以及具有该基板的芯片封装构造
JP2006310532A (ja) 半導体装置およびその製造方法
JPH07212013A (ja) ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
KR20100025865A (ko) 인쇄회로기판 및 그 제조 방법
CN100541753C (zh) 电子器件及其制造方法
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP4605177B2 (ja) 半導体搭載基板
JP2015192081A (ja) 配線基板の製造方法
JP6075643B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination