JP2001057374A - 応力補償組成および応力補償組成を利用して形成された半導体部品 - Google Patents

応力補償組成および応力補償組成を利用して形成された半導体部品

Info

Publication number
JP2001057374A
JP2001057374A JP2000201009A JP2000201009A JP2001057374A JP 2001057374 A JP2001057374 A JP 2001057374A JP 2000201009 A JP2000201009 A JP 2000201009A JP 2000201009 A JP2000201009 A JP 2000201009A JP 2001057374 A JP2001057374 A JP 2001057374A
Authority
JP
Japan
Prior art keywords
epoxy
conductive
stress
layer
stress compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000201009A
Other languages
English (en)
Other versions
JP5415657B2 (ja
Inventor
An Keesaa Rizabesu
リザベス・アン・ケーサー
Van Torerianto
トレリアント・ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2001057374A publication Critical patent/JP2001057374A/ja
Application granted granted Critical
Publication of JP5415657B2 publication Critical patent/JP5415657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Epoxy Resins (AREA)
  • Wire Bonding (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 光画定可能な応力補償層２１を有する半導体
部品１０および応力補償材料の組成を提供する。 【解決手段】 光画定可能な応力補償材料は、半導体ウ
ェハ１１上に形成され、開口部２２はフォトリソグラフ
ィ方法により形成される。次に、導電性バンプ２６はそ
の上に設けられ、追加の導電性バンプ２８は最初の導電
性バンプ２６上に形成される。光画定可能な応力補償材
料は、光開始剤，第１屈折率を有するエポキシ，希釈剤
および充填剤からなる。エポキシ・希釈剤の組合せおよ
び充填剤の屈折率はほぼ等しい。あるいは、光画定可能
な応力補償材料は、導電性バンプ４６がその上に設けら
れた半導体ウェハ１１上に形成できる。開口部４９は、
応力補償層４７に形成され、導電性バンプ４６を露出す
る。追加の導電性バンプ５１は、最初の導電性バンプ４
６上に形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に、半導体部品(s
emiconductor component)に関し、さらに詳しくは、半
導体部品における応力除去(stress relief)に関する。
【０００２】
【従来の技術】半導体製造業者は、プリント回路板，Ｔ
ＡＢ(Tape Automated Bonding)基板，リードフレームな
どの基板を電気接触するために、半導体チップ上に導電
性バンプを形成する場合が多い。導電性バンプ(conduct
ive bumps)を利用する利点には、ウェハ・レベルのパッ
ケージングを行うことができること、入出力（Ｉ／Ｏ）
密度の向上（これによるデバイス「フットプリント(foo
tprint)」の小型化），相互接続の短縮による信号伝搬
速度の向上，垂直高さ(vertical profile)の縮小および
デバイスの軽量化が含まれる。
【０００３】一般に、導電性バンプは、基板上にマスキ
ング材料またはステンシル材料の層を被着させ、半田マ
スクに開口部を形成し、開口部内に導電性ペーストを設
けて、導電性ペーストをリフローして導電性バンプを形
成することによって形成される。次に、導電性バンプを
含む半導体ウェハは、プリント回路板などの支持基板に
装着される。機械的応力からの損傷を防ぐために、応力
補償層(stress compensation layer)は半導体ウェハ上
に形成される。一つの方法では、応力補償層は、樹脂ト
ランスファ成形プロセスを利用して半導体ウェハの表面
を封入することによって形成される。この方法の欠点と
して、樹脂内に空気泡が閉じ込められることや、半導体
ウェハの圧迫が含まれる。別の方法では、ウェハの表面
上に再分布誘電体(redistribution dielectric)を導入
する。この方法の欠点は、パッケージの信頼性を向上さ
せるためには、大きなバンプを形成しなければならない
ことである。この結果、導電性バンプの大型化に伴い、
Ｉ／Ｏカウント密度は低下する。
【０００４】
【発明が解決しようとする課題】従って、光露光可能な
(photoimageable)応力補償層を有する半導体部品を有す
ることは有利である。また、応力補償層が半導体部品上
に存在する半田接合部の熱膨張係数（ＣＴＥ：Coeffici
ent of Thermal Expansion）と一致する熱膨張係数を有
することはさらに有利である。
【０００５】
【実施例】図面を簡単かつ明瞭にするため、図面におけ
る要素は必ずしも縮尺通りではなく、異なる図面におけ
る同じ参照番号は同じ要素を表すものとする。
【０００６】一般に、本発明は、感光性(photosensitiv
e)応力補償層を有する半導体部品，この半導体部品を製
造する方法および感光性応力補償材料の組成を提供す
る。感光性応力補償材料は、プロセスの複雑度またはボ
ンドパッド・フットプリント(bondpad footprint)を増
加せずに、最大４００マイクロメートル（μｍ）のバン
プ高さを有する導電性バンプの形成を可能にする。本発
明の応力補償材料(stress compensation material)は感
光性があり、そのため、光露光可能な(photoimageable)
手法を利用して開口部または穴(via)を材料に形成でき
る。この材料は感光性があるので、光画定可能(photode
finable)ともいう。この特性の他に、感光性応力補償材
料は、基板とバンプ下材料(underbump material)または
ボンド・パッドとの間に形成される半田接合部の熱膨張
係数（ＣＴＥ）と一致する熱膨張係数を有する。
【０００７】本発明の一態様は、光画定可能な応力補償
層の組成である。なお、応力補償材料の特性は、エポキ
シの特性によって影響され、そのため、エポキシは半田
接合部のＣＴＥに近いＣＴＥと、信頼性試験中に寸法安
定性(dimensional stability)を確保するガラス転移温
度(glass transition temperature)と、熱サイクル中に
大きな応力に寄与しない弾性係数と、１パーセント以上
の破断伸び(elongation at break)と、低い吸湿性(mois
ture absorption)とを有することが望ましい。ただし、
これらの特性は一つのエポキシでは存在しない。従っ
て、光画定可能な応力補償材料を生成するために、エポ
キシおよび充填剤(fillers)の混合物からなるエポキシ
配合が発明された。一例として、光画定可能な応力補償
材料は、充填剤入りエポキシ(filled epoxy)からなる。
【０００８】本発明の一実施例に従って、光画定可能な
応力補償材料は、エポキシ，希釈剤(diluent)，充填剤
および光開始剤(photoinitiator)を合成することによっ
て形成される。好ましくは、エポキシは、適切な応力補
償組成を生成するように調合または調整可能な特性を有
する芳香性エポキシ(aromatic epoxy)である。一例とし
て、芳香性エポキシは、ビスフェノールＦジエポキシド
(bisphenol F diepoxide)である。別の適切な芳香性エ
ポキシは、ビスフェノールＡジエポキシドである。ビス
フェノールＦジエポキシド・ポリマは、約５８ｐｐｍ／
#Ｃ(parts permillion per degree Celsius)のＣＴＥ
と、約５０キロセンチポアズ（ＫＣｐ：kiloCentipois
e)の粘度と、約１３５#Ｃのガラス転移温度と、約１．
５８の屈折率とを有する。ビスフェノールＦジエポキシ
ドのＣＴＥは、半田接合部のＣＴＥよりも高く、そのた
め、３０〜４５ｐｐｍ／#Ｃ程度のＣＴＥを有するエポ
キシ組成を生成するために、充填剤がビスフェノールＦ
ジエポキシドに追加される。適切な充填剤は、硼珪酸ガ
ラス(borosilicate glass)であるが、硼珪酸ガラスが
１．５２〜１．５４の範囲の屈折率を有するためであ
る。ただし、充填剤の屈折率は、約１．５８の屈折率を
有するエポキシの屈折率よりも低い。他の適切な充填剤
には、石英，シリカ，球状ガラス・ビーズ(spherical g
lass beads)などがある。
【０００９】エポキシ組成と充填剤との間の屈折率を一
致させるため、芳香性エポキシの屈折率よりも低い屈折
率を有する脂肪性エポキシ(aliphatic epoxy)などの希
釈剤が芳香性エポキシと合成され、エポキシ組成を形成
する。ビスフェノールＦジエポキシドと合成可能な脂肪
性エポキシの適切なクラスは、脂環エポキシ(cycloalip
hatic epoxies)である。脂肪性エポキシの例には、ジグ
リシジル−１，２−シクロヘキサンジカルボキシレート
(diglycidyl-1, 2-cyclohexanedicarboxylate)，酸化リ
モネン(limonene oxide)および３，４−エポキシシクロ
ヘキシルメチル３，４−エポキシシクロヘキサンカルボ
キシレート(3,4-epoxycyclohexylmethyl3,4-epoxycyclo
hexane carboxylate)がある。なお、脂肪性エポキシは
ビスフェノールＦジエポキシドの粘度よりも低い粘度を
有するので、エポキシ組成の粘度はビスフェノールＦジ
エポキシドの粘度よりも低いことに留意されたい。さら
に、硬化した脂肪性エポキシは耐湿性が悪く、脆弱であ
るため、脂肪性エポキシの量は、これらのパラメータが
エポキシ組成に悪影響を及ぼさないように調整すべきで
あることに留意されたい。
【００１０】光開始剤は、光などの放射の露光時に、エ
ポキシ組成の重合(polymerization)を開始する。光開始
剤は、陽イオン光開始剤(cationic photoinitiator)ま
たは遊離基光開始剤(free-radical photoinitiator)で
もよい。紫外線（ＵＶ）光の存在下では、陽イオン光開
始剤は、エポキシの重合を開始する強酸を発生する。す
なわち、強酸はエポキシ組成の架橋(cross-linking)を
促進する。遊離基光開始剤は、エポキシ・アクリレート
のアクリレート部分に作用することにより、エポキシ・
アクリレートの重合を開始する。
【００１１】一実施例に従って、光開始剤は、例えば、
トリアリル・スルホニウム・ヘキサフルオロホスフェー
ト(triaryl sulfonium hexafluorophosphate）塩などの
オニウム塩(onium salt)と、例えば、プロピレン・カー
ボネート(propylene carbonate)などの溶媒との混合物
である、陽イオン光開始剤である。適切なトリアリル・
スルホニウム・ヘキサフルオロホスフェート塩は、ビス
ｐジフェニルスルホニウムフェニルサルフィド・ヘキサ
フルオロホスフェート(bis-p-diphenylsulfoniumphenyl
sulfide hexafluorophosphate)と、ジフェニルフェニル
チオフェニルサルホニウム・ヘキサフルオロホスフェー
ト(diphenylphenylthiophenylsulfoniumhexafluorophos
phate)との組合せである。一例として、陽イオン光開始
剤は、５０重量パーセントのオニウム塩と、５０重量パ
ーセントの溶媒とによって構成される。
【００１２】エポキシの陽イオン光架橋(cationic phot
ocrosslinking)は、ＵＶ放射が陽イオン光開始剤と反応
して、強酸を形成した結果である。この強酸は、エポキ
シ・モノマ(epoxy monomer)の環を開いて、反応性陽イ
オン種(reactive cationic species)を形成し、その結
果、エポキシの重合が生じる。
【００１３】陽イオン光開始剤の別の例では、光画定可
能な応力補償材料は、エポキシ，希釈剤，エポキシ・ア
クリレート，架橋剤(cross-linker)，充填剤および陽イ
オン光開始剤を合成することによって形成される。エポ
キシ・アクリレートは、光画定可能な応力補償層の光露
光性(photoimageability)を向上させ、エポキシ・アク
リレート・モノマと、例えば、トリアクリレート(triac
rylate)などの架橋剤と混合することによって形成され
る。具体的には、光画定可能な応力補償材料は、約１５
重量パーセントの芳香性エポキシと、約３２．６重量パ
ーセントの希釈剤または脂環エポキシと、約４７．５重
量パーセントのエポキシ・アクリレートとトリアクリレ
ートとの混合物と、約４．７重量パーセントの陽イオン
光開始剤とによって構成される。好ましくは、エポキシ
は、Ciba Geigy Corporation社製の商品名GY 281として
販売されるビスフェノールＦジエポキシドであり；脂環
エポキシは、Union Carbide Corporation社製の商品名E
RL 4221として販売される３，４−エポキシシクロヘキ
シルメチル３，４−エポキシシクロヘキサン・カルボキ
シレートであり；エポキシ・アクリレートとトリアクリ
レートとの混合物は、UCB Chemical Corporation社製の
商品名Ebecryl 9636として販売される、７０重量パーセ
ントのアクリレート化ビスフェノールＦと３０重量パー
セントのトリメチルオルプロパントリアクリレート(tri
methylolpropanetriacrylate)であり；充填剤は、硼珪
酸ガラスであり；陽イオン光開始剤は、UCB Chemical C
orporation社製の商品名Uvacure 1590として販売され
る、５０重量パーセントのトリアリル・スルホニウム・
ヘキサフルオロホスフェート塩と５０重量パーセントの
１，２プロピレン・カーボネートである。特に、トリア
リル・スルホニウム・ヘキサフルオロホスフェート塩
は、ビスｐジフェニルスルホニウムフェニルサルフィド
・ヘキサフルオロホスフェートと、ジフェニルフェニル
チオフェニルサルホニウム・ヘキサフルオロホスフェー
トの組合せである。なお、エポキシ配合は３０〜８０重
量パーセントの充填剤を含有してもよいことを理解され
たい。
【００１４】陽イオン光開始剤のさらに別の例では、光
画定可能な応力補償材料は、希釈剤，充填剤および陽イ
オン光開始剤を合成することによって形成され、ここで
充填剤は石英またはシリカである。
【００１５】遊離基光開始剤の実施例に従って、光画定
可能な応力補償材料は、エポキシ，エポキシ・アクリレ
ート，希釈剤，充填剤および遊離基光開始剤を合成する
ことによって形成される。遊離基光開始剤の実施例に従
って、遊離基光開始剤は、開始剤と、アミン協力剤(ami
ne synergist)との混合物である。一例として、開始剤
は、イソプロピルチオキサントン(isopropylthioxantho
ne)であり、アミン協力剤は、エチルｐ−（ヂメチルア
ミノ）ベンゾエート(ethyl p-(dimethylamino)benzoat
e)である。適切な混合物は、１：１の重量比のイソプロ
ピルチオキサントンとエチルｐ−（ヂメチルアミノ）ベ
ンゾエートの混合物である。例えば、この混合物は、約
５０重量パーセントのイソプロピルチオキサントンと、
５０重量パーセントのエチルｐ−（ヂメチルアミノ）ベ
ンゾエートによって構成される。
【００１６】好ましくは、エポキシは、適切な応力補償
組成を生成するように調合または調整可能な特性を有す
る芳香性エポキシである。一例として、芳香性エポキシ
は、ビスフェノールＦジエポキシドであり、エポキシ・
アクリレートはEbecryl 9636である。別の適切な芳香性
エポキシは、ビスフェノールＡジエポキシドである。
【００１７】エポキシ組成と充填剤との間の屈折率を一
致させるため、芳香性エポキシの屈折率よりも低い屈折
率を有する脂肪性エポキシが芳香性エポキシと合成さ
れ、エポキシ組成を形成する。ビスフェノールＦジエポ
キシドと合成可能な脂肪性エポキシの適切なクラスは、
脂環エポキシである。
【００１８】アクリレートの光架橋は、ＵＶ放射が遊離
基光開始剤とが反応して、アミン引抜(amine abstracti
on)により遊離基を発生した結果である。次に、遊離基
はアクリレートと反応して、エポキシを溶けにくくする
網(network)を形成する（光内位添加(photointercalati
on)）。
【００１９】本発明の別の態様は、導電性バンプの形成
において応力補償組成を利用することである。図１は、
本発明の別の実施例による初期の製造段階における半導
体部品１０の拡大断面図である。図１に示すのは、例え
ば、表面１２を有する半導体ウェハなどの基板１１であ
る。誘電材料の層１４は、表面１２上に形成され、開口
部は、ボンド・パッド１３が形成される箇所にて誘電層
１４に形成される。当業者であれば理解されるように、
半導体ウェハは、トランジスタ，ダイオード，集積回
路，受動性素子などの回路素子を収容する複数の半導体
チップからなる。ボンド・パッド１３は、集積回路また
は半導体デバイスの適切な領域に電気接触する。なお、
回路素子は図１では図示されていないことに留意された
い。
【００２０】ボンド・パッド１３は、誘電層１４におけ
る開口部によって露出される表面１２の部分に形成され
る。再分布構造(redistribution structure)１６は、ボ
ンド・パッド１３および誘電層１４の部分に形成され
る。図１に示す実施例に従って、再分布構造１６は、誘
電材料の層１８がその上に形成された導電材料の層１７
によって構成される。導電層１７の適切な材料には、
銅，アルミニウムなどが含まれる。誘電層１８の適切な
材料には、ポリイミド，ベンゾシクロブテン（ＢＣＢ：
benzocyclobutene）などが含まれる。再分布構造１６
は、細ピッチの周辺構造から粗ピッチのエリア・アレイ
構造に、ボンド・パッドを再分布する。従って、再分布
構造１６は、ボンド・パッド拡張を提供すべく機能す
る。再分布構造１６について、絶縁材料１８上に配置さ
れた導電層１７として図説したが、これは本発明を制限
するものではないことを理解されたい。例えば、再分布
構造１６は、複数の絶縁または非導電層によって分離さ
れた複数の導電層によって構成できる。
【００２１】複数の穴(via)１９は、導電層１７のバン
プ領域を露出するために、絶縁層１８に形成される。導
電層１７のバンプまたはバンプ領域は、導電性バンプが
形成される領域である。
【００２２】ここで図２を参照して、上記の光画定可能
な応力補償材料の層２１は、再分布構造１６の上に設け
られる。応力補償層２１は、穴１９を埋める。フォトリ
ソグラフィ方法を利用して、開口部２２は応力補償層２
１に形成され、導電層１７のバンプ領域を露出する。
【００２３】ここで図３を参照して、任意のバンプ下メ
タライゼーション層(underbump metallization layer)
２３は、導電層１７の露出部分、すなわち、導電層１７
の露出したボンド・パッド領域に形成される。
【００２４】例えば、半田ペーストなどの導電性ペース
ト２４は、応力補償層２１上に設けられる。好ましく
は、導電性ペースト２４は、応力補償層２１の表面およ
び開口部２２内に供給(dispense)，拡散(spread)あるい
は流入(flood)される。応力補償層２１に導電性ペース
ト２４を塗布し、また応力補償層２１の開口部２２を実
質的に埋めるために、スキージ(squeegee)または他の適
切な器具が用いられる。余分な導電性ペーストは、応力
補償層２１の表面から除去される。
【００２５】ここで図４を参照して、導電性ペースト２
４はリフローされ、導電性バンプ２６を形成する。導電
性バンプ２６は、導電性ペースト２４が半田ペーストで
ある場合には、半田バンプともいう。追加の導電性ペー
スト２７は、応力補償層２１および導電性バンプ２６の
上に設けられる。追加の導電性ペーストを適用する目的
は、導電性バンプの高さを増加することである。あるい
は、半田ボールが導電性バンプ２６上に設けられる。
【００２６】ここで図５を参照して、導電性ペーストは
リフローされ、導電性バンプ２６上に導電性バンプ２８
を形成する。導電性バンプ２８は、導電性バンプ２６と
溶融して、導電性バンプ２９を形成する。本実施例で
は、応力補償層２１は、ウェハ上の応力を除去するだけ
でなく、導電性バンプ２８の形成のためのステンシルと
しても機能する。
【００２７】図６は、本発明のさらに別の実施例による
初期の製造段階における半導体部品４０の拡大断面図で
ある。なお、同じ要素を表すために、図面において同じ
参照番号が用いられていることを理解されたい。図６に
示すのは、例えば、表面１２と、表面１２上のボンド・
パッド１３および誘電層１４とを有する半導体ウェハな
どの基板１１である。再分布構造１６は、ボンド・パッ
ド１３および誘電層１４の部分に形成される。本実施例
に従って、再分布構造１６は、非導電材料の層１８がそ
の上に設けられた導電材料の層１７によって構成され
る。複数の穴１９は、非導電層１８に形成され、導電層
１７の部分を露出する。任意のバンプ下メタライゼーシ
ョン層４２は、導電層１７の露出部分に形成される。
【００２８】ここで図７を参照して、半田マスク材料の
層４１は、再分布構造１６およびバンプ下メタライゼー
ション層４２上に形成される。半田マスク層４１は、バ
ンプ下メタライゼーション層４２の部分を露出すべく開
口部４３が半田マスク層４１に形成されるようにパター
ニングされる。なお、半田マスク層４１はステンシルと
して機能し、またステンシルとして用いられる材料は本
発明を制限するものではないことを理解されたい。例え
ば、ステンシルは、フォトレジスト，応力補償材料など
でもよい。例えば、半田ペーストなどの導電性ペースト
４４は、半田マスク層４１上および開口部４３内に設け
られる。導電性ペーストを設けるための方法について
は、図３を参照して説明した。余分な導電性ペースト
は、半田マスク層４１の表面から除去される。
【００２９】ここで図８を参照して、半田マスク層４１
は除去され、導電性ペーストはリフローされて、導電性
バンプ４６を形成する。導電性ペースト４４が半田ペー
ストである場合、導電性バンプ４６は半田バンプともい
う。導電性バンプ４６は洗浄され、光画定可能な応力補
償材料の層４７が導電性バンプ４６および再分布構造１
６の上に設けられる。フォトリソグラフィ方法を利用し
て、開口部４９は応力補償層４７に形成される。
【００３０】ここで図９を参照して、導電性バンプ４６
上に第２セットの導電性バンプ５１が形成される。導電
性バンプ５１は導電性バンプ４６と溶融して、バンプ構
造５２を形成する。なお、本発明を利用して、約３００
ミクロン以上の全高を有するバンプが形成できることを
理解されたい。あるいは、半田ボールが導電性バンプ４
６上に設けられる。
【００３１】以上、光画定可能な応力補償層を有する半
導体部品と、この応力補償層の化学組成が提供されたこ
とを理解されたい。光画定可能な応力補償層は、屈折率
が充填剤の屈折率と一致したエポキシ配合を含む。この
屈折率を一致させることにより、応力補償層は、非一致
配合では不可能であった厚さで光露光が可能になり、Ｕ
Ｖ光などの放射に露光した応力補償層の部分が重合し、
一方、露光していない部分は容易に除去できる。従っ
て、厚いエポキシ膜、すなわち、最大２００μｍ厚の膜
を形成でき、これらの厚い膜に穴を形成できる。
【００３２】本発明の特定の実施例について図説してき
たが、更なる修正および改善は当業者に想起される。な
お、本発明は図示の特定の形式に制限されず、特許請求
の範囲は、本発明の精神および範囲から逸脱しないあら
ゆる修正を網羅するものとする。例えば、導電性バンプ
１６は、プリント配線基板，フレックス回路(flex circ
uits)，メタライゼーションされたセラミックまたはガ
ラスなどの上に形成できる。さらに、導電性バンプは、
半田パウダと固体半田フラックスの組合せを利用して形
成できる。
【図面の簡単な説明】
【図１】本発明の実施例による初期の製造段階における
半導体部品の拡大断面図である。
【図２】応力補償層が形成された図１の半導体部品の拡
大断面図である。
【図３】以降の製造段階における図２の半導体ウェハの
拡大断面図である。
【図４】以降の製造段階における図３の半導体ウェハの
拡大断面図である。
【図５】以降の製造段階における図４の半導体ウェハの
拡大断面図である。
【図６】本発明の別の実施例による初期の製造段階にお
ける半導体部品の拡大断面図である。
【図７】以降の製造段階における図６の半導体ウェハの
拡大断面図である。
【図８】以降の製造段階における図７の半導体ウェハの
拡大断面図である。
【図９】以降の製造段階における図８の半導体ウェハの
拡大断面図である。
【符号の説明】
１０ 半導体部品 １１ 基板 １２ 表面 １３ ボンド・パッド １４ 誘電層 １６ 再分布構造 １７ 導電層 １８ 誘電層（絶縁層） １９ 穴 ２１ 応力補償層 ２２ 開口部 ２３ バンプ下メタライゼーション層 ２４ 導電性ペースト ２６ 導電性バンプ ２７ 導電性ペースト ２８ 導電性バンプ ２９ 導電性バンプ ４０ 半導体部品 ４１ 半田マスク層 ４２ バンプ下メタライゼーション層 ４３ 開口部 ４４ 導電性ペースト ４６ 導電性バンプ ４７ 応力補償層 ４９ 開口部 ５１ 導電性バンプ ５２ バンプ構造
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ０８Ｌ 101/00 Ｃ０８Ｌ 101/00 Ｈ０１Ｌ 23/12 ５０１ Ｈ０１Ｌ 23/12 ５０１Ｐ 23/29 21/92 ６０２Ｂ 23/31 ６０４Ｅ 23/30 Ｃ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 光画定可能な応力補償組成であって：光
    開始剤；屈折率を有する希釈剤；および実質的に前記屈
    折率を有する充填剤であって、前記充填剤は石英または
    シリカのうちの一方からなる充填剤；によって構成され
    ることを特徴とする光画定可能な応力補償組成。
  2. 【請求項２】 光画定可能な応力補償組成を形成する方
    法であって：光開始剤と、希釈剤とを合成して、第１混
    合物を形成する段階；前記第１混合物と、エポキシとを
    合成して、第２混合物を形成する段階；および前記第２
    混合物と、充填剤とを合成して、前記光画定可能な応力
    補償組成を形成する段階；によって構成されることを特
    徴とする方法。
  3. 【請求項３】 導電性バンプ（２６）を形成する方法で
    あって：主面（１２）および前記主面上に設けられたボ
    ンド・パッド（１３）を有する基板（１１）と、前記ボ
    ンド・パッド上に形成された第１導電性バンプ（２６）
    とを設ける段階；前記主面および前記第１導電性バンプ
    上に応力補償層（２１）を形成する段階；前記第１導電
    性バンプを露出する段階；および前記第１導電性バンプ
    の上にある第２導電性バンプを形成する段階；によって
    構成されることを特徴とする方法。
  4. 【請求項４】 導電性バンプ（２６）を形成する方法で
    あって：主面（１２）および前記主面上に設けられたボ
    ンド・パッド（１３）を有する基板を設ける段階；前記
    主面および前記ボンド・パッド上に応力補償層（２１）
    を形成する段階；前記ボンド・パッドを露出する段階；
    および前記ボンド・パッド上に第１導電性バンプを形成
    する段階；によって構成されることを特徴とする方法。
  5. 【請求項５】 半導体部品（１０）であって：主面（１
    ２）および前記主面上に設けられたボンド・パッド（１
    ３）を有する基板（１１）；前記ボンド・パッド上に設
    けられた第１導電性バンプ（２６）；および前記主面上
    に設けられた応力補償層（２１）であって、前記応力補
    償層は、前記第１導電性バンプを露出する穴を有する、
    応力補償層（２１）；によって構成されることを特徴と
    する半導体部品。
JP2000201009A 1999-07-06 2000-07-03 応力補償組成物、応力補償組成物によって導電性バンプを形成する方法、及び半導体部品 Expired - Fee Related JP5415657B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/348,737 US6458622B1 (en) 1999-07-06 1999-07-06 Stress compensation composition and semiconductor component formed using the stress compensation composition
US348737 1999-07-06

Publications (2)

Publication Number Publication Date
JP2001057374A true JP2001057374A (ja) 2001-02-27
JP5415657B2 JP5415657B2 (ja) 2014-02-12

Family

ID=23369311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000201009A Expired - Fee Related JP5415657B2 (ja) 1999-07-06 2000-07-03 応力補償組成物、応力補償組成物によって導電性バンプを形成する方法、及び半導体部品

Country Status (3)

Country Link
US (1) US6458622B1 (ja)
JP (1) JP5415657B2 (ja)
KR (1) KR100718821B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003098688A2 (en) * 2002-05-14 2003-11-27 Freescale Semiconductor, Inc. Structural design of under bump metallurgy for high reliability bumped packages
US6956293B2 (en) 2002-06-07 2005-10-18 Shinko Electric Industries, Ltd. Semiconductor device
WO2011152255A1 (ja) * 2010-06-02 2011-12-08 株式会社村田製作所 Ｅｓｄ保護デバイス
JP2012510170A (ja) * 2008-11-25 2012-04-26 ロード コーポレイション 光硬化性材料でダイ表面を保護する方法
JP2015133388A (ja) * 2014-01-10 2015-07-23 新光電気工業株式会社 半導体装置、半導体装置の製造方法
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6664176B2 (en) * 2001-08-31 2003-12-16 Infineon Technologies Ag Method of making pad-rerouting for integrated circuit chips
US6605524B1 (en) * 2001-09-10 2003-08-12 Taiwan Semiconductor Manufacturing Company Bumping process to increase bump height and to create a more robust bump structure
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US6605491B1 (en) * 2002-05-21 2003-08-12 Industrial Technology Research Institute Method for bonding IC chips to substrates with non-conductive adhesive
FR2855650B1 (fr) * 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7901983B2 (en) * 2004-11-10 2011-03-08 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8674500B2 (en) 2003-12-31 2014-03-18 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
WO2005048311A2 (en) 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US20060216860A1 (en) 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US6890795B1 (en) * 2003-12-30 2005-05-10 Agency For Science, Technology And Research Wafer level super stretch solder
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US7745912B2 (en) * 2005-03-25 2010-06-29 Intel Corporation Stress absorption layer and cylinder solder joint method and apparatus
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
EP1917689B1 (en) 2005-08-09 2017-11-08 Polyplus Battery Company Compliant seal structures for protected active metal anodes
US8048570B2 (en) 2005-08-09 2011-11-01 Polyplus Battery Company Compliant seal structures for protected active metal anodes
KR20080049807A (ko) * 2005-10-03 2008-06-04 로무 가부시키가이샤 반도체 장치
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US20080237822A1 (en) * 2007-03-30 2008-10-02 Raravikar Nachiket R Microelectronic die having nano-particle containing passivation layer and package including same
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
US20090065555A1 (en) * 2007-09-12 2009-03-12 Stephen Leslie Buchwalter Electrical interconnect forming method
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US8043893B2 (en) 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US20090127718A1 (en) * 2007-11-15 2009-05-21 Chen Singjang Flip chip wafer, flip chip die and manufacturing processes thereof
JP5337404B2 (ja) * 2008-05-21 2013-11-06 ローム株式会社 半導体装置および半導体装置の製造方法
KR100979497B1 (ko) * 2008-06-17 2010-09-01 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
EP2871456B1 (en) 2013-11-06 2018-10-10 Invensense, Inc. Pressure sensor and method for manufacturing a pressure sensor
EP2871455B1 (en) 2013-11-06 2020-03-04 Invensense, Inc. Pressure sensor
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
EP3076146B1 (en) 2015-04-02 2020-05-06 Invensense, Inc. Pressure sensor
US11225409B2 (en) 2018-09-17 2022-01-18 Invensense, Inc. Sensor with integrated heater
WO2020236661A1 (en) 2019-05-17 2020-11-26 Invensense, Inc. A pressure sensor with improve hermeticity
US11982835B2 (en) * 2019-05-24 2024-05-14 Nlight, Inc. Apparatuses for scattering light and methods of forming apparatuses for scattering light

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0755415B1 (en) * 1994-04-15 2002-06-26 KRATON Polymers Research B.V. Epoxidized low viscosity rubber toughening modifiers for epoxy resins
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003098688A2 (en) * 2002-05-14 2003-11-27 Freescale Semiconductor, Inc. Structural design of under bump metallurgy for high reliability bumped packages
WO2003098688A3 (en) * 2002-05-14 2004-07-08 Motorola Inc Structural design of under bump metallurgy for high reliability bumped packages
US6930032B2 (en) 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
US6956293B2 (en) 2002-06-07 2005-10-18 Shinko Electric Industries, Ltd. Semiconductor device
JP2012510170A (ja) * 2008-11-25 2012-04-26 ロード コーポレイション 光硬化性材料でダイ表面を保護する方法
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
WO2011152255A1 (ja) * 2010-06-02 2011-12-08 株式会社村田製作所 Ｅｓｄ保護デバイス
US9136228B2 (en) 2010-06-02 2015-09-15 Murata Manufacturing Co., Ltd. ESD protection device
JP2015133388A (ja) * 2014-01-10 2015-07-23 新光電気工業株式会社 半導体装置、半導体装置の製造方法

Also Published As

Publication number Publication date
KR100718821B1 (ko) 2007-05-17
US6458622B1 (en) 2002-10-01
JP5415657B2 (ja) 2014-02-12
KR20010049703A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
JP5415657B2 (ja) 応力補償組成物、応力補償組成物によって導電性バンプを形成する方法、及び半導体部品
US6593220B1 (en) Elastomer plating mask sealed wafer level package method
JP4935670B2 (ja) 半導体装置、並びにバッファーコート用樹脂組成物、ダイボンド用樹脂組成物、及び封止用樹脂組成物
CN107134414B (zh) 半导体装置及其制造方法、倒装芯片型半导体装置及其制造方法
US8568961B2 (en) Methods for protecting a die surface with photocurable materials
JPS59171130A (ja) 重合体回路基板の製造方法
JP4174275B2 (ja) 感光性有機無機複合材料およびそれを用いた半導体装置
US6396145B1 (en) Semiconductor device and method for manufacturing the same technical field
TW202212476A (zh) 製造半導體裝置的方法
JP7176818B2 (ja) 半導体パッケージの製造方法
JPH01161850A (ja) 半導体装置の製造方法
JP2006098568A (ja) 感光性樹脂組成物及びそれを用いた半導体装置
EP3780094A1 (en) Method for manufacturing semiconductor package
JP2002299510A (ja) 半導体装置
JPH11288971A (ja) フィリップチップ実装工法
KR20230144306A (ko) 반도체 접착용 필름 및 이를 이용한 반도체 패키지
JP4461628B2 (ja) 半導体パッケージの製造方法
US20140024175A1 (en) Methods for protecting a die surface with photocurable materials
JP2003069204A (ja) 感光性フラックス、並びに、これを用いた半田接合部、フリップチップ、半導体パッケージ、及び、プリント配線板、並びに、半導体装置の製造方法
JP2019060959A (ja) 感光性樹脂組成物、パターニング方法および半導体装置の製造方法
JP2018151475A (ja) 電子装置の製造方法
JP2018141945A (ja) 電子装置の製造方法
JPH09148485A (ja) チップキャリア
KR20190079165A (ko) 웨이퍼 레벨 패키지 제조방법
JP2004128353A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070531

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121024

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131114

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees