JPS59171130A - 重合体回路基板の製造方法 - Google Patents

重合体回路基板の製造方法

Info

Publication number
JPS59171130A
JPS59171130A JP58223056A JP22305683A JPS59171130A JP S59171130 A JPS59171130 A JP S59171130A JP 58223056 A JP58223056 A JP 58223056A JP 22305683 A JP22305683 A JP 22305683A JP S59171130 A JPS59171130 A JP S59171130A
Authority
JP
Japan
Prior art keywords
resin
components
circuit
substrate
casting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58223056A
Other languages
English (en)
Inventor
フランシス・エミ−ル・ジヤスパ−
ジヨゼフアス・ボニフアシス・ピ−タ−ズ
エドワ−ド・キ−ス・ブラウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Prutec Ltd
Original Assignee
Prutec Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Prutec Ltd filed Critical Prutec Ltd
Publication of JPS59171130A publication Critical patent/JPS59171130A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電気回路の製造方法に関し、特に集積回路の相
互接続方法に関する。
現在、甚だ小型の大規模集積回路を製造することができ
る。しかしながら、集積回路を接続する現在の方法では
、集積回路の寸法を一段と小型化することはできない。
半導体チップを回路基板上に載せる技法は現在数多くあ
る。ある技法では、各半導体チップを別々に封入し、こ
の封入物に回路基板上の接点パッドに個々に接続される
多層の接点を設けている。
この場合には、封入物自身の寸法が不必要に増加し、か
つ他の耐入物に接続される接点パッドも回路基板の寸法
を増加させる欠点がある。又、他の技法では、裸の半導
体チップを回路基板上に載せてワイヤボンド法により電
気回路に接続している。
この方法は前もって封入された部品の場合の欠点を解消
しているが、未だ不必要に回路基板が大きくなる。
更に、半導体チップの接点パッドチップ周辺に配置しな
ければならないので、このことは半導体チップ設計者に
不必要な制限を与えかつ又相互接続密度を減少させる原
因ともなっている。
本発明の目的は上記の問題を解決し、集積回路設計が許
す限り最大限に回路を小型化できる半導体チップの電気
的接続方法を提供することにある。
本発明によれば、封入されない半導体チップも含めて回
路を構成する電気部品を絶縁基板上に、上記部品の接点
領域が実質的平面になるようにのせる工程と、回路の部
品間を電気的に接続するために基板上に導電性のパター
ンを形成する工程とを有することを特徴とする、半導体
チップ上に集積回路を組み込む電気回路の製造方法が得
られる。
回路を構成する部品は、表面を下にして平面上の所定の
位置に配置し、かつ樹脂を上記部品の周囲にキャストす
る封入工程により、上記構成部品が絶縁基板上に載せら
れることが好ましい。
例えばエポキシ樹脂を用いて部品をキャストするときに
、電気泡が部品の表面附近に発生すると、後の工程にお
いて基板表面上に導電性パターンを形成する妨げとなり
問題を引き起す。
この問題を解決するために、上記樹脂のキャスト工程は
好ましくは２つの工程、即ち樹脂を構成部品の周囲近接
部領域にキャストする工程と、基板の大部分を構成する
ために樹脂を更にキャストする前に、真空中でその樹指
を硬化する工程から成る。
基板全体を樹脂で形成しないで、熱の散逸を促進するた
めにも、例えばアルミの如き金属を少くとも部分的に用
いることが望ましい。封入用樹脂は構成部品を囲む金属
製の母型内でキャストされる。
非封入半導体部品が使用されるので、導電性のパターン
を形成するときに構成部品を損傷しないようすることは
重要である。この損傷は、例えば高温又は腐蝕性の薬品
を用いて形成したときに発生する。上記の要求を満足さ
せるために、導電性パターンは導電性粉末を含む硬化性
の光重合体又は有機導電体で形成することが好ましい。
更に、回路基板上の部品を相互に接続する電気的導電体
が、導電性粉末を含む硬化性光重合体層であって、導電
体として作用するものと導電体粉末を含まない重合体層
であって絶縁体として作用するものとを互い違いに有す
る多層構造で形成されることが望ましい。
低い固有抵抗の導体を得るには、光重合性材料に平偏状
の粒子でその平均粒子寸法が０．３ミクロン程度の銀粉
末を混入することが望ましい。これにより回路を高解像
力で形成できる。
導体を形成するには、基板の全表面を光重合性材料でコ
ートし、該材料が導電体として作用する選択された領域
でのみ重合するよう選択的に照射光に、例えばマスクを
介して好ましくは紫外線に露出され、その非硬化材料が
適宜な溶剤で除去される。
別の方法として、光重合性材料を、電子又はコヒレント
なレーザ光を走査することにより、硬化照射光に選択的
に露出してもよい。
又、光重合性材料はモノマ、プレポリマ等を含む。この
ような材料は紫外光に露出されると容易に重合し、充分
な厚みで良好な解像力をもった導電体が形成できる。
プリント回路を多層で形成するときは、各層には異なっ
た粉末が混入される。絶縁層の場合には、層の絶縁特性
を変えるために粉末が選択され、導電性層の場合には、
導電性層材に抵抗体を形成するために銀よりは小さい導
電率の粉末を用いてもよい。この固有抵抗の粉末濃度へ
の依存性は段階的曲線になるので、導電性粉末の濃度を
下げて固有抵抗を予測的に増加させることは困難である
。
しかし、抵抗層が回路抵抗を形成するのに必要なときは
、混入する粉末を充分に選択すればよい。
以下、添附図を用いて本発明の一例を説明する。
第１図は６つの構成部品１０ａ−１０ｆからなる成る回
路の部分切断透視図である。これらの部品は半導体チッ
プ形式で互に接続される。全部品は集積回路として図示
されているが、部品の１つが抵抗やコイルのような個別
部品であってもよい。図示したように、これらの部品１
０ａ−１０ｆは、回路接続用の接点パッド１４が上側表
面に平面状になるよう絶縁材１２上にキャスト（樹脂の
型鋳込）される。接点パッド１４が実質的に平面上にな
る様にするための個々の部品１０のキャスト工程は２工
程から成る。第１工程では、部品の表を下にしてガラス
板のような平らな面の所定の位置に並べる。ガラス板に
は部品の所定位置をマークしておく。
エポキシ樹脂を各部品の周囲におき、これを真空中で硬
化する。真空にするのは泡を抜き、部品の外側の導体が
形成される表面からビット（穴）を除去するためである
。硬化後は、更にエポキシ樹脂を同様にキャストする。
基板には熱を散逸させる金属部があることが望ましい。
そのためには、上記平面上に金属マトリックス（母型）
を置き、相互接続する部品をこのマトリックスの穴内に
おき、部品を封入するためこの穴内にエポキシ樹脂をキ
ャストする。
第２ａ−２ｅ図には、構成部品１０のパッド１４間に各
種のものを接続する多層回路基板の製造工程を示す。こ
れらの図では、それぞれ２つの接点パッドを平面上にも
つ（左から右へ１４ａから１４ｆ）３つの半導体チップ
１０ａ、１０ｂ、１０ｃの断面を示す。今、パッド１４
ａ、１４ｂ、１４ｄをパッド１４ｆ、１４ｃ、１４ｅに
それぞれ接続することにする。
第２ａ図の第１工程では、導電性粉末を含まない光重合
性の材料１６を全部品１０の全表面にコートする。この
コート面はマスクを通して選択的に紫外線にあて絶縁領
域のみ硬化させ、接点パッドは全て露出させる。
紫外線に露光したあと、重合体（ポリマ）を現象し、非
硬化部を取り除き次の再コート面を形成する。現象後、
基板は１５０℃の温度で３０分間赤外線ヒータを用いて
焼きなましする。この焼きなましによりフィルムの機械
特性が向上し、以後の工程における耐性が改善される。
このように、第１工程の最后では（第２ｂ図）、絶縁層
１６と接点パッド１４ａ−１４ｅとが残る。この絶縁層
１６により、次工程で行う導電性コートラングで、接点
パッドのみが電気的に接続されることになる。
次の工程では、導電性粉末を含む光重合性の材料を全面
に堆積させ、選択的に露光し現象し、接点１４ｂ、１４
ｄと接点１４ｃ、１４ｅをそれぞれ接続する２つの導電
性ブリッヂ１８ａ、１８ｂのみを残す（第２ｃ図）。
簡単な設計の回路の場合には、上記の方法による単一層
プリント回路を用いて相互接続することもできるが、導
体を互に交差させることが必要なときは多層構造にする
必要がある。次に、既に形成した接続線と干渉すること
なくパッド１４ａと１４ｆを互に接続する方法を説明す
る。
第２導体層を形成する前に、導電性粒子を含まない光重
合性材料を全表面にコート２０をして絶縁層を導電性第
１層の上に形成する。多層回路基板の異なった層間を後
工程で接続する領域をマスクして、このコート２０をｔ
選択的に硬化させる。この例では、接点パット１４ａと
１４ｆ上のみ窓を残す。
次に材料を現象して、ショートさせない領域のみに絶縁
層を残す（第２ａ図）。
絶縁層２０を形成した後で、更に光重合性材料をコート
し、選択的に硬化して、第２ｅ図の如き構造にする。こ
の図では、導電性層のみを斜線で示している。必要なら
、導電性層と絶縁性層を形成する上記工程を交互に行な
い、介存する絶縁層間に貫通穴により接続した一連の層
を形成してもよい。
熱的には導電性であるが電気的には抵抗性の粒子をもつ
光重合性の材料を用いてもよい。又、介在層は電気的な
ショート回路を形成することなく熱の散逸を促進させる
のに役立つ。
更に、他の方法で、材料の電気的や熱的特性を改善する
充てん材を光重合材材料に加えることもできる。例えば
、抵抗を形成するときは、固有抵抗を所定のレベルにす
るために、銀より電気的に導電性の小さい材株を用いて
もよい。この場合には、固有抵抗は銀の濃度に対して直
線的には変化しないことに注意すべきであり、抵抗体を
形成するために固有抵抗を変える銀の添加量を前もって
決定することは難かしい。
一般的には、光重合性材料は４つの成分、即ちプレポリ
マ、モノマ、光起爆材、光活性材から成る。
モノマにプレポリマを混合することにより、重合が促進
されかつ、プレポリマの性質や濃度に基づいてかなりの
程度までポリマコートの特性を決定できる利点がある。
一般的にプレポリマは、ポリオルアクリレート、ウエタ
ンアクリレート、エポキシアクリレート、アクリル、ポ
リエステルアクリレート、ポリエチルアクリレート、メ
ラミンアクリレートを含むグループから選択される。
モノマはポリマに適当な流動性を与えるのに役立つ。又
硬化時間を早め交差結合力を高める。プレポリマはモノ
マに対しては可溶性でなければならない。希望の特性に
よっては、モノマはモノアクリレート、チアクリレート
、トリマクリレートの中から選んでもよい。
光起爆材は紫外線光子を吸収し、光重合を開始させるに
充分な反応力のある１つ以上の基を形成させる目的で用
いられる。ほとんどのアクリルプレポリマやモノマは、
それだけで急速な重合を開始されるに充分な紫外線光子
を吸収することはない。この光起爆材として、ホモリテ
ック該分裂（例えば安息香）、水素抽出（例えばベンゼ
ンフエノン）、電子移動などの幾つかのメカニズムの１
つを用いてもよい。
５０ミクロン以下のフィルム厚では、表面上で酸素によ
る重合化阻害が著しくなる。光活性材はこの問題を克服
するために用いられる。代表的光活性剤は第三脂肪族ア
ミンで、適正なアミン族としてはエタノールアミンとア
ミノアクリレートがある。
ポリマに入れて導電性をもたせるための銀粉末は平偏状
粒子が好ましい粒子の大きさは最大１．５ミクロン以下
で０．３ミクロン程度のものがよい。
金属粉末粒子の凝集を防止するために、光重合材材料組
成内に界面活性剤を加えることが望ましい。適当なもの
としてはＦＣ−４３０と呼ばれる３Ｍがある。
適正な特性をもつ光重合性材料は次の成分の混合物から
つくられた。
１、エポキシアクリレートプレポリマ ＵＣＢ社（ベルギ）商標名ＥＢＥＣＲＹＬ６００ ２、１，６−へキサネディオールアクリレート（ＨＤＤ
Ａ） ３、ＵＶＥＣＲＹＬＰ３６光起爆剤ＵＣＢ社（ベルギ） ４、ＵＶＥＣＲＹＬＰ１０４光活性剤ＵＣＢ社（ベルギ
） ５、ＦＣ−４３０（３Ｍ）界面活性剤 上記成分を用いるときは、現像は次の手順で行なう。
１、モノマ（ＨＤＤＡ）上に注いで基板をリンスする。
２、キシレン上に注いで、ＨＤＤＡをリンスする。
３、硬化層はフレオン蒸気中で乾燥する。
絶縁層を形成するときは、電気的導電性充てん物を用い
ずに重合性材料を使用する。しかし導電性層が必要なと
きは充てん物を入れる。最適なものは銀微粉末である。
上記成分の約３０％樹脂とＤＥＭＥＴＲＯ〜（ドイツ）
Ｄ３１型銀粒子７０％が回路基板形成用として適した特
性をもつことが解かっている。
上記のプリント回路製造法は、電気的接続をチップ上に
直接印刷できる点において、製造を簡単にできる利点が
ある。他の利点は、チップ上にハンダによる突起部がな
いこと、他の回路を接続するのに、回路ネットワークの
取り扱いが簡単であること、パッケージが平面であるこ
と、相互接続のための加熱工程がなく従って熱による半
導体チップの損傷の危険が少ないこと等である。
しかしながら、この方法は、不良部品が回路中に組み込
まれると、その修正作業が簡単でないという欠点をもつ
。この修正作業は２つの方法のいずれかにより行うこと
ができる。
まず第１の方法は、組み込み回路をテストして不良チッ
プを発見したときは、この不良チップを回路の周辺部品
と共にレーザ光により切断する。
次に新しいチップを入れ新しく回路の他の部分と接続す
る。
この再接続工程を簡素化するために、チップ接続は別に
しても、導電性路が修正領域を横断しないように設計す
ることが重要である。この方法により、修正接続部は集
積回路の導電性パッドを他の対応する線に連結している
部分のみに限定される。更に、チップへの接続は最上部
の導電層から形成される様設計されなければならない。
従って、アルミパッドを基板の切断導電性路上に蒸着す
れば、従来のワイヤボンヂング技術を用いて交換したチ
ップを回路に接続することができる。
高集積接続回路の場合には、再接続する切断路の拡領域
に亘って拡がる絶縁層や導電層を回路に形成することが
後で必要になる。アルミパッドをマスクを介して又はリ
フトオフ技術を用いて蒸着することもできる。
不良チップ修正の第２の方法の原理は、不良チップを交
換するのではなく、新しい回路を再生処理することがあ
る。この方法では、不良チップが発見されると、全良品
チップを分解、解体、洗浄して、解体部品を用いて新し
く回路を再生する。
この後者の方法は、前者の方法より或る程度有利である
。なぜならば、接続技術は低価格であり、不良チップが
回路に組み込まれた場合には、一定コスト損失で再生が
できるからである。
しかしながら、この再生方法によるときは不良率を下げ
るために裸チップを初期テストすることが望ましい。こ
の再生方法は集積回路の数が少ない回路に適している。
裸チップのテストはチップを基板にキャストした後で行
なってもよい。一方、キャストする前にポリマ回路導電
体を用いて全チップの動作性を確認してもよい。
光重合性材を露光するのにマスクを用いずに、表面上に
焦点を合わせた電子ビームをその表面上で偏光させても
よい。電子ビームを用いると、チップの位置出しの不正
確さを是出できる利点がある。この場合には、各チップ
の座標は、チップ上の基準点上にレーザビームを焦点合
せして手動で測定される。計算器で座標を記憶し、ビー
ムの動きに自動的に調整されることになる。
マスク技術を用いるときは、位置出しは極めて重要であ
るが、例えば接着剤をコートしたガラス板上にチップを
のせて行うことができる。このガラス板に封入型の一部
として使用してもよい。
本発明はウエハの一部を形成する個々のチップをテスト
する場合にも適用できる。
光ポリマ回路がウエハ上の各種チップの個々の接点パッ
ドと接続されるようなときは、ウエハが分割されて不良
チップが発見される前にチップをテストすることができ
る。今までのところ、回路に組み込まれたチップが高速
で充分に作動するかどうかを効果的にテストすることは
不可能である。
【図面の簡単な説明】
第１図は基板上で相互接続される６つの構成部品の一部
切断透視図、第２ａ−２ｅ図はプリント回路の製造の異
なった工程段階を示す略図である。 １０・・・構成部品、１２・・・絶縁材、１４・・・接
点パッド、１６・・・絶縁層、１８・・・導電性ブリッ
ジ、２０・・・光重合性材料。 −Ｆ続補正書（自発） 昭Ｉ１１５　ｇで１１２月１４１１ 昭和５８年１１月２６日提出の特許願 ２、発明の名称 重合体回路基板の製造方法 、’ｌ　　ｔｌｌｌ、＋ｌヲｔルｆ′；ホルボーン　バ
ーズ　１４２ 東・ｊ・ｐ、１−中東し明イ１町ｌ音２９　’Ｊ’　　
ｌイシ’、、′、’　／ゝピ〆し図　　　面

Claims (10)

    【特許請求の範囲】
  1. （１）封入されない半導体チップを含めて、回路を構成
    する電気部品を絶縁基板上に上記部品の接点領域が実質
    的に平面になるように載せる工程と、回路の部品間を電
    気的に接続するために基板上に導電性のパターンを形成
    する工程とを有することを特徴とする半導体チップ上に
    集積回路を組み込む電気回路の製造方法。
  2. （２）回路を構成する部品を表面を下にして平面上の所
    定の位置に配置し、かつ樹脂を上記部品の周囲にキャス
    トする封入工程により、上記構成部品が絶縁基板上に載
    せられることを特徴とする特許請求の範囲第１項記載の
    方法。
  3. （３）上記樹脂のキャスト工程が２つの工程、即ち樹脂
    を構成部品の周囲近接部領域にキャストする工程と、基
    板の大部分を構成するために樹脂を更にキャストする前
    に、真空中でその樹脂を硬化する工程とからなることを
    特徴とする特許請求の範囲第２項記載の方法。
  4. （４）上記構成部品が金属母型の穴内に載せられ、樹脂
    が母型穴内にキャストされることを特徴とする特許請求
    の範囲第２項又は第３項記載の方法。
  5. （５）上記導電パターンが導電性粉末を含む硬化性光重
    合体で形成されることを特徴とする特許請求の範囲第１
    項乃至第４項のいずれかに記載の方法。
  6. （６）回路基板上の部品を相互に接続する電気的導電体
    が、導電性粉末を含む硬化性光重合体層であって導電体
    として作用するものと、導電性粉末を含まない重合体層
    であって絶縁体として作用するものとを互に違いに有す
    る多層構造に形成されていることを特徴とする特許請求
    の範囲第５項記載の方法。
  7. （７）電気的導体を形成する光重合性の材料が、平偏状
    の粒子でその平均粒子寸法が０．３ミクロン程度の銀粉
    末を含むことを特徴とする特許請求の範囲第５項又は第
    ６項記載の方法。
  8. （８）上記導電体を形成するために、基板の全表面を光
    重合性材料でコートし、該材料が導電体として作用する
    選択された領域でのみ重合するよう選択的に照射光に露
    出され、その非硬化材料が適宜な溶剤で除去されること
    を特徴とする特許請求の範囲第５項乃至第７項のいずれ
    かに記載の方法。
  9. （９）上記光重合性の材料が、電子又はコヒーレントな
    レーザ光のビームを走査することにより、硬化照射光に
    選択的に露出されることを特徴とする特許請求の範囲第
    ８項記載の方法。
  10. （１０）光重合性材料が １、ＵＣＢ（ベルギー）の商標名ＥＢＥＣＲＹＬ６００
    、エポキシアクリレートプレポ リマと、 ２、１，６−ヘキサネディオールアクリレート（ＨＤＤ
    Ａ）と、 ３、ＵＣＢ（ベルギー）のＵＶＥＣＲＹＬＰ３６光起爆
    剤と、 ４、ＵＣＢ（ベルギー）のＵＶＥＣＲＹＬＰ１０４光活
    性剤と、 ５、ＦＣ−４３０（３μ）界面活性剤とからなることを
    特徴とする特許請求の範囲第５項乃至第９項のいずれか
    に記載の方法。
JP58223056A 1982-11-27 1983-11-26 重合体回路基板の製造方法 Pending JPS59171130A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8233893 1982-11-27
GB8233893 1982-11-27

Publications (1)

Publication Number Publication Date
JPS59171130A true JPS59171130A (ja) 1984-09-27

Family

ID=10534581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58223056A Pending JPS59171130A (ja) 1982-11-27 1983-11-26 重合体回路基板の製造方法

Country Status (3)

Country Link
EP (1) EP0110285A3 (ja)
JP (1) JPS59171130A (ja)
GB (1) GB2130794A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2572849B1 (fr) * 1984-11-06 1987-06-19 Thomson Csf Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
GB2189084B (en) * 1986-04-10 1989-11-22 Stc Plc Integrated circuit package
IT1218104B (it) * 1986-06-27 1990-04-12 Sgs Microelettronica Spa Metodo di progettazione di microcalcolatori integrati e microcalcolatore integrato a struttura modulare ottenuto con il metodo suddetto
GB2199182A (en) * 1986-12-18 1988-06-29 Marconi Electronic Devices Multilayer circuit arrangement
GB2202673B (en) * 1987-03-26 1990-11-14 Haroon Ahmed The semi-conductor fabrication
JPH0180974U (ja) * 1987-11-20 1989-05-30
US5225023A (en) * 1989-02-21 1993-07-06 General Electric Company High density interconnect thermoplastic die attach material and solvent die attach processing
EP0384704A3 (en) * 1989-02-21 1991-05-08 General Electric Company Die attach material and die attach process
DE3923023A1 (de) * 1989-07-12 1991-01-24 Siemens Ag Uv-haertbarer klebstoff fuer ein halbleiterchipmontageverfahren
US5605863A (en) * 1990-08-31 1997-02-25 Texas Instruments Incorporated Device packaging using heat spreaders and assisted deposition of wire bonds
US5198385A (en) * 1991-01-11 1993-03-30 Harris Corporation Photolithographic formation of die-to-package airbridge in a semiconductor device
WO1992017901A1 (en) * 1991-03-27 1992-10-15 Integrated System Assemblies Corporation Multichip integrated circuit module and method of fabrication
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
EP0637196A4 (en) * 1993-01-15 1995-04-19 Vilyam Lazarevich Sanderov PROCESS FOR PRODUCING INTEGRATED MICROCIRCUITS.
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6864570B2 (en) 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
GB2307598B (en) * 1995-11-24 2000-02-23 Varintelligent Combined printed circuit board and integrated circuit driver
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
FR2818804B1 (fr) * 2000-12-21 2003-10-03 Thomson Csf Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede
DE10317018A1 (de) * 2003-04-11 2004-11-18 Infineon Technologies Ag Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
DE10335155B4 (de) * 2003-07-31 2006-11-30 Infineon Technologies Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat
DE102005049977B3 (de) 2005-10-17 2007-04-05 Infineon Technologies Ag Temperverfahren für einen Nutzen und Vorrichtung zur Durchführung des Temperverfahrens
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TW201517224A (zh) * 2013-10-25 2015-05-01 Bridge Semiconductor Corp 半導體裝置以及其製備方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518751A (en) * 1967-05-25 1970-07-07 Hughes Aircraft Co Electrical connection and/or mounting arrays for integrated circuit chips
GB1221914A (en) * 1969-06-13 1971-02-10 Standard Telephones Cables Ltd Manufacture of integrated circuits
US3757175A (en) * 1971-01-06 1973-09-04 Soo Kim Chang Tor chips mounted on a single substrate composite integrated circuits with coplnaar connections to semiconduc
JPS49131863U (ja) * 1973-03-10 1974-11-13
DE2829917A1 (de) * 1978-07-07 1980-01-24 Semikron Gleichrichterbau Verfahren zum herstellen von halbleiterbauelementen
JPS5835367B2 (ja) * 1978-07-18 1983-08-02 ミツミ電機株式会社 回路素子基板及びその製造方法
JPS5936827B2 (ja) * 1979-01-12 1984-09-06 日本電信電話株式会社 集積回路素子の冷却装置
US4329419A (en) * 1980-09-03 1982-05-11 E. I. Du Pont De Nemours And Company Polymeric heat resistant photopolymerizable composition for semiconductors and capacitors
JPS57185316A (en) * 1981-05-11 1982-11-15 Sumitomo Metal Mining Co Ltd Electrically conductive resin paste
US4339526A (en) * 1981-06-24 1982-07-13 International Business Machines Corporation Acetylene terminated, branched polyphenylene resist and protective coating for integrated circuit devices

Also Published As

Publication number Publication date
GB8331096D0 (en) 1983-12-29
EP0110285A3 (en) 1985-11-21
EP0110285A2 (en) 1984-06-13
GB2130794A (en) 1984-06-06

Similar Documents

Publication Publication Date Title
JPS59171130A (ja) 重合体回路基板の製造方法
CA2464078C (en) Semiconductor device and method of manufacturing the same
US7002250B2 (en) Semiconductor module
US20060115927A1 (en) Attachment of flip chips to substrates
JPH031828B2 (ja)
US6750132B2 (en) Flip chip package, circuit board thereof and packaging method thereof
JP3205686B2 (ja) 実装用半導体装置とその実装方法
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JP3210740B2 (ja) 多層回路基板および電子モジュ−ルならびに電子装置
JPH07212013A (ja) ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP2002151622A (ja) 半導体回路部品及びその製造方法
JP2928755B2 (ja) 電子部品の製造方法
JP2841888B2 (ja) 多層配線基板及びその製造方法
JP2001313315A (ja) 実装用半導体装置とその実装方法
JPH1013012A (ja) 半導体パッケージ及び半導体装置
JPH08293509A (ja) 半導体装置製造方法およびそれを用いた半導体装置
CN116072557A (zh) 芯片封装方法及芯片封装结构
JPH08250543A (ja) 半導体装置
JPH09266369A (ja) プリント基板の加工方法並びにプリント基板
CN117276100A (zh) 一种电子芯片键合方法及芯片键合件
JPH0923054A (ja) プリント配線板の製造方法
JP2000100876A (ja) 半導体装置およびその製造方法並びに半導体装置実装構造体
JPH09148485A (ja) チップキャリア