KR100718821B1 - 응력 보상 합성물과 이 응력 보상 합성물을 사용하여 형성된 반도체 컴포넌트 - Google Patents

응력 보상 합성물과 이 응력 보상 합성물을 사용하여 형성된 반도체 컴포넌트 Download PDF

Info

Publication number
KR100718821B1
KR100718821B1 KR1020000037922A KR20000037922A KR100718821B1 KR 100718821 B1 KR100718821 B1 KR 100718821B1 KR 1020000037922 A KR1020000037922 A KR 1020000037922A KR 20000037922 A KR20000037922 A KR 20000037922A KR 100718821 B1 KR100718821 B1 KR 100718821B1
Authority
KR
South Korea
Prior art keywords
stress compensation
epoxy
layer
conductive
conductive bumps
Prior art date
Application number
KR1020000037922A
Other languages
English (en)
Other versions
KR20010049703A (ko
Inventor
리자베스안 키져
트렐리언트 팡
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20010049703A publication Critical patent/KR20010049703A/ko
Application granted granted Critical
Publication of KR100718821B1 publication Critical patent/KR100718821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Epoxy Resins (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

감광성 응력 보상층(photodefinable stress compensation layer; 21)을 갖는 반도체 컴포넌트(10) 및 응력 보상 물질의 합성물이 개시된다. 감광성 응력 보상 물질은 반도체 웨이퍼(11) 상에 형성되고, 개구들(22)은 포토리소그래픽으로 형성된다. 이어서, 그 위에 전도성 범프들(26)이 배치되고, 부가적인 전도성 범프들(28)은 원래의 전도성 범프들(26) 상에 형성된다. 감광성 응력 보상 물질은 광개시제(photointiator), 제 1 굴절률을 가진 에폭시, 희석제 및 충전제로 구성된다. 에폭시-희석제의 결합 및 충전제의 굴절률들은 거의 동일하다. 또한, 감광성 응력 보상 물질은 전도성 범프들(46)이 배치된 반도체 웨이퍼(11) 상에 형성될 수 있다. 개구들(49)은 전도성 범프들(46)을 노출시키도록 응력 보상층(47)에 형성된다. 부가적인 전도성 범프들(51)은 원래의 전도성 범프들(46) 상에 형성된다.
응력 보상층, 전도성 범프, 희석제, 에폭시

Description

응력 보상 합성물과 이 응력 보상 합성물을 사용하여 형성된 반도체 컴포넌트{STRESS COMPENSATION COMPOSITION AND SEMICONDUCTOR COMPONENT FORMED USING THE STRESS COMPENSATION COMPOSITION}
도 1은 본 발명의 실시예에 따라 초기 제조 단계에서의 반도체 컴포넌트를 확대한 단면도.
도 2는 응력 보상층이 형성된 도 1의 반도체 컴포넌트를 확대한 단면도.
도 3은 후기 제조 단계에서의 도 2의 반도체 웨이퍼를 확대한 단면도.
도 4는 후기 제조 단계에서의 도 3의 반도체 웨이퍼를 확대한 단면도.
도 5는 후기 제조 단계에서의 도 4의 반도체 웨이퍼를 확대한 단면도.
도 6은 본 발명의 다른 실시예에 따라 초기 제조 단계에서의 반도체 컴포넌트를 확대한 단면도.
도 7은 후기 제조 단계에서의 도 6의 반도체 웨이퍼를 확대한 단면도.
도 8은 후기 제조 단계에서의 도 7의 반도체 웨이퍼를 확대한 단면도.
도 9는 후기 제조 단계에서의 도 8의 반도체 웨이퍼를 확대한 단면도.

* 도면의 주요부분에 대한 부호의 설명*
10 : 반도체 컨포넌트 11 : 반도체 웨이퍼
22, 46, 49 : 개구 13 : 전도성 범프
21, 47 : 응력 보상층
본 발명은 일반적으로 반도체 컴포넌트들에 관한 것으로, 특히 상기 반도체 컴포넌트들에서의 응력 경감(stress relief)에 관한 것이다.
반도체 제조업자들은 인쇄 배선 회로 기판들, 테이프 자동 접착(Tape Automated Bonding; TAB) 기판들, 리드프레임들 등의 기판들을 전기적으로 접촉시키기 위해 반도체 칩들 상에 전도성 범프들을 형성한다. 전도성 범프의 사용 이점으로는, 웨이퍼 레벨 패키징을 수행하는 능력, 소형 장치 "풋프린트(footprint)"를 야기하는 입출력(I/O) 밀도의 증가, 보다 짧은 상호접속으로 인한 신호 전달 속도의 증가, 수직 프로파일의 저감 및 장치 중량의 감소를 들 수 있다.
전형적으로, 전도성 범프들은 기판 상에 마스킹 또는 스텐실 물질 층을 침착하고, 솔더 마스크에 개구들을 형성하고, 상기 개구들에 전도성 페이스트(conductive paste)를 배치하고, 전도성 범프들을 형성하도록 전도성 페이스트를 리플로우(reflow)시킴으로써 형성된다. 이어서, 전도성 범프들을 포함하는 반도체 웨이퍼는 인쇄 배선 회로 기판 등의 지지 기판에 설치된다. 기계적인 응력들로부터의 손상을 방지하기 위하여, 응력 보상층은 반도체 웨이퍼 상에 형성된다. 하나의 접근방법으로, 응력 보상층은 반도체 웨이퍼의 표면을 캡슐화하기 위해 수지 이송 성형 공정(resin transfer molding process)을 사용하여 형성된다. 이 기술의 단점으로는, 반도체 웨이퍼의 압축 및 수지내에 공기 방울이 포획되는 문제를 포함한다. 다른 접근 방법으로는 웨이퍼의 표면 상에 재분포 유전체(redistribution dielectric)를 도포하는 것이다. 이 기술의 단점으로는, 패키지의 신뢰도를 향상시키기 위해 대형 범프들이 형성되어야만 한다는 것이다. 이로 인해 전도성 범프들이 대경(large diameter)화되어 I/O 카운트의 밀도가 낮아진다.
따라서, 포토이미지어블(photoimageable) 응력 보상층을 갖는 반도체 컴포넌트를 구비하는 것이 바람직하다. 이 응력 보상층은 반도체 컴포넌트 상에 있는 솔더 접합부들의 열팽창(Thermal Expansion; CTE) 계수와 매칭하는 열팽창 계수를 갖는 부가의 장점이 있다.
일반적으로, 본 발명은 감광성 응력 보상층을 갖는 반도체 컴포넌트와, 반도체 컴포넌트 제조 방법 및 감광성 응력 보상 물질의 합성물을 제공한다. 감광성 응력 보상 물질은 공정의 복잡도 또는 본드 패드 풋프린트를 증가시키지 않으면서 400마이크로미터(㎛)까지의 범프 높이를 갖는 전도성 범프들을 형성할 수 있다. 본 발명의 응력 보상 물질은 광에 민감하며, 따라서 개구들과 비아들은 포토이미지어블 기술을 사용하여 상기 물질에 형성될 수 있다. 이 물질은 광 감응성이기 때문에, 감광성으로 지칭된다. 이러한 특성 외에, 감광성 응력 보상 물질은, 기판과 언더범프 물질 또는 본드 패드 간에 형성된 솔더 접합부들의 열팽창(CTE) 계수와 매칭하는 열팽창 계수를 갖는다.
본 발명의 일 양태에 따르면, 감광성 응력 보상층의 합성물이 제공된다. 응력 보상 물질의 특성은 에폭시의 특성에 의해 영향받기 때문에, 에폭시가 솔더 접합부들의 CTE에 가까운 CTE, 신뢰도 테스트 동안에 치수의 안정성을 확보하는 유리 전이 온도, 열 주기(thermal cycling) 동안에 응력을 크게 하지 않을 탄성률, 1%이상의 브레이크의 신장도 및 낮은 수분 흡수율을 갖는 것이 바람직하다. 그러나, 이 특성들은 단일 에폭시에는 존재하지 않는다. 따라서, 에폭시들과 충전제의 혼합물을 포함하는 에폭시 제형(epoxy formulation)이 감광성 응력 보상 물질을 제조하기 위해 고안되었다. 일예로, 감광성 응력 보상 물질은 충전된 에폭시를 포함한다.
본 발명의 실시예에 따르면, 감광성 응력 보상 물질은 에폭시, 희석제, 충전제 및 광개시제들을 결합함으로써 형성된다. 바람직하게, 에폭시는 적절한 응력 보상 합성물을 제조하기 위해 맞춤 형성되거나 조절될 수 있는 특성들을 가진 방향족 에폭시(aromatic epoxy)이다. 일예로, 방향족 에폭시로는 비스페놀 F 디에폭시드(bisphnoll F diepoxide)가 있다. 다른 적절한 방향족 에폭시로는 비스페놀 A 디에폭시드가 있다. 비스페놀 F 디에폭시드 폴리머는 약 58ppm/℃의 CTE, 약 50KCp의 점도, 약 135℃의 유리 전이 온도 및 약 1.58의 귤절률을 갖는다. 비스페놀 F 디에폭시드의 CTE는 솔더 접합부의 CTE보다 높아서, 충전제는 30 내지 45ppm/℃ 정도의 CTE를 갖는 에폭시 혼합물을 생성하기 위해, 비스페놀 F 디에폭시드에 첨가된다. 적절한 충전제로는 1.52 내지 1.54 범위의 굴절률을 갖는 붕규산 유리(borosilicate glass)를 수 있다. 그러나, 충전제의 굴절률은 약 1.58의 굴절률을 갖는 에폭시의 굴절률보다 낮다. 다른 적절한 충전제 물질들로는 수정, 실리카, 구면 유리 비드들(spherical glass beads) 등이 있다.
에폭시 혼합물과 충전제 간에 굴절률들을 매칭시키기 위하여, 방향족 에폭시의 굴절률보다 낮은 굴절률을 갖는 지방족 에폭시(aliphatic epoxy) 등의 희석제는 에폭시 혼합물을 생성하기 위해 방향족 에폭시와 결합된다. 비스페놀 F 디에폭시드와 결합될 수 있는 지방족 에폭시들의 적절한 종류로는 지환족 에폭시(cycloaliphatic epoxy)가 있다. 방향족 에폭시들의 예로는 디글리시디(diglycidyl)-1, 2-사이클로헥산에디카복실레이트(cyclohexanedicarboxylate)와 리몬네 옥사이드(limonene oxide) 및 3, 4-에폭시사이클로헥실메틸(epoxycyclohexylmethyl)3, 4-에폭시사이클로헥산 카복실레이트(epoxycyclohexane carboxylate)를 포함한다. 지방족 에폭시들이 비스페놀 F 디에폭시드의 점도보다 낮은 점도를 갖고 있기 때문에, 에폭시 혼합물의 점도는 비스페놀 F 디에폭시드의 점도보다 낮다는 것에 주목해야 한다. 경화된 지방족 에폭시들이 약한 수분 저항력을 나타내고 부서지기 쉽기 때문에, 지방족 에폭시들의 양은 이 파리미터들이 에폭시 혼합물에 나쁜 영향을 주지 않도록 조절되어야 한다는 점에 주목해야 한다.
광개시제는 광 등의 방사에 대하여 노출될 때 에폭시 혼합물의 중합반응(polymerization)을 일으킨다. 광개시제는 카티오닉 광개시제(cationic photoinitiator)나 프리라디칼 광개시제(free-radical photoinitiator)일 수 있다. 자외선(UV) 광이 존재하는 경우, 카티오닉 광개시제는 에폭시의 중합반응을 일으키는 강한 산을 발생한다. 즉, 강한 산은 에폭시 구성들의 크로스링킹(cross-linking)을 조장한다. 프리라디칼 광개시제들은 에폭시 아크릴레이트(epoxy acrylate)의 아크릴레이트 일부를 공격함으로써 에폭시 아크릴레이트의 중합반응을 일으킨다.
일 실시예에 따르면, 광개시제는 예를 들어 트리어릴 설폰니움 헥사플루오로포스페이트(triaryl sulfonium hexafluorophosphate) 염제와 같은 오니엄 염제(onium salt)와, 예를 들어 프로필렌 카보네이트(propylene carbonate)와 같은 용해제의 혼합물인 카티오닉 광개시제이다. 적절한 트리어릴 설폰니움 헥사플루오로포스페이트 염제로는 비스-p-디펜닐솔포니엄펜닐솔피이드 헥사플루오로포스페이트(Bis-p-diphenylsulfoniumphenylsulfide hexafluorophosphate)와, 디펜닐펜닐스이오펜닐솔포니엄 헥사플루오로포스페이트(diphenylphenylthiophenylsulfonium hexafluorophosphate)의 혼합물이 있다. 예로서, 카디오닉 광개시제는 오니엄 염제의 50 중량%와 용해제의 50 중량%로 이루어진다.
에폭시의 카티오닉 포토크로스링킹(photocrosslinking)은 강한 산을 형성하기 위해 카티오닉 광개시제와 반응하는 UV 방사의 결과이다. 강한 산은 반응성 카티오닉 종들을 형성하기 위해 에폭시 단량체(monomer)의 링(ring)을 개방하고, 결과적으로 에폭시의 중합반응을 야기시킨다.
카티오닉 광개시제의 다른 실시예에서, 감광성 응력 보상 물질은 에폭시, 희석제, 에폭시 아크릴레이트, 크로스-링커, 충전제 및 카티오닉 광개시제를 결합함으로써 형성된다. 에폭시 아크릴레이트는 감광성 응력 보상층의 포토이미지어빌리티를 향상시키고, 예를 들어 트리아크릴레이트와 같은 크로스-링커와 에폭시 아크릴레이트 단량체를 혼합함으로써 형성된다. 특히, 감광성 응력 보상 물질은 약 15 중량%의 방향족 에폭시, 희석제 또는 지환족 에폭시의 약 32.6 중량%, 에폭시 아크릴레이트와 트리아크릴레이트 혼합물의 약 47.5 중량% 및 약 4.7 중량%의 카티오닉 광개시제로 구성된다. 바람직하게, 에폭시로는 시바 게이지(Ciba Geigy) 회사 제품의 상품명 GY 281로서 판매되는 비스페놀 F 디에폭시드가 있고, 지환족 에폭시로는 유니온 카바이드 회사 제품의 상품명 ERL 4221로 판매되는 3, 4-에폭시사이클로헥실메틸 3, 4-에폭시사이클로헥산 카복실레이트가 있고, 에폭시 아크릴레이트와 트리아크릴레이트의 혼합물로는 UCB 화학 회사 제품의 상품명 이베크릴(Ebecryl)로 판매되는 70 중량%의 아크릴레이트 비스페놀 F과 30 중량%의 트리메틸로프로파네트리아크릴레이트(trimethylolpropanetriacrylate)가 있고, 충전제로는 붕규산 유리가 있고, 카티오닉 광개시제는 UCB 화학 회사 제품의 상품명 유바큐리(Uvacure) 1590로 판매되는 트리어릴 솔포니엄 헥사플루오로포스페이트 염제의 50 중량%와 1,2 프로포리니(propylene) 카보네이트의 50 중량%가 있다. 특히, 트리아크릴 설폰니움 헥사플루오로포스페이트 염제로는 비스-p-디페닐솔포니엄페닐솔피이드(bis-p-diphenylsulfoniumphenysulfonium) 헥사플루오로포스페이트와 디페닐페닐시오페닐솔포니엄(diphenyphenythiophenylsulfonium)의 결합물이 있다. 에폭시 포뮬레이션은 충전제 30 내지 80 중량%를 포함할 수 있다.
카디오닉 광개시제의 또 다른 실시예에서, 감광성 응력 보상 물질은 희석제, 충전제 및 카디오닉 광개시제에 의해 형성되고, 충전제는 수정 또는 실리카 중 하나이다.
프리라디칼 광개시제의 실시예에서, 감광성 응력 보상 물질은 에폭시, 에폭시아크릴레이트, 희석제, 충전제 및 프리라디칼 광개시제에 의해 형성된다. 프리라디칼 광개시제의 실시예에서, 프리라디칼 광개시제는 개시제(initiator)와 아민 시너지스트(amine synergist)의 혼합물이다. 예로서, 개시제로는 이소프로필디오스안톤(isopropylthioxanthone)와 아민 시너지스트 에틸 p-(디메틸아미노)벤조에이트가 있다. 적절한 혼합물은 1:1 중량/중량 혼합의 이소프로필디오스안톤과 에틸 p-(디메틸아미노)벤조에이트를 포함한다. 예를 들어, 이 혼합물은 약 50 중량%의 이소프로필디오스안톤과 약 50 중량%의 에틸 p-(디메틸아미노)벤조에이트로 구성될 수도 있다.
바람직하게는, 에폭시는 적절한 응력 보상 합성물을 제조하기 위해 맞춤 형성되거나 조절될 수 있는 특성을 가진 방향족 에폭시이다. 예로서, 방향족 에폭시로는 비스페놀 F 디에폭시드가 있고, 에폭시 아크릴레이트로는 에베크릴(Ebecryl) 9636가 있다. 다른 적절한 방향족 에폭시로는 비스페놀 A 디에폭시드가 있다.
에폭시 혼합물과 충전제 간의 굴절률들을 매칭시시키기 위해, 방향족 에폭시의 굴절률보다 낮은 굴절률을 갖는 지방성의 에폭시는 에폭시 혼합물을 형성하기 위해 방향족 에폭시와 결합된다. 비스페놀 F 디에폭시드와 결합될 수 있는 지방족 에폭시의 적절한 종류로는 지환족 에폭시가 있다.
아크릴레이트의 포토크로스링킹은 아민 제거에 의해 프리라디칼을 생성하도록 프리라디칼 광개시제와 화학 반응한 UV방사의 결과이다. 에폭시를 덜 용해(광삽입(photointercalation))시킬 수 있는 네트워크를 형성하기 위해, 프리라디칼은 아크릴레이트와 화학 반응한다.
본 발명의 다른 양태는 전도성 범프를 형성할 때 응력 보상 합성물을 사용하는 것이다. 도 1은 본 발명에 따른 실시예에 따른 초기 제조 단계에서의 반도체 컴포넌트(10)를 확대한 단면도이다. 도 1에는 예를 들어, 표면(12)을 가진 반도체 웨이퍼와 같은 기판(11)이 도시되어 있다. 본드 패드(13)가 형성될 위치에서, 표면(12) 및 개구에 형성된 유전체 물질의 층(14)은 유전체 층(14)내에 형성된다. 본 기술 분야의 숙련자들에게 공지되어 있는 바와 같이, 반도체 웨이퍼는 트랜지스터, 다이오드, 집적 회로, 패시브 소자 등과 같은 회로 소자를 포함한 복수의 반도체 칩들로 구성된다. 본드 패드(13)는 집적 회로 또는 반도체 장치의 적절한 영역에서 전기적으로 접촉한다. 상기 회로 소자가 도 1에 생략되어 있다는 점에 주목해야 한다.
본드 패드(13)는 유전체 층(14)의 개구에 의해 노출된 표면의 일부(12) 상에 형성된다. 재분포 구조물(16)은 본드 패드들(13)과 유전체 층(14)의 일부분 상에 형성된다. 도 1의 실시예에 따르면, 재분포 구조물(16)은 상부에서 배치된(disposed) 유전체 층(18)을 갖는 전기 전도성 층(17)으로 구성된다. 전기 전도성 층(17)을 위한 적절한 물질로는 구리, 알루미늄 등의 물질이 있다. 유전체 층(18)을 위한 적절한 물질로는 폴리이미드(polyimide), 벤조사이클로부텐(BCB:benzocyclobutene) 등의 물질이 있다. 재분포 구조물(16)은 미세 피치 주변의 배열(fine pitch peripheral configuration)에서 보다 조잡한 피치 영역 어레이 배열(coarser pitch area array configuration)까지 본드 패드를 재분포한다. 그래서, 재분포 구조물(16)은 본드 패드 연장부를 제공하는 기능을 한다. 유전체 층(18) 상에 배치된(disposed) 전기 전도성 층(17)을 도시하고 설명하였더라도, 본 발명은 이에 국한되지 않는다. 예를 들어, 재분포 구조물(16)은 복수의 전기적으로 절연 또는 비전도성 층들에 의해 분리된 복수의 전기 전도성 층들로 구성될 수 있다.
복수의 비아들(19)은 전기 전도성 층(17)의 범핑 영역을 노출하기 위해 유전체 층(18)에 형성된다. 전기 전도성 층(17)의 범프 또는 범핑 영역들은 전도성 범프들이 형성될 영역들이다.
도 2를 참조하면, 상술된 바와 같이 감광성 응력 보상 층(21)은 재분포 구조물(16)에 배치된다. 응력 보상층(21)은 비아들(19)을 충전한다. 개구들(22)은 포토리소그래픽 기술을 이용하여, 전기 전도성 층(17)의 범프 영역을 노출하기 위해 응력 보상층(21) 내에 형성된다.
도 3을 참조하면, 선택적인 언더범프 금속화 층(23)은 전기 전도성 층(17)의 노출된 일부 즉, 전기 전도성 층(17)의 노출된 본드 패드 영역 상에 형성된다.
예를 들어, 솔더 페이스트와 같은 전도성 페이스트(24)는 응력 보상층(21) 상에 배치된다. 바람직하게는, 전도성 페이스트(24)는 응력 보상층(21)의 표면상 및 개구(22)내에 분배, 분산, 침수(flood)된다. 스퀴이지(squeegee) 또는 다른 적절한 장치는 응력 보상층(21)을 가로질러 전도성 페이스트를 밀고(sweep), 응력 보상층(21) 내의 개구들(22)을 실질적으로 충전하기 위해 사용된다. 여분의 전도성 페이스트는 응력 보상층(21)의 표면으로부터 제거된다.
도 4를 참조하면, 전도성 페이스트(24)는 전도성 범프들(26)을 형성하기 위해 리플로우된다. 전도성 범프들(26)은 전도성 페이스트(24)가 솔더 페이스트일 때, 솔더 범프로 언급된다. 부가적인 전도성 페이스트(27)는 응력 보상층(21)과 전도성 범프(26) 상에 배치된다. 부가적인 전도성 페이스트를 적용하는 목적은 전도성 범프의 높이를 증가시키기 위함이다. 대안적으로, 솔더 볼은 전도성 범프(26) 상에 배치된다.
도 5를 참조하면, 전도성 페이스트는 전도성 범프들(26) 상의 전도성 범프들(28)을 형성하기 위해 리플로우된다. 전도성 범프들(28)은 전도성 범프들(29)을 형성하기 위해 전도성 범프들(26)과 함께 융합한다. 실시예에서, 응력 보상층(21)은 웨이퍼 상의 응력을 경감시키는 기능을 할 뿐만 아니라, 전도성 범프(28)의 형성을 위한 스텐실(stencil)로서 작용한다.
도 6은 본 발명의 다른 실시예에 따라 초기 제조 단계에서의 반도체 컴포넌트(40)를 확대한 단면도이다. 동일한 소자에 대해서는 동일한 참조부호로 사용된다. 도 6에는 예를 들어, 표면(12) 및 본드 패드(13)와, 표면(12)상의 유전체층(14)를 갖는 반도체 웨이퍼와 같은 기판(11)이 도시되어 있다. 재분포 구조물(16)은 본드 패드(13) 및 유전체층(14)의 일부 상에 형성된다. 실시예에 따라, 재분포 구조물(16)은 그 위에 배치된 유전체 층(18)을 갖는 전기 전도성 층(17)으로 구성된다. 복수의 비아들(19)은 전기 전도성 층(17)의 일부를 노출하기 위해 유전체 층(18)에 형성된다. 선택적인 언더범프 금속화 층(42)은 전기 전도성 층(17)의 노출된 부분들 상에 형성된다.
도 7를 참조하면, 솔더 마스크 물질의 층(41)은 재분포 구조물(16) 및 언더범프 금속화 층(42) 상에 형성된다. 솔더 마스크 층(41)은 개구들(43)이 언더범프 금속화 층(42)의 일부를 노출하기 위하여 솔더 마스크 층(41) 내에 형성하도록 패턴화된다. 솔더 마스크 층(41)은 스텐실로서 제공되며 이 스텐실을 위한 재료는 본 발명에서 제한되지 않는다. 예를 들어, 이 스텐실은 감광제, 응력 보상 물질 또는 그와 유사한 것이 될 수 있다. 예를 들어, 솔더 페이스와 같은 전도성 페이스트(44)는 솔더 마스트 층(41)상에 배치되며 개구들(43) 안으로 배치된다. 전도성 페이스의 배치를 위한 기술은 도 3을 참조하여 설명되었다. 초과 전도성 페이스트는 솔더 마스크 층(41)의 표면으로부터 제거된다.
도 8을 참조하면, 솔더 마스크 층(41)은 제거되고, 전도성 페이스트는 전도성 범프(46)를 형성하기 위해 리플로우된다. 전도성 페이스트(44)가 솔더 페이스트인 경우, 전도성 범프(46)는 솔더 범프이다. 전도성 범프(46)는 세정되고, 감광성 응력 보상 물질의 층(47)은 전도성 범프들(46) 및 재분포 구조물(16) 상에 배치된다. 개구들(49)는 포토리소그래픽 기술의 이용하여 응력 보상층(47) 내에 형성된다.
도 9를 참조하면, 제 2세트의 전도성 범프들(51)은 전도성 범프들(46) 상에 형성된다. 전도성 범프들(51)은 범프 구조물(52)을 형성하기 위해 전도성 범프들(46)과 융합한다. 총 높이가 약 300미크론(μ)이상인 범프가 본 발명을 사용하여 형성될 수 있다. 대안적으로, 솔더 볼은 전도성 범프(46) 상에 배치된다.
지금까지 감광성 응력 보상층 및 응력 보상층을 위한 화학 혼합물을 갖는 반도체 컴포넌트가 제공되었다. 감광성 응력 보상층은 충전제의 굴절률에 매칭되는 에폭시 제형(formulation)의 굴절률을 포함한다. 스트레스 보상층의 일부가 UV 광 중합 같은 방사에 노출되지 않고 반면에, 광에 노출된 부분들이 쉽게 제거될 수 있도록, 이러한 굴절률의 매칭은 매칭되지 않은 제형에 대해서는 불가능한 두께까지 응력 보상층이 포토이미징할 수 있도록 한다. 따라서, 두꺼운 에폭시 막 즉, 두께 200㎛ 이상인 막은 형성될 수 있고, 비아는 이러한 두꺼운 막 안에 형성될 수 있다.
본 발명의 실시예가 도시되고 설명되었지만, 부가적인 개조 및 개선이 본 기술분야의 숙련자들에 의해 이루어질 수 있다. 본 발명은 도시된 특정한 형태에 한정되지 않으며, 이러한 모든 수정은 본 발명의 첨부된 특허청구범위 및 정신 내에 가능하다. 예를 들어, 전도성 범프(16)는 프린트 기판, 플렉스 회로, 금속 세라믹스, 금속 유리 등 상에 형성될 수 있다. 또한, 상기 전도성 범프는 솔더 파우더와 솔리드 솔더 플럭스의 콤비네이션을 사용하여 형성될 수 있다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 전도성 범프들(26)을 형성하는 방법에 있어서,
    주면(major surface)(12), 상기 주면 상에 배치된 본드 패드(13), 및 상기 본드 패드 상에 형성된 제 1 전도성 범프(26)를 갖는 기판(11)을 제공하는 단계;
    상기 주면과 상기 제 1 전도성 범프 상에 응력 보상층(21)을 형성하는 단계;
    상기 제 1 전도성 범프를 노출하는 단계; 및
    제 2 전도성 범프를 형성하는 단계로서, 상기 제 2 전도성 범프는 상기 제 1 전도성 범프 상에 형성하는, 상기 단계;를 포함하는, 전도성 범프 형성 방법.
  4. 전도성 범프들(26)을 형성하는 방법에 있어서,
    주면(major surface)(12) 및 상기 주면 상에 배치된 본드 패드(13)를 갖는 기판(11)을 제공하는 단계;
    상기 주면과 상기 본드 패드 상에 응력 보상층(21)을 형성하는 단계;
    상기 본드 패드를 노출하는 단계; 및
    상기 본드 패드 상에 제 1 전도성 범프를 형성하는 단계;를 포함하는, 전도성 범프 형성 방법.
  5. 반도체 컴포넌트(10)에 있어서,
    주면(major surface)(12) 및 상기 주면 상에 배치된 본드 패드(13)를 갖는 기판(11);
    상기 본드 패드 상에 배치된 제 1 전도성 범프(26);
    상기 주면 상에 배치되는 응력 보상층(21)으로서, 상기 제 1 전도성 범프를 노출하는 비아(via)를 갖는 상기 응력 보상층(21);을 포함하는, 반도체 컴포넌트(10).
KR1020000037922A 1999-07-06 2000-07-04 응력 보상 합성물과 이 응력 보상 합성물을 사용하여 형성된 반도체 컴포넌트 KR100718821B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/348,737 US6458622B1 (en) 1999-07-06 1999-07-06 Stress compensation composition and semiconductor component formed using the stress compensation composition
US9/348,737 1999-07-06
US09/348,737 1999-07-06

Publications (2)

Publication Number Publication Date
KR20010049703A KR20010049703A (ko) 2001-06-15
KR100718821B1 true KR100718821B1 (ko) 2007-05-17

Family

ID=23369311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037922A KR100718821B1 (ko) 1999-07-06 2000-07-04 응력 보상 합성물과 이 응력 보상 합성물을 사용하여 형성된 반도체 컴포넌트

Country Status (3)

Country Link
US (1) US6458622B1 (ko)
JP (1) JP5415657B2 (ko)
KR (1) KR100718821B1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6664176B2 (en) * 2001-08-31 2003-12-16 Infineon Technologies Ag Method of making pad-rerouting for integrated circuit chips
US6605524B1 (en) * 2001-09-10 2003-08-12 Taiwan Semiconductor Manufacturing Company Bumping process to increase bump height and to create a more robust bump structure
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
US6605491B1 (en) * 2002-05-21 2003-08-12 Industrial Technology Research Institute Method for bonding IC chips to substrates with non-conductive adhesive
JP2004014854A (ja) 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
FR2855650B1 (fr) * 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
US7901983B2 (en) * 2004-11-10 2011-03-08 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20060216860A1 (en) 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
KR101249555B1 (ko) 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8674500B2 (en) 2003-12-31 2014-03-18 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US6890795B1 (en) * 2003-12-30 2005-05-10 Agency For Science, Technology And Research Wafer level super stretch solder
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US7745912B2 (en) * 2005-03-25 2010-06-29 Intel Corporation Stress absorption layer and cylinder solder joint method and apparatus
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US8048570B2 (en) 2005-08-09 2011-11-01 Polyplus Battery Company Compliant seal structures for protected active metal anodes
CN101313426B (zh) 2005-08-09 2012-12-12 波利普拉斯电池有限公司 用于被保护的活性金属阳极的适应性密封结构
TW200717743A (en) * 2005-10-03 2007-05-01 Rohm Co Ltd Semiconductor device
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US20080237822A1 (en) * 2007-03-30 2008-10-02 Raravikar Nachiket R Microelectronic die having nano-particle containing passivation layer and package including same
US7786001B2 (en) * 2007-04-11 2010-08-31 International Business Machines Corporation Electrical interconnect structure and method
US20090065555A1 (en) * 2007-09-12 2009-03-12 Stephen Leslie Buchwalter Electrical interconnect forming method
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US8043893B2 (en) 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
US20090127718A1 (en) * 2007-11-15 2009-05-21 Chen Singjang Flip chip wafer, flip chip die and manufacturing processes thereof
JP5337404B2 (ja) * 2008-05-21 2013-11-06 ローム株式会社 半導体装置および半導体装置の製造方法
KR100979497B1 (ko) * 2008-06-17 2010-09-01 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
WO2010068488A1 (en) * 2008-11-25 2010-06-17 Lord Corporation Methods for protecting a die surface with photocurable materials
WO2011152255A1 (ja) * 2010-06-02 2011-12-08 株式会社村田製作所 Ｅｓｄ保護デバイス
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
EP2871456B1 (en) 2013-11-06 2018-10-10 Invensense, Inc. Pressure sensor and method for manufacturing a pressure sensor
EP2871455B1 (en) 2013-11-06 2020-03-04 Invensense, Inc. Pressure sensor
JP6335513B2 (ja) * 2014-01-10 2018-05-30 新光電気工業株式会社 半導体装置、半導体装置の製造方法
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
EP3614115A1 (en) 2015-04-02 2020-02-26 InvenSense, Inc. Pressure sensor
US11225409B2 (en) 2018-09-17 2022-01-18 Invensense, Inc. Sensor with integrated heater
EP3969868A1 (en) 2019-05-17 2022-03-23 InvenSense, Inc. A pressure sensor with improve hermeticity
US20200371285A1 (en) * 2019-05-24 2020-11-26 Nlight, Inc. Apparatuses for scattering light and methods of forming apparatuses for scattering light

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995028431A1 (en) * 1994-04-15 1995-10-26 Shell Internationale Research Maatschappij B.V. Epoxidized low viscosity rubber toughening modifiers for epoxy resins

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995028431A1 (en) * 1994-04-15 1995-10-26 Shell Internationale Research Maatschappij B.V. Epoxidized low viscosity rubber toughening modifiers for epoxy resins

Also Published As

Publication number Publication date
KR20010049703A (ko) 2001-06-15
US6458622B1 (en) 2002-10-01
JP5415657B2 (ja) 2014-02-12
JP2001057374A (ja) 2001-02-27

Similar Documents

Publication Publication Date Title
KR100718821B1 (ko) 응력 보상 합성물과 이 응력 보상 합성물을 사용하여 형성된 반도체 컴포넌트
US7473998B2 (en) Method for forming bump protective collars on a bumped wafer
US5864178A (en) Semiconductor device with improved encapsulating resin
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
US5274913A (en) Method of fabricating a reworkable module
EP2662888B1 (en) Methods for protecting a die surface with photocurable materials
US6352881B1 (en) Method and apparatus for forming an underfill adhesive layer
US5089440A (en) Solder interconnection structure and process for making
US4999699A (en) Solder interconnection structure and process for making
JP2004523893A (ja) ウェーハ塗布用融剤兼アンダーフィル材、ならびにそれを用いて製造された積層電子組立体
KR20010060248A (ko) 열경화성 수지로 제조된 스트레스 흡수층을 구비하는플립칩형 반도체 장치 및 그 제조방법
US20100159644A1 (en) Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JPH01161850A (ja) 半導体装置の製造方法
JPWO2019044817A1 (ja) ネガ型感光性樹脂組成物、半導体装置および電子機器
US9093448B2 (en) Methods for protecting a die surface with photocurable materials
Patel Compliant wafer level package (CWLP)
JP7210978B2 (ja) ネガ型感光性樹脂組成物および半導体装置
JP4461628B2 (ja) 半導体パッケージの製造方法
JP3879973B2 (ja) 半導体装置
JP2003069204A (ja) 感光性フラックス、並びに、これを用いた半田接合部、フリップチップ、半導体パッケージ、及び、プリント配線板、並びに、半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee