JP2018152421A - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP2018152421A JP2018152421A JP2017046459A JP2017046459A JP2018152421A JP 2018152421 A JP2018152421 A JP 2018152421A JP 2017046459 A JP2017046459 A JP 2017046459A JP 2017046459 A JP2017046459 A JP 2017046459A JP 2018152421 A JP2018152421 A JP 2018152421A
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive resin
- resin layer
- electronic device
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Materials For Photolithography (AREA)
- Formation Of Insulating Films (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
これまでの電子装置の製造プロセスにおいては、露光後加熱処理等に起因して、感光性樹脂層の内部応力が過度に増大すると、現像処理した後、感光性樹脂層の開口部にクラックが発生する恐れがあることが判明した。
これに対して、現像工程の前に、感光性樹脂層に対して放置処理を施すことによって、露光後加熱処理等に起因して生じた、基板と感光性樹脂層との間の内部応力を低減することができれば、現像工程の後、感光性樹脂層の開口部にクラックが発生することを抑制できることが分かった。
本発明者は、さらに検討したところ、現像工程の前における、感光性樹脂層の反り量X(μm)に対する感光性樹脂層の膜厚t(μm)すなわち、X/tを指標とすることで、クラックの抑制具合について適切に評価できることを見出した。このような指標に基づきさらに鋭意研究したところ、X/tが7.0以下となるように感光性樹脂層に対して所定の放置処理を、現像工程の前に施すことによって、現像工程の後、感光性樹脂層の開口部にクラックが発生することを抑制できることを見出し、本発明を完成するに至った。
基板上に感光性樹脂層を配置する配置工程と、
前記配置工程の後、前記感光性樹脂層に露光処理を行う露光工程と、
前記露光工程の後、前記感光性樹脂層に露光後加熱処理を行う、露光後加熱工程と、
前記露光後加熱工程の後、前記感光性樹脂層に現像処理を行う現像工程と、を含む、電子装置の製造方法であって、
前記現像工程の前における前記基板上の前記感光性樹脂層の反り量をX(μm)とし、前記感光性樹脂層の膜厚をt(μm)としたとき、前記露光後加熱工程の後、前記現像工程の前に、X/tが7.0以下となるように、前記感光性樹脂層を放置する放置工程をさらに含む、電子装置の製造方法が提供される。
本実施形態の電子装置の製造方法は、基板上に感光性樹脂層を配置する配置工程と、配置工程の後、感光性樹脂層に露光処理を行う露光工程と、露光工程の後、感光性樹脂層に露光後加熱処理を行う、露光後加熱工程と、露光後加熱工程の後、感光性樹脂層に現像処理を行う現像工程と、を含み、現像工程の前における基板上の感光性樹脂層の反り量をX(μm)とし、感光性樹脂層の膜厚をt(μm)としたとき、露光後加熱工程の後、現像工程の前に、X/tが7.0以下となるように、感光性樹脂層を放置する放置工程をさらに含むことができる。
図1は、本実施形態の電子装置の製造方法の一例を示す工程断面図である。
なお、ラミネート方法としては、とくに限定されないが、例えばバッチ式であってもよいし、感光性樹脂層220を連続的に供給して、真空ラミネート装置、真空ベクレル装置などを用いて連続的に基板202に積層してもよい。
また、加圧する圧力は、とくに限定されないが、例えば、0.2MPa以上5MPa以下が好ましく、0.4MPa以上1MPa以下がより好ましい。
したがって、本実施形態の感光性樹脂フィルムは、例えば、40℃以上150℃以下の加熱ラミネート工程に用いる段差埋設用感光性樹脂フィルムに適する。
これに対して、厚膜の感光性樹脂層220の場合でも、上述のように、露光後加熱工程の後に、放置工程を行うことによって、開口部にクラックが生じることを抑制することが可能になる。
(反り量測定方法)
当該感光性樹脂組成物をシリコンウェハ(サイズ:8インチ、厚み:725μm)上に、スピンコートで全面塗布し、120℃5分で乾燥させて、厚みtが50μmの感光性樹脂膜を形成する。続いて、前記感光性樹脂膜に対して、自動露光機を用いて、250mJ/cm2で全面露光する。続いて、ホットプレートで120℃、5分露光後加熱する。続いて、室温25℃で60分放置した後、測定幅:190mm、測定速さ6mm/sの条件で、表面粗さ形状測定機の接触式プローブを、前記シリコンウェハの裏面の直径に沿って、X方向とY方向(X方向に直交する方向)とに移動させて、前記裏面における測定値を得、得られた2つの測定値の平均値を、上記反り量Xとする。
なお、この反り量測定方法において、スピンコートに替えて、フィルム状の感光性樹脂膜をシリコンウェハの全面上に貼り付けてもよい。また、放置時間は、60分でもよく、40分でもよい。
具体的には、次のような工程で行うことができる。まず、パターニングされた感光性樹脂層220の表面上に、不図示のシード層を形成する。シード層は、感光性樹脂層220の開口部240の内部(側壁および底面)とともに、その上面に形成される。シード層は、例えば、スパッタなどの方法により形成できる。
本実施形態の感光性樹脂組成物は、エポキシ樹脂、硬化剤、および感光剤を含むことができる。また、本実施形態の感光性樹脂組成物としては、高アスペクトな開口構造の実現の観点から、ネガ型の感光性樹脂組成物が好ましい。
上記エポキシ樹脂としては、例えば、1分子中にエポキシ基が2個以上であるものを使用することができる。たとえば、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、クレゾールナフトール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、フェノキシ樹脂、ナフタレン骨格型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールAジグリシジルエーテル型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールFジグリシジルエーテル型エポキシ樹脂、ビスフェノールSジグリシジルエーテル型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、芳香族多官能エポキシ樹脂、脂肪族エポキシ樹脂、脂肪族多官能エポキシ樹脂、脂環式エポキシ樹脂、多官能脂環式エポキシ樹脂などが挙げられる。これらは単独で用いても複数組み合わせて用いても良い。
上記多官能エポキシ樹脂としては、特に限定されないが、例えば、2−[4−(2,3−エポキシプロポキシ)フェニル]−2−[4−[1,1−ビス[4−([2,3−エポキシプロポキシ]フェニル)エチル]フェニル]プロパン、フェノールノボラック型エポキシ、テトラキス(グリシジルオキシフェニル)エタン、α−2,3−エポキシプロポキシフェニル−ω−ヒドロポリ(n=1〜7){2−(2,3−エポキシプロポキシ)ベンジリデン−2,3−エポキシプロポキシフェニレン}、1−クロロ−2,3−エポキシプロパン・ホルムアルデヒド・2,7−ナフタレンジオール重縮合物、ジシクロペンタジエン型エポキシ樹脂などが用いられる。これらは単独で用いても複数組み合わせて用いても良い。
硬化剤としては、エポキシ樹脂の重合反応を促進させるものであればとくに限定されないが、例えば、フェノール性水酸基を有する硬化剤を含むことができる。具体的には、フェノール樹脂を用いることができる。フェノール樹脂としては、公知のもののなかから適宜選択することができるが、たとえばノボラック型フェノール樹脂、レゾール型フェノール樹脂、トリスフェニルメタン型フェノール樹脂、アリールアルキレン型フェノール樹脂を用いることができる。良好な現像特性の観点から、ノボラック型フェノール樹脂を用いることができる。
感光剤としては、光酸発生剤を用いることができる。光酸発生剤としては、紫外線等の活性光線の照射により酸を発生する光酸発生剤を含有する。光酸発生剤として、オニウム塩化合物を挙げることができ、例えば、ジアゾニウム塩、ジアリールヨードニウム塩等のヨードニウム塩、トリアリールスルホニウム塩等のスルホニウム塩、トリアリールビリリウム塩、ベンジルピリジニウムチオシアネート、ジアルキルフェナシルスルホニウム塩、ジアルキルヒドロキシフェニルホスホニウム塩などカチオン型光重合開始剤を挙げることができる。感光剤としては、感光性組成物が金属に接するため、メチド塩型やボレート塩型のような、分解によるフッ化水素の発生がないものが好ましい。
本実施形態の感光性樹脂組成物には、上記の成分に加えて、必要に応じて、その他の添加剤を含むことができる。その他の添加剤としては、酸化防止剤、シリカ等の充填材、界面活性剤、増感剤、フィルム化剤、密着助剤等が挙げられる。
アミノシランとしては、たとえばビス(2−ヒドロキシエチル)−3−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルメチルジエトキシシラン、γ−アミノプロピルメチルジメトキシシラン、N−β(アミノエチル)γ−アミノプロピルトリメトキシシラン、N−β(アミノエチル)γ−アミノプロピルトリエトキシシラン、N−β(アミノエチル)γ−アミノプロピルメチルジメトキシシラン、N−β(アミノエチル)γ−アミノプロピルメチルジエトキシシラン、またはN−フェニル−γ−アミノ−プロピルトリメトキシシラン等が挙げられる。エポキシシランとしては、たとえばγ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、またはβ−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシジルプロピルトリメトキシシラン等が挙げられる。アクリルシランとしては、たとえばγ−(メタクリロキシプロピル)トリメトキシシラン、γ−(メタクリロキシプロピル)メチルジメトキシシラン、またはγ−(メタクリロキシプロピル)メチルジエトキシシラン等が挙げられる。メルカプトシランとしては、たとえば3−メルカプトプロピルトリメトキシシラン等が挙げられる。ビニルシランとしては、たとえばビニルトリス(β−メトキシエトキシ)シラン、ビニルトリエトキシシラン、またはビニルトリメトキシシラン等が挙げられる。ウレイドシランとしては、たとえば3−ウレイドプロピルトリエトキシシラン等が挙げられる。スルフィドシランとしては、たとえばビス(3−(トリエトキシシリル)プロピル)ジスルフィド、またはビス(3−(トリエトキシシリル)プロピル)テトラスルフィド等が挙げられる。
本実施形態の感光性樹脂組成物は溶剤を含むことができる。この溶剤としては、感光性樹脂組成物の各構成成分を溶解可能なもので、且つ、各構成成分と反応しないものであれば特に制限なく用いることができる。
上記溶剤の一例としては、たとえばアセトン、メチルエチルケトン、トルエン、プロピレングリコールメチルエチルエーテル、プロピレングリコールジメチルエーテル、プロピレングリコール1−モノメチルエーテル2−アセテート、ジエチレングリコールエチルメチルエーテル、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテルアセテート、ベンジルアルコール、プロピレンカーボネート、エチレングリコールジアセテート、プロピレングリコールジアセテート、プロピレングリコールモノメチルエーテルアセテート等の有機溶剤から選択される一種または二種以上を含むことができる。
図2は、本実施形態の電子装置の製造方法の一例を示す工程断面図である。図1は、図2に示す電子装置の製造プロセス一部を具体的に説明するための図である。図3(a)は、本実施形態の電子装置の構成を示す断面図である。図3(b)は、図3(a)に示す電子装置の一部の拡大図である。
まず、露光処理前の感光性樹脂層220を準備する。例えば、上記貼付工程の場合、キャリア基材付感光性樹脂シートから、キャリア基材を剥離して、膜厚50μmの感光性樹脂層220を準備する。また塗布工程の場合、感光性樹脂組成物のワニスをシリコンウェハ上にスピンコーターを用いて塗布し、ホットプレートを用いて120℃、5分間の温度条件でプリベークし、膜厚50μmの塗布膜(感光性樹脂層220)を得る。このようにして準備した感光性樹脂層220に対して、露光時間を一定とした上で、I線ステッパーで50〜1250mJ/cm2でステップ露光する。その後、ホットプレートにて80℃で5分間、露光後加熱を行う。この感光性樹脂層220に対して、PGMEA等の有機溶剤を使用して現像処理を行う。その後、200℃、90分間の温度条件で硬化することにより、パターンが形成された硬化膜を得る。本実施形態において、上記露光条件における開口部のアスペクト比(開口高さ/開口幅)を3としてもよい。また、当該開口部の開口幅を50μmとしてもよい。なお、本実施形態において、上記ステップ露光における露光の照射間隔は、例えば、20[mJ/cm2]としてもよいが、任意の数値とすることが可能である。上記開口幅は、図1中の開口部の最小開口幅としてもよい。
感光性樹脂層220の硬化膜の底面と開口部240の側面とがなす平均角度が、直角(90度)に最も近くなる露光条件を満たす露光量を、最適露光量とする。
そして、最適露光量よりも大きな露光量である過露光の露光条件を採用することにより、テーパー形状の開口部240を形成することができる。
露光波長としては、例えば、365nmの紫外線を用いることができる。
上記シード層の膜厚は、例えば、100nm〜5000nmでもよく、300nm〜3000nmでもよい。
以上により、図3(a)に示すような、パッケージオンパッケージ構造を有する電子装置100を得ることができる。
本実施形態の電子装置100の構造について説明する。
貫通電極(ビア242)は、例えば、銅、金、銀、ニッケル等からなる群から選択される一種以上の金属で構成された導電性錐台体であり、具体的には、導電性円錐台体、導電性多角錐台でもよく、より具体的には銅製円錐台体(銅ピラー)であってもよい。
表1に従い配合された各成分の原料をプロピレングリコールモノメチルエーテルアセテート(PGMEA)に溶解させて混合溶液を得た。その後、混合溶液を0.2μmのポリプロピレンフィルターで濾過し、ネガ型の感光性樹脂組成物(サンプル1、2)を得た。
表1における各成分の原料の詳細は下記のとおりである。
(エポキシ樹脂)
エポキシ樹脂1:多官能エポキシ樹脂(EPICLON N−740、DIC株式会社製)
エポキシ樹脂2:ビスフェノールA型エポキシ樹脂(LX−01、ダイソー社製)
エポキシ樹脂3:ビスフェノールF型エポキシ樹脂(EPICLON 830CRP、DIC株式会社製)
(硬化剤)
硬化剤1:ノボラック型フェノール樹脂(PR−55617、住友ベークライト株式会社製)
(感光剤)
感光剤1:カチオン型光重合開始剤(CPI310B、サンアプロ株式会社製)
(密着助剤)
密着助剤1:γ−グリシジルプロピルトリメトキシシラン(KBM−403E、信越化学工業株式会社製)
(界面活性剤)
界面活性剤1:ポリアクリレート系表面調整剤(ビックケミージャパン株式会社製、BYK−365N)
表2に従って、サンプル番号の感光性樹脂組成物を用い、所定の配置方法によってウェハ上に、所定の厚膜の感光性樹脂組成物からなる感光性樹脂層を形成した。
表2中の配置方法がフィルムの場合、以下のようにして、フィルム状の感光性樹脂層をウェハ上にラミネートした。
得られた感光性樹脂組成物をキャリア基材上に、乾燥後膜厚が所定の厚み(90μm)になるようバーコーターを用いて塗布し、120℃で10分乾燥した。その後、感光性樹脂層(感光性樹脂フィルム)のキャリア基材とは他方の面に保護基材を貼り付けて、感光性樹脂シートを作成した。キャリア基材にはユニチカ株式会社製PETフィルム(商品名ユニピール、膜厚38μm)を、保護基材にはテイジンデュポン株式会社製PETフィルム(商品名ピューレックス、膜厚38μm)を使用した。
得られた感光性樹脂シートより保護基材を剥離し、感光性樹脂層がウェハに接するように配置した。続いて、真空加圧式ラミネーター(名機製作所製、MVLP−500/600II)を用いて、ウェハ(シリコンウェハ、サイズ:8inch、厚み:725μm)、感光性樹脂層およびキャリア基材の積層体に対して、80℃、0.4MPaで30秒間加圧した後、当該積層体からキャリア基材を剥離し、ウェハ上に感光性樹脂層をラミネートした。
一方、表2中の配置方法がスピンコートの場合、以下のようにして、塗工方法としてスピンコートを用いて、感光性樹脂組成物からなる感光性樹脂層をウェハ(シリコンウェハ、サイズ:8inch、厚み:725μm)上に形成した。
得られた感光性樹脂組成物をキャリア基材上に、乾燥後膜厚が所定の厚み(50μm、90μm、125μm)になるようスピンコーターを用いて塗布し、所定厚みが50μmまたは90μmの場合、120℃で5分乾燥し、所定厚みが125μmの場合、120℃で15分乾燥した。
続いて、感光性樹脂層に対して、I線ステッパーで250mJ/cm2で露光した。その後、ホットプレートにて120℃で5分露光後加熱処理(PEB)を行った。
続いて、感光性樹脂層つきウェハを、室温下(25℃)で、表2に記載の放置時間だけ放置した。表2中の放置時間が0分の場合、放置処理は行わなかった。
続いて、PGMEA(プロピレングリコールモノメチルエーテルアセテート)で90秒間スプレー現像することによって未露光部を溶解除去した。
以上により、パターンが形成されたネガ型感光性樹脂組成物の感光性樹脂層を得た。
得られたパターンは、上記感光性樹脂層の上面視において、縦:100μm×横:100μmの八角形であった。このパターンの上面視における開口部について、角部におけるクラックについて観察した。
各実施例および各比較例において、得られた開口部の角部におけるクラックについて、以下のように評価した。評価結果を表2に示す。
○:クラックやクラック跡とも完全に消失
△:クラックが消失したが、クラックの跡が残存
×:クラックが残存
各実施例および各比較例において、上記の放置処理後、現像前の、ウェハ上に形成された感光性樹脂層の反り量Xについては、表面粗さ形状測定機(東京精密社製、SURFCOM 1400G)を用いて測定した。測定幅:190mm、測定速さ6mm/sの条件で、表面粗さ形状測定機の接触式プローブを、ウェハの裏面の直径(最大径)に沿って、X方向とY方向(X方向に直交する方向)とに移動させることにより、ウェハ裏面における2つの測定値を得て、この2つの測定値の平均値を、上記反り量Xとした。
(1)シリコンウェハ(サイズ:8インチ、厚みD:725μm)の全面に、上述の配置条件にて、パターンが形成されていない、表2に記載の所定の厚さtの感光性樹脂層を配置した。一例としては、スピンコートの場合、乾燥後の膜厚tが50μmとなるように、スピンコーターで感光性樹脂組成物をシリコンウェハの全面に塗布し、120℃で5分乾燥させて、シリコンウェハ上に、膜厚tの感光性樹脂層を配置した。
(2)(1)で得られた感光性樹脂層に対して、自動露光機を用いて、250mJ/cm2で全面露光した。
(3)(2)の後、ホットプレートで120℃、5分露光後加熱した。
(4)(3)の後、感光性樹脂層つきシリコンウェハを、室温25℃の環境下で、表2に記載の放置時間だけ放置した。
(5)(4)の後、測定幅a:190mm、測定速さ6mm/sの条件で、表面粗さ形状測定機の接触式プローブを、シリコンウェハの裏面の直径に沿って、X方向とY方向(X方向に直交する方向)とに移動させることにより、シリコンウェハ裏面における2方向の測定値を得て、この2つの測定値の平均値を、上記反り量Xとした。
200 貫通電極基板
202 基板
204 接着層
206 シリコンインターポーザー
210 半導体チップ
220 感光性樹脂層(有機絶縁層)
230 マスク
240 開口部
242 ビア
250 上層配線層
252 下層配線層
260 半田バンプ
300 半導体パッケージ
310 半導体チップ
320 基板
330 ボンディングワイヤ
340 封止材層
360 半田バンプ
Claims (12)
- 基板上に感光性樹脂層を配置する配置工程と、
前記配置工程の後、前記感光性樹脂層に露光処理を行う露光工程と、
前記露光工程の後、前記感光性樹脂層に露光後加熱処理を行う、露光後加熱工程と、
前記露光後加熱工程の後、前記感光性樹脂層に現像処理を行う現像工程と、を含む、電子装置の製造方法であって、
前記現像工程の前における前記基板上の前記感光性樹脂層の反り量をX(μm)とし、前記感光性樹脂層の膜厚をt(μm)としたとき、前記露光後加熱工程の後、前記現像工程の前に、X/tが7.0以下となるように、前記感光性樹脂層を放置する放置工程をさらに含む、電子装置の製造方法。 - 請求項1に記載の電子装置の製造方法であって、
前記放置工程は、室温条件下で行う、電子装置の製造方法。 - 請求項1または2に記載の電子装置の製造方法であって、
前記放置工程における放置時間は、前記露光後加熱工程における露光後加熱時間よりも長い、電子装置の製造方法。 - 請求項1から3のいずれか1項に記載の電子装置の製造方法であって、
前記現像工程の後、前記感光性樹脂層に硬化処理を行う硬化工程をさらに含む、電子装置の製造方法。 - 請求項4に記載の電子装置の製造方法であって、
前記露光後加熱工程における露光後加熱温度は、前記硬化工程における硬化温度よりも低い、電子装置の製造方法。 - 請求項1から5のいずれか1項に記載の電子装置の製造方法であって、
前記感光性樹脂層の厚みが、40μm以上300μm以下である、電子装置の製造方法。 - 請求項1から6のいずれか1項に記載の電子装置の製造方法であって、
前記配置工程は、フィルム状の前記感光性樹脂層を前記基板に貼り付ける貼付工程またはワニス状の感光性樹脂組成物を塗布乾燥してなる前記感光性樹脂層を前記基板上に形成する塗布工程を含む、電子装置の製造方法。 - 請求項7に記載の電子装置の製造方法であって、
前記貼付工程は、
キャリア基材上に前記感光性樹脂層を形成する工程と、
前記キャリア基材が付いた前記感光性樹脂層を前記基板上に貼り付けた後、前記キャリア基材を分離する工程と、を含む、電子装置の製造方法。 - 請求項1から8のいずれか1項に記載の電子装置の製造方法であって、
前記基板は、円形形状または四角形形状を有する基板である、電子装置の製造方法。 - 請求項1から9のいずれか1項に記載の電子装置の製造方法であって、
前記感光性樹脂層は、エポキシ樹脂と、硬化剤と、感光剤と、を含む、電子装置の製造方法。 - 請求項1から10のいずれか1項に記載の電子装置の製造方法であって、
前記感光性樹脂層に貫通電極を形成する貫通電極層形成工程をさらに含む、電子装置の製造方法。 - 請求項11に記載の電子装置の製造方法であって、
前記配置工程の前に、前記基板上に半導体チップを配置する工程を行い、
前記配置工程は、前記半導体チップを前記感光性樹脂層で埋め込む工程を含み、
前記半導体チップの上の前記感光性樹脂層にビアを形成する工程を含む、電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017046459A JP6903961B2 (ja) | 2017-03-10 | 2017-03-10 | 電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017046459A JP6903961B2 (ja) | 2017-03-10 | 2017-03-10 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018152421A true JP2018152421A (ja) | 2018-09-27 |
JP6903961B2 JP6903961B2 (ja) | 2021-07-14 |
Family
ID=63681725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017046459A Active JP6903961B2 (ja) | 2017-03-10 | 2017-03-10 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6903961B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06161108A (ja) * | 1992-11-17 | 1994-06-07 | Hitachi Chem Co Ltd | 感光性樹脂組成物及びこれを用いた感光性エレメント |
JP2004214501A (ja) * | 2003-01-07 | 2004-07-29 | Sony Corp | ウエハーレベル・チップサイズ・パッケージおよびその製造方法 |
WO2006035860A1 (ja) * | 2004-09-29 | 2006-04-06 | Sumitomo Bakelite Co., Ltd. | 半導体装置 |
JP2015050365A (ja) * | 2013-09-03 | 2015-03-16 | 信越化学工業株式会社 | 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法 |
-
2017
- 2017-03-10 JP JP2017046459A patent/JP6903961B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06161108A (ja) * | 1992-11-17 | 1994-06-07 | Hitachi Chem Co Ltd | 感光性樹脂組成物及びこれを用いた感光性エレメント |
JP2004214501A (ja) * | 2003-01-07 | 2004-07-29 | Sony Corp | ウエハーレベル・チップサイズ・パッケージおよびその製造方法 |
WO2006035860A1 (ja) * | 2004-09-29 | 2006-04-06 | Sumitomo Bakelite Co., Ltd. | 半導体装置 |
JP2015050365A (ja) * | 2013-09-03 | 2015-03-16 | 信越化学工業株式会社 | 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6903961B2 (ja) | 2021-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6534948B2 (ja) | 半導体装置の製造方法、フリップチップ型半導体装置の製造方法、半導体装置及びフリップチップ型半導体装置 | |
JP2018041074A (ja) | 感光性樹脂組成物、感光性樹脂膜、および電子装置 | |
JP2021096486A (ja) | ネガ型感光性樹脂組成物、及びそれを用いた半導体装置 | |
JP2019109294A (ja) | 感光性樹脂組成物および電子装置 | |
JP2019109295A (ja) | 感光性樹脂組成物および電子装置 | |
JP6870724B2 (ja) | ネガ型感光性樹脂組成物、半導体装置および電子機器 | |
JP2017161881A (ja) | 感光性樹脂シート、電子装置、および電子装置の製造方法 | |
JP2019113739A (ja) | 感光性樹脂組成物および電子装置 | |
JP6903961B2 (ja) | 電子装置の製造方法 | |
TWI739092B (zh) | 凸塊保護膜用感光性樹脂組成物、半導體裝置、半導體裝置之製造方法及電子機器 | |
JP7375406B2 (ja) | 感光性樹脂組成物、電子デバイスの製造方法および電子デバイス | |
JP2017211617A (ja) | 感光性樹脂組成物、感光性樹脂膜、および電子装置 | |
JP7259317B2 (ja) | ネガ型感光性樹脂組成物、それを用いた半導体装置および電子機器 | |
JP2018151475A (ja) | 電子装置の製造方法 | |
JP2019158949A (ja) | 感光性樹脂組成物および電子装置 | |
JP2018141945A (ja) | 電子装置の製造方法 | |
JP2017212416A (ja) | 電子装置の製造方法 | |
JP2018142656A (ja) | 電子装置 | |
JP2019062016A (ja) | 半導体装置の製造方法 | |
JP2019060960A (ja) | 感光性樹脂組成物、感光性樹脂フィルム、半導体装置および電子機器 | |
JP2019040134A (ja) | 感光性樹脂組成物および電子装置 | |
JP2019060959A (ja) | 感光性樹脂組成物、パターニング方法および半導体装置の製造方法 | |
JP2019060958A (ja) | パターニング方法および半導体装置の製造方法 | |
JP2019113756A (ja) | パターニング方法および半導体装置の製造方法 | |
JP2021129052A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210607 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6903961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |