JP2018152421A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2018152421A
JP2018152421A JP2017046459A JP2017046459A JP2018152421A JP 2018152421 A JP2018152421 A JP 2018152421A JP 2017046459 A JP2017046459 A JP 2017046459A JP 2017046459 A JP2017046459 A JP 2017046459A JP 2018152421 A JP2018152421 A JP 2018152421A
Authority
JP
Japan
Prior art keywords
photosensitive resin
resin layer
electronic device
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017046459A
Other languages
English (en)
Other versions
JP6903961B2 (ja
Inventor
咲子 鈴木
Sakiko Suzuki
咲子 鈴木
泰典 高橋
Yasunori Takahashi
泰典 高橋
雄大 山川
Yudai Yamakawa
雄大 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2017046459A priority Critical patent/JP6903961B2/ja
Publication of JP2018152421A publication Critical patent/JP2018152421A/ja
Application granted granted Critical
Publication of JP6903961B2 publication Critical patent/JP6903961B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Materials For Photolithography (AREA)
  • Formation Of Insulating Films (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】開口部にクラックが発生することを抑制できる電子装置の製造方法を提供する。【解決手段】本発明の電子装置の製造方法は、基板上に感光性樹脂層を配置する配置工程と、配置工程の後、感光性樹脂層に露光処理を行う露光工程と、露光工程の後、感光性樹脂層に露光後加熱処理を行う、露光後加熱工程と、露光後加熱工程の後、感光性樹脂層に現像処理を行う現像工程と、を含む、電子装置の製造方法であって、現像工程の前における基板上の感光性樹脂層の反り量をX(μm)とし、感光性樹脂層の膜厚をt(μm)としたとき、露光後加熱工程の後、現像工程の前に、X/tが7.0以下となるように、感光性樹脂層を放置する放置工程をさらに含む。【選択図】図1

Description

本発明は、電子装置の製造方法に関する。
これまで感光性樹脂組成物を用いてパターン形成する技術について、様々な開発がなされてきた。この種の技術として、特許文献1に記載のものがある。同文献には、露光、現像によるパターン形成後も必要な部分のレジストを絶縁材料としてそのまま残して用いることができる耐熱感光材料が開示されている。同文献には、感光性樹脂組成物溶液をフィルタ濾過し、シリコンウェハ上に滴下スピンコートし、ホットプレートを用いて、85℃で100秒間、95℃で100秒間加熱し、20μmの塗布膜を形成し、この塗布膜をパターンマスクし、i線ステッパで露光した後、γ−ブチロラクトンを主成分とする有機溶剤を用いて現像することでパターンを得て、さらに、これを窒素雰囲気下400℃で60分間加熱硬化して、ポリイミドのレリーフパターンを得たと記載されている。
特開2003−209104号公報
しかしながら、発明者が検討したところ、上記文献に記載のような感光性樹脂組成物溶液の感光性樹脂層を基板上に形成した場合、当該フィルム状の感光性樹脂層の開口部において、現像処理後にクラックが発生することが判明した。
本発明者がさらに検討した結果、次のような知見が得られた。
これまでの電子装置の製造プロセスにおいては、露光後加熱処理等に起因して、感光性樹脂層の内部応力が過度に増大すると、現像処理した後、感光性樹脂層の開口部にクラックが発生する恐れがあることが判明した。
これに対して、現像工程の前に、感光性樹脂層に対して放置処理を施すことによって、露光後加熱処理等に起因して生じた、基板と感光性樹脂層との間の内部応力を低減することができれば、現像工程の後、感光性樹脂層の開口部にクラックが発生することを抑制できることが分かった。
本発明者は、さらに検討したところ、現像工程の前における、感光性樹脂層の反り量X(μm)に対する感光性樹脂層の膜厚t(μm)すなわち、X/tを指標とすることで、クラックの抑制具合について適切に評価できることを見出した。このような指標に基づきさらに鋭意研究したところ、X/tが7.0以下となるように感光性樹脂層に対して所定の放置処理を、現像工程の前に施すことによって、現像工程の後、感光性樹脂層の開口部にクラックが発生することを抑制できることを見出し、本発明を完成するに至った。
本発明によれば、
基板上に感光性樹脂層を配置する配置工程と、
前記配置工程の後、前記感光性樹脂層に露光処理を行う露光工程と、
前記露光工程の後、前記感光性樹脂層に露光後加熱処理を行う、露光後加熱工程と、
前記露光後加熱工程の後、前記感光性樹脂層に現像処理を行う現像工程と、を含む、電子装置の製造方法であって、
前記現像工程の前における前記基板上の前記感光性樹脂層の反り量をX(μm)とし、前記感光性樹脂層の膜厚をt(μm)としたとき、前記露光後加熱工程の後、前記現像工程の前に、X/tが7.0以下となるように、前記感光性樹脂層を放置する放置工程をさらに含む、電子装置の製造方法が提供される。
本発明によれば、開口部にクラックが発生することを抑制できる電子装置の製造方法が提供される。
本実施形態に係る電子装置の製造方法の一例を示す工程断面図である。 本実施形態に係る電子装置の製造方法の一例を示す工程断面図である。 本実施形態に係る電子装置の構成を示す断面図である。 実施例1の開口部の上面視における画像である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
本実施形態の電子装置の製造方法の概要について説明する。
本実施形態の電子装置の製造方法は、基板上に感光性樹脂層を配置する配置工程と、配置工程の後、感光性樹脂層に露光処理を行う露光工程と、露光工程の後、感光性樹脂層に露光後加熱処理を行う、露光後加熱工程と、露光後加熱工程の後、感光性樹脂層に現像処理を行う現像工程と、を含み、現像工程の前における基板上の感光性樹脂層の反り量をX(μm)とし、感光性樹脂層の膜厚をt(μm)としたとき、露光後加熱工程の後、現像工程の前に、X/tが7.0以下となるように、感光性樹脂層を放置する放置工程をさらに含むことができる。
本実施形態の電子装置の製造方法によれば、露光後加熱工程の後、現像工程の前に、感光性樹脂層の反り量に対する感光性樹脂層の膜厚(X/t)が7.0以下となるように、感光性樹脂層を放置する放置工程を実施することにより、露光後加熱処理を施した感光性樹脂層の開口部において、現像処理後にクラックが発生することを抑制できる。このように開口部の形状が良好となるため、電子装置の生産性や接続信頼性を高めることができる。
以下、本実施形態の電子装置の製造方法の各工程について説明する。
図1は、本実施形態の電子装置の製造方法の一例を示す工程断面図である。
本実施形態の電子装置の製造方法は、図1(a)に示すように、基板202上に感光性樹脂層220を配置する配置工程を含むことができる。
上記配置工程は、図1(a)に示すように、基板202上に設置された半導体チップ210を感光性樹脂層220で埋め込む工程を有していてもよい。すなわち、基板202上に半導体チップ210を配置する工程の後、上記配置工程を行うことができる。このとき、基板202上に複数の半導体チップ210を面内方向に設置してもよい。複数の半導体チップ210を互いに離間して配置することができる。これにより、半導体チップ210の上面および側面や半導体チップ210の間の離間部を感光性樹脂層220で埋設することができる。なお、2以上の半導体チップ210は、同一または異なる種類の半導体チップを用いてもよい。
本実施形態において、半導体チップ210は、ロジックチップやメモリチップでもよく、メモリ回路とロジック回路が混成されたLSIチップでもよい。また、ロジックチップ上に、メモリチップが積層されていてもよい。また、半導体チップ210は、ADCおよびDAC回路を有するFPGAチップ、またはデータ変換器チップなどの集積回路チップでもよい。半導体チップ210に代えて、その他の各種電子部品を用いてもよい。
本実施形態において、基板202は、例えば、円形形状または四角形形状を有する基板を用いることができる。大面積化した基板を使用することによって、生産性を高めることができる。基板の材料としては、例えば、金属、ガラス、半導体、有機樹脂等が挙げられる。円形形状の基板202は、例えば、シリコンウェハなどの半導体ウェハや、ガラスウェハ等が挙げられる。また、四角形形状の基板202は、パネルレベルパッケージ(PLP)に用いられる、樹脂基板等の基板であってもよい。これらの基板202の表面には電子回路が形成されていてもよい。PLPプロセスは、円形形状のウェハ以上の大面積を有するパネルサイズパッケージを得ることができる。PLPプロセスを使用することにより、ウェハレベルプロセスよりも半導体パッケージの生産性を効率的に向上させることができる。
また、上記配置工程は、フィルム状の感光性樹脂層220を基板202に貼り付ける貼付工程またはワニス状の感光性樹脂組成物を塗布乾燥してなる感光性樹脂層220を基板202上に形成する塗布工程を含むことができる。貼付工程を使用することにより、電子装置の製造方法の生産性を高めることができる。また、感光性樹脂層220の厚膜化を実現することもできる。
上記貼付工程は、不図示のキャリア基材上に感光性樹脂層220を形成する工程と、キャリア基材が付いた感光性樹脂層220を基板202上に貼り付けた後、当該キャリア基材を分離する工程と、を含むことができる。これにより、感光性樹脂層220の取り扱い性を高め、電子装置の製造効率を高めることができる。
上記感光性樹脂層220を貼り付ける工程は、公知のラミネート方法を用いることができる。例えば、真空ラミネーターを用いることができる。例えば、所定真空度の真空チャンバー内において、所定の圧力の貼り付けロールを用いて、所定の温度のテーブル上で、ラミネートを実施することができる。
なお、ラミネート方法としては、とくに限定されないが、例えばバッチ式であってもよいし、感光性樹脂層220を連続的に供給して、真空ラミネート装置、真空ベクレル装置などを用いて連続的に基板202に積層してもよい。
本実施形態の電子装置100の製造方法は、感光性樹脂フィルムである感光性樹脂層220を半導体チップ210上にラミネートするラミネート工程中、感光性樹脂層220を加熱する加熱処理(加熱ラミネート工程)を行ってもよい。
また、加熱処理する時間は用いる樹脂の種類などにより異なるため、とくに限定されないが、例えば、10秒以上60秒以下処理することにより実施することができる。
また、加圧する圧力は、とくに限定されないが、例えば、0.2MPa以上5MPa以下が好ましく、0.4MPa以上1MPa以下がより好ましい。
本実施形態に係る加熱ラミネート工程における温度の下限値は、例えば、40℃以上であり、好ましくは50℃以上であり、より好ましくは60℃以上である。これにより、感光性樹脂層220の埋め込み性を高めることができる。一方で、上記加熱ラミネート工程における温度の上限値は、例えば、後述の硬化工程における硬化温度よりも低く設定できる。具体的には、上記加熱ラミネート工程における温度の上限値は、例えば、150℃以下であり、好ましくは140℃以下であり、より好ましくは130℃以下である。これにより、感光性樹脂層220を硬化の進行を抑制し、プロセス保管性を向上させることができる。
したがって、本実施形態の感光性樹脂フィルムは、例えば、40℃以上150℃以下の加熱ラミネート工程に用いる段差埋設用感光性樹脂フィルムに適する。
上記キャリア基材上に感光性樹脂層220を形成する工程は、例えば、後述の感光性樹脂組成物を溶剤などに溶解・分散させて樹脂ワニスを調製して、各種コーター装置を用いて樹脂ワニスをキャリア基材に塗工した後、これを乾燥する方法、スプレー装置を用いて樹脂ワニスをキャリア基材に噴霧塗工した後、これを乾燥する方法、などが挙げられる。これらの中でも、スピンコーター、コンマコーター、ダイコーターなどの各種コーター装置を用いて、樹脂ワニスをキャリア基材に塗工した後、これを乾燥する方法が好ましい。これにより、ボイドがなく、均一な厚みを有するキャリア基材付き感光性樹脂層220(樹脂シート)を効率よく製造することができる。なお、上記塗布工程は、上述のような各種のコーター装置やスプレー装置を用いた塗工方法を用いることができる。
上記樹脂シートは、たとえばワニス状の感光性樹脂組成物を塗布して得られた塗布膜(樹脂膜)に対して、溶剤除去処理を行うことにより得ることができる。上記樹脂シートは、溶剤含有率が感光性樹脂組成物全体に対して10重量%以下とすることができる。たとえば80℃〜150℃、5分間〜30分間の条件で溶剤除去処理を行うことができる。これにより、感光性樹脂組成物の硬化が進行することを抑制しつつ、十分に溶剤を除去することが可能となる。
上記キャリア基材付き感光性樹脂層220は、巻き取り可能なロール状でもよいし、矩形形状の枚葉状であってもよい。キャリア基材付き感光性樹脂層220の表面は、例えば、露出していてもよく、保護フィルム(カバーフィルム)で覆われていてもよい。保護フィルムとしては、公知の保護機能を有するフィルムを用いることができるが、例えば、PETフィルムを使用してもよい。
また、本実施形態において、上記キャリア基材としては、例えば、高分子フィルムや金属箔などを用いることができる。当該高分子フィルムとしては、特に限定されないが、例えば、ポリエチレン、ポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート、ポリブチレンテレフタレートなどのポリエステル、ポリカーボネート、シリコーンシート等の離型紙、フッ素系樹脂、ポリイミド樹脂などの耐熱性を有した熱可塑性樹脂シート等が挙げられる。当該金属箔としては、特に限定されないが、例えば、銅および/または銅系合金、アルミおよび/またはアルミ系合金、鉄および/または鉄系合金、銀および/または銀系合金、金および金系合金、亜鉛および亜鉛系合金、ニッケルおよびニッケル系合金、錫および錫系合金などが挙げられる。これらの中でも、ポリエチレンテレフタレートで構成されるシートが安価および剥離強度の調節が簡便なため最も好ましい。これにより、キャリア基材付き感光性樹脂層220から、キャリア基材を適度な強度で剥離することが容易となる。
感光性樹脂層220の膜厚は、最終的な硬化膜の膜厚に応じて設計することができる。感光性樹脂層220の膜厚の下限値は、例えば、40μm以上であり、好ましくは50μm以上であり、より好ましくは60μm以上である。これにより、厚膜の感光性樹脂層220においても、開口部にクラックが形成されることを抑制することができる。感光性樹脂層220の半導体チップ210の埋め込み性を高め、また機械的強度を向上させることができる。一方で、上記感光性樹脂層220の膜厚の上限値は、特に限定されないが、例えば、300μm以下としてもよく、250μm以下としてもよく、200μm以下としてもよい。これにより、電子装置の薄層化を実現することができる。
次いで、本実施形態の電子装置の製造方法は、図1(b)に示すように、上記配置工程の後、感光性樹脂層220に露光処理を行う露光工程、を含むことができる。
上記露光工程において、図1(b)に示すように、感光性樹脂層220上の所定の領域にマスク230を配置する。マスク230を通して、感光性樹脂層220に対して、露光処理を行う。
本実施形態において、感光性樹脂層220を、ネガ型の感光性樹脂組成物で構成することができるが、この場合、マスク形成領域(露光照射されない光遮断領域)における感光性樹脂層220に、(図1(c)に示す様な)開口部を形成することができる。このようなフォトレジスト方法によって開口する方法を採用することにより、レーザー照射で開口する方法の場合と比べて、開口径をより小さくすることができるので、半導体パッケージの高密度化を図ることができる。
次いで、本実施形態の電子装置の製造方法は、露光工程の後、感光性樹脂層220に露光後加熱処理を行う、露光後加熱工程と、露光後加熱工程の後、感光性樹脂層220に現像処理を行う現像工程と、現像工程の後、感光性樹脂層220に硬化処理を行う硬化工程と、を含むことができる。
本実施形態において、感光性樹脂層220に対して、所定の条件で露光後加熱処理を行ってもよい。露光後加熱処理の温度は、特に限定されないが、例えば、硬化工程における硬化温度よりも低く設定することができ、具体的には、50℃以上150℃以下としてもよく、好ましくは80℃以上120℃以下としてもよい。露光後加熱処理の時間は、例えば、1分間以上10分間以下とすることができる。露光後加熱処理により、完全硬化させないが、感光性樹脂層220の硬化の進行度を制御することができる。
続いて、本実施形態の電子装置の製造方法は、露光後加熱工程の後、現像工程の前に、感光性樹脂層220を放置する放置工程を行うことができる。このような放置工程は、感光性樹脂層220のX/tの上限値を、例えば、7.0以下、好ましくは6.9以下、より好ましくは6.8以下となるようにすることができる。X/tの下限値は特に限定されないが、例えば、0より大きく、0.1以上でもよく、1以上でもよい。
本実施形態に係る放置工程は、例えば、露光後加熱処理の温度よりも低い温度条件下で行うことができ、好ましくは室温条件下で行うことができる。室温は、例えば、25℃としてもよい。詳細なメカニズムは定かでないが、室温25℃などの比較的に低温環境下で感光性樹脂層220を放置することにより、感光性樹脂層220中の樹脂成分において配向を再配置することができるため、露光後加熱等の加熱に起因して発生した内部応力を低減できると考えられる。これにより、感光性樹脂層220の開口部(例えば、開口部の側壁が交差する角部)において、クラックが生じることを抑制することができる。
本実施形態に係る放置工程における放置時間は、例えば、上記露光後加熱工程における露光後加熱時間よりも長く設定できる。具体的には、上記放置時間の下限値は、例えば、10分以上であり、好ましくは20分以上であり、より好ましくは30分以上である。これにより、長時間にわたって放置することで、樹脂の配向を再配置でき、内部応力を低減できると考えられる。一方で、上記放置時間の上限値は、特に限定されないが、例えば、300分以下でもよく、250分以下でもよく、200分以下でもよい。これにより、製造効率を高めることができる。
ここで、本発明者は、感光性樹脂層が厚膜(例えば、40μm以上)の場合、現像後の開口部にクラックが発生することが多くなることを見出した。
これに対して、厚膜の感光性樹脂層220の場合でも、上述のように、露光後加熱工程の後に、放置工程を行うことによって、開口部にクラックが生じることを抑制することが可能になる。
本実施形態において、上記の放置工程後、現像工程前の、ウェハ等の基板202上に形成された感光性樹脂層220の反り量Xについては、表面粗さ形状測定機(東京精密社製、SURFCOM 1400G)を用いて測定できる。測定幅や測定速さを適切に設定した表面粗さ形状測定機の接触式プローブを、基板202の裏面の直径(最大径)に沿って、X方向とY方向(X方向に直交する方向)とに移動させることにより、基板202の裏面における2方向における測定値を得て、この2つの測定値の平均値を、感光性樹脂層220における反り量Xとする。
また、本実施形態によれば、基板上に感光性樹脂層を配置する配置工程、前記感光性樹脂層に露光処理を行う露光工程、前記感光性樹脂層に露光後加熱処理を行う露光後加熱工程、前記感光性樹脂層を放置する放置工程および前記感光性樹脂層に現像処理を行う現像工程を有する電子装置の製造方法において、前記感光性樹脂層を形成するための感光性樹脂組成物であって、下記の反り量測定方法で得られる、反り量X/厚みtが、例えば、7.0以下であり、好ましくは6.9MPa以下であり、より好ましくは6.8以下である、感光性樹脂組成物を提供することができる。
(反り量測定方法)
当該感光性樹脂組成物をシリコンウェハ(サイズ:8インチ、厚み:725μm)上に、スピンコートで全面塗布し、120℃5分で乾燥させて、厚みtが50μmの感光性樹脂膜を形成する。続いて、前記感光性樹脂膜に対して、自動露光機を用いて、250mJ/cmで全面露光する。続いて、ホットプレートで120℃、5分露光後加熱する。続いて、室温25℃で60分放置した後、測定幅:190mm、測定速さ6mm/sの条件で、表面粗さ形状測定機の接触式プローブを、前記シリコンウェハの裏面の直径に沿って、X方向とY方向(X方向に直交する方向)とに移動させて、前記裏面における測定値を得、得られた2つの測定値の平均値を、上記反り量Xとする。
なお、この反り量測定方法において、スピンコートに替えて、フィルム状の感光性樹脂膜をシリコンウェハの全面上に貼り付けてもよい。また、放置時間は、60分でもよく、40分でもよい。
本実施形態によれば、上記の反り量X/厚みtが所定値以下となるような感光性樹脂組成物を使用することにより、上記の放置工程を有する電子装置の製造工程において、露光工程後における開口部のクラックの発生を抑制することが可能になる。したがって、信頼性に優れた電子装置の構造を実現することができる。
続いて、感光性樹脂層220に対して現像処理する。現像液として、例えば、有機溶剤や水溶性現像液を用いることができる。これにより、図1(c)に示すように、感光性樹脂層220に複数の開口部240をパターニング形成することができる。開口部240は、感光性樹脂層220の表面から裏面を貫通する貫通孔とすることができる。開口部240は、半導体チップ210の周囲に設けてもよいが、半導体チップ210の天面に開口を構成するように設けてもよい。
続いて、開口部240を形成した後、所定の加熱条件で加熱処理することにより感光性樹脂層220を硬化する。感光性樹脂層220の硬化処理の温度は、特に限定されないが、例えば、160℃以上250℃以下としてもよく、好ましくは180℃以上230℃以下としてもよい。硬化処理の時間は、例えば、30分間以上120分間以下とすることができる。例えば、低温で硬化させることにより、反りを抑制することができる。例えば、硬化温度は、半導体チップの耐熱性にあわせて設定してもよい。硬化処理により、露光後加熱処理で硬化していない樹脂系の硬化反応を十分に進めることができる。
本実施形態において、感光性樹脂層220中の開口部240の形状としては、図1(c)に示すように、テーパー形状または矩形形状とすることができる。例えば、開口部240は、露光処理における露光の照射方向に向かって、縮径するようなテーパー形状でもよい。すなわち、半導体チップ210が基板202に設置された面を設置面とし、当該設置面とは反対側の面を天面としたとき、開口部240の天面側の開口径が大きく、設置面側の開口径が小さくなるように、開口部240のテーパー形状を構成することができる。これにより、半導体チップ210を高密度に配置することができるため、実装密度を高めることができる。
次いで、本実施形態の電子装置の製造方法は、図1(d)に示すように、感光性樹脂層220に貫通電極(ビア242)を形成する貫通電極層形成工程を含むことができる。
上記貫通電極層形成工程は、感光性樹脂層220に形成された貫通孔(開口部240)にビア242を形成する工程を含むことができる。
具体的には、次のような工程で行うことができる。まず、パターニングされた感光性樹脂層220の表面上に、不図示のシード層を形成する。シード層は、感光性樹脂層220の開口部240の内部(側壁および底面)とともに、その上面に形成される。シード層は、例えば、スパッタなどの方法により形成できる。
シード層は、ビア242(貫通電極)と同種の金属で構成されてもよいが、ビア242と良好な密着性がある異種の金属で構成されていてもよい。シード層として、例えば、銅シード層が形成されてもよい。
続いて、感光性樹脂層220の上のシード層の表面上に、不図示のレジスト層を形成する。言い換えると、開口部240を除いた領域の感光性樹脂層220の上にレジスト層を形成する。例えば、フィルム状のレジスト層を使用できる。パターニングされたレジスト層をラミネートしてもよいし、フィルム状のレジスト層をラミネートした後に、ドリルやレーザー等を用いてパターニングしてもよい。
続いて、開口部240(貫通部)を金属層で埋設する。例えば、電解メッキ方法を用いることができる。金属層を構成する材料としては、例えば、銅、金、銀、ニッケル等が用いられる。これらを1種または2種以上用いてもよい。これにより、開口部240内部にビア242(貫通電極)を形成できる。ビア242は、例えば、銅で構成することができる。
その後、レジスト層を剥離などによって除去する。その後、感光性樹脂層220上のシード層を除去する。例えば、フラッシュエッチングなどを用いることができる。
以上により、図1(d)に示すように、感光性樹脂層220の開口部240にビア242を形成することができる。
本実施形態において、テーパー形状とは、露光方向に対して開口部240が先細りになる形状である。つまり、当該開口部240において、その下端部の横幅は上端部の横幅よりも狭く形成されている。
本実施形態において、テーパー形状を有する開口部240のテーパー角度の下限値は、例えば、45度以上でもよく、70度以上とすることができ、より好ましくは75度以上であり、さらに好ましくは80度以上である。これにより、ビア242同士の間隔を狭めることができるので、ビア242の実装密度を高めることができる。一方、上記テーパー角度の上限値は、例えば、90度以下でもよく、89度以下としてもよく、さらには88度以下としてもよい。これにより、開口部240の中の側壁にもスパッタが付着しやすくなるため、ビア242中にボイドが発生することを抑制することができる。また、感光性樹脂層220と上層(例えば、層間絶縁層、上層配線層など)との接触面積を増加させることができるので、上層との密着性を高めることができる。
また、本実施形態において、配置工程の前に、基板202上に半導体チップ210を配置する工程を行い、上記配置工程は、半導体チップ210を感光性樹脂層220で埋め込む工程を含む場合、上記ビア形成工程は、半導体チップ210の上の感光性樹脂層220に不図示のビアを形成する工程を含むことができる。すなわち、半導体チップ210の天面上の感光性樹脂層220に開口部240を形成し、当該開口部240に金属層を埋設する工程を行ってもよい。これにより、感光性樹脂層220中に、埋設された半導体チップ210と接続する接続ビアを形成することができる。
本実施形態の電子装置の製造方法は、層間絶縁層(ビルドアップ層)やソルダーレジスト層等の一般的なプリント配線基板の製造プロセスに適用することもできるが、大面積の基板を用いたウェハレベルプロセスやパネルレベルプロセスに適用することが可能である。
本実施形態の電子装置の製造方法で得られた構造体、すなわち、上面から下面を貫通電極(ビア242)とともに層内に埋設された半導体チップ210を有する感光性樹脂層220は、様々な用途に用いることができる。例えば、貫通電極および内蔵型の半導体チップ210を有する感光性樹脂層220は、電子装置中の貫通電極基板として用いることができる。
以下、本実施形態の感光性樹脂層220を構成する感光性樹脂組成物について説明する。
本実施形態の感光性樹脂組成物は、エポキシ樹脂、硬化剤、および感光剤を含むことができる。また、本実施形態の感光性樹脂組成物としては、高アスペクトな開口構造の実現の観点から、ネガ型の感光性樹脂組成物が好ましい。
本実施形態の感光性樹脂組成物の各成分について説明する。
(エポキシ樹脂)
上記エポキシ樹脂としては、例えば、1分子中にエポキシ基が2個以上であるものを使用することができる。たとえば、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、クレゾールナフトール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、フェノキシ樹脂、ナフタレン骨格型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールAジグリシジルエーテル型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールFジグリシジルエーテル型エポキシ樹脂、ビスフェノールSジグリシジルエーテル型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、芳香族多官能エポキシ樹脂、脂肪族エポキシ樹脂、脂肪族多官能エポキシ樹脂、脂環式エポキシ樹脂、多官能脂環式エポキシ樹脂などが挙げられる。これらは単独で用いても複数組み合わせて用いても良い。
また、上記エポキシ樹脂としては、3官能以上の多官能エポキシ樹脂を含むことができる。
上記多官能エポキシ樹脂としては、特に限定されないが、例えば、2−[4−(2,3−エポキシプロポキシ)フェニル]−2−[4−[1,1−ビス[4−([2,3−エポキシプロポキシ]フェニル)エチル]フェニル]プロパン、フェノールノボラック型エポキシ、テトラキス(グリシジルオキシフェニル)エタン、α−2,3−エポキシプロポキシフェニル−ω−ヒドロポリ(n=1〜7){2−(2,3−エポキシプロポキシ)ベンジリデン−2,3−エポキシプロポキシフェニレン}、1−クロロ−2,3−エポキシプロパン・ホルムアルデヒド・2,7−ナフタレンジオール重縮合物、ジシクロペンタジエン型エポキシ樹脂などが用いられる。これらは単独で用いても複数組み合わせて用いても良い。
本実施形態において、エポキシ樹脂の含有量の下限値は、感光性樹脂組成物の固形分全体に対して、例えば、40重量%以上であり、好ましくは45重量%以上であり、より好ましくは50重量%以上である。これにより、感光性樹脂組成物の硬化物において、耐熱性や機械的強度を向上させることができる。一方で、上記エポキシ樹脂の含有量の上限値は、感光性樹脂組成物の固形分全体に対して、例えば、80重量%以下であり、好ましくは75重量%以下であり、より好ましくは70重量%以下である。これにより、感光性樹脂組成物において、パターニング性を向上させることができる。
本実施形態において、「感光性樹脂組成物の固形分」とは、感光性樹脂組成物中における不揮発分を指し、水や溶媒等の揮発成分を除いた残部を指す。また、本実施形態において、感光性樹脂組成物の口径分全体に対する含有量とは、溶媒を含む場合には、感光性樹脂組成物のうちの溶媒を除く固形分全体に対する含有量を指す。
(硬化剤)
硬化剤としては、エポキシ樹脂の重合反応を促進させるものであればとくに限定されないが、例えば、フェノール性水酸基を有する硬化剤を含むことができる。具体的には、フェノール樹脂を用いることができる。フェノール樹脂としては、公知のもののなかから適宜選択することができるが、たとえばノボラック型フェノール樹脂、レゾール型フェノール樹脂、トリスフェニルメタン型フェノール樹脂、アリールアルキレン型フェノール樹脂を用いることができる。良好な現像特性の観点から、ノボラック型フェノール樹脂を用いることができる。
本実施形態において、硬化剤としては、良好な現像特性を有するノボラック型フェノール樹脂が好ましい。また、配合量としては、エポキシ樹脂全体を100重量部とした時に、フェノール樹脂の含有量は、例えば、25重量部以上100重量部以下であり、好ましくは30重量部以上90重量部以下であり、より好ましくは35重量部以上80重量部以下である。上記の範囲内で配合することで硬化物の耐熱性や強度が向上する。
(感光剤)
感光剤としては、光酸発生剤を用いることができる。光酸発生剤としては、紫外線等の活性光線の照射により酸を発生する光酸発生剤を含有する。光酸発生剤として、オニウム塩化合物を挙げることができ、例えば、ジアゾニウム塩、ジアリールヨードニウム塩等のヨードニウム塩、トリアリールスルホニウム塩等のスルホニウム塩、トリアリールビリリウム塩、ベンジルピリジニウムチオシアネート、ジアルキルフェナシルスルホニウム塩、ジアルキルヒドロキシフェニルホスホニウム塩などカチオン型光重合開始剤を挙げることができる。感光剤としては、感光性組成物が金属に接するため、メチド塩型やボレート塩型のような、分解によるフッ化水素の発生がないものが好ましい。
本実施形態において、感光剤の含有量の下限値は、感光性樹脂組成物の固形分全体に対して、例えば、0.3重量%以上であり、好ましくは0.5重量%以上であり、より好ましくは1重量%以上である。これにより、感光性樹脂組成物において、パターニング性を向上させることができる。一方で、上記硬化剤の含有量の上限値は、感光性樹脂組成物の固形分全体に対して、例えば、5重量%以下であり、好ましくは4.5重量%以下であり、より好ましくは4重量%以下である。これにより、感光性樹脂組成物の硬化前の長期保管性を向上させることができる。
(その他の添加剤)
本実施形態の感光性樹脂組成物には、上記の成分に加えて、必要に応じて、その他の添加剤を含むことができる。その他の添加剤としては、酸化防止剤、シリカ等の充填材、界面活性剤、増感剤、フィルム化剤、密着助剤等が挙げられる。
上記界面活性剤は、たとえば、フッ素系界面活性剤、シリコン系界面活性剤、アルキル系界面活性剤、およびアクリル系界面活性剤等が挙げられる。
上記密着助剤は、とくに限定されないが、たとえばアミノシラン、エポキシシラン、アクリルシラン、メルカプトシラン、ビニルシラン、ウレイドシラン、またはスルフィドシラン等のシランカップリング剤を用いることができる。これらは、一種類を単独で用いてもよく、二種類以上を併用してもよい。これらの中でも、他の部材に対する密着性を効果的に向上させる観点からは、エポキシシランを用いることがより好ましい。
アミノシランとしては、たとえばビス(2−ヒドロキシエチル)−3−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルメチルジエトキシシラン、γ−アミノプロピルメチルジメトキシシラン、N−β(アミノエチル)γ−アミノプロピルトリメトキシシラン、N−β(アミノエチル)γ−アミノプロピルトリエトキシシラン、N−β(アミノエチル)γ−アミノプロピルメチルジメトキシシラン、N−β(アミノエチル)γ−アミノプロピルメチルジエトキシシラン、またはN−フェニル−γ−アミノ−プロピルトリメトキシシラン等が挙げられる。エポキシシランとしては、たとえばγ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、またはβ−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシジルプロピルトリメトキシシラン等が挙げられる。アクリルシランとしては、たとえばγ−(メタクリロキシプロピル)トリメトキシシラン、γ−(メタクリロキシプロピル)メチルジメトキシシラン、またはγ−(メタクリロキシプロピル)メチルジエトキシシラン等が挙げられる。メルカプトシランとしては、たとえば3−メルカプトプロピルトリメトキシシラン等が挙げられる。ビニルシランとしては、たとえばビニルトリス(β−メトキシエトキシ)シラン、ビニルトリエトキシシラン、またはビニルトリメトキシシラン等が挙げられる。ウレイドシランとしては、たとえば3−ウレイドプロピルトリエトキシシラン等が挙げられる。スルフィドシランとしては、たとえばビス(3−(トリエトキシシリル)プロピル)ジスルフィド、またはビス(3−(トリエトキシシリル)プロピル)テトラスルフィド等が挙げられる。
(溶剤)
本実施形態の感光性樹脂組成物は溶剤を含むことができる。この溶剤としては、感光性樹脂組成物の各構成成分を溶解可能なもので、且つ、各構成成分と反応しないものであれば特に制限なく用いることができる。
上記溶剤の一例としては、たとえばアセトン、メチルエチルケトン、トルエン、プロピレングリコールメチルエチルエーテル、プロピレングリコールジメチルエーテル、プロピレングリコール1−モノメチルエーテル2−アセテート、ジエチレングリコールエチルメチルエーテル、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテルアセテート、ベンジルアルコール、プロピレンカーボネート、エチレングリコールジアセテート、プロピレングリコールジアセテート、プロピレングリコールモノメチルエーテルアセテート等の有機溶剤から選択される一種または二種以上を含むことができる。
本実施形態の感光性樹脂組成物の調製方法は特に限定されず、一般的に公知の方法により製造することができる。例えば、以下の方法が挙げられる。原料と溶剤を配合して均一に混合することにより、感光性樹脂組成物が得られる。
以下、本実施形態の電子装置100の製造工程の概要を説明する。
図2は、本実施形態の電子装置の製造方法の一例を示す工程断面図である。図1は、図2に示す電子装置の製造プロセス一部を具体的に説明するための図である。図3(a)は、本実施形態の電子装置の構成を示す断面図である。図3(b)は、図3(a)に示す電子装置の一部の拡大図である。
まず、図2(a)に示すように、支持基材として、基板202を準備する。支持基材は、基板202を単独で使用してもよいが、基板202上に接着層204を介して、インターポーザー(シリコンインターポーザー206)や半導体ウェハが形成されていてもよい。また、基板202を単独で使用する場合、基板202の表面に、半導体チップ210を接着するための、不図示のへ熱剥離性粘着層が形成されていてもよい。
また、インターポーザーとしては、配線のみを有する基板を用いることができ、半導体チップ210の再配線手段として用いられる。つまり、半導体チップ210のパッド間隔を、処理に適したパッド間隔やピン並びに変換できる。これにより、TSVを利用した三次元実装を効率的に利用することができる。例えば、メモリーリップやロジックチップ等のチップの電極配線設計を、過度に変更することなく適用することも可能である。設計の負担が軽減されるので、生産性の効率を高めることができる。
上記のインターポーザーとしては、特に限定されないが、有機樹脂基板、セラミック基板、シリコン基板、およびガラス基板などが用いられる。低コストや、高周波領域での特性に優れる観点から、ガラス基板が好ましい。高密度化、高速化、省電力、および放熱性等に優れる観点から、シリコン基板が好ましい。本実施形態のインターポーザーは、シリコン(シリコンインターポーザー206)またはガラスで構成されることが好ましい。
また、半導体ウェハとしては、複数の半導体素子が形成されていてもよい。半導体ウェハを用いる場合、半導体ウェハの表面に、半導体素子の電極間隔を調整するための配線層(再配線層)や半導体素子と電気的に接続する電極パッドが形成されていてもよい。
また、上記接着層204としては、公知の接着剤を用いることができるが、例えば、エポキシ系接着剤を用いることができる。
続いて、図2(b)に示すように、基板202上に半導体チップ210を設置する。このとき、基板202上に複数の半導体チップ210を面内方向に設置してもよい。複数の半導体チップ210を互いに離間して配置することができる。これにより、半導体チップ210の上面および側面や半導体チップ210の間の離間部を感光性樹脂層220で埋設することができる。なお、2以上の半導体チップ210は、同一または異なる種類の半導体チップを用いてもよい。なお、図2(b)中、半導体チップ210は、外部接続用の電極を有していてもよい。半導体チップ210の電極が形成された面を基板202の一面側に対向するように配置してもよい。
続いて、図2(c)に示すように、基板202上に設置された半導体チップ210を埋め込むように、基板202上に感光性樹脂層220を配置する。感光性樹脂層220として、感光性樹脂フィルムを用いることができる。
次いで、図2(d)に示す電子装置100の製造方法は、上記図1(b)〜図1(d)で説明されたように、上記配置工程の後、感光性樹脂層220に露光処理を行う露光工程、を含むことができる。
すなわち、上記露光工程において、図1(b)で説明されたように、感光性樹脂層220上の所定の領域にマスク230を配置する。マスク230を通して、感光性樹脂層220に対して、露光処理を行う。
本実施形態において、感光性樹脂層220を、ネガ型の感光性樹脂組成物で構成することができるが、この場合、マスク形成領域(露光照射されない光遮断領域)における感光性樹脂層220に、(図1(c)に示す様な)開口部240を形成することができる。このようなフォトレジスト方法によって開口する方法を採用することにより、レーザー照射で開口する方法の場合と比べて、開口径をより小さくすることができるので、半導体パッケージの高密度化を図ることができる。また、ウェハプロセスやパネルプロセスにおいてフォトレジスト方法を採用することにより、ウェハなどの大面積の基板上に形成された感光性樹脂層220に対して、一括で開口部240などのパターン形成を行うことが可能になる。これにより、製造プロセスの生産性を高めることができる。
本実施形態において、上記フォトレジスト方法における露光処理の露光条件の一例として、次のような条件を用いることができる。
まず、露光処理前の感光性樹脂層220を準備する。例えば、上記貼付工程の場合、キャリア基材付感光性樹脂シートから、キャリア基材を剥離して、膜厚50μmの感光性樹脂層220を準備する。また塗布工程の場合、感光性樹脂組成物のワニスをシリコンウェハ上にスピンコーターを用いて塗布し、ホットプレートを用いて120℃、5分間の温度条件でプリベークし、膜厚50μmの塗布膜(感光性樹脂層220)を得る。このようにして準備した感光性樹脂層220に対して、露光時間を一定とした上で、I線ステッパーで50〜1250mJ/cmでステップ露光する。その後、ホットプレートにて80℃で5分間、露光後加熱を行う。この感光性樹脂層220に対して、PGMEA等の有機溶剤を使用して現像処理を行う。その後、200℃、90分間の温度条件で硬化することにより、パターンが形成された硬化膜を得る。本実施形態において、上記露光条件における開口部のアスペクト比(開口高さ/開口幅)を3としてもよい。また、当該開口部の開口幅を50μmとしてもよい。なお、本実施形態において、上記ステップ露光における露光の照射間隔は、例えば、20[mJ/cm]としてもよいが、任意の数値とすることが可能である。上記開口幅は、図1中の開口部の最小開口幅としてもよい。
感光性樹脂層220の硬化膜の底面と開口部240の側面とがなす平均角度が、直角(90度)に最も近くなる露光条件を満たす露光量を、最適露光量とする。
そして、最適露光量よりも大きな露光量である過露光の露光条件を採用することにより、テーパー形状の開口部240を形成することができる。
露光波長としては、例えば、365nmの紫外線を用いることができる。
続いて、感光性樹脂層220に対して現像処理する。現像液として、例えば、有機溶剤や水溶性現像液を用いることができる。これにより、図1(c)で説明されたように、感光性樹脂層220に複数の開口部240をパターニング形成することができる。開口部240は、感光性樹脂層220の表面から裏面を貫通する貫通孔とすることができる。開口部240は、半導体チップ210の周囲に設けてもよいが、半導体チップ210の天面に開口を構成するように設けてもよい。
次いで、本実施形態の電子装置100の製造方法は、図1(d)で説明されたように、感光性樹脂層220に形成された貫通孔(開口部240)にビア242を形成するビア形成工程を含むことができる。
以上により、図1(d)で説明されたように、感光性樹脂層220中にビア242を形成することができる。
上記シード層を構成する金属としては、例えば、銅、金、銀、ニッケル等が用いられる。これらを1種または2種以上用いてもよい。
上記シード層の膜厚は、例えば、100nm〜5000nmでもよく、300nm〜3000nmでもよい。
上記ビア242(めっき金属層)の膜厚としては、感光性樹脂層220を貫通する場合、例えば、30μm〜300μmでもよく、40μm〜250μmでもよく、50μm〜200μmでもよい。また、半導体チップ210の天面から感光性樹脂層220の上面まで延在するビアの膜厚としては、例えば、1μm〜150μmでもよく、3μm〜100μmでもよく、5μm〜50μmでもよい。
また、本実施形態において、上記ビア形成工程は、半導体チップ210の上に不図示のビアを形成する工程を含むことができる。すなわち、半導体チップ210の天面上の感光性樹脂層220に開口部240を形成し、当該開口部240に金属層を埋設する工程を行ってもよい。これにより、感光性樹脂層220中に、埋設された半導体チップ210と接続する接続ビアを形成することができる。
以上により、感光性樹脂層220の内部に、半導体チップ210、接続ビア、貫通電極(ビア242)などが埋設された構造を実現することができる。
続いて、図1(d)から図2(e)に戻り、感光性樹脂層220の上面側に上層配線層250を形成する。上層配線層250は、複数の半導体チップ210が設置された領域を覆うように形成されていてもよく、感光性樹脂層220の上面全体を覆うように形成されていてもよい。上層配線層250は、配線ピッチを適切な幅に変更できる再配線層として機能することができ、具体的には、絶縁層、配線層および接続ビアで構成することができる。上層配線層250は単層でもよく複数層でもよい。上層配線層250は、例えば、フォトリソグラフィー法および金属めっき法を用いて形成することができる。
続いて、図2(f)に示すように、支持基材(基板202)を分離する。例えば、熱剥離性粘着層を介して、基板202上に半導体チップ210を設置する工程の場合には、加熱処理することにより、感光性樹脂層220および半導体チップ210から、熱剥離性粘着層および基板202を剥離することができる。また、基板202に、インターポーザー(シリコンインターポーザー206)や半導体ウェハを介して半導体チップ210を設置する工程の場合には、加熱処理や物理的手段によって、インターポーザーや半導体ウェハから、接着層204および基板202を剥離することができる。これにより、感光性樹脂層220の下面側が露出する。
続いて、図2(g)に示すように、感光性樹脂層220の下面側(例えば、感光性樹脂層220の下面またはインターポーザーの下面)に下層配線層252を形成する。下層配線層252は、上層配線層250と同様にして形成することができる。
以上により、図2(g)に示すような貫通電極基板200が得られる。貫通電極基板200において、貫通電極(ビア242)によって、上層配線層250および下層配線層252が電気的に接続されている。
その後、図2(h)に示すように、貫通電極基板200の下層配線層252に、外部端子として半田バンプ260を形成する。また、上層配線層250や下層配線層252の導電回路パターンおよび半田バンプ260の一部を覆うように、不図示のソルダーレジスト層を形成してもよい。一方で、貫通電極基板200において、感光性樹脂層220の下面側に配線層を介して半導体ウェハが形成されている場合、上層配線層250に半田バンプを形成してもよい。
続いて、図2(h)に示すように、貫通電極基板200を、複数に分割することによって、個片化することができる。分割手段として、例えば、ダイシングを用いることができる。
その後、個片化した貫通電極基板200の上層配線層250に、半導体パッケージ300を実装することができる。
以上により、図3(a)に示すような、パッケージオンパッケージ構造を有する電子装置100を得ることができる。
実施形態の電子装置100の製造方法によれば、プリント回路基板(PCB)のような厚膜のパッケージ用基板を使用しないため、高さが低減された貫通電極基板200の構造を実現することができる。このような貫通電極基板200を用いることにより、パッケージオンパッケージ構造の低背化を図ることができる。
また、本実施形態の電子装置100の製造方法は、大面積の基板を用いたウェハレベルプロセスやパネルレベルプロセスに適用することが可能である。
また、本実施形態において、感光性樹脂組成物で構成された感光性樹脂層220を採用することによって、半導体チップ210の配置工程、半導体チップ210の埋め込み工程、ビア242の形成工程、上層配線層250および上層配線層250の配線形成工程までの製造プロセスを、一括して、ウェハレベルやパネルレベル工程で実施できる。これにより、プロセス生産性を非常に高めることができる。また、コストを低減することが可能になる。
[電子装置]
本実施形態の電子装置100の構造について説明する。
本実施形態の電子装置100は、図3(a)に示すように、貫通電極基板200を備えるものである。貫通電極基板200は、有機絶縁層(感光性樹脂層220)と、有機絶縁層の上面から下面を貫通する複数の貫通電極(ビア242)と、有機絶縁層の内部に埋め込まれた半導体チップ210と、有機絶縁層の下面に設けられた下層配線層252と、有機絶縁層の上面に設けられた上層配線層250と、を有することができる。
本実施形態の電子装置100は、コア層やビルドアップ層を有するような厚膜構造のパッケージ用基板を使用しないで、上記の貫通電極基板200によってパッケージオンパッケージ等のパッケージ構造が構成される。このため、電子装置100において、パッケージ構造全体の低背化を実現できる。
また、本実施形態の電子装置100は、図3(a)に示すように、貫通電極基板200上に半導体パッケージ300が実装されたパッケージオンパッケージ構造を有することができる。例えば、本実施形態の電子装置100は、貫通電極基板200の上層配線層250の上に実装された半導体パッケージ300をさらに備えることができる。これにより、電子装置100の多機能化を実現することができる。また、電子装置100の実装密度を高くすることができる。
上記半導体パッケージ300としては、公知のパッケージ構造を用いることでき、例えば、QFP(Quad Flat Package)、SOP(Small Outline Package)、BGA(Ball Grid Array)、CSP(Chip Size Package)、QFN(Quad Flat Non−leaded Package)、SON(Small Outline Non−leaded Package)、LF−BGA(Lead Flame BGA)等を用いることができる。
本実施形態において、半導体パッケージ300は、例えば、図3(a)に示すように、基板320上に半導体チップ310が実装されており、ボンディングワイヤ330を介して基板320および半導体チップ310がボンディング接続する構造を有してもよい。半導体パッケージ300において、半導体チップ310は、複数個有していてもよく、平面方向または積層方向に複数配置されていてよい。また、半導体チップ310およびボンディングワイヤ330は、封止材層340で封止されていてもよい。封止材層340は、例えば、公知の封止用樹脂組成物を硬化することにより形成できる。また、半導体パッケージ300の基板320には、外部端子として、半田バンプ360が形成されていてよい。半導体パッケージ300は、半田バンプ360を介して、貫通電極基板200とバンプ接続することができる。
また、本実施形態の電子装置100は、貫通電極基板200の下層配線層252の下面に設けられた半田バンプ260を備えることができる。これにより、半田バンプ260が外部端子として機能することによって、他の電子部品との外部接続が可能になる。
このような電子装置100としては、例えば、貫通電極基板200の下層配線層252に、半田バンプ260を介してバンプ接続されたマザーボードをさらに備えることができる。これにより、電子装置100の機械的強度を高めることができ、さらなる多機能化を実現できる。このとき、貫通電極基板200においては、その側面や上下面が、半導体パッケージ300とともに、公知の封止用樹脂組成物を硬化してなる封止材層で封止されていてもよい。これにより、電子装置100の接続信頼性や機械的強度を向上することができる。
本実施形態の電子装置100が備える貫通電極基板200は、有機絶縁層(感光性樹脂層220)の上面と下面とにそれぞれ上層配線層250および下層配線層252が形成された構造に加え、有機絶縁層中に半導体チップ210、配線層間を電気的に接続する貫通電極(ビア242)が内部に埋設された構造を有するため、これらを有しない構造と比べて、優れた機械的強度を発揮することができる。
また、実施形態において、上記貫通電極基板200中の有機絶縁層は、上述の感光性樹脂組成物の硬化物で構成することができる。これにより、フォトレジスト方法によって開口する方法を採用できるので、レーザー照射で開口する方法の場合と比べて、開口径、言い換えるとビア242のビア径をより小さくすることができる。貫通電極基板200の平面内において、半導体チップ210やビア242の集積密度を高めることができる。また、感光性樹脂組成物を硬化することで、貫通電極基板200の機械的強度を高めることができる。
また、貫通電極基板200中の貫通電極(ビア242)は、図3(b)に示すように、有機絶縁層(感光性樹脂層220)の上面から下面に向かって縮径となるテーパー形状を有し、かつ、上層配線層250と下層配線層252とを電気的に接続するように構成することができる。これのため、ビア242と上層配線層250と設置面積を増大し、これらの間の密着力を高めることによって、貫通電極基板200全体の機械的強度を高めることができる。
このように本実施形態の電子装置100が、上述のような貫通電極基板200を備えることによって、機械的強度に優れており、低背化したパッケージオンパッケージ構造を実現することができる。
また、本実施形態の電子装置100において、貫通電極(ビア242)のアスペクト比(高さH/直径W)の下限値は、例えば、2.0以上としてもよく、好ましくは2.5以上としてもよく、さらに好ましくは3.0以上としてもよい。これにより、貫通電極基板200における貫通電極の配置を高密度化することが可能になる。一方で、上記アスペクト比の上限値は、特に限定されないが、例えば、10以下としてもよく、好ましくは、9以下としてもよく、さらに好ましくは、8以下としてもよい。これにより、電気抵抗値を下げることができる。アスペクト比を上記範囲内とすることにより、高密度化と電送速度の高速化のバランスを向上させることができる。
本実施形態において、例えば、感光性樹脂組成物のパターニング特性を向上させることにより、図1(c)に示す開口工程において、高アスペクト比の開口部240を形成することが可能となる。また、感光性樹脂組成物を用いることにより、厚膜の感光性樹脂層220を形成することができる。この場合、例えば、ネガ型の感光性樹脂組成物を用いることにより、高解像度や高アスペクト比のパターニングが可能になる。
また、本実施形態の貫通電極基板200中の有機絶縁層(感光性樹脂層220)の膜厚の下限値は、例えば、50μm以上としてもよく、より好ましくは60μm以上としてもよく、さらに好ましくは70μm以上としてもよい。これにより、貫通電極基板200の機械的強度を向上させることができる。また、半導体チップ210の埋め込み性も向上させることができる。一方で、有機絶縁層の膜厚の上限値は、例えば、300μm以下としてもよく、より好ましくは250μm以下としてもよく、さらに好ましくは200μm以下としてもよい。これにより、電子装置100の高さを低減させることができる。
また、貫通電極基板200中の貫通電極(ビア242)のテーパー角度の下限値は、例えば、45度以上でもよく、70度以上とすることができ、より好ましくは75度以上であり、さらに好ましくは80度以上である。これにより、貫通電極同士の間隔を狭めることができるので、貫通電極の実装密度を高めることができる。一方で、上記テーパー角度の上限値は、例えば、90度以下でもよく、89度以下としてもよく、さらには88度以下としてもよい。これにより、貫通電極と上層配線層250との接触面積を増加させ、密着性を高めるので、貫通電極基板200全体の機械的強度を高めることができる。開口部240の中の側壁にもスパッタが付着しやすくなるため、開口部240中の金属埋め込み性も高くなり、貫通電極の接続信頼性を向上させることができる。
本実施形態において、貫通電極基板200の膜厚方向、すなわち、その上面に対して垂線方向から見たとき、貫通電極(ビア242)の断面形状は、特に限定されないが、例えば、円形形状、矩形形状、六角形や八角形等の多角形形状等が挙げられ、この中でも、円形形状であってもよい。
貫通電極(ビア242)は、例えば、銅、金、銀、ニッケル等からなる群から選択される一種以上の金属で構成された導電性錐台体であり、具体的には、導電性円錐台体、導電性多角錐台でもよく、より具体的には銅製円錐台体(銅ピラー)であってもよい。
本実施形態において、図3(b)に示すように、貫通電極(ビア242)はテーパー形状を有するため、感光性樹脂層220の上面側は、貫通電極の間隔が狭く、感光性樹脂層220の下面側は、貫通電極の間隔が広くなるように構成されている。このとき、貫通電極基板200において、半導体チップ210の天面と上層配線層250の下面との間が有機絶縁層(感光性樹脂層220)によって埋設されるように構成することができる。このように、貫通電極の間隔が幅広な下面側(下層配線層252側)に半導体チップ210を設置することで、貫通電極および半導体チップ210の実装密度を高めることができる。
本実施形態の電子装置100は、図3(b)に示すように、有機絶縁層(感光性樹脂層220)中に、平面内に互いに離間するように複数の半導体チップ210が埋め込まれているように構成されていてもよい。このとき、隣接する半導体チップ210の間隙が有機絶縁層(感光性樹脂層220)によって埋設されている構成とすることが可能である。このため、感光性樹脂層220の材料や膜厚、ラミネート条件を適切に制御することで、このように、複数の半導体チップ210の埋め込み性が良好な構造を実現することができる。これにより、半導体チップ210の実装密度を高めることが可能になる。
本実施形態の電子装置100において、図3(a)に示すように、下層配線層252を構成する配線は、断面視において、半導体チップ210の外側まで形成されていてもよい。これにより、複数の半導体チップ210が高密度に実装された構造の電極間ピッチ幅を、半田バンプ260への接続に最適なピッチ幅まで広げることができる。すなわち、半導体チップ210の実装密度を高めることが可能になる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以下、本発明について実施例を参照して詳細に説明するが、本発明は、これらの実施例の記載に何ら限定されるものではない。
[感光性樹脂組成物の作製]
表1に従い配合された各成分の原料をプロピレングリコールモノメチルエーテルアセテート(PGMEA)に溶解させて混合溶液を得た。その後、混合溶液を0.2μmのポリプロピレンフィルターで濾過し、ネガ型の感光性樹脂組成物(サンプル1、2)を得た。
表1における各成分の原料の詳細は下記のとおりである。
(エポキシ樹脂)
エポキシ樹脂1:多官能エポキシ樹脂(EPICLON N−740、DIC株式会社製)
エポキシ樹脂2:ビスフェノールA型エポキシ樹脂(LX−01、ダイソー社製)
エポキシ樹脂3:ビスフェノールF型エポキシ樹脂(EPICLON 830CRP、DIC株式会社製)
(硬化剤)
硬化剤1:ノボラック型フェノール樹脂(PR−55617、住友ベークライト株式会社製)
(感光剤)
感光剤1:カチオン型光重合開始剤(CPI310B、サンアプロ株式会社製)
(密着助剤)
密着助剤1:γ−グリシジルプロピルトリメトキシシラン(KBM−403E、信越化学工業株式会社製)
(界面活性剤)
界面活性剤1:ポリアクリレート系表面調整剤(ビックケミージャパン株式会社製、BYK−365N)
得られた感光性樹脂組成物について、次のような評価を行った。評価結果を表2に示す。
(感光性樹脂組成物からなる感光性樹脂層のウェハへの配置)
表2に従って、サンプル番号の感光性樹脂組成物を用い、所定の配置方法によってウェハ上に、所定の厚膜の感光性樹脂組成物からなる感光性樹脂層を形成した。
(ウェハへのラミネート)
表2中の配置方法がフィルムの場合、以下のようにして、フィルム状の感光性樹脂層をウェハ上にラミネートした。
得られた感光性樹脂組成物をキャリア基材上に、乾燥後膜厚が所定の厚み(90μm)になるようバーコーターを用いて塗布し、120℃で10分乾燥した。その後、感光性樹脂層(感光性樹脂フィルム)のキャリア基材とは他方の面に保護基材を貼り付けて、感光性樹脂シートを作成した。キャリア基材にはユニチカ株式会社製PETフィルム(商品名ユニピール、膜厚38μm)を、保護基材にはテイジンデュポン株式会社製PETフィルム(商品名ピューレックス、膜厚38μm)を使用した。
得られた感光性樹脂シートより保護基材を剥離し、感光性樹脂層がウェハに接するように配置した。続いて、真空加圧式ラミネーター(名機製作所製、MVLP−500/600II)を用いて、ウェハ(シリコンウェハ、サイズ:8inch、厚み:725μm)、感光性樹脂層およびキャリア基材の積層体に対して、80℃、0.4MPaで30秒間加圧した後、当該積層体からキャリア基材を剥離し、ウェハ上に感光性樹脂層をラミネートした。
(ウェハへの塗工)
一方、表2中の配置方法がスピンコートの場合、以下のようにして、塗工方法としてスピンコートを用いて、感光性樹脂組成物からなる感光性樹脂層をウェハ(シリコンウェハ、サイズ:8inch、厚み:725μm)上に形成した。
得られた感光性樹脂組成物をキャリア基材上に、乾燥後膜厚が所定の厚み(50μm、90μm、125μm)になるようスピンコーターを用いて塗布し、所定厚みが50μmまたは90μmの場合、120℃で5分乾燥し、所定厚みが125μmの場合、120℃で15分乾燥した。
(露光・露光後加熱)
続いて、感光性樹脂層に対して、I線ステッパーで250mJ/cmで露光した。その後、ホットプレートにて120℃で5分露光後加熱処理(PEB)を行った。
(放置処理)
続いて、感光性樹脂層つきウェハを、室温下(25℃)で、表2に記載の放置時間だけ放置した。表2中の放置時間が0分の場合、放置処理は行わなかった。
(現像・硬化)
続いて、PGMEA(プロピレングリコールモノメチルエーテルアセテート)で90秒間スプレー現像することによって未露光部を溶解除去した。
以上により、パターンが形成されたネガ型感光性樹脂組成物の感光性樹脂層を得た。
得られたパターンは、上記感光性樹脂層の上面視において、縦:100μm×横:100μmの八角形であった。このパターンの上面視における開口部について、角部におけるクラックについて観察した。
(クラック評価)
各実施例および各比較例において、得られた開口部の角部におけるクラックについて、以下のように評価した。評価結果を表2に示す。
○:クラックやクラック跡とも完全に消失
△:クラックが消失したが、クラックの跡が残存
×:クラックが残存
実施例4の開口部における上面視の画像を図4に示す。実施例4において、クラックが完全に消失していることが分かった。
(反り量Xの測定方法)
各実施例および各比較例において、上記の放置処理後、現像前の、ウェハ上に形成された感光性樹脂層の反り量Xについては、表面粗さ形状測定機(東京精密社製、SURFCOM 1400G)を用いて測定した。測定幅:190mm、測定速さ6mm/sの条件で、表面粗さ形状測定機の接触式プローブを、ウェハの裏面の直径(最大径)に沿って、X方向とY方向(X方向に直交する方向)とに移動させることにより、ウェハ裏面における2つの測定値を得て、この2つの測定値の平均値を、上記反り量Xとした。
反り量Xは、具体的に、次の(1)〜(5)の順番で測定した。
(1)シリコンウェハ(サイズ:8インチ、厚みD:725μm)の全面に、上述の配置条件にて、パターンが形成されていない、表2に記載の所定の厚さtの感光性樹脂層を配置した。一例としては、スピンコートの場合、乾燥後の膜厚tが50μmとなるように、スピンコーターで感光性樹脂組成物をシリコンウェハの全面に塗布し、120℃で5分乾燥させて、シリコンウェハ上に、膜厚tの感光性樹脂層を配置した。
(2)(1)で得られた感光性樹脂層に対して、自動露光機を用いて、250mJ/cmで全面露光した。
(3)(2)の後、ホットプレートで120℃、5分露光後加熱した。
(4)(3)の後、感光性樹脂層つきシリコンウェハを、室温25℃の環境下で、表2に記載の放置時間だけ放置した。
(5)(4)の後、測定幅a:190mm、測定速さ6mm/sの条件で、表面粗さ形状測定機の接触式プローブを、シリコンウェハの裏面の直径に沿って、X方向とY方向(X方向に直交する方向)とに移動させることにより、シリコンウェハ裏面における2方向の測定値を得て、この2つの測定値の平均値を、上記反り量Xとした。
上記反り量Xが測定可能な最大値を超える場合には、50μmの厚みtの反り量X50から、下記の換算式を用いて、例えば、90μmや125μm等の所定の厚みtを有する厚膜の感光性樹脂層の反り量X(X90やX125等)を算出した。具体的には以下の通りである。
まず、上記の反り量Xの測定方法に従って、50μmの厚みtを有する感光性樹脂層における反り量X50を得た。続いて、曲率半径Rを求める下記式1に、得られた反り量X50および測定幅aを代入し、曲率半径Rを得た。続いて、内部応力σを求める下記式2に、得られた曲率半径R、使用したシリコンウェハの固有の値である厚みD、下記の弾性率Eおよびポアソン比νを代入し、内部応力σを得た。
上記式2を変形した曲率半径Rを求める下記式3に、得られた内部応力σと、所定の厚みt(90μmまたは125μmなど)を代入して、曲率半径Rを得た。
上記式1を変形した曲率半径Xを求める下記式4に、得られた曲率半径Rおよび測定幅aを代入して、所定の厚みt(90μmまたは125μmなどでの)反り量X90やX125を算出した。結果を表2に示す。
各実施例において適切な放置処理を実施することにより、各比較例と比べてクラックの残存を抑制できることが分かった。
以上、実施例に基づいて本発明をさらに具体的に説明したが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
100 電子装置
200 貫通電極基板
202 基板
204 接着層
206 シリコンインターポーザー
210 半導体チップ
220 感光性樹脂層(有機絶縁層)
230 マスク
240 開口部
242 ビア
250 上層配線層
252 下層配線層
260 半田バンプ
300 半導体パッケージ
310 半導体チップ
320 基板
330 ボンディングワイヤ
340 封止材層
360 半田バンプ

Claims (12)

  1. 基板上に感光性樹脂層を配置する配置工程と、
    前記配置工程の後、前記感光性樹脂層に露光処理を行う露光工程と、
    前記露光工程の後、前記感光性樹脂層に露光後加熱処理を行う、露光後加熱工程と、
    前記露光後加熱工程の後、前記感光性樹脂層に現像処理を行う現像工程と、を含む、電子装置の製造方法であって、
    前記現像工程の前における前記基板上の前記感光性樹脂層の反り量をX(μm)とし、前記感光性樹脂層の膜厚をt(μm)としたとき、前記露光後加熱工程の後、前記現像工程の前に、X/tが7.0以下となるように、前記感光性樹脂層を放置する放置工程をさらに含む、電子装置の製造方法。
  2. 請求項1に記載の電子装置の製造方法であって、
    前記放置工程は、室温条件下で行う、電子装置の製造方法。
  3. 請求項1または2に記載の電子装置の製造方法であって、
    前記放置工程における放置時間は、前記露光後加熱工程における露光後加熱時間よりも長い、電子装置の製造方法。
  4. 請求項1から3のいずれか1項に記載の電子装置の製造方法であって、
    前記現像工程の後、前記感光性樹脂層に硬化処理を行う硬化工程をさらに含む、電子装置の製造方法。
  5. 請求項4に記載の電子装置の製造方法であって、
    前記露光後加熱工程における露光後加熱温度は、前記硬化工程における硬化温度よりも低い、電子装置の製造方法。
  6. 請求項1から5のいずれか1項に記載の電子装置の製造方法であって、
    前記感光性樹脂層の厚みが、40μm以上300μm以下である、電子装置の製造方法。
  7. 請求項1から6のいずれか1項に記載の電子装置の製造方法であって、
    前記配置工程は、フィルム状の前記感光性樹脂層を前記基板に貼り付ける貼付工程またはワニス状の感光性樹脂組成物を塗布乾燥してなる前記感光性樹脂層を前記基板上に形成する塗布工程を含む、電子装置の製造方法。
  8. 請求項7に記載の電子装置の製造方法であって、
    前記貼付工程は、
    キャリア基材上に前記感光性樹脂層を形成する工程と、
    前記キャリア基材が付いた前記感光性樹脂層を前記基板上に貼り付けた後、前記キャリア基材を分離する工程と、を含む、電子装置の製造方法。
  9. 請求項1から8のいずれか1項に記載の電子装置の製造方法であって、
    前記基板は、円形形状または四角形形状を有する基板である、電子装置の製造方法。
  10. 請求項1から9のいずれか1項に記載の電子装置の製造方法であって、
    前記感光性樹脂層は、エポキシ樹脂と、硬化剤と、感光剤と、を含む、電子装置の製造方法。
  11. 請求項1から10のいずれか1項に記載の電子装置の製造方法であって、
    前記感光性樹脂層に貫通電極を形成する貫通電極層形成工程をさらに含む、電子装置の製造方法。
  12. 請求項11に記載の電子装置の製造方法であって、
    前記配置工程の前に、前記基板上に半導体チップを配置する工程を行い、
    前記配置工程は、前記半導体チップを前記感光性樹脂層で埋め込む工程を含み、
    前記半導体チップの上の前記感光性樹脂層にビアを形成する工程を含む、電子装置の製造方法。
JP2017046459A 2017-03-10 2017-03-10 電子装置の製造方法 Active JP6903961B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017046459A JP6903961B2 (ja) 2017-03-10 2017-03-10 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017046459A JP6903961B2 (ja) 2017-03-10 2017-03-10 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018152421A true JP2018152421A (ja) 2018-09-27
JP6903961B2 JP6903961B2 (ja) 2021-07-14

Family

ID=63681725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017046459A Active JP6903961B2 (ja) 2017-03-10 2017-03-10 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP6903961B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06161108A (ja) * 1992-11-17 1994-06-07 Hitachi Chem Co Ltd 感光性樹脂組成物及びこれを用いた感光性エレメント
JP2004214501A (ja) * 2003-01-07 2004-07-29 Sony Corp ウエハーレベル・チップサイズ・パッケージおよびその製造方法
WO2006035860A1 (ja) * 2004-09-29 2006-04-06 Sumitomo Bakelite Co., Ltd. 半導体装置
JP2015050365A (ja) * 2013-09-03 2015-03-16 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06161108A (ja) * 1992-11-17 1994-06-07 Hitachi Chem Co Ltd 感光性樹脂組成物及びこれを用いた感光性エレメント
JP2004214501A (ja) * 2003-01-07 2004-07-29 Sony Corp ウエハーレベル・チップサイズ・パッケージおよびその製造方法
WO2006035860A1 (ja) * 2004-09-29 2006-04-06 Sumitomo Bakelite Co., Ltd. 半導体装置
JP2015050365A (ja) * 2013-09-03 2015-03-16 信越化学工業株式会社 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法

Also Published As

Publication number Publication date
JP6903961B2 (ja) 2021-07-14

Similar Documents

Publication Publication Date Title
JP6534948B2 (ja) 半導体装置の製造方法、フリップチップ型半導体装置の製造方法、半導体装置及びフリップチップ型半導体装置
JP2018041074A (ja) 感光性樹脂組成物、感光性樹脂膜、および電子装置
JP2021096486A (ja) ネガ型感光性樹脂組成物、及びそれを用いた半導体装置
JP2019109294A (ja) 感光性樹脂組成物および電子装置
JP2019109295A (ja) 感光性樹脂組成物および電子装置
JP6870724B2 (ja) ネガ型感光性樹脂組成物、半導体装置および電子機器
JP2017161881A (ja) 感光性樹脂シート、電子装置、および電子装置の製造方法
JP2019113739A (ja) 感光性樹脂組成物および電子装置
JP6903961B2 (ja) 電子装置の製造方法
TWI739092B (zh) 凸塊保護膜用感光性樹脂組成物、半導體裝置、半導體裝置之製造方法及電子機器
JP7375406B2 (ja) 感光性樹脂組成物、電子デバイスの製造方法および電子デバイス
JP2017211617A (ja) 感光性樹脂組成物、感光性樹脂膜、および電子装置
JP7259317B2 (ja) ネガ型感光性樹脂組成物、それを用いた半導体装置および電子機器
JP2018151475A (ja) 電子装置の製造方法
JP2019158949A (ja) 感光性樹脂組成物および電子装置
JP2018141945A (ja) 電子装置の製造方法
JP2017212416A (ja) 電子装置の製造方法
JP2018142656A (ja) 電子装置
JP2019062016A (ja) 半導体装置の製造方法
JP2019060960A (ja) 感光性樹脂組成物、感光性樹脂フィルム、半導体装置および電子機器
JP2019040134A (ja) 感光性樹脂組成物および電子装置
JP2019060959A (ja) 感光性樹脂組成物、パターニング方法および半導体装置の製造方法
JP2019060958A (ja) パターニング方法および半導体装置の製造方法
JP2019113756A (ja) パターニング方法および半導体装置の製造方法
JP2021129052A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210607

R151 Written notification of patent or utility model registration

Ref document number: 6903961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151