JP2017212416A - 電子装置の製造方法 - Google Patents

Abstract

【課題】ウエハレベルプロセスで一括して製造することが可能な電子装置を提供する。【解決手段】下層の配線層１４２と上層の配線層１４６とを電気的に接続する貫通ビアを有する、ウエハ形状のインターポーザー１４０を準備する工程と、下層の配線層上に、感光性樹脂組成物からなる有機絶縁層１３２を形成する工程と、有機絶縁層の表面から裏面に複数の貫通部を形成する貫通部形成工程と、貫通部を金属で埋設して、下層の配線層と電気的に接続する貫通電極１３４を形成する工程と、上層の配線層上に、複数の半導体チップ５０を実装する実装工程と、複数の半導体チップを一括封止することにより、封止材層を形成する封止工程と、貫通電極層１３０の露出面上に配線層を形成する工程と、配線層上に接続部を形成する工程と、半導体チップ同士の間を分割することにより、個片化された電子装置を得る工程と、を含む。【選択図】図２

Description

本発明は、電子装置の製造方法に関する。

近年、半導体チップをパッケージングしてなる半導体装置の製造方法として、シリコンインターポーザーを用いた半導体装置の製造方法が注目されている。この種の技術として、特許文献１に記載のものがある。同文献の図１には、パッケージ基板上にシリコンインターポーザーを介して複数の半導体チップを実装する実装構造が記載されている。当該シリコンインターポーザーには、上面に多層配線層が形成され、裏面にバンプが形成されている。それぞれをシリコン貫通電極（ＴＳＶ）が電気的に接続している。上層の多層配線層は、半導体チップの裏面のバンプとバンプ接続する。一方で、シリコンインターポーザーは、下層の裏面バンプを介してパッケージ基板とバンプ接続する方法が記載されている。

半導体チップを搭載したシリコンインターポーザーが、パッケージ基板とバンプ接続する技術は特許文献２にも記載されている。特許文献２には、半導体チップの狭小ピッチのバンプ電極が、シリコンインターポーザーの再配線層でピッチ変換されて、配線基板（パッケージ基板）に接続する構造が記載されている。同文献の図１に示すように、シリコンインターポーザーの表面と裏面にそれぞれ再配線層が形成されている。シリコンインターポーザーの裏面の再配線層とパッケージ基板の接続パッドとバンプ（接続端子）を介してバンプ接続することが記載されている。

また、特許文献３には、パッケージ基板と半導体チップとの間にインターポーザーを介在させることにより、接合部に集中する応力を低減させることができると記載されている。同文献には、上述のパッケージ基板や配線基板の具体的な構造が開示されている。すなわち、同文献の図１には、コア層の両側に多層配線層が形成されているパッケージ基板が記載されている。当該インターポーザーはパッケージ基板とバンプ接続することが記載されている。

これらのシリコンインターポーザーを用いた半導体装置は、ドータボードやマザーボードなどの主基板にバンプ接続により実装されることになる。例えば、特許文献３の図３や特許文献４の図１に示されている。

特開２０１４−１１１６９号公報 特開２０１４−１５４８００号公報 特開２００５−１２３５４８号公報 特開２０１４−１１２８４号公報

上記文献記載のインターポーザーを用いた半導体装置の製造プロセスのように、シリコンインターポーザーのパッケージ基板への実装は、バンプ接続により行われることが一般的な手法であった。
しかしながら、上記文献記載の製造プロセスにおいては、インターポーザーへのチップの実装と、パッケージ基板へのインターポーザーの実装とを別工程で実施する必要があるため、プロセスの生産性の点で改善の余地を有していた。

本発明者はさらに検討したところ、ウエハ状のインターポーザーを利用することで、半導体チップ等の実装プロセスをウエハプロセス上で実施できるため、生産性を高められることを見出した。
このような知見に基づきさらに鋭意研究したところ、マザーボード等の主基板へ実装するための接続構造についても、ウエハプロセス上で形成するという新たな手法を採用することにより、半導体チップの実装工程から接続構造の実装工程までの製造プロセスを、一括してウエハプロセス上で実施できることを見出し、本発明を完成するに至った。

本発明によれば、
下面と上面のそれぞれに下層の配線層と上層の配線層とが形成されており、前記下層の配線層と前記上層の配線層とを電気的に接続する貫通ビアを有する、ウエハ形状のインターポーザーを準備する工程と、
前記下層の配線層上に、感光性樹脂組成物からなる有機絶縁層を形成する工程と、
前記有機絶縁層の表面から裏面に貫通しており互いに離間している、複数の貫通部を形成する貫通部形成工程と、
前記貫通部を金属で埋設して、前記下層の配線層と電気的に接続する貫通電極を形成することにより、貫通電極層を形成する工程と、
前記上層の配線層上に、複数の半導体チップを実装する実装工程と、
複数の前記半導体チップを一括封止することにより、封止材層を形成する封止工程と、
前記貫通電極層の露出面上に配線層を形成する工程と、
前記配線層上に接続部を形成する工程と、
前記半導体チップ同士の間を分割することにより、個片化された電子装置を得る工程と、を含む、電子装置の製造方法が提供される。

本発明によれば、ウエハレベルプロセスで一括して製造することが可能な生産性に優れた電子装置の製造方法が提供される。

第１の実施形態に係る半導体装置の構成を示す断面図である。 第１の実施形態に係る半導体装置の製造手順を示す工程断面図である。 第１の実施形態に係る半導体装置の製造手順を示す工程断面図である。 第２の実施形態に係る半導体装置の構成を示す断面図である。 第２の実施形態に係る半導体装置の製造手順を示す工程断面図である。 本実施形態に係る半導体装置の構成を示す断面図である。 本実施形態に係る半導体装置の製造手順の一部を示す工程断面図である。 本実施形態に係る半導体装置の製造手順の一部を示す工程上面図である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

［半導体装置］
本実施形態に係る電子装置について説明する。
（第１の実施形態）
第１の実施形態に係る電子装置（半導体パッケージ１００）について、図１を用いて説明する。図１は、第１の実施形態に係る半導体パッケージ１００の構成を示す断面図である。

第１の実施形態の半導体パッケージ１００の概要について説明する。
第１の実施形態の半導体パッケージ１００は、配線層２０、貫通電極層３０、インターポーザー（シリコンインターポーザー４０）、半導体チップ５０、および封止材層７０を備えるものである。

第１の実施形態の半導体パッケージ１００は、図１に示すように、外部端子（半田バンプ８０）やマザーボード等の主基板（プリント回路基板１０）を備えてもよい。

配線層２０は、下面に複数の半田バンプ８０（外部端子）が形成されている。貫通電極層３０と半田バンプ８０とを電気的に接続することができる。

貫通電極層３０は、配線層２０の上面上に設けられている。貫通電極層３０は、有機絶縁層３２と複数の貫通電極３４（導電性柱状体）を有している。貫通電極３４は、有機絶縁層３２の上面から下面を貫通している。また、貫通電極３４は、互いに離間して配置されている。この貫通電極３４は、配線層２０とシリコンインターポーザー４０の下層配線層４２とを電気的に接続することができる。

シリコンインターポーザー４０は、貫通電極層３０の上面上に設けられている。シリコンインターポーザー４０は、下層配線層４２、シリコン基板４４および上層配線層４６がこの順で積層した積層構造を有してもよい。シリコン基板４４には、上面から下面を貫通する貫通ビア（不図示）が形成されている。当該貫通ビアは、シリコン基板４４の下面と上面のそれぞれに形成された下層配線層４２と上層配線層４６とを電気的に接続することができる。シリコンインターポーザー４０は、貫通電極層３０と半導体チップ５０とを電気的に接続することができる。

半導体チップ５０は、上層配線層４６の上面上に設けられている。半導体チップ５０は、単数でもよく、複数設けられていてもよい。また、異なる種類のチップを用いても良い。複数の半導体チップ５０（ＬＳＩチップ５２、ＬＳＩチップ５４）は、平面視において、互いに離間して配置されている。

封止材層７０は、半導体チップ５０を封止することができる。具体的には、封止材層７０は、半導体チップ５０の周囲（上面および側面）を封止することができる。さらに、図１に示すように、当該封止材層７０は、配線層２０の上面と接するように設けられていて、貫通電極層３０の側面、シリコンインターポーザー４０の側面を封止することができる。

第１の実施形態において、積層方向に接続できる貫通電極層３０と、横方向に接続できる配線層２０とを有することができる。このシンプルな接続構造により、シリコンインターポーザー４０と外部端子とを接続できる。これらの接続は、プリント回路基板のようなパッケージ基板を利用した場合と比較して、半導体装置全体の高さ（厚み）を低減することが可能となる。

第１の実施形態によれば、高さが低減された構造を実現できる電子装置（半導体パッケージ１００）を提供することができる。また、パッケージ基板を利用した場合と比較して、製造コストを削減することも可能である。

半導体パッケージ１００の各構成について詳述する。

本実施形態において、複数の半導体チップ５０がシリコンインターポーザー４０の主面上に搭載されている。複数の半導体チップ５０（ＬＳＩチップ５２、ＬＳＩチップ５４）は、平面視において、互いに異なる位置に配置されている。半導体チップ５０の個数は特に限定されないが２以上でもよく３以上でもよい。図１には、搭載される電子部品の一例として、ＬＳＩチップが示されているが、これに限定されず、各種の電子部品が搭載されていてもよい。

ＬＳＩチップ５２は、ロジックチップであり、ＬＳＩチップ５４は、メモリチップとすることができる。メモリチップ（ＬＳＩチップ５４）は、フェースダウン方式でシリコンインターポーザー４０の所定の領域に積層されている。フェースダウン方式とは、トランジスタなどの電子回路が形成された主面が下向き、つまり主面がシリコンインターポーザー４０側を向くように半導体チップを搭載する方式を指す。ＬＳＩチップ５４の主面側には回路形成層が設けられている。この回路形成層にメモリセルアレイなどが形成される。積層された複数のメモリチップにおいて、主面側に主面バンプが形成され、最上層のメモリチップを除くメモリチップの裏面側に裏面バンプが形成されている。上層の主面バンプと下層の裏面バンプとが接合することで電気的に接続できる。最下層のメモリチップの主面バンプは、シリコンインターポーザー４０の上層配線層４６に接続されている。

メモリチップ（ＬＳＩチップ５４）は、２以上のメモリチップが積層されていてもよく、例えば４以上や８以上積層されていてもよい。最上層のメモリチップを除く中間のメモリチップは、当該メモリチップを裏面から主面に貫通する貫通電極（例えば、ＴＳＶ）が設けられている。フェースダウン方式でメモリチップを積層しているため、最上層のメモリチップにＴＳＶを形成しなくてもよい。これにより、最上層のメモリチップを膜厚にすることができ、強度を高めて、チップ割れを抑制することができる。ただし、最上層のメモリチップにもＴＳＶを形成することにより、積層されたメモリチップを同一工程で製造することができる。これにより、半導体パッケージ１００の製造効率を高めることができる。

ロジックチップ（ＬＳＩチップ５２）は、フェースダウン方式でシリコンインターポーザー４０に搭載されている。ロジックチップの主面側には回路形成層が形成されている。この回路形成層に各種ロジック回路等が形成される。また、ロジックチップにＴＳＶが形成されていてもよい。ロジックチップの主面側の主面バンプが、シリコンインターポーザー４０の主面に形成された上層配線層４６と接続する。

半導体チップ５０の搭載方法としては、フェースダウン方式に限定されず、フェースアップ方式を採用してもよい。これらの方式を混成した方式を採用してもよい。フェースアップ方式とは、トランジスタなどの電子回路が形成された主面が、シリコンインターポーザー４０とは反対側を向くように、半導体チップを搭載する方式を指す。
また、半導体チップ５０は、メモリ回路とロジック回路が混成されたＬＳＩチップでもよい。また、ロジックチップ上に、メモリチップを積層してもよい。また、半導体チップ５０は、ＡＤＣおよびＤＡＣ回路を有するＦＰＧＡチップ、またはデータ変換器チップなどの集積回路チップでもよい。

本実施形態のインターポーザー（シリコンインターポーザー４０）は、半導体チップ５０の再配線手段として用いられる。つまり、半導体チップ５０のパッド間隔を、処理に適したパッド間隔やピン並びに変換できる。これにより、ＴＳＶを利用した三次元実装を効率的に利用することができる。例えば、メモリーリップやロジックチップ等のチップの電極配線設計を、過度に変更することなく適用することも可能である。設計の負担が軽減されるので、生産性の効率を高めることができる。

インターポーザーとしては、特に限定されないが、有機樹脂基板、セラミック基板、シリコン基板、およびガラス基板などが用いられる。低コストや、高周波領域での特性に優れる観点から、ガラス基板が好ましい。高密度化、高速化、省電力、および放熱性等に優れる観点から、シリコン基板が好ましい。本実施形態のインターポーザーは、シリコンまたはガラスで構成されることが好ましい。

シリコンインターポーザー４０の主面とは、上層配線層４６が形成された側の表面を指す。シリコンインターポーザー４０の裏面側には下層配線層４２が形成されている。上層配線層４６および下層配線層４２は、シリコンインターポーザー４０を貫通するＴＳＶを介して、電気的に接続している。上層配線層４６および下層配線層４２を構成する金属配線は、任意の形状を有することができる。例えば、金属配線としては、平面方向に延在するパターン導電回路、柱状電極、バンプ電極等を用いることができる。これらの金属配線は、絶縁樹脂層に埋設されていてもよい。例えば、図７（ｅ）に示すように、配線１４３が下層の配線層１４２に形成されていてもよい。配線１４３（導電パターン回路）は、例えば、不図示のビアを介してシリコン基板４４中のＴＳＶに接続することができる。

本実施形態の貫通電極層３０は、有機絶縁層３２、有機絶縁層３２を貫通する貫通電極３４を有することができる。貫通電極３４は、有機絶縁層３２の層内方向において互いに離間して配置されている。つまり、貫通電極３４は、有機絶縁層３２の層中で配線を介して互いに接続しない構造とすることができる。当該有機絶縁層は、感光性樹脂組成物の硬化物で構成することが好ましい。本実施形態の感光性樹脂組成物の組成については後述する。感光性樹脂組成物を用いることにより、貫通電極３４を埋設するための開口部１１２の加工特性を良好としつつも、機械特性等の所望の特性を向上させることが可能になる。

貫通電極３４を構成する金属は、特に限定されないが、例えば、銅、金、銀、ニッケル等が用いられる。これらを１種または２種以上用いてもよい。本実施形態において、貫通電極３４としては、銅を用いた銅ピラーの形態であることが好ましい。また、貫通電極３４の壁面上と有機絶縁層３２の開口部１１２との間に、バリア層が形成されていてもよい。バリア層は、貫通電極３４を構成する金属原子が、有機絶縁層３２中に拡散することを抑制することができる。

貫通電極層３０の膜厚の下限値は、例えば、５０μｍ以上としてもよく、より好ましくは６０μｍ以上としてもよく、さらに好ましくは７０μｍ以上としてもよい。また、貫通電極層３０の膜厚の上限値は、例えば、２００μｍ以下としてもよく、より好ましくは１５０μｍ以下としてもよく、さらに好ましくは１００μｍ以下としてもよい。貫通電極層３０（有機絶縁層３２）の膜厚を上記下限値以上とすることにより、機械的強度を向上させることができる。これにより、パッケージ基板に代替して十分な機械的強度を得ることができる。また、貫通電極３４のアスペクト比を高くすることも可能になる。一方、高アスペクトの貫通電極３４を実現することが可能になる。貫通電極層３０（有機絶縁層３２）の膜厚を上記上限値以下とすることにより、半導体パッケージ１００の高さを低減させることができる。例えば、フィルム化剤の添加や、硬化温度の調整などにより、有機絶縁層３２の膜特性を高めることができる。

貫通電極３４のアスペクト比（高さＨ／直径Ｗ）の下限値は、例えば、３以上としてもよく、好ましくは３．５以上としてもよく、さらに好ましくは４以上としてもよい。一方、上記アスペクト比の上限値は、特に限定されないが、例えば、１０以下としてもよく、好ましくは、９以下としてもよく、さらに好ましくは、８以下としてもよい。貫通電極３４のアスペクト比を上記下限値以上とすることにより、貫通電極層３０における貫通電極３４の配置を高密度化することが可能になる。また、貫通電極３４のアスペクト比を上記上限値以下とすることにより、電気抵抗値を下げることができる。アスペクト比を上記範囲内とすることにより、高密度化と電送速度の高速化のバランスを向上させることができる。例えば、感光性樹脂組成物のパターニング特性を向上させることにより、高アスペクト比の開口部１１２を形成することが可能となる。貫通電極３４の直径は、特に限定されないが、例えば、５μｍ以上５０μｍ以下としてもよく、１０μｍ以上３０μｍ以下としてもよい。なお、上記直径Ｗは、図６中の開口部１１２の開口幅Ｒ１としてもよい。

本実施形態の感光性樹脂組成物を用いることにより、通常の感光性樹脂膜と比較して厚みを増すことができるので、感光性樹脂組成物の硬化物に高アスペクト比の開口部１１２を形成できる。これにより、貫通電極層３０において、高アスペクト比である貫通電極３４と、厚膜な有機絶縁層３２という構成を実現することができる。また、ネガ型の感光性樹脂組成物を用いることにより、高解像度や高アスペクト比のパターニングが可能になる。

平面視において、貫通電極層３０の平面形状は、シリコンインターポーザー４０の形状と略同一とすることができる。つまり、貫通電極層３０の側壁は、シリコンインターポーザー４０の側壁とともに、略同一平面を構成することができる。この略同一平面とは、ダイシングなどの個片化の際に、ダイシング面に形成される不可避の凹凸、例えば１０μｍ以下の凹凸を許容することができる。これにより、パッケージ基板を用いた場合と比較して、平面視における面積を小さくできるので、マザーボード等の主基板への実装密度を高めることができる。

また、隣り合う貫通電極３４の側面間の距離を均一とすることもできる。この側面間距離は、貫通電極３４の中央部３３（例えば、図６（ｂ）に示す上面３７と下面３１との中心に位置する中央部３３に位置する点Ｐ０）同士の距離としてもよい。これにより、寄生容量などのバラツキを低減できるため、信頼性に優れた半導体パッケージ１００とすることができる。

本実施形態の貫通電極３４の形状について説明する。
図６（ａ）は、貫通電極３４を示す上面図であり、図６（ｂ）のＡ−Ａ線断面図である。図６（ｂ）は、貫通電極層３０の膜厚方向における断面図である。

本実施形態において、上面３７に対して垂線方向から見たときの貫通電極３４の断面形状としては、特に限定されないが、例えば、円形形状、矩形形状、六角形や八角形等の多角形形状等が挙げられる（図６（ａ））。この中でも、円形形状を用いても良い。

本実施形態において、有機絶縁層３２の膜厚方向における、貫通電極３４の断面構造としては、例えば、全体がテーパー形状でもよく、略矩形形状としてもよい。また、全体が略矩形形状の場合には、貫通電極３４の下端部４は、ストレート形状、アンダーカット形状またはフッティング（裾引き）形状のいずれでもよい。具体的には、貫通電極３４は、上端部２と下端部４との横幅が略同一（略同一とは、例えば、上端部２の横幅に対する下端部４の横幅が、±１０％以内の場合を意味する。）であってもよいが、その下端部４にアンダーカット形状またはフッティング形状を有していてもよい。

本実施形態の有機絶縁層３２における開口部１１２は、図６に示すように、全体形状が露光方向に対して先細りとなるテーパー形状を有してもよい。これにより、開口部１１２の側壁３５にスパッタ等により金属が付着しやすくなり、金属の埋込特性を向上させることができる。

本実施形態において、図６（ｂ）に示す開口部１１２（貫通電極３４）のテーパー角度θは、９０度より小さく４５度以上としてもよい。これにより、開口部１１２の下端部４の側壁３５にスパッタ等により金属が付着しやすくなる。また、貫通電極３４同士のショートを抑制できる。また、有機絶縁層３２の面３６と下地との接触面積を増加させることができるので、貫通電極層３０と下地との密着性を高めることができる。

本実施形態において、図６に示すテーパー角度θの下限値は、例えば、７０度以上とすることができ、より好ましくは７５度以上であり、さらに好ましくは８０度以上である。これにより、有機絶縁層３２の面３６と下地との接触面積を増加させることができるので、貫通電極層３０と下地との密着性を高めることができる。また、貫通電極３４の下端部４の面積を確保することができるので、製造工程における位置ずれが生じたとしても、下地層との接続（例えば、配線１４３）との接続不良を防止することができる。一方、上記テーパー角度θの上限値は、例えば、９０度より小さく、８９度以下としてもよく、さらには８８度以下としてもよい。これにより、下端部４の側壁３５にもスパッタが付着できるので、貫通電極３４のボイドの発生を抑制することができる。また、開口部１１２の下端部４の横幅Ｒ１を、上端部２の横幅Ｒ２より狭くすることができる。このため、貫通電極３４同士の距離を短くすることができるので、貫通電極３４同士のショートを抑制できる。

本実施形態において、上端部２の開口幅をＲ２とし、下端部４の開口幅をＲ１としたとき、Ｒ１／Ｒ２は、１未満であることが好ましい。この場合、Ｒ１／Ｒ２の上限値は、たとえば、０．９５以下でもよく、０．９０以下でもよく、０．８５以下でもよい。これより、貫通電極層３０の高密度化を実現することができる。また、Ｒ１／Ｒ２の下限値は、下端部４における貫通電極３４の接続性が十分であれば、特に限定されないが、たとえば、０．１以上としてもよく、０．２以上としてもよく、０．３以上としてもよい。これにより、貫通電極３４の接続性を良好とすることができるとともに、接続抵抗を下げられるので高速度化を実現することができる。

また、本実施形態において、上端部２の開口幅をＲ２とし、中央部３３の開口幅をＲ０としたとき、Ｒ０／Ｒ２は、１未満であることが好ましい。この場合、Ｒ０／Ｒ２の上限値は、たとえば、０．９８以下でもよく、０．９４以下でもよく、０．９０以下でもよい。これより、側壁３５をテーパー形状とすることにより金属膜の密着性を高めることができるので、製造安定性に優れた形状とすることができる。また、Ｒ０／Ｒ２の下限値は、下端部４における貫通電極３４の接続性が十分であれば、特に限定されないが、たとえば、０．３以上としてもよく、０．４以上としてもよく、０．５以上としてもよい。これにより、埋め込み特性を向上できるので製造安定性に優れた構造とすることができる。また、貫通電極３４の接続抵抗を下げられるので高速度化を実現することができる。

本実施形態においては、高アスペクト比である貫通電極３４の場合においても、過剰なアンダーカットの発生を抑制することができる。これにより、信頼性に優れた半導体パッケージ１００を実現することが可能である。例えば、ネガ型感光性樹脂組成物においては、パターニング性を向上させることにより、過剰なアンダーカットを抑制することができる。例えば、柔軟性を付与する脂環式エポキシ樹脂の使用等により、パターニング性を高めることができる。

また、本実施形態の有機絶縁層３２において、有機絶縁層３２のガラス転移温度（Ｔｇ）の下限値は、例えば、１５０℃以上が好ましく、１６０℃以上がより好ましく、１７０℃以上がさらに好ましい。これにより、放熱機能を有するシリコンインターポーザー４０と接する有機絶縁層３２の耐熱性を向上させることができる。一方、ガラス転移温度の上限値は、特に限定されないが、例えば、２５０℃以下としてもよい。例えば、多官能エポキシ樹脂の使用等により、ガラス転移温度を高めることができる。

本実施形態の有機絶縁層３２において、有機絶縁層３２の５０〜１００℃の温度領域における線膨張係数（ＣＴＥ）の下限値は、例えば、５ｐｐｍ／℃以上としてもよく、１０ｐｐｍ／℃以上としてもよく、１５ｐｐｍ／℃以上としてもよい。一方、上記線膨張係数の上限値は、例えば、８０ｐｐｍ／℃以下が好ましく、７０ｐｐｍ／℃以下がより好ましく、６０ｐｐｍ／℃以下がさらに好ましい。このように有機絶縁層３２の線膨張係数を小さくすることにより、シリコンインターポーザー４０との線膨張係数の差が小さくなり、反りの発生を抑えることができる。そして、信頼性の高い半導体パッケージ１００を得る事ができる。例えば、剛直性を付与する多官能エポキシ樹脂の使用等により、線膨張係数を低く抑えることができる。

本実施形態の有機絶縁層３２において、有機絶縁層３２の２５℃の引張試験における伸び率の下限値は、例えば、１０％以上が好ましく、１２％以上が好ましく、１５％以上がさらに好ましい。これにより、貫通電極層３０において、優れた耐久性を実現し、クラックやひび割れ等を確実に抑制することができる。一方、伸び率の上限値は、例えば、５０％以下としてもよく、好ましくは４０％以下としてもよい。本実施形態において、有機絶縁層の引張伸び率を上記範囲内とすることにより、信頼性に優れた接続構造を有する貫通電極層３０を実現することができる。例えば、柔軟性を付与する脂環式エポキシ樹脂の使用等により、引張伸び率を高めることができる。

本実施形態では、剛直性を付与するエポキシ樹脂と柔軟性を付与するエポキシ樹脂との併用すること、低温の加熱処理（例えば、露光後加熱処理）と高温の加熱処理（例えば、硬化加熱処理）を実施すること等により、感光性樹脂組成物の硬化物において、高Ｔｇとパターニング性または低ＣＴＥとパターニング性の両立を実現することができる。

また、本実施形態の有機絶縁層３２において、アウトガスの発生量は少ないほうが好ましい。これにより、例えば、シード層の形成やスパッタを実施する際に、真空度合いを下げずにプロセスを実施できるので、製造安定性に優れた半導体パッケージ１００を実現することができる。

本実施形態において、ガラス転移温度（Ｔｇ）および線膨張係数は、所定の試験片（幅４ｍｍ×長さ２０ｍｍ×厚み０．００５〜０．０１５ｍｍ）に対して、熱機械分析装置（ＴＭＡ）を用いて、開始温度３０℃、測定温度範囲３０〜４００℃、昇温速度５℃／ｍｉｎの条件下で測定を行った結果から算出される。

本実施形態において、引張試験における伸び率は次のように測定できる。まず、所定の試験片（幅６．５ｍｍ×長さ２０ｍｍ×厚み０．００５〜０．０１５ｍｍ）に対して引張試験（引張速度：５ｍｍ／ｍｉｎ）を、温度２５℃、湿度５５％の雰囲気中で実施する。引張試験は、株式会社オリエンテック製引張試験機（テンシロンＲＴＡ−１００）を用いて行う。次いで、当該引張試験の結果から、引張伸び率を算出する。ここでは、上記引張試験を試験回数ｎ＝１０で行い、測定値が大きい５回の平均値を求め、これを測定値とする。

上記試験片として、たとえば、感光性樹脂組成物を熱処理して得られる硬化膜を用いることができる。具体的には、感光性樹脂組成物を、シリコンウエハ基板上にスピンコーター等で塗布した後、ホットプレートにて１２０℃で５分間乾燥し、塗膜を得る。塗膜を７００ｍＪ／ｃｍ^２で全面露光し、８０℃で５分間ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ
Ｂａｋｅ）を行い、２００℃で９０分間加熱して、硬化膜を得ることができる。

本実施形態においては、例えば、感光性樹脂組成物の硬化条件等の製造方法を制御すること、および感光性樹脂組成物を構成する成分の種類や配合割合をそれぞれ適切に選択すること等により、感光性樹脂組成物の硬化物のガラス転移温度、線膨張係数、および引っ張り伸び率を所望の範囲内とすることができる。感光性樹脂組成物の硬化物の製造方法としては、例えば、低温での露光後加熱処理と高温での硬化熱処理とを実施することができる。なお、感光性樹脂組成物の硬化物の製造方法は、上記のものに限定されるものではない。

本実施形態の配線層２０は、外部端子（半田バンプ８０）を介して、マザーボード（プリント回路基板１０）上に実装されていてもよい。配線層２０とプリント回路基板１０との間隙には、アンダーフィラー８２が充填されていてよい。この配線層２０は、貫通電極層３０の貫通電極３４を、半田バンプ８０を介してプリント回路基板１０に接続することができる。

本実施形態において、厚み方向の断面視において、配線層２０の横幅は、シリコンインターポーザー４０の横幅よりも長くなっていてもよい。すなわち、平面視において、配線層２０の表面積は、シリコンインターポーザー４０の表面積をよりも大きくすることができる。これにより、シリコンインターポーザー４０よりも外側まで、半田バンプ８０を配置することができる。つまり、配線層２０は、プリント回路基板１０への接続に最適なピッチ幅に変更することができる。汎用的なプリント回路基板１０への適用性を高めることができる。

具体的には、配線層２０の横幅をＬ１とし、インターポーザー４０の横幅をＷ２としたとき、Ｗ１／Ｗ２の下限値を、例えば、１０５％以上としてもよく、好ましくは１０８％以上としてもよく、さらに好ましくは１１０％以上としてもよい。これにより、半導体チップ５０の集積密度を高めつつも、最適な配線ピッチ幅まで広げることができる。一方、上記Ｗ１／Ｗ２の上限値を、例えば、１５０％以下としてもよく、好ましくは１４０％以下としてもよく、さらに好ましくは１３０％以下としてもよい。これにより、平面視における半導体パッケージ１００全体の面積の増大を抑制できるので、プリント回路基板１０への集積密度を高めることができる。

本実施形態の封止材層７０は、シリコンインターポーザー４０および貫通電極層３０の側壁面を覆うことができる。これにより、耐湿信頼性を高めることができる。また、封止材層７０は、配線層２０の上面に接することができる。また、封止材層７０と配線層２０との密着性を高めることができる。これにより、信頼性に優れた半導体パッケージ１００の構造を実現できる。

封止材層７０に用いられる封止樹脂組成物は、特に限定されない。例えば、封止用樹脂組成物の硬化物において、高強度、高ガラス転移温度、高曲げ弾性率となるような配合組成を選択することが可能である。

［電子装置の製造方法］
第１の実施形態の電子装置（半導体パッケージ１００）の製造方法について説明する。図２、図３は、第１の実施形態に係る半導体装置の製造手順を示す工程断面図である。図７は、本実施形態の半導体装置を構成する貫通電極層の製造手順を示す工程断面図である。

第１の実施形態の電子装置の製造方法は、下面と上面のそれぞれに下層の配線層と上層の配線層とが形成されており、下層の配線層と上層の配線層とを電気的に接続する貫通ビアを有する、ウエハ形状のインターポーザーを準備する工程と、下層の配線層上に、感光性樹脂組成物からなる有機絶縁層を形成する工程と、有機絶縁層の表面から裏面に貫通しており互いに離間している、複数の貫通部を形成する貫通部形成工程と、貫通部を金属で埋設して、下層の配線層と電気的に接続する貫通電極（導電性柱状体）を形成することにより、貫通電極層を形成する工程と、上層の配線層上に、複数の半導体チップを実装する実装工程と、複数の半導体チップを一括封止することにより、封止材層を形成する封止工程と、貫通電極層の露出面上に配線層を形成する工程と、配線層上に接続部を形成する工程と、半導体チップ同士の間を分割することにより、個片化された電子装置を得る工程と、を含むものであって、上記実装工程の後、上記封止工程の前に、半導体チップ同士の間を分割することにより、貫通電極層、インターポーザーおよび前記半導体チップがこの順で積層された、複数の積層構造体を得る工程と、をさらに含み、上記封止工程は、キャリアの主面上に、熱剥離性粘着層を介して、複数の前記積層構造体を互いに離間して設置する工程と、キャリアの主面上の複数の前記積層構造体を一括封止することにより、封止材層を形成する工程と、加熱することにより、熱剥離性粘着層とともにキャリアを剥離する工程と、を含み、上記配線層を形成する工程は、貫通電極層の露出面上および封止材層の裏面上に、配線層を形成する工程を含むものである。
すなわち、第１の実施形態の半導体パッケージ１００の製造方法は、ウエハ形状のインターポーザー（シリコンインターポーザー１４０）を準備する工程と、有機絶縁層１３２を形成する工程と、貫通部形成工程と、貫通電極層１３０を形成する工程と、複数の半導体チップを実装する実装工程と、複数の積層構造体を得る工程（第１個片化工程）と、封止工程と、配線層１２０を形成する工程と、接続部（半田バンプ１８０）を形成する工程と、複数の電子装置を得る工程（第２個片化工程）と、を含むことができる。
第１の実施形態において、上述の封止工程は、キャリア（キャリアウエハ１２４）の主面上に、熱剥離性粘着層１２２を介して、複数の積層構造体９０を互いに離間して設置する工程と、キャリアの主面上の複数の積層構造体９０を一括封止することにより、封止材層１７０を形成する工程と、加熱することにより、熱剥離性粘着層１２２とともにキャリアを剥離する工程と、を含むものである。

具体的には、上記ウエハ形状のインターポーザー（シリコンインターポーザー１４０）を準備する工程は、図２（ａ）に示すように、下面と上面のそれぞれに下層の配線層１４２と上層の配線層１４６とが形成されており、下層の配線層１４２と上層の配線層１４６とを電気的に接続する貫通ビア（不図示）を有する、ウエハ形状のインターポーザー（シリコンインターポーザー１４０）を準備する。

上記有機絶縁層１３２を形成する工程においては、図２（ｂ）に示すように、下層の配線層１４２上に、感光性樹脂組成物からなる有機絶縁層１３２を形成する。続いて、上記貫通部形成工程においては、有機絶縁層１３２の表面から裏面を貫通しており、かつ互いに離間している、複数の貫通部を形成する。続いて、貫通電極層１３０を形成する工程においては、貫通部（開口部１１２）を金属層で埋設して、下層の配線層１４２と電気的に接続する貫通電極１３４（導電性柱状体）を形成することにより、貫通電極層１３０を形成する。

上記実装工程においては、図２（ｃ）に示すように、上層の配線層１４６上に、複数の半導体チップ（半導体チップ５０）を配置する。

上記複数の積層構造体を得る工程（第１個片化工程）においては、図２（ｄ）に示すように、上記実装工程の後、下記封止工程の前に、ＬＳＩチップ５２及びＬＳＩチップ５４を含む半導体チップ５０群同士の間を分割することにより、貫通電極層３０、シリコンインターポーザー４０および半導体チップ５０がこの順で積層された、複数の積層構造体９０を得る。

上記封止工程においては、図３（ａ）に示すように、まず、キャリア（キャリアウエハ１２４）の主面上に、熱剥離性粘着層１２２を介して、複数の積層構造体９０を互いに離間して設置する。続いて、キャリアウエハ１２４の主面上の複数の積層構造体９０を一括封止し、封止材層１７０を形成する。続いて、加熱等により、熱剥離性粘着層１２２とともにキャリアウエハ１２４を、積層構造体９０および封止材層１７０の裏面（面１７１）から剥離する。

上記配線層を形成する工程においては、図３（ｄ）に示すように、貫通電極層３０の露出面（面３６）上および封止材層１７０の裏面（面１７１）上に、配線層１２０を形成する。続いて、接続部を形成する工程においては、配線層１２０上に接続部（半田バンプ１８０）を形成する。

上記複数の電子装置を得る工程（第２個片化工程）においては、図３（ｅ）に示すように、ＬＳＩチップ５２とＬＳＩチップ５４を含む半導体チップ５０群同士の間を分割することにより、個片化された電子装置（半導体装置）を得る。

第１の実施形態の製造方法によれば、高さが低減された半導体パッケージ１００の構造を実現することができる。
ここで、これまでのプロセスにおいては、インターポーザーへのチップの実装と、プリント回路基板（ＰＣＢ）へのインターポーザーの実装とを別工程で実施していた。
これに対して、第１の実施形態では、ウエハレベル工程によって、シリコンインターポーザー上に貫通電極層および配線層を形成する工程まで、一括して行うことができる。つまり、半導体チップの実装工程から接続構造の実装工程までの製造プロセスを、一括してウエハプロセス上で実施できる。これにより、プロセス生産性を非常に高めることができる。また、コストを低減することが可能になる。

半導体パッケージ１００の製造工程の各工程について詳述する。

まず、図２（ａ）に示すように、ウエハ形状のインターポーザーを準備する。本実施形態において、ウエハ形状とは、平面視において、円形形状でもよく、矩形形状でもよい。ウエハ形状は、薄層の板形状を意味しており、複数のチップを搭載できる程度の面積を有していれば、とくに限定されない。例えば、上記ウエハ形状のインターポーザーは、ガラスやシリコン等の材料から構成されてもよい。シリコンウエハを利用することで、製造プロセスの効率を上げることができる観点から、円形形状のシリコンウエハ１４４が好ましい。

シリコンインターポーザー１４０においては、下面と上面のそれぞれに下層の配線層１４２と上層の配線層１４６とが形成されている。つまり、シリコンウエハ１４４の主面と裏面の全体に亘って、それぞれ上層の配線層１４６と下層の配線層１４２が形成されている。また、シリコンインターポーザー１４０は、シリコンウエハ１４４を主面から裏面まで貫通する、不図示の貫通ビア（ＴＳＶ）を有している。当該ＴＳＶは、下層の配線層１４２と上層の配線層１４６とを電気的に接続する。下層の配線層１４２と上層の配線層１４６の表面には、接続用の電極部が露出している。当該電極部の周囲は、絶縁層で埋設されている。

次いで、図２（ｂ）に示すように、シリコンインターポーザー１４０の裏面上に貫通電極層１３０を形成する。具体的には、例えば、下層の配線層１４２の表面の全体に亘って貫通電極層１３０を形成する。

ここで、貫通電極層１３０の形成工程について、図７を用いて説明する。本実施形態では、ネガ型の感光性樹脂組成物を用いた場合について説明していく。

まず、図７（ａ）に示すように、当該有機絶縁層１３２は、感光性樹脂組成物からなる。例えば、感光性樹脂組成物のワニスを、塗布することにより有機絶縁層１３２を形成することができる。

まず、図７（ａ）に示すように、下層の配線層１４２の表面（面１４１）上に有機絶縁層１３２を形成する。下層の配線層１４２には配線１４３が形成されている。配線１４３は面１４１において露出していてもよい。感光性樹脂膜（有機絶縁層１３２）は、感光性樹脂組成物を用いてなる感光性の樹脂膜である。感光性樹脂膜としては、ワニス状の感光性樹脂組成物を基材に塗布して得られた塗布膜でもよく、当該塗布膜をフィルム化して得られた樹脂シートでもよい。樹脂シートを用いることにより、材料ロスを低減することが可能となる。開口部が形成される前では、感光性樹脂膜はＢステージ状態とすることができる。これにより、取り扱い性を高めることができる。一方、開口部が形成された後、感光性樹脂膜は、硬化処理がなされることにより、硬化膜となる。これにより、機械的強度等に優れた構造とすることができる。

具体的な感光性樹脂膜（有機絶縁層１３２）の形成方法としては、感光性樹脂組成物のワニスを塗布することにより有機絶縁層１３２を形成する塗布工程、または感光性樹脂組成物のフィルムを配置することにより有機絶縁層１３２を形成する貼り付け工程（ラミネート工程）のいずれかを含むものである。塗布工程では、ワニス状の感光性樹脂組成物を準備する。そして感光性樹脂組成物のワニスを基材上に塗布する。これにより、塗布面上に塗布膜を形成することができる。一方、ラミネート工程では、感光性樹脂組成物からなるフィルム状の感光性樹脂膜を準備する。熱圧着等により感光性樹脂膜を基材上に貼り付ける。これにより、感光性樹脂膜を貼り付け面上に形成できる。

有機絶縁層１３２を形成した後、露光処理する前に、有機絶縁層１３２を所定の温度でプリベークすることができる。プリベークの温度は、特に限定されないが、例えば、１００℃以上１５０℃以下としてもよく、好ましくは１１０℃以上１４０℃以下としてもよい。プリベーク時間は、例えば、１分間以上１０分間以下とすることができる。これにより、余分な溶剤を蒸発させ、成膜特性を安定させることができる。

プリベークした後の有機絶縁層１３２の膜厚は、最終的な硬化膜の膜厚に応じて設計されるものであるが、例えば、５０μｍ以上２００μｍ以下とすることができる。上述の膜厚の範囲内とすることにより、機械的強度に優れた有機絶縁層１３２を得ることができる。

続いて、有機絶縁層１３２上の所定の領域にマスク１０２を配置する。マスク１０２を通して、有機絶縁層１３２に対して、露光処理を行う。ネガ型の感光性樹脂組成物を用いた場合、マスク形成領域（露光照射されない領域）に開口部１１２が形成される。本実施形態において、露光波長としては、例えば、３６５ｎｍの紫外線を用いることができる。

続いて、有機絶縁層１３２に対して、所定の条件で露光後加熱処理を行ってもよい。すなわち、本実施形態の貫通部形成工程は、有機絶縁層１３２を露光処理する工程と、５０℃以上１２０℃以下の温度条件で有機絶縁層１３２を露光後加熱する工程と、その後、現像処理することにより、複数の貫通部（開口部１１２）を形成する工程と、を含むことができる。露光後加熱処理の温度は、特に限定されないが、例えば、５０℃以上１２０℃以下としてもよく、好ましくは６０℃以上１１０℃以下としてもよい。露光後加熱処理の時間は、例えば、１分間以上１０分間以下とすることができる。露光後加熱処理により、完全硬化まで硬化反応を進めずに、感光性樹脂組成物の硬化の進行度を制御することができる。これにより、反応性が高い樹脂系の硬化反応を進めることができる。

続いて、有機絶縁層１３２（感光性樹脂膜）に対して現像処理する。現像液として、例えば、有機溶剤を用いることができる。これにより、有機絶縁層１３２に複数の貫通部（開口部１１２）をパターニング形成することができる。複数の貫通部は、有機絶縁層１３２の表面から裏面を貫通しており互いに離間している。

上記貫通部形成工程は、開口部１１２を形成した後、所定の加熱条件で加熱処理することにより有機絶縁層１３２を硬化する工程を実施してもよい。すなわち、本実施形態の貫通部形成工程は、貫通部（開口部１１２）を形成した後、さらに、１６０℃以上２５０℃以下の温度条件で有機絶縁層１３２を硬化する工程を含むことができる。有機絶縁層１３２の硬化処理の温度は、特に限定されないが、例えば、１６０℃以上２５０℃以下としてもよく、好ましくは１８０℃以上２３０℃以下としてもよい。硬化処理の時間は、例えば、３０分間以上１２０分間以下とすることができる。低温で硬化させることにより、反りを抑制することができる。例えば、硬化温度は、半導体チップの耐熱性にあわせて設定してもよい。硬化処理により、露光後加熱処理で硬化していない樹脂系の硬化反応を十分に進めることができる。

通常、感光性樹脂組成物の技術分野において、柔軟性を示す伸び特性と、剛性を示す機械的強度特性は、トレードオフの関係を示すことが知られている。
これに対して、本実施形態においては、低温での露光後加熱処理と、高温での硬化熱処理を実施することができる。詳細なメカニズムは定かでないが、低温と高温のそれぞれの硬化温度で硬化が進む樹脂を配合することにより、感光性樹脂組成物の硬化物において、柔軟な架橋構造と強固な架橋構造が形成されるので、フィルムの伸び特性と、ガラス転移温度や線膨張係数等の機械的強度特性との両立を実現することができる、と考えられる。

以上、パターニングすることにより、有機絶縁層１３２中に開口部１１２を形成することができる（図７参照）。開口部１１２の底部においては、下層の下地層（例えば、配線１４３）の一部が露出している。

ここで、図６を用いて、開口部１１２の形状について説明する。

本実施形態において、図６（ｂ）に示す開口部１１２に、上端部２の横幅Ｒ２よりも下端部４の横幅Ｒ１が狭いテーパー形状に形成されている。つまり、開口部１１２は、上端部２から下端部４に向かって徐々に縮径しており、全体形状がテーパー形状を有しており、下端部４においてアンダーカットを有しないものとすることができる。この場合、前記硬化膜の底面（面３６）と開口部１１２の側面（側壁３５）とがなす角度θをテーパー角度とする（図６（ｂ））。

上記テーパー角度θのより具体的な定義について説明する。開口部１１２の下端部４側の先端縁部の位置を点Ｐ１とする。開口部１１２の上端部２側の先端縁部の位置を点Ｐ２とする。点Ｐ２と点Ｐ１とを結んだ直線をＬ１とする。一方、有機絶縁層３２の底面（面３６）に対する接線をＬ３とする。このＬ１とＬ３とがなす角（鋭角側の角度）をテーパー角度θとすることができる。なお、例えば、図６（ｂ）に示す断面図は、たとえば、直径Ｒ０が最大となる膜厚方向の断面図とすることができる。なお、点Ｐ２から有機絶縁層３２の面３６に対する接線をＬ０に引いた垂線をＬ３としたとき、Ｌ０とＬ３は直交する。

ここで、点Ｐ２について説明する。図６に示すに、有機絶縁層３２の上端部２における側壁３５の傾きを見たときに、側壁３５の傾きの方向が、Ｌ２の方向と同じまたは同程度になる位置を、点Ｐ２としてもよい。なお、図６に示すように、Ｌ２は、有機絶縁層３２の上面３９に接する接線でもよいが、有機絶縁層３２の平均膜厚（たとえば１０点測定したときの平均膜厚）に対応する位置の面に接する接線でもよい。

本実施形態においては、エポキシ樹脂の種類の選択、感光性樹脂膜の膜厚、露光条件等を適切に制御することにより、感光性樹脂膜のパターニング性を向上させることができる。例えば、有機絶縁層３２の底面（面３６）と開口部１１２の側面（側壁３５）とがなす角度がほぼ直角になるような露光量を最適露光量としたときに、この最適露光量よりも大きな露光量である過露光の露光条件を採用することにより、テーパー角度θを制御することができる。これにより、（ｉ）有機絶縁層３２を厚膜としつつも、（ｉｉ）開口部１１２の全体形状をテーパー形状とすることが可能になる。

本実施形態において、感光性樹脂膜（有機絶縁層１３２）の開口部のアスペクト比（高さＨ／直径Ｗ）の下限値は、例えば、３以上としてもよく、好ましくは３．５以上としてもよく、さらに好ましくは４以上としてもよい。一方、上記アスペクト比の上限値は、特に限定されないが、例えば、１０以下としてもよく、好ましくは、９以下としてもよく、さらに好ましくは、８以下としてもよい。開口部のアスペクト比を上記下限値以上とすることにより、貫通電極の配置を高密度化することが可能になる。また、感光性樹脂膜を厚膜とすることにより剛性を高めることができる。一方、開口部のアスペクト比を上記上限値以下とすることにより、貫通電極の電気抵抗値を下げることができる。アスペクト比を上記範囲内とすることにより、高密度化と電送速度の高速化のバランスを向上させることができる。

本実施形態においては、高アスペクト比である開口部の場合においても、過剰なアンダーカットの発生を抑制することができる。これにより、信頼性に優れた接続構造を実現することが可能である。例えば、感光性樹脂組成物のパターニング性を向上させることにより、高アスペクト比の開口部を形成することが可能となる。

引き続き、図７（ｂ）に戻り、貫通電極層３０の製造方法について説明する。図７（ｂ）に示すように、パターニングされた有機絶縁層１３２の表面上に、シード層１０８を形成する。シード層１０８は、有機絶縁層１３２の開口部１１２の内部（側壁および底面）とともに、その上面１３９に形成される。シード層１０８は、例えば、スパッタなどの方法により形成される。

シード層１０８は、貫通電極１３４と同種の金属で構成されてもよいが、貫通電極１３４と良好な密着性がある異種の金属で構成されていてもよい。本実施形態では、シード層１０８として、例えば、銅シード層が形成される。

有機絶縁層１３２の上面１３９上のシード層１０８上にレジスト層１０４を形成する。言い換えると、開口部１１２を除いた領域の有機絶縁層１３２の上にレジスト層１０４を形成する。例えば、フィルム状のレジスト層１０４を使用できる。パターニングされたレジスト層１０４をラミネートしてもよいし、フィルム状のレジスト層１０４をラミネートした後に、ドリルやレーザー等を用いてパターニングしてもよい。

続いて、図７（ｃ）に示すように、貫通部（開口部１１２）を金属層（メッキ膜１１５）で埋設する。例えば、電解メッキ方法を用いることができる。例えば、銅で電解メッキ法により開口部１１２を埋設してもよい。これにより、開口部１１２内部に感光性樹脂膜の上面と下面を貫通する貫通電極１３４を形成することができる。貫通電極１３４は、下層の配線層１４２と電気的に接合する。貫通電極１３４は、例えば、銅で構成することができる。

続いて、図７（ｄ）に示すように、レジスト層１０４を剥離する。その後、感光性樹脂膜上のシード層１０８を除去する。例えば、フラッシュエッチングなどを用いることができる。

以上により、図７（ｅ）に示す構造を有する貫通電極層１３０を形成することができる。

次いで、図２に戻る。図２（ｃ）に示すように、貫通電極層１３０が形成された側とは反対側のシリコンインターポーザー１４０の主面上に、複数の半導体チップセット（半導体チップ５０）を実装する。具体的には、シリコンインターポーザー１４０上に半導体チップ５０を実装する。複数の半導体チップ５０は、平面視において、互いに離間して配置される。半導体チップ５０の離間距離は、例えば、ダイシングのライン幅を確保できれば、特に限定されない。また、それぞれの半導体チップ５０は、複数のＬＳＩチップ（ＬＳＩチップ５２、ＬＳＩチップ５４）から構成されていてもよい。

次いで、半導体チップ５０群同士の間を、例えば、ダイシング等により分割する。具体的には、図２（ｄ）に示す積層構造体９０は、貫通電極層１３０、シリコンインターポーザー１４０および半導体チップ５０がこの順で積層された積層体を、積層方向に分割したものである。これにより、個片化された積層構造体９０を複数個得ることができる。つまり、積層構造体９０は、貫通電極層３０、シリコンインターポーザー４０および半導体チップ５０がこの順で積層された構造を有している。

次いで、図３（ａ）に示すように、キャリア（キャリアウエハ１２４）の主面上に、熱剥離性粘着層１２２を介して、複数の積層構造体９０を互いに離間して設置する。積層構造体９０は、熱剥離性粘着層１２２を介してキャリアウエハ１２４と接着することができる。キャリアウエハ１２４の形状は、例えば、平面視において円形形状または多角形形状であってもよい。また、キャリアウエハ１２４としては、例えば、金属板またはシリコン基板等が用いられる。

熱剥離性粘着層１２２としては、例えば、主剤と発泡剤とを含むマウントフィルムを用いることができる。この主剤としては、特に制限はなく、例えば、アクリル系粘着剤、ゴム系粘着剤、スチレン・共役ジエンブロック共重合体であり、好ましくはアクリル系粘着剤である。また、発泡剤としては、特に制限はなく、例えば、無機系、有機系等の各種発泡剤である。熱剥離性粘着層１２２の熱剥離性は、例えば粘着剤を発泡性のものとすることによって得られており、この粘着剤が発泡する温度まで加熱すると、粘着剤の接着力が実質的になくなるため、熱剥離性粘着層１２２から被着体を容易に剥離することができる。

ここで、図８は、図３（ａ）の製造工程の平面図を示す。
図８に示すように、積層構造体９０は、互いに離間してキャリアウエハ１２４上に配置されている。積層構造体９０は、縦方向と方向にそれぞれ複数配置されていてもよい。配列数は特に限定されない。また縦横の離間距離をそれぞれ、Ｌｂ、Ｌｃで示している。Ｌｂ、Ｌｃの距離に応じて、配線層２０の横幅を調節することができる。また、Ｌｂ、Ｌｃは、少なくともダイシング幅を確保していればよい。

本実施形態においては、熱剥離性粘着層１２２が貼り付けられたキャリアウエハ１２４上に形成した後で、この熱剥離性粘着層１２２上に積層構造体９０を貼り付けているが、さきに熱剥離性粘着層１２２を貫通電極層１３０の露出面上に貼り付けても良い。

次いで、図３（ｂ）に示すように、キャリアウエハ１２４上の複数の積層構造体９０を一括封止する。つまり、半導体チップ５０の上面や側面、シリコンインターポーザー４０の上面や側面、および貫通電極層３０の側面を封止することができる。一括封止には、通常の封止用樹脂組成物を硬化する方法が用いられる。例えば、圧縮成形等が用いられる。

次いで、図３（ｃ）に示すように、加熱処理することにより、封止構造物から、熱剥離性粘着層２２およびキャリアウエハ１２４を剥離する。これにより、貫通電極層３０の下面（面３６）および封止材層１７０の下面（面１７１）が露出する。これらの露出面は、略同一面を構成することができる。

次いで、図３（ｄ）に示すように、貫通電極層３０の下面（面３６）および封止材層１７０の下面（面１７１）からなる露出面上に、配線層１２０を形成する。具体的には、例えば、まず絶縁層を形成する。続いて、露光現像法などにより、絶縁層にパターンを形成し、そのあと硬化処理を行う。続いて、絶縁層上にスパッタ等の方法で、シード層を形成する。シード層上にレジスト層を形成し、所定のパターンに露光、現像後、メッキを行う方法により、ビアおよび導電回路パターンを形成する。導電パターンを形成した後、レジスト層を剥離し、シード層をエッチングする。以上により、配線層１２０を形成してもよい。

次いで、配線層１２０上に、外部端子として半田バンプ１８０を形成する。配線層１２０の導電回路パターンおよび半田バンプ１８０の一部を覆うようにソルダーレジスト層を形成してもよい。

次いで、図３（ｅ）に示すように、半導体チップ５０の間を積層構造体９０ごとに分割することにより、個片化された半導体装置を得る。例えば、ダイシング方法等により個片化することができる。

以上の工程により得られた、図３（ｅ）に示す半導体装置をマザーボード等の主基板（プリント回路基板１０）に実装する。例えば、接続部（半田バンプ８０）とマザーボードとを電気的に接続することで、主基板上に半導体装置を実装することができる。続いて、プリント回路基板１０と配線層２０との間の間隙にアンダーフィラー８２を充填する。これにより、図１に示す半導体パッケージ１００を得ることができる。

（第２の実施形態）
第１の実施形態の変形例として、第２の実施形態を説明する。
図４は、第２の実施形態に係る半導体パッケージ１０１の構成を示す断面図である。

第２の実施形態の半導体パッケージ１０１は、貫通電極層３０の側壁およびシリコンインターポーザー４０の側壁が、封止材層７０で覆われていない点で第１の実施形態と異なる。

第２の実施形態の半導体パッケージ１０１は、プリント回路基板１０、半田バンプ８０、配線層２０、貫通電極層３０、シリコンインターポーザー４０、半導体チップ５０、および封止材層７２を有することができる。ただし、封止材層７２は、半導体チップ５０の周囲（上面および側面）のみを封止している。

第２の実施形態では、平面視において、配線層２０、貫通電極層３０、およびシリコンインターポーザー４０が同一の形状を有している。これらの側壁面は、略同一平面のダイシング面で構成される。つまり、当該側壁面は、封止材層７２に覆われずに露出している状態である。

第２の実施形態の半導体パッケージ１０１は、貫通電極層３０やシリコンインターポーザー４０の周縁に封止材層７０が形成されていない分、小面積とすることができる。これにより、マザーボード等の主基板への実装密度を一層高めることができる。

第２の実施形態の電子装置（半導体パッケージ１０１）の製造方法を説明する。
図５は、第２の実施形態に係る半導体装置の製造手順を示す工程断面図である。

第２の実施形態の半導体パッケージ１０１の製造工程は、封止工程前の第１の個片化を実施しない点で第１の実施形態と異なる。つまり、第２の実施形態の製造工程では、図２（ｃ）の構造体を、個片化しないで、半導体チップを一括封止することができる。

第２の実施形態の電子装置の製造方法は、下面と上面のそれぞれに下層の配線層と上層の配線層とが形成されており、下層の配線層と上層の配線層とを電気的に接続する貫通ビアを有する、ウエハ形状のインターポーザーを準備する工程と、下層の配線層上に、感光性樹脂組成物からなる有機絶縁層を形成する工程と、有機絶縁層の表面から裏面に貫通しており互いに離間している、複数の貫通部を形成する貫通部形成工程と、貫通部を金属で埋設して、下層の配線層と電気的に接続する貫通電極を形成することにより、貫通電極層を形成する工程と、上層の配線層上に、複数の半導体チップを実装する実装工程と、複数の半導体チップを一括封止することにより、封止材層を形成する封止工程と、貫通電極層の露出面上に配線層を形成する工程と、配線層上に接続部を形成する工程と、半導体チップ同士の間を分割することにより、個片化された電子装置を得る工程と、を含むものである。
すなわち、第２の実施形態の半導体パッケージ１０１の製造方法において、ウエハ形状のインターポーザー（シリコンインターポーザー１４０）を準備する工程と、有機絶縁層１３２を形成する工程と、貫通部形成工程と、貫通電極層１３０を形成する工程と、実装工程と、封止工程と、配線層１２０を形成する工程と、接続部（半田バンプ１８０）を形成する工程と、個片化された電子装置を得る工程と、を含む。
すなわち、上記ウエハ形状のインターポーザーを準備する工程は、下面と上面のそれぞれに下層の配線層１４２と上層の配線層１４６とが形成されており、下層の配線層１４２と上層の配線層１４６とを電気的に接続する貫通ビア（不図示）を有する、ウエハ形状のインターポーザー（シリコンインターポーザー１４０）を準備する。
上記有機絶縁層１３２を形成する工程は、下層の配線層１４２上に、感光性樹脂組成物からなる有機絶縁層１３２を形成する。
上記貫通部形成工程は、有機絶縁層１３２の表面から裏面に貫通しており互いに離間している、複数の貫通部を形成する。
上記貫通電極層１３０を形成する工程は、貫通部（開口部１１２）を金属で埋設して、下層の配線層１４２と電気的に接続する貫通電極１３４を形成することにより、貫通電極層１３０を形成する。
上記実装工程は、上層の配線層１４６上に、複数の半導体チップ（ＬＳＩチップ５２およびＬＳＩチップ５４を含む半導体チップ５０群）を実装する。
上記封止工程は、複数の半導体チップ５０を一括封止することにより、封止材層１７２を形成する。
上記配線層１２０を形成する工程は、貫通電極層１３０の露出面上に配線層１２０を形成する。
上記接続部を形成する工程は、配線層１２０上に接続部（半田バンプ１８０）を形成する。
上記個片化された電子装置を得る工程は、半導体チップ５０群同士の間を分割することにより、個片化された電子装置を得る。

第２の実施形態の製造プロセスの各工程について説明する。
まず、図２（ａ）から図２（ｃ）に示すように、第１の実施形態の製造プロセスと同様にして、図２（ｃ）に示すウエハ構造体を得る。すなわち、第２の実施形態の製造プロセスにおいて、まず、図２（ａ）に示すように、上記ウエハ形状のインターポーザーを準備する工程においては、シリコンウエハ１４４の上面に上層の配線層１４６を形成し、シリコンウエハ１４４の下面にシリコンウエハ１４４を形成する。
続いて、図２（ｂ）に示すように、上記有機絶縁層１３２を形成する工程においては、下層の配線層１４２上に、感光性樹脂組成物からなる有機絶縁層１３２を形成する。そして、上記貫通部形成工程においては、有機絶縁層１３２を貫通した複数の貫通部を形成する。さらに、上記貫通電極層１３０を形成する工程においては、貫通部（開口部１１２）を金属層で埋設して、下層の配線層１４２と電気的に接続する貫通電極１３４を形成する。
続いて、図２（ｃ）に示すように、上記実装工程においては、上層の配線層１４６上に、複数の半導体チップを配置する。
ここまでの工程により得られたウエハ構造体は、貫通電極層１３０、シリコンインターポーザー１４０、および半導体チップ５０がこの順で積層した構造を有している。

次いで、図５（ａ）に示すように、上記封止工程においては、半導体チップ５０がシリコンインターポーザー１４０の主面上に実装された後、複数の半導体チップ５０を一括封止する。これにより、貫通電極層１３０やシリコンインターポーザー１４０の側壁面上を、覆わない封止材層１７２を形成することができる。封止材層１７２は、半導体チップ５０の上面および側面、シリコンインターポーザー１４０の主面の露出面上に形成することができる。

次いで、図５（ｂ）に示すように、上記配線層１２０を形成する工程においては、図３（ｄ）と同様にして、貫通電極層１３０の露出面上のみに、配線層１２０を形成できる。貫通電極層１３０の露出面全体に亘って配線層１２０を形成してもよい。続いて、上記接続部を形成する工程においては、配線層１２０上に半田バンプ１８０を複数形成する。半田バンプ１８０は、平面視において、半導体チップ５０が形成された領域よりも外側の領域においても配置することができる。

次いで、図５（ｃ）に示すように、上記個片化された電子装置を得る工程においては、半導体チップ５０群同士の間を分割することにより、個片化された電子装置（半導体装置）を得る。例えば、ダイシング方法等により個片化することができる。

以上の工程により得られた、図５（ｃ）に示す半導体装置をマザーボード等の主基板（プリント回路基板１０）に実装する。続いて、プリント回路基板１０と配線層２０との間の間隙にアンダーフィラー８２を充填する。これにより、図２に示す半導体パッケージ１０１を得ることができる。

第２の実施形態の製造方法は、第１の実施形態と比較して、製造プロセスを簡略化できるので、製造コストを低減することができる。

［感光性樹脂組成物］
本実施形態の感光性樹脂組成物について説明する。
本実施形態の感光性樹脂組成物としては、ポジ型、ネガ型のいずれを用いてもよい。高アスペクトな構造の実現や厚膜化を容易にする観点から、ネガ型を使用してもよい。

本実施形態の感光性樹脂組成物の各成分について説明する。

＜ネガ型感光性樹脂組成物＞
ネガ型の感光性樹脂組成物は、エポキシ樹脂、硬化剤、感光剤Ａを含むことができる。

（エポキシ樹脂）
エポキシ樹脂としては、例えば、１分子中にエポキシ基が２個以上であるものを使用することができる。たとえば、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、クレゾールナフトール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、フェノキシ樹脂、ナフタレン骨格型エポキシ樹脂、ジアリルビスフェノールＡ型エポキシ樹脂、ビスフェノールＡジグリシジルエーテル型エポキシ樹脂、ビスフェノールＦジグリシジルエーテル型エポキシ樹脂、ビスフェノールＳジグリシジルエーテル型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、芳香族多官能エポキシ樹脂、脂肪族エポキシ樹脂、脂肪族多官能エポキシ樹脂、脂環式エポキシ樹脂、多官能脂環式エポキシ樹脂などが挙げられる。これらは単独で用いても複数組み合わせて用いても良い。

上記エポキシ樹脂としては、一分子中に脂環式エポキシ基を２個以上有する脂環式エポキシ樹脂を含むことが好ましい。脂環式エポキシ樹脂は反応性が良好であり、このような反応性が良好なエポキシ樹脂を用いることにより、パターニング性を向上させることができる。また、低温の加熱条件においても、硬化反応を進めることが可能になる。また、本実施形態の感光性樹脂組成物の硬化物の柔軟性を高めることができる。

上記脂環式エポキシ樹脂としては、特に限定されないが、例えば、ＣＥＬ８０００（（株）ダイセル製）、ＣＥＬ２０８１（（株）ダイセル製）、ＣＥＬ２０２１Ｐ（（株）ダイセル製）、リモネンジオキサイドなどが用いられる。これらは単独で用いても複数組み合わせて用いても良い。

また、上記エポキシ樹脂としては、３官能以上の多官能エポキシ樹脂を含むことが好ましい。本実施形態の感光性樹脂組成物の硬化物の剛直性を高めることができる。これにより、剛直性を付与する樹脂を用いることにより、ガラス転移温度を高めることや、線膨張係数を低く抑えることが可能になる。

上記多官能エポキシ樹脂としては、特に限定されないが、例えば、ＶＧ−３１０１Ｌ（（株）プリンテック製）、ＥＰＰＮ−５０１Ｈ（日本化薬（株）製）、ｊＥＲ−１０３１Ｓ（三菱化学（株）製）、ｊＥＲ−１０３２Ｈ６０（三菱化学（株）製）、ＨＰ−４７００（ＤＩＣ（株）製）、ＨＰ−４７１０（ＤＩＣ（株）製）、ＨＰ−６０００（ＤＩＣ（株）製）、ＨＰ−７２００Ｌ（ＤＩＣ（株）製）などが用いられる。これらは単独で用いても複数組み合わせて用いても良い。

また、本実施形態において、脂環式エポキシ樹脂および多官能エポキシ樹脂を併用することが好ましい。これにより、柔軟性を示す伸び特性と、ＴｇやＣＴＥ等の剛性を示す機械的強度特性の膜特性の両立を実現することが可能になる。ここで、脂環式エポキシ樹脂を使用することにより、厚膜条件下においても、感光性樹膜のパターニング性（現像特性）を向上させることができる。本実施形態において、脂環式エポキシ樹脂および多官能エポキシ樹脂を併用することにより、上述の膜特性と現像特性との両立を実現することができる。

（硬化剤）
硬化剤としては、エポキシ樹脂の重合反応を促進させるものであればとくに限定されないが、例えば、フェノール性水酸基を有する硬化剤を含むことができる。具体的には、フェノール樹脂を用いることができる。フェノール樹脂としては、公知のもののなかから適宜選択することができるが、たとえばノボラック型フェノール樹脂、レゾール型フェノール樹脂、トリスフェニルメタン型フェノール樹脂、アリールアルキレン型フェノール樹脂を用いることができる。

（感光剤Ａ）
感光剤Ａとしては、光酸発生剤を用いることができる。光酸発生剤としては、紫外線等の活性光線の照射により酸を発生する光酸発生剤を含有する。光酸発生剤として、オニウム塩化合物を挙げることができ、例えば、スルホニウム塩、ヨードニウム塩などを挙げることができる。

＜ポジ型感光性樹脂組成物＞
本実施形態のポジ型感光性樹脂組成物は、アルカリ可溶性樹脂と感光剤Ｂとを含むことができる。

（アルカリ可溶性樹脂）
アルカリ可溶性樹脂としては、たとえばフェノール樹脂、ヒドロキシスチレン樹脂、メタクリル酸樹脂、メタクリル酸エステル樹脂等のアクリル系樹脂、ポリベンゾオキサゾール前駆体およびポリイミド前駆体等のアミド結合を有する前駆体、ならびに当該前駆体を脱水閉環して得られる樹脂、環状オレフィン構造単位を有する環状オレフィン系樹脂から選択される１種または２種以上を含む。これらの中でも、感光性樹脂組成物の現像性や硬化性、経時安定性、硬化膜の機械特性を向上させる観点からは、環状オレフィン系樹脂を含むことがより好ましい。

（感光剤Ｂ）
感光剤Ｂとして、光活性化合物を使用でき、たとえば、ジアゾキノン化合物を使用することができる。また感光剤Ｂは、光活性化合物に加えて、光あるいは熱で酸を発生する酸発生剤を含んでもよい。酸発生剤を含むことで、感光性樹脂組成物を露光現像した後、光を照射あるいは加熱することで、アルカリ可溶性樹脂や架橋剤の架橋反応を促進させることができる。

（その他の添加剤）
本実施形態の感光性樹脂組成物には、必要に応じて酸化防止剤、シリカ等の充填材、界面活性剤、増感剤、フィルム化剤、密着助剤等の添加剤を添加してもよい。

（溶剤）
本実施形態の感光性樹脂組成物は溶剤を含むことができる。
溶剤としては、たとえばアセトン、メチルエチルケトン、トルエン、、プロピレングリコールメチルエチルエーテル、プロピレングリコールジメチルエーテル、プロピレングリコール１-モノメチルエーテル２−アセテート、ジエチレングリコールエチルメチルエーテル、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテルアセテート、ベンジルアルコール、プロピレンカーボネート、エチレングリコールジアセテート、プロピレングリコールジアセテート、プロピレングリコールモノメチルエーテルアセテート等の有機溶剤から選択される一種または二種以上を含むことができる。

本実施形態の感光性樹脂組成物の調製方法は特に限定されず、一般的に公知の方法により製造することができる。例えば、以下の方法が挙げられる。原料と溶剤を配合して均一に混合することにより、感光性樹脂組成物が得られる。

感光性樹脂組成物は、ワニス状であっても、フィルム状（樹脂シート）であってもよい。ワニス状の感光性樹脂組成物をフィルム状とすることにより、樹脂シートが得られる。

樹脂シートは、たとえばワニス状の熱硬化性樹脂組成物を塗布して得られた塗布膜（樹脂膜）に対して、溶剤除去処理を行うことにより得ることができる。上記樹脂シートは、溶剤含有率が感光性樹脂組成物全体に対して１０質量％以下とすることができる。たとえば８０℃〜１５０℃、１分間〜１０分間の条件で溶剤除去処理を行うことができる。これにより、感光性樹脂組成物の硬化が進行することを抑制しつつ、十分に溶剤を除去することが可能となる。

本実施形態において、感光性樹脂組成物をキャリア基材に形成させる方法としては特に限定されないが、例えば、熱硬化性樹脂を溶剤などに溶解・分散させて樹脂ワニスを調製して、各種コーター装置を用いて樹脂ワニスをキャリア基材に塗工した後、これを乾燥する方法、スプレー装置を用いて樹脂ワニスをキャリア基材に噴霧塗工した後、これを乾燥する方法、などが挙げられる。これらの中でも、コンマコーター、ダイコーターなどの各種コーター装置を用いて、樹脂ワニスをキャリア基材に塗工した後、これを乾燥する方法が好ましい。これにより、ボイドがなく、均一な樹脂シートの厚みを有するキャリア基材付き樹脂シートを効率よく製造することができる。

樹脂シートは、感光性樹脂組成物から得られたフィルムを含むことができる。樹脂シートは、シート形状でもよく、巻き取り可能なロール形状でもよい。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

以下、本発明について実施例を参照して詳細に説明するが、本発明は、これらの実施例の記載に何ら限定されるものではない。

［感光性樹脂組成物の作製］
まず、表１に従い配合された各成分の原料をプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）に溶解させて混合溶液を得た。その後、混合溶液を０．２μｍのポリプロピレンフィルターで濾過し、感光性樹脂組成物を得た。
表１における各成分の原料の詳細は下記のとおりである。

（エポキシ樹脂）
エポキシ樹脂１：ビスフェノールＡ型エポキシ樹脂（ＬＸ−０１、ダイソー株式会社製）
エポキシ樹脂２：脂環式エポキシ樹脂（３，４−エポキシシクロヘキシルメチル‐３'，４'−エポキシシクロヘキサンカルボキシレート、ダイセル化学工業株式会社、ＣＥＬ２０２１）
エポキシ樹脂３：多官能エポキシ樹脂（ＶＧ−３１０１Ｌ、株式会社プリンテック製）
エポキシ樹脂４：多官能エポキシ樹脂（ｊＥＲ−１０３２Ｈ６０、三菱化学（株）製）
（硬化剤）
硬化剤１：ノボラック型フェノール樹脂（住友ベークライト株式会社製、ＰＲ−５５６１７）
（感光剤）
感光剤１：カチオン系光重合開始剤（ＢＡＳＦジャパン株式会社製、Ｉｒｇａｃｕｒｅ２９０）
（密着助剤）
密着助剤１：γ−グリシジルプロピルトリメトキシシラン（信越化学工業株式会社製、ＫＢＭ−４０３Ｅ）
（界面活性剤）
界面活性剤１：ポリアクリレート系表面調整剤（ビックケミージャパン株式会社製、ＢＹＫ−３６５Ｎ）

（パターニング性）
得られた感光性樹脂組成物をシリコンウエハ上にスピンコーターを用いて塗布した後、ホットプレートにて１２０℃で５分間プリベークし、膜厚５０μｍの塗膜を得た。この塗膜にＩ線ステッパーで５０〜１２５０ｍＪ／ｃｍ^２の露光量範囲でステップ露光した。露光量の照射間隔は２０ｍＪ／ｃｍ^２であった。その後、ホットプレートにて８０℃で５分間露光後加熱を行った。次にＰＧＭＥＡで２０秒間スプレー現像することによって未露光部を溶解除去した後、ＩＰＡ（イソプロピルアルコール）で１０秒間リンスした。その後、２００℃で９０分間硬化させることにより、所定のパターンが形成された感光性樹脂組成物の硬化膜を得た。

図６に基づいて説明すると、実施例１〜８の場合、３００ｍＪ／ｃｍ^２前後の露光量において、硬化膜の底面と開口部の側面とがなす角度がほぼ直角になった。このような角度に対応する露光量を最適露光量とした。そして、この最適露光量よりも大きな露光量である過露光を行うことにより、図６に示されるテーパー角度θを９０度より小さくすることができた。実施例１から３は、例えば、５８０ｍＪ／ｃｍ^２前後の露光量において、テーパー角θが、表１に示すように８４度〜８６度であった。また、実施例４から８は、例えば、４００ｍＪ／ｃｍ^２前後の露光量において、テーパー角θが、表１に示すように８６度〜８８度であった。実施例１〜８のいずれの場合も、開口部の形状は、アンダーカットが発生していないテーパー形状であった。

得られた硬化膜の開口部の構造（開口部のアスペクト比、開口幅の比（Ｒ０／Ｒ２、Ｒ１／Ｒ２、テーパー角度θ）について、図６を参考にして測定した結果を表１に示す。走査電子顕微鏡で得られた倍率２０００倍の断面写真を用いて、上記のアスペクト比、開口幅の比、テーパー角度θを算出した。

（ガラス転移温度、線膨張係数）
得られた感光性樹脂組成物を、シリコンウエハ基板上にスピンコーター等で塗布した後、ホットプレートにて１２０℃で５分間乾燥し、塗膜を得る。塗膜を７００ｍＪ／ｃｍ^２で全面露光し、８０℃で５分間ＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ
Ｂａｋｅ）を行い、２００℃で９０分間加熱して、硬化膜を得る。得られた硬化膜を試験片とした。
ガラス転移温度（Ｔｇ）および線膨張係数は、上記試験片（幅４ｍｍ×長さ２０ｍｍ×厚み０．００５〜０．０１５ｍｍ）に対して、熱機械分析装置（ＴＭＡ）を用いて、開始温度３０℃、測定温度範囲３０〜４００℃、昇温速度５℃／ｍｉｎの条件下で測定を行った結果から算出した。

（引張り伸び率）
前述のようにして得られた試験片（幅６．５ｍｍ×長さ２０ｍｍ×厚み０．００５〜０．０１５ｍｍ）に対して引張試験（引張速度：５ｍｍ／ｍｉｎ）を、温度２５℃、湿度５５％の雰囲気中で実施した。引張試験は、株式会社オリエンテック製引張試験機（テンシロンＲＴＡ−１００）を用いて行った。次いで、当該引張試験の結果から、引張伸び率を算出した。ここでは、上記引張試験を試験回数ｎ＝１０で行い、測定値が大きい５回の平均値を求め、これを測定値とした。

（電子装置の作製）
各実施例に示された感光性樹脂組成物を用いて、上述の実施形態と同様に、図２および図３に示す工程を実施することにより、図１に示す電子装置を作製した。また、同様にして、図５に示す工程を実施することにより、図４に示す電子装置を作製した。

（実施例に関して）
各実施例の感光性樹脂組成物を用いることにより、パターニング性が良好な厚膜の硬化膜が得られることが分かった。硬化膜における開口部の形状は、図６に示すようなテーパー形状を示した。このような開口部への金属膜埋設性は良好であった。また、硬化膜はパターニング性とＴｇや線膨張係数等の機械物性のバランスに優れることが分かった。さらに、硬化膜は機械物性と伸び特性とのバランスに優れることが分かった。
以上より、各実施例に係る感光性樹脂膜を用いることにより、ガラス転移温度、線膨張係数、引張り伸び率等の成膜特性に優れるとともに、高いパターニング特性（現像特性）を両立した貫通電極層３０が得られることが分かった。また、この貫通電極層３０を用いることにより、信頼性に優れた電子装置（半導体パッケージ１００、１０１）が得られることが分かった。

以上、実施例に基づいて本発明をさらに具体的に説明したが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

２ 上端部
４ 下端部
１０ プリント回路基板（マザーボード）
２０ 配線層
２２ 熱剥離性粘着層
３０ 貫通電極層
３１ 下面
３２ 有機絶縁層
３４ 貫通電極
３３ 中央部
３５ 側壁
３６ 面
３７ 上面
３９ 上面
４０ シリコンインターポーザー
４２ 下層配線層
４４ シリコン基板
４６ 上層配線層
５０ 半導体チップ
５１ 天面
５２ ＬＳＩチップ
５４ ＬＳＩチップ
６０ 積層チップ
６２ 貫通ビア
６４ 配線層
６６ チップ
６８ 配線層
７０ 封止材層
７１ 天面
７２ 封止材層
８０ 半田バンプ
８２ アンダーフィラー
９０ 積層構造体
１００ 半導体パッケージ
１０１ 半導体パッケージ
１０２ レジスト層
１０４ レジスト層
１０６ 開口部
１０８ シード層
１１２ 開口部
１１４ シード層
１２０ 配線層
１２２ 熱剥離性粘着層
１２４ キャリアウエハ
１３０ 貫通電極層
１３２ 有機絶縁層
１３４ 貫通電極
１３６ 面
１３７ 上面
１３９ 上面
１４０ シリコンインターポーザー
１４１ 面
１４２ 下層の配線層
１４３ 配線
１４４ シリコンウエハ
１４６ 上層の配線層
１７０ 封止材層
１７１ 面
１７２ 封止材層
１８０ 半田バンプ

Claims (14)

1. 下面と上面のそれぞれに下層の配線層と上層の配線層とが形成されており、前記下層の配線層と前記上層の配線層とを電気的に接続する貫通ビアを有する、ウエハ形状のインターポーザーを準備する工程と、
   前記下層の配線層上に、感光性樹脂組成物からなる有機絶縁層を形成する工程と、
   前記有機絶縁層の表面から裏面に貫通しており互いに離間している、複数の貫通部を形成する貫通部形成工程と、
   前記貫通部を金属で埋設して、前記下層の配線層と電気的に接続する貫通電極を形成することにより、貫通電極層を形成する工程と、
   前記上層の配線層上に、複数の半導体チップを実装する実装工程と、
   複数の前記半導体チップを一括封止することにより、封止材層を形成する封止工程と、
   前記貫通電極層の露出面上に配線層を形成する工程と、
   前記配線層上に接続部を形成する工程と、
   前記半導体チップ同士の間を分割することにより、個片化された電子装置を得る工程と、を含む、電子装置の製造方法。
2. 請求項１に記載の電子装置の製造方法であって、
   前記実装工程の後、前記封止工程の前に、
   前記半導体チップ同士の間を分割することにより、前記貫通電極層、前記インターポーザーおよび前記半導体チップがこの順で積層された、複数の積層構造体を得る工程と、をさらに含み、
   前記封止工程は、
   キャリアの主面上に、熱剥離性粘着層を介して、複数の前記積層構造体を互いに離間して設置する工程と、
   前記キャリアの主面上の複数の前記積層構造体を一括封止することにより、前記封止材層を形成する工程と、
   加熱することにより、前記熱剥離性粘着層とともに前記キャリアを剥離する工程と、を含み、
   前記配線層を形成する工程は、前記貫通電極層の露出面上および前記封止材層の裏面上に、前記配線層を形成する工程を含む、電子装置の製造方法。
3. 請求項１または２に記載の電子装置の製造方法であって、
   前記有機絶縁層を形成する工程は、前記感光性樹脂組成物のワニスを塗布することにより前記有機絶縁層を形成する塗布工程、または前記感光性樹脂組成物のフィルムを配置することにより前記有機絶縁層を形成する貼り付け工程のいずれかを含む、電子装置の製造方法。
4. 請求項１から３のいずれか１項に記載の電子装置の製造方法であって、
   １００℃以上１５０℃以下の温度条件で前記有機絶縁層をプリベークする工程を含む、電子装置の製造方法。
5. 請求項１から４のいずれか１項に記載の電子装置の製造方法であって、
   前記貫通部形成工程は、
   前記有機絶縁層を露光処理する工程と、
   ５０℃以上１２０℃以下の温度条件で前記有機絶縁層を露光後加熱する工程と、
   その後、現像処理することにより、複数の前記貫通部を形成する工程と、を含む、電子装置の製造方法。
6. 請求項１から５のいずれか１項に記載の電子装置の製造方法であって、
   前記貫通部形成工程は、前記貫通部を形成した後、さらに、１６０℃以上２５０℃以下の温度条件で前記有機絶縁層を硬化する工程を含む、電子装置の製造方法。
7. 請求項１から６のいずれか１項に記載の電子装置の製造方法であって、
   さらにマザーボード上に前記接続部を実装する工程を含む、電子装置の製造方法。
8. 請求項１から７のいずれか１項に記載の電子装置の製造方法であって、
   前記貫通電極層の膜厚が、５０μｍ以上２００μｍ以下である、電子装置の製造方法。
9. 請求項１から８のいずれか１項に記載の電子装置の製造方法であって、
   前記貫通電極のアスペクト比（高さ／直径）が、３以上である、電子装置の製造方法。
10. 請求項１から９のいずれか１項に記載の電子装置の製造方法であって、
    高さ方向の断面視において、前記貫通電極は、全体がテーパー形状である、電子装置の製造方法。
11. 請求項１から１０のいずれか１項に記載の電子装置の製造方法であって、
    前記貫通電極層を形成する工程後において、
    前記有機絶縁層のガラス転移温度が、１５０℃以上であり、かつ、
    前記有機絶縁層の２５℃の引張試験における伸び率が１０％以上、５０％以下である、電子装置の製造方法。
12. 請求項１から１１のいずれか１項に記載の電子装置の製造方法であって、
    前記貫通電極層を形成する工程後において、
    前記有機絶縁層の３０〜１００℃の温度領域における線膨張係数が５ｐｐｍ／℃以上８０ｐｐｍ／℃以下であり、かつ、
    前記有機絶縁層の２５℃の引張試験における伸び率が１０％以上、５０％以下である、電子装置の製造方法。
13. 請求項１から１２のいずれか１項に記載の電子装置の製造方法であって、
    前記感光性樹脂組成物が、
    エポキシ樹脂と、
    硬化剤と、
    感光剤と、を含む、電子装置の製造方法。
14. 請求項１から１３のいずれか１項に記載の電子装置の製造方法であって、
    前記感光性樹脂組成物が、ネガ型感光性樹脂組成物である、電子装置の製造方法。

Images