CN102224583B - 使用光固化性材料保护晶片表面的方法 - Google Patents

使用光固化性材料保护晶片表面的方法 Download PDF

Info

Publication number
CN102224583B
CN102224583B CN200980147088.7A CN200980147088A CN102224583B CN 102224583 B CN102224583 B CN 102224583B CN 200980147088 A CN200980147088 A CN 200980147088A CN 102224583 B CN102224583 B CN 102224583B
Authority
CN
China
Prior art keywords
protective agent
agent composition
chip
weight
methods
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980147088.7A
Other languages
English (en)
Other versions
CN102224583A (zh
Inventor
鲁赛尔·A·斯特普尔顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lord Corp
Original Assignee
Lord Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lord Corp filed Critical Lord Corp
Publication of CN102224583A publication Critical patent/CN102224583A/zh
Application granted granted Critical
Publication of CN102224583B publication Critical patent/CN102224583B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)

Abstract

在本发明的第一方面中，提供了一种制造倒装芯片封装体的方法，其包括以下步骤：a)提供在其有源表面上具有导电性焊盘的芯片；b)采用保护剂组合物涂覆所述芯片的至少一部分，所述保护剂组合物包含：含有热固性环氧树脂的可聚合组分、至少50重量％的热膨胀系数低于10ppm/℃的基本上透明的填料、光引发剂、以及溶剂载体，其中所述保护剂组合物的触变指数低于1.5；c)掩盖涂覆后的所述芯片以掩盖其中需要产生穿过所述保护剂的导通孔的区域；d)将掩盖后的所述芯片暴露在光源下，该光源足以使未掩盖区域中的所述保护剂组合物部分地交联；e)去除所述保护剂组合物的未固化的部分，从而产生导通孔，该导通孔穿过所述保护剂组合物而抵达位于所述芯片的表面上的所述导电性焊盘；f)通过所述导通孔向所述芯片施加导电材料，其中，所述导电材料突出于所述保护剂组合物的表面；以及g)加热所述芯片至足以使所述导电材料回流并使所述保护剂组合物热固化的温度。

Description

使用光固化性材料保护晶片表面的方法
相关申请的交叉引用
根据35U.S.C.§119(e)，本申请要求于2008年11月25日提交的题为“UV CURABLE EPOXY AND METHODS FOR PROTECTINGA DIE SURFACE AND INTERCONNECTS IN A DIE PACKAGE”的美国临时专利申请No.61/117,707、以及于2009年4月30日提交的题为“UV CURABLE EPOXY AND METHODS FOR PROTECTING ADIE SURFACE AND INTERCONNECTS IN A DIE PACKAGE”的美国临时专利申请No.61/174,147的优先权，其公开内容以引用的方式并入本文。
技术领域
本发明涉及微电子芯片装配，具体而言，本发明涉及将光固化性保护剂组合物施加于集成电路晶圆(wafer)的方法和材料。
背景技术
电子部件的表面安装在自动化封装装配系统中已经得到了很好的发展。集成电路是由器件(例如，晶体管和二极管)和元件(例如，电阻器和电容器)构成的，这些器件和元件通过导电连接而连在一起，从而形成一个或多个功能性电路。所述器件是构建在晶圆或硅片上的，其中晶圆或硅片的表面经过一系列处理步骤，从而由晶圆表面中的划线或锯切线构成的重复矩形图案形成相同的、彼此分离的集成电路图案，这些重复的矩形图案起到芯片(chip)或晶片(die)间的边界的作用。在处理过程的后期阶段，将从晶圆上切割下来的晶片粘接至基板，从而形成IC封装体。
常规的倒装芯片技术通常是指任何这样的组装工艺，在该组装工艺中，将集成电路晶片的有源侧粘附在封装基板或印刷电路板(统称为PCB)上。结合倒装芯片的使用，该芯片在其有源侧上设置有焊料凸块或焊球(以下称为“凸块”(bump)或“焊料凸块”(solderbump))，这些焊料凸块或焊球的位置被设计为与电路板表面上的互连区域或互连焊盘相对应。将凸块与电路板对准，使得焊料凸块夹在该电路板上的焊盘与该芯片之间，由此安装芯片。加热所得的组件使得焊料熔融、流动并且与电路板上的焊盘完全接触(称为回流)。通过冷却，焊料硬化，从而将倒装芯片安装至电路板表面。在几种不同的方法中，采用常规的底层填料，并将其施加于安装后的芯片上，从而保护该芯片免受化学侵蚀、潮湿、辐射、空气中的污染物等的影响，并且保护其不会受到运输及使用过程中所遇到的机械冲击、振动和温度周期变化等方面的影响。常规的毛细管倒装芯片底部填充工艺(capillary flip chip underfill process)需要实施将芯片和电路板对准的步骤、助熔剂的分配(flux dispensing)步骤、焊料回流步骤、助熔剂清理步骤、底层填料施加步骤、底层填料流动及固化步骤。
用于芯片封装体中的底层填料起到保护焊接接头(其将芯片和封装体或电路板互连在一起)免受环境因素(例如，水分和污染物)影响的作用，并且具有重新分布机械应力的功能，从而延长了器件的寿命。芯片得到了保护，从而免受诸如水分之类的污染物、以及由此导致的金属互连接头受腐蚀的影响。然而，粘合剂选择不当会导致倒装芯片封装体以若干种模式失效，例如，由底层填料导致的收缩、脱层、水解不稳定、腐蚀以及污染。
对芯片底层填料加以设计，以避免由芯片、互连接头、底层填料和基板之间热膨胀系数的不同而使得被粘物间存在应力。如果基板为有机物并且随着器件尺寸的增加，则由应力所导致的失效模式会更加普遍。芯片的底层填料必须提供能够粘合到基板、金属合金或有机互连接头、以及集成电路晶片(芯片)的功能，其中基板可以覆盖或未覆盖阻焊层(solder mask)，集成电路晶片(芯片)通常由硅或其他无机材料制成，并且可覆盖或未覆盖有机钝化层。
在两种主要的电子部件封装方式中的一种方式中，将部件焊接至电路板的同一侧由此将所述部件安装在该侧。这些器件被称为“表面安装”的器件。在实际应用中，有两种类型的常规底层填料被用于表面安装的器件：毛细管流动型底层填料和“非流动”型底层填料。关于此类技术的详细描述可以在文献中找到。例如，参见John H.Lau的书“Low Cost Flip Chip Technologies for DCA，WLCSP and PBGAAssemblies”(McGraw-Hill，2000)。关于这两种技术，通常采用加热以使液态的热固性配制物固化，或者使固态膜层叠至组件上。有时利用真空来除去系统中的空气空隙。底层填料通常应用在用以生产封装芯片或板上芯片的表面安装(SMT)生产线上。在SMT生产线上，传统的流动型或非流动型底层填料的使用需要实施多个步骤，并且该工艺通常是这些微电子装配生产线的瓶颈。
倒装芯片型电子封装对冲击应力和热应力非常敏感。这些部件通常在电子互连接头(例如焊料凸块)处或者硅上的绝缘层处发生失效。通常采用底层填料以固定焊接接头，并保护硅晶片免于暴露在极端的应力和/或腐蚀性环境下。
通常在形成电互连接头后进行未固化的液态底层填料的分配，并且使液态底层填料固化，以使晶片和电路板之间形成机械结合。该底层填料也对焊料和晶片提供机械加固作用，从而使应力从最易于发生失效的区域转移出去。
另一种类型的底层填料为施加于晶圆上的焊料加固涂层(waferapplied solder brace coating)，其类似于底层填料，起到加固焊料并且增强晶片的作用。但是，与液态分配的底层填料不同，这种施加于晶圆上的焊料加固材料未在晶片和电路板之间形成结合。施加于晶圆上的焊料加固材料同样是在芯片和板结合之前使用的，通常是以晶圆级使用(在切割之前使用)。
有几种涂覆晶圆级焊料加固材料的方法。一种方法是用加固材料均匀涂覆晶圆，然后通过激光打孔或紫外线照射从而在涂层中形成图案化的孔。随后，用焊料填充这些孔从而形成电互连接头。这种方法难以进行对准；不透明的涂层材料覆盖了晶圆的整个表面，因此打孔或紫外线照射工具的对准操作十分困难。此外，在清理图案化的孔中的残余物以实现有效的焊接这方面也存在问题。
另外，通常使用钝化膜和其它半导体晶片涂层以作为物理性损伤和环境污染的屏障。在半导体器件的制造中，往往在形成最终的金属层之后，在晶圆的整个顶面上涂覆钝化膜。该钝化膜为隔离保护层，其尽量减少晶片在组装和封装过程中的损伤。钝化膜可以包含无机化合物(例如，磷硅酸盐玻璃和氮化硅)或者有机化合物(例如，聚酰亚胺)。聚酰亚胺膜以液态聚酰胺酸前体的形式旋涂于晶圆上。经高温固化或者在光引发剂的辅助下，聚酰胺酸发生被称为酰亚胺化的化学变化，从而使其成为固态聚酰亚胺膜。
此外，设置介电层，以隔离晶片上的不同的电子元件，并提供电绝缘功能。形成穿过介电层的导通孔，使得能够通过标准的光致抗蚀工艺(photo-resist processing)而建立穿过芯片封装体的各个层的电互连。
发明内容
在本发明的第一方面中，提供了一种制造倒装芯片封装体的方法，其包括以下步骤：a)提供在其有源表面上具有导电性焊盘(pad)的芯片；b)采用保护剂组合物涂覆所述芯片的至少一部分，所述保护剂组合物包含：含有热固性环氧树脂的可聚合组分、至少50重量％的热膨胀系数低于10ppm/℃的基本上透明的填料、光引发剂、以及溶剂载体(solvent carrier)，其中所述保护剂组合物的触变指数低于1.5；c)掩盖涂覆后的所述芯片以掩盖其中需要产生穿过所述保护剂的导通孔(via)的区域；d)将掩盖后的芯片暴露在光源下，该光源足以使未掩盖区域的所述保护剂组合物部分地交联；e)去除所述保护剂组合物的未固化的部分，从而产生导通孔，该导通孔穿过所述保护剂组合物而抵达位于所述芯片的表面上的所述导电性焊盘；f)通过所述导通孔向所述芯片施加导电材料，其中所述导电材料突出于所述保护剂组合物的表面；以及g)加热所述芯片至足以使所述导电材料回流并使所述保护剂组合物热固化的温度。
在本发明的另一方面中，所述方法还包括其上设置所述芯片的临时基板。在该方法中，在面积大于所述芯片的临时基板上设置所述芯片；在步骤b)中，将与所述芯片相邻的所述临时基板的至少一部分涂覆所述保护剂组合物；在步骤c)和d)中，对所述临时基板的涂覆部分进行掩盖和曝光；并且在步骤e)中，将所述临时基板上所述保护剂的任何未固化的部分均去除，从而形成穿过所述保护剂涂层而抵达所述临时基板的导通孔。在本发明该方面的另一个实施方案中，增加了额外的步骤，即，将导电材料施加至所述芯片的导通孔和所述临时基板的导通孔。在本发明的又一实施方案中，施加于芯片的导通孔中的导电材料包含焊料，并且施加于临时基板的导通孔中的导电材料包含导电性糊剂。
在本发明的又一实施方案中，所述导电材料包含焊球。在本发明的另一实施方案中，所述基本上透明的填料的热膨胀系数低于2ppm/℃。在本发明的又一实施方案中，步骤g)中的温度为至少120℃。在本发明的又一实施方案中，在步骤f)之前，向所述导通孔中施加助熔剂组合物。在本发明的又一实施方案中，步骤e)包括通过撞壁喷雾(impinging spray)使所述芯片暴露在显影液(developmentsolution)中。
在本发明的另一实施方案中，步骤b)是通过旋涂、丝网印刷、或模版印刷中的至少一种方式完成的。在本发明的又一实施方案中，提供的芯片是包括晶圆的多个芯片。在本发明的又一实施方案中，所述方法还包括切割所述晶圆以形成单独的晶片的步骤。在本发明的另一实施方案中，在所述切割步骤中，通过视觉手段透过所述保护剂组合物对准所述晶圆。
在本发明的一个实施方案中，所述热固性保护剂组合物的热膨胀系数低于20ppm/℃。在本发明的另一实施方案中，在步骤c)之前，通过去除溶剂使所述材料乙阶化(b-stage)，从而形成固体组合物。在本发明的又一实施方案中，所述乙阶化是通过将涂覆后的所述芯片加热至不超过120℃的温度而完成的。
在本发明的另一实施方案中，所述基本上透明的填料包含熔融二氧化硅。在本发明的优选的实施方案中，所述填料的平均粒径大于0.40微米。在本发明的最优选实施方案中，低于5重量％的所述填料颗粒具有小于0.10微米的粒径。
在本发明的又一实施方案中，所述保护剂组合物中的可聚合组分包含至少98％的基于环氧树脂的材料。在本发明又一实施方案中，所述保护剂组合物中的可聚合组分基本上由基于环氧树脂的材料组成。
在本发明的优选实施方案中，所述填料具有折射率，并且选择环氧树脂使得该环氧树脂的折射率与所述填料的折射率相差10％以内。在本发明的另一实施方案中，所述填料的含量为所述保护剂组合物总重量的50重量％至约90重量％。在本发明的更优选实施方案中，所述填料的含量为所述保护剂组合物总重量的65重量％至约75重量％。在本发明的最优选实施方案中，所述填料的含量为所述保护剂组合物总重量的约70重量％。
在本发明的另一个实施方案中，所述环氧树脂的含量为所述保护剂组合物总重量的10重量％至50重量％。在本发明的又一实施方案中，所述环氧树脂的含量为所述保护剂组合物总重量的25重量％至35重量％。在本发明的又一实施方案中，所述环氧树脂的含量为所述保护剂组合物总重量的约10重量％。
在本发明的一个实施方案中，所述溶剂的含量为所述保护剂组合物总重量的约15重量％。在本发明的另一实施方案中，所述光引发剂的含量为所述保护剂组合物总重量的0.1重量％至2.5重量％。
在本发明的优选实施方案中，所述保护剂组合物实质上不含聚酰亚胺或聚酰亚胺前体，在本发明的最优选实施方案中，所述保护剂组合物完全不含聚酰亚胺或聚酰亚胺前体。另外，在本发明的另一优选实施方案中，所述保护剂组合物实质上不含丙烯酸酯。
至此，已经相当广泛地概括出了本发明的比较重要的特征，以便可以更好地理解以下的发明详述，并且可以更好地理解本发明对本领域的贡献。显而易见的是，本发明还具有其他特征，而这些特征将在下文中描述，并且这些特征将形成所附权利要求书的主题内容。就这方面而言，在详细解释本发明的多个实施方案之前，应该理解本发明的应用不限于所述的发明详述和构造，并且不限于在以下描述中所列出的或是在附图中示出的排布。本发明可以具有其他的实施方案，并且可以以多种方式实施和实行。
还应该理解，本文所采用的措辞和术语是为了达到说明的目的，并且在任何情况下都不应该被认为是对本发明的限定。本领域的技术人员将理解这些概念，这些概念是本发明公开的基础，并且它们可以容易地用作实施本发明多个目的的其他结构、方法和体系的设计基础。重要的是，在不脱离本发明的精神和范围的情况下，认为权利要求包含了上述的等价的构造。
发明详述
在本发明的第一个方面中，提供了一种光固化性环氧树脂微电子保护剂组合物，该组合物能够施用于晶圆的表面，以作为应力缓冲物和电绝缘材料。这样一种材料可以替代多种电介质，例如光可限定(photo-definable)的聚酰亚胺、模塑料、部分底层填料(part-underfill)。
在本发明的一个实施方案中，所述保护剂组合物包含光固化性环氧树脂、基本上透明的填料、溶剂载体和光引发剂，其中所述保护剂组合物基本上透明。
本发明所用的保护剂组合物材料包含为光可限定的以及热固性的那些材料。因此，在暴露于紫外线或其他光辐射时，该材料能够至少部分硬化或者凝胶化，然后在回流过程中被加热时，该材料更为完全地固化或者硬化。
在本发明的一个实施方案中，所述保护剂组合物包含光学透明且UV透明(或者基本上透明)的材料。具有一定的UV透明度是有利的，这样可以确保在掩盖/导通孔形成步骤中通过光引发剂而实现足够的固化；具有光学透明性是有利的，这样可以有助于在切割晶圆时通过视觉来对准、在紫外线曝光时的掩膜对准和焊球的滴落(solderball drop)。为了实现本发明的目的，“基本上透明”表示包括这样的保护剂材料，当该保护剂材料的施用厚度为50μm时，该材料在暴露于光照时能够固化，并且在进行鉴别和对正时，可以透过该材料看到基板上的特征。
根据透明度的需要、以及在正常操作温度下与周围材料的热膨胀系数相匹配的需求来选择保护剂组合物的组分。通常，环氧树脂的热膨胀系数在50ppm/℃-80ppm/℃的范围内；但是硅晶片的热膨胀系数为约2.8ppm/℃。因此，优选地采用热膨胀系数非常低的填料，从而尽可能降低保护剂组合物的热膨胀系数，或者与互连接头的热膨胀系数相匹配。在本发明优选的实施方案中，保护剂组合物在室温或者室温附近的热膨胀系数小于20ppm/℃。
在本发明另一优选的实施方案中，保护剂组合物具有粘度和触变性，从而可将该材料旋涂或印刷至晶圆上。所需的触变性能最好通过触变指数来加以衡量，其中触变指数为室温(约20℃)下剪切速率为1/s时的粘度与剪切速率为10/s时的粘度之比。在本发明的优选实施方案中，其触变指数小于1.5；在本发明的最优选实施方案中，触变指数小于1.3。
所述基本上透明的填料可以是有机物、无机物或其混合物。用于本发明的填料包括那些UV透明且光学透明的填料，以便不影响UV固化剂，并且允许将掩模对准以对所述保护剂进行光限定。另外，用于本发明的填料具有导热性，但不具有导电性(即低介电性)。另外，本发明优选的填料具有低的热膨胀系数，最好尽可能接近零或者为负数。因此，特别优选具有晶体结构的填料。在本发明的最优选实施方案中，所述填料的热膨胀系数小于10ppm/℃，更优选小于5ppm/℃，最优选小于2ppm/℃。
最优选的填料包括那些UV透明的填料，这样，如果采用包含70重量％填料的光固化性组合物通过光固化而形成厚度为100μm的膜，并且采用波长为500nm至200nm的宽频曝光紫外线照射所述膜时，至少40％的光线会透过所述膜，这是相对于透过不含填料的相同厚度的对照薄膜的光量而言的。
在本发明的一个实施方案中，填料包含二氧化硅。在需要非导电性填料的应用中，二氧化硅是优选的。在本发明的另一实施方案中，合适的填料包括金刚石、石英、碳化硅、基本上透明的金属氧化物、氧化锆等。
在本发明的一个实施方案中，填料的平均粒径为约0.40微米至约30微米。在本发明的更优选实施方案中，填料的平均粒径为约0.6微米至5.0微米。在本发明的另一个实施方案中，由于非常小的填料颗粒会对触变性造成不利影响，因此优选避免非常小的填料颗粒，因而小于0.10微米的填料颗粒应少于填料颗粒的5重量％。
优选地，所述填料的含量为保护剂组合物总重量的50重量％至约90重量％；更优选地，所述填料的含量为所述保护剂组合物总重量的65重量％至约75重量％。在本发明的最优选实施方案中，所述填料的含量为所述保护剂组合物总重量的约70重量％。
光固化性环氧树脂是人们所熟知的高分子材料，其特点在于具有环氧乙烷官能团，并且其可以通过阳离子引发的聚合机制而固化。合适的光固化性环氧树脂包括脂环族环氧单体、低聚物、或者其组合。
在本发明的一个实施方案中，光固化性环氧树脂可以包括：双酚A和双酚F的单官能和多官能的缩水甘油醚、脂肪族环氧树脂和芳香族环氧树脂、饱和环氧树脂和不饱和环氧树脂、脂环族环氧树脂以及它们的组合。另一合适的环氧树脂为线型酚醛环氧树脂，其是通过使酚醛树脂与表氯醇反应而制备的。优选的线型酚醛环氧树脂为聚(苯基缩水甘油醚)-co-甲醛。其他合适的环氧树脂为：联苯环氧树脂，其通常是通过使联苯树脂与表氯醇反应而制备的；二环戊二烯-苯酚环氧树脂；萘醛树脂；环氧官能化丁二烯-丙烯腈共聚物；环氧官能化聚二甲基硅氧烷；以及它们的混合物。还可以使用非缩水甘油醚的环氧化物。其合适的实例包括：3，4-环氧环己基甲基-3，4-环氧环己烷羧酸酯，其含有两个环氧基(其是环状结构的一部分)以及一个酯键；乙烯基环己烯二氧化物(vinylcyclohexene dioxide)，其含有两个环氧基，并且其中的一个环氧基是环状结构的一部分；3，4-环氧基-6-甲基环己基甲基-3，4-环氧环己烷羧酸酯；以及二环戊二烯二氧化物。
根据溶剂相容性、熔融/软化温度、对基板的粘合力、固化后的模量、固化后的热膨胀系数(CTE)、以及离子型残余物来选择保护剂组合物中的环氧组分。在大多数微电子应用中，粘合力和离子型残余物是最重要的参数。此外，本发明所选择或使用的环氧树脂必须对紫外光和可见光是基本上透明的。
在本发明的优选实施方案中，选择其固化后的折射率与填料的折射率相匹配的环氧树脂，从而使所述组合物具有更高的透明度。在本发明的一个优选实施方案中，选择折射率为约1.46的二氧化硅作为填料。在该实施方案中，所述树脂的折射率优选为介于1.4和1.7之间，更优选为小于1.5。
因此，在本发明的优选实施方案中，选择环氧树脂的折射率和填料的折射率，使得彼此相差在10％以内，更优选在7％以内，甚至更优选在5％(或更低)以内。
在本发明的一个实施方案中，环氧树脂的含量为未固化材料总重量的10重量％至50重量％，优选为25重量％至35重量％，更优选为未固化材料总重量的约10重量％。
在本发明的实施方案中，优选地，除了所述环氧组分和光引发剂组分外，所述保护剂组合物中不含显著量的其他可聚合组分。因此，保护剂组合物的可聚合组分包含至少98％的环氧树脂材料。在本发明更优选的实施方案中，所述保护剂组合物实质上不含、或者完全不含聚酰亚胺或聚酰亚胺前体。在本发明的另一个实施方案中，所述保护剂组合物实质上不含、或者完全不含丙烯酸酯。
在本发明的一个实施方案中，选择光引发剂从而使环氧树脂在所需的波长下部分地交联。当保护剂材料在紫外线或者其它光辐射的作用下聚合时，该材料便从环境温度下的固体、硬胶体或糊剂转变成至少部分交联的、不能溶解的固体，该固体优选地具有不粘的表面。所述至少部分交联的固体仍然保持为热塑性的，即，其在完全热固化之前保持加热可液化的状态。
当暴露于特定波长的光时，这些光引发剂会释放反应性阳离子。一般而言，这类光引发剂包含有机盐，优选地含有硫或碘作为阳离子中心原子。在本发明的一个实施方案中，光引发剂包含二芳基碘盐、三芳基硫盐及其混合物中的至少一种。合适的光引发剂包括三芳基六氟磷酸硫盐。优选的光引发剂包括残余离子少、以及基本上不存在毒性问题的那些。
在本发明的一个实施方案中，光引发剂的含量为保护剂组合物总重量的0.1重量％至2.5重量％。在本发明的更优选的实施方案中，光引发剂的含量为所述保护剂组合物的总重量的0.5重量％至1.5重量％。
不会使涂层温度升至超过约120℃的任意光化光源都能够用于将保护剂组合物光固化为可液化的固体凝胶状态。最容易采用的是紫外光，也可以是其它的形式，例如RS型太阳灯、碳弧灯、氙弧灯、汞灯、钨卤化物灯等。辐射能可以从点光源发出，或以平行射线形式发出。然而，发散的光束也可以作为光化光源使用。在100mJ/cm2至2400mJ/cm2范围内的UV剂量能有效提供所需的固化深度。在本发明的优选实施方案中，保护剂组合物光固化为不粘的表面。固化时间可以通过合适地选择紫外光源、光固化组分浓度等加以调整。
在本发明的实施方案中，合适的溶剂包括那些具有适当的挥发性、从而能在约100℃至250℃的正常加工温度下蒸发的溶剂。合适的溶剂可以包含一种或多种有机溶剂，例如1-甲氧基-2-丙醇、甲氧基丙醇乙酸酯、乙酸丁酯、甲氧基乙基醚、甲醇、乙醇、异丙醇、乙二醇、甲基乙基酮、环己酮、苯、甲苯、二甲苯、溶纤剂(例如，乙基溶纤剂、乙酸乙酯、乙酸溶纤剂、丁基溶纤剂醋酸酯、卡必醇醋酸酯以及丁基卡必醇醋酸酯)、以及其组合。在本发明的优选实施方案中，所述溶剂包含酮类溶剂，例如甲基异丁基酮(MIBK)、丙酮和甲乙酮(MEK)。
在本发明的优选实施方案中，在向晶圆或晶片施加所述保护剂组合物之后，除去所述溶剂以形成半固态的保护剂组合物，这一过程也被称为“乙阶化”。在本发明的一个实施方案中，在乙阶化过程中，基本上除去了所有的溶剂，然而可能仍有痕量的溶剂存留在保护剂组合物中。在该步骤中，最重要的是将以液态或糊状形式施用的保护剂组合物充分干燥以形成固态组合物。
在本发明的一个实施方案中，所述溶剂的含量为未固化材料总重量的10重量％至20重量％，优选地为所述保护剂组合物总重量的约15重量％。
在本发明其它实施方案中，可以任选地含有其它组分，如辅助填料、润湿剂、增敏剂、触变剂、助粘剂以及其它添加剂。
在本发明的另一方面中，所述可固化材料实质上不含聚酰亚胺或聚酰亚胺前体。在本发明的又一方面中，所述可固化材料完全不含聚酰亚胺或聚酰亚胺前体。
本发明各个实施方案的保护剂组合物尤其可用于晶圆级芯片制造中。此外，本发明的材料和方法可用于多种倒装芯片制造工艺中，其中一些材料和方法是优选的，下面将对这些优选的材料和方法加以概述。由于光固化性材料具有低固化应力以及可定制的机械性能(例如，CTE、模量、Tg以及粘合力)，因而其实现了这些有益的方面。
与传统的聚酰亚胺(PI)不同，本发明的保护剂组合物可以被涂成厚涂层，该涂层的厚度优选为在20μm和200μm之间，最优选为在25μm和60μm之间。此外，该材料可以取代聚酰亚胺层，并同时提供底层填料的性能。在本发明的一个实施方案中，可以采用多个层，并在这多个层之间施加金属迹线，这使得该材料可用作重分布层(redistribution layer)。这种技术使得该材料在将高密度电子迹线(electronic trace)嵌入模塑料或3D包装中时特别有用。
在与已知的焊接技术相结合时，该材料还能够取代应力缓冲涂层，例如晶圆用底层填料。可以针对位于这种新型涂层材料的表面上、中间、或者以下的焊料凸块形成导通孔。这些导通孔可根据具体应用而具有任何所需的形状或大小。
所述保护剂组合物也可以与现有的介电技术相结合，例如利用聚酰亚胺以产生共生效益。一个实例为利用PI重分布层(RDL)的芯片级封装(CSP)与作为最终钝化层的所述保护剂组合物相结合。这样，所述保护剂组合物的主要目的是保护PI表面上的铜迹线。如果在PI RDL表面上形成焊料凸块位点，则所述保护剂组合物还可以作为部分底层填料以补充机械功能。也可以进行反向层合，其中将PI用作金属示踪保护剂组合物电介质的保护层。采用该材料能够实现的另一种设计为多层叠层，其在不同位置处使焊料互连接头对接(interface)。一个实例为其中焊料与非PI限定的晶片焊盘互连，并且环氧树脂将焊料密封。
在本发明的优选实施方案中，提供了一种生产倒装芯片封装体的方法。首先，提供在其有源表面上具有导电性焊盘的芯片或晶片。在晶圆上构建芯片，由此可以分离出单个的晶片并进行单独处理，或者可将晶片保持固定在晶圆上以进行晶圆级处理。在本发明的优选实施方案中，在晶片分离之前以晶圆级实施该方法。但是，本领域技术人员应该认识到，可以在单独的晶片上以晶圆级应用本发明的材料和方法、或者可同时在多个晶片上以晶圆级应用本发明的材料和方法。
在本发明的一个实施方案中，光固化性保护剂组合物是通过现有技术已知的旋涂、印刷、喷涂、模版施加、或者粘合剂膜施加技术中的至少一种而施加至晶圆上的。在本发明的优选实施方案中，将所述保护剂组合物以粘性液体的形式旋涂到晶圆上直至厚度大于20μm，优选涂覆至这样的预定厚度，该预定厚度小于将要使用的焊球的厚度。
在本发明的另一个实施方案中，将所述保护剂组合物丝网印刷或模版印刷至晶片，从而将所述组合物选择性地施加至晶片表面的预定部分。例如，可留出某些没有所述组合物的区域，例如切割道(sawstreet)、对准标记、电互连焊盘、预凸区(area pre-bumped)和边缘排除区(edge exclusion zone)。按照这种方式，用于晶片的保护剂组合物的量能够减少，并且随后去除多余的保护剂组合物的需求也能相应减少。
在本发明的另一个实施方案中，将溶剂从保护剂组合物中去除，从而使该组合物在晶圆上固化。可以通过在环境温度下空气干燥和/或在真空下除去溶剂，然而在本发明的优选实施方案中，对涂覆后的晶圆进行加热以去除溶剂。必须注意不能过度加热所述材料而引发环氧树脂的热固化，然而如果保持该温度低于120℃，优选低于100℃，则能够避免环氧树脂的过度硬化。在除去溶剂后，该配制物经过了所谓的乙阶化，能够根据需要在进一步加工之前长时间存放。
在本发明的另一实施方案中，掩盖经过乙阶化的保护剂材料，从而在需要形成穿过保护剂的导通孔或者通道的区域提供屏蔽。然后，将晶圆暴露于光源，该光源足以使未掩盖区域内的保护剂组合物在光引发剂的作用下部分地交联。选择光引发剂的类型和用量，以调整固化曲线使其适于特定的操作。保护剂组合物中暴露的部分至少部分地交联，其中被掩盖的部分未固化，因此能够被除去。
可以通过多种方法去除保护剂材料中未固化的部分。在本发明的一个实施方案中，将该材料暴露于显影液，或者用溶剂洗涤，这样能够洗去未固化的材料从而暴露出导通孔。可以将显影液喷洒在晶圆上，或者可将晶圆浸入显影液中。在本发明的另一个实施方案中，采用超声波振动以去除保护剂组合物的未固化部分。在本发明的优选实施方案中，形成贯穿所述保护剂组合物的全部厚度的导通孔，从而暴露出在芯片的有源表面上的导电性焊盘。
一旦在形成导通孔后，采用现有技术中已知的方法将焊球或者其它导电材料施加到导通孔中。在本发明的优选实施方案中，在应用焊料之前将助熔剂材料置于导电性焊盘上。然后，将焊球放置于导通孔中，优选地使至少一部分焊球延伸到保护剂组合物的表面以上。当焊球放置好后，将晶圆加热至足以使焊料回流、并使保护剂组合物完成固化的温度。
为了使光固化的固体具有足够的再流动性，在焊料回流步骤之前，在晶圆或晶片上的光固化固体涂层中的热固化体系不发生进一步的固化反应，也不进行切割。在本发明的一个实施方案中，可以任选地采用本领域中已知的潜热促进剂以调节环氧树脂的固化。热固化最低起始温度由所选择的环氧组分预先确定，并且优选地在焊料回流开始之后在大于或等于120℃的温度下开始发生热固化。优选地，保护剂组合物热固化的最低起始温度为120℃至225℃。热固化的起始温度不应超过约280℃。热固化的起始温度不应该过于接近回流峰值温度，其中对于低共熔焊料该回流峰值温度通常为250℃或接近250℃，对于无铅焊料为300℃。通常，焊料回流需要3至4分钟的时间，保护剂组合物暴露在峰值温度下的时间通常少于30秒。在低于120℃的温度下引发的热固化导致该保护剂组合物不能充分地液化和流动。
在本发明的另一个实施方案中，可以进一步处理晶圆从而分割出晶片/芯片，可以将该晶片/芯片安装在基板上。由于所述保护剂材料是透明的，因此其在切割过程中特别有用。这样可以在切割晶圆之前从视觉上确定晶圆/晶片是否对正，从而防止出现切割错误和可能对晶片造成的损伤。
在本发明的另一个方面中，提供了一种制造倒装晶片封装体的方法，其包括：将焊球应用于晶片(该晶片可以是或者不是未切割晶圆的一部分)；采用光固化性保护剂组合物涂覆该晶片/晶圆；掩盖涂覆后的晶圆以暴露出没有焊球的区域；将晶圆暴露于紫外线光源以使暴露区域中的保护剂组合物固化；以及将曝光后的涂覆晶圆显影，以去除涂层中任何未固化的部分并暴露出焊球。
该方法的益处在于，由于焊球已从涂层中凸出来，因此有利于掩膜对准。另外，曝光之后，材料的清理量要少得多，并且需要抑制残留物的情况也减少。
实施例
在本发明的第一示例性实施方案中，提供了具有配方1的光固化性保护剂组合物。
配方1
*(浓度为50％，在乙二醇乙酸酯中)
使配方1的保护剂组合物乙阶化而除去溶剂，然后暴露于紫外线辐射中以使该材料光固化，随后通过烘烤循环以模拟回流炉的条件并完成该材料的热固化过程。然后测量其物理特性，其详细情况如下表所示：
尽管已参照特定的实施方案对本发明进行了描述，然而应该认识到这些实施方案仅示意出了本发明的主旨。本领域的普通技术人员将意识到可通过其他方式和实施方案来构建和实施本发明的组合物、装置和方法。因此，不能将本文的描述解读为对本发明的限制，其他实施方案也落入由所附权利要求书所限定的本发明的范围内。

Claims (31)

1.一种制造倒装芯片封装体的方法，其包括：
a)提供芯片，该芯片在其有源表面上具有导电性焊盘；
b)采用保护剂组合物涂覆所述芯片的至少一部分，所述保护剂组合物包含：含有热固性环氧树脂的可聚合组分、至少50重量％的热膨胀系数低于10ppm/℃的透明的填料、光引发剂、以及溶剂载体，其中所述保护剂组合物的触变指数低于1.5，所述透明的填料包含熔融二氧化硅；
c)掩盖涂覆后的所述芯片以掩盖其中需要产生穿过所述保护剂的导通孔的区域；
d)将掩盖后的所述芯片暴露在光源下，该光源足以使未掩盖区域中的所述保护剂组合物部分地交联；
e)去除所述保护剂组合物的未固化的部分，从而产生导通孔，该导通孔穿过所述保护剂组合物而抵达位于所述芯片的表面上的所述导电性焊盘；
f)通过所述导通孔向所述芯片施加导电材料，其中，所述导电材料突出于所述保护剂组合物的表面；
g)加热所述芯片至足以使所述导电材料回流并使所述保护剂组合物热固化的温度。
2.权利要求1所述的方法，其中，结合步骤a)，将所述芯片设置在面积大于所述芯片的临时基板上；在步骤b)中，将与所述芯片相邻的所述临时基板的至少一部分涂覆所述保护剂组合物；在步骤c)和d)中，对所述临时基板的涂覆部分进行掩盖和曝光；并且在步骤e)中，将所述临时基板上所述保护剂的任何未固化的部分均去除，从而形成穿过所述保护剂涂层而抵达所述临时基板的导通孔。
3.权利要求2所述的方法，还包括向所述芯片的导通孔和所述临时基板的导通孔施加导电材料的步骤。
4.权利要求3所述的方法，其中，施加到所述芯片的导通孔中的导电材料包含焊料，并且施加到所述临时基板的导通孔中的导电材料包含导电性糊剂。
5.权利要求1所述的方法，其中，所述导电材料包含焊球。
6.权利要求1所述的方法，其中，所述透明的填料的热膨胀系数低于2ppm/℃。
7.权利要求1所述的方法，其中，步骤g)中的温度为至少120℃。
8.权利要求1所述的方法，其中，在步骤f)之前，向所述导通孔中施加助熔剂组合物。
9.权利要求1所述的方法，其中，步骤e)包括通过撞壁喷雾使所述芯片暴露在显影液中。
10.权利要求1所述的方法，其中，步骤b)是通过旋涂、丝网印刷、或模版印刷中的至少一种方式完成的。
11.权利要求1所述的方法，其中，提供的芯片是包括晶圆的多个芯片。
12.权利要求11所述的方法，还包括切割所述晶圆以形成单独的晶片的步骤。
13.权利要求12所述的方法，其中，在所述切割的步骤中，通过视觉手段透过所述保护剂组合物对准所述晶圆。
14.权利要求1所述的方法，其中，所述热固性保护剂组合物的热膨胀系数低于20ppm/℃。
15.权利要求1所述的方法，其中，在步骤c)之前，通过去除所述溶剂使所述材料乙阶化，从而形成固体组合物。
16.权利要求15所述的方法，其中，所述乙阶化是通过将涂覆后的所述芯片加热至不超过120℃的温度而完成的。
17.权利要求1所述的方法，其中，所述填料的平均粒径大于0.40微米。
18.权利要求1所述的方法，其中，低于5重量％的所述填料颗粒具有小于0.10微米的粒径。
19.权利要求1所述的方法，其中，所述保护剂组合物中的所述可聚合组分包含至少98％的基于环氧树脂的材料。
20.权利要求1所述的方法，其中，所述保护剂组合物中的所述可聚合组分由基于环氧树脂的材料组成。
21.权利要求1所述的方法，其中，所述填料具有折射率，并且选择所述环氧树脂使得该环氧树脂的折射率与所述填料的折射率相差10％以内。
22.权利要求1所述的方法，其中，所述填料的含量为所述保护剂组合物的总重量的50重量％至90重量％。
23.权利要求1所述的方法，其中，所述填料的含量为所述保护剂组合物的总重量的65重量％至75重量％。
24.权利要求1所述的方法，其中，所述填料的含量为所述保护剂组合物的总重量的70重量％。
25.权利要求1所述的方法，其中，所述环氧树脂的含量为所述保护剂组合物的总重量的10重量％至50重量％。
26.权利要求1所述的方法，其中，所述环氧树脂的含量为所述保护剂组合物的总重量的25重量％至35重量％。
27.权利要求1所述的方法，其中，所述环氧树脂的含量为所述保护剂组合物的总重量的10重量％。
28.权利要求1所述的方法，其中，所述溶剂的含量为所述保护剂组合物的总重量的15重量％。
29.权利要求1所述的方法，其中，所述光引发剂的含量为所述保护剂组合物的总重量的0.1重量％至2.5重量％。
30.权利要求1所述的方法，其中，所述保护剂组合物不含聚酰亚胺或聚酰亚胺前体。
31.权利要求1所述的方法，其中，所述保护剂组合物不含丙烯酸酯。
CN200980147088.7A 2008-11-25 2009-11-25 使用光固化性材料保护晶片表面的方法 Expired - Fee Related CN102224583B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11770708P 2008-11-25 2008-11-25
US61/117,707 2008-11-25
US17414709P 2009-04-30 2009-04-30
US61/174,147 2009-04-30
PCT/US2009/065887 WO2010068488A1 (en) 2008-11-25 2009-11-25 Methods for protecting a die surface with photocurable materials

Publications (2)

Publication Number Publication Date
CN102224583A CN102224583A (zh) 2011-10-19
CN102224583B true CN102224583B (zh) 2014-09-10

Family

ID=41796307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980147088.7A Expired - Fee Related CN102224583B (zh) 2008-11-25 2009-11-25 使用光固化性材料保护晶片表面的方法

Country Status (6)

Country Link
US (1) US8568961B2 (zh)
EP (2) EP2359395B1 (zh)
JP (1) JP5318222B2 (zh)
KR (1) KR101641608B1 (zh)
CN (1) CN102224583B (zh)
WO (1) WO2010068488A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058726B1 (en) 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN102408679B (zh) * 2011-08-29 2012-12-26 天威新能源控股有限公司 一种环氧树脂复合材料
US8552557B1 (en) * 2011-12-15 2013-10-08 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8664090B1 (en) 2012-04-16 2014-03-04 Amkor Technology, Inc. Electronic component package fabrication method
US9245862B1 (en) * 2013-02-12 2016-01-26 Amkor Technology, Inc. Electronic component package fabrication method and structure
US9484291B1 (en) 2013-05-28 2016-11-01 Amkor Technology Inc. Robust pillar structure for semicondcutor device contacts
US10121573B2 (en) * 2016-01-06 2018-11-06 International Business Machines Corporation Epoxy-based resin system composition containing a latent functionality for polymer adhesion improvement to prevent sulfur related corrosion
TWI770013B (zh) * 2016-03-29 2022-07-11 日商拓自達電線股份有限公司 導電性塗料及使用其之屏蔽封裝體之製造方法
KR102367433B1 (ko) * 2019-07-12 2022-02-25 (주)엠티아이 웨이퍼 다이싱 가공용 보호 유기 코팅제 조성물 및 이를 포함하는 보호 코팅제
CN111394053B (zh) * 2020-03-03 2021-10-26 华南理工大学 一种带助焊功能非流动底部填充胶及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4835778A (zh) 1971-09-09 1973-05-26
US3824104A (en) 1973-04-05 1974-07-16 Grace W & Co Washington Res Ce Solder resistant photopolymer composition
US4003877A (en) 1974-05-24 1977-01-18 Dynachem Corporation Photopolymerizable screen printing inks for permanent coatings prepared from aryloxyalkyl compositions
US4376815A (en) 1979-10-22 1983-03-15 Oddi Michael J Method of applying photoresist by screening in the formation of printed circuits
JPH072829B2 (ja) 1987-11-04 1995-01-18 株式会社日立製作所 積層板
US6210862B1 (en) 1989-03-03 2001-04-03 International Business Machines Corporation Composition for photoimaging
JPH04146687A (ja) 1990-10-08 1992-05-20 Nippon Paint Co Ltd ソルダーマスクされた回路基板の製法
US5667934A (en) 1990-10-09 1997-09-16 International Business Machines Corporation Thermally stable photoimaging composition
US5805427A (en) 1996-02-14 1998-09-08 Olin Corporation Ball grid array electronic package standoff design
DE19638630B4 (de) 1996-09-20 2004-11-18 Siemens Ag UV- und thermisch härtbare Gießharzformulierung und ihre Verwendung zum Unterfüllprozeß bei elektrischen und elektronischen Bauelementen
US6114187A (en) 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
US6180696B1 (en) 1997-02-19 2001-01-30 Georgia Tech Research Corporation No-flow underfill of epoxy resin, anhydride, fluxing agent and surfactant
EP1025587A4 (en) 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
US5863813A (en) 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6674158B2 (en) 1998-09-03 2004-01-06 Micron Technology, Inc. Semiconductor die package having a UV cured polymeric die coating
US6066889A (en) 1998-09-22 2000-05-23 International Business Machines Corporation Methods of selectively filling apertures
JP2000200804A (ja) 1998-10-30 2000-07-18 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR100395183B1 (ko) * 1998-11-02 2003-08-21 닛폰 덴키 가부시끼 가이샤 디올 구조를 갖는 중합체 및 이를 사용하는 네가티브 감광성내식막 조성물 및 패턴 형성 방법
TW411514B (en) 1998-11-16 2000-11-11 Taiwan Semiconductor Mfg Method of defining passivation pattern
US6228681B1 (en) * 1999-03-10 2001-05-08 Fry's Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation
US6194788B1 (en) 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6207475B1 (en) 1999-03-30 2001-03-27 Industrial Technology Research Institute Method for dispensing underfill and devices formed
US6376923B1 (en) * 1999-06-08 2002-04-23 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
US6458622B1 (en) * 1999-07-06 2002-10-01 Motorola, Inc. Stress compensation composition and semiconductor component formed using the stress compensation composition
US6245595B1 (en) 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
US6746896B1 (en) 1999-08-28 2004-06-08 Georgia Tech Research Corp. Process and material for low-cost flip-chip solder interconnect structures
DE19943149A1 (de) * 1999-09-09 2001-04-05 Siemens Ag Verfahren zur Verkapselung von Bauelementen
JP3450236B2 (ja) 1999-09-22 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7138653B1 (en) 2000-06-08 2006-11-21 Micron Technology, Inc. Structures for stabilizing semiconductor devices relative to test substrates and methods for fabricating the stabilizers
US7041533B1 (en) 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
US6611053B2 (en) 2000-06-08 2003-08-26 Micron Technology, Inc. Protective structure for bond wires
KR100377861B1 (ko) 2000-07-07 2003-03-29 한학수 전자소자 또는 칩용 절연성 박막 또는 박막형 패키지를 위한 조성물
US6468832B1 (en) 2000-07-19 2002-10-22 National Semiconductor Corporation Method to encapsulate bumped integrated circuit to create chip scale package
US6537482B1 (en) 2000-08-08 2003-03-25 Micron Technology, Inc. Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography
US6391523B1 (en) 2000-09-15 2002-05-21 Microchem Corp. Fast drying thick film negative photoresist
TWI228639B (en) 2000-11-15 2005-03-01 Vantico Ag Positive type photosensitive epoxy resin composition and printed circuit board using the same
US6506681B2 (en) 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP3619773B2 (ja) 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002201246A (ja) 2000-12-28 2002-07-19 Nippon Pafutemu Kk 硬質プラスチックフォームの製造方法
US6924171B2 (en) 2001-02-13 2005-08-02 International Business Machines Corporation Bilayer wafer-level underfill
JP2001313315A (ja) * 2001-04-25 2001-11-09 Hitachi Ltd 実装用半導体装置とその実装方法
US6732913B2 (en) 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
TW594390B (en) 2001-05-21 2004-06-21 Tokyo Ohka Kogyo Co Ltd Negative photoresist compositions for the formation of thick films, photoresist films and methods of forming bumps using the same
US7057294B2 (en) 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
US6582990B2 (en) 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6551863B2 (en) 2001-08-30 2003-04-22 Micron Technology, Inc. Flip chip dip coating encapsulant
DE10144871A1 (de) * 2001-09-12 2003-03-27 Bosch Gmbh Robert Vergußmasse mit hoher thermischer Stabilität
US6509208B1 (en) 2001-09-14 2003-01-21 Infineon Ag Method for forming structures on a wafer
TW560018B (en) 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US6833629B2 (en) 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US6682872B2 (en) 2002-01-22 2004-01-27 International Business Machines Corporation UV-curable compositions and method of use thereof in microelectronics
US20030164555A1 (en) 2002-03-01 2003-09-04 Tong Quinn K. B-stageable underfill encapsulant and method for its application
US7037399B2 (en) 2002-03-01 2006-05-02 National Starch And Chemical Investment Holding Corporation Underfill encapsulant for wafer packaging and method for its application
US6918984B2 (en) 2002-06-24 2005-07-19 Loctite (R&D) Limited Photocurable adhesive compositions, reaction products of which have low halide ion content
US6998334B2 (en) 2002-07-08 2006-02-14 Micron Technology, Inc. Semiconductor devices with permanent polymer stencil and method for manufacturing the same
US6984545B2 (en) 2002-07-22 2006-01-10 Micron Technology, Inc. Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask
JP3656623B2 (ja) * 2002-08-27 2005-06-08 松下電工株式会社 半導体装置の製造方法及び半導体装置
DE10250621B4 (de) 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
US20060147719A1 (en) 2002-11-22 2006-07-06 Slawomir Rubinsztajn Curable composition, underfill, and method
US6777460B2 (en) 2002-12-23 2004-08-17 3M Innovative Properties Company Curing agents for cationically curable compositions
US7071012B2 (en) 2003-07-05 2006-07-04 Micron Technology, Inc. Methods relating to the reconstruction of semiconductor wafers for wafer-level processing
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
US7560519B2 (en) 2004-06-02 2009-07-14 Lord Corporation Dual-stage wafer applied underfills
US7339272B2 (en) 2004-06-14 2008-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with scattering bars adjacent conductive lines
JP2006057020A (ja) * 2004-08-20 2006-03-02 Nitto Denko Corp 液状エポキシ樹脂組成物
JP4653447B2 (ja) 2004-09-09 2011-03-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7238602B2 (en) 2004-10-26 2007-07-03 Advanced Chip Engineering Technology Inc. Chip-size package structure and method of the same
US7279362B2 (en) 2005-03-31 2007-10-09 Intel Corporation Semiconductor wafer coat layers and methods therefor
JP4613709B2 (ja) 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
US7338842B2 (en) 2005-07-22 2008-03-04 National Starch And Chemical Investment Holding Corporation Process for exposing solder bumps on an underfill coated semiconductor
US7335986B1 (en) 2005-09-14 2008-02-26 Amkor Technology, Inc. Wafer level chip scale package
US7314778B2 (en) 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides
KR100699891B1 (ko) 2006-01-14 2007-03-28 삼성전자주식회사 재배선을 갖는 웨이퍼 레벨 칩 사이즈 패키지 및 그제조방법
US20070284758A1 (en) 2006-05-22 2007-12-13 General Electric Company Electronics package and associated method
US20080169539A1 (en) 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Photo-Definable Nanocomposite for Wafer Level Packaging;Yangyang Sun等;《2005 Electronic Components and Technology Conference》;20051231;179页至181页，图1 *
Yangyang Sun等.Photo-Definable Nanocomposite for Wafer Level Packaging.《2005 Electronic Components and Technology Conference》.2005,

Also Published As

Publication number Publication date
EP2359395B1 (en) 2013-08-14
JP5318222B2 (ja) 2013-10-16
KR101641608B1 (ko) 2016-07-21
JP2012510170A (ja) 2012-04-26
EP2359395A1 (en) 2011-08-24
CN102224583A (zh) 2011-10-19
US20110229822A1 (en) 2011-09-22
WO2010068488A1 (en) 2010-06-17
EP2662888A1 (en) 2013-11-13
EP2662888B1 (en) 2016-01-13
KR20110097885A (ko) 2011-08-31
US8568961B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
CN102224583B (zh) 使用光固化性材料保护晶片表面的方法
KR100718821B1 (ko) 응력 보상 합성물과 이 응력 보상 합성물을 사용하여 형성된 반도체 컴포넌트
JP4352126B2 (ja) Ｂ−ステージに対応可能なアンダーフィル封入材料と、その利用方法
KR100556981B1 (ko) 전자부품
JP2004523893A (ja) ウェーハ塗布用融剤兼アンダーフィル材、ならびにそれを用いて製造された積層電子組立体
WO2004114374A2 (en) Method of using pre-applied underfill encapsulant
JP3971995B2 (ja) 電子部品装置
CN1946795B (zh) 晶片用双阶段底部填充胶
KR101308307B1 (ko) 언더필 밀봉제로서 유용하고 재작업성을 가지는 저발열성의열경화성 수지 조성물
EP3117692A1 (en) Methods and compositions for forming solder bumps on a substrate with radiation curable or thermal curable solder flux
JP2016066789A (ja) 配線基板の製造方法、および半導体パッケージの製造方法
US9093448B2 (en) Methods for protecting a die surface with photocurable materials
JP2004204047A (ja) 液状エポキシ樹脂組成物
KR20070118041A (ko) 저점도 경화성 조성물
JP5557158B2 (ja) フリップチップ接続用アンダーフィル剤、及びそれを用いる半導体装置の製造方法
JP2005320491A (ja) 接着剤組成物、それを用いたフィルム状接着剤及び回路接続材料、並びに回路部材の接続構造及びその製造方法
KR101117757B1 (ko) 비유동성 언더필용 수지조성물 및 이를 이용한 비유동성 언더필 필름
KR20030011825A (ko) 플립 칩 실장 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140910

Termination date: 20181125