JP2002341386A - アクティブマトリクス基板及びその製造方法 - Google Patents
アクティブマトリクス基板及びその製造方法Info
- Publication number
- JP2002341386A JP2002341386A JP2002065966A JP2002065966A JP2002341386A JP 2002341386 A JP2002341386 A JP 2002341386A JP 2002065966 A JP2002065966 A JP 2002065966A JP 2002065966 A JP2002065966 A JP 2002065966A JP 2002341386 A JP2002341386 A JP 2002341386A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- gate electrode
- active matrix
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
るアクティブマトリクス基板の製造方法を改良する。 【解決手段】 基板上に、スイッチとしての薄膜トラン
ジスタを含む画素部と、薄膜トランジスタを含んで構成
された周辺回路部とが形成されてなり、画素部の薄膜ト
ランジスタはLDD構造を有するアクティブマトリクス
基板の製造方法において、ゲート電極をマスクとして低
濃度のイオン打ち込みを行い、ゲート電極を陽極酸化
し、さらに高濃度のイオン打ち込む工程を有することを
特徴とする。
Description
ス基板に関し、例えばアクティブマトリクス型液晶表示
装置に用いられる。
して、基板上に周辺回路部を内蔵したものが知られてい
る。ここで、周辺回路部にはアクティブマトリクス基板
の走査線(ゲート線)に駆動信号を供給する駆動(ドラ
イバ)回路と、データ線(ソース線)に表示信号を供給
する表示データ出力回路とが含まれる。
る薄膜トランジスタには、オフ電流の小さいことが要求
されるため、オフセット構造(ゲート電極とリース、ド
レイン領域が非整合である構造)あるいはLDD構造の
薄膜トランジスタをアクティブマトリクス型液晶表示装
置に用いることが検討されている。
造あるいはLDD構造の薄膜トランジスタを画素部だけ
でなく周辺回路部にも用いると、オフ電流は低下するも
ののオン電流も低下してしまうため、内蔵のドライバ回
路の性能を十分にすることができない。そこで本発明
は、画素部と周辺回路部のそれぞれにおいて、薄膜トラ
ンジスタに要求される仕様を十分に満足させることので
きるアクティブマトリクス基板を提供することを目的と
する。
マトリクス基板は、基板上に、スイッチとしての薄膜ト
ランジスタを含む画素部と、薄膜トランジスタを含んで
構成された周辺回路部とが形成された基板において、画
素部の薄膜トランジスタはオフセット構造またはLDD
構造とされ、周辺回路部の薄膜トランジスタはソースお
よびドレイン領域の端部とゲート電極の端部とが整合ま
たは重なり合う構造とされていることを特徴とする。
ジスタの有するゲート電極が同一材料で構成され、画素
部の薄膜トランジスタのゲート電極のみが陽極酸化され
ていてもよい。
スタはオフセット構造あるいはLDD構造とされるの
で、オフ電流の低減が可能であり、これに対して、周辺
回路部の薄膜トランジスタは通常の構造(ゲート電極と
ソース、ドレイン領域が整合または重なり合う構造)と
されるので、オン電流の低下を防止できる。
する。
基板の平面図である。図示の通り、ガラスあるいはセラ
ミックスなどの基板1上には、画素部2と周辺回路部3
1,32が形成されている。画素部2には複数本の走査
線4が平行に配設され、スイッチ用の薄膜トランジスタ
のゲート電極(図示せず)に接続されると共に、ドライ
バとしての周辺回路部31の出力に接続されている。ま
た、走査線4の他端は共通接続され、陽極酸化電圧Vが
印加される構造になっている。なお、表示データ出力回
路としての周辺回路部32の入力には、走査線4と直交
するデータ線(図示せず)が接続されている。
32の薄膜トランジスタは図2(a)のように構成され
る。すなわち、基板1上にポリシリコンなどの半導体薄
膜6が形成され、その上面にSiO2などのゲート絶縁
膜7が形成され、チャネル領域6Cのゲート絶縁膜7上
にはタンタル、アルミニウム、ニオブ、ポリシリコンな
どのゲート電極8が形成されている。
おけるn+型のソース領域6Sとドレイン領域6Dの端
部が、絶縁膜7をはさんでゲート電極8と位置的に整合
していることである。なお、端部で重なり合う構造とな
っていてもよい。このため、周辺回路部31,32にお
ける薄膜トランジスタは、オフ電流はそれほど小さくな
いものの、オン電流が大きくされている。
膜トランジスタは図2(b),(c)のようになってい
る。すなわち、n+型のソース領域6Sおよびドレイン
領域6Dの端部がゲート電極8から離れたオフセット構
造となり、あるいはソース領域6Sおよびドレイン領域
6Dとi型のチャネル領域6Cとの間に低ドープのn -
型ライトリドープド領域6Lが介在されてLDD構造と
なっている。このため、オン電流はそれほど大きくない
ものの、オフ電流は低く抑えられている。
D構造の薄膜トランジスタは、例えば図3〜図5のよう
にして形成される。図3(a)のように、タンタルなど
のゲート電極8をマスクとしてイオン注入し、i型の半
導体薄膜6にn+型のソース領域6Sおよびドレイン領
域6Dを自己整合的に形成する。次に、ゲート電極8を
陽極酸化すると、酸化タンタル(Ta2O5)の絶縁膜8
1が形成され、ゲート電極8が細らされてオフセット構
造が実現される(図3(b)図示)。
電極8を形成した後、同図(b)のように陽極酸化で酸
化タンタル(Ta2O5)の絶縁膜81を形成し、イオン
注入しても、同様にオフセット構造が得られる。
電極8をマスクとして低濃度のイオン注入を行ない、ソ
ース領域6Sとドレイン領域6Dをn-型とする。次
に、同図(b)のように、ゲート電極8を陽極酸化し、
酸化タンタル(Ta2O5)の絶縁膜81をマスクとして
高濃度のイオン注入をすると、n+型のソース領域6S
およびドレイン領域6Dとi型のソース領域6Sの間
に、n-型のライトリドープド領域6Lが介在されたL
DD構造が実現される。
ト構造およびLDD構造の形成を示したが、他の手法を
用いてもよい。例えば、画素部2の薄膜トランジスタに
ついてのみ、ゲート電極8の側壁にSiO2を残してイ
オン注入し、あるいはゲートマスクを有するゲート電極
をサイドエッチングでアンダーカットしてからイオン注
入し、オフセット構造やLDD構造としてもよい。但
し、陽極酸化の膜厚は印加電圧で自由にコントロールで
きるので、制御性に優れている。
クス基板では、画素部の薄膜トランジスタはオフセット
構造あるいはLDD構造とされるので、オフ電流の低減
が可能であり、これに対して、周辺回路部の薄膜トラン
ジスタは通常の構造(ゲート電極とソース、ドレイン領
域が整合または重なり合う構造)とされるので、オン電
流の低下を防止できる。このため、画素部の薄膜トラン
ジスタに要求される仕様と、周辺回路部の薄膜トランジ
スタに要求される仕様を同時に満足させることができ
る。
図である。
る。
例を示す図である。
の例を示す図である。
示す図である。
3)
製造方法
マトリクス基板は、基板上に、スイッチとしての薄膜ト
ランジスタを含む画素部と、薄膜トランジスタを含んで
構成された周辺回路部とが形成されるアクティブマトリ
クス基板の製造方法において、前記画素部の薄膜トラン
ジスタはオフセット構造とされ、前記周辺回路部の薄膜
トランジスタはソースおよびドレイン領域の端部と前記
ゲート電極の端部とが整合または重なり合う構造とされ
ていることを特徴とする。このような構成にする事によ
り、画素部の薄膜トランジスタのみがオフセット構造と
なり、オフリーク電流が低減される。また、本発明に係
るアクティブマトリクス基板の製造方法は、基板上に形
成される半導体薄膜上に絶縁膜を介してゲート電極を形
成し、該ゲート電極端部とソースおよびドレイン領域の
端部がオフセットするように前記半導体薄膜にソースお
よびドレイン領域を形成する工程を有し、前記周辺回路
部の薄膜トランジスタは、前記基板上に形成される半導
体薄膜上に絶縁膜を介してゲート電極を形成し、前記半
導体薄膜に形成されるソースおよびドレイン領域の端部
と前記ゲート電極の端部とが整合または重なり合う構造
となるように前記半導体薄膜にソースおよびドレイン領
域を形成する工程を有することを特徴とする。
ンジスタのゲート電極側面の酸化膜の下の前記半導体膜
にオフセット領域を形成するので、画素部の薄膜トラン
ジスタのみがオフセット構造とされ、オフリーク電流の
低減が可能である。これに対して、周辺回路部の薄膜ト
ランジスタは通常の構造(ゲート電極とソース、ドレイ
ン領域が整合または重なり合う構造)とされるので、オ
ン電流の低下を防止できる。
Claims (2)
- 【請求項1】 基板上に、スイッチとしての薄膜トラン
ジスタを含む画素部と、薄膜トランジスタを含んで構成
された周辺回路部とが形成されたアクティブマトリクス
基板において、 前記画素部の薄膜トランジスタはオフセット構造または
LDD構造とされ、前記周辺回路部の薄膜トランジスタ
はソースおよびドレイン領域の端部とゲート電極の端部
とが整合または重なり合う構造とされていることを特徴
とするアクティブマトリクス基板。 - 【請求項2】 前記周辺回路部と前記画素部の薄膜トラ
ンジスタの有するゲート電極が同一材料で構成され、前
記画素部の薄膜トランジスタのゲート電極のみが陽極酸
化されている請求項1記載のアクティブマトリクス基
板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002065966A JP3405352B2 (ja) | 2002-03-11 | 2002-03-11 | アクティブマトリクス基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002065966A JP3405352B2 (ja) | 2002-03-11 | 2002-03-11 | アクティブマトリクス基板及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35306399A Division JP3312617B2 (ja) | 1991-12-25 | 1999-12-13 | アクティブマトリクス基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002341386A true JP2002341386A (ja) | 2002-11-27 |
JP3405352B2 JP3405352B2 (ja) | 2003-05-12 |
Family
ID=19193097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002065966A Expired - Lifetime JP3405352B2 (ja) | 2002-03-11 | 2002-03-11 | アクティブマトリクス基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3405352B2 (ja) |
-
2002
- 2002-03-11 JP JP2002065966A patent/JP3405352B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3405352B2 (ja) | 2003-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2666103B2 (ja) | 薄膜半導体装置 | |
JPH05142577A (ja) | マトリクス回路駆動装置 | |
JPH0864824A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH07202217A (ja) | Ldd型の多結晶シリコン薄膜トランジスタおよびその製造方法 | |
JP3338481B2 (ja) | 液晶表示装置 | |
JP2003332581A (ja) | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板 | |
JP3548237B2 (ja) | 薄膜トランジスタ | |
JPH11233773A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH07263705A (ja) | 薄膜トランジスタ | |
JP2001085695A (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法および電気光学装置 | |
JP3072637B2 (ja) | アクティブマトリクス基板 | |
JPH11281997A (ja) | 回路基板、その製造方法および液晶表示装置 | |
JPH0722627A (ja) | 薄膜半導体装置及びアクティブマトリクス液晶表示装置 | |
JPH11233786A (ja) | 高耐圧薄膜トランジスタ及びその製造方法 | |
JPH11340474A (ja) | 薄膜トランジスタの製造方法 | |
JP4364697B2 (ja) | 半導体デバイスの製造方法 | |
JP2002341386A (ja) | アクティブマトリクス基板及びその製造方法 | |
JPH11214704A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3312617B2 (ja) | アクティブマトリクス基板の製造方法 | |
JP3391176B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2005072531A (ja) | 薄膜トランジスタを備えた装置およびその製造方法 | |
JP4353762B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
JP3177360B2 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |