JP2002123484A - バス・システム用の即時許可バス・アービタ - Google Patents
バス・システム用の即時許可バス・アービタInfo
- Publication number
- JP2002123484A JP2002123484A JP2001271825A JP2001271825A JP2002123484A JP 2002123484 A JP2002123484 A JP 2002123484A JP 2001271825 A JP2001271825 A JP 2001271825A JP 2001271825 A JP2001271825 A JP 2001271825A JP 2002123484 A JP2002123484 A JP 2002123484A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- master
- arbiter
- ahb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012546 transfer Methods 0.000 claims abstract description 43
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 abstract description 10
- 230000002093 peripheral effect Effects 0.000 description 26
- 241001522296 Erithacus rubecula Species 0.000 description 7
- 101710108416 Robin Proteins 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007616 round robin method Methods 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 高度マイクロ・コントローラ・バス構造シス
テム（ＡＭＢＡ）を改善して多重トランザクション・バ
ス・システムを実現する。 【解決手段】 本発明の即時許可バス・アービタ（３０
０）は多重トランザクション・バス・システムを実現す
る。バス・ブリッジは、２本の分離したバスを接続して
データの完全性を確保する手段であり、明確なマスタ・
スレーブ・プロトコルで定義され、通常は２個のアービ
タの使用に関係する。実システム時間の制約のために、
一次バス上のアービタは二次バス上のアービタとは別個
に動作をする必要がある。本発明は、主バス・マスタ
（３５１）がバス上で制御の即時許可を受けることを可
能にする主バス・アービタ（３００）を定義する。優先
度の低い他のマスタ（３５２，３５３，３５４）がバス
要求を行っても、この即時許可バス・アービタ（３０
０）は決してバスを渡さない。これにより、予測可能な
実時間転送が可能になる。
テム（ＡＭＢＡ）を改善して多重トランザクション・バ
ス・システムを実現する。 【解決手段】 本発明の即時許可バス・アービタ（３０
０）は多重トランザクション・バス・システムを実現す
る。バス・ブリッジは、２本の分離したバスを接続して
データの完全性を確保する手段であり、明確なマスタ・
スレーブ・プロトコルで定義され、通常は２個のアービ
タの使用に関係する。実システム時間の制約のために、
一次バス上のアービタは二次バス上のアービタとは別個
に動作をする必要がある。本発明は、主バス・マスタ
（３５１）がバス上で制御の即時許可を受けることを可
能にする主バス・アービタ（３００）を定義する。優先
度の低い他のマスタ（３５２，３５３，３５４）がバス
要求を行っても、この即時許可バス・アービタ（３０
０）は決してバスを渡さない。これにより、予測可能な
実時間転送が可能になる。
Description
【０００１】
【発明の属する技術分野】本発明の技術分野はコンピュ
ータ・システム内のデータ転送とデータ・バス・システ
ムである。
ータ・システム内のデータ転送とデータ・バス・システ
ムである。
【０００２】
【従来の技術】コンピュータ・システムが複雑になるに
従って、チップ内で、またチップから外部装置にまたは
その逆に、データを転送するのに多数のプロセッサや種
々の周辺装置を用いるのが普通になった。かかるシステ
ムの多くは、便利さと性能上の理由から、同種の装置の
間の通信を分離するバスの複数の集合を有する。複数バ
ス・システムは、分離したバスの間で整合的な、衝突の
ない通信を行うためのバス・コントローラを備えなけれ
ばならない。この目的のために、マイクロ・コントロー
ラを用いて、対象とするバスを所定の時刻にどの装置が
制御するかを決定するバス調停を行う。
従って、チップ内で、またチップから外部装置にまたは
その逆に、データを転送するのに多数のプロセッサや種
々の周辺装置を用いるのが普通になった。かかるシステ
ムの多くは、便利さと性能上の理由から、同種の装置の
間の通信を分離するバスの複数の集合を有する。複数バ
ス・システムは、分離したバスの間で整合的な、衝突の
ない通信を行うためのバス・コントローラを備えなけれ
ばならない。この目的のために、マイクロ・コントロー
ラを用いて、対象とするバスを所定の時刻にどの装置が
制御するかを決定するバス調停を行う。
【０００３】高性能のマイクロ・コントローラ設計用の
優れた標準バス・システムが出現した。「高度マイクロ
・コントローラ・バス構造システム」ＡＭＢＡがアドバ
ンストＲＩＳＣマシーンズ（ＡＲＭ）社（英国ケンブリ
ッジ）により定義され、１９９８年４月１４の米国特許
番号第５，７４０，４６１号に述べられている。ＣＩＳ
Ｃ種を用いるコンピュータ・システムは複雑な命令集合
コンピュータであって、全てのバージョンについて完全
に逆方向の互換性が要求される。これに対してＲＩＳＣ
（縮小命令集合コンピュータ）システムは、簡単な命令
集合で演算の効率を最大にするように設計されている。
ＲＩＳＣマシーンでも複雑な演算を行うが、それは簡単
な命令の組合わせを用いて行う。ＡＭＢＡ構造を形成す
るＡＲＭ社のＲＩＳＣマシーンはここで最も注目される
ものである。
優れた標準バス・システムが出現した。「高度マイクロ
・コントローラ・バス構造システム」ＡＭＢＡがアドバ
ンストＲＩＳＣマシーンズ（ＡＲＭ）社（英国ケンブリ
ッジ）により定義され、１９９８年４月１４の米国特許
番号第５，７４０，４６１号に述べられている。ＣＩＳ
Ｃ種を用いるコンピュータ・システムは複雑な命令集合
コンピュータであって、全てのバージョンについて完全
に逆方向の互換性が要求される。これに対してＲＩＳＣ
（縮小命令集合コンピュータ）システムは、簡単な命令
集合で演算の効率を最大にするように設計されている。
ＲＩＳＣマシーンでも複雑な演算を行うが、それは簡単
な命令の組合わせを用いて行う。ＡＭＢＡ構造を形成す
るＡＲＭ社のＲＩＳＣマシーンはここで最も注目される
ものである。
【０００４】
【発明が解決しようとする課題】標準ＡＭＢＡは２本の
主バスを有する。すなわち高性能ＡＨＢバスと、中程度
の性能の周辺バスＡＰＢである。ＡＨＢバスは主メモリ
・バスであって、ＲＡＭと外部メモリ・コントローラを
備える。この基本システムの規定では、大量のデータを
転送する高性能周辺装置が必要な場合は、この周辺装置
も高性能ＡＨＢバス上に置く。しかし、こうするとシス
テムの性能が低下する。なぜなら、周辺装置がバスを制
御しているときは、中央処理装置（ＣＰＵ）はメモリに
アクセスすることができないからである。
主バスを有する。すなわち高性能ＡＨＢバスと、中程度
の性能の周辺バスＡＰＢである。ＡＨＢバスは主メモリ
・バスであって、ＲＡＭと外部メモリ・コントローラを
備える。この基本システムの規定では、大量のデータを
転送する高性能周辺装置が必要な場合は、この周辺装置
も高性能ＡＨＢバス上に置く。しかし、こうするとシス
テムの性能が低下する。なぜなら、周辺装置がバスを制
御しているときは、中央処理装置（ＣＰＵ）はメモリに
アクセスすることができないからである。
【０００５】アドバンストＲＩＳＣマシーンズ社（ＡＲ
Ｍ）は効率的な調停方式を提案し、転送を分割して、Ｃ
ＰＵと高性能周辺装置が１つのＡＨＢバスのバス時間を
共用できるようにした。またＡＲＭは、分離のために第
２のバスを用い、単一アービタを用いることを提案し
た。この提案では、所定の時間に進行するトランザクシ
ョンは１つだけである。
Ｍ）は効率的な調停方式を提案し、転送を分割して、Ｃ
ＰＵと高性能周辺装置が１つのＡＨＢバスのバス時間を
共用できるようにした。またＡＲＭは、分離のために第
２のバスを用い、単一アービタを用いることを提案し
た。この提案では、所定の時間に進行するトランザクシ
ョンは１つだけである。
【０００６】
【課題を解決するための手段】本発明の即時許可バス・
アービタは多重トランザクション・バス・システムの実
現の一部である。これはＡＲＭのＡＨＢバスを拡張する
のに用いられる。バス・ブリッジを設け、２本の分離し
たＡＨＢ型バスを接続してデータの完全性を確保する手
段とする。これらのバスは、一方はＣＰＵの支援、他方
は単一周辺装置による大量のデータ転送の支援、という
異なる特性を有するので、バス・ブリッジは明確なマス
タ・スレーブ・プロトコルで定義される。バス・ブリッ
ジは通常は２個のアービタの使用に関係する。実システ
ム時間の制約のために、一次バス上のアービタは二次バ
ス上のアービタとは別個に動作をする必要がある。
アービタは多重トランザクション・バス・システムの実
現の一部である。これはＡＲＭのＡＨＢバスを拡張する
のに用いられる。バス・ブリッジを設け、２本の分離し
たＡＨＢ型バスを接続してデータの完全性を確保する手
段とする。これらのバスは、一方はＣＰＵの支援、他方
は単一周辺装置による大量のデータ転送の支援、という
異なる特性を有するので、バス・ブリッジは明確なマス
タ・スレーブ・プロトコルで定義される。バス・ブリッ
ジは通常は２個のアービタの使用に関係する。実システ
ム時間の制約のために、一次バス上のアービタは二次バ
ス上のアービタとは別個に動作をする必要がある。
【０００７】本発明は、主バス・マスタが総称(generi
c)ＡＨＢバスの制御の即時許可を受けることを可能にす
るバス・アービタを定義する。優先度の低い他のマスタ
がバス要求を行っても、この即時許可バス・アービタは
決してバスを渡さない。これにより、予測可能な実時間
データ転送が可能になる。
c)ＡＨＢバスの制御の即時許可を受けることを可能にす
るバス・アービタを定義する。優先度の低い他のマスタ
がバス要求を行っても、この即時許可バス・アービタは
決してバスを渡さない。これにより、予測可能な実時間
データ転送が可能になる。
【０００８】
【発明の実施の形態】本発明の多重トランザクション高
度高性能バス・システム（ＭＴＡＨＢ）は、アドバンス
トＲＩＳＣマシーンズ社（ＡＲＭ）のマイクロ・コント
ローラ・バス構造ＡＭＢＡの改良である。ＡＭＢＡマシ
ーンは、ＡＲＭプロセッサと呼ぶＲＩＳＣプロセッサを
用いる。アドバンストＲＩＳＣマシーンズ社（英国ケン
ブリッジ）は１９９８年４月１４に米国特許番号第５，
７４０，４６１号を取得しており、この特許にこのクラ
スのマシーンが詳細に説明されている。後で示すよう
に、本発明に用いられる方式は適用範囲が一層広く、多
重バス構造を有する種々の多プロセッサ・システムに用
いることが可能である。
度高性能バス・システム（ＭＴＡＨＢ）は、アドバンス
トＲＩＳＣマシーンズ社（ＡＲＭ）のマイクロ・コント
ローラ・バス構造ＡＭＢＡの改良である。ＡＭＢＡマシ
ーンは、ＡＲＭプロセッサと呼ぶＲＩＳＣプロセッサを
用いる。アドバンストＲＩＳＣマシーンズ社（英国ケン
ブリッジ）は１９９８年４月１４に米国特許番号第５，
７４０，４６１号を取得しており、この特許にこのクラ
スのマシーンが詳細に説明されている。後で示すよう
に、本発明に用いられる方式は適用範囲が一層広く、多
重バス構造を有する種々の多プロセッサ・システムに用
いることが可能である。
【０００９】図１はＡＭＢＡ標準を示すＡＭＢＡは２本
の主バス、すなわち、高度高性能バス（ＡＨＢ）１００
と、中程度の性能の高度周辺装置バス（ＡＰＢ）１２０
とを有する。ＡＨＢバス１００は主メモリ・バスであっ
て、ＣＰＵ対高度高性能メモリ・バス・インターフェー
ス１０６を介してＣＰＵ１０１と、ランダム・アクセス
・メモリ（ＲＡＭ）１０７と、リード・オンリー・メモ
リ（ＲＯＭ）１０８と外部メモリ・インターフェース
（ＥＭＩ）コントローラ１０２とを結合する。また図１
は、これもＡＨＢバス１００に結合する第２のマスタ装
置である直接メモリ・アクセス（ＤＭＡ）ユニット１０
３を示す。２台のマスタ（ＣＰＵ１０１とＤＭＡ１０
３）の間のバス・アクセスの調停はＭバス・アービタ１
１０が行う。Ｍバス・アービタ１１０は、Ｍバス・デコ
ーダ１１１と選択線１１２を介して種々のスレーブ装置
へのアクセスを制御する。この基本システム規定では、
大量のデータを転送するのに必要な高性能周辺装置が必
要な場合は、この周辺装置も高性能ＡＨＢバス１００上
に置く。図１はかかる高性能周辺装置１３０を示す。こ
の高性能周辺装置１３０をＡＨＢバス１００上に置く
と、システム性能が低下する。なぜなら、高性能周辺装
置１３０がＡＨＢバス１００を制御しているときは、Ｃ
ＰＵ１０１とＤＭＡ１０３はメモリにアクセスすること
ができないからである。ＡＲＭは、ＣＰＵ１０１とＤＭ
Ａ１０３と高性能周辺装置１３０が単一ＡＨＢバス１０
０のバス時間を共用することが可能な効率的な調停方式
と分割転送を提案した。
の主バス、すなわち、高度高性能バス（ＡＨＢ）１００
と、中程度の性能の高度周辺装置バス（ＡＰＢ）１２０
とを有する。ＡＨＢバス１００は主メモリ・バスであっ
て、ＣＰＵ対高度高性能メモリ・バス・インターフェー
ス１０６を介してＣＰＵ１０１と、ランダム・アクセス
・メモリ（ＲＡＭ）１０７と、リード・オンリー・メモ
リ（ＲＯＭ）１０８と外部メモリ・インターフェース
（ＥＭＩ）コントローラ１０２とを結合する。また図１
は、これもＡＨＢバス１００に結合する第２のマスタ装
置である直接メモリ・アクセス（ＤＭＡ）ユニット１０
３を示す。２台のマスタ（ＣＰＵ１０１とＤＭＡ１０
３）の間のバス・アクセスの調停はＭバス・アービタ１
１０が行う。Ｍバス・アービタ１１０は、Ｍバス・デコ
ーダ１１１と選択線１１２を介して種々のスレーブ装置
へのアクセスを制御する。この基本システム規定では、
大量のデータを転送するのに必要な高性能周辺装置が必
要な場合は、この周辺装置も高性能ＡＨＢバス１００上
に置く。図１はかかる高性能周辺装置１３０を示す。こ
の高性能周辺装置１３０をＡＨＢバス１００上に置く
と、システム性能が低下する。なぜなら、高性能周辺装
置１３０がＡＨＢバス１００を制御しているときは、Ｃ
ＰＵ１０１とＤＭＡ１０３はメモリにアクセスすること
ができないからである。ＡＲＭは、ＣＰＵ１０１とＤＭ
Ａ１０３と高性能周辺装置１３０が単一ＡＨＢバス１０
０のバス時間を共用することが可能な効率的な調停方式
と分割転送を提案した。
【００１０】またＡＲＭは分離のために第２のバスを用
い、単一アービタを用いることを提案した。図１に示す
ように、この第２のバスを高度周辺装置バス（ＡＰＢ）
１２０と呼ぶ。ＡＰＢバス１２０はＡＨＢバス１００と
同様に動作する。ＡＰＢバス１２０は、ＡＨＢ・ＡＰＢ
バス・ブリッジ１０９を介してＡＨＢバス１００に接続
する。ＡＨＢ・ＡＰＢバス・ブリッジ１０９はＡＨＢバ
ス１００のスレーブである。１個のＭバス・アービタ１
１０を持つ２本のバス・システムの有用性は限られる。
なぜなら、これにより所定の時間に進行するトランザク
ションは１つだけだからである。注意すべきであるが、
メモリと高性能周辺装置１３０を含む全ての高性能装置
はＡＨＢバス１００上にある。ＵＡＲＴ１１５、タイマ
１１６、キーパッド１１７、周辺装置１２１乃至１２２
などの中程度の性能の周辺装置は全て周辺バス１２０上
にある。
い、単一アービタを用いることを提案した。図１に示す
ように、この第２のバスを高度周辺装置バス（ＡＰＢ）
１２０と呼ぶ。ＡＰＢバス１２０はＡＨＢバス１００と
同様に動作する。ＡＰＢバス１２０は、ＡＨＢ・ＡＰＢ
バス・ブリッジ１０９を介してＡＨＢバス１００に接続
する。ＡＨＢ・ＡＰＢバス・ブリッジ１０９はＡＨＢバ
ス１００のスレーブである。１個のＭバス・アービタ１
１０を持つ２本のバス・システムの有用性は限られる。
なぜなら、これにより所定の時間に進行するトランザク
ションは１つだけだからである。注意すべきであるが、
メモリと高性能周辺装置１３０を含む全ての高性能装置
はＡＨＢバス１００上にある。ＵＡＲＴ１１５、タイマ
１１６、キーパッド１１７、周辺装置１２１乃至１２２
などの中程度の性能の周辺装置は全て周辺バス１２０上
にある。
【００１１】図２は、本発明に用いられる多重トランザ
クション高度高性能バス・システム（ＭＴＡＨＢ）を示
す。ＭＴＡＨＢは２本のＡＨＢ型バスを用いる。すなわ
ち、メモリ・バスとして確保するＡＨＢバス２００と、
高速データ転送バスとして設けるＨＴＢバス２３０であ
る。ＡＨＢバス２００はＡＨＢバス・アービタ／デコー
ダ２１４を有し、ＨＴＢバス２３０はＨＴＢバス・アー
ビタ／デコーダ２１６を有する。ＡＨＢバス２００とＨ
ＴＢバス２３０の間の通信はＡＨＢ・ＨＴＢバス・ブリ
ッジ２１５を介して行う。ＡＨＢ・ＨＴＢバス・ブリッ
ジ２１５は、単にＡＨＢバス２００とＨＴＢバス２３０
を分離するためのものではない。ＡＨＢ・ＨＴＢバス・
ブリッジ２１５は、２本の高性能バスの間の効率的な通
信も可能にする。この点において、ＭＴＡＨＢは３つの
主な機能を有する。１． ＨＴＢバス２３０への書込み
中にＣＰＵ２０１が機能停止する回数を減らす書込みバ
ッファ。２． ＨＴＢバス２３０の読取り時間が長すぎ
る場合はＣＰＵ２０１のタスクを変更させるタイムアウ
ト・カウンタ。３． バス・マスタ装置に必要な一組の
制御レジスタと制御論理。
クション高度高性能バス・システム（ＭＴＡＨＢ）を示
す。ＭＴＡＨＢは２本のＡＨＢ型バスを用いる。すなわ
ち、メモリ・バスとして確保するＡＨＢバス２００と、
高速データ転送バスとして設けるＨＴＢバス２３０であ
る。ＡＨＢバス２００はＡＨＢバス・アービタ／デコー
ダ２１４を有し、ＨＴＢバス２３０はＨＴＢバス・アー
ビタ／デコーダ２１６を有する。ＡＨＢバス２００とＨ
ＴＢバス２３０の間の通信はＡＨＢ・ＨＴＢバス・ブリ
ッジ２１５を介して行う。ＡＨＢ・ＨＴＢバス・ブリッ
ジ２１５は、単にＡＨＢバス２００とＨＴＢバス２３０
を分離するためのものではない。ＡＨＢ・ＨＴＢバス・
ブリッジ２１５は、２本の高性能バスの間の効率的な通
信も可能にする。この点において、ＭＴＡＨＢは３つの
主な機能を有する。１． ＨＴＢバス２３０への書込み
中にＣＰＵ２０１が機能停止する回数を減らす書込みバ
ッファ。２． ＨＴＢバス２３０の読取り時間が長すぎ
る場合はＣＰＵ２０１のタスクを変更させるタイムアウ
ト・カウンタ。３． バス・マスタ装置に必要な一組の
制御レジスタと制御論理。
【００１２】ＡＨＢバス２００はメモリに密接に関係す
るブロックをスレーブとして持つだけでなく、ＡＰＢバ
ス２２０に対するＡＨＢ・ＡＰＢバス・ブリッジ２０９
とＨＴＢバス２３０に対するＡＨＢ・ＨＴＢバス・ブリ
ッジ２１５を持たなければならない。図１の場合と同様
にして、ＡＰＢバス２２０は中程度の性能の周辺装置２
２１乃至２２２に接続する。ＨＴＢバス２３０は、バス
・スレーブ周辺装置２３１乃至２３２と、バス・マスタ
周辺装置２３３と、ＲＡＭ２３５を含む。ＨＴＢバス２
３０は２個のバス・マスタ、すなわち、高優先度データ
転送バス・マスタ周辺装置２３３とＡＨＢ・ＨＴＢバス
・ブリッジ２１５だけを支援する。更に別のバス・マス
タが必要な場合は、ＡＨＢバス２００上に接続するスレ
ーブとして、別のＡＨＢ・ＨＴＢバス・ブリッジを用い
て別のＨＴＢバスを追加することができる。
るブロックをスレーブとして持つだけでなく、ＡＰＢバ
ス２２０に対するＡＨＢ・ＡＰＢバス・ブリッジ２０９
とＨＴＢバス２３０に対するＡＨＢ・ＨＴＢバス・ブリ
ッジ２１５を持たなければならない。図１の場合と同様
にして、ＡＰＢバス２２０は中程度の性能の周辺装置２
２１乃至２２２に接続する。ＨＴＢバス２３０は、バス
・スレーブ周辺装置２３１乃至２３２と、バス・マスタ
周辺装置２３３と、ＲＡＭ２３５を含む。ＨＴＢバス２
３０は２個のバス・マスタ、すなわち、高優先度データ
転送バス・マスタ周辺装置２３３とＡＨＢ・ＨＴＢバス
・ブリッジ２１５だけを支援する。更に別のバス・マス
タが必要な場合は、ＡＨＢバス２００上に接続するスレ
ーブとして、別のＡＨＢ・ＨＴＢバス・ブリッジを用い
て別のＨＴＢバスを追加することができる。
【００１３】好ましい実施の形態では、本発明の即時許
可バス・アービタは多重トランザクション高度マイクロ
・コントローラ・バス構造ＭＴＡＨＢと共に用いられ
る。後で示すように、即時許可バス・アービタ方式は適
用範囲が広く、多重バス構造を有する種々の多プロセッ
サ・システムに用いることができる。
可バス・アービタは多重トランザクション高度マイクロ
・コントローラ・バス構造ＭＴＡＨＢと共に用いられ
る。後で示すように、即時許可バス・アービタ方式は適
用範囲が広く、多重バス構造を有する種々の多プロセッ
サ・システムに用いることができる。
【００１４】ＡＭＢＡ仕様はＡＨＢバス調停方式を規定
していない。これは、或る範囲の可能性を採用できるよ
うな自由度を有する方が良いという明らかな意図がこの
仕様にあったからである。調停に用いられる従来の方法
の１つはラウンド・ロビン方式を用いることである。こ
の方式は一度に１個のマスタにバスの制御を許可する方
式で、マスタは最初から最後まで移ってまた最初に戻る
が、各マスタははっきりした優先権を持たない。別の方
法では、活動停止条件があるときは最後に用いたマスタ
に優先権を与える。この考え方の根拠は、或るプロセス
が発生したが何らかの理由で速度が遅くなったときまた
は停止したとき、次にバスを必要とするのは恐らく最後
に作業していたマスタである、ということである。最後
に、従来の調停の方法は特に定義されたランダム・プロ
セスであろう。
していない。これは、或る範囲の可能性を採用できるよ
うな自由度を有する方が良いという明らかな意図がこの
仕様にあったからである。調停に用いられる従来の方法
の１つはラウンド・ロビン方式を用いることである。こ
の方式は一度に１個のマスタにバスの制御を許可する方
式で、マスタは最初から最後まで移ってまた最初に戻る
が、各マスタははっきりした優先権を持たない。別の方
法では、活動停止条件があるときは最後に用いたマスタ
に優先権を与える。この考え方の根拠は、或るプロセス
が発生したが何らかの理由で速度が遅くなったときまた
は停止したとき、次にバスを必要とするのは恐らく最後
に作業していたマスタである、ということである。最後
に、従来の調停の方法は特に定義されたランダム・プロ
セスであろう。
【００１５】図３は、要求があると直ぐ主マスタにバス
の制御を確実に与えるのに用いられる、好ましい実施の
形態の即時許可バス・アービタ３００を示す。この好ま
しい実施の形態の例はラウンド・ロビン型のアービタを
用いる。４個のマスタを用い、その中の１個が主マスタ
である。即時許可バス・アービタ３００は２つの主要ブ
ロックである調停制御論理３０９と状態機械３１０を含
む。図４は調停制御論理３０９の詳細を示す。この調停
制御論理３０９はバス・マスタ３５１，３５２，３５
３，３５４毎に１個の許可論理ブロック３４１，３４
２，３４３，３４４をそれぞれ含む。バス・マスタＡ３
５１は主マスタである。各バス・マスタ３５１，３５
２，３５３，３５４は、まず各ＨＲｅｑｕｅｓｔ信号３
０１，３０２，３０３，３０４を通して即時許可バス・
アービタ３００にインターフェースする。状態機械３１
０は各マスタを順に逐次選択し（ラウンド・ロビン方
式）、ＨＳｅｌｅｃｔ信号３３１，３３２，３３３，３
３４をそれぞれのＨＧｒａｎｔＡ論理３４１、ＨＧｒａ
ｎｔＢ論理３４２、ＨＧｒａｎｔＣ論理３４３、ＨＧｒ
ａｎｔＤ論理３４４に送る（図４）。
の制御を確実に与えるのに用いられる、好ましい実施の
形態の即時許可バス・アービタ３００を示す。この好ま
しい実施の形態の例はラウンド・ロビン型のアービタを
用いる。４個のマスタを用い、その中の１個が主マスタ
である。即時許可バス・アービタ３００は２つの主要ブ
ロックである調停制御論理３０９と状態機械３１０を含
む。図４は調停制御論理３０９の詳細を示す。この調停
制御論理３０９はバス・マスタ３５１，３５２，３５
３，３５４毎に１個の許可論理ブロック３４１，３４
２，３４３，３４４をそれぞれ含む。バス・マスタＡ３
５１は主マスタである。各バス・マスタ３５１，３５
２，３５３，３５４は、まず各ＨＲｅｑｕｅｓｔ信号３
０１，３０２，３０３，３０４を通して即時許可バス・
アービタ３００にインターフェースする。状態機械３１
０は各マスタを順に逐次選択し（ラウンド・ロビン方
式）、ＨＳｅｌｅｃｔ信号３３１，３３２，３３３，３
３４をそれぞれのＨＧｒａｎｔＡ論理３４１、ＨＧｒａ
ｎｔＢ論理３４２、ＨＧｒａｎｔＣ論理３４３、ＨＧｒ
ａｎｔＤ論理３４４に送る（図４）。
【００１６】まず、どのマスタもバスを活動的に制御し
ていないと仮定する。任意の１個のバス・マスタＸがそ
の対応するＨＲｅｑｕｅｓｔ信号３０１，３０２，３０
３，３０４を活動状態にしてバス要求を出した場合、対
応するＨＳｅｌｅｃｔ信号３３１，３３２，３３３，３
３４がラウンド・ロビン・カウンタ状態の自分の順番に
活動状態になると、この要求は実行される。
ていないと仮定する。任意の１個のバス・マスタＸがそ
の対応するＨＲｅｑｕｅｓｔ信号３０１，３０２，３０
３，３０４を活動状態にしてバス要求を出した場合、対
応するＨＳｅｌｅｃｔ信号３３１，３３２，３３３，３
３４がラウンド・ロビン・カウンタ状態の自分の順番に
活動状態になると、この要求は実行される。
【００１７】例えば、図３のバス・マスタＣ３５３で表
される非主マスタがバス制御の要求を行うと、信号ＨＲ
ｅｑｕｅｓｔＣ３０３が活動状態になる。例えば、他の
バス・マスタＤ３５４が現在制御している場合はそのＨ
ＬｏｃｋＤ信号３１４が活動状態であって、バス・マス
タＣ３５３を処理する状態にカウンタが循環することを
禁じる。
される非主マスタがバス制御の要求を行うと、信号ＨＲ
ｅｑｕｅｓｔＣ３０３が活動状態になる。例えば、他の
バス・マスタＤ３５４が現在制御している場合はそのＨ
ＬｏｃｋＤ信号３１４が活動状態であって、バス・マス
タＣ３５３を処理する状態にカウンタが循環することを
禁じる。
【００１８】他のマスタが関係する他の活動状態の転送
プロセスがない場合は、状態機械３１０は状態を順に循
環して、活動的なＨＳｅｌｅｃｔＣ３３３をＨＧｒａｎ
ｔＣ論理３４３に与え、ＨＧｒａｎｔＣ信号３２３は活
動状態になる。これによりバス・マスタＣ３５３は活動
状態のＨＬｏｃｋＣ信号３１３をカウンタ制御論理３４
８（図４）に返し、バス・マスタＣ３５３がバスを制御
することを表明する。この時点でバス・マスタＣ３５３
はＨＲｅｑｕｅｓｔＣ信号３０３を非活動状態に戻す。
転送が完了するまでＨＧｒａｎｔＣ信号３２３は活動状
態のままである。活動状態のＨＬｏｃｋＣ信号３１３に
応じてカウンタ制御論理３４８は活動し、禁止信号をカ
ウンタ・デコーダ・ブロック３４９に与えてカウンタの
活動を禁止し、ＨＳｅｌｅｃｔ信号３３２、３３３、３
３４を凍結する。バス・マスタＣ３５３がそのデータ転
送プロセスを完了すると、ＨＬｏｃｋＣ信号３１３を非
活動状態にする。カウンタ制御論理３４８はもうカウン
タ・デコーダ・ブロック３４９を禁止しないので、カウ
ンタ・デコーダ・ブロック３４９はラウンド・ロビン活
動を再開する。カウンタ・インターフェース３４７によ
りＨＧｒａｎｔＣ信号３２３は非活動状態になる。これ
により、即時許可バス・アービタ３００は他のバスを許
可する準備ができる。
プロセスがない場合は、状態機械３１０は状態を順に循
環して、活動的なＨＳｅｌｅｃｔＣ３３３をＨＧｒａｎ
ｔＣ論理３４３に与え、ＨＧｒａｎｔＣ信号３２３は活
動状態になる。これによりバス・マスタＣ３５３は活動
状態のＨＬｏｃｋＣ信号３１３をカウンタ制御論理３４
８（図４）に返し、バス・マスタＣ３５３がバスを制御
することを表明する。この時点でバス・マスタＣ３５３
はＨＲｅｑｕｅｓｔＣ信号３０３を非活動状態に戻す。
転送が完了するまでＨＧｒａｎｔＣ信号３２３は活動状
態のままである。活動状態のＨＬｏｃｋＣ信号３１３に
応じてカウンタ制御論理３４８は活動し、禁止信号をカ
ウンタ・デコーダ・ブロック３４９に与えてカウンタの
活動を禁止し、ＨＳｅｌｅｃｔ信号３３２、３３３、３
３４を凍結する。バス・マスタＣ３５３がそのデータ転
送プロセスを完了すると、ＨＬｏｃｋＣ信号３１３を非
活動状態にする。カウンタ制御論理３４８はもうカウン
タ・デコーダ・ブロック３４９を禁止しないので、カウ
ンタ・デコーダ・ブロック３４９はラウンド・ロビン活
動を再開する。カウンタ・インターフェース３４７によ
りＨＧｒａｎｔＣ信号３２３は非活動状態になる。これ
により、即時許可バス・アービタ３００は他のバスを許
可する準備ができる。
【００１９】主マスタ（この例ではバス・マスタＡ３５
１）がＨＲｅｑｕｅｓｔＡ信号３０１を表明してバス制
御を要求したと仮定する。ＨＲｅｑｕｅｓｔＡ信号３０
１は通常の方法でＨＧｒａｎｔＡ論理３４１に進む。Ｈ
ＲｅｑｕｅｓｔＡ信号３０１はＨＧｒａｎｔＢ論理３４
２、ＨＧｒａｎｔＣ論理３４３、ＨＧｒａｎｔＤ論理３
４４にも進み、状態機械３１０がラウンド・ロビン・ア
ルゴリズムに基づいてバス・マスタＢ３５２、バス・マ
スタＣ３５３、バス・マスタＤ３５４の中の１個をすで
に選択していても、可能なバス制御がそれに移るのを禁
じる。
１）がＨＲｅｑｕｅｓｔＡ信号３０１を表明してバス制
御を要求したと仮定する。ＨＲｅｑｕｅｓｔＡ信号３０
１は通常の方法でＨＧｒａｎｔＡ論理３４１に進む。Ｈ
ＲｅｑｕｅｓｔＡ信号３０１はＨＧｒａｎｔＢ論理３４
２、ＨＧｒａｎｔＣ論理３４３、ＨＧｒａｎｔＤ論理３
４４にも進み、状態機械３１０がラウンド・ロビン・ア
ルゴリズムに基づいてバス・マスタＢ３５２、バス・マ
スタＣ３５３、バス・マスタＤ３５４の中の１個をすで
に選択していても、可能なバス制御がそれに移るのを禁
じる。
【００２０】非主バス・マスタがすでにＨＴＢバス２３
０を制御している場合は、対応するＨＧｒａｎｔＢ論理
３４２、ＨＧｒａｎｔＣ論理３４３、ＨＧｒａｎｔＤ論
理３４４にＨＲｅｑｕｅｓｔＡ信号３０１が発生すると
その制御を停止させる。即時許可バス・アービタ３００
が処理する非主バス・マスタ３５２，３５３，３５４は
転送活動を中止して、正常なＨＲｅｑｕｅｓｔ信号によ
り制御を回復するまでは中止の状態を記憶する。状態機
械３１０は主バス・マスタＡ３５１の即時許可要求によ
り活動してその状態を循環し、活動状態のＨＳｅｌｅｃ
ｔＡ信号３３１をＨＧｒａｎｔＡ論理３４１に与える。
これによりＨＧｒａｎｔＡ信号３２１は活動状態にな
り、主バス・マスタＡ３５１はＨＬｏｃｋＡ信号３１１
をカウンタ制御論理３４８に返す。これはバス・マスタ
Ａ３５１がＨＴＢバス２３０の制御を行うことを表明す
る。カウンタ制御論理３４８は該当する制御をカウンタ
・デコーダ・ブロック３４９に与え、カウンタの活動を
禁止し、各ＨＳｅｌｅｃｔ信号を凍結する。主バス・マ
スタＡ３５１がデータ転送を完了すると、ＨＬｏｃｋＡ
信号３１１は非活動状態になり、ラウンド・ロビン活動
が再開する。
０を制御している場合は、対応するＨＧｒａｎｔＢ論理
３４２、ＨＧｒａｎｔＣ論理３４３、ＨＧｒａｎｔＤ論
理３４４にＨＲｅｑｕｅｓｔＡ信号３０１が発生すると
その制御を停止させる。即時許可バス・アービタ３００
が処理する非主バス・マスタ３５２，３５３，３５４は
転送活動を中止して、正常なＨＲｅｑｕｅｓｔ信号によ
り制御を回復するまでは中止の状態を記憶する。状態機
械３１０は主バス・マスタＡ３５１の即時許可要求によ
り活動してその状態を循環し、活動状態のＨＳｅｌｅｃ
ｔＡ信号３３１をＨＧｒａｎｔＡ論理３４１に与える。
これによりＨＧｒａｎｔＡ信号３２１は活動状態にな
り、主バス・マスタＡ３５１はＨＬｏｃｋＡ信号３１１
をカウンタ制御論理３４８に返す。これはバス・マスタ
Ａ３５１がＨＴＢバス２３０の制御を行うことを表明す
る。カウンタ制御論理３４８は該当する制御をカウンタ
・デコーダ・ブロック３４９に与え、カウンタの活動を
禁止し、各ＨＳｅｌｅｃｔ信号を凍結する。主バス・マ
スタＡ３５１がデータ転送を完了すると、ＨＬｏｃｋＡ
信号３１１は非活動状態になり、ラウンド・ロビン活動
が再開する。
【００２１】ＨＴＢバス周辺装置をトリガする事象がＣ
ＰＵ２０１の外部で起こる実時間応用では、ＨＴＢバス
周辺装置からその宛先（別の周辺装置またはメモリ）に
データを迅速に確実に転送する優先度方式を作らなけれ
ばならない。総称ＡＨＢバス調停に特有の非決定的挙動
のために、ＨＴＢバス・アービタ／デコーダ２１６は必
ず最高のチャンネル上の周辺装置にＨＴＢバス２３０を
許可する。この例では、それは主バス・マスタＡ３５１
である。ＡＨＢ・ＨＴＢバス・ブリッジ２１５がＨＴＢ
バス２３０を制御していても、主バス・マスタＡ３５１
が制御を要求した場合は、ＨＴＢバス・アービタ／デコ
ーダ２１６は現在のＡＨＢ・ＨＴＢ動作を中止して、主
バス・マスタ３５１に制御を許可する。ＡＨＢ・ＨＴＢ
バス・ブリッジ２１５は書込みバッファに書き込み中ま
たは読取り中は、タイムアウト・カウンタを起動するこ
とにより機能停止動作を処理する。
ＰＵ２０１の外部で起こる実時間応用では、ＨＴＢバス
周辺装置からその宛先（別の周辺装置またはメモリ）に
データを迅速に確実に転送する優先度方式を作らなけれ
ばならない。総称ＡＨＢバス調停に特有の非決定的挙動
のために、ＨＴＢバス・アービタ／デコーダ２１６は必
ず最高のチャンネル上の周辺装置にＨＴＢバス２３０を
許可する。この例では、それは主バス・マスタＡ３５１
である。ＡＨＢ・ＨＴＢバス・ブリッジ２１５がＨＴＢ
バス２３０を制御していても、主バス・マスタＡ３５１
が制御を要求した場合は、ＨＴＢバス・アービタ／デコ
ーダ２１６は現在のＡＨＢ・ＨＴＢ動作を中止して、主
バス・マスタ３５１に制御を許可する。ＡＨＢ・ＨＴＢ
バス・ブリッジ２１５は書込みバッファに書き込み中ま
たは読取り中は、タイムアウト・カウンタを起動するこ
とにより機能停止動作を処理する。
【００２２】図２において、通常ＨＴＢバス２３０上に
ある可能なマスタは２個、すなわち、１個の主バス・マ
スタ２３３とＡＨＢ・ＨＴＢバス・ブリッジ２１５だけ
である。主バス・マスタ２３３はより高い優先権を占
め、ＡＨＢ・ＨＴＢバス・ブリッジ２１５はより低い優
先権を占める。
ある可能なマスタは２個、すなわち、１個の主バス・マ
スタ２３３とＡＨＢ・ＨＴＢバス・ブリッジ２１５だけ
である。主バス・マスタ２３３はより高い優先権を占
め、ＡＨＢ・ＨＴＢバス・ブリッジ２１５はより低い優
先権を占める。
【００２３】重要なことは、実時間の場合に調停機能を
失うことがないように、通常は１個のマスタに高い優先
権を与える必要がある。このＨＴＢバス・マスタは主Ｈ
ＴＢバス・マスタ（ＤＨＴＢＭ）である。ＤＨＴＢＭが
所定の時刻にバスを制御している場合は、自分がデータ
を転送し全ての他のプロセスが待っている間は決して制
御を渡さない。ＤＨＴＢＭがバスを要求すると直ぐ制御
が与えられ、ＡＨＢ・ＨＴＢバス・ブリッジ２１６のプ
ロセスを強制的に中止させる。或るモジュールには或る
実時間制約がある。したがって、特有の非決定的バス調
停を唯一の規則としておくと、実時間システム全体に負
の影響を与える可能性がある。
失うことがないように、通常は１個のマスタに高い優先
権を与える必要がある。このＨＴＢバス・マスタは主Ｈ
ＴＢバス・マスタ（ＤＨＴＢＭ）である。ＤＨＴＢＭが
所定の時刻にバスを制御している場合は、自分がデータ
を転送し全ての他のプロセスが待っている間は決して制
御を渡さない。ＤＨＴＢＭがバスを要求すると直ぐ制御
が与えられ、ＡＨＢ・ＨＴＢバス・ブリッジ２１６のプ
ロセスを強制的に中止させる。或るモジュールには或る
実時間制約がある。したがって、特有の非決定的バス調
停を唯一の規則としておくと、実時間システム全体に負
の影響を与える可能性がある。
【００２４】以上の説明に関して更に以下の項を開示す
る。 （１） データ転送システムであって、複数の第1のバ
ス装置であって、少なくとも１個の第1のバス装置はデ
ータを与えることが可能な第1のバス・データ供給装置
であり、少なくとも１個の第1のバス装置はデータを受
信することが可能な第1のバス・データ受信装置であ
り、少なくとも１個の第1のバス装置はデータ転送を要
求し制御することが可能な第1のバス・マスタ装置であ
る、複数の第1のバス装置と、前記複数の第1のバス装置
にそれぞれ接続し、第1のバス・マスタ装置の制御の下
に第1のバス・データ供給装置から第1のバス・データ受
信装置にデータを転送することが可能な、第1のデータ
バスと、複数の第２のバス装置であって、少なくとも１
個の第２のバス装置はデータを与えることが可能な第２
のバス・データ供給装置であり、少なくとも１個の第２
のバス装置はデータを受信することが可能な第２のバス
・データ受信装置であり、複数の第２のバス装置はそれ
ぞれデータ転送を要求し制御することが可能な第２のバ
ス・マスタ装置であり、前記複数の第２のバス装置の所
定の１個は主第２バス・マスタ装置である、複数の第２
のバス装置と、前記複数の第２のバス装置にそれぞれ接
続し、第２のバス・マスタ装置の制御の下に第２のバス
・データ供給装置から第２のバス・データ受信装置にデ
ータを転送することが可能な、第２のデータバスと、前
記第１のデータ・バスと前記第２のデータ・バスに接続
するバス・ブリッジであって、前記第１のバスにデータ
を与え、前記第１のバスからデータを受信し、前記第２
のバスにデータを与え、前記第２のバスからデータを受
信することが可能であり、前記第１のバス上でデータ転
送を制御することが不可能であり、前記第２のバス上で
データ転送を制御することが可能である、バス・ブリッ
ジと、第２のバス・アービタであって、前記少なくとも
１個の第２のバス・マスタ装置と前記第２のバスと前記
バス・ブリッジにそれぞれ接続し、各第２のバス・マス
タと前記バス・ブリッジを含む装置の集合の１つだけに
前記第１のバス上のデータ転送の制御を許可し、要求が
あると直ちに前記主第２バス・マスタにデータ転送の制
御を許可し、別の第２のバス・マスタが制御するデータ
転送を全て中断する、第２のバス・アービタと、を備え
るデータ転送システム。
る。 （１） データ転送システムであって、複数の第1のバ
ス装置であって、少なくとも１個の第1のバス装置はデ
ータを与えることが可能な第1のバス・データ供給装置
であり、少なくとも１個の第1のバス装置はデータを受
信することが可能な第1のバス・データ受信装置であ
り、少なくとも１個の第1のバス装置はデータ転送を要
求し制御することが可能な第1のバス・マスタ装置であ
る、複数の第1のバス装置と、前記複数の第1のバス装置
にそれぞれ接続し、第1のバス・マスタ装置の制御の下
に第1のバス・データ供給装置から第1のバス・データ受
信装置にデータを転送することが可能な、第1のデータ
バスと、複数の第２のバス装置であって、少なくとも１
個の第２のバス装置はデータを与えることが可能な第２
のバス・データ供給装置であり、少なくとも１個の第２
のバス装置はデータを受信することが可能な第２のバス
・データ受信装置であり、複数の第２のバス装置はそれ
ぞれデータ転送を要求し制御することが可能な第２のバ
ス・マスタ装置であり、前記複数の第２のバス装置の所
定の１個は主第２バス・マスタ装置である、複数の第２
のバス装置と、前記複数の第２のバス装置にそれぞれ接
続し、第２のバス・マスタ装置の制御の下に第２のバス
・データ供給装置から第２のバス・データ受信装置にデ
ータを転送することが可能な、第２のデータバスと、前
記第１のデータ・バスと前記第２のデータ・バスに接続
するバス・ブリッジであって、前記第１のバスにデータ
を与え、前記第１のバスからデータを受信し、前記第２
のバスにデータを与え、前記第２のバスからデータを受
信することが可能であり、前記第１のバス上でデータ転
送を制御することが不可能であり、前記第２のバス上で
データ転送を制御することが可能である、バス・ブリッ
ジと、第２のバス・アービタであって、前記少なくとも
１個の第２のバス・マスタ装置と前記第２のバスと前記
バス・ブリッジにそれぞれ接続し、各第２のバス・マス
タと前記バス・ブリッジを含む装置の集合の１つだけに
前記第１のバス上のデータ転送の制御を許可し、要求が
あると直ちに前記主第２バス・マスタにデータ転送の制
御を許可し、別の第２のバス・マスタが制御するデータ
転送を全て中断する、第２のバス・アービタと、を備え
るデータ転送システム。
【００２５】（２） 前記少なくとも１個の第１のバス
・マスタ装置は中央処理装置から成る、第１項に記載の
データ転送システム。 （３） 前記少なくとも１個の第１のバス・マスタ装置
は直接メモリ・アクセス装置から成る、第１項に記載の
データ転送システム。 （４） 少なくとも１個のバス供給／受信装置はデータ
転送を制御することが不可能なメモリから成る、第１項
に記載のデータ転送システム。
・マスタ装置は中央処理装置から成る、第１項に記載の
データ転送システム。 （３） 前記少なくとも１個の第１のバス・マスタ装置
は直接メモリ・アクセス装置から成る、第１項に記載の
データ転送システム。 （４） 少なくとも１個のバス供給／受信装置はデータ
転送を制御することが不可能なメモリから成る、第１項
に記載のデータ転送システム。
【００２６】（５） 各第２のバス・マスタは第２のバ
ス用の前記第２のバス・アービタに、対応するバス要求
信号を生成して前記第２のバスの制御を要求し、前記第
２のバス・アービタは、バスを許可すると前記対応する
バス・マスタにバス許可信号を与える、各第２のバス・
マスタに対応する許可論理を有し、前記許可論理に与え
られる前記主バス・マスタの前記バス要求信号は、前記
許可要求の生成を禁止する全ての他の第２のバス・マス
タに対応する、第１項に記載のデータ転送システム。
ス用の前記第２のバス・アービタに、対応するバス要求
信号を生成して前記第２のバスの制御を要求し、前記第
２のバス・アービタは、バスを許可すると前記対応する
バス・マスタにバス許可信号を与える、各第２のバス・
マスタに対応する許可論理を有し、前記許可論理に与え
られる前記主バス・マスタの前記バス要求信号は、前記
許可要求の生成を禁止する全ての他の第２のバス・マス
タに対応する、第１項に記載のデータ転送システム。
【００２７】（６） 前記バス・アービタは主バス・マ
スタ以外の第２のバス・マスタ装置にラウンド・ロビン
方式で前記第２のバスの制御を許可する、第５項に記載
のデータ転送システム。 （７） 少なくとも１個の第１のバス供給／受信装置
は、データ転送の制御が更に可能な中央処理装置から成
り、前記少なくとも１個の第２のバス・マスタ装置は前
記中央処理装置の動作に同期する実時間事象に応答す
る、第１項に記載のデータ転送システム。
スタ以外の第２のバス・マスタ装置にラウンド・ロビン
方式で前記第２のバスの制御を許可する、第５項に記載
のデータ転送システム。 （７） 少なくとも１個の第１のバス供給／受信装置
は、データ転送の制御が更に可能な中央処理装置から成
り、前記少なくとも１個の第２のバス・マスタ装置は前
記中央処理装置の動作に同期する実時間事象に応答す
る、第１項に記載のデータ転送システム。
【００２８】（８） 本発明の即時許可バス・アービタ
（３００）は多重トランザクション・バス・システムの
実現の一部である。バス・ブリッジは２本の分離したバ
スを接続してデータの完全性を確保する手段である。バ
ス・ブリッジは明確なマスタ・スレーブ・プロトコルで
定義される。バス・ブリッジは通常は２個のアービタの
使用に関係する。実システム時間の制約のために、一次
バス上のアービタは二次バス上のアービタとは別個に動
作をする必要がある。本発明は、主バス・マスタ（３５
１）がバス上で制御の即時許可を受けることを可能にす
る主バス・アービタ（３００）を定義する。優先度の低
い他のマスタ（３５２，３５３，３５４）がバス要求を
行っても、この即時許可バス・アービタ（３００）は決
してバスを渡さない。これにより、予測可能な実時間転
送が可能になる。
（３００）は多重トランザクション・バス・システムの
実現の一部である。バス・ブリッジは２本の分離したバ
スを接続してデータの完全性を確保する手段である。バ
ス・ブリッジは明確なマスタ・スレーブ・プロトコルで
定義される。バス・ブリッジは通常は２個のアービタの
使用に関係する。実システム時間の制約のために、一次
バス上のアービタは二次バス上のアービタとは別個に動
作をする必要がある。本発明は、主バス・マスタ（３５
１）がバス上で制御の即時許可を受けることを可能にす
る主バス・アービタ（３００）を定義する。優先度の低
い他のマスタ（３５２，３５３，３５４）がバス要求を
行っても、この即時許可バス・アービタ（３００）は決
してバスを渡さない。これにより、予測可能な実時間転
送が可能になる。
本発明の諸態様を以下の図面に示す。
【図１】従来のＡＨＢバス・システムを有する従来の高
度マイクロ・コントローラ・バス構造ＡＭＢＡのブロッ
ク図。
度マイクロ・コントローラ・バス構造ＡＭＢＡのブロッ
ク図。
【図２】２個のアービタを持つ本発明の多重トランザク
ション２本ＡＨＢ型バス・システムを有する強化された
高度マイクロ・コントローラバス・構造のブロック図。
ション２本ＡＨＢ型バス・システムを有する強化された
高度マイクロ・コントローラバス・構造のブロック図。
【図３】即時許可バス・アービタを持つ高速データ転送
バス調停機能。
バス調停機能。
【図４】図３に示す調停制御論理。
３００ バス・アービタ ３５１，３５２，３５３，３５４ バス・マスタ
Claims (1)
- 【請求項１】 データ転送システムであって、 複数の第1のバス装置であって、少なくとも１個の第1の
バス装置はデータを与えることが可能な第1のバス・デ
ータ供給装置であり、少なくとも１個の第1のバス装置
はデータを受信することが可能な第1のバス・データ受
信装置であり、少なくとも１個の第1のバス装置はデー
タ転送を要求し制御することが可能な第1のバス・マス
タ装置である、複数の第1のバス装置と、 前記複数の第1のバス装置にそれぞれ接続し、第1のバス
・マスタ装置の制御の下に第1のバス・データ供給装置
から第1のバス・データ受信装置にデータを転送するこ
とが可能な、第1のデータバスと、 複数の第２のバス装置であって、少なくとも１個の第２
のバス装置はデータを与えることが可能な第２のバス・
データ供給装置であり、少なくとも１個の第２のバス装
置はデータを受信することが可能な第２のバス・データ
受信装置であり、複数の第２のバス装置はそれぞれデー
タ転送を要求し制御することが可能な第２のバス・マス
タ装置であり、前記複数の第２のバス装置の所定の１個
は主第２バス・マスタ装置である、複数の第２のバス装
置と、 前記複数の第２のバス装置にそれぞれ接続し、第２のバ
ス・マスタ装置の制御の下に第２のバス・データ供給装
置から第２のバス・データ受信装置にデータを転送する
ことが可能な、第２のデータバスと、 前記第１のデータ・バスと前記第２のデータ・バスに接
続するバス・ブリッジであって、前記第１のバスにデー
タを与え、前記第１のバスからデータを受信し、前記第
２のバスにデータを与え、前記第２のバスからデータを
受信することが可能であり、前記第１のバス上でデータ
転送を制御することが不可能であり、前記第２のバス上
でデータ転送を制御することが可能である、バス・ブリ
ッジと、 第２のバス・アービタであって、前記少なくとも１個の
第２のバス・マスタ装置と前記第２のバスと前記バス・
ブリッジにそれぞれ接続し、各第２のバス・マスタと前
記バス・ブリッジを含む装置の集合の１つだけに前記第
１のバス上のデータ転送の制御を許可し、要求があると
直ちに前記主第２バス・マスタにデータ転送の制御を許
可し、別の第２のバス・マスタが制御するデータ転送を
全て中断する、第２のバス・アービタと、を備えるデー
タ転送システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23148400P | 2000-09-08 | 2000-09-08 | |
| US231484 | 2000-09-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002123484A true JP2002123484A (ja) | 2002-04-26 |
Family
ID=22869412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001271825A Withdrawn JP2002123484A (ja) | 2000-09-08 | 2001-09-07 | バス・システム用の即時許可バス・アービタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6859852B2 (ja) |
| EP (1) | EP1187028B1 (ja) |
| JP (1) | JP2002123484A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940311B2 (en) | 2003-11-10 | 2005-09-06 | Oki Electric Industry Co., Ltd. | Data transmission system |
| US7234011B2 (en) | 2003-12-17 | 2007-06-19 | Samsung Electronics Co., Ltd. | Advanced microcontroller bus architecture (AMBA) system with reduced power consumption and method of driving AMBA system |
| US7506089B2 (en) | 2004-02-11 | 2009-03-17 | Samsung Electronics Co., Ltd. | Bus system and method thereof |
| JP2009519524A (ja) * | 2005-12-14 | 2009-05-14 | トムソン ライセンシング | データ伝送バスにアクセスする方法、対応する装置およびシステム |
| JP2012521588A (ja) * | 2009-03-26 | 2012-09-13 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 回路構成におけるデータ交換を制御するための回路構成、および方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859852B2 (en) * | 2000-09-08 | 2005-02-22 | Texas Instruments Incorporated | Immediate grant bus arbiter for bus system |
| US7979615B1 (en) * | 2004-03-08 | 2011-07-12 | Pmc-Sierra Us, Inc. | Apparatus for masked arbitration between masters and requestors and method for operating the same |
| US7975086B1 (en) * | 2004-03-08 | 2011-07-05 | Pmc-Sierra Us, Inc. | Apparatus for real-time arbitration between masters and requestors and method for operating the same |
| JP2007058716A (ja) * | 2005-08-26 | 2007-03-08 | Oki Electric Ind Co Ltd | データ転送バスシステム |
| KR20070080307A (ko) * | 2006-02-07 | 2007-08-10 | 삼성전자주식회사 | Ｃｐｕ의 성능 향상을 위한 버스 구조를 갖는 시스템과성능 향상방법 |
| US7689758B2 (en) * | 2007-07-12 | 2010-03-30 | Atmel Corporation | Dual bus matrix architecture for micro-controllers |
| US7900096B2 (en) * | 2009-01-15 | 2011-03-01 | International Business Machines Corporation | Freeing a serial bus hang condition by utilizing distributed hang timers |
| US8848731B2 (en) * | 2011-01-31 | 2014-09-30 | Qualcomm Incorporated | System and method for facilitating data transfer using a shared non-deterministic bus |
| CN111061663B (zh) * | 2019-12-15 | 2021-03-26 | 苏州浪潮智能科技有限公司 | 一种数据传输方法、装置及相关组件 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5577214A (en) * | 1992-05-18 | 1996-11-19 | Opti, Inc. | Programmable hold delay |
| JP3078114B2 (ja) * | 1992-06-26 | 2000-08-21 | 日本放送協会 | 気体放電表示パネルの駆動方法および駆動装置 |
| US5632020A (en) | 1994-03-25 | 1997-05-20 | Advanced Micro Devices, Inc. | System for docking a portable computer to a host computer without suspending processor operation by a docking agent driving the bus inactive during docking |
| US5621898A (en) * | 1994-11-29 | 1997-04-15 | Compaq Computer Corporation | Arbiter organization for serial bus transfers |
| US6385678B2 (en) * | 1996-09-19 | 2002-05-07 | Trimedia Technologies, Inc. | Method and apparatus for bus arbitration with weighted bandwidth allocation |
| US6260093B1 (en) | 1998-03-31 | 2001-07-10 | Lsi Logic Corporation | Method and apparatus for arbitrating access to multiple buses in a data processing system |
| US6032211A (en) * | 1998-06-17 | 2000-02-29 | Advanced Micro Devices, Inc. | Method of mode control in a bus optimized for personal computer data traffic |
| US6199132B1 (en) * | 1998-06-17 | 2001-03-06 | Advanced Micro Devices, Inc. | Communication link with isochronous and asynchronous priority modes |
| US6425021B1 (en) * | 1998-11-16 | 2002-07-23 | Lsi Logic Corporation | System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts |
| JP3400730B2 (ja) * | 1998-12-18 | 2003-04-28 | 富士通株式会社 | データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置 |
| JP3628194B2 (ja) * | 1998-12-24 | 2005-03-09 | 株式会社デンソー | 点火コイルの一次側スプールの成形方法 |
| US6463489B1 (en) * | 1999-08-26 | 2002-10-08 | Sony Corporation | System and method for effectively performing isochronous data transfers |
| JP2001117861A (ja) * | 1999-10-15 | 2001-04-27 | Matsushita Electric Ind Co Ltd | コンピュータ及びプログラム記録媒体 |
| TW448365B (en) * | 1999-11-15 | 2001-08-01 | Via Tech Inc | Bus arbitration method providing preemption function between control chip sets |
| US6571306B1 (en) * | 2000-02-09 | 2003-05-27 | Sun Microsystems, Inc. | Bus request mechanism for bus master which is parked on a shared bus |
| US6629178B1 (en) * | 2000-06-15 | 2003-09-30 | Advanced Micro Devices, Inc. | System and method for controlling bus access for bus agents having varying priorities |
| US6859852B2 (en) * | 2000-09-08 | 2005-02-22 | Texas Instruments Incorporated | Immediate grant bus arbiter for bus system |
-
2001
- 2001-08-17 US US09/932,718 patent/US6859852B2/en not_active Expired - Lifetime
- 2001-09-07 EP EP01000436.4A patent/EP1187028B1/en not_active Expired - Lifetime
- 2001-09-07 JP JP2001271825A patent/JP2002123484A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940311B2 (en) | 2003-11-10 | 2005-09-06 | Oki Electric Industry Co., Ltd. | Data transmission system |
| US7234011B2 (en) | 2003-12-17 | 2007-06-19 | Samsung Electronics Co., Ltd. | Advanced microcontroller bus architecture (AMBA) system with reduced power consumption and method of driving AMBA system |
| US7506089B2 (en) | 2004-02-11 | 2009-03-17 | Samsung Electronics Co., Ltd. | Bus system and method thereof |
| JP2009519524A (ja) * | 2005-12-14 | 2009-05-14 | トムソン ライセンシング | データ伝送バスにアクセスする方法、対応する装置およびシステム |
| JP2012521588A (ja) * | 2009-03-26 | 2012-09-13 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 回路構成におけるデータ交換を制御するための回路構成、および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020032820A1 (en) | 2002-03-14 |
| EP1187028A3 (en) | 2007-04-25 |
| EP1187028B1 (en) | 2018-07-11 |
| US6859852B2 (en) | 2005-02-22 |
| EP1187028A2 (en) | 2002-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7305510B2 (en) | Multiple master buses and slave buses transmitting simultaneously | |
| US5862356A (en) | Pipelined distributed bus arbitration system | |
| EP0450233B1 (en) | Bus access for digital computer system | |
| JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
| JPH0652096A (ja) | データ処理システム内でアービタを用いてバス仲裁を実行する方法および装置 | |
| US6519666B1 (en) | Arbitration scheme for optimal performance | |
| JPH0219955A (ja) | Ｄｍａ機能を有する計算機システム | |
| US6282598B1 (en) | PCI bus system wherein target latency information are transmitted along with a retry request | |
| JPH077374B2 (ja) | インタフェース回路 | |
| JP2532191B2 (ja) | 複式バス・ア―キテクチャを有する計算システムに使用するデ―タ伝送の管理方法 | |
| JP2002123484A (ja) | バス・システム用の即時許可バス・アービタ | |
| JPH09190406A (ja) | 直接メモリアクセス制御装置及びこれを用いた伝送システム | |
| JPH02289017A (ja) | コンピユータシステム内でデータ転送方法 | |
| JP2004531830A (ja) | キャッシュメモリバーストサイクル中にバスアービトレーションを制御するためのシステム及び方法 | |
| JPH1069457A (ja) | 多数のアービタを有するコンピュータ・システムにおいて分散仲裁を処理するための回路 | |
| JP2002140290A (ja) | データ転送システム | |
| US20070260793A1 (en) | Method and System for Data Transfer | |
| JPH052552A (ja) | バーストモード能力を備えたワークステーシヨン | |
| JP2002091900A (ja) | 多重トランザクションバスシステム・バスブリッジ用のタイムアウトカウンタ | |
| JP4499235B2 (ja) | Ｐｃｉバス互換性を有するマスターおよびアービターと仲裁方法 | |
| JPH1125036A (ja) | 調停システム、およびアクセスを調停する方法 | |
| KR100487218B1 (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JPH022445A (ja) | 多重バスシステム | |
| JPH1139266A (ja) | マルチプロセッサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |