JP2012521588A - 回路構成におけるデータ交換を制御するための回路構成、および方法 - Google Patents

回路構成におけるデータ交換を制御するための回路構成、および方法 Download PDF

Info

Publication number
JP2012521588A
JP2012521588A JP2012501214A JP2012501214A JP2012521588A JP 2012521588 A JP2012521588 A JP 2012521588A JP 2012501214 A JP2012501214 A JP 2012501214A JP 2012501214 A JP2012501214 A JP 2012501214A JP 2012521588 A JP2012521588 A JP 2012521588A
Authority
JP
Japan
Prior art keywords
data
sink
sinks
circuit configuration
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012501214A
Other languages
English (en)
Other versions
JP5443586B2 (ja
Inventor
ベール、エバーハルト
バルトホロメ、ルーベン
ショイラー、ウーヴェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2012521588A publication Critical patent/JP2012521588A/ja
Application granted granted Critical
Publication of JP5443586B2 publication Critical patent/JP5443586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本発明は、回路構成における、データシンクの少なくとも1つの集合と、データソースの少なくとも1つの集合との間のデータ交換を制御する方法、および回路構成に関し、当該回路構成は、少なくとも1つの調停ユニットを有する。さらに、調停ユニットは、所定の順番にしたがって、第1のデータソースのアドレス、および、要求信号を出力する第1のデータシンク(データシンク調停)を選択し、または、第1のデータシンクのアドレス、および、有効信号を出力する第1のデータソース(データソース調停)を選択する。第1のデータソースのデータは、第1のデータシンクに格納される。
【選択図】図1

Description

本発明は、回路構成におけるデータ交換を制御するための回路構成、および方法に関する。
データ処理システム(演算機システムおよびマイクロプロセッサシステム、制御ユニット、周辺ユニット、および、その他の情報処理システム)では、データ交換のために、バスシステムが利用されることが多い。このようなバスシステムは、その変形であるAHB、ASB、およびAPBも含めて、AMBAバスである(www.arm.com/products/solutions/AMBAHomePage.html)。AHBバスは、バス要求により個々のマスタがバスを要求することが可能な、マルチマスタバス(Multi−Master Bus)である。複数の要求の際には、アービタ(Arbiter)が、どのマスタに、そのデータ転送のためのバスが割り当てられるのかについて決定する。選択されたマスタは、書き込みバスを介して自身がデータをそこへと伝送でき、または自身が読み出しバスを介してデータをそこから獲得するスレーブに対して、アドレスを介して問い合わせを行う。データ伝送は、複数のクロック周期に渡って続くこともあり、次のマスタ要求のためにバスを再び開放するレディ信号(Ready−Signal)によって終了される。マスタとしては、例えば、データをメモリから取り出し、または周辺ユニットへと伝送するCPU(central processing unit)またはDMA(direct memory access)が機能しうるであろう。この場合、伝送方法はその都度アドレスによって制御され、当該アドレスは常に変わりうる。
データ伝送の他の選択肢は、PCT/EP2008/060493に記載されるようなデータ・ルーティング(Daten−Routing)であるが、このデータ・ルーティングは、設定可能な(実行時間について固定の)アドレスへのデータ分散の問題を解消する。この場合、存在するデータが順々に、データソース(Source)から、RAM(random access memory、任意にアクセス可能なメモリ)内の固定のアドレスへと書き込まれ、そこから、データシンク(宛先)が周期的にデータを取り出す。データの各取得の際に、該当するデータ領域が、読み出し済みとしてマーク付けされ、同じソースからの次のデータのために開放される。このような形式のデータ分散は、データソースとデータシンクとの間の固定の接続が存在し、任意に、頻繁に、データが交換されている場合には有利である。
AMBAバスシステムを用いたデータ交換の場合には、各マスタが、バスシステムに対する要求を通知し、アービタによって、どのマスタがバスを割り当ててもらうのかが決定される。これにより、データ転送は非常にフレキシブル(flexibel)であるが、コストも非常にかかる。これに対して、(上記の)データ・ルーティングは、各加入者が、自身が要求を有し、順々に要求が満たされるのかについて問い合わせを受けるため、より簡単である。この場合、RAMのための書き込み要求(Write Request)と、読み出し要求(Read Request)とは区別される。書き込み要求の場合は、ソースからデータが正に取り出され、RAM内の目的アドレスが開放されている場合に、RAMへと書き込まれる。反対に、読み出し要求の場合には、有効なデータが存在する場合にのみデータが供給され、当該データは、読み出しの際に読み出し済みとしてマーク付けされる。
このルーティングの欠点は、ソースからシンクへのデータ転送ごとに、RAMへの書き込みのためにkクロックが必要となり、追加的に、RAMからの読み出しのためにlクロック必要となることである。n個のデータソースと、m個のデータシンクとが順々に要求を満たされる場合に、スループットには、t=n*k+m*lクロックまで必要となる。要求が存在しない場合には、ソースまたはシンクへの問い合わせは、零クロックにまで短縮される。したがって、周期時間、すなわち、同一ソースまたはシンクが新たに要求を満たされるまでの時間は、要求の数に依存する。適用によっては、周期時間が非常に長く、また、他の適用によっては、可変的な周期時間が不都合となる。
独立請求項に記載の、回路構成におけるデータ交換を制御するための本発明にかかる方法、または本発明にかかる回路構成は、従来技術のデータ・ルーティングに対して、データシンクのみが問い合わせを受け問い合わせごとに1クロックのみ必要となるため、RAMがバッファとして節約され、周期時間がt=mクロックにまで短縮されるという利点を有する。さらに、データシンクへの問い合わせが、要求が存在するか否かということに依存しないため、周期時間を一定に選択することができる。
従来技術のAMBAバスに対して、回路のコストが大幅に削減されるが、これは、例えば、ラウンドロビン(round−robin)の原則にしたがってより簡単な調停が可能であるからであり、調停のために要求が存在するかを考慮する必要がないからであり、その都度読み出しアクセスのみを設けることが可能であるからであり、読み出しが常に設定可能な(実時間について固定の)アドレスによって行われ得るからであり、アドレスが、n個のデータソースについてld(n)ビットのみ必要とする(ソースへの連番付け)からである。
したがって、独立請求項1に記載の方法は特に迅速であり、従来技術に比較して、比較的小さな回路コストが必要となる。さらなる利点および改善は、従属請求項に記載の特徴により明らかとなろう。
好適な構成において、少なくとも1つのデータノードは、少なくとも1つのデータシンクとして、および、少なくとも1つのデータソースとして機能する。したがって、本方法は、純粋なデータシンクまたはデータソースに限定されない。本発明にかかるデータ交換のために、このような機能ユニットが、対応する数のデータシンクおよびデータソースに分割されて観察される。
さらに、データシンクの複数の(部分)集合間、および/または、データソースの複数の(部分)集合間のデータ交換が、データシンク(部分)集合ごとに(データシンク調停の場合)、またはデータソース(部分)集合ごとに(データソース調停の場合)、その都度少なくとも1つの調停ユニットの使用により行うことが可能である場合に、有利である。これにより、異なるデータソース集合間および異なるデータシンク集合間の、よりフレキシブルなデータ転送が可能である。また、さらなる別の好適な構成において、複数の(部分)集合の幾つかを、さらにフレキシブルなデータ交換のために区別することも可能である。
さらなる別の好適な実施形態において、データシンク調停の場合には、選択された(第1の)データシンクの要求信号は、選択された(第1の)データソースの有効情報に影響を与える。すなわち、例えばソースへのデータシンクのメッセージによって、メッセージがデータソース内で有効なままであるか、または無効となるべきかについて設定することが可能であり、これにより、例えば、所望の多重読み出し工程が可能となりうるが、望まれない多重読み出し工程も防止され得る。同様に、データソース調停の場合には、好適な構成において、選択された(第1の)データシンクの肯定応答信号による、選択された(第1の)データソースの有効情報に対する影響が構想され、データシンク調停の場合について記載したのと同じ効果が得られる。
また、データノードの(特にデータシンクの)要求信号が、調停ユニットを進めること(Weiterschalten)に作用しうるという選択肢が存在する場合にも、有利である。これにより、場合によっては、一定の周期時間という利点を断念することになるが、いずれにせよ、有利に、例えば、データソースとデータシンクとの間で、ある程度の時間の間継続的なデータ転送が行われ、その間調停ユニットが増分されないというさらなる別の伝送オプションが生れる。
さらなる別の好適な構成において、調停ユニットは、(例えば、CPUにより決定/制御される)所定のイベントの際に、特定のデータシンクまたは特定のデータソースを調停し、この強制的な調停の後に初めて、後続のデータシンクまたはデータソースを、引き続き所定の順番にしたがって選択する。これにより、重要なイベント、例えば、タイムクリティカルな(zeitkritisch)イベントの際に、フレキシブルに、所定の順番から離れる可能であり、このような(予定外の)調停の後で、固定の順番による方法が、再び開始される。
特に好適な実施形態において、書き込み工程、および/または、読み出し工程が、調停のクロックにより割り当てられているより多くの時間を必要とする場合にも本発明にかかるデータ交換が可能であることで、パイプラインレジスタ、もしくは、類似した遅延ユニットにより、または、遅延方法により、データ交換のデータを回路構成内で遅延させることができる。
本発明の実施形態が図面に示されており、以下の記載において、より詳細に解説される。図は単に例示的なものであり、発明の思想全般を限定するものではない。その際、符号の下2桁の数字が同じである場合は、同一の、または比較可能な構成要素を示す。
カウンタによるデータシンクの調停が行われるデータ交換のための回路構成示す。 パイプラインレジスタを用いたデータ交換のための回路構成を示す。 並行アクセスが可能なデータ交換のための回路構成を示す。 カウンタによるデータソースの調停が行われるデータ交換のための回路構成を示す。
本明細書では、データソース、データシンク、データノードという概念は以下の意味において利用される。すなわち、データソースは、データを準備するデータノードであり、データシンクは、データを受信するデータノードである。例えばハウジング内、または、チップ内に配置された機能ユニットが、データソースとして、および、データシンクとして機能しうること、そして、このことが多重に実現されていること(das auch mehrfach)に注意されたい。当該ユニットは、データソースとデータシンクとの間の本発明にかかるデータ交換について、対応する数のデータシンクおよびデータソースに分散されて観察される。
図1は、本発明にかかる回路構成のための実施形態を示す。この場合、回路構成100は、データシンク111、112、および113と、データソース121、122、および123を有する。データシンク111、112、および113には、1‐of‐mデコーダ(1‐aus‐m‐Dekoder)114と、マルチプレクサ115と、カウンタ116とが割り当てられており、データソース121、122、および123には、1‐of‐nデコーダ(1‐aus‐n‐Dekoder)124と、マルチプレクサ125とが割り当てられている。1‐of‐mデコーダ114は、選択信号を用いたデータシンク111、112、および113のアドレス制御選択のために、データシンク111、112、および113に対するアクセス権を有し、通信線103を介して、マルチプレクサ115の選択入力口、および、カウンタ116と接続している。データシンク111、112、113はそれぞれ、マルチプレクサ115の入力口と接続されている。マルチプレクサ115の出力口は、通信線102と接続されており、この通信線102は、1‐of‐nデコーダ124と、マルチプレクサ125の選択入力口と接続されている。1‐of‐nデコーダ124は、データソース121、122、および123のアドレス制御選択のために、データソース121、122、および123に対するアクセス権を有する。データソース121、122、および123はそれぞれ、マルチプレクサ125の入力口と接続されている。さらに、マルチプレクサ125の出力口は、通信線101と接続されており、この通信線101は、データシンク11、112、および113それぞれと接続されている。
本発明にかかる回路構成は、一般に、n+m個のデータノード(データソース数n>0、データシンク数m>0)から構成され、図1の実施形態では3+3=6個のデータノード111、112、113、121、122、123から構成される。この場合、n=3個は、データソース121、122、および123の数であり、m=3は、データシンク111、112、113の数である。さらに、回路構成には、調停ユニット、図1では例えば、調停のための選択ユニットとしてのモジュロmカウンタ116が属している。本実施形態では、カウンタ116は、設定可能なクロックによって、カウンタ116の値をm−1まで増分し、再び0で始まる。1‐of‐mデコーダ114を介して、カウンタ116の各カウント値によって正確に、データシンク111、112、113から1つのデータシンクが選択される。この選択されたデータシンクは、マルチプレクサ115に対して、アドレス、および、読み出し要求信号(Read‐Request‐Signal)を与え、このマルチプレクサ115は、選択されたデータシンクの選択されたブロックのデータを、当該アドレスおよび読み出し要求信号と共に、通信線102を介して転送する。
1−of−nデコーダ124では、上記アドレスから正確に、データソース121、122,123から1つのデータソースが選択され、このデータソースには、データ準備信号と共に、読み出し要求が割り当てられる。読み出し要求およびデータ準備信号から、読み出し要求および読み出し準備信号がアクティブ(aktiv)な場合に、有効なデータを示す有効信号が形成される。この選択されたデータソースは、マルチプレクサ125に対して要求されたデータを出力し、このマルチプレクサ125は、選択されたデータソースのデータが正確に、有効情報(肯定応答信号)と共に、通信線101を介して、全てのデータソース111、112、113へと転送されるようにする。選択されたデータシンクは、有効なデータを格納する。
図1では、データシンク111、112、113、および、データソース121、122、123の選択に関しては、1‐of‐mデコーダ114と、1‐of‐nデコーダ124と、マルチプレクサ125、115が例として記載され、データシンク111、112、113の調停に関しては、カウンタ116が例として記載される。代替的に、本発明にかかるデータ交換の選択および調停を実行することが可能な他の回路構成も実現される。
提示される実施形態では、選択されたデータシンクの読み出し要求信号が、選択されたデータソースのデータの有効情報に影響を与える場合に、有利である。カウンタ116は、要求が存在していない場合にも順々に各データシンクを選択するので、このことにより、望まれないデータ格納や、データの誤った上書きが防止される。読み出し要求が存在する場合には、データソース内で、データが読み出し済みとしてマーク付けされ、これに伴って、ソースにより新しいデータが準備される(無効情報「invalid」が、「valid」に変わる)まで、無効となる。データと共に伝送される有効信号は、成功した伝送についての肯定応答信号であり、データシンクにおいては格納信号としての役目を果たす。本発明のさらなる別の構成において、2ビットxyによる、データシンクの各読み出し要求信号を、要求信号として選択することが可能である。ここでは、表1に記載するように、この2ビットxyの4つの想定される状態は、以下の意味を有しうる。
表1:データシンクの調停の際の読み出し要求ビットxyの符号化の可能性
Figure 2012521588
表1では、値は、2つのビットxyを十進法で表したものとして理解される。値0の場合には、読み出し要求は存在せず、データは有効なままソースで保持されている。値3の場合には、複数の読み出し工程が連続して設けられており、データは、この場合も同様に有効なままである。他の2つの場合(値1および値2)には、データは、読み出し後に無効となり、同一アドレスにおいて、当該データが次の読み出し工程のために置き換えられる必要がある。ここでは、値1の場合は、例えば、図1で記載されるデータ交換−工程に相当する。
バーストリード(burst read)(値2)の場合には、その都度次のデータが、既に次のクロック周期において利用可能である必要がある。この場合、送信されるアドレスが変わることにより、新しいソースからの新しいデータが提供されるということも可能である。さらに、カウンタ116が増分されないこと、または、一般に、バーストリードがアクティブである限りは、調停ユニットが引き続いて作動しないことに注意されたい。すなわち、特定のデータシンクが選択されたままである。好適に、このような構成例の実現によって、バーストリードの機能も実現可能であるが、いずれにせよ、記載されるバースト・オプション(burst option)を含む構成においては、簡素な場合(「no request)」または「single read」のみ)に有利であったように、一定の周期時間は、もはや提示されえない。
制御信号xおよびyが、対応するアドレスと共に伝送され、遅延の場合(例えば、パイプライン段による遅延、以下の記載を参照)にも、同じ形態で遅延させられる。このことは、同様に、伝送されるデータとの関連で、有効信号にも当てはまる。バースト・アクセス(burst‐Zugriff)の際は、クロックごとのデータの最大データスループットが、この速度をデータソースおよびデータシンクがサポートする場合に達成されうる。
当然のことながら、他の、特によりコストがかかる要求信号の変形も可能であり、提示される2ビットの変形、または、さらに簡素な1ビットの変形(「no request」または「signal read」)は、最も簡素な基本変形である。
本発明にかかる方法、または、本発明にかかる回路構成のさらなる別の好適な実施形態において、調停のために利用されるカウンタ116は、任意のコードでカウントされ、または、例えば、値m−1に達する前に再び0に設定されることにより、各周期に全てのデータシンクを選択する必要はない。これにより、例えば、データシンクによっては、他のデータシンクよりも頻繁に要求が満たされるということも起こり得る。これにより、タイムクリティカルなシステムでは、場合によっては、並行化(Parallelisierung)のための追加的なハードウェアによる分散を行う必要がない。
さらに、さらなる別の実施形態において、例えば、カウンタ116を特定の値に対してイベント駆動で設定し、その特定の値からさらに増分するというような、特定のデータシンクについての要求に応じて、加速を意味する調停が可能である。したがって、例えば、外部に存在するCPUが、特定のイベントにしたがって、カウンタ116を特定の値に設定し、これにより、シンクの調停を強制的に行わせるが、その際に、他のシンクは、場合によっては飛ばされるであろう。設定された値から、例えば、通常の形態での増分が行われる。当然のことながら、同じ原則が、以下に記載する特定のデータソースの調停を強制するためのソース調停の場合にも当てはまる。また、調停ユニットのイベント駆動型の設定は、カウンタ116の例に限定されず、むしろ、他に実現される調停ユニットのためにも有利でありうる。
このような実施形態において、調停されるデータノードに対するフレキシブルなアクセスも可能であるが、順番が固定で設定される(バースト・オプションを含まない)実施形態とは反対に、一定の周期時間が提示されえない。適用に応じて、2つの構成形態は有利でありうる。
本発明にかかるデータ交換のさらなる別の好適な構成において、1クロック周期内での、データの要求および格納のための時間が十分ではない場合に、アドレス経路内、または、要求のための通信接続線101内、および/または、データ準備経路内、または、通信接続線102内に、パイプラインレジスタ(Pipelineregister)、または、比較可能な遅延ユニットを挿入することが可能である。図2には、パイプラインレジスタを備えた本発明にかかる回路構成の、この種の実施形態が示される。
この場合、図2の回路構成200は、図1の回路構成100と同様に、データシンク211、212、213と、データソース221、222、223と、通信線201、202、203と、1‐of‐mデコーダ214と、1‐of‐nデコーダ224と、マルチプレクサ215、225と、カウンタ216とを有する。これら構成要素は、図1で記載されたように、互いに結合または接続されている。追加的に、図2では、パイプラインレジスタ291が通信接続線内201に組み込まれ、パイプラインレジスタ292が通信接続線202内に組み込まれる。
パイプラインレジスタ291および292は任意の深度を有し、例えば、通信接続線101ではデータがBクロック分だけ遅延する一方、通信接続線102ではデータがAクロック分だけ遅延する。この場合、選択されたデータシンクへのデータ格納は、A+Bクロック分だけ遅延させられる必要がある。しかしながら、カウンタ116は、その間に自身の値を保持する必要はなく、各クロックによって増分され、この場合にも、例えばmクロック後に、全てのシンク111、112、113が、厳密に1回問い合わせを受けるようにする。
ここで、パイプライン段は、例えば、階層的に構成されたマルチプレクサにおいて、様々な段階に分散されうる。その際、マルチプレクサの入力口から出力口への各経路が、厳密に同じ数のパイプラインレジスタ段により遅延させられることに注意されたい。同じことが、他の遅延対策についても当てはまる。さらに重要なことは、選択されたデータシンクの選択信号が、選択されたデータソースによる応答において、パイプラインレジスタにより遅延させられカウンタが引き続き作動する場合に、第2の選択信号として構成され、当該第2の選択信号は、上記の図1で記載されたデータ交換工程の時間、プラス(plus)、パイプラインレジスタ291および292の遅延の分だけ遅延させられることである。選択されたデータソースによる応答の際に、選択されたデータシンクの第2の選択信号が遅延させられるという構成は、パイプラインレジスタまたは他の遅延ユニットを利用することと無関係であっても、有利でありうる。パイプラインレジスタによるデータ遅延が行われ、および/または、選択信号の調整が行われる対応する構成は、データソース調停の場合にも同様に有利である。
本発明にかかるデータ交換のさらなる別の構成において、データシンクの集合mを、同じ大きさまたは異なる大きさの複数の(部分)集合m1、m2、…に分割し、これら(部分)集合のそれぞれのために、並行動作のためのカウンタを提供することが可能である。すなわち、これら(部分)集合のそれぞれに、調停ユニットが割り当てられる。この構成の利点は、複数のデータ転送が同時に処理され得ることであり、かつ、構成全体の最大データスループットが、最大部分集合m1、m2、…、mpにより決定されることである。
図3には、p=2の場合の変形における、本発明にかかる構成の対応する構成が示されている。ここで、回路構成300は、データシンク311、312、313、331、332、333と、データソース321、322、323と、1‐of‐m1デコーダ314と、1‐of‐m2デコーダ334と、1‐of‐n1デコーダ324と、1‐of‐n2デコーダ328と、マルチプレクサ315、325、327、335と、カウンタ316および336と、通信線301〜306とを有する。
1‐of‐m1デコーダ314は、データシンク311、312、313に対するアクセス権を有し、通信線303を介して、マルチプレクサ315の選択入力口と、カウンタ316と接続されている。データシンク311、312、および313はそれぞれ、マルチプレクサ315の入力口と接続されている。マルチプレクサ315の出力口は、通信線302と接続され、この通信線302は、1‐of‐n1デコーダ324と、マルチプレクサ325の選択入力口とも接続されている。1‐of‐n1デコーダ324は、データソース321、322、および323に対するアクセス権を有する。データソース321、322、323はそれぞれ、マルチプレクサ325の入力口と接続され、それぞれ同じ通信接続線を介して、マルチプレクサ327の入力口と接続されている。さらに、マルチプレクサ325の出力口は、通信接続線301と接続され、この通信線301は、データシンク311、312、313それぞれと接続されている。
1−of‐m2デコーダ334は、データシンク331、332、333に対するアクセス権を有し、通信線306を介して、マルチプレクサ335の選択入力口と、カウンタ336と接続されている。データシンク331、332、333はそれぞれ、マルチプレクサ335の入力口と接続されている。マルチプレクサ335の出力口は、通信線305と接続され、この通信線305は、1‐of‐n2デコーダ328と、マルチプレクサ327の選択入力口と接続されている。1‐of‐n2デコーダ328は、データソース321、322、および323に対するアクセス権を有する。マルチプレクサ327の出力口は、通信接続線304と接続され、この通信線304は、データシンク331、332、333それぞれと接続されている。
本実施形態では、2つのカウンタ316および336によって、データシンク311、312、313、または、331、332、333のうちの2つの(部分)集合によって、データソース321、322、323の、同一または各(部分)集合n1およびn2を選択することが可能である。原則的に同じデータソースからの読み出しが同時に可能であるため、2つの異なるシンクが同じデータを処理することが可能である。同じデータソースに対する読み出しアクセスが時間的に連続して行われる場合に、第2の読み出し工程は無効であり、または、場合によっては、データソースがその間に新しいデータを準備したためにデータが異っている。
示される実施形態では、異なるデータシンクによる、同じデータソースへの同時アクセスの場合には、衝突の問題が発生するであろう。したがって、(例えば、異なる(部分)集合の調停の決定によって、または、例えば、データシンク部分集合のうちの1つから、もしくは、特定のデータシンクにより、各ソースが問い合わせを受けることによって、このようなケースが防止される必要があり、または、例えば、ここで示される実施形態と比較して、さらなる別のデータソース出力、プラス(plus)、対応する接続によって、回路構成が調整される必要がある。
図1のカウンタ116および1‐of‐mデコーダ115による、データシンク111、112、113の選択の代わりに、反対に、n個のデータソースを調停することも可能である。図4は、これに対応して、本発明にかかる回路構成の構成を示している。ここでは、回路構成400は、データシンク411、412、413と、データソース421、422、423と、通信接続線401、402、403、および404と、1‐of‐mデコーダ414と、1‐of‐nデコーダ424と、マルチプレクサ415、425、427と、カウンタ426とを有する。1‐of‐mデコーダ414は、データシンク411、412、413に対するアクセス権を有する。データシンク411、412、413はそれぞれ、マルチプレクサ415の入力口と接続されている。マルチプレクサ415の出力口は、通信接続線402と接続されており、この通信接続線402は、データソース421、422、および423と接続されている。1‐of‐nデコーダ424は、データソース421、422、423に対するアクセス権を有し、接続線404を介して、マルチプレクサ425の選択入力口と、マルチプレクサ427の選択入力口と、カウンタ426と接続されている。データソース421、422、423はそれぞれ、マルチプレクサ425の入力口と、それぞれ同じ通信線を介して、マルチプレクサ427の入力口と接続されている。さらに、マルチプレクサ425の出力口は、通信接続401と接続され、この接続線401は、データシンク111、112、113それぞれと接続されている。さらに、マルチプレクサ427の出力口は、通信線403を介して、1−of−mデコーダ414と、マルチプレクサ415の選択入力口と接続されている。
マルチプレクサ、デコーダ、または、カウンタの機能形態は、図1のデータシンク調停について記載したものと同様である。しかしながら、本実施形態(回路構成400)では、各ソースがデータを有し、かつ、これに関連して書き込み要求(例えば、要求信号)を有しているか(これは先に解説した有効情報により条件付けられるが)ということに関係なく、全てのデータソース421、422、423が、決まった順番で順々に、本実施形態ではカウンタ426によって調停され/選択される。各選択されたデータソースは、全てのデータシンク411、412、413に対して、通信線401を介して、準備されたデータを、先に言及した有効信号と共に、全てのデータソースへと伝送し、追加的に、通信線403を介して、1‐of‐mデコーダ414へとアドレスを伝送する。これにより選択されたデータシンクは、上記アドレスにより形成される選択信号を獲得する。データシンクに存在する準備態勢信号(read request)は、当該データシンクが新しいデータを受信する準備ができているかどうかを示す。一緒に伝送される有効信号の有効情報と、データを受け取るためのシンクの準備態勢とから、書き込み信号(write−signal)が生成される。この書き込み信号によって、データがメモリ内に取り込まれ、同時に、選択されたデータシンクの読み出し要求信号(Read‐Request‐Signal)がリセットされる。同時に、書き込み信号は、成功した伝送の肯定応答信号であり、選択されたデータシンクによって選択されたデータソースへと送り返されるが、すなわち、当該データソースにおいて有効情報に影響を与えるために、具体的には、データを読み出し済みとマーク付けし、書き込み要求をリセットするために、当該データソースへと送り返される。
ソース421、422、423の調停の本構成においても、図2で記載したように、パイプライン段、または他の遅延の仕組みを介した信号の遅延が可能である。ここで、データソースの選択信号が、マーキング信号「読み出し済み」を形成するために、送り返される肯定応答信号によりデータシンクへのデータ経路が遅延させられるのと同じ長さのクロック分だけ、遅延させられることに注意されたい。この遅延させられる選択信号は、マーク付けを行うために、肯定応答信号と連携している。これにより、パイプライン段による遅延の際に、さらなる別のデータソースがその間に既にアービタ(カウンタ)426により要求を満たされる場合にも、正しいソースのマーク付けが可能である。
図4のデータソース421、422、423の調停の実施形態においても、データシンク411、412、413のうちの複数のデータシンクに対して、データが伝送されうる。アドレスに加えて、要求信号が、表2に例示するような、少なくとも2つのビットxyの書き込み要求信号として伝送される必要がある。ここでは、ソースの書き込み要求は要求信号であり、シンクの読み出し要求は肯定応答信号である。
表2は、データシンク調停に関する図1に類似して、データソース調停に関している。値0の場合には、要求が存在せず、データがデータソースにより準備されず/データソースのデータは有効ではない。値1の場合には、図4で記載したようにデータ交換が行われる。したがって、例えば、1ビット(0は「no request」、1は「signal write」)による、簡素な要求信号形成が構想されうる。ソース調停の実施形態では、さらなる別の値2および3は、要求信号のための2ビットの変形であり、例えば、バーストライト(Burst Write)および、マルチプルライト(Multiple write)というオプションを可能にする。
表2:データソースの調停の際の書き込み要求ビットxyの符号化の可能性
Figure 2012521588
バーストライト・オプションの場合には、準備されたデータが、シンクの肯定応答の後にソース内で無効となり、新しいデータが即座に準備され伝送される。さらに、データソースが異なるシンクに伝送したい場合には、場合によっては新しいアドレスも伝送され得る。バーストライト工程の際には、カウンタは増分されず、または調停は進められず、この実施形態では再び、バーストリードの場合について先に記載したように、フレキシブルなデータ伝送のことを考えて、好適な一定の周期時間を失うことになる。オプション・マルチプルライトについては、要求されるデータが、ソースでの準備の後に有効なる。
データソース421、422、423の調停の場合にも、並行的に機能する複数の構成に分割するという選択肢が生まれる。さらに、データソースは、複数の(部分)集合に分割され、各(部分)集合には、調停ユニット、例えばカウンタが割り当てられ、当該(部分)集合それぞれにおけるデータソースを選択する。データシンク411、412、413への伝送は、並行するデータバスまたはアドレスバス上で行われる。一般に、全ての構成例(例えば、パイプライニング(pipelining)、複数の並行的な構成、動的な調停、可変的なカウンタ・コード、第2の選択信号)は、シンク調停の場合と同様に、ソース調停の場合の本発明にかかるデータ交換についても適用される。

Claims (16)

  1. 回路構成(100)における、データシンク(111、112、113)の少なくとも1つの集合と、データソース(121、122、123)の少なくとも1つの集合との間のデータ交換を制御する方法であって、前記回路構成(100)は、少なくとも1つの調停ユニット(116)を有する、前記方法において、
    −前記調停ユニット(116)が、所定の順番にしたがって、データシンク(111、112、113)の前記集合から、第1のデータシンクを選択する工程と、
    −前記第1のデータシンクが、第1のデータソースのアドレスと、要求信号とを出力する工程と、
    −前記アドレスが、データソース(121、122、123)の前記集合からの前記第1のデータソースの選択のために利用される工程と、
    −第1のデータソースが、データと、少なくとも1つの有効信号とを出力する工程と、
    −前記データが、データシンク(111、112、113)の前記集合の全てのデータシンク(111、112、113)へと転送される工程と、
    −前記第1のデータシンクが前記データを格納する工程と、
    を特徴とする、方法。
  2. 回路構成(400)における、データシンク(411、412、413)の少なくとも1つの集合と、データソース(421、422、423)の少なくとも1つの集合との間のデータ交換を制御する方法であって、前記回路構成(400)は、少なくとも1つの調停ユニット(426)を有する、前記方法において、
    −前記調停ユニット(426)が、所定の順番にしたがって、データソ−ス(421、422、423)の前記集合から、第1のデータソースを選択する工程と、
    −前記第1のデータソースが、第1のデータシンクの有効信号と共に、前記第1のデータソース内で準備されたデータを、および、選択ユニット(414)宛のアドレスを、データシンク(411、412、413)の前記集合の全てのデータシンク(411、412、413)へと伝送する工程と、
    −前記アドレスが、データシンク(411、412、413)の前記集合からの前記第1のデータシンクの選択のために利用される工程と、
    −前記有効信号と、前記第1のデータシンクの準備態勢情報とにしたがって、前記データが前記第1のデータシンクに格納され、前記第1のデータシンクの前記準備態勢情報が調整される工程と、
    −成功した伝送の肯定応答信号が、前記第1のデータソースへと送信される工程と、
    を特徴とする、方法。
  3. 少なくとも1つのデータノードが、少なくとも1つのデータシンクとして、および、少なくとも1つのデータソースとして機能することを特徴とする、請求項1または2のいずれか1項に記載の方法。
  4. データシンクの少なくとも2つの集合と、データソースの少なくとも1つの集合との間でデータ交換が行われ、データシンクの各集合にはそれぞれ少なくとも1つの調停ユニット(316、336)が割り当てられることを特徴とする、請求項1に記載の方法。
  5. データソースの少なくとも2つの集合と、データシンクの少なくとも1つの集合との間でデータ交換が行われ、データソースの各集合にはそれぞれ少なくとも1つの調停ユニットが割り当てられることを特徴とする、請求項2に記載の方法。
  6. 異なる調停ユニット(316、336)に割り当てられる集合が区別され得ることを特徴とする、請求項4および5のいずれか1項に記載の方法。
  7. 前記第1のデータシンクの前記要求信号は、前記第1のデータソースの有効情報に影響を与えることを特徴とする、請求項1に記載の方法。
  8. 前記第1のデータシンクの前記肯定応答信号は、前記第1のデータソースの有効情報に影響を与えることを特徴とする、請求項2に記載の方法。
  9. 読み出し要求信号、または、書き込み要求信号は、前記調停ユニット(116、426)を進めることに対して作用することを特徴とする、請求項1〜8のいずれか1項に記載の方法。
  10. 前記調停ユニット(116、426)は、所定のイベントの際に、特定のデータシンクまたは特定のデータソースを調停し、強制的な調停の後に、前記調停ユニット(116、426)は引き続いて、前記所定の順番にしたがって、データシンク(111、112、113)またはデータソース(421、422,423)を選択することを特徴とする、請求項1および2のいずれか1項に記載の方法。
  11. データが、遅延ユニット(291、292)によって遅延させられることを特徴とする、請求項1〜10のいずれか1項に記載の方法。
  12. 回路構成(100)における、データシンク(111、112、113)の少なくとも1つの集合と、データソース(121、122、123)の少なくとも1つの集合と、の間のデータ交換のための回路構成であって、
    前記回路構成(100)は、
    −設定された順番にしたがって、データシンク(111、112、113)の前記集合から、第1のデータシンクを選択するための調停ユニット(116)と、
    −前記第1のデータシンクによる、第1のデータソースのアドレスと、要求信号との第1の出力を処理し伝送する手段(114、115、102)と、
    −前記アドレスによって、データソース(121、122、123)の前記集合から前記第1のデータソースを選択し、データと、前記第1のデータソースの少なくとも1つの肯定応答信号との第1の出力を処理し、データシンク(111、112、113)の前記集合の全てのデータシンク(111、112、113)へと、前記データを転送する手段(124、125、101)と、
    −前記第1のデータシンクに前記データを格納する手段(114)と、
    をさらに有することを特徴とする、回路構成。
  13. 回路構成(400)における、データシンク(411、412、413)の少なくとも1つの集合と、データソース(421、422、423)の少なくとも1つの集合との間のデータ交換のための回路構成であって、前記回路構成(400)は、少なくとも1つの調停ユニット(426)を有し、
    前記回路構成(400)は、
    −設定された順番にしたがって、データソース(421、422、423)の前記集合から、第1のデータソースを選択するための調停ユニット(426)と、
    −有効信号と共に、前記第1のデータソース内に準備されたデータを、および、第1のデータシンクのアドレスを、データシンク(411、412、413)の前記集合の全てのデータシンク(411、412、413)へと伝送するための手段(425、401)と、
    −前記アドレスによって、データシンク(411、412、413)の前記集合から前記第1のデータシンクを選択し、前記有効信号、および、前記第1のデータシンクの前記準備態勢情報にしたがって、前記データを前記第1のデータシンクに格納し、前記第1のデータシンクの準備態勢情報を調整する手段(427、414)と、
    −前記第1のデータソースへと、成功した伝送の肯定応答信号を送信する手段(415、402、424)と、
    をさらに有することを特徴とする、回路構成。
  14. 前記回路構成(200)は、データ遅延のために、遅延ユニット(291、292)を有することを特徴とする、請求項12および13のいずれか1項に記載の回路構成。
  15. 前記回路構成(300)は、少なくとも2つの調停ユニット(316、336)を有し、前記少なくとも2つの調停ユニット(316、336)はそれぞれ、前記データシンク(311、312、313、331、332、333)の少なくとも2つの集合のうちの1つに割り当てられることを特徴とする、請求項12に記載の方法。
  16. 前記回路構成は、少なくとも2つの調停ユニットを有し、前記前記少なくとも2つの調停ユニットはそれぞれ、前記データソースの少なくとも2つの集合のうちの1つに割り当てられることを特徴とする、請求項13に記載の方法。
JP2012501214A 2009-03-26 2010-02-24 回路構成におけるデータ交換を制御するための回路構成、および方法 Active JP5443586B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009001898.0 2009-03-26
DE102009001898A DE102009001898A1 (de) 2009-03-26 2009-03-26 Schaltungsanordnungen und Verfahren zur Steuerung eines Datenaustauschs in einer Schaltungsanordnung
PCT/EP2010/052309 WO2010108745A1 (de) 2009-03-26 2010-02-24 Schaltungsanordnungen und verfahren zur steuerung eines datenaustauschs in einer schaltungsanordnung

Publications (2)

Publication Number Publication Date
JP2012521588A true JP2012521588A (ja) 2012-09-13
JP5443586B2 JP5443586B2 (ja) 2014-03-19

Family

ID=42271869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012501214A Active JP5443586B2 (ja) 2009-03-26 2010-02-24 回路構成におけるデータ交換を制御するための回路構成、および方法

Country Status (6)

Country Link
US (1) US8499113B2 (ja)
EP (2) EP2485153B1 (ja)
JP (1) JP5443586B2 (ja)
CN (1) CN102362267B (ja)
DE (1) DE102009001898A1 (ja)
WO (1) WO2010108745A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010003532B4 (de) 2010-03-31 2020-08-06 Robert Bosch Gmbh Timermodul und Verfahren zur Überprüfung eines Ausgangssignals
DE102010003538A1 (de) 2010-03-31 2011-10-06 Robert Bosch Gmbh Verfahren zur Überprüfung von Signal- und Modulaktivitäten in einem Timermodul und Timermodul
DE102010003551A1 (de) 2010-03-31 2011-10-06 Robert Bosch Gmbh Timermodul und Verfahren zur Überprüfung von Ausgangssignalen eines Timermoduls
DE102010003530A1 (de) 2010-03-31 2011-10-06 Robert Bosch Gmbh Hardware-Datenverarbeitungseinheit und Verfahren zur Überwachung einer Rundendauer einer Routingeinheit
US20180082720A1 (en) * 2016-09-20 2018-03-22 Altera Corporation Pipelined interconnect circuitry having reset values holding capabilities
TWI760872B (zh) * 2020-09-30 2022-04-11 新唐科技股份有限公司 管理控制器及控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091577A (ja) * 1996-09-17 1998-04-10 Toshiba Corp バスアクセス権制御方式
JP2002123484A (ja) * 2000-09-08 2002-04-26 Texas Instruments Inc バス・システム用の即時許可バス・アービタ
JP2005228311A (ja) * 2004-02-11 2005-08-25 Samsung Electronics Co Ltd 開放形コアプロトコルを基盤とするバスシステム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993003439A1 (en) * 1991-07-26 1993-02-18 Tandem Computers Incorporated Apparatus and method for frame switching
US6457078B1 (en) * 1999-06-17 2002-09-24 Advanced Micro Devices, Inc. Multi-purpose bi-directional control bus for carrying tokens between initiator devices and target devices
US7225281B2 (en) 2001-08-27 2007-05-29 Intel Corporation Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms
DE102007044803A1 (de) 2007-09-20 2009-04-09 Robert Bosch Gmbh Schaltungsanordnung zur Signalaufnahme und -erzeugung sowie Verfahren zum Betreiben dieser Schaltungsanordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091577A (ja) * 1996-09-17 1998-04-10 Toshiba Corp バスアクセス権制御方式
JP2002123484A (ja) * 2000-09-08 2002-04-26 Texas Instruments Inc バス・システム用の即時許可バス・アービタ
JP2005228311A (ja) * 2004-02-11 2005-08-25 Samsung Electronics Co Ltd 開放形コアプロトコルを基盤とするバスシステム

Also Published As

Publication number Publication date
WO2010108745A1 (de) 2010-09-30
DE102009001898A1 (de) 2010-09-30
EP2485153B1 (de) 2014-01-15
CN102362267B (zh) 2016-02-03
CN102362267A (zh) 2012-02-22
EP2485153A1 (de) 2012-08-08
JP5443586B2 (ja) 2014-03-19
EP2411921B1 (de) 2013-10-09
US8499113B2 (en) 2013-07-30
EP2411921A1 (de) 2012-02-01
US20120030395A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
US7308526B2 (en) Memory controller module having independent memory controllers for different memory types
US8886861B2 (en) Memory interleaving device to re-order messages from slave IPS and a method of using a reorder buffer to re-order messages from slave IPS
US7269709B2 (en) Memory controller configurable to allow bandwidth/latency tradeoff
JP5443586B2 (ja) 回路構成におけるデータ交換を制御するための回路構成、および方法
KR100814904B1 (ko) 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템
JP4621604B2 (ja) バス装置、バスシステムおよび情報転送方法
US20160062930A1 (en) Bus master, bus system, and bus control method
US20080059683A1 (en) Method and Apparatus for Conditional Broadcast of Barrier Operations
US7970959B2 (en) DMA transfer system using virtual channels
CN111149097B (zh) 一种主芯片、从芯片及芯片间的dma传输系统
JP2003296267A (ja) バスシステム及びバスシステムを含む情報処理システム
JPH0728758A (ja) ダイナミックタイムループ調停及び装置
US6748505B1 (en) Efficient system bus architecture for memory and register transfers
JP4855864B2 (ja) ダイレクトメモリアクセスコントローラ
KR102303424B1 (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
US20230269205A1 (en) Switch for transmitting packet, network on chip having the same, and operating method thereof
US8756356B2 (en) Pipe arbitration using an arbitration circuit to select a control circuit among a plurality of control circuits and by updating state information with a data transfer of a predetermined size
JP4902640B2 (ja) 集積回路、及び集積回路システム
US7206904B2 (en) Method and system for buffering multiple requests from multiple devices to a memory
KR20150119565A (ko) 복수의 기능 블록들을 포함하는 반도체 장치
JP4193746B2 (ja) マトリックス状バス接続システム
US7673091B2 (en) Method to hide or reduce access latency of a slow peripheral in a pipelined direct memory access system
US9672168B2 (en) System interconnection of system-on-chip
US7549004B1 (en) Split filtering in multilayer systems
JP2023056507A (ja) トラフィックをルーティングするクロスバーを備えた集積回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130619

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131219

R150 Certificate of patent or registration of utility model

Ref document number: 5443586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250