JP2012521588A - 回路構成におけるデータ交換を制御するための回路構成、および方法 - Google Patents
回路構成におけるデータ交換を制御するための回路構成、および方法 Download PDFInfo
- Publication number
- JP2012521588A JP2012521588A JP2012501214A JP2012501214A JP2012521588A JP 2012521588 A JP2012521588 A JP 2012521588A JP 2012501214 A JP2012501214 A JP 2012501214A JP 2012501214 A JP2012501214 A JP 2012501214A JP 2012521588 A JP2012521588 A JP 2012521588A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sink
- sinks
- circuit configuration
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000003111 delayed effect Effects 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000006870 function Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000001934 delay Effects 0.000 description 5
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
【選択図】図1
Description
Claims (16)
- 回路構成(100)における、データシンク(111、112、113)の少なくとも1つの集合と、データソース(121、122、123)の少なくとも1つの集合との間のデータ交換を制御する方法であって、前記回路構成(100)は、少なくとも1つの調停ユニット(116)を有する、前記方法において、
−前記調停ユニット(116)が、所定の順番にしたがって、データシンク(111、112、113)の前記集合から、第1のデータシンクを選択する工程と、
−前記第1のデータシンクが、第1のデータソースのアドレスと、要求信号とを出力する工程と、
−前記アドレスが、データソース(121、122、123)の前記集合からの前記第1のデータソースの選択のために利用される工程と、
−第1のデータソースが、データと、少なくとも1つの有効信号とを出力する工程と、
−前記データが、データシンク(111、112、113)の前記集合の全てのデータシンク(111、112、113)へと転送される工程と、
−前記第1のデータシンクが前記データを格納する工程と、
を特徴とする、方法。 - 回路構成(400)における、データシンク(411、412、413)の少なくとも1つの集合と、データソース(421、422、423)の少なくとも1つの集合との間のデータ交換を制御する方法であって、前記回路構成(400)は、少なくとも1つの調停ユニット(426)を有する、前記方法において、
−前記調停ユニット(426)が、所定の順番にしたがって、データソ−ス(421、422、423)の前記集合から、第1のデータソースを選択する工程と、
−前記第1のデータソースが、第1のデータシンクの有効信号と共に、前記第1のデータソース内で準備されたデータを、および、選択ユニット(414)宛のアドレスを、データシンク(411、412、413)の前記集合の全てのデータシンク(411、412、413)へと伝送する工程と、
−前記アドレスが、データシンク(411、412、413)の前記集合からの前記第1のデータシンクの選択のために利用される工程と、
−前記有効信号と、前記第1のデータシンクの準備態勢情報とにしたがって、前記データが前記第1のデータシンクに格納され、前記第1のデータシンクの前記準備態勢情報が調整される工程と、
−成功した伝送の肯定応答信号が、前記第1のデータソースへと送信される工程と、
を特徴とする、方法。 - 少なくとも1つのデータノードが、少なくとも1つのデータシンクとして、および、少なくとも1つのデータソースとして機能することを特徴とする、請求項1または2のいずれか1項に記載の方法。
- データシンクの少なくとも2つの集合と、データソースの少なくとも1つの集合との間でデータ交換が行われ、データシンクの各集合にはそれぞれ少なくとも1つの調停ユニット(316、336)が割り当てられることを特徴とする、請求項1に記載の方法。
- データソースの少なくとも2つの集合と、データシンクの少なくとも1つの集合との間でデータ交換が行われ、データソースの各集合にはそれぞれ少なくとも1つの調停ユニットが割り当てられることを特徴とする、請求項2に記載の方法。
- 異なる調停ユニット(316、336)に割り当てられる集合が区別され得ることを特徴とする、請求項4および5のいずれか1項に記載の方法。
- 前記第1のデータシンクの前記要求信号は、前記第1のデータソースの有効情報に影響を与えることを特徴とする、請求項1に記載の方法。
- 前記第1のデータシンクの前記肯定応答信号は、前記第1のデータソースの有効情報に影響を与えることを特徴とする、請求項2に記載の方法。
- 読み出し要求信号、または、書き込み要求信号は、前記調停ユニット(116、426)を進めることに対して作用することを特徴とする、請求項1〜8のいずれか1項に記載の方法。
- 前記調停ユニット(116、426)は、所定のイベントの際に、特定のデータシンクまたは特定のデータソースを調停し、強制的な調停の後に、前記調停ユニット(116、426)は引き続いて、前記所定の順番にしたがって、データシンク(111、112、113)またはデータソース(421、422,423)を選択することを特徴とする、請求項1および2のいずれか1項に記載の方法。
- データが、遅延ユニット(291、292)によって遅延させられることを特徴とする、請求項1〜10のいずれか1項に記載の方法。
- 回路構成(100)における、データシンク(111、112、113)の少なくとも1つの集合と、データソース(121、122、123)の少なくとも1つの集合と、の間のデータ交換のための回路構成であって、
前記回路構成(100)は、
−設定された順番にしたがって、データシンク(111、112、113)の前記集合から、第1のデータシンクを選択するための調停ユニット(116)と、
−前記第1のデータシンクによる、第1のデータソースのアドレスと、要求信号との第1の出力を処理し伝送する手段(114、115、102)と、
−前記アドレスによって、データソース(121、122、123)の前記集合から前記第1のデータソースを選択し、データと、前記第1のデータソースの少なくとも1つの肯定応答信号との第1の出力を処理し、データシンク(111、112、113)の前記集合の全てのデータシンク(111、112、113)へと、前記データを転送する手段(124、125、101)と、
−前記第1のデータシンクに前記データを格納する手段(114)と、
をさらに有することを特徴とする、回路構成。 - 回路構成(400)における、データシンク(411、412、413)の少なくとも1つの集合と、データソース(421、422、423)の少なくとも1つの集合との間のデータ交換のための回路構成であって、前記回路構成(400)は、少なくとも1つの調停ユニット(426)を有し、
前記回路構成(400)は、
−設定された順番にしたがって、データソース(421、422、423)の前記集合から、第1のデータソースを選択するための調停ユニット(426)と、
−有効信号と共に、前記第1のデータソース内に準備されたデータを、および、第1のデータシンクのアドレスを、データシンク(411、412、413)の前記集合の全てのデータシンク(411、412、413)へと伝送するための手段(425、401)と、
−前記アドレスによって、データシンク(411、412、413)の前記集合から前記第1のデータシンクを選択し、前記有効信号、および、前記第1のデータシンクの前記準備態勢情報にしたがって、前記データを前記第1のデータシンクに格納し、前記第1のデータシンクの準備態勢情報を調整する手段(427、414)と、
−前記第1のデータソースへと、成功した伝送の肯定応答信号を送信する手段(415、402、424)と、
をさらに有することを特徴とする、回路構成。 - 前記回路構成(200)は、データ遅延のために、遅延ユニット(291、292)を有することを特徴とする、請求項12および13のいずれか1項に記載の回路構成。
- 前記回路構成(300)は、少なくとも2つの調停ユニット(316、336)を有し、前記少なくとも2つの調停ユニット(316、336)はそれぞれ、前記データシンク(311、312、313、331、332、333)の少なくとも2つの集合のうちの1つに割り当てられることを特徴とする、請求項12に記載の方法。
- 前記回路構成は、少なくとも2つの調停ユニットを有し、前記前記少なくとも2つの調停ユニットはそれぞれ、前記データソースの少なくとも2つの集合のうちの1つに割り当てられることを特徴とする、請求項13に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009001898A DE102009001898A1 (de) | 2009-03-26 | 2009-03-26 | Schaltungsanordnungen und Verfahren zur Steuerung eines Datenaustauschs in einer Schaltungsanordnung |
DE102009001898.0 | 2009-03-26 | ||
PCT/EP2010/052309 WO2010108745A1 (de) | 2009-03-26 | 2010-02-24 | Schaltungsanordnungen und verfahren zur steuerung eines datenaustauschs in einer schaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012521588A true JP2012521588A (ja) | 2012-09-13 |
JP5443586B2 JP5443586B2 (ja) | 2014-03-19 |
Family
ID=42271869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012501214A Active JP5443586B2 (ja) | 2009-03-26 | 2010-02-24 | 回路構成におけるデータ交換を制御するための回路構成、および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8499113B2 (ja) |
EP (2) | EP2485153B1 (ja) |
JP (1) | JP5443586B2 (ja) |
CN (1) | CN102362267B (ja) |
DE (1) | DE102009001898A1 (ja) |
WO (1) | WO2010108745A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010003551A1 (de) | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Timermodul und Verfahren zur Überprüfung von Ausgangssignalen eines Timermoduls |
DE102010003538A1 (de) | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Verfahren zur Überprüfung von Signal- und Modulaktivitäten in einem Timermodul und Timermodul |
DE102010003532B4 (de) | 2010-03-31 | 2020-08-06 | Robert Bosch Gmbh | Timermodul und Verfahren zur Überprüfung eines Ausgangssignals |
DE102010003530A1 (de) | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Hardware-Datenverarbeitungseinheit und Verfahren zur Überwachung einer Rundendauer einer Routingeinheit |
US20180082720A1 (en) * | 2016-09-20 | 2018-03-22 | Altera Corporation | Pipelined interconnect circuitry having reset values holding capabilities |
TWI760872B (zh) * | 2020-09-30 | 2022-04-11 | 新唐科技股份有限公司 | 管理控制器及控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091577A (ja) * | 1996-09-17 | 1998-04-10 | Toshiba Corp | バスアクセス権制御方式 |
JP2002123484A (ja) * | 2000-09-08 | 2002-04-26 | Texas Instruments Inc | バス・システム用の即時許可バス・アービタ |
JP2005228311A (ja) * | 2004-02-11 | 2005-08-25 | Samsung Electronics Co Ltd | 開放形コアプロトコルを基盤とするバスシステム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993003439A1 (en) * | 1991-07-26 | 1993-02-18 | Tandem Computers Incorporated | Apparatus and method for frame switching |
US6457078B1 (en) | 1999-06-17 | 2002-09-24 | Advanced Micro Devices, Inc. | Multi-purpose bi-directional control bus for carrying tokens between initiator devices and target devices |
US7225281B2 (en) | 2001-08-27 | 2007-05-29 | Intel Corporation | Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms |
DE102007044803A1 (de) | 2007-09-20 | 2009-04-09 | Robert Bosch Gmbh | Schaltungsanordnung zur Signalaufnahme und -erzeugung sowie Verfahren zum Betreiben dieser Schaltungsanordnung |
-
2009
- 2009-03-26 DE DE102009001898A patent/DE102009001898A1/de not_active Withdrawn
-
2010
- 2010-02-24 WO PCT/EP2010/052309 patent/WO2010108745A1/de active Application Filing
- 2010-02-24 EP EP12165631.8A patent/EP2485153B1/de active Active
- 2010-02-24 EP EP10707864.4A patent/EP2411921B1/de active Active
- 2010-02-24 JP JP2012501214A patent/JP5443586B2/ja active Active
- 2010-02-24 US US13/138,607 patent/US8499113B2/en active Active
- 2010-02-24 CN CN201080013384.0A patent/CN102362267B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091577A (ja) * | 1996-09-17 | 1998-04-10 | Toshiba Corp | バスアクセス権制御方式 |
JP2002123484A (ja) * | 2000-09-08 | 2002-04-26 | Texas Instruments Inc | バス・システム用の即時許可バス・アービタ |
JP2005228311A (ja) * | 2004-02-11 | 2005-08-25 | Samsung Electronics Co Ltd | 開放形コアプロトコルを基盤とするバスシステム |
Also Published As
Publication number | Publication date |
---|---|
WO2010108745A1 (de) | 2010-09-30 |
JP5443586B2 (ja) | 2014-03-19 |
EP2485153A1 (de) | 2012-08-08 |
CN102362267B (zh) | 2016-02-03 |
CN102362267A (zh) | 2012-02-22 |
EP2411921B1 (de) | 2013-10-09 |
US20120030395A1 (en) | 2012-02-02 |
DE102009001898A1 (de) | 2010-09-30 |
US8499113B2 (en) | 2013-07-30 |
EP2411921A1 (de) | 2012-02-01 |
EP2485153B1 (de) | 2014-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7308526B2 (en) | Memory controller module having independent memory controllers for different memory types | |
US8886861B2 (en) | Memory interleaving device to re-order messages from slave IPS and a method of using a reorder buffer to re-order messages from slave IPS | |
US7269709B2 (en) | Memory controller configurable to allow bandwidth/latency tradeoff | |
JP5443586B2 (ja) | 回路構成におけるデータ交換を制御するための回路構成、および方法 | |
JP4447892B2 (ja) | マルチコア通信モジュールを組み入れたデータ通信システム及び方法 | |
KR100814904B1 (ko) | 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템 | |
JP4621604B2 (ja) | バス装置、バスシステムおよび情報転送方法 | |
US20160062930A1 (en) | Bus master, bus system, and bus control method | |
US7970959B2 (en) | DMA transfer system using virtual channels | |
CN111149097B (zh) | 一种主芯片、从芯片及芯片间的dma传输系统 | |
JPH0728758A (ja) | ダイナミックタイムループ調停及び装置 | |
US6748505B1 (en) | Efficient system bus architecture for memory and register transfers | |
JP4902640B2 (ja) | 集積回路、及び集積回路システム | |
JP4855864B2 (ja) | ダイレクトメモリアクセスコントローラ | |
US20230269205A1 (en) | Switch for transmitting packet, network on chip having the same, and operating method thereof | |
US8756356B2 (en) | Pipe arbitration using an arbitration circuit to select a control circuit among a plurality of control circuits and by updating state information with a data transfer of a predetermined size | |
US7206904B2 (en) | Method and system for buffering multiple requests from multiple devices to a memory | |
KR20150119565A (ko) | 복수의 기능 블록들을 포함하는 반도체 장치 | |
JP4193746B2 (ja) | マトリックス状バス接続システム | |
JP2001282704A (ja) | データ処理装置及びデータ処理方法とデータ処理システム | |
US20080320178A1 (en) | DMA transfer apparatus | |
US7673091B2 (en) | Method to hide or reduce access latency of a slow peripheral in a pipelined direct memory access system | |
US9672168B2 (en) | System interconnection of system-on-chip | |
US7549004B1 (en) | Split filtering in multilayer systems | |
KR100666950B1 (ko) | 패킷 처리를 위한 다중 메모리 액세스 시스템 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130619 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5443586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |