CN102362267A - 电路装置和用于控制电路装置中的数据交换的方法 - Google Patents
电路装置和用于控制电路装置中的数据交换的方法 Download PDFInfo
- Publication number
- CN102362267A CN102362267A CN2010800133840A CN201080013384A CN102362267A CN 102362267 A CN102362267 A CN 102362267A CN 2010800133840 A CN2010800133840 A CN 2010800133840A CN 201080013384 A CN201080013384 A CN 201080013384A CN 102362267 A CN102362267 A CN 102362267A
- Authority
- CN
- China
- Prior art keywords
- data
- sink
- data source
- source
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000003044 adaptive effect Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims 2
- 238000004891 communication Methods 0.000 description 36
- 230000006872 improvement Effects 0.000 description 23
- 230000002349 favourable effect Effects 0.000 description 13
- 230000001351 cycling effect Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明涉及一种用于控制电路装置中的至少一个数量的数据接收器与至少一个数量的数据源之间的数据交换的方法以及电路装置,其中所述电路装置具有至少一个仲裁单元。此外,仲裁单元根据预先给定的顺序选择第一数据接收器(数据接收器仲裁)或第一数据源(数据源仲裁),所述第一数据接收器或第一数据源输出第一数据源的地址和第一数据接收器的请求信号或地址并且输出有效信号。第一数据源的数据被存储在第一数据接收器中。
Description
技术领域
本发明涉及电路装置和用于控制电路装置中的数据交换的方法。
背景技术
在进行数据处理的系统(计算机和微处理器系统、控制单元、外围单元以及其他进行信息处理的系统)中,为了数据交换目的而常常利用总线系统。这种总线系统是带有其变型AHB、ASB和APB的AMBA总线(www.arm.com/products/solutions/AMBAHomePage.html)。AHB总线是多主机总线,其中各个主机可以通过总线请求(Bus-Request)来请求总线。仲裁器在多个请求中判定将总线分配给哪个主机用于其数据传送。所选择的主机与如下从机商量地址:该主机可以通过写总线将数据传输给该从机或者该主机通过读总线从该从机获得数据。数据传输可以持续多个时钟周期并且通过准备信号(Ready-Signal)来结束,其中该准备信号针对接下来的主机请求又释放该总线。例如CPU(中央处理单元(central processing unit))或者DMA(直接内存存取(direct memory access))会用作主机来从存储器获取数据或者将数据传输到外围单元。在此,传输路径分别通过可以持续变化的地址被控制。
其他数据传输可能性是数据路由(Routing),如在PCT/EP2008/060493中所描述的那样,所述PCT/EP2008/060493解决了将数据分派给可配置的(对于传播时间固定的)地址的问题。在此,由数据源(源(Source))将存在的数据依次地写到RAM(随机存取存储器(random access memory))中的固定地址上,数据接收器(目的地(Destination))从该地址循环地取数据。在每次取数据时,涉及的数据区域被标记为已读的并且由此对于来自相同源的接下来的数据被标记为空闲的(frei)。当在数据源与数据接收器之间存在固定连接并且任意频繁地交换数据时,那么这类数据分派是有利的。
在借助AMBA总线系统进行数据交换时,每个主机都向总线报告请求并且由仲裁器判定将总线分配给哪个主机。数据传送由此非常灵活,但是也非常费事。与此相比,(上述)数据路由更简单,因为每个参与者简单地被依次询问,该参与者是否有请求并且接着依次被服务。在此,写请求(Write Request)和读请求(Read Request)对于RAM是不同的。在写请求的情况下,当目标地址在RAM中是空闲时,那么源恰好取这些数据并且将这些数据写到RAM中。相反,在读请求的情况下,只有当存在有效的数据并且数据在读取时被标记为已读时,数据才被操作。
路由的缺点是:对于从源到接收器的每个数据传送,需要k个时钟用于写入RAM中,并且附加地必需l个时钟用于从RAM读取。如果依次地操作n个数据源和m个数据接收器,则一个过程(Durchlauf)必需直至t=n*k+m*l个时钟。如果不存在请求,则源或者接收器的询问被缩短到零个时钟。由此,循环时间、也就是直至相同的源或者接收器重新被操作的时间与请求的数目相关。针对有些应用,该循环时间太大,而针对其他应用,可变的循环时间是不利的。
发明内容
本发明的优点
按照独立权利要求所述的根据本发明的用于控制电路装置中的数据交换的方法或根据本发明的电路装置相对于按照现有技术的数据路由具有如下优点:根据本发明的方法或电路装置节省了作为中间存储器的RAM并且将循环时间缩短到t=m个时钟,因为仅仅数据接收器被询问,并且针对每个询问分别需要仅仅一个时钟。此外,循环时间可以被选择为恒定的,因为数据接收器的询问可以与请求是否存在无关。
而相对于现有技术中的AMBA总线,节约许多电路花费,例如因为根据轮转(round-robin)原理的更简单的仲裁是可能的,因为对于该仲裁不必考虑是否存在请求,因为分别地可以设置仅仅一个读访问,因为读取始终由可配置的(对于传播时间固定的)地址进行并且因为n个数据源的地址可以需要仅仅ld(n)个比特(源的连续编号)。
按照主权利要求1所述的方法因此特别快并且与现有技术相比必需比较小的电路花费。其他优点和改进通过从属权利要求的特征来得到。
在有利的改进方案中,至少一个数据节点不仅用作至少一个数据接收器,而且用作至少一个数据源。该方法由此并不限于纯的数据接收器或数据源。针对根据本发明的数据交换,要考虑将这种功能单元划分成相对应的数目的数据接收器和数据源。
此外有利的是,在多个(部分)数量(Menge)的数据接收器和/或多个(部分)数量的数据源之间的数据交换可以通过针对每个数据接收器(部分)数量(在数据接收器仲裁的情况下)或针对每个数据源(部分)数量(在数据源仲裁的情况下)分别采用至少一个仲裁单元来进行。由此,实现了更灵活地在不同组的数据源和数据接收器之间进行数据传送。在另一有利的改进方案中,多个(部分)数量中的一些对于还更灵活的数据交换也可以交叠(ueberschneiden)。
在另一有利的实施例中,在数据接收器仲裁的情况下,所选择的(第一)数据接收器的请求信号影响所选择的(第一)数据源的有效性信息。因此,例如通过数据接收器给该源的消息可以规定该消息在数据源中要保持有效还是变为无效的,由此例如能够实现所希望的多重读过程,但是也可以阻止不希望的多重读过程。完全一样地,在数据源仲裁的情况下,在有利的改进方案中设置,通过所选择的(第一)数据接收器的应答信号来影响所选择的(第一)数据源的有效性信息,其具有与恰好在数据接收器仲裁的情况下所描述的优点相同的优点。
也有利的是,存在数据节点(特别是数据接收器)的请求信号可以对仲裁单元的转接(Weiterschalten)发生作用的可能性。由此尽管可能放弃了恒定的循环时间的优点,但是有利地得到其他传输选项,例如,在数据源与数据接收器之间进行持续数据传送一定时间,其间仲裁单元不进一步计数。
在另一优选的改进方案中,仲裁单元在预先给定的事件(例如通过CPU确定/控制)的情况下对确定的数据接收器或确定的数据源进行仲裁并且在强制的仲裁之后才进一步根据预先给定的顺序选择跟随的数据接收器或数据源。由此,在重要事件、例如时间关键的事件的情况下可以灵活地放弃该预先给定的顺序,并且在计划外的仲裁之后以固定顺序重新采纳该方法。
在特别有利的实施例中,数据交换的数据可以通过流水线寄存器(Pipelineregister)或者相似的延迟单元或延迟方法在电路装置中被延迟,由此,当写过程和/或读过程需要比通过仲裁的时钟所分配的时间更多的时间时,根据本发明的数据交换也是可能的。
附图说明
本发明的实施例在附图中示出并且在以下描述中被详细阐述。附图仅为示例性的并且不限于一般的发明构思。在此,附图标记的相一致的后两位数字表征相同的或可比较的元件。
在此:
图1示出了在通过计数器对数据接收器进行仲裁的情况下的用于数据交换的电路装置,
图2示出了具有流水线寄存器的用于数据交换的电路装置,
图3示出了具有并行访问可能性的用于数据交换的电路装置,以及
图4示出了在通过计数器对数据源进行仲裁的情况下的用于数据交换的电路装置。
具体实施方式
在本说明书中,使用了如下意义的概念“数据源”、“数据接收器”和“数据节点”:数据源是提供数据的数据节点,而数据接收器是接收数据的数据节点。应指出的是:例如被安置在壳体或者芯片中的功能单元不仅可以用作数据源而且可以用作数据接收器,并且也多重地起作用(und das auch mehrfach)。该单元接着对于根据本发明的在数据源与数据接收器之间的数据交换而言可考虑被划分成相对应的数目的数据接收器和数据源。
图1示出了根据本发明的电路装置的实施形式。在此,电路装置100具有数据接收器111、112和113以及数据源121、122和123。与数据接收器111、112和113相关联有1/m(1-aus-m)解码器114、复用器115和计数器116,与数据源121、122和123相关联有1/n解码器124和复用器125。1/m解码器114借助挑选信号访问数据接收器111、112和113,以受地址控制地选择数据接收器111、112和113,并且通过通信连接103不仅与复用器115的选择输入端相连而且与计数器116相连。数据接收器111、112和113分别与复用器115的输入端连接。复用器115的输出端与通信连接102相连,该通信连接102不仅与1/n解码器124而且与复用器125的选择输入端相连接。1/n解码器124访问数据源121、122和123,以受地址控制地选择数据源121、122和123。数据源121、122和123分别与复用器125的输入端相连接。此外,复用器125的输出端与通信连接101相连接,该通信线路101分别与数据接收器111、112和113相连接。
根据本发明的电路装置通常包括n+m个数据节点(数据源的数目n>0,数据接收器的数目m>0),在图1中的实施例中包括3+3=6个数据节点111、112、113、121、122和123。在此,数据源121、122和123的数目n=3,而数据接收器111、112、113的数目m=3。此外,仲裁单元、在图1中例如为模m(modulo-m)计数器116作为用于进行仲裁的选择单元与该电路装置关联。计数器116在该实施例中以可预先给定的时钟将计数器116的值递增直至m-1,并且接着又从0开始。通过1/m解码器114,在计数器116的每个状态的情况下都从数据接收器111、112、113中选择恰好一个数据接收器。所选择的数据接收器将地址和读请求信号(Read-Request-Signal)给予复用器115,该复用器115通过通信连接102转发所选择的数据接收器的所挑选的块的数据连同地址和读请求信号。
在1/n解码器124中,根据地址从数据源121、122和123中选择恰好一个数据源,并且给该数据源提供具有数据准备信号的读请求。由读请求和数据准备信号形成如下有效信号:该有效信号恰好在不仅读请求而且数据准备信号都是活动的时表征有效的数据。所选择的数据源将所请求的数据输出给复用器125,并且该复用器125负责恰好所选择的数据源的数据连同有效性信息(应答信号)通过通信连接101被转发到所有数据接收器111、112、113。所选择的数据接收器存储所述有效的数据。
在图1中,为了选择数据接收器111、112和113以及数据源121、122和123而示例性地举出1/m解码器114、1/n解码器124、复用器125和115,以及为了对数据接收器111、112和113进行仲裁而示例性地举出计数器116。替换于此地,如下其他电路装置也能被实现,所述其他电路装置能够执行根据本发明的数据交换的选择和仲裁。
在所介绍的改进实例中,有利的是,所选择的数据接收器的读请求信号影响所选择的数据源的数据的有效性信息。由于计数器116即使不存在请求也依次地选择每个数据接收器,所以由此阻止了无意的存储并且由此阻止了有错误的数据重写。如果存在读请求,则在数据源中将该数据标记为已读的并且由此该数据变为无效的,直至由源提供新的数据(有效性信息“invaild(无效)”必须向“valid(有效)”变更)。与数据一起传输的有效信号是成功的传输的应答信号并且用作数据接收器中的存储器信号。在本发明的另一改进方案中,可能的是,通过作为请求信号的两个比特xy来选择数据接收器的相应的读请求信号。在此,两个比特xy的四个可能的状态例如具有以下意义,如在表1中所描述的那样。
值 | x y | 名称 | 意义 |
0 | 0 0 | 无请求 | 数据接收器未请求数据 |
1 | 0 1 | 单读 | 所请求的数据在提供之后在源中变为无效的。 |
2 | 1 0 | 突发读 | 所请求的数据在提供之后在源中变为无效的;直接提供新数据;用于进行仲裁的计数器没有递增。 |
3 | 1 1 | 多重读 | 所请求的数据在提供之后在源中保持有效。 |
表1:在对数据接收器进行仲裁时的读请求比特x和y的编码可能性。
值在表1中在此被理解为两个比特xy的十进制等价物。在值0的情况下,不存在读请求,该数据在源上保持有效。在值3的情况下,多个读过程被连续设置,该数据在该情况下同样保持有效。在其他两个情况(值1和值2)下,该数据在读之后变为无效的并且必须在相同的地址上针对接下来的读过程被替换。在此,值为1的情况例如对应于针对图1所描述的数据交换过程。
在突发读(值=2)的情况下,相应接下来的数据已在接下来的时钟周期中待用。在这种情况下也可能的是,通过变更所发送的地址,新数据由其他源来提供。此外,要注意的是,计数器116没有被递增或通常仲裁单元没有继续运转,只要突发读是活动的。因此,保持选择确定的数据接收器。有利地,通过实施这种改进示例因此可以实现突发读的功能,然而在具有所描述的突发选项(burst-Option)的改进方案中不再给出恒定的循环时间,如其在简单的情况(仅“无请求”或者“单读”)下曾是有利的那样。
控制信号x和y与关联的地址共同被传输,并且也在延迟的情况(例如由于流水线级(Pipelinestufen)引起,也参见以下进一步的描述)下以相同的方式被延迟。这同样适合与所传输的数据结合的有效信号。在突发访问的情况下,当不仅数据源而且数据接收器都支持该速度时,可以实现每个时钟一个数据的最大数据吞吐量。
当然,其他的、尤其是花费更高的请求信号变型也是可能的,并且所介绍的2比特变型或还更简单的1比特变型(“无请求”或者“单读”)仅是最简单的基本变型。
为了对所使用的计数器116进行仲裁,在根据本发明的方法或根据本发明的电路装置的另一有利的改进方案中,可以以任意代码进行计数或者不必在每个循环中都挑选所有数据接收器,其方式是该计数器116例如在达到值m-1之前已又被设置为0。由此例如可能的是,有些数据接收器比其他数据接收器更频繁地被操作。在时间关键的系统中,由此必要时可以省去利用附加的用于并行化的硬件进行划分。
此外,在另一实施例中,如下仲裁是可能的:该仲裁根据确定的数据接收器的请求意味着加速,譬如将计数器116以事件控制的方式设置到确定的值,并且接着其从那里开始进一步递增。这样,例如在外部存在的CPU根据确定的事件将计数器116设置到确定的值,并且由此强制对接收器进行仲裁,其中其他接收器接着必要时被跳过。从所设置的值,接着例如以其他常见形式进行增加。相同的原理自然也适用于在下面进一步描述的源仲裁的情况,用于强制对确定的数据源进行仲裁。受事件控制地设置仲裁单元也不限于计数器116的例子,而是更确切地说对于不同方式实现的仲裁单元而言也是有利的。
在这种改进方案中,对被仲裁的数据节点的更灵活的访问因此是可能的,但是与具有固定预先给定的顺序(并且没有突发选项)的改进方案相反,不可给出恒定的循环时间。根据应用,两个改进方式都是有利的。
如果用于请求和存储数据的时间段在一个时钟周期之内不够用,则在根据本发明的数据交换的另一有利的改进方案中能将流水线寄存器或者可比较的延迟单元插入到地址路径中或通信连接101中用于请求和/或插入到数据提供路径中或通信连接102中。在图2中示出了具有流水线寄存器的根据本发明的电路装置的这样的实施形式。
在此,图2中的电路装置200类似于图1中的电路装置100具有数据接收器211、211、213、数据源221、222和223、通信连接201、202和203、1/m解码器214、1/n解码器224、复用器215和225以及计数器216。这些元件在此如针对图1所描述的那样彼此链接或连接。附加地,在图2中,流水线寄存器291被集成到通信连接201中,而流水线寄存器292被集成到通信连接202中。
流水线寄存器291和292可以具有任意的深度,例如数据在通信连接102中被延迟了A个时钟,而数据在通信连接101中被延迟了B个时钟。在这种情况下,数据在所选择的数据接收器中的存储必须被延迟A+B个时钟。但是不必要的是,计数器116始终保持其值,而是计数器116可以以任意时钟进一步计数并且在这种情况下也负责在例如m个时钟之后对所有接收器111、112、113恰好询问一次。
流水线级在此例如可以被分派在分层构造的在不同级上的复用器中。在此仅须注意的是,从复用器的输入端到输出端的每个路径利用恰好相同数目的流水线寄存器级而被延迟。相同的情况也适用于其他延迟措施。此外重要的是,所选择的数据接收器的在通过所选择的数据源回复时的挑选信号在流水线寄存器延迟和继续运转的计数器的情况下被构造为第二挑选信号,并且该第二挑选信号被延迟了上面针对图1所描述的数据交换过程的持续时间加上流水线寄存器291和292的延迟。所选择的数据接收器的在通过所选择的数据源回复时的被延迟的第二挑选信号的改进方案也可以与流水线寄存器或其他延迟单元的使用无关地是有利的。具有通过流水线寄存器的数据延迟和/或具有选择信号的适配的相对应的改进方案在数据源仲裁的情况下同样是有利的。
在根据本发明的数据交换的另一改进方案中,可能的是将数据接收器的数量m划分成多个相同大小的或者不同大小的(部分)数量m1、m2、…mp,并且针对这些(部分)数量中的每个提供一个计数器,用于并行工作。因此,给这些(部分)数量的每个都分配一个仲裁单元。该布局的优点在于,多个数据传送可以同时被处理,并且整个装置的最大数据吞吐量通过最大的部分数量m1、m2、…mp来确定。
图3示出了根据本发明的电路装置在具有p=2的变型中的相对应的改进方案。在此,电路装置300具有数据接收器311、312、313、331、332和333、数据源321、322和323、1/m1解码器314、1/m2解码器334、1/n1解码器324、1/n2解码器328、复用器315、325、327和335、计数器316和336以及通信连接301-306。
1/m1解码器314访问数据接收器311、312和313并且通过通信连接303不仅与复用器315的选择输入端而且与计数器316相连。数据接收器311、312和313分别与复用器315的输入端相连接。复用器315的输出端与通信连接302相连接,该通信连接302不仅与1/n1解码器324而且与复用器325的选择输入端相连接。1/n1解码器324访问数据源321、322和323。数据源321、322和323分别与复用器325的输入端相连接并且分别通过相同的通信连接分别与复用器327的输入端相连接。此外,复用器325的输出端与通信连接301相连接,该通信线路301分别与数据接收器311、312和313相连接。
1/m2解码器334访问数据接收器331、332和333并且通过通信连接306不仅与复用器335的选择输入端而且与计数器336相连接。数据接收器331、332和333分别与复用器335的输入端相连接。复用器335的输出端与通信连接305相连接,该通信连接305不仅与1/n2解码器328而且与复用器327的选择输入端相连接。1/n2解码器328访问数据源321、322和323。复用器327的输出端与通信连接304相连接,该通信线路304分别与数据接收器331、332和333相连接。
在该改进实例中,利用两个计数器316和336可能的是,从两个(部分)数量的数据接收器311、312、313或331、332、333选择相同的数据源321、322、323或者分别选择(部分)数量为n1和n2的数据源321、322、323。由于相同数据源的读同时在原理上是可能的,所以两个不同的接收器可以处理相同的数据。如果对相同数据源的读访问在时间上依次地进行,则第二读过程是无效的或者数据是可能不同的,因为数据源在其间已提供新数据。
在通过不同的数据接收器同时访问相同的数据源时,在所示的实施例中会发生冲突问题。因而,必须排除这种情况(例如通过不同的(部分)数量的仲裁的相协调或者例如通过每个源仅根据数据接收器部分数量之一或者甚至仅被确定的数据接收器询问),或者必须使电路装置适配,例如与这里所示的实施例相比通过其他数据源输出端加上相对应的连接。
相反,代替通过图1中的计数器116和1/m解码器115对m个数据接收器111、112、113进行选择,也可能的是,对n个数据源进行仲裁。图4与此相对应地示出了根据本发明的电路装置的改进方案。在此,电路装置400具有数据接收器411、412、413、数据源421、422、423、通信连接401、402、403和404、1/m解码器414、1/n解码器424、复用器415、425和427以及计数器426。1/m解码器414访问数据接收器411、412和413。数据接收器411、412和413分别与复用器415的输入端相连接。复用器415的输出端与通信连接402相连接,该通信连接402与数据源421、422和423相连接。1/n解码器424访问数据源421、422和423并且通过通信连接404与复用器425的选择输入端、复用器427的选择输入端以及与计数器426相连接。数据源421、422和423分别与复用器425的输入端相连接并且分别通过相同的通信连接分别与复用器427的输入端相连接。此外,复用器425的输出端与通信连接401相连接,该通信线路401分别与数据接收器111、112和113相连接。此外,复用器427的输出端通过通信线路403与1/m解码器414和复用器415的选择输入端相连接。
复用器、解码器或计数器的作用方式类似于图1的数据接收器仲裁的描述。但是在该改进方案(电路装置400)中,现在所有数据源421、422、423依次地以规定的顺序(在该改进方案中通过计数器426)被仲裁/被选择,而与相应的源是否具有数据并且与此相联系地是否有写请求(或请求信号)无关,这由上面所阐述的有效性信息引起。分别选择的数据源将所提供的数据连同上面所提及的有效信号通过到所有数据接收器的通信线路401并且附加地将地址通过到1/m解码器414的通信线路403传输给所有数据接收器411、412、413。由此所选择的数据接收器获得由该地址形成的挑选信号。在数据接收器上存在的准备信号(读请求)说明数据接收器是否准备接收新数据。根据一同传输的有效信号和接收器接受数据的准备的有效性信息来生成写信号。利用写信号在存储器中接受数据,并且同时使所选择的数据接收器的读请求信号复位。同时,写信号是成功的传输的应答信号并且由所选择的数据接收器回送给所选择的数据源,以便在那里影响有效性信息,具体而言将数据标记为已读的并且由此使写请求复位。
在对源421、422、423进行仲裁的改进方案中,信号的延迟也通过流水线级或者其他延迟机制来实现,如针对图2所描述的那样。在此要注意的是,为了形成标记信号“已读的”,数据源的挑选信号被延迟与到数据接收器的数据路径连同向回传输的应答信号被延迟一样多的时钟。被延迟的挑选信号与应答信号链接,以便进行标记。由此,正确的源的标记在通过流水线级延迟的情况下在其间已通过仲裁器(计数器)426操作其他数据源时也是可能的。
在图4中的对数据源421、422、423进行仲裁的改进实例中也可能的是,数据被传输给数据接收器411、412、413中的多个。接着,请求信号作为具有至少两个比特x和y的写请求信号附加地与地址一起被传输,如例如表2示出的那样。在此,源的写请求是请求信号,而接收器的读请求是应答信号。
针对数据源仲裁的表2类似于针对数据接收器仲裁的表1。在值0的情况下,不存在请求,数据源不提供数据/数据源的数据不是有效的。在值1的情况下,数据交换如针对图4所描述的那样进行。由此,会设想例如也通过1比特(0“无请求”,1“单写”)的简单的请求信号形成。在源仲裁的改进实例中的请求信号的2比特变型的其他值2和3例如允许实施选项突发写和多重写。
值 | x y | 名称 | 意义 |
0 | 0 0 | 无请求 | 数据源未提供数据 |
1 | 0 1 | 单写 | 所提供的数据在接收器的写信号(应答)之后在源中被标记为已读的。 |
2 | 1 0 | 突发写 | 所提供的数据在接收器的应答之后在源中变为无效的;直接提供和传输新数据,用于进行仲裁的计数器没有递增。 |
3 | 1 1 | 多重写 | 所请求的数据在提供之后在源中保持有效。 |
表2:在对数据源进行仲裁时的写请求比特x和y的编码可能性。
在突发写选项的情况下,所提供的数据在接收器的应答之后在源中变为无效的,直接提供和传输新数据。为此,当数据源想要向不同的接收器传输时,必要时也可以传输新地址。计数器在突发写过程中没有递增或仲裁没有被转接,这在该改进实例中又导致有利的恒定的循环时间的损失,所述有利的恒定的循环时间有利于更灵活的数据传输,如上面在突发读的情况下所描述的那样。针对选项多重写,所请求的数据在提供之后在源中保持有效。
在对数据源421、422、423进行仲裁的情况下也存在分成多个并行工作的装置的可能性。为此,数据源被分成多个(部分)数量,并且给每个(部分)数量都分配仲裁单元、例如计数器,所述仲裁单元在所述(部分)数量中分别选择数据源。向数据接收器411、412、413的传输接着在并行的数据总线或地址总线上进行。通常,所有改进实例(例如流水线化、多重并行装置、动态仲裁、可变的计数器代码、第二挑选信号)与在接收器仲裁的情况下完全一样地适用于在源仲裁的情况下的根据本发明的数据交换。
Claims (16)
1.一种用于控制电路装置(100)中的至少一个数量的数据接收器(111,112,113)与至少一个数量的数据源(121,122,123)之间的数据交换的方法,其中该电路装置(100)具有至少一个仲裁单元(116),其特征在于如下步骤:
- 仲裁单元(116)根据预先给定的顺序从所述数量的数据接收器(111,112,113)中选择第一数据接收器,
- 第一数据接收器输出请求信号和第一数据源的地址,
- 地址被用于从所述数量的数据源(121,122,123)中选择第一数据源,
- 第一数据源输出数据和至少一个有效信号,
- 数据被转发到所述数量的数据接收器(111,112,113)的所有数据接收器(111,112,113),
- 第一数据接收器存储数据。
2.一种用于控制电路装置(400)中的至少一个数量的数据接收器(411,412,413)与至少一个数量的数据源(421,422,423)之间的数据交换的方法,其中该电路装置(400)具有至少一个仲裁单元(426),其特征在于如下步骤:
- 仲裁单元(426)根据预先给定的顺序从所述数量的数据源(421,422,423)中选择第一数据源,
- 第一数据源向所述数量的数据接收器(411,412,413)的所有数据接收器(411,412,413)传输在第一数据源中提供的数据连同第一数据接收器的有效信号并且将地址传输给选择单元(414),
- 地址被用于从所述数量的数据接收器(411,412,413)中选择第一数据接收器,
- 根据第一数据接收器的有效信号和准备信息,数据被存储在第一数据接收器中,并且第一数据接收器的准备信息被适配,
- 向第一数据源寄送成功的传输的应答信号。
3.根据权利要求1和2之一所述的方法,其特征在于,至少一个数据节点不仅用作至少一个数据接收器而且用作至少一个数据源。
4.根据权利要求1所述的方法,其特征在于,在至少两个数量的数据接收器和至少所述一个数量的数据源之间进行数据交换,并且给每个数量的数据接收器分别分配至少一个仲裁单元(316,336)。
5.根据权利要求2所述的方法,其特征在于,在至少两个数量的数据源和至少所述一个数量的数据接收器之间进行数据交换,并且给每个数量的数据源分别分配至少一个仲裁单元。
6.根据权利要求4和5之一所述的方法,其特征在于,分配给不同的仲裁单元(316,336)的数量能够交叠。
7.根据权利要求1所述的方法,其特征在于,第一数据接收器的请求信号影响第一数据源的有效性信息。
8.根据权利要求2所述的方法,其特征在于,第一数据接收器的应答信号影响第一数据源的有效性信息。
9.根据上述权利要求之一所述的方法,其特征在于,读请求信号或者写请求信号对仲裁单元(116,426)的转接发生作用。
10.根据权利要求1和2之一所述的方法,其特征在于,仲裁单元(116,426)在预先给定的事件的情况下对确定的数据接收器或确定的数据源进行仲裁,并且在强制的仲裁之后,仲裁单元(116,426)进一步根据预先给定的顺序选择数据接收器(111,112,113)或数据源(421,422,423)。
11.根据上述权利要求之一所述的方法,其特征在于,数据通过延迟单元(291,292)被延迟。
12.一种用于电路装置(100)中的至少一个数量的数据接收器(111,112,113)与至少一个数量的数据源(121,122,123)之间的数据交换的电路装置,其特征在于,该电路装置(100)此外还具有:
- 仲裁单元(116),用于根据规定的顺序从所述数量的数据接收器(111,112,113)中选择第一数据接收器,
- 处理和传输通过第一数据接收器对请求信号和第一数据源的地址的第一输出的装置(114,115,102),
- 利用地址从所述数量的数据源(121,122,123)中选择第一数据源、处理第一数据源的数据和至少一个应答信号的第一输出并且将数据转发给所述数量的数据接收器(111,112,113)的所有数据接收器(111,112,113)的装置(124,125,101),
- 将数据存储在第一数据接收器中的装置(114)。
13.一种用于电路装置(400)中的至少一个数量的数据接收器(411,412,413)与至少一个数量的数据源(421,422,423)之间的数据交换的电路装置,其中该电路装置(400)具有至少一个仲裁单元(426),并且其特征在于,该电路装置(400)此外还具有:
- 仲裁单元(426),用于根据规定的顺序从所述数量的数据源(421,422,423)中选择第一数据源,
- 用于将在第一数据源中提供的数据连同第一数据接收器的地址和有效信号传输给来自所述数量的数据接收器(411,412,413)的所有数据接收器(411,412,413)的装置(425,401),
- 根据第一数据接收器的准备信息和有效信号利用地址从所述数量的数据接收器(411,412,413)中选择第一数据接收器、将数据存储在第一数据接收器中并且使第一数据接收器的准备信息适配的装置(427,414),
- 向第一数据源寄送成功的传输的应答信号的装置(415,402,424)。
14.根据权利要求12和13之一所述的电路装置,其特征在于,电路装置(200)具有延迟单元(291,292),用于进行数据延迟。
15.根据权利要求12所述的电路装置,其特征在于,电路装置(300)具有至少两个仲裁单元(316,336),其中所述至少两个仲裁单元(316,336)分别被分配给至少两个数量的数据接收器(311,312,313,331,332,333)之一。
16.根据权利要求13所述的电路装置,其特征在于,电路装置具有至少两个仲裁单元,其中所述至少两个仲裁单元分别被分配给至少两个数量的数据源之一。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009001898.0 | 2009-03-26 | ||
DE102009001898A DE102009001898A1 (de) | 2009-03-26 | 2009-03-26 | Schaltungsanordnungen und Verfahren zur Steuerung eines Datenaustauschs in einer Schaltungsanordnung |
PCT/EP2010/052309 WO2010108745A1 (de) | 2009-03-26 | 2010-02-24 | Schaltungsanordnungen und verfahren zur steuerung eines datenaustauschs in einer schaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102362267A true CN102362267A (zh) | 2012-02-22 |
CN102362267B CN102362267B (zh) | 2016-02-03 |
Family
ID=42271869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080013384.0A Active CN102362267B (zh) | 2009-03-26 | 2010-02-24 | 电路装置和用于控制电路装置中的数据交换的方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8499113B2 (zh) |
EP (2) | EP2485153B1 (zh) |
JP (1) | JP5443586B2 (zh) |
CN (1) | CN102362267B (zh) |
DE (1) | DE102009001898A1 (zh) |
WO (1) | WO2010108745A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010003532B4 (de) | 2010-03-31 | 2020-08-06 | Robert Bosch Gmbh | Timermodul und Verfahren zur Überprüfung eines Ausgangssignals |
DE102010003530A1 (de) | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Hardware-Datenverarbeitungseinheit und Verfahren zur Überwachung einer Rundendauer einer Routingeinheit |
DE102010003551A1 (de) | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Timermodul und Verfahren zur Überprüfung von Ausgangssignalen eines Timermoduls |
DE102010003538A1 (de) | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Verfahren zur Überprüfung von Signal- und Modulaktivitäten in einem Timermodul und Timermodul |
US20180082720A1 (en) * | 2016-09-20 | 2018-03-22 | Altera Corporation | Pipelined interconnect circuitry having reset values holding capabilities |
TWI760872B (zh) * | 2020-09-30 | 2022-04-11 | 新唐科技股份有限公司 | 管理控制器及控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091577A (ja) * | 1996-09-17 | 1998-04-10 | Toshiba Corp | バスアクセス権制御方式 |
US20030105899A1 (en) * | 2001-08-27 | 2003-06-05 | Rosenbluth Mark B. | Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms |
JP2005228311A (ja) * | 2004-02-11 | 2005-08-25 | Samsung Electronics Co Ltd | 開放形コアプロトコルを基盤とするバスシステム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993003439A1 (en) * | 1991-07-26 | 1993-02-18 | Tandem Computers Incorporated | Apparatus and method for frame switching |
US6457078B1 (en) | 1999-06-17 | 2002-09-24 | Advanced Micro Devices, Inc. | Multi-purpose bi-directional control bus for carrying tokens between initiator devices and target devices |
US6859852B2 (en) * | 2000-09-08 | 2005-02-22 | Texas Instruments Incorporated | Immediate grant bus arbiter for bus system |
DE102007044803A1 (de) | 2007-09-20 | 2009-04-09 | Robert Bosch Gmbh | Schaltungsanordnung zur Signalaufnahme und -erzeugung sowie Verfahren zum Betreiben dieser Schaltungsanordnung |
-
2009
- 2009-03-26 DE DE102009001898A patent/DE102009001898A1/de not_active Withdrawn
-
2010
- 2010-02-24 JP JP2012501214A patent/JP5443586B2/ja active Active
- 2010-02-24 US US13/138,607 patent/US8499113B2/en active Active
- 2010-02-24 EP EP12165631.8A patent/EP2485153B1/de active Active
- 2010-02-24 WO PCT/EP2010/052309 patent/WO2010108745A1/de active Application Filing
- 2010-02-24 EP EP10707864.4A patent/EP2411921B1/de active Active
- 2010-02-24 CN CN201080013384.0A patent/CN102362267B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091577A (ja) * | 1996-09-17 | 1998-04-10 | Toshiba Corp | バスアクセス権制御方式 |
US20030105899A1 (en) * | 2001-08-27 | 2003-06-05 | Rosenbluth Mark B. | Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms |
JP2005228311A (ja) * | 2004-02-11 | 2005-08-25 | Samsung Electronics Co Ltd | 開放形コアプロトコルを基盤とするバスシステム |
Also Published As
Publication number | Publication date |
---|---|
WO2010108745A1 (de) | 2010-09-30 |
DE102009001898A1 (de) | 2010-09-30 |
EP2411921B1 (de) | 2013-10-09 |
JP2012521588A (ja) | 2012-09-13 |
US8499113B2 (en) | 2013-07-30 |
EP2411921A1 (de) | 2012-02-01 |
US20120030395A1 (en) | 2012-02-02 |
EP2485153B1 (de) | 2014-01-15 |
JP5443586B2 (ja) | 2014-03-19 |
EP2485153A1 (de) | 2012-08-08 |
CN102362267B (zh) | 2016-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102362267B (zh) | 电路装置和用于控制电路装置中的数据交换的方法 | |
US8886861B2 (en) | Memory interleaving device to re-order messages from slave IPS and a method of using a reorder buffer to re-order messages from slave IPS | |
JP4322451B2 (ja) | Dspメモリ間あるいはdspメモリとcpu用メモリ(dpram)間データ転送方式 | |
CN106021141B (zh) | 半导体设备 | |
CN103778085A (zh) | 存储器体系结构 | |
US20110125948A1 (en) | Multi-processor system and controlling method thereof | |
US20070067527A1 (en) | Data transfer bus system connecting a plurality of bus masters | |
US20220015588A1 (en) | Dual mode interconnect | |
CN101692213B (zh) | 通用串行总线主机控制方法和通用串行总线主机控制器 | |
CN102402422A (zh) | 处理器组件及该组件内存共享的方法 | |
US7206889B2 (en) | Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes | |
KR102303424B1 (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
US20070101032A1 (en) | Bus arbitration circuit and bus arbitration method | |
CA2117506C (en) | Return address adding mechanism for use in parallel processing system | |
CN112612740A (zh) | 基于spi总线协议的串行数据透传系统 | |
KR100354117B1 (ko) | 다중 버스 중재 시스템 | |
US7130946B2 (en) | Configuration and method having a first device and a second device connected to the first device through a cross bar | |
CN104052686B (zh) | 用于对互连访问进行仲裁的系统和方法 | |
CN100559359C (zh) | 矩阵状总线连接系统 | |
CN100422978C (zh) | 具有多个互相通信的数字信号处理器的集成电路 | |
KR100905818B1 (ko) | 일반적 통신 인터페이스를 구비한 집적회로 및 그러한 인터페이스를 통해 데이터를 통신하는 방법 | |
US7254658B2 (en) | Write transaction interleaving | |
CN101449252B (zh) | 通信组件以及用于双向数据传输的方法 | |
CN107273312B (zh) | 具有工作存储器的计算单元用的存储器直接访问控制装置 | |
JP2010032402A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |