JPH1091577A - バスアクセス権制御方式 - Google Patents
バスアクセス権制御方式Info
- Publication number
- JPH1091577A JPH1091577A JP8244784A JP24478496A JPH1091577A JP H1091577 A JPH1091577 A JP H1091577A JP 8244784 A JP8244784 A JP 8244784A JP 24478496 A JP24478496 A JP 24478496A JP H1091577 A JPH1091577 A JP H1091577A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- signal
- request
- round robin
- req
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 本発明は、優先度制御とラウンドロビン制御
とを組合せ、Ｉ／Ｏモジュールの動作に対応してアクセ
スを許可し、アクセス権制御の最適化を図る。 【解決手段】 各Ｉ／Ｏモジュール (120 〜123 )から
の各リクエスト信号毎に優先度が書替可能に設定される
レジスタ (210 〜213 )を設け、優先度選択手段(23)
が、１以上のＩ／Ｏモジュールからリクエスト信号を受
けたとき、各レジスタに基づいて、最高の優先度のリク
エスト信号を選択し、ラウンドロビン制御手段 (240 〜
243 ) が、優先度選択手段により１つのリクエスト信号
が選択されたとき、当該リクエスト信号のＩ／Ｏモジュ
ールに肯定応答を送出し、優先度選択手段により２以上
のリクエスト信号が選択されたとき、ラウンドロビン制
御に基づいて、当該各リクエスト信号のうちでアクセス
許可が割合の最低のリクエスト信号のＩ／Ｏモジュール
に肯定応答を送出するバスアクセス権制御方式。
とを組合せ、Ｉ／Ｏモジュールの動作に対応してアクセ
スを許可し、アクセス権制御の最適化を図る。 【解決手段】 各Ｉ／Ｏモジュール (120 〜123 )から
の各リクエスト信号毎に優先度が書替可能に設定される
レジスタ (210 〜213 )を設け、優先度選択手段(23)
が、１以上のＩ／Ｏモジュールからリクエスト信号を受
けたとき、各レジスタに基づいて、最高の優先度のリク
エスト信号を選択し、ラウンドロビン制御手段 (240 〜
243 ) が、優先度選択手段により１つのリクエスト信号
が選択されたとき、当該リクエスト信号のＩ／Ｏモジュ
ールに肯定応答を送出し、優先度選択手段により２以上
のリクエスト信号が選択されたとき、ラウンドロビン制
御に基づいて、当該各リクエスト信号のうちでアクセス
許可が割合の最低のリクエスト信号のＩ／Ｏモジュール
に肯定応答を送出するバスアクセス権制御方式。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のＩ／Ｏモジ
ュールに共有されるバスのアクセス権を制御するバスア
クセス権制御方式に係わり、特に、優先度制御とラウン
ドロビン制御とを組合せてなるバスアクセス権制御方式
に関する。
ュールに共有されるバスのアクセス権を制御するバスア
クセス権制御方式に係わり、特に、優先度制御とラウン
ドロビン制御とを組合せてなるバスアクセス権制御方式
に関する。
【０００２】
【従来の技術】従来、複数のＩ／Ｏモジュールがバスを
共有する場合、所定の方式でバスのアクセス権を制御す
るバスアクセス制御方式が用いられている。この種のバ
スアクセス制御方式には、アクセス優先度固定方式及び
ラウンドロビン方式があり、夫々広く用いられている。
共有する場合、所定の方式でバスのアクセス権を制御す
るバスアクセス制御方式が用いられている。この種のバ
スアクセス制御方式には、アクセス優先度固定方式及び
ラウンドロビン方式があり、夫々広く用いられている。
【０００３】アクセス優先度固定方式は、予め各Ｉ／Ｏ
モジュールに対してアクセス権の優先度を決定し、この
優先度に従ってアクセス権を制御する方式である。一
方、ラウンドロビン方式は、各Ｉ／Ｏモジュールのバス
アクセスの割合を均等になるように、１度バスアクセス
の許可されたＩ／Ｏモジュールに対し、次のサイクルで
アクセスの優先度を最も低くする方式である
モジュールに対してアクセス権の優先度を決定し、この
優先度に従ってアクセス権を制御する方式である。一
方、ラウンドロビン方式は、各Ｉ／Ｏモジュールのバス
アクセスの割合を均等になるように、１度バスアクセス
の許可されたＩ／Ｏモジュールに対し、次のサイクルで
アクセスの優先度を最も低くする方式である
【０００４】
【発明が解決しようとする課題】しかしながら以上のよ
うなバスアクセス権制御方式では、アクセス優先度固定
方式又はラウンドロビン方式のいずれにしても、Ｉ／Ｏ
モジュールの動作に応じて適切にアクセスを許可するこ
とが困難である問題がある。
うなバスアクセス権制御方式では、アクセス優先度固定
方式又はラウンドロビン方式のいずれにしても、Ｉ／Ｏ
モジュールの動作に応じて適切にアクセスを許可するこ
とが困難である問題がある。
【０００５】優先度固定方式の場合、各リクエスト信号
ＲＥＱ０〜ＲＥＱ３の優先度がＲＥＱ０＞ＲＥＱ１＞Ｒ
ＥＱ２＞ＲＥＱ３のとき、ＲＥＱ０とＲＥＱ２とが同時
に出力されると、ＲＥＱ０を出力したＩ／Ｏモジュール
が必ずバスを取得する。このように優先度固定方式の場
合、常にＲＥＱ２は後回しにされるため、ＲＥＱ２の処
理が極めて実行されにくいという問題がある。
ＲＥＱ０〜ＲＥＱ３の優先度がＲＥＱ０＞ＲＥＱ１＞Ｒ
ＥＱ２＞ＲＥＱ３のとき、ＲＥＱ０とＲＥＱ２とが同時
に出力されると、ＲＥＱ０を出力したＩ／Ｏモジュール
が必ずバスを取得する。このように優先度固定方式の場
合、常にＲＥＱ２は後回しにされるため、ＲＥＱ２の処
理が極めて実行されにくいという問題がある。
【０００６】一方、ラウンドロビン方式の場合、各リク
エスト信号ＲＥＱ０〜ＲＥＱ３の優先度が等しいとき、
ＲＥＱ０に対応するＩ／Ｏモジュールがバスを取得した
次のサイクルにおいて、ＲＥＱ０とＲＥＱ１とが同時に
出力されたとき、アクセス割合を均等化するため、ＲＥ
Ｑ１を出力したＩ／Ｏモジュールがアクセスを許可され
る。このようにラウンドロビン方式の場合、ＲＥＱ０〜
ＲＥＱ３が平均的にアクセスを許可されるものの、必ず
しも動作の状況には適合してない可能性がある。
エスト信号ＲＥＱ０〜ＲＥＱ３の優先度が等しいとき、
ＲＥＱ０に対応するＩ／Ｏモジュールがバスを取得した
次のサイクルにおいて、ＲＥＱ０とＲＥＱ１とが同時に
出力されたとき、アクセス割合を均等化するため、ＲＥ
Ｑ１を出力したＩ／Ｏモジュールがアクセスを許可され
る。このようにラウンドロビン方式の場合、ＲＥＱ０〜
ＲＥＱ３が平均的にアクセスを許可されるものの、必ず
しも動作の状況には適合してない可能性がある。
【０００７】また、これら各リクエスト信号ＲＥＱ０〜
ＲＥＱ３の優先度を考慮してシステムを設計するが、Ｉ
／Ｏモジュールの動作状況に対応して各リクエスト信号
ＲＥＱ０〜ＲＥＱ３の相互間で優先度が逆転する場合が
あるので、常に最適な優先度で動作するシステムを設計
することは極めて困難となっている。
ＲＥＱ３の優先度を考慮してシステムを設計するが、Ｉ
／Ｏモジュールの動作状況に対応して各リクエスト信号
ＲＥＱ０〜ＲＥＱ３の相互間で優先度が逆転する場合が
あるので、常に最適な優先度で動作するシステムを設計
することは極めて困難となっている。
【０００８】本発明は上記実情を考慮してなされたもの
で、優先度制御とラウンドロビン制御とを組合せること
により、Ｉ／Ｏモジュールの動作の重要度に対応してア
クセスを許可し、アクセス権制御を最適化し得るバスア
クセス権制御方式を提供することを目的とする。また、
本発明の第２の目的は、各Ｉ／Ｏモジュールの優先度を
考慮せずに、システムを設計し得るバスアクセス権制御
方式を提供することにある。
で、優先度制御とラウンドロビン制御とを組合せること
により、Ｉ／Ｏモジュールの動作の重要度に対応してア
クセスを許可し、アクセス権制御を最適化し得るバスア
クセス権制御方式を提供することを目的とする。また、
本発明の第２の目的は、各Ｉ／Ｏモジュールの優先度を
考慮せずに、システムを設計し得るバスアクセス権制御
方式を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、複数のＩ／Ｏ
モジュールに共有されるバスのアクセス権を制御するた
めのバスアクセス権制御方式において、前記各Ｉ／Ｏモ
ジュールから個別に受ける各リクエスト信号毎に、当該
リクエスト信号の優先度が書替可能に設定される複数の
レジスタと、前記各Ｉ／Ｏモジュールのうち、１つ以上
のＩ／Ｏモジュールから個別にリクエスト信号を受けた
とき、前記各レジスタ内の設定内容に基づいて、前記受
けたリクエスト信号のうちで最高の優先度をもつ少なく
とも１つのリクエスト信号を選択する優先度選択手段
と、前記優先度選択手段により１つのリクエスト信号が
選択されたとき、当該リクエスト信号に対応するＩ／Ｏ
モジュールに肯定応答を送出し、前記優先度選択手段に
より２つ以上のリクエスト信号が選択されたとき、ラウ
ンドロビン制御に基づいて、当該各リクエスト信号のう
ちで前記アクセスの許可される割合の最も低いリクエス
ト信号に対応するＩ／Ｏモジュールに肯定応答を送出す
るラウンドロビン制御手段とを備えたバスアクセス権制
御方式である。 （作用）従って、本発明は以上のような手段を講じたこ
とにより、各Ｉ／Ｏモジュールから個別に受ける各リク
エスト信号毎に、当該リクエスト信号の優先度が書替可
能に設定される複数のレジスタを設け、優先度選択手段
が、各Ｉ／Ｏモジュールのうち、１つ以上のＩ／Ｏモジ
ュールから個別にリクエスト信号を受けたとき、各レジ
スタ内の設定内容に基づいて、受けたリクエスト信号の
うちで最高の優先度をもつ少なくとも１つのリクエスト
信号を選択し、ラウンドロビン制御手段が、優先度選択
手段により１つのリクエスト信号が選択されたとき、当
該リクエスト信号に対応するＩ／Ｏモジュールに肯定応
答を送出し、優先度選択手段により２つ以上のリクエス
ト信号が選択されたとき、ラウンドロビン制御に基づい
て、当該各リクエスト信号のうちでアクセスの許可され
る割合の最も低いリクエスト信号に対応するＩ／Ｏモジ
ュールに肯定応答を送出するので、優先度制御とラウン
ドロビン制御とを組合せることにより、Ｉ／Ｏモジュー
ルの動作の重要度に対応してアクセスを許可し、アクセ
ス権制御を最適化させることができ、さらに、各Ｉ／Ｏ
モジュールの優先度を考慮せずに、システムを設計する
ことができる。
モジュールに共有されるバスのアクセス権を制御するた
めのバスアクセス権制御方式において、前記各Ｉ／Ｏモ
ジュールから個別に受ける各リクエスト信号毎に、当該
リクエスト信号の優先度が書替可能に設定される複数の
レジスタと、前記各Ｉ／Ｏモジュールのうち、１つ以上
のＩ／Ｏモジュールから個別にリクエスト信号を受けた
とき、前記各レジスタ内の設定内容に基づいて、前記受
けたリクエスト信号のうちで最高の優先度をもつ少なく
とも１つのリクエスト信号を選択する優先度選択手段
と、前記優先度選択手段により１つのリクエスト信号が
選択されたとき、当該リクエスト信号に対応するＩ／Ｏ
モジュールに肯定応答を送出し、前記優先度選択手段に
より２つ以上のリクエスト信号が選択されたとき、ラウ
ンドロビン制御に基づいて、当該各リクエスト信号のう
ちで前記アクセスの許可される割合の最も低いリクエス
ト信号に対応するＩ／Ｏモジュールに肯定応答を送出す
るラウンドロビン制御手段とを備えたバスアクセス権制
御方式である。 （作用）従って、本発明は以上のような手段を講じたこ
とにより、各Ｉ／Ｏモジュールから個別に受ける各リク
エスト信号毎に、当該リクエスト信号の優先度が書替可
能に設定される複数のレジスタを設け、優先度選択手段
が、各Ｉ／Ｏモジュールのうち、１つ以上のＩ／Ｏモジ
ュールから個別にリクエスト信号を受けたとき、各レジ
スタ内の設定内容に基づいて、受けたリクエスト信号の
うちで最高の優先度をもつ少なくとも１つのリクエスト
信号を選択し、ラウンドロビン制御手段が、優先度選択
手段により１つのリクエスト信号が選択されたとき、当
該リクエスト信号に対応するＩ／Ｏモジュールに肯定応
答を送出し、優先度選択手段により２つ以上のリクエス
ト信号が選択されたとき、ラウンドロビン制御に基づい
て、当該各リクエスト信号のうちでアクセスの許可され
る割合の最も低いリクエスト信号に対応するＩ／Ｏモジ
ュールに肯定応答を送出するので、優先度制御とラウン
ドロビン制御とを組合せることにより、Ｉ／Ｏモジュー
ルの動作の重要度に対応してアクセスを許可し、アクセ
ス権制御を最適化させることができ、さらに、各Ｉ／Ｏ
モジュールの優先度を考慮せずに、システムを設計する
ことができる。
【００１０】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。図１は本発明の一実施の
形態に係るバスアクセス権制御方式の適用されたアクセ
ス制御システムの構成を模式的に示すブロック図であ
り、図２はこのアクセス制御システム内の制御回路の構
成を示す回路ブロック図である。このアクセス制御シス
テムは、共通のバス１０にメモリ１１及び４つのＩ／Ｏ
モジュール１２0〜１２3 が接続され、各Ｉ／Ｏモジュ
ール１２0 〜１２3 が制御回路１３に接続されている。
なお、以下の説明中でも添字０〜３は、夫々各Ｉ／Ｏモ
ジュール１２0 〜１２3 に対応する要素を示している。
また、説明中の添字ｉは、添字０〜３のうちで対応する
任意のものを示している。
いて図面を参照して説明する。図１は本発明の一実施の
形態に係るバスアクセス権制御方式の適用されたアクセ
ス制御システムの構成を模式的に示すブロック図であ
り、図２はこのアクセス制御システム内の制御回路の構
成を示す回路ブロック図である。このアクセス制御シス
テムは、共通のバス１０にメモリ１１及び４つのＩ／Ｏ
モジュール１２0〜１２3 が接続され、各Ｉ／Ｏモジュ
ール１２0 〜１２3 が制御回路１３に接続されている。
なお、以下の説明中でも添字０〜３は、夫々各Ｉ／Ｏモ
ジュール１２0 〜１２3 に対応する要素を示している。
また、説明中の添字ｉは、添字０〜３のうちで対応する
任意のものを示している。
【００１１】ここで、制御回路１３は、４本のＲＥＱ
（リクエスト）信号線１４0 〜１４3が個別に各Ｉ／Ｏ
モジュール１２0 〜１２3 に接続され、同様に、４本の
ＡＣＫ（肯定応答）信号線１５0 〜１５3 が個別に各Ｉ
／Ｏモジュール１２0 〜１２3に接続され、且つ１本の
優先度設定線１６がＩ／Ｏモジュール１２0 に接続され
ている。
（リクエスト）信号線１４0 〜１４3が個別に各Ｉ／Ｏ
モジュール１２0 〜１２3 に接続され、同様に、４本の
ＡＣＫ（肯定応答）信号線１５0 〜１５3 が個別に各Ｉ
／Ｏモジュール１２0 〜１２3に接続され、且つ１本の
優先度設定線１６がＩ／Ｏモジュール１２0 に接続され
ている。
【００１２】具体的には、制御回路１３は、図２に示す
ように、各ＲＥＱ信号線１４0 〜１４3 毎に、レジスタ
２１0 〜２１3 に接続された結合回路２２0 〜２２3 を
備え、各結合回路２２0 〜２２3 の出力側が夫々ＲＥＱ
信号選択回路２３の入力側及び第１〜第４のラウンドロ
ビン制御回路２４0 〜２４3 の入力側に並列に接続さ
れ、且つＲＥＱ信号選択回路２３の出力側が各ラウンド
ロビン制御回路２４0 〜２４3 の入力側に接続されてい
る。各ラウンドロビン制御回路２４0 〜２４3 の出力側
は夫々４つのＯＲ回路２５0 〜２５3 の入力側に並列に
接続され、各ＯＲ回路２５0 〜２５3 の出力側は前述し
た各ＡＣＫ信号線１５0 〜１５3 に個別に接続されてい
る。
ように、各ＲＥＱ信号線１４0 〜１４3 毎に、レジスタ
２１0 〜２１3 に接続された結合回路２２0 〜２２3 を
備え、各結合回路２２0 〜２２3 の出力側が夫々ＲＥＱ
信号選択回路２３の入力側及び第１〜第４のラウンドロ
ビン制御回路２４0 〜２４3 の入力側に並列に接続さ
れ、且つＲＥＱ信号選択回路２３の出力側が各ラウンド
ロビン制御回路２４0 〜２４3 の入力側に接続されてい
る。各ラウンドロビン制御回路２４0 〜２４3 の出力側
は夫々４つのＯＲ回路２５0 〜２５3 の入力側に並列に
接続され、各ＯＲ回路２５0 〜２５3 の出力側は前述し
た各ＡＣＫ信号線１５0 〜１５3 に個別に接続されてい
る。
【００１３】各レジスタ２１0 〜２１3 は、各結合回路
２２0 〜２２3 に個別に接続され、優先度が書替可能に
設定されている。各結合回路２２0 〜２２3 は、夫々対
応するリクエスト信号ＲＥＱ０〜３とレジスタ２１0 〜
２１3 内の優先度とを結合させて優先度付ＲＥＱ信号Ｐ
０〜Ｐ３を生成し、夫々優先度付ＲＥＱ信号Ｐ０〜Ｐ３
をＲＥＱ信号選択回路２３及び各ラウンドロビン制御回
路２４0 〜２４3 に与えるものである。
２２0 〜２２3 に個別に接続され、優先度が書替可能に
設定されている。各結合回路２２0 〜２２3 は、夫々対
応するリクエスト信号ＲＥＱ０〜３とレジスタ２１0 〜
２１3 内の優先度とを結合させて優先度付ＲＥＱ信号Ｐ
０〜Ｐ３を生成し、夫々優先度付ＲＥＱ信号Ｐ０〜Ｐ３
をＲＥＱ信号選択回路２３及び各ラウンドロビン制御回
路２４0 〜２４3 に与えるものである。
【００１４】ＲＥＱ信号選択回路２３は、各結合回路２
２0 〜２２3 から受ける各優先度付ＲＥＱ信号Ｐ０〜Ｐ
３に基づいて、最高の優先度をもつ優先度付ＲＥＱ信号
Ｐiを選択し、この選択した優先度付ＲＥＱ信号Ｐi に
対応するラウンドロビン制御回路２４i に有効信号を与
える一方、非選択の優先度付ＲＥＱ信号Ｐに対応するラ
ウンドロビン制御回路２４に無効信号を与えるものであ
る。
２0 〜２２3 から受ける各優先度付ＲＥＱ信号Ｐ０〜Ｐ
３に基づいて、最高の優先度をもつ優先度付ＲＥＱ信号
Ｐiを選択し、この選択した優先度付ＲＥＱ信号Ｐi に
対応するラウンドロビン制御回路２４i に有効信号を与
える一方、非選択の優先度付ＲＥＱ信号Ｐに対応するラ
ウンドロビン制御回路２４に無効信号を与えるものであ
る。
【００１５】第１〜第４のラウンドロビン制御回路２４
0 〜２４3 は、互いに同様の構成のため、第１のラウン
ドロビン制御回路２４0 を例に上げて説明し、他の第２
〜第４のラウンドロビン制御回路２４1 〜２４3 は第１
のラウンドロビン制御回路２４0 との相違点を説明す
る。
0 〜２４3 は、互いに同様の構成のため、第１のラウン
ドロビン制御回路２４0 を例に上げて説明し、他の第２
〜第４のラウンドロビン制御回路２４1 〜２４3 は第１
のラウンドロビン制御回路２４0 との相違点を説明す
る。
【００１６】第１のラウンドロビン制御回路２４0 は、
ＲＥＱ信号選択回路２３から有効信号を受けたとき、各
結合回路２２0 〜２２3 から個別に受ける優先度付ＲＥ
Ｑ信号Ｐ０〜Ｐ３に基づいて、カウンタ２１0 〜２１3
の設定の第１番目に高い優先度をもつ１以上の優先度付
ＲＥＱ信号Ｐを予備的に選択してこの予備選択した１以
上の優先度付ＲＥＱ信号Ｐにラウンドロビン制御を実行
し、この実行の結果、最終的に選択した１つの優先度付
ＲＥＱ信号Ｐに対応するＯＲ回路２５0 〜２５3 のいず
れかに向けて肯定応答信号ＡＣＫ０〜ＡＣＫ３のいずれ
かを送出するものである。なお、第１のラウンドロビン
制御回路は、ＲＥＱ信号選択回路から無効信号を受けた
とき、上記処理を実行せず、全ての肯定応答信号ＡＣＫ
０〜ＡＣＫ３を送出しない。
ＲＥＱ信号選択回路２３から有効信号を受けたとき、各
結合回路２２0 〜２２3 から個別に受ける優先度付ＲＥ
Ｑ信号Ｐ０〜Ｐ３に基づいて、カウンタ２１0 〜２１3
の設定の第１番目に高い優先度をもつ１以上の優先度付
ＲＥＱ信号Ｐを予備的に選択してこの予備選択した１以
上の優先度付ＲＥＱ信号Ｐにラウンドロビン制御を実行
し、この実行の結果、最終的に選択した１つの優先度付
ＲＥＱ信号Ｐに対応するＯＲ回路２５0 〜２５3 のいず
れかに向けて肯定応答信号ＡＣＫ０〜ＡＣＫ３のいずれ
かを送出するものである。なお、第１のラウンドロビン
制御回路は、ＲＥＱ信号選択回路から無効信号を受けた
とき、上記処理を実行せず、全ての肯定応答信号ＡＣＫ
０〜ＡＣＫ３を送出しない。
【００１７】また、第２のラウンドロビン制御回路２４
1 は、ＲＥＱ信号選択回路２３から有効信号を受けたと
き、カウンタ２１0 〜２１3 の設定の第２番目に高い優
先度をもつ１以上の優先度付ＲＥＱ信号Ｐについて、第
１のラウンドロビン制御回路２４0 と同様の処理を実行
するものである。第３のラウンドロビン制御回路２４2
も同様に、ＲＥＱ信号選択回路２３から有効信号を受け
たとき、カウンタ２１0 〜２１3 の設定の第３番目に高
い優先度をもつ１以上の優先度付ＲＥＱ信号Ｐについ
て、第１のラウンドロビン制御回路２４0 と同様の処理
を実行するものである。第４のラウンドロビン制御回路
２４3 も同様に、ＲＥＱ信号選択回路２３から有効信号
を受けたとき、カウンタ２１0 〜２１3 の設定の第４番
目に高い優先度をもつ１以上の優先度付ＲＥＱ信号Ｐに
ついて、第１のラウンドロビン制御回路２４0 と同様の
処理を実行するものである。
1 は、ＲＥＱ信号選択回路２３から有効信号を受けたと
き、カウンタ２１0 〜２１3 の設定の第２番目に高い優
先度をもつ１以上の優先度付ＲＥＱ信号Ｐについて、第
１のラウンドロビン制御回路２４0 と同様の処理を実行
するものである。第３のラウンドロビン制御回路２４2
も同様に、ＲＥＱ信号選択回路２３から有効信号を受け
たとき、カウンタ２１0 〜２１3 の設定の第３番目に高
い優先度をもつ１以上の優先度付ＲＥＱ信号Ｐについ
て、第１のラウンドロビン制御回路２４0 と同様の処理
を実行するものである。第４のラウンドロビン制御回路
２４3 も同様に、ＲＥＱ信号選択回路２３から有効信号
を受けたとき、カウンタ２１0 〜２１3 の設定の第４番
目に高い優先度をもつ１以上の優先度付ＲＥＱ信号Ｐに
ついて、第１のラウンドロビン制御回路２４0 と同様の
処理を実行するものである。
【００１８】また、各ＯＲ回路２５0 〜２５3 は、各ラ
ウンドロビン制御回路２４0 〜２４3 のいずれかから受
けた肯定応答信号ＡＣＫ０〜ＡＣＫ３のいずれかを、対
応するＩ／Ｏモジュール２５0 〜２５3 に向けて通過さ
せるものである。
ウンドロビン制御回路２４0 〜２４3 のいずれかから受
けた肯定応答信号ＡＣＫ０〜ＡＣＫ３のいずれかを、対
応するＩ／Ｏモジュール２５0 〜２５3 に向けて通過さ
せるものである。
【００１９】次に、以上のようなアクセス制御システム
の動作を図３の流れ図を用いて説明するが、各リクエス
ト信号ＲＥＱ０〜３及びその優先度により、異なる動作
を実行するため、次の表１に示す５つのケースＣ１〜Ｃ
５に場合分けして述べる。
の動作を図３の流れ図を用いて説明するが、各リクエス
ト信号ＲＥＱ０〜３及びその優先度により、異なる動作
を実行するため、次の表１に示す５つのケースＣ１〜Ｃ
５に場合分けして述べる。
【００２０】
【表１】
【００２１】なお、表１中、優先度（又は優先順位）
は、“１”が最高であり、以下、“２”、“３”となる
に従い、低下するものとする。また、各優先度は、予め
Ｉ／Ｏモジュール１２0 から優先度設定線１６を介して
各レジスタ２１0 〜２１3 に設定済となっており、さら
にＩ／Ｏモジュール１２0 から優先度設定線１６を介し
て個別に書替え可能となっている。 （ケースＣ１）入力されたリクエスト信号が１本であ
り、且つこのリクエスト信号ＲＥＱ０と同一の優先度が
他のリクエスト信号ＲＥＱ１〜ＲＥＱ３には設定されて
ない場合の動作を説明する。
は、“１”が最高であり、以下、“２”、“３”となる
に従い、低下するものとする。また、各優先度は、予め
Ｉ／Ｏモジュール１２0 から優先度設定線１６を介して
各レジスタ２１0 〜２１3 に設定済となっており、さら
にＩ／Ｏモジュール１２0 から優先度設定線１６を介し
て個別に書替え可能となっている。 （ケースＣ１）入力されたリクエスト信号が１本であ
り、且つこのリクエスト信号ＲＥＱ０と同一の優先度が
他のリクエスト信号ＲＥＱ１〜ＲＥＱ３には設定されて
ない場合の動作を説明する。
【００２２】いま、制御回路１３では、Ｉ／Ｏモジュー
ル１２0 からリクエスト信号ＲＥＱ０を受けたとする
（ＳＴ１）。結合回路２２0 では、このリクエスト信号
ＲＥＱ０と所定の優先度“１”とを組合せて優先度付Ｒ
ＥＱ信号Ｐ０を作成し、この優先度付ＲＥＱ信号Ｐ０を
ＲＥＱ信号選択回路２３及び各ラウンドロビン制御回路
２４0 〜２４3 に与える。
ル１２0 からリクエスト信号ＲＥＱ０を受けたとする
（ＳＴ１）。結合回路２２0 では、このリクエスト信号
ＲＥＱ０と所定の優先度“１”とを組合せて優先度付Ｒ
ＥＱ信号Ｐ０を作成し、この優先度付ＲＥＱ信号Ｐ０を
ＲＥＱ信号選択回路２３及び各ラウンドロビン制御回路
２４0 〜２４3 に与える。
【００２３】ＲＥＱ信号選択回路２３は、各結合回路２
２0 〜２２3 から受ける優先度付ＲＥＱ信号Ｐ０〜Ｐ３
のうちで最高の優先度をもつ優先度付ＲＥＱ信号Ｐを選
択するが、今回、１つの優先度付ＲＥＱ信号Ｐ０のみ入
力されたので（ＳＴ２）、当該優先度付ＲＥＱ信号Ｐ０
を選択する。また、ＲＥＱ信号選択回路２３は、この選
択した優先度付ＲＥＱ信号Ｐ０に対応する第１のラウン
ドロビン制御回路２４0 に有効信号を与える一方、非選
択の第２乃至第４のラウンドロビン制御回路２４1 〜２
４3 に無効信号を与える。
２0 〜２２3 から受ける優先度付ＲＥＱ信号Ｐ０〜Ｐ３
のうちで最高の優先度をもつ優先度付ＲＥＱ信号Ｐを選
択するが、今回、１つの優先度付ＲＥＱ信号Ｐ０のみ入
力されたので（ＳＴ２）、当該優先度付ＲＥＱ信号Ｐ０
を選択する。また、ＲＥＱ信号選択回路２３は、この選
択した優先度付ＲＥＱ信号Ｐ０に対応する第１のラウン
ドロビン制御回路２４0 に有効信号を与える一方、非選
択の第２乃至第４のラウンドロビン制御回路２４1 〜２
４3 に無効信号を与える。
【００２４】第１のラウンドロビン制御回路２４0 で
は、この有効信号を受けたとき、各カウンタ２１0 〜２
１3 の設定で最高の優先度をもつ優先度付ＲＥＱ信号Ｐ
についてラウンドロビン制御を実行するが、この場合、
最高の優先度は１つしか設定されてないので（ＳＴ
３）、当該入力された優先度付ＲＥＱ信号Ｐ０に対応す
るＯＲ回路２５0 に向けて、バスアクセスを許可する旨
の肯定応答信号ＡＣＫ０を送出する（ＳＴ４）。
は、この有効信号を受けたとき、各カウンタ２１0 〜２
１3 の設定で最高の優先度をもつ優先度付ＲＥＱ信号Ｐ
についてラウンドロビン制御を実行するが、この場合、
最高の優先度は１つしか設定されてないので（ＳＴ
３）、当該入力された優先度付ＲＥＱ信号Ｐ０に対応す
るＯＲ回路２５0 に向けて、バスアクセスを許可する旨
の肯定応答信号ＡＣＫ０を送出する（ＳＴ４）。
【００２５】この肯定応答信号ＡＣＫ０は、ＯＲ回路２
５0 を通過してＩ／Ｏモジュール１２0 に到達し、Ｉ／
Ｏモジュール１２0 のバスアクセスを許可する。これに
より、Ｉ／Ｏモジュール１２0 では、共通のバス１０を
占有する。
５0 を通過してＩ／Ｏモジュール１２0 に到達し、Ｉ／
Ｏモジュール１２0 のバスアクセスを許可する。これに
より、Ｉ／Ｏモジュール１２0 では、共通のバス１０を
占有する。
【００２６】一方、他の第２乃至第４のラウンドロビン
制御回路２４1 〜２４3 は、無効信号を受けるので、動
作せず、すなわち、肯定応答信号ＡＣＫ１〜ＡＣＫ３を
送出しない。
制御回路２４1 〜２４3 は、無効信号を受けるので、動
作せず、すなわち、肯定応答信号ＡＣＫ１〜ＡＣＫ３を
送出しない。
【００２７】以上述べたようにケースＣ１の場合、入力
したリクエスト信号が１本だけであり、このリクエスト
信号ＲＥＱ０と同一の優先度“１”が他のリクエスト信
号ＲＥＱ１〜ＲＥＱ３には設定されてないため、アクセ
スを許可するだけで動作を終了する。 （ケースＣ２）入力されたリクエスト信号は１本だけで
あるが、このリクエスト信号ＲＥＱ１と同一の優先度
“２”が他の入力されないリクエスト信号ＲＥＱ２にも
設定されている場合の動作を説明する。
したリクエスト信号が１本だけであり、このリクエスト
信号ＲＥＱ０と同一の優先度“１”が他のリクエスト信
号ＲＥＱ１〜ＲＥＱ３には設定されてないため、アクセ
スを許可するだけで動作を終了する。 （ケースＣ２）入力されたリクエスト信号は１本だけで
あるが、このリクエスト信号ＲＥＱ１と同一の優先度
“２”が他の入力されないリクエスト信号ＲＥＱ２にも
設定されている場合の動作を説明する。
【００２８】いま、制御回路１３では、前述同様に、Ｉ
／Ｏモジュール１２1 からリクエスト信号ＲＥＱ１を受
けたとする（ＳＴ１）。結合回路２２1 では、このリク
エスト信号ＲＥＱ１と所定の優先度“２”とを組合せて
優先度付ＲＥＱ信号Ｐ１を作成し、この優先度付ＲＥＱ
信号Ｐ１をＲＥＱ信号選択回路２３及び各ラウンドロビ
ン制御回路２４0 〜２４3 に与える。
／Ｏモジュール１２1 からリクエスト信号ＲＥＱ１を受
けたとする（ＳＴ１）。結合回路２２1 では、このリク
エスト信号ＲＥＱ１と所定の優先度“２”とを組合せて
優先度付ＲＥＱ信号Ｐ１を作成し、この優先度付ＲＥＱ
信号Ｐ１をＲＥＱ信号選択回路２３及び各ラウンドロビ
ン制御回路２４0 〜２４3 に与える。
【００２９】ＲＥＱ信号選択回路２３は、各結合回路２
２0 〜２２3 から受ける優先度付ＲＥＱ信号Ｐ０〜Ｐ３
のうちで最高の優先度をもつ優先度付ＲＥＱ信号Ｐを選
択するが、この場合、１つの優先度付ＲＥＱ信号Ｐ１の
み入力されたので（ＳＴ２）、当該優先度付ＲＥＱ信号
Ｐ１を選択する。また、ＲＥＱ信号選択回路２３は、こ
の選択した優先度付ＲＥＱ信号Ｐ１に対応する第２のラ
ウンドロビン制御回路２４1 に有効信号を与える一方、
非選択の第１、第３及び第４のラウンドロビン制御回路
２４0 ，２４2 ，２４3 に無効信号を与える。
２0 〜２２3 から受ける優先度付ＲＥＱ信号Ｐ０〜Ｐ３
のうちで最高の優先度をもつ優先度付ＲＥＱ信号Ｐを選
択するが、この場合、１つの優先度付ＲＥＱ信号Ｐ１の
み入力されたので（ＳＴ２）、当該優先度付ＲＥＱ信号
Ｐ１を選択する。また、ＲＥＱ信号選択回路２３は、こ
の選択した優先度付ＲＥＱ信号Ｐ１に対応する第２のラ
ウンドロビン制御回路２４1 に有効信号を与える一方、
非選択の第１、第３及び第４のラウンドロビン制御回路
２４0 ，２４2 ，２４3 に無効信号を与える。
【００３０】第２のラウンドロビン制御回路２４1 で
は、この有効信号を受けたとき、各カウンタ２１0 〜２
１3 内で第２番目の優先度“２”をもつ優先度付ＲＥＱ
信号についてラウンドロビン制御を実行する。
は、この有効信号を受けたとき、各カウンタ２１0 〜２
１3 内で第２番目の優先度“２”をもつ優先度付ＲＥＱ
信号についてラウンドロビン制御を実行する。
【００３１】この場合、第２のラウンドロビン制御回路
では、第２番目の優先度は２つも設定されているので
（ＳＴ３）、入力された優先度付ＲＥＱ信号Ｐ１に対応
するＯＲ回路２５1 に向けて肯定応答信号ＡＣＫ１を送
出すると（ＳＴ５）、次回のアクセス制御のため、今回
入力されない方の第２番目の優先度をもつ優先度付ＲＥ
Ｑ信号Ｐ２の優先権を、今回入力された優先度付ＲＥＱ
信号Ｐ１の優先権よりも高くする（ＳＴ６）。
では、第２番目の優先度は２つも設定されているので
（ＳＴ３）、入力された優先度付ＲＥＱ信号Ｐ１に対応
するＯＲ回路２５1 に向けて肯定応答信号ＡＣＫ１を送
出すると（ＳＴ５）、次回のアクセス制御のため、今回
入力されない方の第２番目の優先度をもつ優先度付ＲＥ
Ｑ信号Ｐ２の優先権を、今回入力された優先度付ＲＥＱ
信号Ｐ１の優先権よりも高くする（ＳＴ６）。
【００３２】これにより、次回のアクセス制御の際に、
今回入力されなかった方の第２番目の優先度をもつ優先
度付ＲＥＱ信号Ｐ２は、バスアクセスの許可を得やすく
なる。
今回入力されなかった方の第２番目の優先度をもつ優先
度付ＲＥＱ信号Ｐ２は、バスアクセスの許可を得やすく
なる。
【００３３】以下、前述同様に、第２のラウンドロビン
制御回路２４1 から送出された肯定応答信号ＡＣＫ１
は、ＯＲ回路２５1 を通過してＩ／Ｏモジュール１２1
に到達し、Ｉ／Ｏモジュール１２1 のバスアクセスを許
可する。
制御回路２４1 から送出された肯定応答信号ＡＣＫ１
は、ＯＲ回路２５1 を通過してＩ／Ｏモジュール１２1
に到達し、Ｉ／Ｏモジュール１２1 のバスアクセスを許
可する。
【００３４】これにより、Ｉ／Ｏモジュール１２1 で
は、共通のバス１０を占有する。一方、他の第１、第３
及び第４のラウンドロビン制御回路２４0 ，２４2 ，２
４3 は、無効信号を受けるので、動作せず、すなわち、
肯定応答信号ＡＣＫ０〜ＡＣＫ３を送出しない。
は、共通のバス１０を占有する。一方、他の第１、第３
及び第４のラウンドロビン制御回路２４0 ，２４2 ，２
４3 は、無効信号を受けるので、動作せず、すなわち、
肯定応答信号ＡＣＫ０〜ＡＣＫ３を送出しない。
【００３５】以上述べたようにケースＣ２の場合、入力
したリクエスト信号は１本だけであるが、このリクエス
ト信号ＲＥＱ１と同一の優先度が他の入力されないリク
エスト信号ＲＥＱ２にも設定されているため、入力され
たリクエスト信号ＲＥＱ１に対応してアクセスを許可す
る一方、今回入力されなかったリクエスト信号ＲＥＱ２
の優先権を高くし、次のサイクルでは、同一優先度であ
っても、今回入力されない方のリクエスト信号ＲＥＱ２
に対応するアクセスを許可し易くする。 （ケースＣ３）入力されたリクエスト信号は３本であ
る。詳しくは、最高の優先度“１”をもつ１本のリクエ
スト信号ＲＥＱ０と、第２番目の優先度“２”をもつ２
本のリクエスト信号ＲＥＱ１，ＲＥＱ２とが同時に入力
されたものとする。
したリクエスト信号は１本だけであるが、このリクエス
ト信号ＲＥＱ１と同一の優先度が他の入力されないリク
エスト信号ＲＥＱ２にも設定されているため、入力され
たリクエスト信号ＲＥＱ１に対応してアクセスを許可す
る一方、今回入力されなかったリクエスト信号ＲＥＱ２
の優先権を高くし、次のサイクルでは、同一優先度であ
っても、今回入力されない方のリクエスト信号ＲＥＱ２
に対応するアクセスを許可し易くする。 （ケースＣ３）入力されたリクエスト信号は３本であ
る。詳しくは、最高の優先度“１”をもつ１本のリクエ
スト信号ＲＥＱ０と、第２番目の優先度“２”をもつ２
本のリクエスト信号ＲＥＱ１，ＲＥＱ２とが同時に入力
されたものとする。
【００３６】いま、制御回路１３では、前述同様に、各
Ｉ／Ｏモジュール１２0 〜１２2 からリクエスト信号Ｒ
ＥＱ０，ＲＥＱ１，ＲＥＱ２を個別に受けたとする（Ｓ
Ｔ１）。各結合回路２２0 〜２２2 では、夫々リクエス
ト信号ＲＥＱ０〜ＲＥＱ２と各々対応する優先度とを組
合せて夫々優先度付ＲＥＱ信号Ｐ０〜Ｐ２を作成し、各
優先度付ＲＥＱ信号Ｐ０〜Ｐ２をＲＥＱ信号選択回路２
３及び各ラウンドロビン制御回路２４0 〜２４3 に与え
る。
Ｉ／Ｏモジュール１２0 〜１２2 からリクエスト信号Ｒ
ＥＱ０，ＲＥＱ１，ＲＥＱ２を個別に受けたとする（Ｓ
Ｔ１）。各結合回路２２0 〜２２2 では、夫々リクエス
ト信号ＲＥＱ０〜ＲＥＱ２と各々対応する優先度とを組
合せて夫々優先度付ＲＥＱ信号Ｐ０〜Ｐ２を作成し、各
優先度付ＲＥＱ信号Ｐ０〜Ｐ２をＲＥＱ信号選択回路２
３及び各ラウンドロビン制御回路２４0 〜２４3 に与え
る。
【００３７】ＲＥＱ信号選択回路２３は、各結合回路２
２0 〜２２2 から受ける優先度の異なる複数の優先度付
ＲＥＱ信号Ｐ０〜Ｐ２のうち（ＳＴ２，ＳＴ７）、最高
の優先度をもつ優先度付ＲＥＱ信号Ｐ０を選択し、この
選択した優先度付ＲＥＱ信号Ｐ０に対応する第１のラウ
ンドロビン制御回路２４0 に有効信号を与える一方、非
選択の第２乃至第４のラウンドロビン制御回路２４1 〜
２４3 に無効信号を与える。
２0 〜２２2 から受ける優先度の異なる複数の優先度付
ＲＥＱ信号Ｐ０〜Ｐ２のうち（ＳＴ２，ＳＴ７）、最高
の優先度をもつ優先度付ＲＥＱ信号Ｐ０を選択し、この
選択した優先度付ＲＥＱ信号Ｐ０に対応する第１のラウ
ンドロビン制御回路２４0 に有効信号を与える一方、非
選択の第２乃至第４のラウンドロビン制御回路２４1 〜
２４3 に無効信号を与える。
【００３８】第１のラウンドロビン制御回路２４0 で
は、この有効信号を受けたとき、各カウンタ２１0 〜２
１2 の設定で最高の優先度をもつ優先度付ＲＥＱ信号に
ついてラウンドロビン制御を実行するが、この場合、最
高の優先度は１つしか設定されてないので（ＳＴ８）、
当該入力された優先度付ＲＥＱ信号Ｐ０に対応するＯＲ
回路２５0 に向けて、バスアクセスを許可する旨の肯定
応答信号ＡＣＫ０を送出する（ＳＴ９）。
は、この有効信号を受けたとき、各カウンタ２１0 〜２
１2 の設定で最高の優先度をもつ優先度付ＲＥＱ信号に
ついてラウンドロビン制御を実行するが、この場合、最
高の優先度は１つしか設定されてないので（ＳＴ８）、
当該入力された優先度付ＲＥＱ信号Ｐ０に対応するＯＲ
回路２５0 に向けて、バスアクセスを許可する旨の肯定
応答信号ＡＣＫ０を送出する（ＳＴ９）。
【００３９】この肯定応答信号ＡＣＫ０は、ＯＲ回路２
５0 を通過してＩ／Ｏモジュール１２0 に到達し、Ｉ／
Ｏモジュール１２0 のバスアクセスを許可する。これに
より、Ｉ／Ｏモジュール１２0 では、共通のバス１０を
占有する。
５0 を通過してＩ／Ｏモジュール１２0 に到達し、Ｉ／
Ｏモジュール１２0 のバスアクセスを許可する。これに
より、Ｉ／Ｏモジュール１２0 では、共通のバス１０を
占有する。
【００４０】一方、他の第２乃至第４のラウンドロビン
制御回路２４1 〜２４3 は、無効信号を受けるので、動
作せず、すなわち、肯定応答信号ＡＣＫ０〜ＡＣＫ３を
送出しない。
制御回路２４1 〜２４3 は、無効信号を受けるので、動
作せず、すなわち、肯定応答信号ＡＣＫ０〜ＡＣＫ３を
送出しない。
【００４１】以上述べたようにケースＣ３の場合、入力
された３本のリクエスト信号のうち、リクエスト信号Ｒ
ＥＱ０の優先度がリクエスト信号ＲＥＱ１及びＲＥＱ２
の優先度よりも高いため、リクエスト信号ＲＥＱ０の要
求が許可される。このとき、次のサイクルにおけるリク
エスト信号ＲＥＱ１，ＲＥＱ２の間の優先権は変わらな
い。 （ケースＣ４）入力されたリクエスト信号は２本だけで
あるが、これらの内の１本のリクエスト信号と同一の優
先度が他の入力されないリクエスト信号にも設定されて
いる場合の動作を説明する。
された３本のリクエスト信号のうち、リクエスト信号Ｒ
ＥＱ０の優先度がリクエスト信号ＲＥＱ１及びＲＥＱ２
の優先度よりも高いため、リクエスト信号ＲＥＱ０の要
求が許可される。このとき、次のサイクルにおけるリク
エスト信号ＲＥＱ１，ＲＥＱ２の間の優先権は変わらな
い。 （ケースＣ４）入力されたリクエスト信号は２本だけで
あるが、これらの内の１本のリクエスト信号と同一の優
先度が他の入力されないリクエスト信号にも設定されて
いる場合の動作を説明する。
【００４２】いま、制御回路１３では、前述同様に、各
Ｉ／Ｏモジュール１２1 ，１２3 からリクエスト信号Ｒ
ＥＱ１，ＲＥＱ３を個別に受けたとする（ＳＴ１）。各
結合回路２２1 ，２２3 では、夫々リクエスト信号ＲＥ
Ｑ１，ＲＥＱ３と各々対応する優先度とを組合せて夫々
優先度付ＲＥＱ信号Ｐ１，Ｐ３を作成し、各優先度付Ｒ
ＥＱ信号Ｐ１，Ｐ３をＲＥＱ信号選択回路２３及び各ラ
ウンドロビン制御回路２４0 〜２４3 に与える。
Ｉ／Ｏモジュール１２1 ，１２3 からリクエスト信号Ｒ
ＥＱ１，ＲＥＱ３を個別に受けたとする（ＳＴ１）。各
結合回路２２1 ，２２3 では、夫々リクエスト信号ＲＥ
Ｑ１，ＲＥＱ３と各々対応する優先度とを組合せて夫々
優先度付ＲＥＱ信号Ｐ１，Ｐ３を作成し、各優先度付Ｒ
ＥＱ信号Ｐ１，Ｐ３をＲＥＱ信号選択回路２３及び各ラ
ウンドロビン制御回路２４0 〜２４3 に与える。
【００４３】ＲＥＱ信号選択回路２３は、各結合回路２
２1 ，２２3 から受ける優先度の異なる複数の優先度付
ＲＥＱ信号Ｐ１，Ｐ３のうち（ＳＴ２，ＳＴ７）、最高
の優先度をもつ優先度付ＲＥＱ信号Ｐ１を選択し、この
選択した優先度付ＲＥＱ信号に対応する第２のラウンド
ロビン制御回路２４1 に有効信号を与える一方、非選択
の第１、第３及び第４のラウンドロビン制御回路２４
0 ，２４2 ，２４3 に無効信号を与える。
２1 ，２２3 から受ける優先度の異なる複数の優先度付
ＲＥＱ信号Ｐ１，Ｐ３のうち（ＳＴ２，ＳＴ７）、最高
の優先度をもつ優先度付ＲＥＱ信号Ｐ１を選択し、この
選択した優先度付ＲＥＱ信号に対応する第２のラウンド
ロビン制御回路２４1 に有効信号を与える一方、非選択
の第１、第３及び第４のラウンドロビン制御回路２４
0 ，２４2 ，２４3 に無効信号を与える。
【００４４】第２のラウンドロビン制御回路２４1 で
は、この有効信号を受けたとき、第２番目の優先度をも
つ優先度付ＲＥＱ信号についてラウンドロビン制御を実
行する。
は、この有効信号を受けたとき、第２番目の優先度をも
つ優先度付ＲＥＱ信号についてラウンドロビン制御を実
行する。
【００４５】この場合、第２のラウンドロビン制御回路
２４1 では、カウンタ２１0 〜２１3 内で第２番目の優
先度が２つも設定されているので、入力された優先度付
ＲＥＱ信号Ｐ１に対応するＯＲ回路２５1 に向けて肯定
応答信号ＡＣＫ１を送出すると（ＳＴ１０）、次回のア
クセス制御のため、今回入力されない方の第２番目の優
先度をもつ優先度付ＲＥＱ信号Ｐ２の優先権を、今回入
力された優先度付ＲＥＱ信号Ｐ１の優先権よりも高くす
る（ＳＴ１１）。
２４1 では、カウンタ２１0 〜２１3 内で第２番目の優
先度が２つも設定されているので、入力された優先度付
ＲＥＱ信号Ｐ１に対応するＯＲ回路２５1 に向けて肯定
応答信号ＡＣＫ１を送出すると（ＳＴ１０）、次回のア
クセス制御のため、今回入力されない方の第２番目の優
先度をもつ優先度付ＲＥＱ信号Ｐ２の優先権を、今回入
力された優先度付ＲＥＱ信号Ｐ１の優先権よりも高くす
る（ＳＴ１１）。
【００４６】これにより、次回のアクセス制御の際に、
今回入力されなかった方の第２番目の優先度をもつ優先
度付ＲＥＱ信号Ｐ２は、バスアクセスの許可を得やすく
なる。
今回入力されなかった方の第２番目の優先度をもつ優先
度付ＲＥＱ信号Ｐ２は、バスアクセスの許可を得やすく
なる。
【００４７】以下、前述同様に、第２のラウンドロビン
制御回路２４1 から送出された肯定応答信号ＡＣＫ１
は、ＯＲ回路２５1 を通過してＩ／Ｏモジュール１２1
に到達し、Ｉ／Ｏモジュール１２1 のバスアクセスを許
可する。
制御回路２４1 から送出された肯定応答信号ＡＣＫ１
は、ＯＲ回路２５1 を通過してＩ／Ｏモジュール１２1
に到達し、Ｉ／Ｏモジュール１２1 のバスアクセスを許
可する。
【００４８】これにより、Ｉ／Ｏモジュール１２1 で
は、共通のバス１０を占有する。一方、他の第１、第３
及び第４のラウンドロビン制御回路２４0 ，２４2 ，２
４3 は、無効信号を受けるので、動作せず、すなわち、
肯定応答信号ＡＣＫ０〜ＡＣＫ３を送出しない。
は、共通のバス１０を占有する。一方、他の第１、第３
及び第４のラウンドロビン制御回路２４0 ，２４2 ，２
４3 は、無効信号を受けるので、動作せず、すなわち、
肯定応答信号ＡＣＫ０〜ＡＣＫ３を送出しない。
【００４９】以上述べたようにケースＣ４の場合、入力
された２本のリクエスト信号のうち、リクエスト信号Ｒ
ＥＱ１の優先度がリクエスト信号ＲＥＱ３よりも優先度
が高いため、リクエスト信号ＲＥＱ１の方にアクセスが
許可される。また、リクエスト信号ＲＥＱ１と同一の優
先度が他の入力されないリクエスト信号ＲＥＱ２にも設
定されていたため、次のサイクルではリクエスト信号Ｒ
ＥＱ２の方がリクエスト信号ＲＥＱ１よりも優先権を高
くするように、制御される。 （ケースＣ５）入力された２本のリクエスト信号の優先
度が“２”で互いに同一である場合の動作を説明する。
された２本のリクエスト信号のうち、リクエスト信号Ｒ
ＥＱ１の優先度がリクエスト信号ＲＥＱ３よりも優先度
が高いため、リクエスト信号ＲＥＱ１の方にアクセスが
許可される。また、リクエスト信号ＲＥＱ１と同一の優
先度が他の入力されないリクエスト信号ＲＥＱ２にも設
定されていたため、次のサイクルではリクエスト信号Ｒ
ＥＱ２の方がリクエスト信号ＲＥＱ１よりも優先権を高
くするように、制御される。 （ケースＣ５）入力された２本のリクエスト信号の優先
度が“２”で互いに同一である場合の動作を説明する。
【００５０】いま、制御回路１３では、前述同様に、各
Ｉ／Ｏモジュール１２1 ，１２2 からリクエスト信号Ｒ
ＥＱ１，ＲＥＱ２を個別に受けたとする（ＳＴ１）。各
結合回路２１1 ，２１2 では、夫々リクエスト信号ＲＥ
Ｑ１，ＲＥＱ２と各々対応する優先度とを組合せて夫々
優先度付ＲＥＱ信号Ｐ１，Ｐ２を作成し、各優先度付Ｒ
ＥＱ信号Ｐ１，Ｐ２をＲＥＱ信号選択回路２３及び各ラ
ウンドロビン制御回路２４0 〜２４3 に与える。
Ｉ／Ｏモジュール１２1 ，１２2 からリクエスト信号Ｒ
ＥＱ１，ＲＥＱ２を個別に受けたとする（ＳＴ１）。各
結合回路２１1 ，２１2 では、夫々リクエスト信号ＲＥ
Ｑ１，ＲＥＱ２と各々対応する優先度とを組合せて夫々
優先度付ＲＥＱ信号Ｐ１，Ｐ２を作成し、各優先度付Ｒ
ＥＱ信号Ｐ１，Ｐ２をＲＥＱ信号選択回路２３及び各ラ
ウンドロビン制御回路２４0 〜２４3 に与える。
【００５１】ＲＥＱ信号選択回路２３は、各結合回路２
１1 ，２１2 から受ける同一の優先度をもつ２本の優先
度付ＲＥＱ信号Ｐ１，Ｐ２のうち（ＳＴ２，ＳＴ７）、
最高の優先度をもつ２本の優先度付ＲＥＱ信号Ｐ１，Ｐ
２を予備的に選択し、これら選択した各優先度付ＲＥＱ
信号Ｐ１，Ｐ２に対応する第２のラウンドロビン制御回
路２４1 に有効信号を与える一方、非選択の第１、第３
及び第４のラウンドロビン制御回路２４0 ，２４2 ，２
４3 に無効信号を与える。
１1 ，２１2 から受ける同一の優先度をもつ２本の優先
度付ＲＥＱ信号Ｐ１，Ｐ２のうち（ＳＴ２，ＳＴ７）、
最高の優先度をもつ２本の優先度付ＲＥＱ信号Ｐ１，Ｐ
２を予備的に選択し、これら選択した各優先度付ＲＥＱ
信号Ｐ１，Ｐ２に対応する第２のラウンドロビン制御回
路２４1 に有効信号を与える一方、非選択の第１、第３
及び第４のラウンドロビン制御回路２４0 ，２４2 ，２
４3 に無効信号を与える。
【００５２】第２のラウンドロビン制御回路２４1 で
は、この有効信号を受けたとき、第２番目の優先度をも
つ優先度付ＲＥＱ信号についてラウンドロビン制御を実
行する。
は、この有効信号を受けたとき、第２番目の優先度をも
つ優先度付ＲＥＱ信号についてラウンドロビン制御を実
行する。
【００５３】この場合、第２のラウンドロビン制御回路
２４1 では、第２番目の優先度が２つも設定され、且つ
これらの優先度をもつ優先度付ＲＥＱ信号Ｐ１，Ｐ２が
２つとも入力されているので、両信号Ｐ１，Ｐ２のう
ち、優先権の高い方を選択し、選択した例えば優先度付
ＲＥＱ信号Ｐ１に対応するＯＲ回路２５1 向けに肯定応
答信号ＡＣＫ１を送出すると（ＳＴ１２）、次回のアク
セス制御のため、今回非選択とした方の第２番目の優先
度をもつ優先度付ＲＥＱ信号Ｐ２の優先権を、今回選択
した優先度付ＲＥＱ信号Ｐ１の優先権よりも高くする
（ＳＴ１３）。
２４1 では、第２番目の優先度が２つも設定され、且つ
これらの優先度をもつ優先度付ＲＥＱ信号Ｐ１，Ｐ２が
２つとも入力されているので、両信号Ｐ１，Ｐ２のう
ち、優先権の高い方を選択し、選択した例えば優先度付
ＲＥＱ信号Ｐ１に対応するＯＲ回路２５1 向けに肯定応
答信号ＡＣＫ１を送出すると（ＳＴ１２）、次回のアク
セス制御のため、今回非選択とした方の第２番目の優先
度をもつ優先度付ＲＥＱ信号Ｐ２の優先権を、今回選択
した優先度付ＲＥＱ信号Ｐ１の優先権よりも高くする
（ＳＴ１３）。
【００５４】これにより、次回のアクセス制御の際に、
今回非選択とした方の第２番目の優先度をもつ優先度付
ＲＥＱ信号Ｐ２は、バスアクセスの許可を得やすくな
る。以下、前述同様に、第２のラウンドロビン制御回路
２４1 から送出された肯定応答信号ＡＣＫ１は、ＯＲ回
路２５1 を通過してＩ／Ｏモジュール１２1 に到達し、
Ｉ／Ｏモジュール１２1 のバスアクセスを許可する。
今回非選択とした方の第２番目の優先度をもつ優先度付
ＲＥＱ信号Ｐ２は、バスアクセスの許可を得やすくな
る。以下、前述同様に、第２のラウンドロビン制御回路
２４1 から送出された肯定応答信号ＡＣＫ１は、ＯＲ回
路２５1 を通過してＩ／Ｏモジュール１２1 に到達し、
Ｉ／Ｏモジュール１２1 のバスアクセスを許可する。
【００５５】これにより、Ｉ／Ｏモジュール１２1 で
は、共通のバス１０を占有する。一方、他の第１、第３
及び第４のラウンドロビン制御回路２４0 ，２４2 ，２
４3 は、無効信号を受けるので動作せず、すなわち、肯
定応答信号ＡＣＫ０〜ＡＣＫ３を送出しない。
は、共通のバス１０を占有する。一方、他の第１、第３
及び第４のラウンドロビン制御回路２４0 ，２４2 ，２
４3 は、無効信号を受けるので動作せず、すなわち、肯
定応答信号ＡＣＫ０〜ＡＣＫ３を送出しない。
【００５６】以上述べたようにケースＣ５の場合、入力
された２本のリクエスト信号ＲＥＱ１，ＲＥＱ２の優先
度が“２”で互いに同一であるが、ラウンドロビン制御
回路２４1 により、優先権の高い方のリクエスト信号Ｒ
ＥＱ１にアクセスが許可される。
された２本のリクエスト信号ＲＥＱ１，ＲＥＱ２の優先
度が“２”で互いに同一であるが、ラウンドロビン制御
回路２４1 により、優先権の高い方のリクエスト信号Ｒ
ＥＱ１にアクセスが許可される。
【００５７】上述したように本実施の形態によれば、各
Ｉ／Ｏモジュール１２0 〜１２3 から個別に受ける各リ
クエスト信号ＲＥＱ０〜ＲＥＱ３毎に、当該リクエスト
信号の優先度が書替可能に設定される複数のレジスタ２
１0 〜２１3 を設け、ＲＥＱ信号選択回路２３が、各Ｉ
／Ｏモジュール１２0 〜１２3 のうちの１つ以上から個
別にリクエスト信号ＲＥＱに相当する優先度付ＲＥＱ信
号を受けたとき、各レジスタ２１0 〜２１3 内の設定内
容に基づいて、受けた優先度付ＲＥＱ信号のうちで最高
の優先度をもつ少なくとも１つの優先度付ＲＥＱ信号を
選択し、ラウンドロビン制御回路２４0 〜２４3 のうち
で有効信号を受けたものでは、ＲＥＱ信号選択回路２３
により１つの優先度付ＲＥＱ信号が選択されたとき（Ｃ
１〜Ｃ４）、当該選択された優先度付ＲＥＱ信号に対応
するＩ／Ｏモジュール１２i に肯定応答信号ＡＣＫｉを
送出し、ＲＥＱ信号選択回路２３により２つ以上の優先
度付ＲＥＱ信号が選択されたとき（Ｃ５）、ラウンドロ
ビン制御に基づいて、当該各優先度付ＲＥＱ信号のうち
でアクセスの許可される割合の最も低い優先度付ＲＥＱ
信号を選択すると共にこの選択した優先度付ＲＥＱ信号
に対応するＩ／Ｏモジュール１２i に肯定応答信号ＡＣ
Ｋｉを送出する。
Ｉ／Ｏモジュール１２0 〜１２3 から個別に受ける各リ
クエスト信号ＲＥＱ０〜ＲＥＱ３毎に、当該リクエスト
信号の優先度が書替可能に設定される複数のレジスタ２
１0 〜２１3 を設け、ＲＥＱ信号選択回路２３が、各Ｉ
／Ｏモジュール１２0 〜１２3 のうちの１つ以上から個
別にリクエスト信号ＲＥＱに相当する優先度付ＲＥＱ信
号を受けたとき、各レジスタ２１0 〜２１3 内の設定内
容に基づいて、受けた優先度付ＲＥＱ信号のうちで最高
の優先度をもつ少なくとも１つの優先度付ＲＥＱ信号を
選択し、ラウンドロビン制御回路２４0 〜２４3 のうち
で有効信号を受けたものでは、ＲＥＱ信号選択回路２３
により１つの優先度付ＲＥＱ信号が選択されたとき（Ｃ
１〜Ｃ４）、当該選択された優先度付ＲＥＱ信号に対応
するＩ／Ｏモジュール１２i に肯定応答信号ＡＣＫｉを
送出し、ＲＥＱ信号選択回路２３により２つ以上の優先
度付ＲＥＱ信号が選択されたとき（Ｃ５）、ラウンドロ
ビン制御に基づいて、当該各優先度付ＲＥＱ信号のうち
でアクセスの許可される割合の最も低い優先度付ＲＥＱ
信号を選択すると共にこの選択した優先度付ＲＥＱ信号
に対応するＩ／Ｏモジュール１２i に肯定応答信号ＡＣ
Ｋｉを送出する。
【００５８】このように、優先度制御とラウンドロビン
制御とを組合せることにより、Ｉ／Ｏモジュール１２0
〜１２3 の動作の重要度に対応してアクセスを許可する
ので、アクセス権制御を最適化させることができる。
制御とを組合せることにより、Ｉ／Ｏモジュール１２0
〜１２3 の動作の重要度に対応してアクセスを許可する
ので、アクセス権制御を最適化させることができる。
【００５９】また、互いに同一の優先度が２つ以上設定
されたとき、今回は入力された方の優先度付ＲＥＱ信号
又は高い優先権をもつ優先度付ＲＥＱ信号を選択する
が、このとき、非選択とした方の優先度付ＲＥＱ信号の
優先権を、今回選択した方の優先度付ＲＥＱ信号よりも
高くすることにより、次回のアクセス制御の際に、今回
非選択とした方の第２番目の優先度をもつ優先度付ＲＥ
Ｑ信号Ｐ２はバスアクセスの許可を得やすくなるので、
同一優先度のＩ／Ｏモジュール１２間でアクセスの許可
される割合を平均化することができる。
されたとき、今回は入力された方の優先度付ＲＥＱ信号
又は高い優先権をもつ優先度付ＲＥＱ信号を選択する
が、このとき、非選択とした方の優先度付ＲＥＱ信号の
優先権を、今回選択した方の優先度付ＲＥＱ信号よりも
高くすることにより、次回のアクセス制御の際に、今回
非選択とした方の第２番目の優先度をもつ優先度付ＲＥ
Ｑ信号Ｐ２はバスアクセスの許可を得やすくなるので、
同一優先度のＩ／Ｏモジュール１２間でアクセスの許可
される割合を平均化することができる。
【００６０】さらに、本実施の形態によれば、各レジス
タ２１0 〜２１3 に優先度を書替え可能に設定するの
で、例えばシステム動作中に、Ｉ／Ｏモジュール１２3
の優先度を一定時間だけ最高にする等、自由に優先度を
変更することができる。また、これにより、設計者は、
システム設計の際に、接続対象機器の種類やその使用頻
度などに対応する各Ｉ／Ｏモジュール１２0 〜１２3 の
優先度を考慮せずに、システムを設計することができ
る。 （他の実施の形態）なお、上記実施形態に記載した手法
は、コンピュータに実行させることのできるプログラム
として、磁気ディスク（フロッピーディスク、ハードデ
ィスクなど）、光ディスク（ＣＤ−ＲＯＭ，ＤＶＤな
ど）、半導体メモリなどの記憶媒体に格納して頒布する
こともできる。その他、本発明はその要旨を逸脱しない
範囲で種々変形して実施できる。
タ２１0 〜２１3 に優先度を書替え可能に設定するの
で、例えばシステム動作中に、Ｉ／Ｏモジュール１２3
の優先度を一定時間だけ最高にする等、自由に優先度を
変更することができる。また、これにより、設計者は、
システム設計の際に、接続対象機器の種類やその使用頻
度などに対応する各Ｉ／Ｏモジュール１２0 〜１２3 の
優先度を考慮せずに、システムを設計することができ
る。 （他の実施の形態）なお、上記実施形態に記載した手法
は、コンピュータに実行させることのできるプログラム
として、磁気ディスク（フロッピーディスク、ハードデ
ィスクなど）、光ディスク（ＣＤ−ＲＯＭ，ＤＶＤな
ど）、半導体メモリなどの記憶媒体に格納して頒布する
こともできる。その他、本発明はその要旨を逸脱しない
範囲で種々変形して実施できる。
【００６１】
【発明の効果】以上説明したように本発明によれば、各
Ｉ／Ｏモジュールから個別に受ける各リクエスト信号毎
に、当該リクエスト信号の優先度が書替可能に設定され
る複数のレジスタを設け、優先度選択手段が、各Ｉ／Ｏ
モジュールのうち、１つ以上のＩ／Ｏモジュールから個
別にリクエスト信号を受けたとき、各レジスタ内の設定
内容に基づいて、受けたリクエスト信号のうちで最高の
優先度をもつ少なくとも１つのリクエスト信号を選択
し、ラウンドロビン制御手段が、優先度選択手段により
１つのリクエスト信号が選択されたとき、当該リクエス
ト信号に対応するＩ／Ｏモジュールに肯定応答を送出
し、優先度選択手段により２つ以上のリクエスト信号が
選択されたとき、ラウンドロビン制御に基づいて、当該
各リクエスト信号のうちでアクセスの許可される割合の
最も低いリクエスト信号に対応するＩ／Ｏモジュールに
肯定応答を送出するので、優先度制御とラウンドロビン
制御とを組合せることにより、Ｉ／Ｏモジュールの動作
の重要度に対応してアクセスを許可し、アクセス権制御
を最適化させることができ、さらに、各Ｉ／Ｏモジュー
ルの優先度を考慮せずに、システムを設計できるバスア
クセス権制御方式を提供できる。
Ｉ／Ｏモジュールから個別に受ける各リクエスト信号毎
に、当該リクエスト信号の優先度が書替可能に設定され
る複数のレジスタを設け、優先度選択手段が、各Ｉ／Ｏ
モジュールのうち、１つ以上のＩ／Ｏモジュールから個
別にリクエスト信号を受けたとき、各レジスタ内の設定
内容に基づいて、受けたリクエスト信号のうちで最高の
優先度をもつ少なくとも１つのリクエスト信号を選択
し、ラウンドロビン制御手段が、優先度選択手段により
１つのリクエスト信号が選択されたとき、当該リクエス
ト信号に対応するＩ／Ｏモジュールに肯定応答を送出
し、優先度選択手段により２つ以上のリクエスト信号が
選択されたとき、ラウンドロビン制御に基づいて、当該
各リクエスト信号のうちでアクセスの許可される割合の
最も低いリクエスト信号に対応するＩ／Ｏモジュールに
肯定応答を送出するので、優先度制御とラウンドロビン
制御とを組合せることにより、Ｉ／Ｏモジュールの動作
の重要度に対応してアクセスを許可し、アクセス権制御
を最適化させることができ、さらに、各Ｉ／Ｏモジュー
ルの優先度を考慮せずに、システムを設計できるバスア
クセス権制御方式を提供できる。
【図１】本発明の一実施の形態に係るバスアクセス権制
御方式の適用されたアクセス制御システムの構成を模式
的に示すブロック図
御方式の適用されたアクセス制御システムの構成を模式
的に示すブロック図
【図２】同実施の形態におけるアクセス制御システム内
の制御回路の構成を示す回路ブロック図
の制御回路の構成を示す回路ブロック図
【図３】同実施の形態における動作を説明するための流
れ図
れ図
１０…バス １１…メモリ １２0 〜１２3 …Ｉ／Ｏモジュール １３…制御回路 １４0 〜１４3 …ＲＥＱ信号線 １５0 〜１５3 …ＡＣＫ信号線 １６…優先度設定線 ２１0 〜２１3 …レジスタ ２２0 〜２２3 …結合回路 ２３…ＲＥＱ信号選択回路 ２４0 〜２４3 …ラウンドロビン制御回路 ２５0 〜２５3 …ＯＲ回路 ＲＥＱ０〜ＲＥＱ３…リクエスト信号 Ｐ０〜Ｐ３…優先度付ＲＥＱ（リクエスト）信号 ＡＣＫ０〜ＡＣＫ３…肯定応答信号
Claims (1)
- 【請求項１】 複数のＩ／Ｏモジュールに共有されるバ
スのアクセス権を制御するためのバスアクセス権制御方
式において、 前記各Ｉ／Ｏモジュールから個別に受ける各リクエスト
信号毎に、当該リクエスト信号の優先度が書替可能に設
定される複数のレジスタと、 前記各Ｉ／Ｏモジュールのうち、１つ以上のＩ／Ｏモジ
ュールから個別にリクエスト信号を受けたとき、前記各
レジスタ内の設定内容に基づいて、前記受けたリクエス
ト信号のうちで最高の優先度をもつ少なくとも１つのリ
クエスト信号を選択する優先度選択手段と、 前記優先度選択手段により１つのリクエスト信号が選択
されたとき、当該リクエスト信号に対応するＩ／Ｏモジ
ュールに肯定応答を送出し、前記優先度選択手段により
２つ以上のリクエスト信号が選択されたとき、ラウンド
ロビン制御に基づいて、当該各リクエスト信号のうちで
前記アクセスの許可される割合の最も低いリクエスト信
号に対応するＩ／Ｏモジュールに肯定応答を送出するラ
ウンドロビン制御手段とを備えたことを特徴とするバス
アクセス権制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8244784A JPH1091577A (ja) | 1996-09-17 | 1996-09-17 | バスアクセス権制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8244784A JPH1091577A (ja) | 1996-09-17 | 1996-09-17 | バスアクセス権制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1091577A true JPH1091577A (ja) | 1998-04-10 |
Family
ID=17123879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8244784A Pending JPH1091577A (ja) | 1996-09-17 | 1996-09-17 | バスアクセス権制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1091577A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7051133B2 (en) | 2002-11-25 | 2006-05-23 | Renesas Technology Corp. | Arbitration circuit and data processing system |
| JP2007114918A (ja) * | 2005-10-19 | 2007-05-10 | Kyocera Mita Corp | バス調停方式 |
| JP4774152B2 (ja) * | 1999-01-08 | 2011-09-14 | インテル・コーポレーション | 統合されたメモリ・アーキテクチャにおけるアービトレーションのための方法および装置 |
| CN102362267A (zh) * | 2009-03-26 | 2012-02-22 | 罗伯特·博世有限公司 | 电路装置和用于控制电路装置中的数据交换的方法 |
-
1996
- 1996-09-17 JP JP8244784A patent/JPH1091577A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4774152B2 (ja) * | 1999-01-08 | 2011-09-14 | インテル・コーポレーション | 統合されたメモリ・アーキテクチャにおけるアービトレーションのための方法および装置 |
| US7051133B2 (en) | 2002-11-25 | 2006-05-23 | Renesas Technology Corp. | Arbitration circuit and data processing system |
| JP2007114918A (ja) * | 2005-10-19 | 2007-05-10 | Kyocera Mita Corp | バス調停方式 |
| JP4672520B2 (ja) * | 2005-10-19 | 2011-04-20 | 京セラミタ株式会社 | バス調停方式 |
| CN102362267A (zh) * | 2009-03-26 | 2012-02-22 | 罗伯特·博世有限公司 | 电路装置和用于控制电路装置中的数据交换的方法 |
| JP2012521588A (ja) * | 2009-03-26 | 2012-09-13 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 回路構成におけるデータ交換を制御するための回路構成、および方法 |
| US8499113B2 (en) | 2009-03-26 | 2013-07-30 | Robert Bosch Gmbh | Circuit configurations and method for controlling a data exchange in a circuit configuration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6072783B2 (ja) | メモリコントローラおよびかかるメモリコントローラの動作方法 | |
| US6070209A (en) | Delivering transactions between data buses in a computer system | |
| JP6755935B2 (ja) | 共有メモリコントローラおよびそれを使用する方法 | |
| CN100472494C (zh) | 支持多总线多类型存储器的内存仲裁实现系统和方法 | |
| US6073199A (en) | History-based bus arbitration with hidden re-arbitration during wait cycles | |
| US6848015B2 (en) | Arbitration technique based on processor task priority | |
| US9529751B2 (en) | Requests and data handling in a bus architecture | |
| JPH0642225B2 (ja) | Ｄｍａ機能を有する計算機システム | |
| JPH09172460A (ja) | パケット交換コンピュータ・システムにおける高速転送スレーブ要求の方法および装置 | |
| JPH0926933A (ja) | パイプライン分散バス・アービトレーション・システム | |
| JP2009508247A (ja) | バス調停に関する方法及びシステム | |
| JP2004531830A (ja) | キャッシュメモリバーストサイクル中にバスアービトレーションを制御するためのシステム及び方法 | |
| US8006014B2 (en) | PCI-Express data link transmitter employing a plurality of dynamically selectable data transmission priority rules | |
| US6950892B2 (en) | Method and system for managing distributed arbitration for multicycle data transfer requests | |
| US6628662B1 (en) | Method and system for multilevel arbitration in a non-blocking crossbar switch | |
| US7512729B2 (en) | Method and apparatus for a high efficiency two-stage rotating priority arbiter with predictable arbitration latency | |
| US7350005B2 (en) | Handling interrupts in a system having multiple data processing units | |
| US20050223135A1 (en) | Data transfer processing device and data transfer processing method | |
| US20070239888A1 (en) | Controlling transmission of data | |
| US10740269B2 (en) | Arbitration circuitry | |
| KR100419679B1 (ko) | 트랜잭션 요청 라우팅 방법 | |
| US9984014B2 (en) | Semiconductor device | |
| US5822549A (en) | Computer system and bus controller for controlling access to a computer bus | |
| JPH1091577A (ja) | バスアクセス権制御方式 | |
| US8140728B1 (en) | Data packet arbitration system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |