JP2002018569A - はんだ接合方法及びはんだ接合部の合金層構造 - Google Patents

はんだ接合方法及びはんだ接合部の合金層構造

Info

Publication number
JP2002018569A
JP2002018569A JP2000205062A JP2000205062A JP2002018569A JP 2002018569 A JP2002018569 A JP 2002018569A JP 2000205062 A JP2000205062 A JP 2000205062A JP 2000205062 A JP2000205062 A JP 2000205062A JP 2002018569 A JP2002018569 A JP 2002018569A
Authority
JP
Japan
Prior art keywords
solder
electrode
seconds
solder joint
reflow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000205062A
Other languages
English (en)
Inventor
Susumu Echigo
将 愛知後
Hidehiro Mikura
英弘 三倉
Naoyuki Akita
直幸 秋田
Yasuaki Matsunaga
泰明 松永
Toshiichi Harada
敏一 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000205062A priority Critical patent/JP2002018569A/ja
Publication of JP2002018569A publication Critical patent/JP2002018569A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 低コストで済ませながらも、はんだ接合部の
強度面での信頼性の向上を図る。 【解決手段】 プリント基板13は、CSP部品11の
はんだボール12に対応した多数個の電極14を、アレ
イ状に有して構成される。電極14を、銅箔からなる電
極下地16の表面に、無電解ニッケルメッキ層17を形
成し、更に無電解金メッキ層18を形成して構成する
(a)。プリント基板13の電極14にはんだペースト
19を印刷塗布し(b)、CSP部品11をマウントす
る(c)。そして、プリント基板13をリフロー炉内を
所定速度で通すリフローはんだ付け工程を行なうことに
より、はんだ接合部20が形成される(d)。このと
き、プリント基板13の移動速度の管理により、185
℃以上となるリフロー温度帯を通過する時間即ちはんだ
ペースト19が溶融状態となっている時間を、60秒以
上この場合90〜100秒程度確保する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、無電解ニッケルメ
ッキが施された電極に、リフローはんだ付けにより電子
部品をはんだ接合するものにあって、はんだ接合部の信
頼性を向上させることができるはんだ接合方法及びはん
だ接合部の合金層構造に関する。
【0002】
【発明が解決しようとする課題】近年の小型電子機器、
特に携帯電話機やモバイルパソコンをはじめとする情報
通信分野を中心とした携帯機器における部品実装技術に
おいては、製品の小型化、軽量化のために、従来のQF
P(Quad Flat Package )等のリード接合を行なう表面
実装部品から、CSP(Chip Size Package )やBGA
(Ball Grid Array Package )等のボール接合(いわゆ
るマイクロソルダリング)を行なう表面実装部品へと変
わりつつある。その結果、使用環境下で製品に加わる熱
又は機械的ストレスによるはんだ接合部への信頼性低下
が大きな問題となってきている。
【0003】具体的には、回路基板の表面にCSP等の
部品を実装するにあたっては、一般に、はんだ接合を行
なう回路基板の電極表面の処理として、耐酸化性及びコ
ストを考慮して、銅箔からなる下地上に、無電解ニッケ
ルメッキを施し、さらにその上に薄く無電解(置換)金
メッキを施すことが行なわれる。
【0004】ところが、このように無電解ニッケルメッ
キが施された電極においては、はんだ接合部の強度のば
らつきや強度低下が著しくなることが判明している。こ
の場合、電解ニッケルメッキや電解金メッキを施した場
合にはそのような問題は生じず、はんだ接合部の強度低
下の要因として、無電解ニッケルメッキ中に還元剤(次
亜リン酸塩等)として含まれるリンが何らかの形で関与
しているものと推測される。
【0005】このような問題に対処するため、従来で
は、はんだ接続の信頼性低下が問題となる箇所について
は、無電解ニッケルメッキ及び金メッキを行なわずに、
銅電極の表面にフラックスを塗布すると共に、コネクタ
等の表面接触抵抗が問題となる箇所についてのみ部分的
に無電解ニッケルメッキ及び金メッキを施すという手段
を採用する場合があった。また、別の対策として、部品
のはんだ接合後に、部品と基板との間隙部に液状樹脂を
注入し硬化させることにより、はんだ接合部を補強する
方法が採用される場合もあった。しかしながら、これら
対策は、いずれも基板コストあるいは実装コストの上昇
につながる問題点があった。
【0006】本発明は上記事情に鑑みてなされたもの
で、その目的は、低コストで済ませながらも、はんだ接
合部の強度面での信頼性の向上を図ることができるはん
だ接合方法及びはんだ接合部の合金層構造を提供するに
ある。
【0007】
【課題を解決するための手段】本発明者等は、無電解ニ
ッケルメッキが施された電極にリフローはんだ付けによ
り電子部品をはんだ接合した場合における、はんだ接合
部の強度低下の原因を詳細に解析し、その結果、強度低
下の原因が、はんだ接合部の無電解ニッケルメッキ層と
の界面に、比較的脆いSn(スズ)−Ni(ニッケル)
系の合金層が形成されることにあることを確認した。そ
して、さらなる研究により、そのはんだ接合部界面の合
金層をどのような状態とすれば接合強度の向上を可能と
するかを見い出し、本発明を成し遂げたのである。
【0008】即ち、まず、本発明者等は、プリント基板
上に設けられたCSP部品実装用の電極(ランド)にお
けるはんだ接合部の接合強度と、その破面状態を調べる
試験を行なった。その結果を図1に示す。この試験は、
表面に、CSP部品が実装(はんだ接合)される電極
(ランド)1を有しそれ以外の部分をソルダレジスト2
で覆ったプリント基板3が用いられる。この場合、ソル
ダレジスト2は、電極の電極下地4(図2参照)の縁部
に被さるように設けられる。
【0009】前記電極1は、銅箔(例えば厚み20〜4
0μm)からなる電極下地4上に、無電解ニッケルメッ
キ層5(例えば厚み3〜6μm;図2参照)を形成し、
更に無電解金メッキ層(例えば厚み0.05μ、但し、
はんだ付け工程ではんだ接合部に拡散されるので図示さ
れない)を形成したものである。尚、前記無電解ニッケ
ルメッキ層5には、Niの他に還元剤(次亜リン酸塩
等)からの混入成分としてP(リン)が例えば7〜10
wt%含まれている。
【0010】そして、前記各電極1上に、例えばSn/
Pb重量比が63/37の共晶はんだからなるはんだペ
ーストを塗布し、そのはんだペーストの上部に、図示し
ない試験ピンをその下端部を埋込むように設け、従来よ
り行なわれていると同様のリフローはんだ付け工程を実
行してはんだペーストを溶融後、冷却,凝固させてはん
だ接合部6を形成した。この後、前記試験ピンをはんだ
接合部6が破壊するまで引張って、引っ張り強度及び破
面状態を調べた。
【0011】この図1の結果から、強度の最も高いはん
だ接合部6においては、はんだ接合部6における凝集破
壊(母材破壊)が起こり、強度の高いはんだ接合部6に
おいては、電極1(無電解ニッケルメッキ層5)の表面
からやや上部の位置にてやはり凝集破壊(針状破面)が
見られた。そして、強度の低いはんだ接合部6において
は、電極1(無電解ニッケルメッキ層5)の表面部にて
界面剥離(へき開破面)が見られた。
【0012】次に、強度の高いはんだ接合部6及び強度
の低いはんだ接合部6について、破面からはんだ層側、
メッキ層(基板)側夫々に対してオージェ・デプスプロ
ファイル分析を行ない、合金が形成されている様子を調
べた。その結果を図2に示す。この図2では、強度の低
いはんだ接合部6の結果を上段側、強度の高いはんだ接
合部6の結果を下段側に示している。尚、図2の左側部
には、はんだ接合部6により接合されるCSP部品7の
電極8についても図示している。
【0013】ここで、リフローはんだ付け工程において
は、無電解ニッケルメッキ層5中のNiがはんだ接合部
6側に拡散すると共に、はんだ層(はんだ接合部6)内
のSnがニッケルメッキ層5側に拡散し、接合界面部分
において合金を形成する。なお、無電解ニッケルメッキ
層5中のPははんだ層側に拡散することはなく、また、
ごく薄い金メッキ層は、はんだ接合部6に拡散されて層
として残ることはない。
【0014】図2の結果から、強度の低いはんだ接合部
6においては、Ni−Sn−P共存層(メッキ界面)に
おいて剥離が生じており、これに対し、強度の高いはん
だ接合部6においては、Ni−Sn−P共存層よりもは
んだ(CSP)側に近い部分(Ni−Sn合金層)で剥
離が生じている。そして、強度の高いはんだ接合部6に
おける、Ni−Sn−P共存層(合金層)は、その厚み
が、強度の低いはんだ接合部6のNi−Sn−P共存層
の厚みに比べて2倍以上と厚くなっていることが判明し
た。この結果から、はんだ接合面6の強度面の信頼性
を、製品製造工程中及び製品の使用環境下で共に保証す
るためには、Ni−Sn−P共存層の厚みが、300n
m以上である必要があることが確認されたのである。
【0015】このように、無電解ニッケルメッキ層のは
んだ接合部との界面部分に、Ni−Sn−P共存層が3
00nm以上の厚みで形成されている合金層構造とする
ことにより(本発明の請求項6のはんだ接合部の合金層
構造)、はんだ接合部の合金状態を最適化することがで
き、強度面での信頼性を十分に高いものとすることがで
きるのである。
【0016】さらに、強度の高いはんだ接合部6(OK
品)及び強度の低いはんだ接合部6(剥がれ発生NG品
の未剥がれ部)について、それぞれ機械的研磨とFIB
(Focused Ion Beam)加工によって断面を平滑に仕上げ
たはんだ接合部6と無電解ニッケルメッキ層5との接合
界面部分におけるオージェによるスポット分析を行な
い、Sn,Ni,Pの夫々の元素についての濃度を調べ
た。その結果を図3に示す。この結果から、Niのはん
だ層側への拡散量として、はんだ接合部界面に形成され
るP高濃度層の表面よりも、400nmはんだ側に入っ
た位置においても、50atom%以上のNiが存在してい
れば、より一層のはんだ接合部の信頼性が確保されるこ
とが確認されたのである(請求項7の発明)。
【0017】さて、上記のようにはんだ接合部の合金状
態を最適化するためには、リフローはんだ付け工程にお
いて、無電解ニッケルメッキ層5中のNiのはんだ接合
部6側への拡散、及び、はんだ層内のSnのニッケルメ
ッキ層5側への拡散が良好に行なわれる必要がある。こ
のようにNi元素,Sn元素の拡散を良好に行なわせる
方法としては、リフローはんだ付け工程において、はん
だの溶融状態が保持される時間を長く確保するように管
理すれば良い。
【0018】そこで、図4は、リフローはんだ付け工程
における、はんだ溶融保持時間とはんだ接合部6の引っ
張り強度との関係を調べた試験結果を示している。尚、
この試験は、一般的な、Sn/Pb重量比が63/37
の共晶はんだを使用し、温度プロファイルの変更によ
り、融点である183℃以上を確保する時間を変更しな
がら各30点について調べ、その平均を算出している。
この結果から、はんだの溶融時間を60秒以上確保した
場合に、高い引っ張り強度が得られることが理解でき
る。
【0019】また、図5は、プリント基板3上にCSP
部品7をはんだ溶融時間をいくつか異ならせながら実装
し、その後、CSP部品7をプリント基板3から剥離さ
せ、多数個の電極1のうちどれだけ界面剥がれが生じた
かの界面剥がれ率を調べた試験結果を示している。この
結果からも、はんだの溶融時間が短い(20〜30秒)
ものでは、界面剥離が多数見受けられ、リフローはんだ
付け工程におけるはんだの溶融状態を60秒以上確保す
ることにより、界面剥がれを零にすることができること
が確認されたのである。
【0020】従って、リフローはんだ付けの工程におい
て、はんだの溶融状態を60秒以上確保する構成とする
ことにより(本発明の請求項1のはんだ接合方法)、電
極の界面部分でのはんだ接合部の合金状態を最適化する
ことができ、はんだ接合部の強度面での信頼性の向上を
図ることができるものである。また、従来と同様の無電
解ニッケルメッキを採用することができるので、低コス
トで済ませ得ることは勿論である。
【0021】より具体的には、リフローはんだ付け工程
の温度プロファイルのピーク温度の温度設定を高くする
ように管理することにより、はんだの溶融状態を60秒
以上確保することができる(請求項2の発明)。あるい
は、リフローはんだ付け工程におけるリフロー温度帯の
移動速度を遅くするように管理することによっても、は
んだの溶融状態を60秒以上確保することができる(請
求項3の発明)。
【0022】また、電極の面積が比較的大きいと、その
分、熱容量も大きくなってリフローはんだ付け工程にお
ける電極部分の昇温が遅くなり、ひいては、はんだの溶
融時間が短くなってしまう事情がある。これに対し、電
極の面積をできるだけ小さくするように調整することに
より、電極部分の熱容量を小さくして昇温を速やかに行
なわせることが可能となり、簡単な構成で、はんだの溶
融状態を60秒以上確保することができる(請求項4の
発明)。
【0023】さらには、電極から導出される配線が比較
的太いと、電極部分から配線を通して逃げてしまう熱が
大きくなり、ひいては、はんだの溶融時間が短くなって
しまう事情がある。これに対し、電極から導出される配
線の太さをできるだけ小さくするように調整することに
より、電極部分から配線を通した熱の逃げを抑制して、
電極の高温を長い時間維持することが可能となり、簡単
な構成で、はんだの溶融状態を60秒以上確保すること
ができる(請求項5の発明)。
【0024】
【発明の実施の形態】以下、本発明を、プリント基板に
CSP(Chip Size Package )部品を実装する場合に適
用した第1の実施例について、図6及び図7を参照して
説明する。まず、電子部品たるCSP部品11は、図7
(c)に一部示すように、パッケージ11aの下面の電
極11bに、はんだボール12を有する周知構成を備え
ている。詳しく図示はしないが、このはんだボール12
(電極11b)は、多数個がアレイ状に設けられてい
る。
【0025】これに対し、前記CSP部品11が実装さ
れるプリント基板13は、図7(a)に概略的に示すよ
うに、絶縁基材13a上に、前記CSP部品11のはん
だボール12に対応した多数個の電極(ランド)14
を、アレイ状に有して構成される。また、その表面の前
記電極14を除いた部分は、ソルダレジスト15により
覆われるようになっている。
【0026】この場合、前記電極14は、絶縁基材13
a上に貼付けられた銅箔をエッチングして形成された例
えば厚みが20〜40μmの電極下地16の表面に、例
えば厚み3〜6μmの無電解ニッケルメッキ層17を形
成し、更に例えば厚み0.05μの無電解金メッキ層1
8を形成して構成されている。尚、前記無電解ニッケル
メッキ層17には、Niの他に還元剤(次亜リン酸塩
等)からの混入成分としてP(リン)が例えば7〜10
wt%含まれている。また、前記電極下地16は、電極1
4の露出面よりも若干大きく形成されており、その外周
縁部に前記ソルダレジスト15が被さった状態とされる
ようになっている。
【0027】さて、後の工程説明でも述べるように、前
記プリント基板13にCSP部品11を実装するにあた
っては、まず、プリント基板13の電極14上にはんだ
ペースト19(図7(b)参照)を印刷により塗布する
はんだペースト印刷工程が実行される。次に、プリント
基板13上に、CSP部品11を位置決め状態で搭載す
るマウント工程が実行され、その後、図示しないリフロ
ー炉を通してプリント基板13の電極14にCSP部品
11をリフローはんだ付けするリフローはんだ付け工程
が実行されるようになっている。
【0028】このとき、後述のように、前記リフローは
んだ付け工程においては、最適な温度プロファイル(温
度−時間曲線)に管理され、前記はんだペースト19の
溶融状態(この場合185℃以上)が60秒以上確保さ
れるようになっている。尚、本実施例では、前記はんだ
ペースト19として、例えばSn/Pb重量比が63/
37で、融点が183℃である一般的な共晶はんだが採
用されている。
【0029】次に、上記のように構成されたプリント基
板13の電極14に、CSP部品11を実装(はんだ接
合)する工程について述べる。図7は、1つの電極14
に関する実装手順を示しており、まず、上記のように構
成されたプリント基板13の電極14に対し(a)、周
知の方法(スクリーン印刷等)により、はんだペースト
19を印刷塗布するはんだペースト印刷工程が実行され
る(b)。
【0030】次いで、はんだペースト19が塗布された
プリント基板13上に、CSP部品11をマウント(搭
載)するマウント工程が実行される(c)。このマウン
ト工程は、例えばチップマウンタを用いて行なわれ、視
覚認識装置を用いた制御により、CSP部品11下面の
各はんだボール12が、各電極14上に高精度に位置決
めされた状態に配置される。
【0031】そして、CSP部品11がマウントされた
プリント基板13を、リフロー加熱するリフローはんだ
付け工程が実行される。このリフローはんだ付け工程
は、プリント基板13を、図示しないリフロー炉内を所
定速度で通すことにより行なわれるのであるが、このと
き、リフロー炉内は、その温度分布によって大きく分け
てプリヒートゾーン、リフローゾーン、冷却ゾーン等の
温度帯が設けられており、それら各温度ゾーンを順に通
過することにより、プリント基板13上の半田ペースト
19が溶融しCSP部品11のはんだボール12と一体
化した状態で硬化してはんだ接合部20が形成され、電
極14に対するはんだ接合が行なわれるのである。
【0032】本実施例では、このリフローはんだ付け工
程において、例えば図6(a)に示すような温度プロフ
ァイル(温度−時間曲線)が採用される。尚、この図6
には、実際に実施した3種類の温度プロファイルを示し
ている。これにて、CSP部品11がマウントされたプ
リント基板13は、常温からプリヒートゾーンにて所定
のカーブをもって加熱されていき、リフローゾーンにお
いてピーク温度(例えば約230℃)まで加熱されて半
田ペースト19が溶融し、その後の冷却ゾーンにおいて
所定のカーブをもって冷却されていくことにより、はん
だ接合部20が凝固されるようになっている。
【0033】ここで、図6(b)には、同等の製品にお
いて従来より採用されている標準的な温度プロファイル
を示している。従来では、プリント基板の移動速度(ベ
ルトスピード)が例えば0.80m/min に管理され、
リフローゾーン(185℃以上となるリフロー温度帯)
を通過する時間が35秒程度とされていた。これに対
し、本実施例においては、プリント基板13の移動速度
(ベルトスピード)が例えば0.40m/min に管理さ
れることにより、185℃以上となるリフロー温度帯を
通過する時間即ちはんだペースト19が溶融状態となっ
ている時間が、60秒以上この場合90〜100秒程度
確保されるようになっているのである。
【0034】しかして、上記リフローはんだ付け工程に
おいては、はんだ接合部20と電極14との界面部分に
合金層が形成される。具体的には、無電解ニッケルメッ
キ層17中のNiがはんだ接合部20側に拡散すると共
に、はんだペースト19(はんだ接合部20)内のSn
が無電解ニッケルメッキ層17側に拡散し、接合界面部
分において合金を形成する。尚、無電解ニッケルメッキ
層17中のPははんだ接合部20側に拡散することはな
く、また、ごく薄い無電解金メッキ層18は、はんだ接
合部20に拡散されて層として残ることはない。
【0035】このとき、本実施例では、はんだペースト
19の溶融状態が60秒以上確保されることにより、無
電解ニッケルメッキ層17に対するはんだペースト19
側からのSnの拡散が良好に行なわれ、無電解ニッケル
メッキ層17のはんだ接合部20との接合界面にて、N
i−Sn−P共存層が300nm以上の厚みで形成され
るようになる。さらに、はんだ接合部20に対する無電
解ニッケルメッキ層17からのNiの拡散が良好に行な
われ、無電解ニッケルメッキ層17の接合界面に形成さ
れるP高濃度層の表面よりも、400nmはんだ接合部
20側に入った位置においても、50atom%以上のNi
が存在するようになるのである。
【0036】従って、本実施例によれば、接合界面部分
の合金層構造を最適なものとすることができ、はんだ接
合部20の引っ張り強度を十分に高いものとすることが
できる。この結果、はんだ接合部20の強度面での信頼
性を大幅に向上させることができ、ひいては、はんだ接
合部20の剥がれによる製品不良をなくすことが可能と
なるものである。また、電極14に対する処理として、
従来と同様の無電解ニッケルメッキを採用することがで
きるので、低コストで済ませ得ることは勿論である。
【0037】尚、上記した実施例では、リフローはんだ
付け工程において、はんだペースト19が溶融状態とな
っている時間を60秒以上確保するために、プリント基
板13の移動速度(ベルトスピード)を管理するように
したが、リフローはんだ付け工程の温度プロファイルの
ピーク温度の設定を高くするように管理することによっ
ても、リフローゾーン(185℃以上となるリフロー温
度帯)を長くすることができてはんだの溶融状態を60
秒以上確保することが可能となり、上記第1の実施例と
同様の効果を得ることができる。
【0038】そして、同様に、はんだペーストの溶融状
態を60秒以上確保するための具体的な手段として、プ
リント基板側において以下のような工夫を施すことも有
効である。即ち、図8(a)は、本発明の第2の実施例
を示すもので、プリント基板13の電極21部分の平面
図及び断面図を上下に並べて示したものである。また、
図8(b)には、従来の一般的な電極22部分の構成を
併せて示している。
【0039】ここで、上記第1の実施例で述べたよう
に、電極21,22は、銅箔からなる電極下地の表面
に、無電解ニッケルメッキ層及び無電解金メッキ層(い
ずれも図示を省略)を形成して構成されるのであるが、
その表面部の外周縁部にソルダレジスト15が被さった
状態とされ、CSP部品11のはんだボール12が半田
接合される円形の領域(接合面21a,22a)のみが
露出するようになっている。つまり、電極21,22
は、夫々接合面21a,22aよりも大きく構成される
のであるが、電極の面積が比較的大きくなると、その
分、熱容量も大きくなってリフローはんだ付け工程にお
ける電極部分の昇温が遅くなり、ひいては、はんだの溶
融時間が短くなってしまう事情がある。
【0040】この場合、接合面21a,22aは全く同
じ大きさでも、従来の電極22は、幅寸法がa1の四角
形状に形成され、接合面22aと外縁部(コーナー部)
との間の寸法b1も比較的大きくなっていた。これに対
し、本実施例における電極21は、直径寸法が上記a1
よりも小さいa2である円形に形成されることにより、
接合面21aと外周縁部との間の寸法b2も小さくな
り、従来の電極22に比べて、面積を十分に小さくして
いるのである。
【0041】このように、電極21の面積をできるだけ
小さくするように調整することにより、電極21部分の
熱容量を小さくして昇温を速やかに行なわせることが可
能となり、簡単な構成で、はんだの溶融状態を60秒以
上確保することができるのである。ちなみに、具体例を
上げておくと、寸法a1が400μmであるのに対し、
直径寸法a2が300μmとされ、寸法b1が115μ
mであるのに対し、寸法b2が50μmとされている。
【0042】また、図9は、本発明の第3の実施例にお
ける電極23部分を示しており、電極23部分の平面図
とそのX−X線に沿う縦断面図とを上下に並べて示して
いる。この実施例では、同様に、電極23の面積を小さ
く調整するために、例えば従来と同等の大きさの四角形
の電極23のうち、接合面23aの外側部分つまりソル
ダレジスト15に覆われる部分に、複数個(この場合四
隅部に4個)の抜き穴23bを形成するようにしてい
る。これによっても、電極23の面積を小さくすること
ができ、上記第2の実施例と同様の効果を得ることがで
きる。
【0043】さらに、図10(a)は、本発明の第4の
実施例を示しており、電極14から導出される配線(引
出し線)24部分を示している。また、図10(b)に
は、従来の配線25部分を併せて示している。ここで、
図10(b)に示す従来のものでは、配線25の太さ
(幅寸法)がc1とされ、この実施例における配線24
は、それよりも細い幅寸法c2とされている。具体例を
上げておくと、従来の配線25の幅寸法c1が125μ
mであるのに対し、本実施例の配線24の幅寸法c2は
局部的に75μmとされている。
【0044】このとき、図10(b)のように電極14
から導出される配線25が比較的太いと、電極14部分
から配線25を通して逃げてしまう熱が大きくなり、ひ
いては、はんだの溶融時間が短くなってしまう事情があ
る。これに対し、本実施例では、電極14から導出され
る配線24の太さをできるだけ小さくするように調整す
ることにより、電極14部分から配線24を通した熱の
逃げを抑制して、電極14の高温を長い時間維持するこ
とが可能となる。この結果、上記各実施例と同様に、簡
単な構成で、はんだの溶融状態を60秒以上確保するこ
とができるのである。
【0045】その他、本発明は上記した各実施例に限定
されるものではなく、例えば、プリント基板にCSP部
品を実装する場合に限らず、電子部品をリフローはんだ
付けする場合全般に適用することができ、また、半田ペ
ーストの材質についても、各種のものが使用でき、この
場合、融点ひいてはリフロー半田付け工程における温度
プロファイルも異なってくることは勿論である等、要旨
を逸脱しない範囲内で適宜変更して実施し得るものであ
る。
【図面の簡単な説明】
【図1】本発明の作用を説明するためのもので、はんだ
接合部の接合強度とその破面状態を調べた試験結果を示
す図
【図2】破面の両側に対するオージェ・デプスプロファ
イル分析の結果を示す図
【図3】接合界面部分におけるオージェによるスポット
分析の結果を示す図
【図4】はんだ溶融保持時間とはんだ接合部の引っ張り
強度との関係を調べた試験結果を示す図
【図5】はんだ溶融時間と界面剥がれ率との関係を調べ
た試験結果を示す図
【図6】本発明の第1の実施例を示すもので、リフロー
はんだ付け工程の温度プロファイル(a)を従来の標準
的な温度プロファイル(b)と併せて示す図
【図7】プリント基板に対するCSP部品の実装手順を
示す図
【図8】本発明の第2の実施例を示すもので、プリント
基板の電極部分の構成(a)を従来のもの(b)と併せ
て示す図
【図9】本発明の第3の実施例を示すもので、プリント
基板の電極部分の構成を示す図
【図10】本発明の第4の実施例を示すもので、プリン
ト基板の電極から引出される配線部分の構成(a)を従
来のもの(b)と併せて示す図
【符号の説明】
図面中、11はCSP部品(電子部品)、12ははんだ
ボール、13はぴ輪と基板、14,21,23は電極、
16は電極下地、17は無電解ニッケルメッキ層、18
は無電解金メッキ層、19ははんだペースト、20はは
んだ接合部、24は配線を示す。
フロントページの続き (72)発明者 秋田 直幸 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 松永 泰明 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 原田 敏一 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 5E319 AC01 BB05 CC33 GG03

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 無電解ニッケルメッキが施された電極
    に、リフローはんだ付けにより電子部品をはんだ接合す
    る方法であって、 前記リフローはんだ付けの工程において、はんだの溶融
    状態を60秒以上確保するようにしたことを特徴とする
    はんだ接合方法。
  2. 【請求項2】 前記リフローはんだ付け工程の温度プロ
    ファイルのピーク温度の管理により、はんだの溶融状態
    を60秒以上確保することを特徴とする請求項1記載の
    はんだ接合方法。
  3. 【請求項3】 前記リフローはんだ付け工程におけるリ
    フロー温度帯の移動速度の管理により、はんだの溶融状
    態を60秒以上確保することを特徴とする請求項1記載
    のはんだ接合方法。
  4. 【請求項4】 前記電極の面積の調整により、前記はん
    だの溶融状態を60秒以上確保することを特徴とする請
    求項1記載のはんだ接合方法。
  5. 【請求項5】 前記電極から導出される配線の太さの調
    整により、前記はんだの溶融状態を60秒以上確保する
    ことを特徴とする請求項1記載のはんだ接合方法。
  6. 【請求項6】 無電解ニッケルメッキが施された電極
    に、リフローはんだ付けにより電子部品をはんだ接合し
    たはんだ接合部の合金層構造であって、 前記無電解ニッケルメッキ層の前記はんだ接合部との界
    面部分に、Ni−Sn−P共存層が300nm以上の厚
    みで形成されていることを特徴とするはんだ接合部の合
    金層構造。
  7. 【請求項7】 前記はんだ接合部には、前記無電解ニッ
    ケルメッキ層の表面から400nm離れた深さ位置に
    も、50atom%以上のニッケルが存在していることを特
    徴とする請求項6記載のはんだ接合部の合金層構造。
JP2000205062A 2000-07-06 2000-07-06 はんだ接合方法及びはんだ接合部の合金層構造 Pending JP2002018569A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000205062A JP2002018569A (ja) 2000-07-06 2000-07-06 はんだ接合方法及びはんだ接合部の合金層構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000205062A JP2002018569A (ja) 2000-07-06 2000-07-06 はんだ接合方法及びはんだ接合部の合金層構造

Publications (1)

Publication Number Publication Date
JP2002018569A true JP2002018569A (ja) 2002-01-22

Family

ID=18702212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000205062A Pending JP2002018569A (ja) 2000-07-06 2000-07-06 はんだ接合方法及びはんだ接合部の合金層構造

Country Status (1)

Country Link
JP (1) JP2002018569A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224551A (ja) * 1993-01-23 1994-08-12 Sony Corp リフロー半田付け装置の温度制御方法
JPH09331147A (ja) * 1996-06-11 1997-12-22 Nec Corp リフローソルダリング用プリント配線板
JPH10163404A (ja) * 1996-12-02 1998-06-19 Sumitomo Special Metals Co Ltd Bga用入出力端子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224551A (ja) * 1993-01-23 1994-08-12 Sony Corp リフロー半田付け装置の温度制御方法
JPH09331147A (ja) * 1996-06-11 1997-12-22 Nec Corp リフローソルダリング用プリント配線板
JPH10163404A (ja) * 1996-12-02 1998-06-19 Sumitomo Special Metals Co Ltd Bga用入出力端子

Similar Documents

Publication Publication Date Title
KR100790978B1 (ko) 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
JPH07302797A (ja) 半導体素子ならびにその製造および使用方法
JP2007123354A (ja) 電子機器用プリント板の製造方法およびこれを用いた電子機器
KR102007544B1 (ko) 범프 전극, 범프 전극 기판 및 그 제조 방법
JP2002321083A (ja) はんだ接合の形成方法
JP2017063180A (ja) 合金のフリップチップ接合
TWI333405B (ja)
TWI228309B (en) Semiconductor device
JP2001358277A (ja) ピン立設基板
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JP2005340674A (ja) 半導体装置とその製造方法
JP2002018569A (ja) はんだ接合方法及びはんだ接合部の合金層構造
JPH10209591A (ja) 配線基板
JP6155755B2 (ja) 電子デバイス用の端子構造及び電子デバイス
JP2002022650A (ja) 配線板と球状はんだとの接合部分の破壊試験方法
JP2018006465A (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
JP2001284782A (ja) はんだ接合方法、はんだ接合構造、及びその接合層の製造方法
WO2020213133A1 (ja) 半導体装置
JP2008192833A (ja) 半導体装置の製造方法
JP3544439B2 (ja) 接続ピンと基板実装方法
TWI608775B (zh) 焊墊及焊墊製作方法
JP6859787B2 (ja) はんだ接合体およびその製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP3643760B2 (ja) 半導体装置の製造方法
JPH03200343A (ja) 半田バンプの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615