JP2002016227A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002016227A JP2002016227A JP2000198120A JP2000198120A JP2002016227A JP 2002016227 A JP2002016227 A JP 2002016227A JP 2000198120 A JP2000198120 A JP 2000198120A JP 2000198120 A JP2000198120 A JP 2000198120A JP 2002016227 A JP2002016227 A JP 2002016227A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- region
- metal film
- guard
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
を備えた半導体装置を提供する。 【解決手段】 半導体基板11のトランジスタ形成領域
12の周囲に、高濃度のイオン拡散による第1のガード
リング13aが設けられ、更に所定の間隔を介して第2
のガードリング13bが設けられている。絶縁膜15を
挟んで、ガードリング13a,13bに対向して金属膜
16a,16bが形成され、これらの間が層間配線17
a,17bでそれぞれ接続されている。金属膜16a,
16bは、それぞれ電極14a,14bから個別の金属
線23a,23bを介して基準電位COMが与えられる
外部端子22に接続されている。これにより、例えば電
極14nに印加された外部からの雑音電圧は効果的に遮
蔽され、トランジスタ形成領域12内のトランジスタ等
への影響を除去することができる。
Description
その雑音遮蔽のためのガードリングの構造に関するもの
である。
形成されたトランジスタの周囲をガードリングと呼ばれ
る導電性の領域で取り囲み、このガードリングを接地電
位に接続してトランジスタに入力する外部雑音を遮蔽す
ることが行われている。
半導体装置では、次のような課題があった。ガードリン
グは、半導体基板上のトランジスタ形成領域の周囲にイ
オンを高濃度に拡散して導電性を持たせた領域として形
成される。このため、ガードリングの抵抗分を完全に0
にすることが困難であり、特に増幅度の高いトランジス
タの場合、外部雑音の影響を完全に遮蔽することができ
なかった。本発明は、前記従来技術が持っていた課題を
解決し、外部雑音を効果的に遮蔽することができるガー
ドリングを備えた半導体装置を提供するものである。
に、本発明の内の第1の発明は、半導体装置において、
半導体基板上に形成されたトランジスタを含む回路領域
と、前記回路領域の周囲を取り囲んで形成されたイオン
拡散領域による第1のガードリングと、所定の間隔をあ
けて前記第1のガードリングの周囲を取り囲んで形成さ
れた高濃度のイオン拡散領域による第2のガードリング
と、絶縁膜を介して前記第1のガードリングに対向して
形成されて該第1のガードリングとの間が複数の層間配
線で接続された第1の金属膜パターンと、前記絶縁膜を
介して前記第2のガードリングに対向して形成されて該
第2のガードリングとの間が複数の層間配線で接続され
た第2の金属膜パターンと、前記第1の金属膜パターン
を基準電位が与えられる外部端子に接続する第1の金属
線と、前記第2の金属膜パターンを前記外部端子に接続
する第2の金属線とを備えている。第2の発明は、第1
の発明において、半導体基板上の第1及び第2のガード
リングの間に絶縁物による絶縁領域を設けている。
に半導体装置を構成したので、次のような作用が行われ
る。回路領域の周囲に形成された第1のガードリング
は、第1の金属膜パターンによってリング内の電位差が
なくされて基準電位に接続される。更に、第1のガード
リングの周囲に形成されたガードリングは、第2の金属
膜パターンによってリング内の電位差がなくされて第1
のガードリングと同じ基準電位に接続される。これによ
り、外部雑音は第1及び第2のガードリングによって効
果的に遮蔽され、回路領域への影響をなくすことができ
る。
導電型の半導体基板上に形成されたトランジスタを含む
回路領域と、前記回路領域の周囲を取り囲んで形成され
た第1導電型のイオン拡散領域による第1のガードリン
グと、前記第1のガードリングの周囲を取り囲むように
第2導電型のイオンを高濃度に拡散した拡散領域と、前
記拡散領域の周囲を取り囲んで形成された高濃度の第1
導電型のイオン拡散領域による第2のガードリングと、
絶縁膜を介して前記第1のガードリングに対向して形成
されて該第1のガードリングとの間が複数の層間配線で
接続された第1の金属膜パターンと、前記絶縁膜を介し
て前記第2のガードリングに対向して形成されて該第2
のガードリングとの間が複数の層間配線で接続された第
2の金属膜パターンと、前記第1及び第2の金属膜パタ
ーンをそれぞれ基準電位が与えられる外部端子に接続す
る第1及び第2の金属線とを備えている。
膜を介して前記拡散領域に対向して形成されて該拡散領
域との間が複数の層間配線で接続された第3の金属膜パ
ターンと、前記第3の金属膜パターンを前記外部端子に
接続する第3の金属線とを設けている。第3及び第4の
発明によれば、次のような作用が行われる。第1導電型
の第1及び第2のガードリングの間に形成された第2導
電型の拡散領域により、ガードリング間に逆接続された
ダイオードが形成される。該1及び第2のガードリング
はそれぞれ個別に基準電位に接続されているので、逆接
続されたダイオードにより、第2のガードリングから第
1のガードリングを越えて回路領域に到達する外部雑音
はほぼ完全になくなる。
(b)は、本発明の第1の実施形態を示す半導体装置の
構成図であり、同図(a)は平面図、及び同図(b)は
同図(a)中のX−X線による拡大断面図である。図1
(a)に示すように、この半導体装置は、集積回路(以
下、「IC」という)チップ10と、このICチップ1
0を搭載するパッケージ20を備えている。ICチップ
10は、例えばP型の半導体基板11上にトランジスタ
を含む回路が形成されたトランジスタ形成領域12を有
している。トランジスタ形成領域12の周囲には、第1
のガードリング13a形成され、更にこの第1のガード
リング13aの周囲を囲むように第2のガードリング1
3bが形成されている。更に、ICチップ10の表面に
は、トランジスタ等の回路を外部へ接続するための複数
の電極14が形成されている。
的に固定して外部回路に接続するもので、絶縁性のパッ
ケージ基板21と、このパッケージ基板21の周辺部に
設けられた複数の金属製の外部端子22を有している。
更に、パッケージ20の外部端子22とICチップ10
の電極14の間は、金等の金属線23を介して電気的に
接続されている。
るガードリングの構造を明らかにするための断面図であ
り、本発明に直接関係しないトランジスタ等の構造は省
略している。ICチップ10は、前述したように、P型
の半導体基板11上にトランジスタ形成領域12が形成
され、このトランジスタ形成領域12の周囲を取り囲む
ように高濃度のP型イオンを拡散したガードリング13
aが形成されている。更に、ガードリング13aの外側
に、一定の間隔をあけてガードリング13bが形成され
ている。このガードリング13bも、ガードリング13
aと同様に高濃度のP型イオンを拡散したものである。
ガードリング13a,13bは、トランジスタ形成領域
12に形成されるトランジスタのソース・ドレイン領域
よりも高い不純物濃度となっている。
ング13a,13bが形成された半導体基板11の表面
には、酸化シリコン等の絶縁膜15が形成されている。
絶縁膜15の表面で、ガードリング13aに対応する箇
所には、金属膜16aが形成され、この金属膜16aと
ガードリング13aとの間が金属による複数の層間配線
17aによって電気的に接続されている。
13bに対応する箇所には、金属膜16bが形成され、
この金属膜16bとガードリング13bとの間が金属に
よる複数の層間配線17bによって電気的に接続されて
いる。金属膜16a,16bは、絶縁膜15上に互いに
電気的に独立して形成された電極14a,14bに、そ
れぞれ接続されている。このようなICチップ10は、
パッケージ基板21上に接着剤等で固定され、このIC
チップ10の電極14a,14bは、それぞれ個別の金
属線23a,23bを介して、パッケージ20に共通の
基準電位を与えるための外部電極22に接続されてい
る。
図である。以下、この図2を参照しつつ、図1における
ガードリングの動作及び効果を説明する。ガードリング
13aは、複数の層間配線17aによって金属膜16a
に電気的に接続されているので、このガードリング13
a及び金属膜16aの電位は、その位置に関係なく常に
ほぼ同一電位となる。同様に、ガードリング13bは、
複数の層間配線17bによって金属膜16bに電気的に
接続されているので、このガードリング13b及び金属
膜16bの電位は、その位置に関係なく常にほぼ同一電
位となる。
らの雑音電圧Vnが与えられるICチップ10の電極1
4nに対応する。ノードPa,Pbは、それぞれガード
リング13a,13bに対応する。また、ノードCOM
は、パッケージ20における基準電位の電極22に対応
している。更に、ノードBは、ICチップ10上のトラ
ンジスタ形成領域12中のトランジスタのゲート等の入
力端子に対応している。
の間は、半導体基板11の基板抵抗R1で接続される。
ノードPbは、金属線23bのインピーダンスZbでノ
ードCOMに接続されると共に、半導体基板11の基板
抵抗R2でノードPaに接続される。基板抵抗R2は、
ガードリング13b,13aを最短距離で結ぶ基板抵抗
R2aと、半導体基板11の内部を通して接続する基板
抵抗R2bの合成抵抗となっている。
ピーダンスZaでノードCOMに接続されると共に、基
板抵抗R3を介してノードBに接続される。ここで、ノ
ードBに接続されるトランジスタ等の入力インピーダン
スを無限大とすれば、このノードBの雑音電圧Vbと、
外部からの雑音電圧Vnの比は、次の(1)式のように
なる。
ダンスZa,Zbは、抵抗R1,R2に比べて極めて小
さいので、(1)式は、次の(2)式で近似される。 Vb/Vn=Zb・Za/(R1+Zb)・(R2+Za) ・・・(2) 従って、ノードBの雑音電圧Vbは、入力された雑音電
圧Vnより減衰されて極めて小さな値となる。以上のよ
うに、この第1の実施形態の半導体装置は、それぞれ独
立して基準電位に接続された2重のガードリング13
a,13bを有するため、外部雑音を効果的に遮蔽する
ことができる。
は、本発明の第2の実施形態を示す半導体装置の構成図
と等価回路図である。図3(a)は、図1(b)に対応
してガードリングの構造を明らかにするための断面図で
ある。図3(a),(b)において、図1及び図2中の
要素と共通の要素には共通の符号が付されている。この
図3(a)の半導体装置では、図1の半導体装置におけ
るガードリング13a,13b間に、これらを分離する
ための溝を設け、この溝の内部に酸化シリコン等の絶縁
物18を充填している。その他の構成は、図1と同様で
ある。
のガードリングの等価回路は、図2中の基板抵抗R2が
基板インピーダンスZ2で置換されたものになる。基板
インピーダンスZ2は、ガードリング13a,13b間
の絶縁物18によるキャパシタンスC2と、半導体基板
11の内部を通して接続する基板抵抗R2bの合成イン
ピーダンスとなっている。即ち、図3(b)中の基板イ
ンピーダンスZ2は、図2中の基板抵抗R2よりも大き
な値となる。従って、前記(2)式から明らかなよう
に、第1の実施形態に比べて、ノードBの雑音電圧Vb
が更に減衰されることが分かる。以上のように、この第
2の実施形態の半導体装置は、それぞれ独立して基準電
位に接続された2重のガードリング13a,13bの間
に、絶縁物18を設けている。これにより、更に効果的
に外部雑音を遮蔽することができる。
は、本発明の第3の実施形態を示す半導体装置の構成図
と等価回路図である。図4(a)は、図1(b)に対応
してガードリングの構造を明らかにするための断面図で
ある。図4(a),(b)において、図1及び図2中の
要素と共通の要素には共通の符号が付されている。この
図4(a)の半導体装置では、図1の半導体装置におけ
るガードリング13a,13b間に、高濃度のN型イオ
ンを拡散したN型領域19を設けている。また、絶縁膜
15の表面でN型領域19に対応する箇所には、金属膜
16cが形成され、この金属膜16cとN型領域19と
の間が金属による複数の層間配線17cで電気的に接続
されている。金属膜16cは、絶縁膜15上に形成され
た電極14cに接続され、この電極14cは金属線23
cを介して、パッケージ20に基準電位を与えるための
外部電極22に接続されている。その他の構成は、図1
と同様である。
のガードリングの等価回路は、図2中の基板抵抗R2が
半導体回路CT2で置換されたものになる。半導体回路
CT2は、ガードリング13aとN型領域19で形成さ
れるダイオードDa、このN型領域19とガードリング
13bで形成されるダイオードDb、半導体基板11の
内部を通して接続する基板抵抗R2b、及びダイオード
Da,Dbの陽極(即ち、金属膜16c)と外部電極2
2を接続する金属線23cのインピーダンスZcで構成
されている。これにより、等価的にガードリングが3重
に構成されたものとなり、更に一層の遮蔽効果を得るこ
とができる。以上のように、この第3の実施形態の半導
体装置は、それぞれ独立して基準電位に接続された2重
のガードリング13a,13bの間に、N型領域19を
設け、このN型領域19を独立して基準電位に接続して
いる。これにより、第2の実施形態に比べて更に効果的
に外部雑音を遮蔽することができる。
ず、種々の変形が可能である。この変形例としては、例
えば、次の(a)〜(c)のようなものがある。 (a) P型の半導体基板を用いているが、N型の半導
体基板でも同様に適用可能である。 (b) ガードリングを2重にした構成としているが、
2重以上であれば何重でも良い。 (c) 図4の半導体装置では、N型領域19を基準電
位に接続するように構成しているが、図3と同様に単に
N型領域19を設けるだけでも良い。この場合、図4に
比べて遮蔽効果が若干減少するが、構造が簡素化でき
る。
によれば、ガードリングを2重に構成すると共に、これ
らのガードリングを第1及び第2の金属膜パターンに接
続してガードリング上の電位差を無くしている。更に、
第1及び第2の金属膜パターンを、個別に基準電位に接
続している。これにより、大きな遮蔽効果を得ることが
できる。第2の発明によれば、第1の発明の半導体装置
における第1及び第2のガードリングの間に、絶縁領域
を設けている。これにより、更に大きな遮蔽効果を得る
ことができる。
に設け、これらのガードリングを第1及び第2の金属膜
パターンに接続してガードリング上の電位差を無くすと
共に、この第1及び第2の金属膜パターンを個別に基準
電位に接続している。また、第1及び第2のガードリン
グの間に、逆接続のダイオードを構成するための拡散領
域を設けている。これにより、大きな遮蔽効果を得るこ
とができる。第4の発明によれば、第3の発明における
拡散領域を基準電位に接続している。これにより、等価
的に3重のガードリング構成となり、更に大きな遮蔽効
果を得ることができる。
成図である。
成図と等価回路図である。
成図と等価回路図である。
Claims (4)
- 【請求項1】 半導体基板上に形成されたトランジスタ
を含む回路領域と、 前記回路領域の周囲を取り囲んで形成されたイオン拡散
領域による第1のガードリングと、 所定の間隔をあけて前記第1のガードリングの周囲を取
り囲んで形成された高濃度のイオン拡散領域による第2
のガードリングと、 絶縁膜を介して前記第1のガードリングに対向して形成
されて該第1のガードリングとの間が複数の層間配線で
接続された第1の金属膜パターンと、 前記絶縁膜を介して前記第2のガードリングに対向して
形成されて該第2のガードリングとの間が複数の層間配
線で接続された第2の金属膜パターンと、 前記第1の金属膜パターンを基準電位が与えられる外部
端子に接続する第1の金属線と、 前記第2の金属膜パターンを前記外部端子に接続する第
2の金属線とを、 備えたことを特徴とする半導体装置。 - 【請求項2】 前記半導体基板上の第1及び第2のガー
ドリングの間に絶縁物による絶縁領域を設けたことを特
徴とする請求項1記載の半導体装置。 - 【請求項3】 第1導電型の半導体基板上に形成された
トランジスタを含む回路領域と、 前記回路領域の周囲を取り囲んで形成された高濃度の第
1導電型のイオン拡散領域による第1のガードリング
と、 前記第1のガードリングの周囲を取り囲むように第2導
電型のイオンを高濃度に拡散した拡散領域と、 前記拡散領域の周囲を取り囲んで形成された第1導電型
のイオン拡散領域による第2のガードリングと、 絶縁膜を介して前記第1のガードリングに対向して形成
されて該第1のガードリングとの間が複数の層間配線で
接続された第1の金属膜パターンと、 前記絶縁膜を介して前記第2のガードリングに対向して
形成されて該第2のガードリングとの間が複数の層間配
線で接続された第2の金属膜パターンと、 前記第1の金属膜パターンを基準電位が与えられる外部
端子に接続する第1の金属線と、 前記第2の金属膜パターンを前記外部端子に接続する第
2の金属線とを、 備えたことを特徴とする半導体装置。 - 【請求項4】 前記絶縁膜を介して前記拡散領域に対向
して形成されて該拡散領域との間が複数の層間配線で接
続された第3の金属膜パターンと、 前記第3の金属膜パターンを前記外部端子に接続する第
3の金属線とを、 設けたことを特徴とする請求項3記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000198120A JP4424830B2 (ja) | 2000-06-30 | 2000-06-30 | 半導体装置 |
US09/717,308 US6555884B1 (en) | 2000-06-30 | 2000-11-22 | Semiconductor device for providing a noise shield |
US10/387,500 US6787873B2 (en) | 2000-06-30 | 2003-03-14 | Semiconductor device for providing a noise shield |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000198120A JP4424830B2 (ja) | 2000-06-30 | 2000-06-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002016227A true JP2002016227A (ja) | 2002-01-18 |
JP4424830B2 JP4424830B2 (ja) | 2010-03-03 |
Family
ID=18696329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000198120A Expired - Fee Related JP4424830B2 (ja) | 2000-06-30 | 2000-06-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6555884B1 (ja) |
JP (1) | JP4424830B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004045091A (ja) * | 2002-07-09 | 2004-02-12 | Oki Electric Ind Co Ltd | 容量測定用装置及び容量測定方法 |
EP1477003A1 (en) * | 2002-01-24 | 2004-11-17 | Broadcom Corporation | Highly integrated adsl circuit |
US7339249B2 (en) | 2004-02-27 | 2008-03-04 | Nec Electronics Corporation | Semiconductor device |
Families Citing this family (148)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4424830B2 (ja) * | 2000-06-30 | 2010-03-03 | Okiセミコンダクタ株式会社 | 半導体装置 |
US6747294B1 (en) * | 2002-09-25 | 2004-06-08 | Polarfab Llc | Guard ring structure for reducing crosstalk and latch-up in integrated circuits |
US7608913B2 (en) * | 2006-02-23 | 2009-10-27 | Freescale Semiconductor, Inc. | Noise isolation between circuit blocks in an integrated circuit chip |
JP5041511B2 (ja) * | 2006-08-22 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2008109636A (ja) * | 2006-09-28 | 2008-05-08 | Nippon Dempa Kogyo Co Ltd | 半導体ic及びその製造方法 |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US9385058B1 (en) * | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
CN108401468A (zh) | 2015-09-21 | 2018-08-14 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3075892B2 (ja) * | 1993-07-09 | 2000-08-14 | 株式会社東芝 | 半導体装置 |
US5828110A (en) * | 1995-06-05 | 1998-10-27 | Advanced Micro Devices, Inc. | Latchup-proof I/O circuit implementation |
JP4140071B2 (ja) * | 1997-11-04 | 2008-08-27 | 沖電気工業株式会社 | 半導体集積回路、半導体集積回路のレイアウト方法およびレイアウト装置 |
GB2341272B (en) * | 1998-09-03 | 2003-08-20 | Ericsson Telefon Ab L M | High voltage shield |
JP4424830B2 (ja) * | 2000-06-30 | 2010-03-03 | Okiセミコンダクタ株式会社 | 半導体装置 |
-
2000
- 2000-06-30 JP JP2000198120A patent/JP4424830B2/ja not_active Expired - Fee Related
- 2000-11-22 US US09/717,308 patent/US6555884B1/en not_active Expired - Lifetime
-
2003
- 2003-03-14 US US10/387,500 patent/US6787873B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1477003A1 (en) * | 2002-01-24 | 2004-11-17 | Broadcom Corporation | Highly integrated adsl circuit |
EP1477003A4 (en) * | 2002-01-24 | 2007-12-12 | Broadcom Corp | HIGHLY INTEGRATED ADSL CIRCUIT |
JP2004045091A (ja) * | 2002-07-09 | 2004-02-12 | Oki Electric Ind Co Ltd | 容量測定用装置及び容量測定方法 |
US7339249B2 (en) | 2004-02-27 | 2008-03-04 | Nec Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4424830B2 (ja) | 2010-03-03 |
US6555884B1 (en) | 2003-04-29 |
US20030173631A1 (en) | 2003-09-18 |
US6787873B2 (en) | 2004-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4424830B2 (ja) | 半導体装置 | |
KR920004179B1 (ko) | 반도체집적회로 | |
JP3110799B2 (ja) | 半導体装置 | |
JPS5994849A (ja) | 半導体集積回路装置 | |
KR100197989B1 (ko) | 정전기 보호회로를 구비한 반도체장치 | |
US7595561B2 (en) | Semiconductor device including multiple rows of peripheral circuit units | |
KR20020034909A (ko) | 반도체 집적 회로 시스템 | |
JPS6386465A (ja) | 基板にキャパシタを形成する方法 | |
JP2665223B2 (ja) | 半導体集積回路装置 | |
JP2003243522A (ja) | 抵抗素子を使用した半導体装置 | |
JP4615229B2 (ja) | 半導体装置 | |
WO2021117627A1 (ja) | 半導体装置 | |
JPH02209735A (ja) | 半導体装置 | |
TWI780754B (zh) | 次級感測放大器與半導體記憶裝置 | |
JP2780896B2 (ja) | 半導体集積回路の製造方法 | |
JPS63108763A (ja) | 半導体集積回路 | |
JP2920013B2 (ja) | 半導体静電保護回路 | |
JP3068513B2 (ja) | 半導体装置、その製造方法 | |
KR200156159Y1 (ko) | 커패시터구조 | |
JP3356197B2 (ja) | サージ保護回路 | |
JPH04256357A (ja) | 半導体集積回路装置 | |
JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
KR800001235B1 (ko) | 전계효과 트랜지스터장치 | |
TWM626936U (zh) | 雙e型霍爾磁場感測元件 | |
JPS62211945A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4424830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |