JP2001282222A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JP2001282222A JP2001282222A JP2000095640A JP2000095640A JP2001282222A JP 2001282222 A JP2001282222 A JP 2001282222A JP 2000095640 A JP2000095640 A JP 2000095640A JP 2000095640 A JP2000095640 A JP 2000095640A JP 2001282222 A JP2001282222 A JP 2001282222A
- Authority
- JP
- Japan
- Prior art keywords
- data
- color
- display
- conversion
- pallet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 カラーパレット書替時間の短縮化を図った表
示制御装置を提供する。 【解決手段】 ＶＲＡＭ１１には、ＣＤ−ＲＯＭ４から
読み出されたヘッダデータ、パレットデータ、ビットマ
ップデータが書き込まれる。ＶＲＡＭコントローラ１２
は、ヘッダデータに基づいてパレットデータを読み出
し、読み出したデータによってカラーパレット１３を書
き替える。次いで、ビットマップデータを読み出し、カ
ラーパレット１３へ出力する。カラーパレット１３は供
給されたデータをＲＧＢカラーデータに変換し、出力す
る。このカラーパレット１３の出力データに基づいてデ
ィスプレイ装置８における表示が行われる。上記の過程
において、ＶＲＡＭコントローラ１２は、前回のパレッ
トデータのアドレスと今回のパレットデータのアドレス
が一致した場合はカラーパレット１３の書き替えを行わ
ない。この処理により、カラーパレット１３の書き替え
時間を短縮する。
示制御装置を提供する。 【解決手段】 ＶＲＡＭ１１には、ＣＤ−ＲＯＭ４から
読み出されたヘッダデータ、パレットデータ、ビットマ
ップデータが書き込まれる。ＶＲＡＭコントローラ１２
は、ヘッダデータに基づいてパレットデータを読み出
し、読み出したデータによってカラーパレット１３を書
き替える。次いで、ビットマップデータを読み出し、カ
ラーパレット１３へ出力する。カラーパレット１３は供
給されたデータをＲＧＢカラーデータに変換し、出力す
る。このカラーパレット１３の出力データに基づいてデ
ィスプレイ装置８における表示が行われる。上記の過程
において、ＶＲＡＭコントローラ１２は、前回のパレッ
トデータのアドレスと今回のパレットデータのアドレス
が一致した場合はカラーパレット１３の書き替えを行わ
ない。この処理により、カラーパレット１３の書き替え
時間を短縮する。
Description
【０００１】
【発明の属する技術分野】この発明は、書き替え可能な
カラーパレットを有する表示制御装置に係り、特に、カ
ラーパレットの書き替え時間の短縮化を図った表示制御
装置に関する。
カラーパレットを有する表示制御装置に係り、特に、カ
ラーパレットの書き替え時間の短縮化を図った表示制御
装置に関する。
【０００２】
【従来の技術】この種の表示制御装置は、表示色が固定
のディスプレイ装置に比較し、カラーパレットを書き替
えることによって望みの色を表示することができること
から、近年、多くのディスプレイ装置において使用され
ている。しかしながら、カラーパレットのデータ量は比
較的多く、このため、従来のこの種の表示装置は、カラ
ーパレットの書き替えに多くの時間が必要となり、この
結果、描画制御やメモリ転送の時間が十分にとれなくな
る問題があった。
のディスプレイ装置に比較し、カラーパレットを書き替
えることによって望みの色を表示することができること
から、近年、多くのディスプレイ装置において使用され
ている。しかしながら、カラーパレットのデータ量は比
較的多く、このため、従来のこの種の表示装置は、カラ
ーパレットの書き替えに多くの時間が必要となり、この
結果、描画制御やメモリ転送の時間が十分にとれなくな
る問題があった。
【０００３】
【発明が解決しようとする課題】この発明は、このよう
な事情を考慮してなされたもので、その目的は、カラー
パレットの書き替え時間の短縮化を図った表示制御装置
を提供することにある。
な事情を考慮してなされたもので、その目的は、カラー
パレットの書き替え時間の短縮化を図った表示制御装置
を提供することにある。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の発明は、表示ドットの色を指示
するための色データ（図６のビットマップデータＢＡ〜
ＢＤ）と、前記色データを表示用のデータに変換する変
換用データ（図６のパレットデータＰ０〜Ｐ２）と、前
記色データおよび前記変換用データの記憶位置を示すア
ドレスデータ（図６のヘッダデータＨＡ〜ＨＤ）とが各
々書き込まれた画像メモリ（図１のＶＲＡＭ）と、前記
画像メモリから前記アドレスデータに基づいて変換用デ
ータを読み出しカラー変換用メモリに書き込む第１の制
御手段（図１のＶＲＡＭコントローラ１２）と、前記色
データを前記アドレスデータに基づいて前記画像メモリ
から読み出し、前記カラー変換メモリ（図１のカラーパ
レット）へ出力する第２の制御手段（図１のＶＲＡＭコ
ントローラ）と、前記カラー変換メモリの出力または前
記画像メモリから読み出された色データをディスプレイ
装置へ出力する出力回路（図１のセレクタ１４、表示デ
ータ処理部１７、ＤＡＣ１９）とを具備し、前記第１の
制御手段は、前回の変換用データが書き込まれていた画
像メモリの記憶位置を示すアドレスデータと今回の変換
用データが書き込まれていた画像メモリの記憶位置を示
すアドレスデータとを比較し、両者が一致していた場合
は前記カラー変換用メモリの書き込みを行わないことを
特徴とする。
めに、請求項１に記載の発明は、表示ドットの色を指示
するための色データ（図６のビットマップデータＢＡ〜
ＢＤ）と、前記色データを表示用のデータに変換する変
換用データ（図６のパレットデータＰ０〜Ｐ２）と、前
記色データおよび前記変換用データの記憶位置を示すア
ドレスデータ（図６のヘッダデータＨＡ〜ＨＤ）とが各
々書き込まれた画像メモリ（図１のＶＲＡＭ）と、前記
画像メモリから前記アドレスデータに基づいて変換用デ
ータを読み出しカラー変換用メモリに書き込む第１の制
御手段（図１のＶＲＡＭコントローラ１２）と、前記色
データを前記アドレスデータに基づいて前記画像メモリ
から読み出し、前記カラー変換メモリ（図１のカラーパ
レット）へ出力する第２の制御手段（図１のＶＲＡＭコ
ントローラ）と、前記カラー変換メモリの出力または前
記画像メモリから読み出された色データをディスプレイ
装置へ出力する出力回路（図１のセレクタ１４、表示デ
ータ処理部１７、ＤＡＣ１９）とを具備し、前記第１の
制御手段は、前回の変換用データが書き込まれていた画
像メモリの記憶位置を示すアドレスデータと今回の変換
用データが書き込まれていた画像メモリの記憶位置を示
すアドレスデータとを比較し、両者が一致していた場合
は前記カラー変換用メモリの書き込みを行わないことを
特徴とする。
【０００５】また、請求項２に記載の発明は、請求項１
に記載の表示制御装置において、前記第１の制御手段
は、前回のカラー変換用メモリの書き込みが終了した時
点で前記変換用データが書き込まれていた画像メモリの
記憶位置を示すアドレスデータをレジスタに記憶保持
し、今回、変換用データの記憶位置を示すアドレスデー
タと該レジスタ内のデータとを比較することによりカラ
ー変換用メモリの書き込みを行うか否かを判断すること
を特徴とする。
に記載の表示制御装置において、前記第１の制御手段
は、前回のカラー変換用メモリの書き込みが終了した時
点で前記変換用データが書き込まれていた画像メモリの
記憶位置を示すアドレスデータをレジスタに記憶保持
し、今回、変換用データの記憶位置を示すアドレスデー
タと該レジスタ内のデータとを比較することによりカラ
ー変換用メモリの書き込みを行うか否かを判断すること
を特徴とする。
【０００６】また、請求項３に記載の発明は、請求項１
または請求項２に記載の表示制御装置において、前記画
像メモリには、変換用データの書替要／書替不要を指示
するデータが書き込まれ、前記第１の制御手段は該デー
タが書替要を指示していた場合は前記アドレスデータの
値にかかわらず変換用データの書き替えを行うことを特
徴とする。
または請求項２に記載の表示制御装置において、前記画
像メモリには、変換用データの書替要／書替不要を指示
するデータが書き込まれ、前記第１の制御手段は該デー
タが書替要を指示していた場合は前記アドレスデータの
値にかかわらず変換用データの書き替えを行うことを特
徴とする。
【０００７】
【発明の実施の形態】以下、図面を参照しこの発明の一
実施の形態について説明する。図１は同実施の形態によ
る表示制御装置の構成を示すブロック図である。この図
において、符号１はＣＰＵ（中央処理装置）、２はＣＰ
Ｕ１のプログラムが記憶されたＲＯＭ、３はデータ記憶
用のＲＡＭ、４はＣＤ−ＲＯＭドライブ、７は表示制御
装置、８は表示制御装置７から出力される表示信号に基
づいて画像表示を行うディスプレイ装置である。ここ
で、ディスプレイ装置８に表示される表示データは、Ｃ
Ｄ−ＲＯＭドライブ４にセットされたＣＤ−ＲＯＭから
ＣＰＵ１によって読み出され、表示制御装置７へ出力さ
れる。
実施の形態について説明する。図１は同実施の形態によ
る表示制御装置の構成を示すブロック図である。この図
において、符号１はＣＰＵ（中央処理装置）、２はＣＰ
Ｕ１のプログラムが記憶されたＲＯＭ、３はデータ記憶
用のＲＡＭ、４はＣＤ−ＲＯＭドライブ、７は表示制御
装置、８は表示制御装置７から出力される表示信号に基
づいて画像表示を行うディスプレイ装置である。ここ
で、ディスプレイ装置８に表示される表示データは、Ｃ
Ｄ−ＲＯＭドライブ４にセットされたＣＤ−ＲＯＭから
ＣＰＵ１によって読み出され、表示制御装置７へ出力さ
れる。
【０００８】次に、表示制御装置７の詳細を説明する。
１１は表示データが書き込まれるＶＲＡＭ（ビデオＲＡ
Ｍ）であり、以下、このＶＲＡＭ１１に書き込まれる表
示データについて説明する。
１１は表示データが書き込まれるＶＲＡＭ（ビデオＲＡ
Ｍ）であり、以下、このＶＲＡＭ１１に書き込まれる表
示データについて説明する。
【０００９】まず、この表示制御装置７はディスプレイ
装置８の１フレーム（１画面）を４枚のプレーンの重ね
合わせにより表示するようになっている。図２は４枚の
プレーンの一例を示すもので、図において、プレーンＡ
は画面全域の表示を行い、プレーンＢは画面のリージョ
ンＲｂの表示を行い、プレーンＣは画面のリージョンＲ
ｃの表示を行い、また、プレーンＤは画面のリージョン
Ｒｄの表示を行う。ここで、プレーンＢ、Ｃ、Ｄにおい
て、各リージョンＲｂ、Ｒｃ、Ｒｄ以外の部分は透明で
ある。また、プレーンＡ〜ＤはＤ，Ｃ，Ｂ，Ａ の優先
順位で表示される。図３、図４はこのプレーンＡ〜Ｄの
具体的表示例を示す図であり、プレーンＡは地図表示、
プレーンＢはメニュウ表示、プレーンＣは車および時計
表示、プレーンＤはカーソル表示である。また、図５は
これらを重ね合わせて表示した１フレームの表示であ
る。なお、この表示例は表示制御装置７をカーナビゲー
ションに適用した場合である。
装置８の１フレーム（１画面）を４枚のプレーンの重ね
合わせにより表示するようになっている。図２は４枚の
プレーンの一例を示すもので、図において、プレーンＡ
は画面全域の表示を行い、プレーンＢは画面のリージョ
ンＲｂの表示を行い、プレーンＣは画面のリージョンＲ
ｃの表示を行い、また、プレーンＤは画面のリージョン
Ｒｄの表示を行う。ここで、プレーンＢ、Ｃ、Ｄにおい
て、各リージョンＲｂ、Ｒｃ、Ｒｄ以外の部分は透明で
ある。また、プレーンＡ〜ＤはＤ，Ｃ，Ｂ，Ａ の優先
順位で表示される。図３、図４はこのプレーンＡ〜Ｄの
具体的表示例を示す図であり、プレーンＡは地図表示、
プレーンＢはメニュウ表示、プレーンＣは車および時計
表示、プレーンＤはカーソル表示である。また、図５は
これらを重ね合わせて表示した１フレームの表示であ
る。なお、この表示例は表示制御装置７をカーナビゲー
ションに適用した場合である。
【００１０】図６はＶＲＡＭ１１に書き込まれた表示デ
ータを示す図である。この図に示すように、表示データ
は、プレーンＡ〜Ｄに各々対応するヘッダデータＨＡ〜
ＨＤと、カラーパレット書き替え用のパレットデータＰ
０〜Ｐ２と、各プレーンのリージョンの画像を表示する
ためのビットマップデータＢＡ〜ＢＤから構成されてい
る。ここで、ヘッダデータおよびビットマップデータは
各プレーン対応で設けられているが、パレットデータは
プレーン対応で設けられてはいない。同じパレットデー
タを２以上のプレーンで用いることができるからであ
る。
ータを示す図である。この図に示すように、表示データ
は、プレーンＡ〜Ｄに各々対応するヘッダデータＨＡ〜
ＨＤと、カラーパレット書き替え用のパレットデータＰ
０〜Ｐ２と、各プレーンのリージョンの画像を表示する
ためのビットマップデータＢＡ〜ＢＤから構成されてい
る。ここで、ヘッダデータおよびビットマップデータは
各プレーン対応で設けられているが、パレットデータは
プレーン対応で設けられてはいない。同じパレットデー
タを２以上のプレーンで用いることができるからであ
る。
【００１１】図７はヘッダデータの構成を示す図であ
り、この図に示す各データは各々次の意味を有してい
る。 ＤＳＲ：ディスプレイ・スタート・ロウ ＤＳＣ：ディスプレイ・スタート・カラム ＤＥＲ：ディスプレイ・エンド・ロウ ＤＥＣ：ディスプレイ・エンド・カラム これらのデータは、各プレーンにおけるリージョンの位
置を示している。例えば、図２に示すプレーンＢにおい
て、リージョンＲｂの左上点ＰＳの座標が（ＤＳＲ，Ｄ
ＳＣ）であり、右下点ＰＥの座標が（ＤＥＲ，ＤＥＣ）
である。
り、この図に示す各データは各々次の意味を有してい
る。 ＤＳＲ：ディスプレイ・スタート・ロウ ＤＳＣ：ディスプレイ・スタート・カラム ＤＥＲ：ディスプレイ・エンド・ロウ ＤＥＣ：ディスプレイ・エンド・カラム これらのデータは、各プレーンにおけるリージョンの位
置を示している。例えば、図２に示すプレーンＢにおい
て、リージョンＲｂの左上点ＰＳの座標が（ＤＳＲ，Ｄ
ＳＣ）であり、右下点ＰＥの座標が（ＤＥＲ，ＤＥＣ）
である。
【００１２】ＢＤＦ：ビットマップ・データ・フォーマ
ット このデータはビットマップデータのフォーマットを示す
データである。すなわち、色を表示するデータには、カ
ラーコードと、Ｒ（レッド）データ、Ｇ（グリーン）デ
ータ、Ｂ（ブルー）データとがある。ビットマップデー
タＢＡとしてカラーコードが書き込まれている場合は、
ＢＤＦ＝１が書き込まれ、ＲＧＢカラーデータが書き込
まれている場合はＢＤＦ＝０が書き込まれる。カラーコ
ードはカラーパレットによってＲＧＢカラーデータに変
換する必要があるが、ＲＧＢカラーデータの場合は勿論
その必要がない。
ット このデータはビットマップデータのフォーマットを示す
データである。すなわち、色を表示するデータには、カ
ラーコードと、Ｒ（レッド）データ、Ｇ（グリーン）デ
ータ、Ｂ（ブルー）データとがある。ビットマップデー
タＢＡとしてカラーコードが書き込まれている場合は、
ＢＤＦ＝１が書き込まれ、ＲＧＢカラーデータが書き込
まれている場合はＢＤＦ＝０が書き込まれる。カラーコ
ードはカラーパレットによってＲＧＢカラーデータに変
換する必要があるが、ＲＧＢカラーデータの場合は勿論
その必要がない。
【００１３】ＢＩＳＡ：ビットマップ・イメージ・スタ
ート・アドレス ＢＩＥＡ：ビットマップ・イメージ・エンド・アドレス このデータは、ビットマップデータの開始アドレスと最
終アドレスを示す。例えば、ヘッダデータがプレーンＡ
のヘッダデータＨＡであった場合は、これらのデータは
各々図６に示すビットマップデータＢＡの先頭アドレス
と最終アドレスを示す。
ート・アドレス ＢＩＥＡ：ビットマップ・イメージ・エンド・アドレス このデータは、ビットマップデータの開始アドレスと最
終アドレスを示す。例えば、ヘッダデータがプレーンＡ
のヘッダデータＨＡであった場合は、これらのデータは
各々図６に示すビットマップデータＢＡの先頭アドレス
と最終アドレスを示す。
【００１４】ＣＰＰ：カラーパレット・ポインタ このデータは、プレーンで使用するカラーパレットの先
頭アドレスを示す。例えば、そのプレーンでカラーパレ
ットＰ１を使用する場合は、図６に示すカラーパレット
Ｐ１の先頭アドレスが書き込まれる。なお、このデータ
ＣＣＰのＭＳＢであるＣＣＰ３１は特別な目的で使用さ
れるが、そのことは後に説明する。
頭アドレスを示す。例えば、そのプレーンでカラーパレ
ットＰ１を使用する場合は、図６に示すカラーパレット
Ｐ１の先頭アドレスが書き込まれる。なお、このデータ
ＣＣＰのＭＳＢであるＣＣＰ３１は特別な目的で使用さ
れるが、そのことは後に説明する。
【００１５】以上、ＣＤ−ＲＯＭから読み出され、ＶＲ
ＡＭ１１に書き込まれるデータについて説明したが、Ｃ
Ｄ−ＲＯＭから読み出され、ＶＲＡＭコントローラ１２
内のレジスタ１２ａ（図８参照）に書き込まれるデータ
を次に示す。 ＨＳＡＡ：ヘッダ・スタート・アドレス・Ａ ＨＳＡＢ：ヘッダ・スタート・アドレス・Ｂ ＨＳＡＣ：ヘッダ・スタート・アドレス・Ｃ ＨＳＡＤ：ヘッダ・スタート・アドレス・Ｄ これらのデータはヘッダデータＨＡ〜ＨＤの各先頭アド
レスを示すデータである（図６参照）。また、これらの
データのＭＳＢであるデータＨＳＡＡ３１、ＨＳＡＢ３
１，ＨＳＡＣ３１、ＨＳＡＤ３１は各々表示の有無を示
すデータであり、例えばＨＳＡＡ３１＝１の場合はプレ
ーンＡに表示すべき画像がないことを示し、ＨＳＡＡ３
１＝０の場合は表示すべき画像があることを示してい
る。
ＡＭ１１に書き込まれるデータについて説明したが、Ｃ
Ｄ−ＲＯＭから読み出され、ＶＲＡＭコントローラ１２
内のレジスタ１２ａ（図８参照）に書き込まれるデータ
を次に示す。 ＨＳＡＡ：ヘッダ・スタート・アドレス・Ａ ＨＳＡＢ：ヘッダ・スタート・アドレス・Ｂ ＨＳＡＣ：ヘッダ・スタート・アドレス・Ｃ ＨＳＡＤ：ヘッダ・スタート・アドレス・Ｄ これらのデータはヘッダデータＨＡ〜ＨＤの各先頭アド
レスを示すデータである（図６参照）。また、これらの
データのＭＳＢであるデータＨＳＡＡ３１、ＨＳＡＢ３
１，ＨＳＡＣ３１、ＨＳＡＤ３１は各々表示の有無を示
すデータであり、例えばＨＳＡＡ３１＝１の場合はプレ
ーンＡに表示すべき画像がないことを示し、ＨＳＡＡ３
１＝０の場合は表示すべき画像があることを示してい
る。
【００１６】次に、ＶＲＡＭコントローラ１２について
説明する。ＶＲＡＭコントローラ１２は、ＣＤ−ＲＯＭ
から読み出された表示データの内の上記データＨＳＡＡ
〜ＨＳＡＤをレジスタ１２ａに書き込み、他のデータを
順次ＶＲＡＭ１１に書き込む。次に、データＨＳＡＡ３
１＝０であった場合は、データＨＳＡＡに基づいてヘッ
ダデータＨＡを読み出す。次に、ヘッダデータＨＡに含
まれるデータＤＳＲ，ＤＳＣ，ＤＥＲ，ＤＥＣをセレク
タ１４を介して表示データ処理部１７へ出力する。
説明する。ＶＲＡＭコントローラ１２は、ＣＤ−ＲＯＭ
から読み出された表示データの内の上記データＨＳＡＡ
〜ＨＳＡＤをレジスタ１２ａに書き込み、他のデータを
順次ＶＲＡＭ１１に書き込む。次に、データＨＳＡＡ３
１＝０であった場合は、データＨＳＡＡに基づいてヘッ
ダデータＨＡを読み出す。次に、ヘッダデータＨＡに含
まれるデータＤＳＲ，ＤＳＣ，ＤＥＲ，ＤＥＣをセレク
タ１４を介して表示データ処理部１７へ出力する。
【００１７】次に、カラーパレット書替信号発生部１５
の出力信号ＣＯＬをチェックし、該信号ＣＯＬが”１”
であった場合はカラーパレット１３の書き替えを行う。
すなわち、データＣＣＰが示すＶＲＡＭ１１のアドレス
から予め設定されているカラーパレット１３のワード数
（例えば、２５６ワード）のデータを読み出し、アドレ
スデータと共にカラーパレット１３へ出力して、カラー
パレット１３の書き替えを行う。一方、信号ＣＯＬが”
０”であった場合はカラーパレット１３の書き替えを行
わず、次の処理へ進む。なお、カラーパレット書替信号
発生部１５の詳細は後に説明する。
の出力信号ＣＯＬをチェックし、該信号ＣＯＬが”１”
であった場合はカラーパレット１３の書き替えを行う。
すなわち、データＣＣＰが示すＶＲＡＭ１１のアドレス
から予め設定されているカラーパレット１３のワード数
（例えば、２５６ワード）のデータを読み出し、アドレ
スデータと共にカラーパレット１３へ出力して、カラー
パレット１３の書き替えを行う。一方、信号ＣＯＬが”
０”であった場合はカラーパレット１３の書き替えを行
わず、次の処理へ進む。なお、カラーパレット書替信号
発生部１５の詳細は後に説明する。
【００１８】次に、ＶＲＡＭコントローラ１２は、ヘッ
ダデータＨＡに含まれるデータＢＩＳＡ〜データＢＩＥ
Ａが示すアドレスのビットマップデータＢＡを順次読み
出し、カラーパレット１３およびセレクタ１４へ順次出
力する。またこの時、ヘッダデータＨＡに含まれるデー
タＢＤＦをセレクタ１４のセレクト端子ＳＥへ出力す
る。ここで、前述したように、ビットマップデータＢＡ
がカラーコードによって記述されている場合はデータＢ
ＤＦが”１”であり、この場合、ビットマップデータＢ
Ａがカラーパレット１３によってＲＧＢカラーデータに
変換され、セレクタ１４を介して表示データ処理部１７
へ出力される。一方、ビットマップデータＢＡがＲＧＢ
カラーデータによって記述されている場合はデータＢＤ
Ｆが”０”であり、この場合、ビットマップデータＢＡ
がそのままセレクタ１４を介して表示データ処理部１７
へ出力される。
ダデータＨＡに含まれるデータＢＩＳＡ〜データＢＩＥ
Ａが示すアドレスのビットマップデータＢＡを順次読み
出し、カラーパレット１３およびセレクタ１４へ順次出
力する。またこの時、ヘッダデータＨＡに含まれるデー
タＢＤＦをセレクタ１４のセレクト端子ＳＥへ出力す
る。ここで、前述したように、ビットマップデータＢＡ
がカラーコードによって記述されている場合はデータＢ
ＤＦが”１”であり、この場合、ビットマップデータＢ
Ａがカラーパレット１３によってＲＧＢカラーデータに
変換され、セレクタ１４を介して表示データ処理部１７
へ出力される。一方、ビットマップデータＢＡがＲＧＢ
カラーデータによって記述されている場合はデータＢＤ
Ｆが”０”であり、この場合、ビットマップデータＢＡ
がそのままセレクタ１４を介して表示データ処理部１７
へ出力される。
【００１９】なお、図１においては記載を省略している
が、カラーパレット１３、カラーパレット書替信号発生
部１５、セレクタ１４は各々各プレーンＡ〜Ｄに対応し
て４組設けられている。
が、カラーパレット１３、カラーパレット書替信号発生
部１５、セレクタ１４は各々各プレーンＡ〜Ｄに対応し
て４組設けられている。
【００２０】次に、ＶＲＡＭコントローラ１２は、レジ
スタ１２ａ（図８）内のデータＨＳＡＢに基づいてヘッ
ダデータＨＢを読み出し、読み出したヘッダデータＨＢ
に基づいて上記と同様の過程でビットマップデータＢＢ
またはカラーパレット１３によって変換後のＲＧＢカラ
ーデータを表示データ処理部１７へ出力し、次いで、ビ
ットマップデータＢＣ、ＢＤについても同様の処理を行
う。
スタ１２ａ（図８）内のデータＨＳＡＢに基づいてヘッ
ダデータＨＢを読み出し、読み出したヘッダデータＨＢ
に基づいて上記と同様の過程でビットマップデータＢＢ
またはカラーパレット１３によって変換後のＲＧＢカラ
ーデータを表示データ処理部１７へ出力し、次いで、ビ
ットマップデータＢＣ、ＢＤについても同様の処理を行
う。
【００２１】次に、カラーパレット書替信号発生部１５
について説明する。図９はこのカラーパレット書替信号
発生部１５の構成を示す回路図である。この図におい
て、２１〜２５はＶＲＡＭコントローラ１２から出力さ
れる各データが印加される端子であり、端子２１にはデ
ータＢＤＦが印加され、端子２２にはデータＣＰＰ３１
が印加され、端子２３にはカラーパレット１３へのデー
タ転送が終了した時点で”１”となる転送済フラグＣＰ
Ｆが印加され、端子２４には前回の画像表示においてヘ
ッダデータに書き込まれていたデータＣＰＰ（前）が印
加され、また、端子２５には、現在処理中のヘッダデー
タに含まれているデータＣＰＰ（現）が印加される。こ
こで、端子２４に印加されるデータＣＰＰ（前）は、転
送済フラグＣＰＦが”１”に立ち上がった時にＶＲＡＭ
１２の内部のレジスタに書き込まれ、この書き込まれた
データが端子２４へ出力される。また、２７，２８はイ
ンバータ、２９は比較回路である。この比較回路２９は
データＣＰＰ（前）＝データＣＰＰ（現）の時”０”信
号を出力する。３０、３１、３３はアンドゲート、３２
はオアゲートである。
について説明する。図９はこのカラーパレット書替信号
発生部１５の構成を示す回路図である。この図におい
て、２１〜２５はＶＲＡＭコントローラ１２から出力さ
れる各データが印加される端子であり、端子２１にはデ
ータＢＤＦが印加され、端子２２にはデータＣＰＰ３１
が印加され、端子２３にはカラーパレット１３へのデー
タ転送が終了した時点で”１”となる転送済フラグＣＰ
Ｆが印加され、端子２４には前回の画像表示においてヘ
ッダデータに書き込まれていたデータＣＰＰ（前）が印
加され、また、端子２５には、現在処理中のヘッダデー
タに含まれているデータＣＰＰ（現）が印加される。こ
こで、端子２４に印加されるデータＣＰＰ（前）は、転
送済フラグＣＰＦが”１”に立ち上がった時にＶＲＡＭ
１２の内部のレジスタに書き込まれ、この書き込まれた
データが端子２４へ出力される。また、２７，２８はイ
ンバータ、２９は比較回路である。この比較回路２９は
データＣＰＰ（前）＝データＣＰＰ（現）の時”０”信
号を出力する。３０、３１、３３はアンドゲート、３２
はオアゲートである。
【００２２】次に、図９に示す回路の動作を図１０のフ
ローチャートを参照して説明する。まず、データＢＤＦ
＝”０”の場合は、前述したようにビットマップデータ
（ＢＡ〜ＢＤ）がＲＧＢカラーデータで記述されてお
り、したがってカラーパレット１３による変換は必要な
く、アンドゲート３３から信号ＣＯＬとしてカラーパレ
ット１３の非転送を指示する”０”が出力される（ステ
ップＳ１，Ｓ２）。一方、データＢＤＦ＝”１”であっ
て、データＣＰＰ３１＝”１”の場合は、オアゲート３
２の出力が”１”となり、信号ＣＯＬとしてカラーパレ
ット転送を指示する”１”が出力される（ステップＳ
１，Ｓ３，Ｓ４）。
ローチャートを参照して説明する。まず、データＢＤＦ
＝”０”の場合は、前述したようにビットマップデータ
（ＢＡ〜ＢＤ）がＲＧＢカラーデータで記述されてお
り、したがってカラーパレット１３による変換は必要な
く、アンドゲート３３から信号ＣＯＬとしてカラーパレ
ット１３の非転送を指示する”０”が出力される（ステ
ップＳ１，Ｓ２）。一方、データＢＤＦ＝”１”であっ
て、データＣＰＰ３１＝”１”の場合は、オアゲート３
２の出力が”１”となり、信号ＣＯＬとしてカラーパレ
ット転送を指示する”１”が出力される（ステップＳ
１，Ｓ３，Ｓ４）。
【００２３】また、データＣＰＰ３１が”０”で転送済
フラグＣＰＦが”０”（未転送）の場合は、インバータ
２７，２８の出力が”１”となり、したがってアンドゲ
ート３０の出力、オアゲート３２の出力が共に”１”と
なり、信号ＣＯＬとして”１”が出力される（ステップ
Ｓ３，Ｓ５，Ｓ４）。また、データＣＰＰ３１が”０”
かつ転送済フラグＣＰＦが”１”であって、データＣＣ
Ｐ（前）とデータＣＣＰ（新）が一致していない場合
は、比較回路２９から”１”が出力され、この結果、ア
ンドゲート３１の出力、オアゲート３２の出力が共に”
１”となり、信号ＣＯＬとして”１”が出力される（ス
テップＳ３，Ｓ５，Ｓ６，Ｓ４）。また、データＣＣＰ
（前）とデータＣＣＰ（新）が一致している場合は、比
較回路２９から”０”が出力され、これにより、アンド
ゲート３１の出力、オアゲート３２の出力が共に”０”
となり、信号ＣＯＬとして”０”が出力される（ステッ
プＳ３，Ｓ５，Ｓ６，Ｓ２）。
フラグＣＰＦが”０”（未転送）の場合は、インバータ
２７，２８の出力が”１”となり、したがってアンドゲ
ート３０の出力、オアゲート３２の出力が共に”１”と
なり、信号ＣＯＬとして”１”が出力される（ステップ
Ｓ３，Ｓ５，Ｓ４）。また、データＣＰＰ３１が”０”
かつ転送済フラグＣＰＦが”１”であって、データＣＣ
Ｐ（前）とデータＣＣＰ（新）が一致していない場合
は、比較回路２９から”１”が出力され、この結果、ア
ンドゲート３１の出力、オアゲート３２の出力が共に”
１”となり、信号ＣＯＬとして”１”が出力される（ス
テップＳ３，Ｓ５，Ｓ６，Ｓ４）。また、データＣＣＰ
（前）とデータＣＣＰ（新）が一致している場合は、比
較回路２９から”０”が出力され、これにより、アンド
ゲート３１の出力、オアゲート３２の出力が共に”０”
となり、信号ＣＯＬとして”０”が出力される（ステッ
プＳ３，Ｓ５，Ｓ６，Ｓ２）。
【００２４】このように、上述したカラーパレット書替
信号発生部１５は、データＢＤＦが”１”（カラーパレ
ット１３を使用）の場合において、データＣＣＰ３１と
して”１”が設定されていた場合は、無条件でカラーパ
レット１３の書き替えを指示する信号ＣＯＬ”１”を出
力するが、データＣＣＰ３１として”０”が設定されて
いた場合は、カラーパレットアドレスであるデータＣＣ
Ｐが前回と異なる場合のみカラーパレット１３の書き替
えを指示する信号ＣＯＬ”１”を出力する。これによ
り、カラーパレット１３の書き替え時間を減らすことが
できる。
信号発生部１５は、データＢＤＦが”１”（カラーパレ
ット１３を使用）の場合において、データＣＣＰ３１と
して”１”が設定されていた場合は、無条件でカラーパ
レット１３の書き替えを指示する信号ＣＯＬ”１”を出
力するが、データＣＣＰ３１として”０”が設定されて
いた場合は、カラーパレットアドレスであるデータＣＣ
Ｐが前回と異なる場合のみカラーパレット１３の書き替
えを指示する信号ＣＯＬ”１”を出力する。これによ
り、カラーパレット１３の書き替え時間を減らすことが
できる。
【００２５】次に、図１の同期信号発生部１８はシステ
ムクロックに基づいてディスプレイ装置８の水平走査、
垂直走査の基となる水平同期信号、垂直同期信号、各種
のタイミング信号を発生する回路であり、この同期信号
発生部１８から出力された信号はＶＲＡＭコントローラ
１２、表示データ処理部１７およびディスプレイ装置８
へ供給される。
ムクロックに基づいてディスプレイ装置８の水平走査、
垂直走査の基となる水平同期信号、垂直同期信号、各種
のタイミング信号を発生する回路であり、この同期信号
発生部１８から出力された信号はＶＲＡＭコントローラ
１２、表示データ処理部１７およびディスプレイ装置８
へ供給される。
【００２６】表示データ処理部１７は、各プレーンＡ〜
Ｄに各々対応するビットマップメモリを有しており、デ
ィスプレイ装置８の水平帰線期間においてセレクタ１４
を介して出力される各プレーンのＲＧＢカラーデータを
それぞれ対応するビットマップメモリに書き込む。そし
て、水平走査に同期させて、各ビットマップメモリ内の
データを並列に読み出し、ドット毎に表示優先判断を行
い、この判断によって選択されたカラーデータを順次出
力する。ＤＡＣ１９は表示データ処理部１７から出力さ
れるＲＧＢカラーデータをアナログ信号に変換し、ディ
スプレイ装置８へ出力する。ディスプレイ装置８はＤＡ
Ｃ１９の出力に基づいて画像表示を行う。なお、ディス
プレイ装置８がディジタル駆動の場合は表示データ処理
部１７から出力されるＲＧＢカラーデータに基づいて表
示を行う。
Ｄに各々対応するビットマップメモリを有しており、デ
ィスプレイ装置８の水平帰線期間においてセレクタ１４
を介して出力される各プレーンのＲＧＢカラーデータを
それぞれ対応するビットマップメモリに書き込む。そし
て、水平走査に同期させて、各ビットマップメモリ内の
データを並列に読み出し、ドット毎に表示優先判断を行
い、この判断によって選択されたカラーデータを順次出
力する。ＤＡＣ１９は表示データ処理部１７から出力さ
れるＲＧＢカラーデータをアナログ信号に変換し、ディ
スプレイ装置８へ出力する。ディスプレイ装置８はＤＡ
Ｃ１９の出力に基づいて画像表示を行う。なお、ディス
プレイ装置８がディジタル駆動の場合は表示データ処理
部１７から出力されるＲＧＢカラーデータに基づいて表
示を行う。
【００２７】
【発明の効果】以上説明したように、この発明によれ
ば、前回の変換用データが書き込まれていた画像メモリ
の記憶位置を示すアドレスデータと今回の変換用データ
が書き込まれている画像メモリの記憶位置を示すアドレ
スデータとを比較し、両者が一致していた場合は前記カ
ラー変換用メモリの書き込みを行わないようにしたの
で、カラー変換用メモリ（カラーパレット）の書き替え
時間を短縮することができる効果が得られる。
ば、前回の変換用データが書き込まれていた画像メモリ
の記憶位置を示すアドレスデータと今回の変換用データ
が書き込まれている画像メモリの記憶位置を示すアドレ
スデータとを比較し、両者が一致していた場合は前記カ
ラー変換用メモリの書き込みを行わないようにしたの
で、カラー変換用メモリ（カラーパレット）の書き替え
時間を短縮することができる効果が得られる。
【図１】 この発明の一実施形態の構成を示すブロック
図である。
図である。
【図２】 同実施形態において表示制御される４枚のプ
レーンの模式図である。
レーンの模式図である。
【図３】 同実施形態において表示制御される第１、第
２のプレーンの具体例を示す図である。
２のプレーンの具体例を示す図である。
【図４】 同実施形態において表示制御される第３、第
４のプレーンの具体例を示す図である。
４のプレーンの具体例を示す図である。
【図５】 図３、図４のプレーンを重ね合わせた表示状
態を示す図である。
態を示す図である。
【図６】 同実施形態におけるＶＲＡＭ１１のデータ記
憶状態を示す図である。
憶状態を示す図である。
【図７】 図６におけるヘッダデータＨＡの構成を示す
図である。
図である。
【図８】 図１に示すＶＲＡＭコントローラ１２内のレ
ジスタ１２ａを示す図である。
ジスタ１２ａを示す図である。
【図９】 図１におけるカラーパレット書替信号発生部
１５の構成を示す図である。
１５の構成を示す図である。
【図１０】 カラーパレット書替信号発生部１５の動作
を示すフローチャートである。
を示すフローチャートである。
１１…ＶＲＡＭ、１２…ＶＲＡＭコントローラ、１３…
カラーパレット、１４…セレクタ、１５…カラーパレッ
ト書替信号発生部、１７…表示データ処理部、２７，２
８…インバータ、２９…比較回路、３０，３１，３３…
アンドゲート、３２…オアゲート。
カラーパレット、１４…セレクタ、１５…カラーパレッ
ト書替信号発生部、１７…表示データ処理部、２７，２
８…インバータ、２９…比較回路、３０，３１，３３…
アンドゲート、３２…オアゲート。
Claims (3)
- 【請求項１】 表示ドットの色を指示するための色デー
タと、前記色データを表示用のデータに変換する変換用
データと、前記色データおよび前記変換用データの記憶
位置を示すアドレスデータとが各々書き込まれた画像メ
モリと、 前記画像メモリから前記アドレスデータに基づいて変換
用データを読み出しカラー変換用メモリに書き込む第１
の制御手段と、 前記色データを前記アドレスデータに基づいて前記画像
メモリから読み出し、前記カラー変換メモリへ出力する
第２の制御手段と、 前記カラー変換メモリの出力または前記画像メモリから
読み出された色データをディスプレイ装置へ出力する出
力回路と、 を具備し、前記第１の制御手段は、前回の変換用データ
が書き込まれていた画像メモリの記憶位置を示すアドレ
スデータと今回の変換用データが書き込まれていた画像
メモリの記憶位置を示すアドレスデータとを比較し、両
者が一致していた場合は前記カラー変換用メモリの書き
込みを行わないことを特徴とする表示制御装置。 - 【請求項２】 前記第１の制御手段は、前回のカラー変
換用メモリの書き込みが終了した時点で前記変換用デー
タが書き込まれていた画像メモリの記憶位置を示すアド
レスデータをレジスタに記憶保持し、今回、変換用デー
タの記憶位置を示すアドレスデータと該レジスタ内のデ
ータとを比較することによりカラー変換用メモリの書き
込みを行うか否かを判断することを特徴とする請求項１
に記載の表示制御装置。 - 【請求項３】 前記画像メモリには、変換用データの書
替要／書替不要を指示するデータが書き込まれ、前記第
１の制御手段は該データが書替要を指示していた場合は
前記アドレスデータの値にかかわらず変換用データの書
き替えを行うことを特徴とする請求項１または請求項２
に記載の表示制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095640A JP3695277B2 (ja) | 2000-03-30 | 2000-03-30 | 表示制御装置 |
| US09/821,327 US6897873B2 (en) | 2000-03-30 | 2001-03-29 | Display control apparatus having replaceable color palette |
| TW090107718A TW501091B (en) | 2000-03-30 | 2001-03-30 | Display control apparatus having replaceable color palette |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000095640A JP3695277B2 (ja) | 2000-03-30 | 2000-03-30 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001282222A true JP2001282222A (ja) | 2001-10-12 |
| JP3695277B2 JP3695277B2 (ja) | 2005-09-14 |
Family
ID=18610521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000095640A Expired - Fee Related JP3695277B2 (ja) | 2000-03-30 | 2000-03-30 | 表示制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6897873B2 (ja) |
| JP (1) | JP3695277B2 (ja) |
| TW (1) | TW501091B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10230479A1 (de) * | 2002-07-06 | 2004-01-15 | Robert Bosch Gmbh | Fahrerinformationsvorrichtung |
| EP1730730B1 (en) * | 2004-03-26 | 2009-11-25 | LG Electronics, Inc. | Recording medium and method and apparatus for reproducing text subtitle stream recorded on the recording medium |
| DE602005023285D1 (de) * | 2004-03-26 | 2010-10-14 | Lg Electronics Inc | Speichermedium,verfahren, und gerät zum wiedergeben von untertiteldatenströmen |
| JP6969295B2 (ja) * | 2017-10-31 | 2021-11-24 | 富士フイルムビジネスイノベーション株式会社 | 情報処理装置及び画像処理システム |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5388841A (en) * | 1992-01-30 | 1995-02-14 | A/N Inc. | External memory system having programmable graphics processor for use in a video game system or the like |
| US5473348A (en) * | 1992-06-09 | 1995-12-05 | Kabushiki Kaisha Toshiba | Apparatus and method of controlling paging unit of coprocessor built in display control system |
| JPH06332664A (ja) * | 1993-03-23 | 1994-12-02 | Toshiba Corp | 表示制御システム |
| US5400334A (en) * | 1993-08-10 | 1995-03-21 | Ungermann-Bass, Inc. | Message security on token ring networks |
| US5500654A (en) * | 1993-12-27 | 1996-03-19 | Kabushiki Kaisha Toshiba | VGA hardware window control system |
| US6320778B1 (en) * | 1994-01-06 | 2001-11-20 | Oki Electric Industry Co., Ltd. | Semiconductor memory with built-in cache |
| JPH08167038A (ja) | 1994-12-12 | 1996-06-25 | Nippon Digital Kenkyusho:Kk | パターン描画方式 |
| JPH08305332A (ja) | 1995-05-08 | 1996-11-22 | Casio Comput Co Ltd | 画像制御装置 |
| JP3534948B2 (ja) * | 1996-08-09 | 2004-06-07 | 株式会社ルネサステクノロジ | 画像表示制御装置 |
| FR2780804A1 (fr) | 1998-07-03 | 2000-01-07 | Thomson Multimedia Sa | Dispositif de controle de l'affichage de caracteres dans un systeme video |
| JP2000235382A (ja) | 1998-12-18 | 2000-08-29 | Sony Corp | 画像処理装置、画像処理方法 |
-
2000
- 2000-03-30 JP JP2000095640A patent/JP3695277B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-29 US US09/821,327 patent/US6897873B2/en not_active Expired - Fee Related
- 2001-03-30 TW TW090107718A patent/TW501091B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20020011995A1 (en) | 2002-01-31 |
| TW501091B (en) | 2002-09-01 |
| JP3695277B2 (ja) | 2005-09-14 |
| US6897873B2 (en) | 2005-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5831385A (ja) | スクロール装置 | |
| JPS60245035A (ja) | デイスプレイコントロ−ラ | |
| JPH0876713A (ja) | ディスプレイ制御装置 | |
| JP2001282222A (ja) | 表示制御装置 | |
| JP2761335B2 (ja) | 画面表示装置 | |
| JP4069414B2 (ja) | 波形表示装置 | |
| JP4400866B2 (ja) | パターンジェネレータ | |
| JP3074378B2 (ja) | 表示制御方法及び装置 | |
| JP2943067B1 (ja) | 表示制御方法及び装置 | |
| JP2000122594A (ja) | 画像表示方法と画像表示装置 | |
| JPS61272877A (ja) | 画像生成装置 | |
| JP3514763B6 (ja) | スクロール画面表示回路 | |
| JP2959486B2 (ja) | マルチウインドウ表示制御メモリ | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPH05165452A (ja) | フォントデータのテスト方式 | |
| JP2003076356A (ja) | 表示制御回路 | |
| JPS61273674A (ja) | 画像生成装置 | |
| JPH0260031B2 (ja) | ||
| JPH04298786A (ja) | 表示制御装置 | |
| JPS61289383A (ja) | 画像生成装置 | |
| JP2000181397A (ja) | Ｃｒｔ／ｌｃｄ表示変換回路及び変換方法 | |
| KR980010989A (ko) | 해상도 향상을 위한 표시 장치 및 그 방법 | |
| JPH096319A (ja) | 画像表示装置 | |
| JP2005062773A (ja) | 表示制御方法、表示システム及び画像形成装置 | |
| JPH1026973A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |