JP3534948B2 - 画像表示制御装置 - Google Patents
画像表示制御装置Info
- Publication number
- JP3534948B2 JP3534948B2 JP21153996A JP21153996A JP3534948B2 JP 3534948 B2 JP3534948 B2 JP 3534948B2 JP 21153996 A JP21153996 A JP 21153996A JP 21153996 A JP21153996 A JP 21153996A JP 3534948 B2 JP3534948 B2 JP 3534948B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- buffer
- image pattern
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/24—Generation of individual character patterns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Description
【０００１】
【発明の属する技術分野】この発明は例えばＣＲＴ等の
ディスプレイに文字等の画像を表示する制御を行う画像
表示制御装置に関する。
ディスプレイに文字等の画像を表示する制御を行う画像
表示制御装置に関する。
【０００２】
【従来の技術】図１１は従来の画像表示制御装置を用い
てＣＲＴ等のディスプレイのウインドウに数字をスーパ
ーインポーズして表示した場合の様子を示す図である。
図において、４０は表示画面、４１は文字、数字等のキ
ャラクタを表示するウインドウ領域を示している。ま
た、Ｃ１，Ｃ２は第１番目、第２番目のキャラクタの表
示領域を示している。従来の画像表示制御装置では文字
等を表示する場合には１つのビットマップと１つの色デ
ータによって指定していた。このため、図１１に示すよ
うに表示領域Ｃ１，Ｃ２に表示されている数字「１」、
「２」はそれぞれ１色で表示されており、１つの文字等
に対応する１つの表示領域内での多色表示ができなかっ
た。なお、このような表示を行う装置の一例は特開平５
−１８１４４７号公報に記載されている。
てＣＲＴ等のディスプレイのウインドウに数字をスーパ
ーインポーズして表示した場合の様子を示す図である。
図において、４０は表示画面、４１は文字、数字等のキ
ャラクタを表示するウインドウ領域を示している。ま
た、Ｃ１，Ｃ２は第１番目、第２番目のキャラクタの表
示領域を示している。従来の画像表示制御装置では文字
等を表示する場合には１つのビットマップと１つの色デ
ータによって指定していた。このため、図１１に示すよ
うに表示領域Ｃ１，Ｃ２に表示されている数字「１」、
「２」はそれぞれ１色で表示されており、１つの文字等
に対応する１つの表示領域内での多色表示ができなかっ
た。なお、このような表示を行う装置の一例は特開平５
−１８１４４７号公報に記載されている。
【０００３】
【発明が解決しようとする課題】従来の画像表示制御装
置は以上のように構成されているので、１つの文字等に
対応する１つの表示領域内で多色表示ができないという
課題があった。
置は以上のように構成されているので、１つの文字等に
対応する１つの表示領域内で多色表示ができないという
課題があった。
【０００４】この発明は上記のような課題を解決するた
めになされたもので、１つの表示領域内で多色表示を行
うこと、および多色表示モード、一色表示モードの２つ
のモードを有する場合、一色表示モードでは部品を有効
に用いてふち取り処理を行うことができる画像表示制御
装置を得ることを目的とする。
めになされたもので、１つの表示領域内で多色表示を行
うこと、および多色表示モード、一色表示モードの２つ
のモードを有する場合、一色表示モードでは部品を有効
に用いてふち取り処理を行うことができる画像表示制御
装置を得ることを目的とする。
【０００５】
【０００６】
【０００７】
【０００８】
【課題を解決するための手段】
請求項１記載の発明に係
る画像表示制御装置は、画像パターンを１つのビットマ
ップ形式の画像パターンコードと１つの色コードとで指
定して表示する１色表示モード及び画像パターンを赤色
パターンコード、緑色パターンコード、及び青色パター
ンコードで指定して表示する多色表示モードを有し、多
色表示モードにおいて画像パターンを指定する赤、緑、
及び青色のパターンコード並びに１色表示モードにおい
て画像パターンを指定するパターンコード及び色コード
を格納する第１のメモリと、第１のメモリに格納された
赤、緑、及び青色のパターンコード並びに前記１色表示
モードにおいて画像パターンを指定するパターンコード
に対応するビットマップ形式の画像パターンデータが格
納されているメモリエリアを有する第２のメモリと、第
２のメモリから出力されたデータを一時的に格納する第
１のバッファ、第２のバッファ、第３のバッファと、第
１、第２、第３のバッファから出力されたデータをシリ
アルに出力する第１、第２、第３のシリアル出力手段
と、１色表示モード時には第２のメモリから出力される
画像パターンデータを第１のバッファ、第２のバッフ
ァ、第３のバッファのうちのいずれか１つのバッファに
出力するように制御し、多色表示モード時には第１のメ
モリに格納された前記赤、緑、及び青色パターンコード
を第２のメモリに転送し、赤、緑、及び青色パターンコ
ードに対応する第２のメモリから出力されるビットマッ
プ形式の赤色画像パターンデータ、緑色画像パターンデ
ータ、及び青色画像パターンデータを時分割的に第１、
第２、及び第３のバッファにそれぞれ格納するように制
御する表示制御手段と、１色表示モード時にはいずれか
１つのバッファに対応するシリアル出力手段から出力さ
れた画像パターンデータに対し第１のメモリに格納され
ている色コードに基づいて着色処理を実行する着色処理
手段とを具備するものである。
る画像表示制御装置は、画像パターンを１つのビットマ
ップ形式の画像パターンコードと１つの色コードとで指
定して表示する１色表示モード及び画像パターンを赤色
パターンコード、緑色パターンコード、及び青色パター
ンコードで指定して表示する多色表示モードを有し、多
色表示モードにおいて画像パターンを指定する赤、緑、
及び青色のパターンコード並びに１色表示モードにおい
て画像パターンを指定するパターンコード及び色コード
を格納する第１のメモリと、第１のメモリに格納された
赤、緑、及び青色のパターンコード並びに前記１色表示
モードにおいて画像パターンを指定するパターンコード
に対応するビットマップ形式の画像パターンデータが格
納されているメモリエリアを有する第２のメモリと、第
２のメモリから出力されたデータを一時的に格納する第
１のバッファ、第２のバッファ、第３のバッファと、第
１、第２、第３のバッファから出力されたデータをシリ
アルに出力する第１、第２、第３のシリアル出力手段
と、１色表示モード時には第２のメモリから出力される
画像パターンデータを第１のバッファ、第２のバッフ
ァ、第３のバッファのうちのいずれか１つのバッファに
出力するように制御し、多色表示モード時には第１のメ
モリに格納された前記赤、緑、及び青色パターンコード
を第２のメモリに転送し、赤、緑、及び青色パターンコ
ードに対応する第２のメモリから出力されるビットマッ
プ形式の赤色画像パターンデータ、緑色画像パターンデ
ータ、及び青色画像パターンデータを時分割的に第１、
第２、及び第３のバッファにそれぞれ格納するように制
御する表示制御手段と、１色表示モード時にはいずれか
１つのバッファに対応するシリアル出力手段から出力さ
れた画像パターンデータに対し第１のメモリに格納され
ている色コードに基づいて着色処理を実行する着色処理
手段とを具備するものである。
【０００９】請求項２記載の発明に係る画像表示制御装
置は、１色表示モードにおいて、第２のメモリからの画
像パターンデータに基づいて画像パターンのふち取りの
ためのふち取りデータを生成するふち取りデータ生成手
段を有し、表示制御手段はふち取りデータ生成手段によ
って生成されたふち取りデータを画像パターンデータが
格納されるバッファ以外のバッファに格納し、格納され
たふち取りデータを画像パターンデータが格納されるバ
ッファ以外のバッファに対応するシリアル出力手段から
１ビットずつ出力させるように制御し、ふち取りデータ
に基づいて画像パターンデータが格納されるバッファに
対応するシリアル出力手段から出力された画像パターン
のふち取り表示処理を実行するふち取り表示処理手段を
有するものである。
置は、１色表示モードにおいて、第２のメモリからの画
像パターンデータに基づいて画像パターンのふち取りの
ためのふち取りデータを生成するふち取りデータ生成手
段を有し、表示制御手段はふち取りデータ生成手段によ
って生成されたふち取りデータを画像パターンデータが
格納されるバッファ以外のバッファに格納し、格納され
たふち取りデータを画像パターンデータが格納されるバ
ッファ以外のバッファに対応するシリアル出力手段から
１ビットずつ出力させるように制御し、ふち取りデータ
に基づいて画像パターンデータが格納されるバッファに
対応するシリアル出力手段から出力された画像パターン
のふち取り表示処理を実行するふち取り表示処理手段を
有するものである。
【００１０】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１の画像表
示制御装置の構成を示すブロック図である。図におい
て、１は画像パターンの走査線毎のＲ，Ｇ，Ｂ信号のパ
ターンを示すＲパターンコード（赤色パターンコー
ド）、Ｇパターンコード（緑色パターンコード）、Ｂパ
ターンコード（青色パターンコード）を格納するための
表示用ＲＡＭ（第１のメモリ）、２はそれぞれの画像パ
ターンの走査線毎のＲパターンコード、Ｇパターンコー
ド、Ｂパターンコードに対応するビットマップ形式の画
像パターンデータが予め格納されているＲＯＭ（第２の
メモリ）、３はＲＯＭ２から送出される画像パターンデ
ータを時分割的に切り換えて３つの出力端子３ａ，３
ｂ，３ｃから出力する画像パターンデータ切換回路（表
示制御手段）、４ａ，４ｂ，４ｃは画像パターンデータ
切換回路３の出力端子３ａ，３ｂ，３ｃから出力された
画像パターンデータを一時的に格納するバッファ、５
ａ，５ｂ，５ｃはバッファ４ａ，４ｂ，４ｃから出力さ
れた画像パターンデータを格納して１ビットずつ、それ
ぞれ、Ｒ，Ｇ，Ｂ信号として出力するシフトレジスタ
（シリアル出力手段）、６は垂直同期信号Ｖ−ＳＹＮ
Ｃ、水平同期信号Ｈ−ＳＹＮＣを入力して現在表示して
いる画面位置を認識する画面位置認識回路、７は表示用
ＲＡＭ１、ＲＯＭ２、画像パターンデータ切換回路３、
バッファ４ａ，４ｂ，４ｃ、シフトレジスタ５ａ，５
ｂ，５ｃの動作タイミング等を制御する表示制御回路
（表示制御手段）、８は表示制御回路７に基準となるク
ロックを供給するためのクロック生成回路をそれぞれ示
している。
説明する。 実施の形態１．図１はこの発明の実施の形態１の画像表
示制御装置の構成を示すブロック図である。図におい
て、１は画像パターンの走査線毎のＲ，Ｇ，Ｂ信号のパ
ターンを示すＲパターンコード（赤色パターンコー
ド）、Ｇパターンコード（緑色パターンコード）、Ｂパ
ターンコード（青色パターンコード）を格納するための
表示用ＲＡＭ（第１のメモリ）、２はそれぞれの画像パ
ターンの走査線毎のＲパターンコード、Ｇパターンコー
ド、Ｂパターンコードに対応するビットマップ形式の画
像パターンデータが予め格納されているＲＯＭ（第２の
メモリ）、３はＲＯＭ２から送出される画像パターンデ
ータを時分割的に切り換えて３つの出力端子３ａ，３
ｂ，３ｃから出力する画像パターンデータ切換回路（表
示制御手段）、４ａ，４ｂ，４ｃは画像パターンデータ
切換回路３の出力端子３ａ，３ｂ，３ｃから出力された
画像パターンデータを一時的に格納するバッファ、５
ａ，５ｂ，５ｃはバッファ４ａ，４ｂ，４ｃから出力さ
れた画像パターンデータを格納して１ビットずつ、それ
ぞれ、Ｒ，Ｇ，Ｂ信号として出力するシフトレジスタ
（シリアル出力手段）、６は垂直同期信号Ｖ−ＳＹＮ
Ｃ、水平同期信号Ｈ−ＳＹＮＣを入力して現在表示して
いる画面位置を認識する画面位置認識回路、７は表示用
ＲＡＭ１、ＲＯＭ２、画像パターンデータ切換回路３、
バッファ４ａ，４ｂ，４ｃ、シフトレジスタ５ａ，５
ｂ，５ｃの動作タイミング等を制御する表示制御回路
（表示制御手段）、８は表示制御回路７に基準となるク
ロックを供給するためのクロック生成回路をそれぞれ示
している。
【００１１】なお、ＲＯＭ２はビットマップ形式の画像
パターンデータが格納されるメモリエリア２１と、入力
された水平同期信号Ｈ−ＳＹＮＣのパルス数をカウント
するカウンタ２２と、表示用ＲＡＭ１から出力されたＲ
パターンコード、Ｇパターンコード、Ｂパターンコード
の各コードの値とカウンタ２２のカウント値に基づいて
読み出すデータのアドレスを示す信号をメモリエリア２
１に出力するアドレス指定回路２３とを有している。
パターンデータが格納されるメモリエリア２１と、入力
された水平同期信号Ｈ−ＳＹＮＣのパルス数をカウント
するカウンタ２２と、表示用ＲＡＭ１から出力されたＲ
パターンコード、Ｇパターンコード、Ｂパターンコード
の各コードの値とカウンタ２２のカウント値に基づいて
読み出すデータのアドレスを示す信号をメモリエリア２
１に出力するアドレス指定回路２３とを有している。
【００１２】次に動作について説明する。図２は図１に
示す構成の画像表示制御装置を用いた場合のディスプレ
イ装置の画面に表示される画像を示す図である。同図に
は２つの画像パターンが画面上に表示されている状態を
示している。図３は図２に示す画像の色を示す表であ
る。同図に示すように（ａ），（ｂ），（ｃ），（ｄ）
の模様はそれぞれ赤、青、緑、黒を示しており、また、
（ｅ），（ｆ），（ｇ）に示す模様は赤、青、緑のうち
の２つの色を組み合わせることで得られるマゼンタ、
黄、シアンをそれぞれ示している。
示す構成の画像表示制御装置を用いた場合のディスプレ
イ装置の画面に表示される画像を示す図である。同図に
は２つの画像パターンが画面上に表示されている状態を
示している。図３は図２に示す画像の色を示す表であ
る。同図に示すように（ａ），（ｂ），（ｃ），（ｄ）
の模様はそれぞれ赤、青、緑、黒を示しており、また、
（ｅ），（ｆ），（ｇ）に示す模様は赤、青、緑のうち
の２つの色を組み合わせることで得られるマゼンタ、
黄、シアンをそれぞれ示している。
【００１３】図４は表示制御回路７が生成する画像パタ
ーンの横方向の１ドット毎の表示タイミングを決定する
水平表示パルスＨＰと図１の各部の入出力信号のタイミ
ングを示すタイミングチャートである。図４において
（ａ）は表示用ＲＡＭ１から出力されるＲパターンコー
ドＰＣＲ、ＧパターンコードＰＣＧ、Ｂパターンコード
ＰＣＢの出力タイミングを示している。また、（ｂ）は
アドレス指定回路２３から出力されるメモリエリア２１
のＲパターンコードＰＣＲ、ＧパターンコードＰＣＧ、
ＢパターンコードＰＣＢに対応するアドレスＡＤＲ，Ａ
ＤＧ，ＡＤＢが出力されるタイミングを示している。さ
らに、（ｃ）はアドレスＡＤＲ，ＡＤＧ，ＡＤＢに格納
されている画像パターンデータＤＡＴＡＲ，ＤＡＴＡ
Ｇ，ＤＡＴＡＢがＲＯＭ２から出力されるタイミングを
示している。また、（ｄ）はＲＯＭ２から出力された画
像パターンデータＤＡＴＡＲ，ＤＡＴＡＧ，ＤＡＴＡＢ
がバッファ４ａ，４ｂ，４ｃに格納されるタイミングを
示している。なお、期間Ｐ１は１画像パターン領域の表
示区間を示している。
ーンの横方向の１ドット毎の表示タイミングを決定する
水平表示パルスＨＰと図１の各部の入出力信号のタイミ
ングを示すタイミングチャートである。図４において
（ａ）は表示用ＲＡＭ１から出力されるＲパターンコー
ドＰＣＲ、ＧパターンコードＰＣＧ、Ｂパターンコード
ＰＣＢの出力タイミングを示している。また、（ｂ）は
アドレス指定回路２３から出力されるメモリエリア２１
のＲパターンコードＰＣＲ、ＧパターンコードＰＣＧ、
ＢパターンコードＰＣＢに対応するアドレスＡＤＲ，Ａ
ＤＧ，ＡＤＢが出力されるタイミングを示している。さ
らに、（ｃ）はアドレスＡＤＲ，ＡＤＧ，ＡＤＢに格納
されている画像パターンデータＤＡＴＡＲ，ＤＡＴＡ
Ｇ，ＤＡＴＡＢがＲＯＭ２から出力されるタイミングを
示している。また、（ｄ）はＲＯＭ２から出力された画
像パターンデータＤＡＴＡＲ，ＤＡＴＡＧ，ＤＡＴＡＢ
がバッファ４ａ，４ｂ，４ｃに格納されるタイミングを
示している。なお、期間Ｐ１は１画像パターン領域の表
示区間を示している。
【００１４】次に、図２の第２画像パターン領域の表示
区間Ｐ２のＡ−Ａ′で示す水平走査線に沿って表示する
場合の動作について説明する。図４に示すように、期間
Ｐ２の１走査線毎の画像パターンデータは期間Ｐ１でバ
ッファ４ａ，４ｂ，４ｃに格納される。そして期間Ｐ１
の最後の水平表示パルスＨＰの立ち下がりから区間Ｐ２
の最初の水平表示パルスＨＰの立ち上がりの間の期間Ｐ
１Ｅでシフトレジスタ５ａ，５ｂ，５ｃに格納される。
図５は期間Ｐ２に表示されるべき画像パターンの画像パ
ターンデータＤＡＴＡＲ，ＤＡＴＡＧ，ＤＡＴＡＢが期
間Ｐ１Ｅでシフトレジスタ５ａ，５ｂ，５ｃに格納され
た状態を示す図である。
区間Ｐ２のＡ−Ａ′で示す水平走査線に沿って表示する
場合の動作について説明する。図４に示すように、期間
Ｐ２の１走査線毎の画像パターンデータは期間Ｐ１でバ
ッファ４ａ，４ｂ，４ｃに格納される。そして期間Ｐ１
の最後の水平表示パルスＨＰの立ち下がりから区間Ｐ２
の最初の水平表示パルスＨＰの立ち上がりの間の期間Ｐ
１Ｅでシフトレジスタ５ａ，５ｂ，５ｃに格納される。
図５は期間Ｐ２に表示されるべき画像パターンの画像パ
ターンデータＤＡＴＡＲ，ＤＡＴＡＧ，ＤＡＴＡＢが期
間Ｐ１Ｅでシフトレジスタ５ａ，５ｂ，５ｃに格納され
た状態を示す図である。
【００１５】そして期間Ｐ２で期間Ｐ１Ｅでシフトレジ
スタ５ａ，５ｂ，５ｃに格納された画像パターンデータ
ＤＡＴＡＲ，ＤＡＴＡＧ，ＤＡＴＡＢは水平表示パルス
ＨＰの立ち上がりパルスに同期して１ビットずつシフト
されてシフトレジスタ５ａ，５ｂ，５ｃから出力され
る。図６はシフトレジスタ５ａ，５ｂ，５ｃから出力さ
れるＲ，Ｇ，Ｂのそれぞれの信号を示す図である。
スタ５ａ，５ｂ，５ｃに格納された画像パターンデータ
ＤＡＴＡＲ，ＤＡＴＡＧ，ＤＡＴＡＢは水平表示パルス
ＨＰの立ち上がりパルスに同期して１ビットずつシフト
されてシフトレジスタ５ａ，５ｂ，５ｃから出力され
る。図６はシフトレジスタ５ａ，５ｂ，５ｃから出力さ
れるＲ，Ｇ，Ｂのそれぞれの信号を示す図である。
【００１６】従って、この実施の形態１によれば、文
字、数字、その他の１つの画像パターンを多色で表示す
ることができ、例えば、細かなデザインを施したアイコ
ンの表示ができ、視覚的に認識しやすい表示が可能にな
る。
字、数字、その他の１つの画像パターンを多色で表示す
ることができ、例えば、細かなデザインを施したアイコ
ンの表示ができ、視覚的に認識しやすい表示が可能にな
る。
【００１７】実施の形態２．図７はこの発明の実施の形
態２の画像表示制御装置の構成を示すブロック図であ
る。図１に示す部分と同一又は類似の部分には同一の符
号を付し重複する説明を省略する。この実施の形態２の
画像表示制御装置は画像パターン毎に１つのパターンコ
ードと１つの色コードとを用い、１つの画像パターン領
域毎に１つの色で着色を行う１色表示モードと実施の形
態１で説明した画像パターン毎にＲ，Ｇ，Ｂのパターン
コードを用いて画像パターン領域毎に多色の表示を可能
にする多色モードとを有している。
態２の画像表示制御装置の構成を示すブロック図であ
る。図１に示す部分と同一又は類似の部分には同一の符
号を付し重複する説明を省略する。この実施の形態２の
画像表示制御装置は画像パターン毎に１つのパターンコ
ードと１つの色コードとを用い、１つの画像パターン領
域毎に１つの色で着色を行う１色表示モードと実施の形
態１で説明した画像パターン毎にＲ，Ｇ，Ｂのパターン
コードを用いて画像パターン領域毎に多色の表示を可能
にする多色モードとを有している。
【００１８】図７において、１ａは１色表示モードのデ
ータと多色表示モードのデータとを格納する表示用ＲＡ
Ｍ（第１のメモリ）、７ａは表示用ＲＡＭ１ａ、ＲＯＭ
２、画像パターンデータ切換回路３、バッファ４ａ〜４
ｃ、シフトレジスタ５ａ〜５ｃを制御する表示制御回路
（表示制御手段）、９は１色表示モード動作時にシフト
レジスタ５ａから出力されたパターンデータに表示用Ｒ
ＡＭ１ａから送られてくる色データによって着色処理を
行ってＲ，Ｇ，Ｂの信号として出力し、多色表示モード
時にはシフトレジスタ５ａ，５ｂ，５ｃの出力をそのま
まそれぞれＲ，Ｇ，Ｂの信号として出力させるデータ出
力制御回路（着色処理手段）、１０は画面位置認識回路
６からの表示位置の情報が１色表示モードで表示すべき
表示領域を示す場合に１色表示モードを示す１色表示モ
ードデータを格納し、多色表示モードで表示すべき領域
を示す場合に多色表示モードを示す多色表示モードデー
タを格納する表示モードデータラッチ回路をそれぞれ示
している。
ータと多色表示モードのデータとを格納する表示用ＲＡ
Ｍ（第１のメモリ）、７ａは表示用ＲＡＭ１ａ、ＲＯＭ
２、画像パターンデータ切換回路３、バッファ４ａ〜４
ｃ、シフトレジスタ５ａ〜５ｃを制御する表示制御回路
（表示制御手段）、９は１色表示モード動作時にシフト
レジスタ５ａから出力されたパターンデータに表示用Ｒ
ＡＭ１ａから送られてくる色データによって着色処理を
行ってＲ，Ｇ，Ｂの信号として出力し、多色表示モード
時にはシフトレジスタ５ａ，５ｂ，５ｃの出力をそのま
まそれぞれＲ，Ｇ，Ｂの信号として出力させるデータ出
力制御回路（着色処理手段）、１０は画面位置認識回路
６からの表示位置の情報が１色表示モードで表示すべき
表示領域を示す場合に１色表示モードを示す１色表示モ
ードデータを格納し、多色表示モードで表示すべき領域
を示す場合に多色表示モードを示す多色表示モードデー
タを格納する表示モードデータラッチ回路をそれぞれ示
している。
【００１９】次に動作について説明する。まず、表示モ
ードデータラッチ回路１０は画面位置認識回路６から出
力される位置情報に基づいて表示画面の１色表示モード
で表示すべき領域にきたとき１色表示モードデータをラ
ッチし、多色表示モードで表示すべき領域にきたとき多
色表示モードデータをラッチする。表示制御回路７ａ、
表示用ＲＡＭ１ａ、及びデータ出力制御回路９は表示モ
ードデータラッチ回路１０を参照してモードを認識す
る。
ードデータラッチ回路１０は画面位置認識回路６から出
力される位置情報に基づいて表示画面の１色表示モード
で表示すべき領域にきたとき１色表示モードデータをラ
ッチし、多色表示モードで表示すべき領域にきたとき多
色表示モードデータをラッチする。表示制御回路７ａ、
表示用ＲＡＭ１ａ、及びデータ出力制御回路９は表示モ
ードデータラッチ回路１０を参照してモードを認識す
る。
【００２０】次に、多色表示モードデータが表示モード
データラッチ回路１０に格納された場合について説明す
る。この場合には表示制御回路７ａは表示用ＲＡＭ１
ａ、ＲＯＭ２、画像パターンデータ切換回路３、バッフ
ァ４ａ〜４ｃ、及びシフトレジスタ５ａ〜５ｃを制御
し、実施の形態１で説明したようにシフトレジスタ５ａ
〜５ｃからＲ，Ｇ，Ｂの信号を出力する。なお、データ
出力制御回路９はシフトレジスタ５ａ〜５ｃから出力さ
れたＲ，Ｇ，Ｂの信号をそのままディスプレイ装置（図
示せず）に出力する。
データラッチ回路１０に格納された場合について説明す
る。この場合には表示制御回路７ａは表示用ＲＡＭ１
ａ、ＲＯＭ２、画像パターンデータ切換回路３、バッフ
ァ４ａ〜４ｃ、及びシフトレジスタ５ａ〜５ｃを制御
し、実施の形態１で説明したようにシフトレジスタ５ａ
〜５ｃからＲ，Ｇ，Ｂの信号を出力する。なお、データ
出力制御回路９はシフトレジスタ５ａ〜５ｃから出力さ
れたＲ，Ｇ，Ｂの信号をそのままディスプレイ装置（図
示せず）に出力する。
【００２１】一方、１色表示モードデータが表示モード
データラッチ回路１０に格納された場合には表示制御回
路７ａはバッファ４ｂ〜４ｃ、シフトレジスタ５ｂ〜５
ｃの動作を停止させ、バッファ４ａ、シフトレジスタ５
ａをアクティブとする。そして、表示用ＲＡＭ１ａは１
色モード用のパターンコードをＲＯＭ２に出力する。Ｒ
ＯＭ２のアドレス指定回路２３は入力される表示用ＲＡ
Ｍ１ａからのパターンコードとカウンタ２２のカウンタ
値とに基づいてメモリエリア２１のアドレスを指定し、
指定されたアドレスの画像パターンデータは画像パター
ンが実際に表示される期間以前に画像パターンデータ切
換回路３によってバッファ４ａに格納される。そして、
実際に表示される期間の直前でシフトレジスタ５ａに画
像パターンデータが転送される。引き続き、実際に表示
される期間に入ると水平表示パルスに同期してシフトレ
ジスタ５ａから読み出される。この読み出された画像パ
ターンデータはデータ出力制御回路９に出力され、ここ
で表示用ＲＡＭ１ａから転送された色データに基づいて
例えば文字や数字などの１画像パターンごとに着色処理
が施されてＲ，Ｇ，Ｂの信号としてディスプレイ装置
（図示省略）に送出される。
データラッチ回路１０に格納された場合には表示制御回
路７ａはバッファ４ｂ〜４ｃ、シフトレジスタ５ｂ〜５
ｃの動作を停止させ、バッファ４ａ、シフトレジスタ５
ａをアクティブとする。そして、表示用ＲＡＭ１ａは１
色モード用のパターンコードをＲＯＭ２に出力する。Ｒ
ＯＭ２のアドレス指定回路２３は入力される表示用ＲＡ
Ｍ１ａからのパターンコードとカウンタ２２のカウンタ
値とに基づいてメモリエリア２１のアドレスを指定し、
指定されたアドレスの画像パターンデータは画像パター
ンが実際に表示される期間以前に画像パターンデータ切
換回路３によってバッファ４ａに格納される。そして、
実際に表示される期間の直前でシフトレジスタ５ａに画
像パターンデータが転送される。引き続き、実際に表示
される期間に入ると水平表示パルスに同期してシフトレ
ジスタ５ａから読み出される。この読み出された画像パ
ターンデータはデータ出力制御回路９に出力され、ここ
で表示用ＲＡＭ１ａから転送された色データに基づいて
例えば文字や数字などの１画像パターンごとに着色処理
が施されてＲ，Ｇ，Ｂの信号としてディスプレイ装置
（図示省略）に送出される。
【００２２】従って、この実施の形態２では、文字、数
字等の画像パターンの領域毎に色を指定する１色表示モ
ードと文字、数字等の画像パターンの領域内で多色表示
ができる多色表示モードとを有しており、画面表示の位
置に応じてそのモードが切り換わる。このため、必要な
部分のみ多色モードを適用することで表示用ＲＡＭ１
ａ、ＲＯＭ２のメモリサイズを小さくすることが可能で
ある。
字等の画像パターンの領域毎に色を指定する１色表示モ
ードと文字、数字等の画像パターンの領域内で多色表示
ができる多色表示モードとを有しており、画面表示の位
置に応じてそのモードが切り換わる。このため、必要な
部分のみ多色モードを適用することで表示用ＲＡＭ１
ａ、ＲＯＭ２のメモリサイズを小さくすることが可能で
ある。
【００２３】実施の形態３．図８はこの発明の実施の形
態３の画像表示制御装置の構成を示すブロック図であ
る。図７に示す部分と同一又は類似の部分には同一の符
号を付し重複する説明を省略する。この実施の形態３の
画像表示制御装置は画像パターン毎に１つのパターンコ
ードと１つの色コードとを用い、１つの画像パターン領
域毎に１つの色で着色を行う１色表示モードと実施の形
態１で説明した画像パターン毎にＲ，Ｇ，Ｂのパターン
コードを用いて画像パターン領域毎に多色の表示を可能
にする多色表示モードとを有している。
態３の画像表示制御装置の構成を示すブロック図であ
る。図７に示す部分と同一又は類似の部分には同一の符
号を付し重複する説明を省略する。この実施の形態３の
画像表示制御装置は画像パターン毎に１つのパターンコ
ードと１つの色コードとを用い、１つの画像パターン領
域毎に１つの色で着色を行う１色表示モードと実施の形
態１で説明した画像パターン毎にＲ，Ｇ，Ｂのパターン
コードを用いて画像パターン領域毎に多色の表示を可能
にする多色表示モードとを有している。
【００２４】図８において、１１はバッファ４ａに格納
された画像パターンデータとバッファ４ｂに格納された
画像パターンデータとの論理和をとる論理和回路（ふち
取りデータ生成手段）、１２は１色表示モードのときに
はＲＯＭ２から出力される画像パターンデータと論理和
回路１１から出力されるデータとからふち取りデータを
生成するとともに、多色表示モードのときには論理和回
路１１からの出力は無視し、ＲＯＭ２から出力された画
像パターンデータをそのままバッファ４ｃに出力させる
ように入力データを切り換えるふち取りデータ生成・切
換回路（ふち取りデータ生成手段）、１３はふち取り部
分の色を指定するデータを格納するふち取り色レジスタ
を示している。なお、７ｂは表示モードデータラッチ回
路１０に格納されたデータに基づいて表示用ＲＡＭ１
ａ、ＲＯＭ２、バッファ４ａ〜４ｃ、シフトレジスタ５
ａ〜５ｃを制御する表示制御回路（表示制御手段）、９
ａは多色モードのときにはシフトレジスタ５ａ〜５ｃか
ら出力されたデータをＲ，Ｇ，Ｂの信号としてディスプ
レイ装置に出力し、１色表示モードのときにはシフトレ
ジスタ５ａから出力される画像パターンデータに表示用
ＲＡＭ１ａから出力された色データに基づいて着色制御
を行うとともにシフトレジスタ５ｃから出力される画像
パターンデータにふち取り色レジスタ１３に格納されて
いる色データに基づいて着色制御を行うデータ出力制御
回路（ふち取り表示処理手段）を示している。
された画像パターンデータとバッファ４ｂに格納された
画像パターンデータとの論理和をとる論理和回路（ふち
取りデータ生成手段）、１２は１色表示モードのときに
はＲＯＭ２から出力される画像パターンデータと論理和
回路１１から出力されるデータとからふち取りデータを
生成するとともに、多色表示モードのときには論理和回
路１１からの出力は無視し、ＲＯＭ２から出力された画
像パターンデータをそのままバッファ４ｃに出力させる
ように入力データを切り換えるふち取りデータ生成・切
換回路（ふち取りデータ生成手段）、１３はふち取り部
分の色を指定するデータを格納するふち取り色レジスタ
を示している。なお、７ｂは表示モードデータラッチ回
路１０に格納されたデータに基づいて表示用ＲＡＭ１
ａ、ＲＯＭ２、バッファ４ａ〜４ｃ、シフトレジスタ５
ａ〜５ｃを制御する表示制御回路（表示制御手段）、９
ａは多色モードのときにはシフトレジスタ５ａ〜５ｃか
ら出力されたデータをＲ，Ｇ，Ｂの信号としてディスプ
レイ装置に出力し、１色表示モードのときにはシフトレ
ジスタ５ａから出力される画像パターンデータに表示用
ＲＡＭ１ａから出力された色データに基づいて着色制御
を行うとともにシフトレジスタ５ｃから出力される画像
パターンデータにふち取り色レジスタ１３に格納されて
いる色データに基づいて着色制御を行うデータ出力制御
回路（ふち取り表示処理手段）を示している。
【００２５】次に動作について説明する。まず、多色表
示モードの場合の動作を説明する。この実施の形態３で
は、実施の形態１と同様に画像パターンの走査線毎の
Ｒ，Ｇ，Ｂ信号のパターンを示すＲパターンコード、Ｇ
パターンコード、Ｂパターンコードが表示用ＲＡＭ１ａ
に格納されている。そしてこれらのパターンコードとカ
ウンタ２２のカウント値に基づいてメモリエリア２１の
アドレスがアドレス指定回路２３によって指定されるこ
とによってバッファ４ａ〜４ｃに出力される。実施の形
態１ではＲパターンコード、Ｇパターンコード、Ｂパタ
ーンコードに対応する画像パターンデータは実際にデー
タが表示される期間以前に画像パターンデータ切換回路
３によってバッファ４ａ，４ｂ，４ｃに格納されるよう
にした。しかしこの実施の形態３ではバッファ４ａ〜４
ｃには共通に画像パターンデータがＲＯＭ２から供給さ
れるようになっており、表示制御回路７ｂがバッファ４
ａ〜４ｃのデータの格納を許可する格納制御信号を時分
割的に出力することによってバッファ４ａ〜４ｃのデー
タの格納を制御する。なお、ふち取りデータ生成・切換
回路１２は多色表示モードのときはＲＯＭ２から出力さ
れたデータをバッファ４ｃにそのまま出力する。そして
バッファ４ａ〜４ｃに時分割的に格納された画像パター
ンデータは実施の形態１で説明したものと同様に実際の
表示期間の直前でシフトレジスタ５ａ〜５ｃに格納され
る。シフトレジスタ５ａ〜５ｃに格納された画像パター
ンデータは実際に画像パターンデータが表示される期間
で表示制御回路７ｂが生成する水平表示パルスに同期し
てシフトレジスタ５ａ〜５ｃから読み出されてデータ出
力制御回路９ａに送出される。多色モードの場合にはデ
ータ出力制御回路９ａはシフトレジスタ５ａ〜５ｃから
出力された画像パターンデータをそのままディスプレイ
装置（図示省略）に出力する。
示モードの場合の動作を説明する。この実施の形態３で
は、実施の形態１と同様に画像パターンの走査線毎の
Ｒ，Ｇ，Ｂ信号のパターンを示すＲパターンコード、Ｇ
パターンコード、Ｂパターンコードが表示用ＲＡＭ１ａ
に格納されている。そしてこれらのパターンコードとカ
ウンタ２２のカウント値に基づいてメモリエリア２１の
アドレスがアドレス指定回路２３によって指定されるこ
とによってバッファ４ａ〜４ｃに出力される。実施の形
態１ではＲパターンコード、Ｇパターンコード、Ｂパタ
ーンコードに対応する画像パターンデータは実際にデー
タが表示される期間以前に画像パターンデータ切換回路
３によってバッファ４ａ，４ｂ，４ｃに格納されるよう
にした。しかしこの実施の形態３ではバッファ４ａ〜４
ｃには共通に画像パターンデータがＲＯＭ２から供給さ
れるようになっており、表示制御回路７ｂがバッファ４
ａ〜４ｃのデータの格納を許可する格納制御信号を時分
割的に出力することによってバッファ４ａ〜４ｃのデー
タの格納を制御する。なお、ふち取りデータ生成・切換
回路１２は多色表示モードのときはＲＯＭ２から出力さ
れたデータをバッファ４ｃにそのまま出力する。そして
バッファ４ａ〜４ｃに時分割的に格納された画像パター
ンデータは実施の形態１で説明したものと同様に実際の
表示期間の直前でシフトレジスタ５ａ〜５ｃに格納され
る。シフトレジスタ５ａ〜５ｃに格納された画像パター
ンデータは実際に画像パターンデータが表示される期間
で表示制御回路７ｂが生成する水平表示パルスに同期し
てシフトレジスタ５ａ〜５ｃから読み出されてデータ出
力制御回路９ａに送出される。多色モードの場合にはデ
ータ出力制御回路９ａはシフトレジスタ５ａ〜５ｃから
出力された画像パターンデータをそのままディスプレイ
装置（図示省略）に出力する。
【００２６】次に、１色表示モードの場合について説明
する。１色表示モードでふち取りを行わない場合には、
表示用ＲＡＭ１ａからはパターンコードと色コードが出
力される。パターンコードがＲＯＭ２のアドレス指定回
路２３に入力されるとアドレス指定回路２３はカウンタ
２２のカウント値と表示用ＲＡＭ１ａからのデータから
メモリエリア２１のアドレスを指定する。指定されたア
ドレスに格納されている画像パターンデータを実際にデ
ータが表示される期間の前にバッファ４ａに格納され、
実際にデータが表示される期間の直前にバッファ４ａか
らシフトレジスタ５ａに転送される。引き続き、実際に
表示される期間に入ると水平表示パルスに同期してシフ
トレジスタ５ａからデータが１ビットずつ読み出され
る。この読み出された画像パターンデータはデータ出力
制御回路９ａに出力され、ここで表示用ＲＡＭ１ａから
転送された色データに基づいて例えば文字や数字などの
１画像パターンごとに着色処理が施されてＲ，Ｇ，Ｂの
信号としてディスプレイ装置（図示省略）に送出され
る。
する。１色表示モードでふち取りを行わない場合には、
表示用ＲＡＭ１ａからはパターンコードと色コードが出
力される。パターンコードがＲＯＭ２のアドレス指定回
路２３に入力されるとアドレス指定回路２３はカウンタ
２２のカウント値と表示用ＲＡＭ１ａからのデータから
メモリエリア２１のアドレスを指定する。指定されたア
ドレスに格納されている画像パターンデータを実際にデ
ータが表示される期間の前にバッファ４ａに格納され、
実際にデータが表示される期間の直前にバッファ４ａか
らシフトレジスタ５ａに転送される。引き続き、実際に
表示される期間に入ると水平表示パルスに同期してシフ
トレジスタ５ａからデータが１ビットずつ読み出され
る。この読み出された画像パターンデータはデータ出力
制御回路９ａに出力され、ここで表示用ＲＡＭ１ａから
転送された色データに基づいて例えば文字や数字などの
１画像パターンごとに着色処理が施されてＲ，Ｇ，Ｂの
信号としてディスプレイ装置（図示省略）に送出され
る。
【００２７】なお、１色表示モードでふち取りを行なう
場合について説明する。この場合には、ＲＯＭ２からは
連続する３つの走査線に対応する画像パターンデータが
時分割的に出力される。図９は１つの画像パターン表示
領域３０で画像パターン３２にふち取りパターン３１を
施した場合の表示例を示す図である。なお、図９におい
てＬ１はｎ−１番目の走査線、Ｌ２はｎ番目の走査線、
Ｌ３はｎ＋１番目の走査線をそれぞれ示している（ｎは
自然数）。図１０は図９の走査線Ｌ１，Ｌ２，Ｌ３に沿
った画像パターンデータからふち取りデータが生成され
る様子を示す図である。図１０（ａ）は画像パターン３
２の走査線Ｌ１に沿ったデータ、図１０（ｂ）は画像パ
ターン３２の走査線Ｌ２に沿ったデータ、図１０（ｃ）
は画像パターン３２の走査線Ｌ３に沿ったデータ、図１
０（ｄ）は図１０（ａ）から図１０（ｃ）に示すデータ
の論理和をとったデータ、図１０（ｅ）は図１０（ｄ）
のデータの横幅を左右に１ドットずつ広げたデータを示
している。
場合について説明する。この場合には、ＲＯＭ２からは
連続する３つの走査線に対応する画像パターンデータが
時分割的に出力される。図９は１つの画像パターン表示
領域３０で画像パターン３２にふち取りパターン３１を
施した場合の表示例を示す図である。なお、図９におい
てＬ１はｎ−１番目の走査線、Ｌ２はｎ番目の走査線、
Ｌ３はｎ＋１番目の走査線をそれぞれ示している（ｎは
自然数）。図１０は図９の走査線Ｌ１，Ｌ２，Ｌ３に沿
った画像パターンデータからふち取りデータが生成され
る様子を示す図である。図１０（ａ）は画像パターン３
２の走査線Ｌ１に沿ったデータ、図１０（ｂ）は画像パ
ターン３２の走査線Ｌ２に沿ったデータ、図１０（ｃ）
は画像パターン３２の走査線Ｌ３に沿ったデータ、図１
０（ｄ）は図１０（ａ）から図１０（ｃ）に示すデータ
の論理和をとったデータ、図１０（ｅ）は図１０（ｄ）
のデータの横幅を左右に１ドットずつ広げたデータを示
している。
【００２８】図９の走査線Ｌ２に沿った画像パターンデ
ータをふち取り処理を行って描画処理をする場合につい
て説明する。この場合にはＲＯＭ２からは走査線Ｌ２の
画像パターンデータとともにこの走査線Ｌ２の前後の走
査線Ｌ１，Ｌ３に沿った画像パターンデータが実際に表
示される期間の前にＲＯＭ２から時分割的に出力され
る。すなわち、走査線Ｌ１に沿った画像パターンデータ
がバッファ４ａに格納される。そして、走査線Ｌ２に沿
った画像パターンデータがバッファ４ｂに格納される。
これらの画像パターンデータは論理和回路１１によって
論理和がとられてふち取りデータ生成・切換回路１２に
出力される。さらに走査線Ｌ３に沿った画像パターンデ
ータはふち取りデータ生成・切換回路１２に入力され、
論理和回路１１から出力されたデータとの間でさらに論
理和がとられて図１０（ｄ）で示すデータとなった後、
図１０（ｅ）に示すように左右に１ドットずつデータが
広げられてバッファ４ｃに格納される。
ータをふち取り処理を行って描画処理をする場合につい
て説明する。この場合にはＲＯＭ２からは走査線Ｌ２の
画像パターンデータとともにこの走査線Ｌ２の前後の走
査線Ｌ１，Ｌ３に沿った画像パターンデータが実際に表
示される期間の前にＲＯＭ２から時分割的に出力され
る。すなわち、走査線Ｌ１に沿った画像パターンデータ
がバッファ４ａに格納される。そして、走査線Ｌ２に沿
った画像パターンデータがバッファ４ｂに格納される。
これらの画像パターンデータは論理和回路１１によって
論理和がとられてふち取りデータ生成・切換回路１２に
出力される。さらに走査線Ｌ３に沿った画像パターンデ
ータはふち取りデータ生成・切換回路１２に入力され、
論理和回路１１から出力されたデータとの間でさらに論
理和がとられて図１０（ｄ）で示すデータとなった後、
図１０（ｅ）に示すように左右に１ドットずつデータが
広げられてバッファ４ｃに格納される。
【００２９】以上の動作によってバッファ４ｂには表示
すべき１ライン分の画像パターンデータが格納され、バ
ッファ４ｃにはふち取りデータが格納されることにな
る。そして、各データが実際に表示される期間の直前に
バッファ４ｂ及びバッファ４ｃのデータはシフトレジス
タ５ｂ及びシフトレジスタ５ｃにそれぞれ転送される。
転送されたデータはこれらのデータが実際に表示される
期間で表示制御回路７ｂによって生成される水平表示パ
ルスに同期してデータ出力制御回路９ａに１ビットずつ
出力される。このときデータ出力制御回路９ａではシフ
トレジスタ５ｂから出力される画像パターンのデータと
シフトレジスタ５ｃから出力されるふち取りデータとの
優先出力処理と画像パターン３２とふち取りパターン３
１の着色処理が行われる。すなわち、画像パターン３２
は表示用ＲＡＭ１ａから出力される色コードに基づいて
着色処理が行われ、ふち取りパターン３１はふち取り色
レジスタ１３に格納されている色データに基づいて着色
処理が行われる。画像パターンの表示はふち取り表示に
優先されて出力される処理が行われてデータ出力制御回
路９ａからＲ，Ｇ，Ｂの信号としてディスプレイ装置
（図示省略）に出力される。
すべき１ライン分の画像パターンデータが格納され、バ
ッファ４ｃにはふち取りデータが格納されることにな
る。そして、各データが実際に表示される期間の直前に
バッファ４ｂ及びバッファ４ｃのデータはシフトレジス
タ５ｂ及びシフトレジスタ５ｃにそれぞれ転送される。
転送されたデータはこれらのデータが実際に表示される
期間で表示制御回路７ｂによって生成される水平表示パ
ルスに同期してデータ出力制御回路９ａに１ビットずつ
出力される。このときデータ出力制御回路９ａではシフ
トレジスタ５ｂから出力される画像パターンのデータと
シフトレジスタ５ｃから出力されるふち取りデータとの
優先出力処理と画像パターン３２とふち取りパターン３
１の着色処理が行われる。すなわち、画像パターン３２
は表示用ＲＡＭ１ａから出力される色コードに基づいて
着色処理が行われ、ふち取りパターン３１はふち取り色
レジスタ１３に格納されている色データに基づいて着色
処理が行われる。画像パターンの表示はふち取り表示に
優先されて出力される処理が行われてデータ出力制御回
路９ａからＲ，Ｇ，Ｂの信号としてディスプレイ装置
（図示省略）に出力される。
【００３０】従って、この実施の形態３によれば１色表
示モードで動作しているときにふち取り処理を行うこと
ができる。
示モードで動作しているときにふち取り処理を行うこと
ができる。
【００３１】
【００３２】
【００３３】
【００３４】
【発明の効果】以上のように、
請求項１記載の発明によ
れば、画像パターンを１つのビットマップ形式の画像パ
ターンコードと１つの色コードとで指定して表示する１
色表示モード及び画像パターンを赤色パターンコード、
緑色パターンコード、及び青色パターンコードで指定し
て多色表示モードを有し、各モードを併用するように構
成したので、必要な部分のみに多色表示を行うことがで
き、メモリサイズを小さくしつつ表示領域の中で多色表
示ができる効果がある。
れば、画像パターンを１つのビットマップ形式の画像パ
ターンコードと１つの色コードとで指定して表示する１
色表示モード及び画像パターンを赤色パターンコード、
緑色パターンコード、及び青色パターンコードで指定し
て多色表示モードを有し、各モードを併用するように構
成したので、必要な部分のみに多色表示を行うことがで
き、メモリサイズを小さくしつつ表示領域の中で多色表
示ができる効果がある。
【００３５】請求項２記載の発明によれば、１色表示モ
ードにおいて使用されていないバッファ、シリアル出力
手段を用いてふち取り処理を実行するように構成したの
で、部品を有効に使用して１色モード時に於けるふち取
り処理が実行できる効果がある。
ードにおいて使用されていないバッファ、シリアル出力
手段を用いてふち取り処理を実行するように構成したの
で、部品を有効に使用して１色モード時に於けるふち取
り処理が実行できる効果がある。
【図１】 この発明の実施の形態１の画像表示制御装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】 図１に示す構成の画像表示制御装置を用いた
場合のディスプレイ装置の画面に表示される画像を示す
図である。
場合のディスプレイ装置の画面に表示される画像を示す
図である。
【図３】 図２に示す画像の色を示す表図である。
【図４】 この発明の実施の形態１の表示制御回路が生
成する画像パターンの横方向の１ドット毎の表示タイミ
ングを決定する水平表示パルスと図１の各部の入出力信
号のタイミングを示すタイミングチャートである。
成する画像パターンの横方向の１ドット毎の表示タイミ
ングを決定する水平表示パルスと図１の各部の入出力信
号のタイミングを示すタイミングチャートである。
【図５】 表示されるべき画像パターンの画像パターン
データがシフトレジスタに格納された状態を示す図であ
る。
データがシフトレジスタに格納された状態を示す図であ
る。
【図６】 シフトレジスタから出力されるＲ，Ｇ，Ｂの
それぞれの信号を示す図である。
それぞれの信号を示す図である。
【図７】 この発明の実施の形態２の画像表示制御装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図８】 この発明の実施の形態３の画像表示制御装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図９】 この発明の実施の形態３において画像パター
ンにふち取りを施した場合の表示例を示す図である。
ンにふち取りを施した場合の表示例を示す図である。
【図１０】 この発明の実施の形態３において画像パタ
ーンデータからふち取りデータが生成される様子を示す
図である。
ーンデータからふち取りデータが生成される様子を示す
図である。
【図１１】 従来の画像表示制御装置を用いてＣＲＴ等
のディスプレイのウインドウに数字をスーパーインポー
ズして表示した場合の様子を示す図である。
のディスプレイのウインドウに数字をスーパーインポー
ズして表示した場合の様子を示す図である。
１，１ａ 表示用ＲＡＭ（第１のメモリ）、２ ＲＯＭ
（第２のメモリ）、３画像パターンデータ切換回路（表
示制御手段）、４ａ〜４ｃ バッファ、５ａ〜５ｃ シ
フトレジスタ（シリアル出力手段）、７，７ａ，７ｂ
表示制御回路（表示制御手段）、９ データ出力制御回
路（着色処理手段）、９ａ データ出力制御回路（ふち
取り表示処理手段）、１１ 論理和回路（ふち取りデー
タ生成手段）、１２ ふち取りデータ生成・切換回路
（ふち取りデータ生成手段）。
（第２のメモリ）、３画像パターンデータ切換回路（表
示制御手段）、４ａ〜４ｃ バッファ、５ａ〜５ｃ シ
フトレジスタ（シリアル出力手段）、７，７ａ，７ｂ
表示制御回路（表示制御手段）、９ データ出力制御回
路（着色処理手段）、９ａ データ出力制御回路（ふち
取り表示処理手段）、１１ 論理和回路（ふち取りデー
タ生成手段）、１２ ふち取りデータ生成・切換回路
（ふち取りデータ生成手段）。
Claims (2)
- 【請求項１】 画像パターンを１つのビットマップ形式
の画像パターンコードと１つの色コードとで指定して表
示する１色表示モード及び画像パターンを赤色パターン
コード、緑色パターンコード、及び青色パターンコード
で指定して表示する多色表示モードを有する画像表示制
御装置であって、前記多色表示モードにおいて画像パタ
ーンを指定する赤色パターンコード、緑色パターンコー
ド、及び青色パターンコード並びに前記１色表示モード
において画像パターンを指定するパターンコード及び色
コードを格納する第１のメモリと、前記第１のメモリに
格納された赤色パターンコード、緑色パターンコード、
及び青色パターンコード並びに前記１色表示モードにお
いて画像パターンを指定するパターンコードに対応する
ビットマップ形式の画像パターンデータが格納されてい
るメモリエリアを有する第２のメモリと、前記第２のメ
モリから出力されたデータを一時的に格納する第１のバ
ッファと、前記第２のメモリからの出力されたデータを
一時的に格納する第２のバッファと、前記第２のメモリ
からの出力されたデータを一時的に格納する第３のバッ
ファと、前記第１のバッファから出力されたデータをシ
リアルに出力する第１のシリアル出力手段と、前記第２
のバッファから出力されたデータをシリアルに出力する
第２のシリアル出力手段と、前記第３のバッファから出
力されたデータをシリアルに出力する第３のシリアル出
力手段と、前記１色表示モード時には前記第２のメモリ
から出力される画像パターンデータを前記第１のバッフ
ァ、前記第２のバッファ、前記第３のバッファのうちの
いずれか１つのバッファに出力するように制御し、前記
多色表示モード時には前記第１のメモリに格納された前
記赤色パターンコード、前記緑色パターンコード、及び
前記青色パターンコードを前記第２のメモリに転送し、
前記赤色パターンコード、前記緑色パターンコード、及
び前記青色パターンコードに対応する前記第２のメモリ
から出力されるビットマップ形式の赤色画像パターンデ
ータ、緑色画像パターンデータ、及び青色画像パターン
データを時分割的に前記第１のバッファ、前記第２のバ
ッファ、及び前記第３のバッファにそれぞれ格納するよ
うに制御する表示制御手段と、前記１色表示モード時に
は前記いずれか１つのバッファに対応するシリアル出力
手段から出力された画像パターンデータに対し前記第１
のメモリに格納されている前記色コードに基づいて着色
処理を実行する着色処理手段とを具備する画像表示制御
装置。 - 【請求項２】 １色表示モードにおいて、第２のメモリ
からの画像パターンデータに基づいて画像パターンのふ
ち取りのためのふち取りデータを生成するふち取りデー
タ生成手段を有し、表示制御手段は前記ふち取りデータ
生成手段によって生成された前記ふち取りデータを画像
パターンデータが格納されるバッファ以外のバッファに
格納し、格納された前記ふち取りデータを前記画像パタ
ーンデータが格納されるバッファ以外のバッファに対応
するシリアル出力手段から１ビットずつ出力させるよう
に制御し、前記ふち取りデータに基づいて画像パターン
データが格納されるバッファに対応するシリアル出力手
段から出力された画像パターンのふち取り表示処理を実
行するふち取り表示処理手段を有することを特徴とする
請求項１記載の画像表示制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21153996A JP3534948B2 (ja) | 1996-08-09 | 1996-08-09 | 画像表示制御装置 |
| KR1019960071571A KR100241130B1 (ko) | 1996-08-09 | 1996-12-24 | 화상표시 제어장치 |
| US08/775,207 US5929839A (en) | 1996-08-09 | 1996-12-30 | Image display control apparatus |
| CN97101014A CN1096053C (zh) | 1996-08-09 | 1997-01-10 | 图象显示控制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21153996A JP3534948B2 (ja) | 1996-08-09 | 1996-08-09 | 画像表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1055164A JPH1055164A (ja) | 1998-02-24 |
| JP3534948B2 true JP3534948B2 (ja) | 2004-06-07 |
Family
ID=16607530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21153996A Expired - Fee Related JP3534948B2 (ja) | 1996-08-09 | 1996-08-09 | 画像表示制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5929839A (ja) |
| JP (1) | JP3534948B2 (ja) |
| KR (1) | KR100241130B1 (ja) |
| CN (1) | CN1096053C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000163027A (ja) * | 1998-11-27 | 2000-06-16 | Mitsubishi Electric Corp | キャラクタ表示装置及びキャラクタ表示方法 |
| JP3695277B2 (ja) * | 2000-03-30 | 2005-09-14 | ヤマハ株式会社 | 表示制御装置 |
| JP3797174B2 (ja) * | 2000-09-29 | 2006-07-12 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法、並びに電子機器 |
| JP2004302324A (ja) * | 2003-04-01 | 2004-10-28 | Matsushita Electric Ind Co Ltd | オンスクリーン表示装置 |
| US8885212B2 (en) * | 2011-02-28 | 2014-11-11 | Ricoh Company, Ltd. | Converting between color and monochrome |
| CN102362647B (zh) * | 2011-10-13 | 2013-05-22 | 泰祥集团技术开发有限公司 | 一种速冻粘粉菜卷及其制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3911418A (en) * | 1969-10-08 | 1975-10-07 | Matsushita Electric Ind Co Ltd | Method and apparatus for independent color control of alphanumeric display and background therefor |
| US3918039A (en) * | 1974-11-07 | 1975-11-04 | Rca Corp | High-resolution digital generator of graphic symbols with edging |
| US4704699A (en) * | 1984-06-25 | 1987-11-03 | Bell & Howell Company | Digital film recorder, peripheral, and method for color hardcopy production |
| JPH03155592A (ja) * | 1989-08-18 | 1991-07-03 | Nec Corp | 文字表示データ発生回路 |
| JP3003734B2 (ja) * | 1991-12-27 | 2000-01-31 | 三菱電機株式会社 | 表示制御装置 |
| US5784038A (en) * | 1995-10-24 | 1998-07-21 | Wah-Iii Technology, Inc. | Color projection system employing dual monochrome liquid crystal displays with misalignment correction |
-
1996
- 1996-08-09 JP JP21153996A patent/JP3534948B2/ja not_active Expired - Fee Related
- 1996-12-24 KR KR1019960071571A patent/KR100241130B1/ko not_active IP Right Cessation
- 1996-12-30 US US08/775,207 patent/US5929839A/en not_active Expired - Lifetime
-
1997
- 1997-01-10 CN CN97101014A patent/CN1096053C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5929839A (en) | 1999-07-27 |
| KR100241130B1 (ko) | 2000-02-01 |
| KR19980017993A (ko) | 1998-06-05 |
| CN1096053C (zh) | 2002-12-11 |
| JPH1055164A (ja) | 1998-02-24 |
| CN1173688A (zh) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6181353B1 (en) | On-screen display device using horizontal scan line memories | |
| JP3534948B2 (ja) | 画像表示制御装置 | |
| JPH0876713A (ja) | ディスプレイ制御装置 | |
| US5774189A (en) | On screen display | |
| JPS60243735A (ja) | カラ−プリンタ | |
| JP2579362B2 (ja) | 画面表示装置 | |
| JPH0792737B2 (ja) | ビデオ信号表示制御装置 | |
| JPH07256972A (ja) | プリンタ装置 | |
| JPH0284364A (ja) | 印字装置 | |
| JPH0795260B2 (ja) | 情報処理装置 | |
| JP2725641B2 (ja) | 表示装置 | |
| JP2007206428A (ja) | 画像表示装置 | |
| JPH0833718B2 (ja) | テレビジョン画面表示装置 | |
| JP2675789B2 (ja) | 出力制御装置 | |
| JP3003734B2 (ja) | 表示制御装置 | |
| JP2853749B2 (ja) | テレビジョン画面表示装置 | |
| JPH0612048A (ja) | 画面表示装置 | |
| JPH0348788A (ja) | レーダ表示装置 | |
| JPH0736430A (ja) | 色表示パレット制御回路 | |
| JPH10313413A (ja) | 画像処理装置及び画像処理方法 | |
| JPH10129041A (ja) | カラー印刷装置 | |
| JPS60159785A (ja) | 表示修飾制御方式 | |
| JPH02273826A (ja) | 多色出力装置 | |
| JPH05204375A (ja) | 表示制御方式 | |
| JPS6146988A (ja) | 表示機能拡張装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040310 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |