JP2853749B2 - テレビジョン画面表示装置 - Google Patents
テレビジョン画面表示装置Info
- Publication number
- JP2853749B2 JP2853749B2 JP2034443A JP3444390A JP2853749B2 JP 2853749 B2 JP2853749 B2 JP 2853749B2 JP 2034443 A JP2034443 A JP 2034443A JP 3444390 A JP3444390 A JP 3444390A JP 2853749 B2 JP2853749 B2 JP 2853749B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- control circuit
- output
- mask range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン画面表示装置に関するもの
である。
である。
第３図は従来用いられてきた回路構成のブロック図、
第４図はその回路構成によって得られるTV画面表示機能
を示す表示機能図である。
第４図はその回路構成によって得られるTV画面表示機能
を示す表示機能図である。
図において、（１）はカウンタ、（２）はデータバ
ス、（３）は垂直位置検出回路、（４）は発振回路、
（５）は水平位置検出回路、（６）はタイミング制御回
路、（７）はCRTRAM、（８）はCRTROM、（９）はシフト
レジスタ、（10）は色信号選択回路、（11）は２入力AN
D回路、（12）は画像信号出力回路を示す。
ス、（３）は垂直位置検出回路、（４）は発振回路、
（５）は水平位置検出回路、（６）はタイミング制御回
路、（７）はCRTRAM、（８）はCRTROM、（９）はシフト
レジスタ、（10）は色信号選択回路、（11）は２入力AN
D回路、（12）は画像信号出力回路を示す。
次に、１つの走査線領域を示す水平同期信号（以下、
HSYNC信号と称す）をｎビットアップカウンタ（１）に
送り、カウントアップに従って画面のすべての走査線領
域を表わすデータを作る。その後、前記ｎビットアップ
カウンタ（１）の出力データとCPU（図示せず）を介し
たデータバス（２）から送られる垂直位置検出データの
値を垂直位置検出回路（３）に送ることで、一走査線の
位置即ち画面の垂直位置が決まる。こうして、画面の垂
直位置が決まると、垂直位置検出回路（３）の出力デー
タをクロック信号を作り出す発振回路（４）に送って、
一走査線中のすべての水平位置を表わすクロック信号を
作り、このクロック信号とデータバス（２）を介したCP
Uの水平位置検出データを水平位置検出回路（５）に与
えることにより、画面の水平位置が決まる。このように
して画面の垂直位置・水平位置を決定させた後、垂直位
置検出回路（３）及び水平位置検出回路（５）の出力デ
ータを各々タイミング制御回路（６）に送ることで、以
下の回路即ち画面表示データメモリ（以下、CRTRAMと称
す）（７）・画面表示キャラクタメモリ（以下、CRTROM
と称す）（８）・シフトレジスタ（９）にデータを送る
タイミングを制御している。この後、画面に表示する文
字の種類・色の指定の記憶を行なうCRTRAM（７）に、前
記タイミング制御回路（６）で制御されたタイミングに
従って、データバス（２）を介したCPUから送られる文
字の種類・色の指定を意味したデータの値を書き込む。
次に、種類・色の指定した文字を画面のどのドットを使
って表示するのか、つまり文字構成に必要なドットの配
列パターンを記憶したCRTROM（８）に、タイミング制御
回路（６）でタイミングをはかりながら前記のCRTRAM
（７）の出力データを送ることで、このデータで指定さ
れたROM内容を読み出し、更にその出力データをタイミ
ング制御回路（６）でタイミングを制御しつつシフトレ
ジスタ（９）に一時記憶させ、この記憶したデータとCR
TRAM（７）より読み出した色信号選択回（10）の出力を
２入力AND回路（11）に入力し、その出力を画像信号出
力回路（12）に与えることにより画面表示を行なってい
た。表示文字を消去する場合は、CRTRAM（７）のデータ
を書きかえ、色信号選択回路（10）のデータをかえるこ
とにより第４図に示す如く一文字単位に瞬間的に行うこ
とができた。そして１回のフィールド走査に伴う画面の
表示が終ると、１フィールドを決める垂直同期信号（以
下Vsyncと略す）で新たな次の１フィールド走査分の画
面表示を行なっている。
HSYNC信号と称す）をｎビットアップカウンタ（１）に
送り、カウントアップに従って画面のすべての走査線領
域を表わすデータを作る。その後、前記ｎビットアップ
カウンタ（１）の出力データとCPU（図示せず）を介し
たデータバス（２）から送られる垂直位置検出データの
値を垂直位置検出回路（３）に送ることで、一走査線の
位置即ち画面の垂直位置が決まる。こうして、画面の垂
直位置が決まると、垂直位置検出回路（３）の出力デー
タをクロック信号を作り出す発振回路（４）に送って、
一走査線中のすべての水平位置を表わすクロック信号を
作り、このクロック信号とデータバス（２）を介したCP
Uの水平位置検出データを水平位置検出回路（５）に与
えることにより、画面の水平位置が決まる。このように
して画面の垂直位置・水平位置を決定させた後、垂直位
置検出回路（３）及び水平位置検出回路（５）の出力デ
ータを各々タイミング制御回路（６）に送ることで、以
下の回路即ち画面表示データメモリ（以下、CRTRAMと称
す）（７）・画面表示キャラクタメモリ（以下、CRTROM
と称す）（８）・シフトレジスタ（９）にデータを送る
タイミングを制御している。この後、画面に表示する文
字の種類・色の指定の記憶を行なうCRTRAM（７）に、前
記タイミング制御回路（６）で制御されたタイミングに
従って、データバス（２）を介したCPUから送られる文
字の種類・色の指定を意味したデータの値を書き込む。
次に、種類・色の指定した文字を画面のどのドットを使
って表示するのか、つまり文字構成に必要なドットの配
列パターンを記憶したCRTROM（８）に、タイミング制御
回路（６）でタイミングをはかりながら前記のCRTRAM
（７）の出力データを送ることで、このデータで指定さ
れたROM内容を読み出し、更にその出力データをタイミ
ング制御回路（６）でタイミングを制御しつつシフトレ
ジスタ（９）に一時記憶させ、この記憶したデータとCR
TRAM（７）より読み出した色信号選択回（10）の出力を
２入力AND回路（11）に入力し、その出力を画像信号出
力回路（12）に与えることにより画面表示を行なってい
た。表示文字を消去する場合は、CRTRAM（７）のデータ
を書きかえ、色信号選択回路（10）のデータをかえるこ
とにより第４図に示す如く一文字単位に瞬間的に行うこ
とができた。そして１回のフィールド走査に伴う画面の
表示が終ると、１フィールドを決める垂直同期信号（以
下Vsyncと略す）で新たな次の１フィールド走査分の画
面表示を行なっている。
TV画面表示による情報伝達の機能化が進むにつれて、
第３図に示したように、従来の回路構成では、TV画面上
で文字を消去する場合、一文字単位に瞬間的に行なって
いた。これでは、表示形態の多様性視覚への印象に乏し
い欠点があった。
第３図に示したように、従来の回路構成では、TV画面上
で文字を消去する場合、一文字単位に瞬間的に行なって
いた。これでは、表示形態の多様性視覚への印象に乏し
い欠点があった。
この発明は上記のような従来のものの問題点を解消す
る為になされたもので、TV画面上に表示できる多行列文
字群の消去を１走査線単位に行うことを目的とする。
る為になされたもので、TV画面上に表示できる多行列文
字群の消去を１走査線単位に行うことを目的とする。
この発明に係るTV画面表示装置は文字発生回路に並列
的に付加させたデータバスを介したCPUのデータを入力
するｎビットレジスタと、このｎビットレジスタの値と
Hsyncをカウントソースとするカウンタのカウント値を
比較する比較回路と、この比較回路の出力に応じてマス
ク範囲を制御するマスク範囲制御回路と、このマスク範
囲制御回路の出力の極性をかえる極性切換回路を設けた
ものである。
的に付加させたデータバスを介したCPUのデータを入力
するｎビットレジスタと、このｎビットレジスタの値と
Hsyncをカウントソースとするカウンタのカウント値を
比較する比較回路と、この比較回路の出力に応じてマス
ク範囲を制御するマスク範囲制御回路と、このマスク範
囲制御回路の出力の極性をかえる極性切換回路を設けた
ものである。
この発明における回路構成は、多行列文字群の消去を
１走査線単位に行う。
１走査線単位に行う。
以下、この発明の一実施例を図に従って説明する。第
１図はこの発明に必要な回路構成のブロック図、第２図
はその回路構成によって得られるTV画面表示機能を示す
表示機能図である。
１図はこの発明に必要な回路構成のブロック図、第２図
はその回路構成によって得られるTV画面表示機能を示す
表示機能図である。
第１図について、この回路構成は従来の文字発生回路
に並列的にｎビットレジスタ（13）・極性切換回路（1
6）・比較回路（14）・マスク範囲制御回路（15）を付
加させて構成されたものである。そこで、その回路構成
について詳しく説明する。まず、第１図で、ｎビットア
ップカウンタ（１）はHSYNC信号とVSYNC信号を入力し、
その処理データを従来の回路構成の一つである垂直位置
検出回路（３）と比較回路（14）に出力する。ｎビット
レジスタ（13）はCPUを介したデータバス（２）で送ら
れたデータを入力する。比較回路（14）は前記ｎビット
カウンタ（１）とｎビットレジスタ（13）の出力データ
を入力し、その処理データをマスク範囲制御回路（15）
に出力する。マスク範囲制御回路（15）はその処理デー
タを極性切換回路（16）に出力する。３入力AND回路（1
1）は従来の回路構成の一つであるシフトレジスタ
（９）と極性切換回路（16）の出力データを入力し、そ
の処理データを画像信号出力回路（12）より出力させる
ことによって、今回の発明による画面表示機能を得てい
る。ここで、従来の回路構成とは、第３図に示した点線
内で構成された文字発生回路（17）のことで、垂直位置
検出回路（３）・タイミング制御回路（６）・CRTRAM
（７）・CRTROM（８）・シフトレジスタ（９）を用い
て、この図の矢印の通りデータが動くように回路構成が
なされている。
に並列的にｎビットレジスタ（13）・極性切換回路（1
6）・比較回路（14）・マスク範囲制御回路（15）を付
加させて構成されたものである。そこで、その回路構成
について詳しく説明する。まず、第１図で、ｎビットア
ップカウンタ（１）はHSYNC信号とVSYNC信号を入力し、
その処理データを従来の回路構成の一つである垂直位置
検出回路（３）と比較回路（14）に出力する。ｎビット
レジスタ（13）はCPUを介したデータバス（２）で送ら
れたデータを入力する。比較回路（14）は前記ｎビット
カウンタ（１）とｎビットレジスタ（13）の出力データ
を入力し、その処理データをマスク範囲制御回路（15）
に出力する。マスク範囲制御回路（15）はその処理デー
タを極性切換回路（16）に出力する。３入力AND回路（1
1）は従来の回路構成の一つであるシフトレジスタ
（９）と極性切換回路（16）の出力データを入力し、そ
の処理データを画像信号出力回路（12）より出力させる
ことによって、今回の発明による画面表示機能を得てい
る。ここで、従来の回路構成とは、第３図に示した点線
内で構成された文字発生回路（17）のことで、垂直位置
検出回路（３）・タイミング制御回路（６）・CRTRAM
（７）・CRTROM（８）・シフトレジスタ（９）を用い
て、この図の矢印の通りデータが動くように回路構成が
なされている。
次に動作について説明する。まず、画面のすべての走
査線領域即ちすべての垂直位置を表わすことのできるデ
ータを作るために、HSYNC信号をｎビットアップカウン
タ（１）に送る。その後、前記ｎビットアップカウンタ
（１）の出力データを従来用いられてきた文字発生回路
（17）に与えると同時に並行して、この発明の一実施例
に必要な回路にも与える。そこで、この発明の一実施例
に必要な回路の動作を詳しくみてみると、まず、データ
バス（２）を介したCPU（図示せず）よりマスク範囲の
境界を設定するデータをｎビットレジスタ（13）に格納
する。この後、ｎビットレジスタ（13）に格納したデー
タと前記ｎビットアップカウンタ（１）で得られたデー
タを比較回路（14）に送ることで、画面のすべての走査
線を使ってマスク範囲の境界を指定する為の比較制御を
行ない、その出力をマスク範囲制御回路（15）に与える
ことにより、マスク範囲の境界より上側の走査線領域で
はHighレベルの信号が、また境界より下側の走査線領域
ではLowレベルの信号が出力されるように処理を行う。
この出力を極性切換回路（16）に入力し、この出力と、
色信号選択回路（10）の出力と、文字のドットパターン
が記憶されたシフトレジスタ（９）の値を３入力AND回
路（11）に入力し、その出力を画像信号出力回路に送る
ことによって、第２図のように１走査線単位に表示文字
を消去（マスク）することが可能となる。
査線領域即ちすべての垂直位置を表わすことのできるデ
ータを作るために、HSYNC信号をｎビットアップカウン
タ（１）に送る。その後、前記ｎビットアップカウンタ
（１）の出力データを従来用いられてきた文字発生回路
（17）に与えると同時に並行して、この発明の一実施例
に必要な回路にも与える。そこで、この発明の一実施例
に必要な回路の動作を詳しくみてみると、まず、データ
バス（２）を介したCPU（図示せず）よりマスク範囲の
境界を設定するデータをｎビットレジスタ（13）に格納
する。この後、ｎビットレジスタ（13）に格納したデー
タと前記ｎビットアップカウンタ（１）で得られたデー
タを比較回路（14）に送ることで、画面のすべての走査
線を使ってマスク範囲の境界を指定する為の比較制御を
行ない、その出力をマスク範囲制御回路（15）に与える
ことにより、マスク範囲の境界より上側の走査線領域で
はHighレベルの信号が、また境界より下側の走査線領域
ではLowレベルの信号が出力されるように処理を行う。
この出力を極性切換回路（16）に入力し、この出力と、
色信号選択回路（10）の出力と、文字のドットパターン
が記憶されたシフトレジスタ（９）の値を３入力AND回
路（11）に入力し、その出力を画像信号出力回路に送る
ことによって、第２図のように１走査線単位に表示文字
を消去（マスク）することが可能となる。
また、Vsyncの周期でｎビットレジスタ（13）の値を
ソフトウエアによってインクリメントさせることによっ
て時間とともにマスク範囲を動かして表示文字をなめら
かに消してゆくことが可能となる。
ソフトウエアによってインクリメントさせることによっ
て時間とともにマスク範囲を動かして表示文字をなめら
かに消してゆくことが可能となる。
また、マスク範囲は一定にしておいてVsyncの周期で
文字表示位置をソフトウエアによって変化させることに
よって時間とともに表示文字が動いて消えてゆくような
表示方法も可能である。
文字表示位置をソフトウエアによって変化させることに
よって時間とともに表示文字が動いて消えてゆくような
表示方法も可能である。
以上のように、この発明によれば、データバスを介し
たCPUよりマスク範囲の境界を設定するデータを垂直同
期信号の周期でソフトウェアにより動かしたデータを入
力し格納するｎビットレジスタと、そのｎビットレジス
タの値とｎビットアップカウンタの値とを比較する比較
回路と、この比較回路の出力に応じて画像信号のうちマ
スク範囲の境界に対する片面をマスク処理するように制
御するマスク範囲制御回路と、シフトレジスタの出力に
応じて色信号を出力すると共に、マスク範囲制御回路の
出力データを極性切換回路を介して入力し、マスク範囲
制御回路によって制御されたマスク範囲に応じてマスク
処理する画像信号出力回路とを備えるように構成したの
で、マスク範囲制御回路は、比較回路の出力に応じて画
像信号のうちマスク範囲の境界に対する片面をマスク処
理するように制御するので、マスク範囲の境界に対する
片面をいきなりマスク処理することができる。また、ｎ
ビットレジスタは、データバスを介したCPUよりマスク
範囲の境界を設定するデータを垂直同期信号の周期でソ
フトウェアにより動かしたデータを入力し格納するの
で、ソフトウェアにより容易にマスク処理したいマスク
範囲を調整することができると共に、マスク範囲を垂直
同期信号の周期で滑らかに動かすことができる効果があ
る。
たCPUよりマスク範囲の境界を設定するデータを垂直同
期信号の周期でソフトウェアにより動かしたデータを入
力し格納するｎビットレジスタと、そのｎビットレジス
タの値とｎビットアップカウンタの値とを比較する比較
回路と、この比較回路の出力に応じて画像信号のうちマ
スク範囲の境界に対する片面をマスク処理するように制
御するマスク範囲制御回路と、シフトレジスタの出力に
応じて色信号を出力すると共に、マスク範囲制御回路の
出力データを極性切換回路を介して入力し、マスク範囲
制御回路によって制御されたマスク範囲に応じてマスク
処理する画像信号出力回路とを備えるように構成したの
で、マスク範囲制御回路は、比較回路の出力に応じて画
像信号のうちマスク範囲の境界に対する片面をマスク処
理するように制御するので、マスク範囲の境界に対する
片面をいきなりマスク処理することができる。また、ｎ
ビットレジスタは、データバスを介したCPUよりマスク
範囲の境界を設定するデータを垂直同期信号の周期でソ
フトウェアにより動かしたデータを入力し格納するの
で、ソフトウェアにより容易にマスク処理したいマスク
範囲を調整することができると共に、マスク範囲を垂直
同期信号の周期で滑らかに動かすことができる効果があ
る。
第１図はこの発明に必要な回路構成を示すブロック図、
第２図はその回路構成によって得られるTV画面表示機能
を示す表示機能図、第３図は従来用いられてきた回路構
成を示すブロック図、第４図はその回路構成によって得
られるTV画面表示機能を示す表示機能図である。 図において、（１）はカウンタ、（２）はデータバス、
（３）は垂直位置検出回路、（４）は発振回路、（５）
は水平位置検出回路、（６）はタイミング制御回路、
（７）はCRTRAM、（８）はCRTROM、（９）はシフトレジ
スタ、（13）はｎビットレジスタ、（14）は比較回路、
（15）はマスク範囲制御回路、（16）は極性切換回路で
ある。 なお、図中、同一符号は同一、または相当部分を示す。
第２図はその回路構成によって得られるTV画面表示機能
を示す表示機能図、第３図は従来用いられてきた回路構
成を示すブロック図、第４図はその回路構成によって得
られるTV画面表示機能を示す表示機能図である。 図において、（１）はカウンタ、（２）はデータバス、
（３）は垂直位置検出回路、（４）は発振回路、（５）
は水平位置検出回路、（６）はタイミング制御回路、
（７）はCRTRAM、（８）はCRTROM、（９）はシフトレジ
スタ、（13）はｎビットレジスタ、（14）は比較回路、
（15）はマスク範囲制御回路、（16）は極性切換回路で
ある。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【請求項１】データバスを介したCPUのデータと水平同
期信号及び垂直同期信号で制御されたｎビットアップカ
ウンタの処理データとを入力する垂直位置検出回路と、
この垂直位置検出回路の処理データを入力する発振回路
と、この発振回路で発生したクロック信号と前記垂直位
置検出回路の出力データを入力するタイミング制御回路
と、このタイミング制御回路で制御されたタイミングと
前記CPUを介したデータバスのデータを入力する画面表
示データメモリと、この画面表示データメモリの処理デ
ータと前記タイミング制御回路の出力データとを入力す
る画面表示キャラクタメモリと、この画面表示キャラク
タメモリの内容と前記タイミング制御回路の出力データ
とを入力するシフトレジスタと、前記データバスを介し
たCPUよりマスク範囲の境界を設定するデータを垂直同
期信号の周期でソフトウェアにより動かしたデータを入
力し格納するｎビットレジスタと、そのｎビットレジス
タの値と前記ｎビットアップカウンタの値とを比較する
比較回路と、この比較回路の出力に応じて画像信号のう
ちマスク範囲の境界に対する片面をマスク処理するよう
に制御するマスク範囲制御回路と、前記シフトレジスタ
の出力に応じて色信号を出力すると共に、前記マスク範
囲制御回路の出力データを極性切換回路を介して入力
し、前記マスク範囲制御回路によって制御されたマスク
範囲に応じてマスク処理する画像信号出力回路とを備え
たテレビジョン画面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034443A JP2853749B2 (ja) | 1990-02-14 | 1990-02-14 | テレビジョン画面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034443A JP2853749B2 (ja) | 1990-02-14 | 1990-02-14 | テレビジョン画面表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03237488A JPH03237488A (ja) | 1991-10-23 |
| JP2853749B2 true JP2853749B2 (ja) | 1999-02-03 |
Family
ID=12414385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2034443A Expired - Lifetime JP2853749B2 (ja) | 1990-02-14 | 1990-02-14 | テレビジョン画面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853749B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01280790A (ja) * | 1988-05-07 | 1989-11-10 | Mitsubishi Electric Corp | テレビジョンの画面表示装置 |
-
1990
- 1990-02-14 JP JP2034443A patent/JP2853749B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03237488A (ja) | 1991-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419661A (en) | Dual cathode-ray tube display system for text editing | |
| KR100263580B1 (ko) | 그래픽 화상 표시 장치 및 방법 | |
| JP2579362B2 (ja) | 画面表示装置 | |
| JP2853749B2 (ja) | テレビジョン画面表示装置 | |
| EP0454065A2 (en) | Cursor generating apparatus | |
| JPH0833718B2 (ja) | テレビジョン画面表示装置 | |
| US5339094A (en) | VDU line marker | |
| JPH04249292A (ja) | 画像表示方式及び装置 | |
| JP3354725B2 (ja) | 表示装置 | |
| JPH08129356A (ja) | 表示装置 | |
| JPS62239672A (ja) | 表示方法 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JPS60144789A (ja) | 文字図形表示制御装置 | |
| JPH0213996A (ja) | 部分拡大画像表示装置 | |
| EP0371064B1 (en) | Line marker for a visual display unit | |
| JP3647556B2 (ja) | カーソル検出装置 | |
| JPH0348788A (ja) | レーダ表示装置 | |
| JPH11161255A (ja) | 画像表示装置 | |
| JP2000098996A (ja) | 画像表示装置 | |
| JPH05192334A (ja) | 超音波診断装置 | |
| JPH03137571A (ja) | 波形測定装置 | |
| JPH03132792A (ja) | ポインタ表示回路 | |
| JPS62184577A (ja) | 表示制御回路 | |
| JPH0350596A (ja) | 画像データの表示制御装置 | |
| JPH0683292A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |