JP6969295B2 - 情報処理装置及び画像処理システム - Google Patents

Description

本発明は、情報処理装置及び画像処理システムに関する。

一度に処理可能な色信号の数が等しい２つの処理手段を直接接続し、各色信号に対する処理を２つの処理手段を用いて時系列に実行する仕組みがある。

特開２０１２−９８８８４号公報

後段側の処理手段が一度に処理できる色信号の数が前段側の処理手段に比べて少ない場合、これら２つの処理手段を直接接続してデータを転送することはできない。
この場合、共通の信号線路（例えば内部バス）に接続されている記憶装置（例えばクロックの立ち上がりと立ち下がりの両方を使用してデータを転送するＤＤＲ ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory））を通じて２つの処理手段の間におけるデータ転送を実現する手法が採用される。
ところが、この手法では記憶装置に対する読み書きがボトルネックになる。

本発明は、直列に接続される２つの処理手段のうち後段側の処理手段で一度に処理できる色信号の数が前段側の処理手段で一度に処理できる色信号の数より少ない場合でも、後段側の処理手段における処理動作に待ち時間が発生しないようにすることを目的とする。

請求項１に記載の発明は、一度に複数の色信号を処理して並列に出力する第１の処理手段と、前記第１の処理手段から並列に出力される前記複数の色信号を一時的に記憶する記憶手段と、前記記憶手段から一度に処理可能な数ずつ順番に前記複数の色信号を読み出して処理する、前記第１の処理手段よりも一度に処理可能な色信号の数が少ない第２の処理手段とを有し、前記記憶手段への書き込み速度よりも当該記憶手段からの読出し速度が速い情報処理装置である。
請求項２に記載の発明は、前記書き込み速度に対する前記読出し速度の比は、前記第２の処理手段が一度に処理可能な色信号の数に対する前記第１の処理手段が一度に処理可能な色信号の数の比に基づいて設定される、請求項１に記載の情報処理装置である。
請求項３に記載の発明は、複数の前記第２の処理手段はそれぞれ制御手段を有し、前記制御手段はそれぞれ、前記記憶手段への前記色信号の書き込みの完了が前記第１の処理手段から通知されると、当該色信号の当該記憶手段からの読み出しを開始させる、請求項１に記載の情報処理装置である。
請求項４に記載の発明は、前記第１の処理手段よりも前記第２の処理手段における処理速度が速い、請求項１に記載の情報処理装置である。
請求項５に記載の発明は、前記第１の処理手段における処理速度に対する前記第２の処理手段における処理速度の比は、当該第２の処理手段が一度に処理可能な色信号の数に対する当該第１の処理手段が一度に処理可能な色信号の数の比に基づいて設定される、請求項４に記載の情報処理装置である。
請求項６に記載の発明は、前記色信号は画像データである、請求項１に記載の情報処理装置である。
請求項７に記載の発明は、前記画像データは印刷データである、請求項６に記載の情報処理装置である。
請求項８に記載の発明は、前記第１の処理手段と前記記憶手段は、前記第１の処理手段が前記色信号の入力に使用するバスとは異なる第１のバスを介して接続され、前記記憶手段と前記第２の処理手段は、前記第２の処理手段が処理後の前記色信号の出力に使用するバスとは異なる第２のバスを介して接続される、請求項１に記載の情報処理装置である。
請求項９に記載の発明は、前記第１の処理手段は、処理単位とする前記複数の色信号の前記記憶手段からの読み出し完了が前記第２の処理手段から通知があった場合に、次の処理単位である当該複数の色信号の当該記憶手段への書き込みを開始し、前記第２の処理手段は、処理単位とする前記複数の色信号の前記記憶手段への書き込みの完了が前記第１の処理手段から通知があった場合に、次の処理単位である当該複数の色信号の当該記憶手段からの読み出しを開始する、請求項１に記載の情報処理装置である。
請求項１０に記載の発明は、前記読み出しの完了及び前記書き込みの完了は、前記複数の色信号毎に通知される、請求項９に記載の情報処理装置である。
請求項１１に記載の発明は、前記第１の処理手段、前記記憶手段及び前記第２の処理手段は、１つの半導体基板上に形成されている、請求項１に記載の情報処理装置である。
請求項１２に記載の発明は、バスに接続された第１の記憶手段と、前記第１の記憶手段から前記バスを介して読み出された複数の色信号を一度に処理して並列に出力する第１の処理手段と、前記第１の処理手段から並列に出力される前記複数の色信号を一時的に記憶する、前記バスには接続されていない第２の記憶手段と、前記第２の記憶手段から一度に処理可能な数ずつ順番に前記複数の色信号を読み出して処理し、前記バスを介して前記第１の記憶手段に記憶する、前記第１の処理手段よりも一度に処理可能な色信号の数が少ない第２の処理手段と、前記バスを介して前記第１の記憶手段から読み出された前記複数の色信号に対応する画像信号を出力する出力手段とを有する画像処理システムである。

請求項１記載の発明によれば、直列に接続される２つの処理手段のうち後段側の第２の処理手段で一度に処理できる色信号の数が前段側の第１の処理手段で一度に処理できる色信号の数より少ない場合でも、第２の処理手段における処理動作に待ち時間が発生しないようにできる。
請求項２記載の発明によれば、後段側の第２の処理手段における処理動作に待ち時間が発生しないようにできる。
請求項３記載の発明によれば、後段側の第２の処理手段における処理動作に待ち時間が発生しないようにできる。
請求項４記載の発明によれば後段側の第２の処理手段における処理動作に待ち時間が発生しないようにできる。
請求項５記載の発明によれば、後段側の第２の処理手段における処理動作に待ち時間が発生しないようにできる。
請求項６記載の発明によれば、データ量が大きい画像データの処理動作を高速化できる。
請求項７記載の発明によれば、データ量が大きい印刷データの処理動作を高速化できる。
請求項８記載の発明によれば、情報処理装置全体での処理動作を高速化できる。
請求項９記載の発明によれば、情報処理装置全体での処理動作を高速化できる。
請求項１０記載の発明によれば、色信号毎に処理動作の待ち時間を少なくできる。
請求項１１記載の発明によれば、直列に接続される２つの処理手段のうち後段側の第２の処理手段で一度に処理できる色信号の数が前段側の第１の処理手段で一度に処理できる色信号の数より少ない場合でも、後段側の第２の処理手段における処理動作に待ち時間が発生しないようにできる。
請求項１２記載の発明によれば、直列に接続される２つの処理手段のうち後段側の第２の処理手段で一度に処理できる色信号の数が前段側の第１の処理手段で一度に処理できる色信号の数より少ない場合でも、後段側の第２の処理手段における処理動作に待ち時間が発生しないようにできる。

実施の形態１に係る画像形成装置の外観例を示す図である。 実施の形態１に係る画像形成装置の内部構造例を示す図である。 制御装置と他の構成部との接続関係を説明する図である。 実施の形態１における画像処理部の一部分を構成する部分回路の構造例を説明する図である。 実施の形態１における第１の回路部の処理動作と第２の回路部の処理動作の一例を説明するタイムシーケンス図である。（Ａ）は第１の回路部（モジュールＡ）の処理動作を示し、（Ｂ）は第２の回路部（モジュールＢ−０）の処理動作を示し、（Ｃ）は第２の回路部（モジュールＢ−１）の処理動作を示す。 第１の回路部の出力側に設けられるＤＭＡＣの機能構成の一例を説明する図である。 第２の回路部の入力側に設けられるＤＭＡＣの機能構成の一例を説明する図である。 書き込み（ＷＲ）カウンタと読み出し（ＲＤ）カウンタで実行される動作を説明するフローチャートである。 第１の回路部の出力段を構成する４つのＤＭＡＣが個別に実行する処理動作の一例を説明するフローチャートである。 第２の回路部の入力段を構成する４つのＤＭＡＣが個別に実行する処理動作の一例を説明するフローチャートである。 実施の形態１における処理動作の進行と各色信号に対応するカウント値の変化を説明するタイムシーケンス図の一例である。（Ａ）はモジュールＡによる印刷データの出力タイミングを説明し、（Ｂ）はシアン（Ｃ）に対応するカウント値の変化を示し、（Ｃ）はマゼンタ（Ｍ）に対応するカウント値の変化を示し、（Ｄ）はイエロー（Ｙ）に対応するカウント値の変化を示し、（Ｅ）はブラック（Ｋ）に対応するカウント値の変化を示す。また、（Ｆ）はモジュールＡの処理動作を示し、（Ｇ）はモジュールＢ−０の処理動作を示し、（Ｈ）はモジュールＢ−１の処理動作を示す。 時刻Ｔ１、Ｔ２及びＴ３におけるバッファ回路の使用状況を説明する図である。（Ａ）はシアン（Ｃ）に対応するバッファ回路の使用状況を示し、（Ｂ）はマゼンタ（Ｍ）に対応するバッファ回路の使用状況を示し、（Ｃ）はイエロー（Ｙ）に対応するバッファ回路の使用状況を示し、（Ｄ）はブラック（Ｋ）に対応するバッファ回路の使用状況を示す。 時刻Ｔ４、Ｔ５及びＴ６におけるバッファ回路の使用状況を説明する図である。（Ａ）はシアン（Ｃ）に対応するバッファ回路の使用状況を示し、（Ｂ）はマゼンタ（Ｍ）に対応するバッファ回路の使用状況を示し、（Ｃ）はイエロー（Ｙ）に対応するバッファ回路の使用状況を示し、（Ｄ）はブラック（Ｋ）に対応するバッファ回路の使用状況を示す。 実施の形態２における画像処理部の一部分を構成する部分回路の構造例を説明する図である。 実施の形態２における第１の回路部の処理動作と第２の回路部の処理動作の一例を説明するタイムシーケンス図である。（Ａ）は第１の回路部（モジュールＡ）の処理動作を示し、（Ｂ）は第２の回路部（モジュールＢ）の処理動作を示す。 実施の形態２における処理動作の進行と各色信号に対応するカウント値の変化を説明するタイムシーケンス図の一例である。（Ａ）はモジュールＡによる印刷データの出力タイミングを説明し、（Ｂ）はシアン（Ｃ）に対応するカウント値の変化を示し、（Ｃ）はマゼンタ（Ｍ）に対応するカウント値の変化を示し、（Ｄ）はイエロー（Ｙ）に対応するカウント値の変化を示し、（Ｅ）はブラック（Ｋ）に対応するカウント値を示す。また、（Ｆ）はモジュールＡの処理動作を示し、（Ｇ）はモジュールＢの処理動作を示す。 時刻Ｔ１、Ｔ２及びＴ３におけるバッファ回路の使用状況を説明する図である。（Ａ）はシアン（Ｃ）に対応するバッファ回路の使用状況を示し、（Ｂ）はマゼンタ（Ｍ）に対応するバッファ回路の使用状況を示し、（Ｃ）はイエロー（Ｙ）に対応するバッファ回路の使用状況を示し、（Ｄ）はブラック（Ｋ）に対応するバッファ回路の使用状況を示す。 時刻Ｔ４及びＴ５におけるバッファ回路の使用状況を説明する図である。（Ａ）はシアン（Ｃ）に対応するバッファ回路の使用状況を示し、（Ｂ）はマゼンタ（Ｍ）に対応するバッファ回路の使用状況を示し、（Ｃ）はイエロー（Ｙ）に対応するバッファ回路の使用状況を示し、（Ｄ）はブラック（Ｋ）に対応するバッファ回路の使用状況を示す。 モジュールＢの処理結果を処理するモジュール部（モジュールＣ）による処理動作を説明する図である。

以下、添付図面を参照して、実施の形態について詳細に説明する。

＜実施の形態１＞
ここでは、画像形成装置を例に説明する。実施の形態１で説明する画像形成装置は、記録材（以下「用紙」と記す場合もある。）に画像を形成する装置であり、コピー機能、スキャナ機能、ファックス送受信機能、印刷機能などを備えている。
もっとも、これら全ての機能を有する画像処理装置である必要はなく、いずれか１つの機能に特化した装置、例えば複写機、スキャナ（３次元スキャナを含む。）、ファックス送受信機、プリンタ（３次元プリンタを含む。）でもよい。

＜画像形成装置の概略構成＞
図１は、実施の形態１に係る画像形成装置１の外観例を示す図である。図２は、実施の形態１に係る画像形成装置１の内部構造例を示す図である。
画像形成装置１は、原稿の画像を読み取る画像読取装置１００と、用紙上に画像を記録する画像記録装置２００と、を備えている。
また、画像形成装置１は、ユーザによる操作の受付やユーザに対する各種の情報の提示に使用するユーザインタフェース（ＵＩ）３００を備えている。さらに、画像形成装置１は、画像形成装置１の全体動作を制御する制御装置４００を備えている。
ここでの画像形成装置１は画像処理システムの一例である。また、制御装置４００は情報処理装置の一例である。

画像読取装置１００は、装置の本体部分を構成する画像記録装置２００の上に取り付けられている。画像読取装置１００は、原稿に形成されている画像を光学的に読み取る画像読取部１１０と、画像読取部１１０に原稿を搬送する原稿搬送部１２０とを備えている。原稿搬送部１２０は、原稿を収容する原稿収容部１２１と、原稿収容部１２１から引き出された原稿が排出される原稿排出部１２２とを有し、不図示の搬送機構を使用して原稿収容部１２１から原稿排出部１２２に原稿を搬送する。ここでの原稿搬送部１２０は、原稿自動送り装置（ＡＤＦ：Auto Document Feeder）とも呼ばれる。なお、原稿に対して読取光学系を相対的に移動させる方式により、原稿の画像を読み取ることもできる。

画像記録装置２００は、用紙の表面に画像を形成する機構部と用紙を搬送する機構部などを含んでいる。
画像記録装置２００は、用紙トレイ２５０から引き出された用紙Ｐに画像を形成する画像形成部２１０と、画像形成部２１０に対して用紙Ｐを供給する用紙供給部２２０と、画像形成部２１０によって画像が形成された用紙Ｐを排出する用紙排出部２３０と、画像形成部２１０から出力される用紙Ｐの表裏を反転させ、画像形成部２１０に向けて再度搬送する反転搬送部２４０とを備えている。
画像形成部２１０には、用紙Ｐの搬送経路に沿ってイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の各色に対応する記録ユニットが配置されている。

個々の記録ユニットは、感光体ドラムと、感光体ドラムの表面を帯電する帯電器と、帯電後の感光体ドラムにレーザ光を照射して画像を描画する露光部と、描画された画像をトナー像として現像する現像器と、トナー像を転写ベルトに転写する転写部とを含む。転写ベルトに転写された各色に対応するトナー像は最終的に用紙Ｐの表面に転写され、定着ユニットにより定着される。ここでの色の種類及び色の組み合わせは一例である。
画像記録装置２００の下部には、用紙Ｐを収容するための用紙トレイ２５０が配置されている。また、画像記録装置２００の上部には、画像が形成された用紙Ｐを排出するための排出トレイ２６０が複数設けられている。

ユーザインタフェース３００は、その操作面が画像形成装置１を操作するユーザと対面するように、画像読取装置１００の手前側に配置されている。
ユーザインタフェース３００は、ユーザからの指示を受け付ける操作部とユーザに対して情報を提供する表示部とを有している。操作部は、例えばハードウェアキーやソフトウェアキーに対する操作を検知する機能などを有している。表示部は、操作用の画面としてソフトウェアキー等を表示する。

制御装置４００は、画像記録装置２００の筐体内部に設けられている。
図３は、制御装置４００と他の構成部との接続関係を説明する図である。
制御装置４００は、ＣＰＵ（Central Processing Unit）４１１と、ファームウェアやＢＩＯＳ（Basic Input/Output System）等が記憶されたＲＯＭ（Read Only Memory）４１２と、ＣＰＵ４１１のワークエリアとして用いられるＤＤＲ ＳＤＲＡＭ４１３とを有しており、これらは一般的なコンピュータを構成する。
以下では、ＤＤＲ ＳＤＲＡＭ４１３をＲＡＭ４１３という。なお、ＲＡＭ４１３は第１の記憶手段の一例である。
ＣＰＵ４１１は、ファームウェアの実行を通じてデータ処理部としても機能する。

制御装置４００は、画像の形成に必要とされる各種の処理（例えば色補正や階調補正など）を実行する画像処理部４１４を有している。画像処理部４１４は、ＲＡＭ４１３を使用して画像処理を実行する。
画像処理部４１４が実行する画像処理には、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の４色に対応する印刷データの全てを並列に処理する回路部と、当該回路部から出力される印刷データを単色ずつ順番に処理する回路部とが含まれている。本実施の形態では、これらの回路部を含む画像処理部４１４の一部分を部分回路４１４Ａという。

制御装置４００には、外部の装置とのデータの受け渡しに使用されるインターフェース（Ｉ／Ｆ）が設けられている。例えば外部の端末との通信に使用される通信インターフェース（通信Ｉ／Ｆ）４１５、表示部３１０に画像データを出力する表示部インターフェース（表示部Ｉ／Ｆ）４１６、操作部３２０から受け付けた操作に関するデータを入力する操作部インタフェース（操作部Ｉ／Ｆ）４１７、画像読取部１１０から画像データを入力する読取部インタフェース（読取部Ｉ／Ｆ）４１８、画像形成部２１０に画像データを出力する形成部インタフェース（形成部Ｉ／Ｆ）４１９、用紙搬送部２７０を駆動するデータを出力する搬送部インタフェース（搬送部Ｉ／Ｆ）４２０等が設けられている。
なお、制御装置４００には、不揮発性の記憶装置の一例であるＨＤＤ（ハードディスク装置）も設けられている。
ＣＰＵ４１１と各部は、バス４２１を通じて接続されている。ここでのバス４２１はブリッジを介して複数のバスが接続された構成でもよい。
表示部３１０と画像形成部２１０は、それぞれ出力手段の一例である。

＜画像処理部の部分構成＞
図４は、実施の形態１における画像処理部４１４（図３参照）の一部分を構成する部分回路４１４Ａの構造例を説明する図である。
本実施の形態における部分回路４１４Ａは、４色分の印刷データを並列に処理する第１の回路部４３０と、第１の回路部４３０から出力される印刷データを色別に順番に処理する２つの第２の回路部４４０Ａ及び４４０Ｂと、印刷データを２ライン分蓄積可能な４つのバッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ及び４５０Ｋと、バッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ及び４５０Ｋへの１ライン分の印刷データの書き込み完了の通知（ＷＲ完了通知）に用いられる第１の信号線４６０Ｃ、４６０Ｍ、４６０Ｙ及び４６０Ｋと、バッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ及び４５０Ｋからの１ライン分の印刷データの読出し完了の通知（ＲＤ完了通知）に用いられる第２の信号線４７０Ｃ、４７０Ｍ、４７０Ｙ及び４７０Ｋと、を有している。

本実施の形態におけるラインは、第１の回路部４３０及び第２の回路部４４０Ａ及び４４０Ｂが処理単位とする印刷データのサイズをいう。第１の回路部４３０から第２の回路部４４０Ａ及び４４０Ｂへの印刷データの転送はライン単位で実行される。
以下では、第２の回路部４４０Ａ及び４４０Ｂを総称する場合、第２の回路部４４０という。
バッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ及び４５０Ｋを総称する場合、バッファ回路４５０という。
第１の信号線４６０Ｃ、４６０Ｍ、４６０Ｙ及び４６０Ｋを総称する場合、第１の信号線４６０といい、第２の信号線４７０Ｃ、４７０Ｍ、４７０Ｙ及び４７０Ｋを総称する場合、第２の信号線４７０という。

第１の回路部４３０は第１の処理手段の一例であり、第２の回路部４４０Ａ及び４００Ｂは第２の処理手段の一例である。
バッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ及び４５０Ｋは記憶手段の一例であると共に第２の記憶手段の一例でもある。
印刷データは画像データの一例である。
画像データは画像信号の一例である。
各色に対応する印刷データや画像データは色信号の一例である。

本実施の形態の場合、部分回路４１４Ａ（第１の回路部４３０と、第２の回路部４４０と、バッファ回路４５０）とバス４２１は１つの半導体基板上に形成されている。なお、部分回路４１４Ａを含む画像処理部４１４とバス４２１が１つの半導体基板上に形成されていてもよい。
また、１つの半導体基板上には他の回路要素（例えばＣＰＵ４１１、ＲＯＭ４１２、ＲＡＭ４１３、各種のインターフェース）も含めることができる。１つの半導体基板上に形成する回路要素の組み合わせは任意である。
本実施の形態では、第１の回路部４３０をモジュールＡと呼ぶことがあり、第２の回路部４４０をモジュールＢと呼ぶことがある。
モジュールＢと総称する２つのモジュールを区別する場合、第２の回路部４４０ＡをモジュールＢ−０とよび、第２の回路部４４０ＢをモジュールＢ−１と呼ぶ。
モジュールＢ−０は、シアン（Ｃ）とマゼンタ（Ｍ）の２色の処理を分担し、モジュールＢ−１は、イエロー（Ｙ）とブラック（Ｋ）の２色の処理を分担する。

本実施の形態の場合、バッファ回路４５０Ｋは、２ライン分の記憶領域を有する環状バッファ（リングバッファともいう）で構成される。
前述したように、１ラインは、第１の回路部４３０と第２の回路部４４０の間で転送される印刷データの単位に当たる。
本実施の形態の場合、バッファ回路４５０への書き込み動作とバッファ回路４５０からの読み出し動作を並行して実行できるように、バッファ回路４５０には２ライン分の記憶領域が用意されている。
なお、バッファ回路４５０の記憶容量は３ライン以上でもよい。本実施の形態では、印刷データの転送をライン単位で管理するため、バッファ回路４５０の記憶容量はラインの整数倍に設定される。

第１の回路部４３０と第２の回路部４４０で実行される処理の内容は、画像処理部４１４で実行される処理のうち分担する処理に応じて定まる。
第１の回路部４３０は、ＲＡＭ４１３から４色分の印刷データをバス４２１経由で読み込み、予め定めた処理を実行した後、４色分の印刷データを対応するバッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ及び４５０Ｋに対して並列に出力する。ここでの出力は、バッファ回路４５０の記憶領域の空き具合に応じてライン単位で実行される。
一方、第２の回路部４４０Ａは、シアン（Ｃ）及びマゼンタ（Ｍ）に対応するバッファ回路４５０Ｃ及び４５０Ｍから交互に各色に対応する印刷データを１ライン単位で読み出し、予め定めた処理を実行した結果をバス４２１経由でＲＡＭ４１３に書き込む。
第２の回路部４４０Ｂは、イエロー（Ｙ）及びブラック（Ｋ）に対応するバッファ回路４５０Ｙ及び４５０Ｋから交互に各色に対応する印刷データを１ライン単位で読み出し、予め定めた処理を実行した結果をバス４２１経由でＲＡＭ４１３に書き込む。

第１の回路部４３０は、ＣＰＵ４１１を介さずにＲＡＭ４１３から４色分の印刷データを直接読み出す色別の４つのＤＭＡＣ（Direct Memory Access Controller）４３１と、予め定めた処理を実行するモジュール部４３２と、ＣＰＵ４１１を介さずに対応するバッファ回路４５０に４色分の印刷データを直接書き込む色別の４つのＤＭＡＣ４３３とを有している。
第２の回路部４４０Ａは、ＣＰＵ４１１を介さずにバッファ回路４５０から２色分の印刷データを直接読み出すＤＭＡＣ４４１と、予め定めた処理を実行するモジュール部４４２と、ＣＰＵ４１１を介さずにＲＡＭ４１３に２色分の印刷データを直接書き込むＤＭＡＣ４４３とを有している。第２の回路部４４０Ｂも第２の回路部４４０Ａと同じ構成を有している。

図５は、実施の形態１における第１の回路部４３０の処理動作と第２の回路部４４０の処理動作の一例を説明するタイムシーケンス図である。（Ａ）は第１の回路部４３０（モジュールＡ）の処理動作を示し、（Ｂ）は第２の回路部４４０Ａ（モジュールＢ−０）の処理動作を示し、（Ｃ）は第２の回路部４４０Ｂ（モジュールＢ−１）の処理動作を示す。図５の横軸は時間を表している。
図５に示すタイムシーケンス図は、第１の回路部４３０と第２の回路部４４０で実行される処理を説明するために、実際に実行される処理の一部のみを表している。

図５に示す第１の回路部４３０は、周期Ｔの期間内に、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の４色に対応する印刷データを並列に処理する。図中、波形が立ち上がっている期間に処理が実行され、波形が立ち下がっている期間に処理済みの印刷データが次段に転送される。従って、第１の回路部４３０は、各色に対する予め定めた処理を波形が立ち上がっている全ての期間を使用して実行する。
第２の回路部４４０Ａは、周期Ｔの期間内に、シアン（Ｃ）に対応する印刷データとマゼンタ（Ｍ）に対応する印刷データを時間順次に処理する。図中、波形が立ち上がっている期間に処理が実行され、波形が立ち下がっている期間に処理済みの印刷データが次段に転送される。
シアン（Ｃ）の処理とマゼンタ（Ｍ）の処理との間に配置される立ち下がりの期間の間に、処理対象とする印刷データの切り替えが実行される。

一方、第２の回路部４４０Ｂは、周期Ｔの期間内に、イエロー（Ｙ）に対応する印刷データとブラック（Ｋ）に対応する印刷データを時間順次に処理する。第２の回路部４４０Ｂの場合も、波形が立ち上がっている期間に処理が実行され、波形が立ち下がっている期間に処理済みの印刷データが次段に転送される。
イエロー（Ｙ）の処理とブラック（Ｋ）の処理との間に配置される立ち下がりの期間の間に、処理対象とする色信号の切り替えが実行される。

図５に示すように、第１の回路部４３０が１色の印刷データを処理する間（周期Ｔ）に、第２の回路部４４０は２色分の印刷データを処理している。すなわち、第２の回路部４４０が１色分の印刷データの処理に使用する時間は、第１の回路部４３０が１色分の印刷データの処理に使用する時間の半分以下である。換言すると、第２の回路部４４０の処理速度は、第１の回路部４３０の処理速度の２倍以上である。
この２倍の数値は、第１の回路部４３０が一度に処理可能な色信号の数（すなわち４）と、第２の回路部４４０が一度に処理可能な色信号の数（すなわち２）との比（＝２）に基づいて定まる。もっとも、正確に２倍である必要はないが、２倍に近いほどデータの転送時における待機時間が短く済む。

図６は、第１の回路部４３０の出力側に設けられるＤＭＡＣ４３３の機能構成の一例を説明する図である。
ＤＭＡＣ４３３はＣＰＵを介さずにバッファ回路４５０に印刷データを直接書き込むための回路であり、色別に用意されている。図６に示すＤＭＡＣ４３３は、モジュール部４３２から読み込んで対応するバッファ回路４５０に書き込みデータ（ＷＲ ＤＡＴＡ）を出力するデータ（ＤＡＴＡ）管理部４３４と、対応するバッファ回路４５０に書き込みコマンド（ＷＲ ＣＭＤ）を出力するコマンド（ＣＭＤ）管理部４３５と、バッファ回路４５０で使用中のラインの数を管理する書き込み（ＷＲ）カウンタ４３６とを有している。

ここでの書き込みデータ（ＷＲ ＤＡＴＡ）と書き込みコマンド（ＷＲ ＣＭＤ）を合わせてＤＭＡ信号という。
コマンド（ＣＭＤ）管理部４３５は、１ライン分の書き込みデータ（ＷＲ ＤＡＴＡ）の書き込みが完了するたびに書き込み（ＷＲ）完了信号を発生する。この書き込み（ＷＲ）完了信号は、書き込み（ＷＲ）カウンタ４３６と後述する読み出し（ＲＤ）カウンタ４４６（図７参照）のカウンタの値の増加に使用される。
また、コマンド（ＣＭＤ）管理部４３５は、書き込み（ＷＲ）カウンタ４３６のカウント値に基づいてバッファ回路４５０に対する書き込み動作を制御する。本実施の形態におけるコマンド（ＣＭＤ）管理部４３５は、各色に対応するカウント値のいずれかが“２”であった場合、書き込み動作の実行を停止し、一時的に待機状態に制御する。

図７は、第２の回路部４４０の入力側に設けられるＤＭＡＣ４４１の機能構成の一例を説明する図である。
ＤＭＡＣ４４１はＣＰＵを介さずにバッファ回路４５０から印刷データを直接読み出すための回路であり、色別に用意されている。図７に示すＤＭＡＣ４４１は、対応するバッファ回路４５０から読み出したデータ（ＲＤ ＤＡＴＡ）をモジュール部４４２に出力するデータ（ＤＡＴＡ）管理部４４４と、対応するバッファ回路４５０に読み出しコマンド（ＲＤ ＣＭＤ）を出力するコマンド（ＣＭＤ）管理部４４５と、バッファ回路４５０で使用中のラインの数を管理する読み出し（ＲＤ）カウンタ４４６とを有している。

ここでの読み出しデータ（ＲＤ ＤＡＴＡ）と読み出しコマンド（ＲＤ ＣＭＤ）を合わせてＤＭＡ信号という。
コマンド（ＣＭＤ）管理部４４５は、１ライン分の読み出しデータ（ＲＤ ＤＡＴＡ）の読み出しが完了するたびに読み出し（ＲＤ）完了信号を発生する。この読み出し（ＲＤ）完了信号は、書き込み（ＷＲ）カウンタ４３６（図６参照）と読み出し（ＲＤ）カウンタ４４６のカウンタの値の減少に使用される。
また、コマンド（ＣＭＤ）管理部４４５は、読み出し（ＲＤ）カウンタ４４６のカウント値に基づいて読み出し動作の実行タイミングを制御する。本実施の形態におけるコマンド（ＣＭＤ）管理部４４５は、カウント値が“０”である色に対応するバッファ回路４５０からの読み出し動作を停止し、一時的に待機状態に制御する。

図８は、書き込み（ＷＲ）カウンタ４３６（図６参照）と読み出し（ＲＤ）カウンタ４４６（図７参照）で実行される動作を説明するフローチャートである。
ここでは、書き込み（ＷＲ）カウンタ４３６と読み出し（ＲＤ）カウンタ４４６を総称してカウンタと呼ぶ。
カウンタは、書き込み（ＷＲ）完了通知を受信したか否かを判定しており（ステップ１）、肯定結果が得られた場合にはカウント値に１を加算する（ステップ２）。一方、ステップ１で否定結果が得られた場合、カウンタは、読み出し（ＲＤ）完了通知を受信したか否かを判定する（ステップ３）。カウンタは、ステップ３で肯定結果が得られた場合にはカウント値から１を減算し（ステップ４）、否定結果が得られた場合にはステップ１に戻る。

以上の動作を繰り返すことで、カウンタは、印刷データを中継するバッファ回路４５０の使用の状況を把握する。
本実施の形態の場合、カウント値の最大値はバッファ回路４５０に設けられる記憶領域のライン数（本実施の形態では２）であり、最小値は０である。
カウント値が最大値であることは、バッファ回路４５０には１ライン分の空き領域が存在しないことを意味する。一方、カウント値が最小値であることは、バッファ回路４５０の記憶領域に読み出すべき印刷データが存在しないことを意味する。

図９は、第１の回路部４３０（図４参照）の出力段を構成する４つのＤＭＡＣ４３３（図４参照）が個別に実行する処理動作の一例を説明するフローチャートである。
図９に示す処理動作は、コマンド（ＣＭＤ）管理部４３５（図６参照）とデータ（ＤＡＴＡ）管理部４３４（図６参照）の協働により実行される。
まず、ＤＭＡＣ４３３は、４色のうちいずれかに対応するカウント値がバッファ回路４５０（図４参照）のライン数より小さいか否かを判定する（ステップ１１）。本実施の形態の場合、ライン数は“２”である。

ステップ１１で否定結果が得られている間（すなわち、いずれかのカウント値が２の場合）、ＤＭＡＣ４３３は、ステップ１１の判定を繰り返す。この場合は、バッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ、４５０Ｋに対して並列に新たな色信号の書き込みを開始できないためである。
ステップ１１で肯定結果が得られた場合（すなわちカウント値が０又は１の場合）、ＤＡＭＣ４３３は、データ（色信号）の出力を開始する（ステップ１２）。続いて、ＤＭＡＣ４３３は、１ライン分の出力が完了したか否かを判定する（ステップ１３）。前述したように１ラインは転送の単位である。
ステップ１３で否定結果が得られている間、ＤＭＡＣ４３３はデータ（色信号）の出力を継続する。

ステップ１３で肯定結果が得られた場合、ＤＭＡＣ４３３は、書き込み（ＷＲ）完了通知を出力する（ステップ１４）。
この後、ＤＭＡＣ４３３は、全ラインの書き込みが完了したか否かを判定する（ステップ１５）。
ステップ１５で否定結果が得られている間（バッファ回路４５０に送信すべき色信号が残っている間）、ＤＭＡＣ４３３は、ステップ１１に戻って前述の動作を繰り返す。
ステップ１５で肯定結果が得られた場合、ＤＭＡＣ４３３は、前述の動作を終了する。

図１０は、第２の回路部４４０（図４参照）の入力段を構成する２つのＤＭＡＣ４４１（図４参照）が個別に実行する処理動作の一例を説明するフローチャートである。
図１０に示す処理動作は、コマンド（ＣＭＤ）管理部４４５（図７参照）とデータ（ＤＡＴＡ）管理部４４４（図７参照）の協働により実行される。
まず、ＤＭＡＣ４４１は、読み出しの対象である該当色のカウント値が０（ゼロ）より大きいか否かを判定する（ステップ２１）。

ステップ２１で否定結果が得られている間（すなわち、カウント値が０の場合）、ＤＭＡＣ４４１は、ステップ２１の判定を繰り返す。この場合は、読み出し対象である色のバッファ回路４５０に読み出すべきデータ（色信号）が存在しないためである。
ステップ２１で肯定結果が得られた場合（すなわちカウント値が１又は２の場合）、ＤＡＭＣ４４１は、データ（色信号）の入力を開始する（ステップ２２）。
続いて、ＤＭＡＣ４４１は、１ライン分の入力が完了したか否かを判定する（ステップ２３）。前述したように１ラインは転送の単位である。
ステップ２３で否定結果が得られている間、ＤＭＡＣ４４１はデータ（色信号）の入力を継続する。

ステップ２３で肯定結果が得られた場合、ＤＭＡＣ４４１は、読み出し（ＲＤ）完了通知を出力する（ステップ２４）。
この後、ＤＭＡＣ４４１は、処理対象とする色信号の数分のラインの読み出しを終了したか否かを判定する（ステップ２５）。本実施の形態の場合、ＤＭＡＣ４４１が処理の対象とする色信号の数は“２”であるので、２ライン分の読み出しが終了したか否かが判定される。
例えば、読み出されたラインの数を表すカウント値が偶数か否かが判定される。また例えば、読み出されたラインの数を表すカウント値が２になると０にリセットし、現在のカウント値が０であるか判定する。

ステップ２５で否定結果が得られた場合、ＤＭＡＣ４４１は、読み出しの対象とする色信号を切り替える処理を実行する（ステップ２６）。例えばモジュールＢ−０として動作するＤＭＡＣ４４１であれば、読み出しの対象とする色信号をシアン（Ｃ）からマゼンタ（Ｍ）に切り替える。この後、ＤＭＡＣ４４１は、ステップ２１に戻って、バッファ回路４５０からのマゼンタ（Ｍ）に対応するデータ（色信号）の入力に関する処理を実行する。

これに対し、ステップ２５で肯定結果が得られた場合、ＤＭＡＣ４４１は、全てのラインの読み出しが終了したか否かを判定する（ステップ２７）。例えば第１の回路部４３０から第２の回路部４４０に転送される色信号が１００ラインで構成される場合であれば、処理の対象とする２つの色信号のそれぞれについて１００ライン分の読み出しが終了したか否かが判定される。

ステップ２７で否定結果が得られた場合、ＤＭＡＣ４４１は、ステップ２６に進んで読み出し対象とする色信号を切り替える。ここでの切り替えは、次のラインを処理するための切り替えである。例えばモジュールＢ−０として動作するＤＭＡＣ４４１であれば、読み出しの対象とする色信号をマゼンタ（Ｍ）からシアン（Ｃ）に切り替える。
この後、ＤＭＡＣ４４１は、ステップ２１に戻り、バッファ回路４５０からのシアン（Ｃ）に対応するデータ（色信号）の入力に関する処理を繰り返す。
一方、ステップ２７で肯定結果が得られた場合、ＤＡＭＣ４４１は、一連の読み出し動作を終了する。

＜処理動作の詳細＞
以下では、図１１〜図１３を使用して第１の回路部４３０と第２の回路部４４０の間で実行されるデータの読み書きの詳細について説明する。
図１１は、実施の形態１における処理動作の進行と各色信号に対応するカウント値の変化を説明するタイムシーケンス図の一例である。（Ａ）はモジュールＡによる印刷データの出力タイミングを説明し、（Ｂ）はシアン（Ｃ）に対応するカウント値の変化を示し、（Ｃ）はマゼンタ（Ｍ）に対応するカウント値の変化を示し、（Ｄ）はイエロー（Ｙ）に対応するカウント値の変化を示し、（Ｅ）はブラック（Ｋ）に対応するカウント値の変化を示す。また、（Ｆ）はモジュールＡの処理動作を示し、（Ｇ）はモジュールＢ−０の処理動作を示し、（Ｈ）はモジュールＢ−１の処理動作を示す。

図１２は、時刻Ｔ１、Ｔ２及びＴ３におけるバッファ回路４５０の使用状況を説明する図である。（Ａ）はバッファ回路４５０Ｃの使用状況を示し、（Ｂ）はバッファ回路４５０Ｍの使用状況を示し、（Ｃ）はバッファ回路４５０Ｙの使用状況を示し、（Ｄ）はバッファ回路４５０Ｋの使用状況を示す。
図１３は、時刻Ｔ４、Ｔ５及びＴ６におけるバッファ回路４５０の使用状況を説明する図である。（Ａ）はバッファ回路４５０Ｃの使用状況を示し、（Ｂ）はバッファ回路４５０Ｍの使用状況を示し、（Ｃ）はバッファ回路４５０Ｙの使用状況を示し、（Ｄ）はバッファ回路４５０Ｋの使用状況を示す。

図１１に示す例では、モジュールＡ（第１の回路部４３０（図４参照））が４つの色信号を、ライン１、ライン２、ライン３、ライン４の順番に並列に処理している。ここで、モジュールＡがライン１の処理を実行している間、各色に対応するバッファ回路４５０の使用状況を示すカウント値は０（ゼロ）である。
図１１の場合、時刻Ｔ１は、モジュールＡによるライン１の信号処理の途中の時点を表している。この時点では、未だ、モジュールＡからバッファ回路４５０への色信号の書き込み（ＷＲ）完了信号が出力されていないため、各カウント値は０（ゼロ）のままである。
なお、バッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ、４５０Ｋには、対応する色信号の書き込み動作が並列に進行している。図１２では、１ライン分のデータ容量を有する記憶領域Ｍ１の途中まで各色信号が書き込まれた状態を網掛けで表している。

図１１の場合、時刻Ｔ２は、ライン１の４色分の色信号の書き込み（ＷＲ）完了通知が出力されてカウント値が更新された時点に対応する。このタイミングで、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）に対応する各ＤＭＡＣ４３３におけるカウント値は１に更新される。書き込みが完了したので、図１２では、記憶領域Ｍ１の全ての領域を網掛けで表している。
本実施の形態では、時刻Ｔ２からモジュールＢ−０によるバッファ回路４５０Ｃからのシアン（Ｃ）に対応する色信号の読み出しとモジュールＢ−１によるバッファ回路４５０Ｙからのイエロー（Ｙ）に対応する色信号の読み出しとが並列に開始される。モジュールＢ−０とモジュールＢ−１は１色ずつでしか色信号を処理できないためである。

図１１の場合、時刻Ｔ３は、ライン２の４色分の色信号の書き込みが開始された直後に対応する。この時刻では、モジュールＢ−０とモジュールＢ−１において、バッファ回路４５０Ｃから読み出したシアン（Ｃ）に対応する色信号の処理とバッファ回路４５０Ｙから読み出したイエロー（Ｙ）に対応する色信号の処理とが開始されている。図１２では、バッファ回路４５０Ｃ及び４５０Ｙのうち色信号が読み出された記憶領域Ｍ１の部分を白抜きで表している。一方、ライン２に対応する４色分の色信号の書き込みが開始されているので、４つのバッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ、４５０Ｋの記憶領域Ｍ２の一部を網掛けで表している。

図１１の場合、時刻Ｔ４は、読み出しが先に開始されたシアン（Ｃ）とイエロー（Ｙ）の２色についての読み出し（ＲＤ）完了通知が出力された時点に対応する。この通知により、シアン（Ｃ）とイエロー（Ｙ）のカウント値は１から０に更新される。図１３では、シアン（Ｃ）とイエロー（Ｙ）に対応するバッファ回路４５０Ｃと４５０Ｙの記憶領域Ｍ１の全領域が白抜きに変化している。
この時点でマゼンタ（Ｍ）とブラック（Ｋ）の読み出しは開始されていないので、マゼンタ（Ｍ）とブラック（Ｋ）のカウント値は１のままである。この時点における記憶領域Ｍ１とＭ２の使用状況は図１３に示されている。マゼンタ（Ｍ）とブラック（Ｋ）に対応するバッファ回路４５０Ｍと４５０Ｋにはライン１の全部の色信号とライン２の一部の色信号が記憶領域Ｍ１と記憶領域Ｍ２に記憶されている。このため、記憶領域Ｍ１の全領域と記憶領域Ｍ２の先頭側が網掛けで表されている。

時刻Ｔ２〜時刻Ｔ４から分かるように、第２の回路部４４０がバッファ回路４５０から１色分の印刷データを読み出すのに要する時間は、第１の回路部４３０が１色分の印刷データをバッファ回路４５０に書き込みするのに要する時間よりも短い。換言すると、第２の回路部４４０の読み出し速度は、第１の回路部４３０の書き込み速度よりも速い。
ここでの速度の比は、第１の回路部４３０が一度に処理可能な色信号の数（すなわち４）と、第２の回路部４４０が一度に処理可能な色信号の数（すなわち２）との比（＝２）に基づいて定まる。理想的には２倍であることが好ましいが、正確に２倍である必要はない。なお、速度比が２倍に近いほどデータの転送時における待機時間が短く済む。

図１１の場合、時刻Ｔ５は、ライン２に対応する色信号の書き込み（ＷＲ）完了通知が出力された時点に対応する。この通知により、マゼンタ（Ｍ）とブラック（Ｋ）のカウント値は１から２に更新され、シアン（Ｃ）とイエロー（Ｙ）のカウント値は０から１に更新される。
この時点で、ＣＭＤ管理部４３５（図６参照）は、マゼンタ（Ｍ）とブラック（Ｋ）のカウント値が２になったことを検知し、ライン３の処理の開始（すなわちライン３に対応する色信号の書き込みの開始）を一時的に待機（ｗａｉｔ）する。
図１３の時刻Ｔ５では、４色全ての記憶領域Ｍ２にデータが書き込まれているので、全ての領域に網掛けが付されている。

図１１の場合、時刻Ｔ６は、マゼンタ（Ｍ）とブラック（Ｋ）の２色についての読み出し（ＲＤ）完了通知が出力された時点に対応する。この通知により、マゼンタ（Ｍ）とブラック（Ｋ）のカウント値は２から１に更新される。図１３では、この時刻Ｔ６において、バッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ、４５０Ｋの記憶領域Ｍ１の全領域が白抜きに変化している。
この時点で、ＣＭＤ管理部４３５（図６参照）は、全てのカウント値が０又は１になったことを検知し、ライン３の処理の開始を許可する。

＜実施の形態１の効果＞
本実施の形態１においては、前段側の第１の回路部４３０（図４参照）が一度に処理できる色信号の数が４であるのに対し、後段側の第２の回路部４４０（図４参照）が一度に処理できる色信号の数が２である場合でも、バッファ回路４５０（図４参照）に対する色信号の書き込みと読み出しのタイミングを工夫することにより、バス４２１（図４参照）を介さずに、第１の回路部４３０から出力される色信号を第２の回路部４４０に直接転送することができる。
この結果、バス４２１とＲＡＭ４１３（図４参照）を介在する転送方式に比して、第１の回路部４３０から第２の回路部４４０へのデータの転送速度を高速化することができる。また、第２の回路部４４０によるバッファ回路４５０からの読み出し速度が第１の回路部４３０によるバッファ回路４５０への書き込み速度よりも速いので第２の回路部４４０における処理動作に待ち時間が発生しないようにできる。

また、印刷データを構成する４つの色信号はデータサイズが大きいだけでなく、実時間での処理動作が要求される特徴があるが、本実施の形態による手法を用いれば、バス４２１を介して読み書きされるデータ量を低減することができる。すなわち、バス占有率を低減でき、画像処理部４１４の全体として性能を高めることができる。
特に、印刷データはデータサイズが大きく、しかも信号処理に実時間性が要求されるため、本実施の形態に係る部分回路４１４Ａの採用による効果が大きい。

＜実施の形態２＞
ここでは、画像処理部４１４（図３参照）の一部分を構成する部分回路４１４Ａの他の構造例について説明する。
実施の形態１における部分回路４１４Ａは、後段に位置する第２の回路部４４０（図４参照）が２つのモジュールで構成されていたが、本実施の形態では、後段に位置する第２の回路部４４０（図４参照）が１つのモジュールで構成される場合について説明する。
本実施の形態では、第２の回路部４４０の構成と処理動作の内容だけが実施の形態１と異なっている。換言すると、第２の回路部４４０を除く他の構成部分は実施の形態１と同様である。

図１４は、実施の形態２における画像処理部４１４（図３参照）の一部分を構成する部分回路４１４Ａの構造例を説明する図である。図１４には図４との対応部分に対応する符号を付して示している。
本実施の形態における第２の回路部４４０Ｃは、単一のモジュールＢだけで構成されている。すなわち、入力側のＤＭＡＣ４４１と、モジュール部４４２と、出力側のＤＭＡＣ４４３がいずれも１つである。
本実施の形態における入力側のＤＭＡＣ４４１は、バッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ、４５０Ｋから色信号をライン単位で順番に読み出し、各色信号に対応する読み出し（ＲＤ）完了通知を第１の回路部４３０の出力側のＤＭＡＣ４３３に出力する点で実施の形態１と異なる。
また、本実施の形態におけるモジュール部４４２は、各色信号についてライン単位で予め定めた信号処理を実行する点で実施の形態１と異なる。
また、本実施の形態における出力側のＤＭＡＣ４４３は、予め定めた処理が施された４色分の色信号を、処理が終了した順番に、バス４２１経由でＲＡＭ４１３に書き込む。

図１５は、実施の形態２における第１の回路部４３０の処理動作と第２の回路部４４０Ｃの処理動作の一例を説明するタイムシーケンス図である。（Ａ）は第１の回路部４３０（モジュールＡ）の処理動作を示し、（Ｂ）は第２の回路部４４０Ｃ（モジュールＢ）の処理動作を示す。
図１５には図５との対応部分に対応する符号を付して示している。
図１５の横軸は時間で表している。なお、図１５に示すタイムシーケンス図は、第１の回路部４３０と第２の回路部４４０Ｃで実行される処理を説明するために、実際に実行される処理の一部のみを表している。

図１５に示す第１の回路部４３０は、周期Ｔの期間内に、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の４色に対応する印刷データを並列に処理する。図中、波形が立ち上がっている期間に処理が実行され、波形が立ち下がっている期間に処理済みの印刷データが次段に転送される。
第２の回路部４４０Ｃは、周期Ｔの期間内に、シアン（Ｃ）とマゼンタ（Ｍ）とイエロー（Ｙ）とブラック（Ｋ）の４色に対応する４つの印刷データを時間順次に処理する。図中、波形が立ち上がっている期間に処理が実行され、波形が立ち下がっている期間に処理済みの印刷データが次段に転送される。各色信号の間に配置される立ち下がりの期間の間にモジュール部４４２で処理する色信号の切り替えが実行される。

図１５に示すように、第１の回路部４３０が１色の印刷データを処理する間（周期Ｔ）に、第２の回路部４４０Ｃは４色分の印刷データを処理している。すなわち、第２の回路部４４０Ｃが１色分の印刷データの処理に使用する時間は、第１の回路部４３０が１色分の印刷データの処理に使用する時間の４分の１以下である。換言すると、第２の回路部４４０Ｃの処理速度は、第１の回路部４３０の処理速度の４倍以上である。
この４倍の数値は、第１の回路部４３０が一度に処理可能な色信号の数（すなわち４）と、第２の回路部４４０Ｃが一度に処理可能な色信号の数（すなわち１）との比（＝４）に基づいて定まる。もっとも、正確に４倍である必要はないが、４倍に近いほどデータの転送時における待機時間が短く済む。

以下では、図１６〜図１８を使用して第１の回路部４３０と第２の回路部４４０Ｃの間で実行されるデータの読み書きの詳細について説明する。
図１６は、実施の形態２における処理動作の進行と各色信号に対応するカウント値の変化を説明するタイムシーケンス図の一例である。（Ａ）はモジュールＡによる印刷データの出力タイミングを説明し、（Ｂ）はシアン（Ｃ）に対応するカウント値の変化を示し、（Ｃ）はマゼンタ（Ｍ）に対応するカウント値の変化を示し、（Ｄ）はイエロー（Ｙ）に対応するカウント値の変化を示し、（Ｅ）はブラック（Ｋ）に対応するカウント値を示す。また、（Ｆ）はモジュールＡの処理動作を示し、（Ｇ）はモジュールＢの処理動作を示す。

図１７は、時刻Ｔ１、Ｔ２及びＴ３におけるバッファ回路４５０の使用状況を説明する図である。（Ａ）はバッファ回路４５０Ｃの使用状況を示し、（Ｂ）はバッファ回路４５０Ｍの使用状況を示し、（Ｃ）はバッファ回路４５０Ｙの使用状況を示し、（Ｄ）はバッファ回路４５０Ｋの使用状況を示す。
図１８は、時刻Ｔ４及びＴ５におけるバッファ回路４５０の使用状況を説明する図である。（Ａ）はバッファ回路４５０Ｃの使用状況を示し、（Ｂ）はバッファ回路４５０Ｍの使用状況を示し、（Ｃ）はバッファ回路４５０Ｙの使用状況を示し、（Ｄ）はバッファ回路４５０Ｋの使用状況を示す。

図１６に示す例では、モジュールＡ（第１の回路部４３０（図１４参照））が４つの色信号を、ライン１、ライン２、ライン３、ライン４の順番に並列に処理している。ここで、モジュールＡがライン１の処理を実行している間、各色に対応するバッファ回路４５０の使用状況を示すカウント値は０（ゼロ）である。
図１６の場合、時刻Ｔ１は、モジュールＡによるライン１の信号処理の途中の時点を表している。この時点では、未だ、モジュールＡからバッファ回路４５０への色信号の書き込み（ＷＲ）完了信号が出力されていないため、各カウント値は０（ゼロ）のままである。
なお、バッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ、４５０Ｋには、対応する色信号の書き込み動作が並列に進行している。図１７では、１ライン分のデータ容量を有する記憶領域Ｍ１の途中まで各色信号が書き込まれた状態を網掛けで表している。

図１６の場合、時刻Ｔ２は、ライン１の色信号の書き込み（ＷＲ）完了通知が出力されてカウント値が更新された時点に対応する。このタイミングで、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）に対応する各ＤＭＡＣ４３３におけるカウント値は１に更新される。書き込みが完了したので、図１７では、記憶領域Ｍ１の全ての領域を網掛けで表している。
本実施の形態では、時刻Ｔ２からモジュールＢによるバッファ回路４５０Ｃからのシアン（Ｃ）に対応する色信号の読み出しが開始される。

図１６の場合、時刻Ｔ３は、ライン２の４色分の色信号の書き込みが開始された後であって、シアン（Ｃ）について読み出し（ＲＤ）完了通知が出力された時点に対応する。この通知により、シアン（Ｃ）のカウント値だけが１から０に更新される。すなわち、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）のカウント値は１のままである。
このため、図１７では、４つのバッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ、４５０Ｋの記憶領域Ｍ１のうちバッファ回路４５０Ｃの記憶領域Ｍ１だけが白抜きで表している。一方、ライン２に対応する４色分の色信号の書き込みが開始されているので、４つのバッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ、４５０Ｋの記憶領域Ｍ２の一部を網掛けで表している。

図１６の場合、時刻Ｔ４は、マゼンタ（Ｍ）について読み出し（ＲＤ）完了通知が出力された時点に対応する。この通知により、マゼンタ（Ｍ）のカウント値が新たに１から０に更新される。この時点でイエロー（Ｙ）とブラック（Ｋ）の読み出しは開始されていないので、イエロー（Ｙ）とブラック（Ｋ）のカウント値は１のままである。
図１８では、マゼンタ（Ｍ）に対応するバッファ回路４５０Ｍの記憶領域Ｍ１の全領域が白抜きに変化している。
なお、時刻Ｔ４ではライン２に対応する色信号のバッファ回路４５０Ｃ、４５０Ｍ、４５０Ｙ、４５０Ｋへの書き込みは完了していない。

図１６の場合、時刻Ｔ５は、ライン２に対応する色信号の書き込み（ＷＲ）完了通知が出力された時点に対応する。この通知により、シアン（Ｃ）とマゼンタ（Ｍ）のカウント値は０から１に更新され、イエロー（Ｙ）とブラック（Ｋ）のカウント値は１から２に更新される。
この時点で、ＣＭＤ管理部４３５（図６参照）は、イエロー（Ｙ）とブラック（Ｋ）のカウント値が２になったことを検知し、ライン３の処理の開始（すなわちライン３に対応する色信号の書き込みの開始）を一時的に待機（ｗａｉｔ）する。
図１８では、記憶領域Ｍ２の全ての領域を網掛けで表している。

図１６に示すように、以後、３色目のイエロー（Ｙ）の読み出し（ＲＤ）完了通知が出力されると、イエロー（Ｙ）のカウント値が２から１に変化し、４色目のブラック（Ｋ）の読み出し（ＲＤ）完了通知が出力されると、ブラック（Ｋ）のカウント値が２から１に変化する。
このように４色分の全てのカウント値がいずれも１になると、ライン３の処理が開始される。
なお、本実施の形態の場合には、書き込み速度に対する読出し速度の関係（第２の回路部４４０Ｃの処理速度の関係）で待ち時間が実施の形態１の場合よりも長くなっているが、読出し速度（すなわち第２の回路部４４０Ｃの処理速度）を上げることにより、待ち時間を短縮することができる。

＜実施の形態２の効果＞
本実施の形態２の場合でも、実施の形態１と同様に、バス４２１（図１４参照）を介さずに、第１の回路部４３０（図１４参照）から出力される色信号を第２の回路部４４０（図１４参照）に直接転送することができる。
なお、本実施の形態２の場合には、第２の回路部４４０を構成するモジュールの数が実施の形態１よりも１つ少ないため、部分回路４１４Ａの回路規模を実施の形態１よりも小さくできる。

＜参考＞
ここでは、実施の形態１及び２で説明したモジュールＢによって処理された後のシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）及びブラック（Ｋ）に対応する各印刷データを、後段に位置する他のモジュールがどのようにＲＡＭ４１３（図４参照）から読み出すかについて説明する。
図１９は、モジュールＢの処理結果を処理するモジュール部５０２（モジュールＣ）による処理動作を説明する図である。図１９には図４との対応部分に対応する符号を付して示している。すなわち、図１９は実施の形態１の回路構成を前提としている。勿論、実施の形態２についても同様の動作となる。

第３の回路部５００（モジュールＣ）は、第１の回路部４３０（モジュールＡ）、バッファ回路４５０、第２の回路部４４０と共に部分回路４１４Ａを構成する。
前述したように、第２の回路部４４０Ａ（モジュールＢ−０）は、シアン（Ｃ）又はマゼンタ（Ｍ）に対応する印刷データをシリアルに出力する。また、第２の回路部４４０Ｂ（モジュールＢ−１）は、イエロー（Ｙ）又はブラック（Ｋ）に対応する印刷データをシリアルに出力する。
これらの印刷データは、バス４２１を経由してＲＡＭ４１３内の異なる領域に色別に格納される。図１９では、各色に対応する格納領域をＣ、Ｍ、Ｙ、Ｋで表している。

第３の回路部５００の入力段には、ＣＰＵ４１１を介さずにＲＡＭ４１３から４色分の印刷データを直接読み出す色別のＤＭＡＣ５０１が設けられている。
第３の回路部５００の入力段に配置される４つのＤＭＡＣ５０１は、ＲＡＭ４１３の別々の領域からシアン（Ｃ）に対応する印刷データと、マゼンタ（Ｍ）に対応する印刷データと、イエロー（Ｙ）に対応する印刷データと、ブラック（Ｋ）に対応する印刷データを少しずつ並列に読み出す。ただし、この時点では、４色分の印刷データが対応する画素位置はバラバラである。
４つのＤＭＡＣ５０１は、バラバラの状態にある４色分の印刷データを１つの画素（点）単位で合成してモジュール部５０２（モジュールＣ）に与えるように協働する。すなわち、４つのＤＭＡＣ５０１による面から点への変換動作の後にモジュール部５０２（モジュールＣ）による処理が実行される。

＜他の実施の形態＞
以上、本発明の実施の形態について説明したが、本発明の技術的範囲は上述した実施の形態に記載の範囲には限定されない。例えば上述した実施の形態に、種々の変更又は改良を加えたものも、本発明の技術的範囲に含まれることは、特許請求の範囲の記載から明らかである。

例えば実施の形態１に示す画像形成装置１（図１参照）では、画像読取装置１００と画像記録装置２００（制御装置４００を含む）が一体化されているが、画像読取装置１００と画像記録装置２００（図１参照）はそれぞれ独立した筐体に格納されていてもよい。
また、実施の形態１における画像形成装置１では、オフィスなどで使用される装置構成を想定しているが、商業用（プロダクション用）の画像形成装置でもよい。

また、実施の形態１及び２においては、印刷データを構成する色信号としてシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）を例示したが、色データの数は５色以上でもよい。
また、実施の形態１及び２においては、印刷データを構成する色信号としてシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）を例示したが、他の色空間（例えばＬａｂ色空間）で規定される色信号でもよい。

また、実施の形態１及び２においては、画像データの一例として印刷データについて説明したが、表示部３１０に与えられる表示データの信号処理についても実施の形態１及び２の仕組みを用いることができる。ここでの表示部３１０が出力手段の一例である。
画像データの一例である表示データは、例えばレッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色で構成される。表示データについても画像処理で用いられる色空間はレッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）以外の空間（例えばＬａｂ色空間）でもよい。

１…画像形成装置、１００…画像読取装置、２００…画像記録装置、３００…ユーザインタフェース、４００…制御装置、４１３…ＤＤＲ ＳＤＲＡＭ（ＲＡＭ）、４１４…画像処理部、４１４Ａ…部分回路、４２１…バス、４３０…第１の回路部、４３１、４３３、４４１、４４３…ＤＭＡＣ、４３２、４４２…モジュール部、４３４、４４４…データ（ＤＡＴＡ）管理部、４３５、４４５…コマンド（ＣＭＤ）管理部、４３６…書き込み（ＷＲ）カウンタ、４４６…読み出し（ＲＤ）カウンタ、４４０、４４０Ａ、４４０Ｂ、４４０Ｃ…第２の回路部、４５０、４５０Ｃ、４５０Ｍ、４５０Ｙ、４５０Ｋ…バッファ回路

Claims (12)

1. 一度に複数の色信号を処理して並列に出力する第１の処理手段と、
   前記第１の処理手段から並列に出力される前記複数の色信号を一時的に記憶する記憶手段と、
   前記記憶手段から一度に処理可能な数ずつ順番に前記複数の色信号を読み出して処理する、前記第１の処理手段よりも一度に処理可能な色信号の数が少ない第２の処理手段と
   を有し、
   前記記憶手段への書き込み速度よりも当該記憶手段からの読出し速度が速い情報処理装置。
2. 前記書き込み速度に対する前記読出し速度の比は、前記第２の処理手段が一度に処理可能な色信号の数に対する前記第１の処理手段が一度に処理可能な色信号の数の比に基づいて設定される、請求項１に記載の情報処理装置。
3. 複数の前記第２の処理手段はそれぞれ制御手段を有し、
   前記制御手段はそれぞれ、前記記憶手段への前記色信号の書き込みの完了が前記第１の処理手段から通知されると、当該色信号の当該記憶手段からの読み出しを開始させる、請求項１に記載の情報処理装置。
4. 前記第１の処理手段よりも前記第２の処理手段における処理速度が速い、請求項１に記載の情報処理装置。
5. 前記第１の処理手段における処理速度に対する前記第２の処理手段における処理速度の比は、当該第２の処理手段が一度に処理可能な色信号の数に対する当該第１の処理手段が一度に処理可能な色信号の数の比に基づいて設定される、請求項４に記載の情報処理装置。
6. 前記色信号は画像データである、請求項１に記載の情報処理装置。
7. 前記画像データは印刷データである、請求項６に記載の情報処理装置。
8. 前記第１の処理手段と前記記憶手段は、当該第１の処理手段が前記色信号の入力に使用するバスとは異なる第１のバスを介して接続され、
   前記記憶手段と前記第２の処理手段は、当該第２の処理手段が処理後の前記色信号の出力に使用するバスとは異なる第２のバスを介して接続される、請求項１に記載の情報処理装置。
9. 前記第１の処理手段は、処理単位とする前記複数の色信号の前記記憶手段からの読み出し完了が前記第２の処理手段から通知があった場合に、次の処理単位である当該複数の色信号の当該記憶手段への書き込みを開始し、
   前記第２の処理手段は、処理単位とする前記複数の色信号の前記記憶手段への書き込みの完了が前記第１の処理手段から通知があった場合に、次の処理単位である当該複数の色信号の当該記憶手段からの読み出しを開始する、
   請求項１に記載の情報処理装置。
10. 前記読み出しの完了及び前記書き込みの完了は、前記複数の色信号毎に通知される、請求項９に記載の情報処理装置。
11. 前記第１の処理手段、前記記憶手段及び前記第２の処理手段は、１つの半導体基板上に形成されている、請求項１に記載の情報処理装置。
12. バスに接続された第１の記憶手段と、
    前記第１の記憶手段から前記バスを介して読み出された複数の色信号を一度に処理して並列に出力する第１の処理手段と、
    前記第１の処理手段から並列に出力される前記複数の色信号を一時的に記憶する、前記バスには接続されていない第２の記憶手段と、
    前記第２の記憶手段から一度に処理可能な数ずつ順番に前記複数の色信号を読み出して処理し、前記バスを介して前記第１の記憶手段に記憶する、前記第１の処理手段よりも一度に処理可能な色信号の数が少ない第２の処理手段と、
    前記バスを介して前記第１の記憶手段から読み出された前記複数の色信号に対応する画像信号を出力する出力手段と
    を有する画像処理システム。

Images