JP7106825B2 - 画像処理装置、半導体装置及びプログラム - Google Patents
画像処理装置、半導体装置及びプログラム Download PDFInfo
- Publication number
- JP7106825B2 JP7106825B2 JP2017169798A JP2017169798A JP7106825B2 JP 7106825 B2 JP7106825 B2 JP 7106825B2 JP 2017169798 A JP2017169798 A JP 2017169798A JP 2017169798 A JP2017169798 A JP 2017169798A JP 7106825 B2 JP7106825 B2 JP 7106825B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage means
- volatile storage
- read
- outside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、画像処理装置、半導体装置及びプログラムに関する。
データを処理する装置が外部からデータの読み出し要求を受けた場合、データを記憶する揮発性記憶手段に格納されているデータが、外部へのデータの転送タイミングに間に合うように装置内において転送された後、外部へ転送されることがある。
また、外部へデータを転送する前の前処理として、揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の記憶手段と揮発性記憶手段との間でデータの一貫性を保つ処理が行われることがある。具体的には、この前処理では、読み出し要求を受けたデータの格納先に対応する第２の記憶手段からデータが読み出され揮発性記憶手段に書き込まれる。
また、外部へデータを転送する前の前処理として、揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の記憶手段と揮発性記憶手段との間でデータの一貫性を保つ処理が行われることがある。具体的には、この前処理では、読み出し要求を受けたデータの格納先に対応する第２の記憶手段からデータが読み出され揮発性記憶手段に書き込まれる。
外部からデータの読み出し要求を受けると上記の前処理が行われる場合、揮発性記憶手段に格納されているデータの装置内における転送の前に、揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の記憶手段から読み出したデータを揮発性記憶手段に書き込む時間を要する。そのため、外部へのデータの転送タイミングに、装置内におけるデータの転送が間に合わず、外部へ転送するデータが欠落する（例えば画像に空白部が生じる）おそれがある。
本発明の目的は、外部から読み出し要求を受けたデータを、揮発性記憶手段に格納されているデータよりも新しいデータが第２の記憶手段に格納されているか否かに関わらず揮発性記憶手段に書き込んでから外部へ転送する場合に比べて、外部へ転送するデータの欠落を抑制することにある。
請求項１に記載の発明は、データを記憶する揮発性記憶手段と、前記揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の記憶手段と、外部からデータの読み出し要求を受けると、当該データのうち、前記揮発性記憶手段に格納されているデータよりも新しいデータを、予め定められたサイズのパケットデータに区切られたデータごとに前記第２の記憶手段から取得し、当該第２の記憶手段に格納されていないデータであって前記パケットデータに区切られていない連続したデータを、当該揮発性記憶手段から取得し、取得した各データを一時的に保持し、当該パケットデータに区切られていない連続したデータの形式で、予め定められた順序で外部へ転送する転送手段と、を有する画像処理装置である。
請求項２に記載の発明は、前記転送手段は、外部からデータの読み出し要求を受けるインタフェース部と、前記揮発性記憶手段へのデータの書き込みを制御する書き込み制御部と、前記インタフェース部と前記第２の記憶手段と前記書き込み制御部とを相互に接続する第１の通信路と、前記インタフェース部と前記書き込み制御部とを接続する第２の通信路と、を有し、前記インタフェース部は、前記第２の記憶手段から前記第１の通信路を介してデータを取得し、前記揮発性記憶手段から前記第２の通信路を介してデータを取得する、請求項１記載の画像処理装置である。
請求項３に記載の発明は、前記インタフェース部は、前記パケットデータに区切られていない連続したデータを外部へ転送する請求項２記載の画像処理装置である。
請求項４に記載の発明は、前記インタフェース部は、前記第２の記憶手段および前記揮発性記憶手段から当該インタフェース部への前記各データの転送の指示を、当該インタフェース部から外部への当該各データの転送順に行う、請求項２記載の画像処理装置である。
請求項５に記載の発明は、前記第２の通信路を通じた前記インタフェース部へのデータの転送速度は、当該インタフェース部から外部へのデータの転送速度よりも速い、請求項２記載の画像処理装置である。
請求項６に記載の発明は、前記第２の通信路を通じた前記インタフェース部へのデータの転送速度は、前記第１の通信路を通じた当該インタフェース部へのデータの転送速度よりも速い、請求項２記載の画像処理装置である。
請求項７に記載の発明は、前記第１の通信路には複数の処理手段が接続されている請求項２記載の画像処理装置である。
請求項８に記載の発明は、複数の前記処理手段は、画像を処理する第１の処理手段と、命令を出力する第２の処理手段とを含む、請求項７記載の画像処理装置である。
請求項９に記載の発明は、データを記憶する揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の記憶手段と、外部からデータの読み出し要求を受けると、当該データのうち、前記揮発性記憶手段に格納されているデータよりも新しいデータを、予め定められたサイズのパケットデータに区切られたデータごとに前記第２の記憶手段から取得し、当該第２の記憶手段に格納されていないデータであって前記パケットデータに区切られていない連続したデータを、当該揮発性記憶手段から取得し、取得した各データを一時的に保持し、当該パケットデータに区切られていない連続したデータの形式で、予め定められた順序で外部へ転送する転送手段と、を有する半導体装置である。
請求項１０に記載の発明は、前記半導体装置は、外部からデータの読み出し要求を受けるインタフェース部と、前記揮発性記憶手段へのデータの書き込みを制御する書き込み制御部と、前記インタフェース部と前記第２の記憶手段と前記書き込み制御部とを相互に接続する第１の通信路と、前記インタフェース部と前記書き込み制御部とを接続する第２の通信路と、を有し、前記インタフェース部は、前記第２の記憶手段から前記第１の通信路を介してデータを取得し、前記揮発性記憶手段から前記第２の通信路を介してデータを取得する請求項９記載の半導体装置である。
請求項１１に記載の発明は、前記インタフェース部は、データの読み出しを要求した外部に対し、前記パケットデータに区切られていない連続したデータを転送する請求項１０記載の半導体装置である。
請求項１２に記載の発明は、コンピュータに、揮発性記憶手段からのデータの読み出し要求を外部から受けた場合に、当該データのうち、当該揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の記憶手段に格納されていないデータであって予め定められたサイズのパケットデータに区切られていない連続したデータを、当該揮発性記憶手段から取得し、当該揮発性記憶手段に格納されているデータよりも新しいデータを、前記パケットデータに区切られたデータごとに当該第２の記憶手段から取得する機能と、取得した各データを一時的に保持し、当該パケットデータに区切られていない連続したデータの形式で、予め定められた順序で外部へ転送する機能と、を実現させるためのプログラムである。
請求項２に記載の発明は、前記転送手段は、外部からデータの読み出し要求を受けるインタフェース部と、前記揮発性記憶手段へのデータの書き込みを制御する書き込み制御部と、前記インタフェース部と前記第２の記憶手段と前記書き込み制御部とを相互に接続する第１の通信路と、前記インタフェース部と前記書き込み制御部とを接続する第２の通信路と、を有し、前記インタフェース部は、前記第２の記憶手段から前記第１の通信路を介してデータを取得し、前記揮発性記憶手段から前記第２の通信路を介してデータを取得する、請求項１記載の画像処理装置である。
請求項３に記載の発明は、前記インタフェース部は、前記パケットデータに区切られていない連続したデータを外部へ転送する請求項２記載の画像処理装置である。
請求項４に記載の発明は、前記インタフェース部は、前記第２の記憶手段および前記揮発性記憶手段から当該インタフェース部への前記各データの転送の指示を、当該インタフェース部から外部への当該各データの転送順に行う、請求項２記載の画像処理装置である。
請求項５に記載の発明は、前記第２の通信路を通じた前記インタフェース部へのデータの転送速度は、当該インタフェース部から外部へのデータの転送速度よりも速い、請求項２記載の画像処理装置である。
請求項６に記載の発明は、前記第２の通信路を通じた前記インタフェース部へのデータの転送速度は、前記第１の通信路を通じた当該インタフェース部へのデータの転送速度よりも速い、請求項２記載の画像処理装置である。
請求項７に記載の発明は、前記第１の通信路には複数の処理手段が接続されている請求項２記載の画像処理装置である。
請求項８に記載の発明は、複数の前記処理手段は、画像を処理する第１の処理手段と、命令を出力する第２の処理手段とを含む、請求項７記載の画像処理装置である。
請求項９に記載の発明は、データを記憶する揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の記憶手段と、外部からデータの読み出し要求を受けると、当該データのうち、前記揮発性記憶手段に格納されているデータよりも新しいデータを、予め定められたサイズのパケットデータに区切られたデータごとに前記第２の記憶手段から取得し、当該第２の記憶手段に格納されていないデータであって前記パケットデータに区切られていない連続したデータを、当該揮発性記憶手段から取得し、取得した各データを一時的に保持し、当該パケットデータに区切られていない連続したデータの形式で、予め定められた順序で外部へ転送する転送手段と、を有する半導体装置である。
請求項１０に記載の発明は、前記半導体装置は、外部からデータの読み出し要求を受けるインタフェース部と、前記揮発性記憶手段へのデータの書き込みを制御する書き込み制御部と、前記インタフェース部と前記第２の記憶手段と前記書き込み制御部とを相互に接続する第１の通信路と、前記インタフェース部と前記書き込み制御部とを接続する第２の通信路と、を有し、前記インタフェース部は、前記第２の記憶手段から前記第１の通信路を介してデータを取得し、前記揮発性記憶手段から前記第２の通信路を介してデータを取得する請求項９記載の半導体装置である。
請求項１１に記載の発明は、前記インタフェース部は、データの読み出しを要求した外部に対し、前記パケットデータに区切られていない連続したデータを転送する請求項１０記載の半導体装置である。
請求項１２に記載の発明は、コンピュータに、揮発性記憶手段からのデータの読み出し要求を外部から受けた場合に、当該データのうち、当該揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の記憶手段に格納されていないデータであって予め定められたサイズのパケットデータに区切られていない連続したデータを、当該揮発性記憶手段から取得し、当該揮発性記憶手段に格納されているデータよりも新しいデータを、前記パケットデータに区切られたデータごとに当該第２の記憶手段から取得する機能と、取得した各データを一時的に保持し、当該パケットデータに区切られていない連続したデータの形式で、予め定められた順序で外部へ転送する機能と、を実現させるためのプログラムである。
請求項１記載の発明によれば、外部から読み出し要求を受けたデータを、揮発性記憶手段に格納されているデータよりも新しいデータが第２の記憶手段に格納されているか否かに関わらず揮発性記憶手段に書き込んでから外部へ転送する場合に比べて、外部へ転送するデータの欠落を抑制できる。
請求項２記載の発明によれば、外部から読み出し要求を受けたデータのうち、揮発性記憶手段に格納されているデータよりも新しいデータを第２の記憶手段から取得し、第２の記憶手段に格納されているデータよりも新しいデータを揮発性記憶手段から取得できる。
請求項３記載の発明によれば、パケット化されていない連続したデータの読み出しにも使用できる。
請求項４記載の発明によれば、インタフェース部が取得した各データの順番を整理する必要がなくなる。
請求項５記載の発明によれば、第２の通信路を通じたデータの転送速度よりもインタフェース部から外部へのデータの転送速度の方が速い場合に比べて、外部へ転送するデータの欠落を抑制することができる。
請求項６記載の発明によれば、第２の通信路を通じたデータの転送速度よりも第１の通信路を通じたデータの転送速度の方が速い場合に比べて、揮発性記憶手段からのデータの読み出しに要する時間を短縮できる。
請求項７記載の発明によれば、外部から要求を受けたデータが複数処理手段に格納されている場合でも、要求を受けたデータと外部へ転送するデータとの整合性を担保できる。
請求項８記載の発明によれば、外部から要求を受けたデータが複数処理手段に格納されている場合でも、要求を受けたデータと外部へ転送するデータとの整合性を担保できる。
請求項９記載の発明によれば、外部から読み出し要求を受けたデータを、揮発性記憶手段に格納されているデータよりも新しいデータが第２の記憶手段に格納されているか否かに関わらず揮発性記憶手段に書き込んでから外部へ転送する場合に比べて、外部へ転送するデータの欠落を抑制できる。
請求項１０記載の発明によれば、外部から読み出し要求を受けたデータのうち、揮発性記憶手段に格納されているデータよりも新しいデータを第２の記憶手段から取得し、第２の記憶手段に格納されているデータよりも新しいデータを揮発性記憶手段から取得できる。
請求項１１記載の発明によれば、パケット化されていない連続したデータの読み出しにも使用できる。
請求項１２記載の発明によれば、外部から読み出し要求を受けたデータを、揮発性記憶手段に格納されているデータよりも新しいデータが第２の記憶手段に格納されているか否かに関わらず揮発性記憶手段に書き込んでから外部へ転送する場合に比べて、外部へ転送するデータの欠落を抑制できる。
請求項２記載の発明によれば、外部から読み出し要求を受けたデータのうち、揮発性記憶手段に格納されているデータよりも新しいデータを第２の記憶手段から取得し、第２の記憶手段に格納されているデータよりも新しいデータを揮発性記憶手段から取得できる。
請求項３記載の発明によれば、パケット化されていない連続したデータの読み出しにも使用できる。
請求項４記載の発明によれば、インタフェース部が取得した各データの順番を整理する必要がなくなる。
請求項５記載の発明によれば、第２の通信路を通じたデータの転送速度よりもインタフェース部から外部へのデータの転送速度の方が速い場合に比べて、外部へ転送するデータの欠落を抑制することができる。
請求項６記載の発明によれば、第２の通信路を通じたデータの転送速度よりも第１の通信路を通じたデータの転送速度の方が速い場合に比べて、揮発性記憶手段からのデータの読み出しに要する時間を短縮できる。
請求項７記載の発明によれば、外部から要求を受けたデータが複数処理手段に格納されている場合でも、要求を受けたデータと外部へ転送するデータとの整合性を担保できる。
請求項８記載の発明によれば、外部から要求を受けたデータが複数処理手段に格納されている場合でも、要求を受けたデータと外部へ転送するデータとの整合性を担保できる。
請求項９記載の発明によれば、外部から読み出し要求を受けたデータを、揮発性記憶手段に格納されているデータよりも新しいデータが第２の記憶手段に格納されているか否かに関わらず揮発性記憶手段に書き込んでから外部へ転送する場合に比べて、外部へ転送するデータの欠落を抑制できる。
請求項１０記載の発明によれば、外部から読み出し要求を受けたデータのうち、揮発性記憶手段に格納されているデータよりも新しいデータを第２の記憶手段から取得し、第２の記憶手段に格納されているデータよりも新しいデータを揮発性記憶手段から取得できる。
請求項１１記載の発明によれば、パケット化されていない連続したデータの読み出しにも使用できる。
請求項１２記載の発明によれば、外部から読み出し要求を受けたデータを、揮発性記憶手段に格納されているデータよりも新しいデータが第２の記憶手段に格納されているか否かに関わらず揮発性記憶手段に書き込んでから外部へ転送する場合に比べて、外部へ転送するデータの欠落を抑制できる。
以下、添付図面を参照して、実施の形態について詳細に説明する。
＜実施の形態１＞
ここでは、画像形成装置を例に説明する。実施の形態１で説明する画像形成装置は、記録材（以下「用紙」と記す場合もある。）に画像を形成する装置であり、コピー機能、スキャナ機能、ファックス送受信機能、印刷機能を備えている。
もっとも、これら全ての機能を有する画像処理装置である必要はなく、いずれか１つの機能に特化した装置、例えば複写機、スキャナ（３次元スキャナを含む。）、ファックス送受信機、プリンタ（３次元プリンタを含む。）でもよい。
ここでは、画像形成装置を例に説明する。実施の形態１で説明する画像形成装置は、記録材（以下「用紙」と記す場合もある。）に画像を形成する装置であり、コピー機能、スキャナ機能、ファックス送受信機能、印刷機能を備えている。
もっとも、これら全ての機能を有する画像処理装置である必要はなく、いずれか１つの機能に特化した装置、例えば複写機、スキャナ（３次元スキャナを含む。）、ファックス送受信機、プリンタ（３次元プリンタを含む。）でもよい。
＜画像形成装置の概略構成＞
図１は、実施の形態１に係る画像形成装置１の外観図である。図２は、実施の形態１に係る画像形成装置１の内部構造を示す図である。
画像形成装置１は、原稿の画像を読み取る画像読取装置１００と、用紙上に画像を記録する画像記録装置２００と、を備えている。
また、画像形成装置１は、ユーザによる操作の受付やユーザに対する各種の情報の提示に使用するユーザインタフェース（ＵＩ）３００を備えている。
さらに、画像形成装置１は、画像形成装置１の全体動作を制御する制御装置５００を備えている。
ここでの画像形成装置１は画像処理装置の一例である。なお、制御装置５００は画像処理装置の一例でもある。
図１は、実施の形態１に係る画像形成装置１の外観図である。図２は、実施の形態１に係る画像形成装置１の内部構造を示す図である。
画像形成装置１は、原稿の画像を読み取る画像読取装置１００と、用紙上に画像を記録する画像記録装置２００と、を備えている。
また、画像形成装置１は、ユーザによる操作の受付やユーザに対する各種の情報の提示に使用するユーザインタフェース（ＵＩ）３００を備えている。
さらに、画像形成装置１は、画像形成装置１の全体動作を制御する制御装置５００を備えている。
ここでの画像形成装置１は画像処理装置の一例である。なお、制御装置５００は画像処理装置の一例でもある。
画像読取装置１００は、画像記録装置２００の上に取り付けられている。画像読取装置１００は、原稿の画像を光学的に読み取る読取手段の一例である。
画像記録装置２００は、画像の形成に使用するエンジンや用紙の搬送に使用する機構で構成され、その内部には制御装置５００が配置されている。
ユーザインタフェース３００は、その操作面が画像形成装置１を操作するユーザと対面するように、画像読取装置１００の手前側に配置されている。
画像記録装置２００は、画像の形成に使用するエンジンや用紙の搬送に使用する機構で構成され、その内部には制御装置５００が配置されている。
ユーザインタフェース３００は、その操作面が画像形成装置１を操作するユーザと対面するように、画像読取装置１００の手前側に配置されている。
このうち、画像読取装置１００は、原稿の画像を読み取る画像読取部１１０と、この画像読取部１１０に原稿を搬送する原稿搬送部１２０と、を備えている。原稿搬送部１２０は、画像読取装置１００の上部に配置され、画像読取部１１０は、画像読取装置１００の下部に配置されている。
原稿搬送部１２０は、原稿を収容する原稿収容部１２１と、原稿収容部１２１から引き出された原稿が排出される原稿排出部１２２とを有し、不図示の搬送機構を使用して原稿収容部１２１から原稿排出部１２２に原稿を搬送する。
原稿搬送部１２０は、原稿自動送り装置（ＡＤＦ：Auto Document Feeder）とも呼ばれる。
なお、原稿に対して読取光学系を相対的に移動させ、原稿の画像を読み取ることもできる。
原稿搬送部１２０は、原稿を収容する原稿収容部１２１と、原稿収容部１２１から引き出された原稿が排出される原稿排出部１２２とを有し、不図示の搬送機構を使用して原稿収容部１２１から原稿排出部１２２に原稿を搬送する。
原稿搬送部１２０は、原稿自動送り装置（ＡＤＦ：Auto Document Feeder）とも呼ばれる。
なお、原稿に対して読取光学系を相対的に移動させ、原稿の画像を読み取ることもできる。
画像記録装置２００は、用紙トレイから引き出された用紙Ｐに画像を形成する画像形成部２０と、画像形成部２０に対して用紙Ｐを供給する用紙供給部６０と、画像形成部２０にて画像が形成された用紙Ｐを排出する用紙排出部７０と、画像形成部２０から出力される用紙Ｐの表裏を反転させ、画像形成部２０に向けて再度搬送する反転搬送部８０と、を備えている。
これらの構成はいずれも既知であるので、詳細な説明は省略する。なお、画像形成部２０には、用紙Ｐの搬送経路に沿ってブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各色に対応する記録ユニットが配置されている。色の種類及び色の組み合わせは一例である。
これらの構成はいずれも既知であるので、詳細な説明は省略する。なお、画像形成部２０には、用紙Ｐの搬送経路に沿ってブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各色に対応する記録ユニットが配置されている。色の種類及び色の組み合わせは一例である。
ユーザインタフェース３００は、ユーザからの指示を受け付ける受付装置とユーザに対して情報を提供する出力装置とで構成され、具体的には操作受付部と表示部とを有している。
ここで、操作受付部は、ハードウェアキーに対する操作を検知する機能とソフトウェアキーに対する操作を検知する機能などを提供する。一方、表示部は、情報を提供する画面やソフトウェアキー等を表示する。
ここで、操作受付部は、ハードウェアキーに対する操作を検知する機能とソフトウェアキーに対する操作を検知する機能などを提供する。一方、表示部は、情報を提供する画面やソフトウェアキー等を表示する。
＜機能モジュール間の接続構成＞
図３は、画像形成装置１を構成する制御装置５００等の機能モジュール間の接続構成の例を説明する図である。
画像読取装置１００、画像記録装置２００、ユーザインタフェース３００は、制御装置５００に対して接続されている。画像読取装置１００、画像記録装置２００、ユーザインタフェース３００、制御装置５００には、いずれも機能モジュール化された半導体チップが内蔵されている。
図３は、画像形成装置１を構成する制御装置５００等の機能モジュール間の接続構成の例を説明する図である。
画像読取装置１００、画像記録装置２００、ユーザインタフェース３００は、制御装置５００に対して接続されている。画像読取装置１００、画像記録装置２００、ユーザインタフェース３００、制御装置５００には、いずれも機能モジュール化された半導体チップが内蔵されている。
本実施の形態では、必要とされる機能だけを選択的に１つの半導体基板（Substrate）上に集約した半導体チップ、すなわちＭｏｃｈｉ（Modular Chip）チップを使用する。因みに、Ｍｏｃｈｉは商標である。
例えば制御装置５００は、他のＭｏｃｈｉチップとの相互接続に特化した通信インタフェース部、ＣＰＵコア部、メモリコントローラ、関連ロジック回路などを１つの半導体基板（Substrate）上に集約したＭｏｃｈｉチップを使用する。ここでのＭｏｃｈｉチップは、ＳＯＣ（System On a Chip）である。
Ｍｏｃｈｉチップ間の相互接続方式には、パラレル接続方式とシリアル接続方式があるが、本実施の形態では、シリアル接続方式を採用する。すなわち、本実施の形態では、Ｍｏｃｈｉチップ間のデータをシリアル伝送方式により転送する。
例えば制御装置５００は、他のＭｏｃｈｉチップとの相互接続に特化した通信インタフェース部、ＣＰＵコア部、メモリコントローラ、関連ロジック回路などを１つの半導体基板（Substrate）上に集約したＭｏｃｈｉチップを使用する。ここでのＭｏｃｈｉチップは、ＳＯＣ（System On a Chip）である。
Ｍｏｃｈｉチップ間の相互接続方式には、パラレル接続方式とシリアル接続方式があるが、本実施の形態では、シリアル接続方式を採用する。すなわち、本実施の形態では、Ｍｏｃｈｉチップ間のデータをシリアル伝送方式により転送する。
＜制御装置の内部構成＞
図４は、画像記録装置２００と制御装置５００の内部構成の一例を説明する図である。
画像記録装置２００は、Ｍｏｃｈｉインタフェースモジュール２０１と、制御装置５００からのデータの読み出しを要求するＤＭＡ（Direct Memory Access）２０２と、像を保持する像保持体（不図示）を露光するＬＥＤプリントヘッド（ＬＰＨ）２０３と、を有している。
このうち、Ｍｏｃｈｉインタフェースモジュール２０１が、Ｍｏｃｈｉチップである。
図４は、画像記録装置２００と制御装置５００の内部構成の一例を説明する図である。
画像記録装置２００は、Ｍｏｃｈｉインタフェースモジュール２０１と、制御装置５００からのデータの読み出しを要求するＤＭＡ（Direct Memory Access）２０２と、像を保持する像保持体（不図示）を露光するＬＥＤプリントヘッド（ＬＰＨ）２０３と、を有している。
このうち、Ｍｏｃｈｉインタフェースモジュール２０１が、Ｍｏｃｈｉチップである。
本実施の形態におけるＭｏｃｈｉインタフェースモジュール２０１は、読み出しデータをパケット化されていない連続したデータ形式（非パケット形式）で要求する。換言すると、Ｍｏｃｈｉインタフェースモジュール２０１は、読み出しデータを一括で取得することを要求する。
ＤＭＡ２０２は、ＣＰＵ（ここではＣＰＵコア５４１Ａ、５４１Ｂ）を介さないデータの読み書きを制御するための回路である。本実施の形態におけるＤＭＡ２０２は、不図示のパーソナルコンピュータ（ＰＣ）等から印刷ジョブを受信し、受信した印刷ジョブに対応する画像データの読み出しを制御装置５００に指示する。
この指示を、読み出し要求という。読み出し要求には、読み出し先を指定するアドレス情報が含まれる。なお、アドレス情報には、読み出し開始アドレスと宛先アドレスとが含まれる。また、アドレス情報は、ＤＲＡＭ（Dynamic Random Access Memory）５６０の物理アドレスである。
この指示を、読み出し要求という。読み出し要求には、読み出し先を指定するアドレス情報が含まれる。なお、アドレス情報には、読み出し開始アドレスと宛先アドレスとが含まれる。また、アドレス情報は、ＤＲＡＭ（Dynamic Random Access Memory）５６０の物理アドレスである。
ＬＥＤプリントヘッド２０３は、ＤＭＡ２０２が取得した画像データに基づいて、像保持体を露光する。これにより、像保持体には、ブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各色の画像に関する静電潜像が形成される。
画像記録装置２００と外部バスで接続された制御装置５００は、１つのチップ上に複数の処理コアなどを集積化したＳＯＣ（System On a Chip）５１０と、主記憶装置としてのＤＲＡＭ５６０と、シリアルパラレル変換回路（SerDes）５７０と、周辺（Peripheral）インタフェース５８０とで構成されている。図４では、ＳＯＣ５１０を１チップＳＯＣとも記す。
ここで、ＳＯＣ５１０は半導体装置の一例であり、ＤＲＡＭ５６０は揮発性記憶手段の一例である。
ここで、ＳＯＣ５１０は半導体装置の一例であり、ＤＲＡＭ５６０は揮発性記憶手段の一例である。
ＳＯＣ５１０は、外部バスからデータの読み出し要求を受信する通信インタフェース部５２０と、予め定めたサイズ（例えば６４バイト）のパケットデータを転送する内部バス５３０と、通信インタフェース部５２０とメモリコントローラ５５０を直接接続するデータバス５３５と、キャッシュメモリを有しパケットデータを処理する処理コア部５４０と、ＤＲＡＭ５６０に対するデータの読み書きを制御するメモリコントローラ５５０とで構成される。
なお、本実施の形態では、接続先と通信するためのバスインタフェースを含めて、内部バス５３０と称する。
なお、本実施の形態では、接続先と通信するためのバスインタフェースを含めて、内部バス５３０と称する。
通信インタフェース部５２０は、Ｍｏｃｈｉインタフェースモジュール５２１と、先入れ先出し（ＦＩＦＯ）メモリ５２２と、読出切替部５２３とで構成される。
Ｍｏｃｈｉインタフェースモジュール５２１は、外部バスを通じて、画像記録装置２００側のＭｏｃｈｉインタフェースモジュール２０１とシリアル相互接続され、アドレス情報（0×0～0×FFFF）を連続データ（非パケットデータ）の形式で受信する。
また、処理コア部５４０のキャッシュメモリやＤＲＡＭ５６０からの読み出しデータを、画像記録装置２００側のＭｏｃｈｉインタフェースモジュール２０１へ転送する。このデータの転送経路を、図４では、経路Ａとして示す。
Ｍｏｃｈｉインタフェースモジュール５２１は、外部バスを通じて、画像記録装置２００側のＭｏｃｈｉインタフェースモジュール２０１とシリアル相互接続され、アドレス情報（0×0～0×FFFF）を連続データ（非パケットデータ）の形式で受信する。
また、処理コア部５４０のキャッシュメモリやＤＲＡＭ５６０からの読み出しデータを、画像記録装置２００側のＭｏｃｈｉインタフェースモジュール２０１へ転送する。このデータの転送経路を、図４では、経路Ａとして示す。
先入れ先出しメモリ５２２は、キャッシュメモリやＤＲＡＭ５６０からの読み出しデータを一時的に保持するバッファメモリである。先入れ先出しメモリ５２２は、データバス５３５を介してメモリコントローラ５５０に接続され、ＤＲＡＭ５６０からの読み出しデータを取得する。
先入れ先出しメモリ５２２は、内部バス５３０を介してキャッシュメモリに接続され、キャッシュメモリからの読み出しデータを取得する。また、先入れ先出しメモリ５２２は、Ｍｏｃｈｉインタフェースモジュール５２１に接続され、取得した読み出しデータを出力する。
先入れ先出しメモリ５２２は、内部バス５３０を介してキャッシュメモリに接続され、キャッシュメモリからの読み出しデータを取得する。また、先入れ先出しメモリ５２２は、Ｍｏｃｈｉインタフェースモジュール５２１に接続され、取得した読み出しデータを出力する。
ここで、データバス５３５は、内部バス５３０とは異なる通信路である。本実施の形態の場合、「異なる」を、データバス５３５が内部バス５３０の一部又は全部と重複しないという意味で使用する。
読出切替部５２３は、読み出し要求を連続データの形式で受信し、読み出し要求に含まれるアドレス情報に該当する最新のキャッシュデータがキャッシュメモリに格納されているか否かを確認するよう、内部バス５３０に指示する。
ここで、最新のキャッシュデータ（最新のデータ）とは、キャッシュメモリに格納されているキャッシュデータのうち、ＤＲＡＭ５６０に格納されているデータよりも新しいデータを意味する。また、本実施の形態では、キャッシュメモリに格納されているキャッシュデータであって、ＤＲＡＭ５６０には格納されていないデータも、最新のキャッシュデータ（最新のデータ）と称する。
また、本実施の形態では、ＤＲＡＭ５６０に格納されているデータであって、キャッシュメモリには格納されていないデータを、最新のデータと称する。
また、本実施の形態では、ＤＲＡＭ５６０に格納されているデータであって、キャッシュメモリには格納されていないデータを、最新のデータと称する。
本実施の形態では、読出切替部５２３は、読み出し要求に含まれるアドレス情報をパケット単位で区切り、パケット化されたアドレス情報ごとに、アドレス情報に該当する最新のキャッシュデータの有無を確認するよう内部バス５３０に指示する。
実施の形態における読出切替部５２３は、この指示をハードウェア処理によって実現する。
実施の形態における読出切替部５２３は、この指示をハードウェア処理によって実現する。
読出切替部５２３は、読み出し要求に含まれるアドレス情報に該当する最新のキャッシュデータが存在する場合、このキャッシュデータのキャッシュメモリからの読み出しを内部バス５３０に指示する。
一方、読出切替部５２３は、読み出し要求に含まれるアドレス情報に該当する最新データがキャッシュメモリに格納されていない場合、この最新のデータをＤＲＡＭ５６０から読み出すことを、内部バス５３０を介してメモリコントローラ５５０に指示する。
一方、読出切替部５２３は、読み出し要求に含まれるアドレス情報に該当する最新データがキャッシュメモリに格納されていない場合、この最新のデータをＤＲＡＭ５６０から読み出すことを、内部バス５３０を介してメモリコントローラ５５０に指示する。
内部バス５３０は、通信インタフェース部５２０と、処理コア部５４０と、メモリコントローラ５５０等を相互に接続し、パケットデータの受け渡しに用いられる。
内部バス５３０は、第１の通信路の一例である。いずれかのデバイスが内部バス５３０を用いてパケットデータを転送している間、内部バス５３０は占有されるため、他のデバイスは内部バス５３０を用いてデータを転送することができない。
内部バス５３０は、第１の通信路の一例である。いずれかのデバイスが内部バス５３０を用いてパケットデータを転送している間、内部バス５３０は占有されるため、他のデバイスは内部バス５３０を用いてデータを転送することができない。
また、内部バス５３０は、読出切替部５２３からのデータ確認の指示を受け、読み出し要求に含まれるアドレス情報に該当する最新のキャッシュデータの有無を確認するようキャッシュメモリに指示する。内部バス５３０は、キャッシュメモリから最新のキャッシュデータの有無の通知を受けると、最新のキャッシュデータの有無を読出切替部５２３に通知する。
読出切替部５２３から内部バス５３０へデータ確認の指示が転送される経路と、内部バス５３０からキャッシュメモリへデータ確認の指示が転送される経路とを合わせて、図４では、経路Ｂとして示す。
また、内部バス５３０は、読出切替部５２３からのデータ転送の指示を受けると、最新のキャッシュデータを、キャッシュメモリから読み出して読出切替部５２３に出力する。
読出切替部５２３から内部バス５３０へデータ確認の指示が転送される経路と、内部バス５３０からキャッシュメモリへデータ確認の指示が転送される経路とを合わせて、図４では、経路Ｂとして示す。
また、内部バス５３０は、読出切替部５２３からのデータ転送の指示を受けると、最新のキャッシュデータを、キャッシュメモリから読み出して読出切替部５２３に出力する。
データバス５３５は、ＤＲＡＭ５６０に格納されているデータを先入れ先出しメモリ５２２に直接転送するために用いられるシリアルバス又はパラレルバスである。
データバス５３５は、第２の通信路の一例である。
データバス５３５は、内部バス５３０から物理的に独立した経路である。従って、データバス５３５と内部バス５３０は重複する経路を有しない。
データバス５３５は、第２の通信路の一例である。
データバス５３５は、内部バス５３０から物理的に独立した経路である。従って、データバス５３５と内部バス５３０は重複する経路を有しない。
本実施の形態における処理コア部５４０は、２つのＣＰＵ（Central Processing Unit）コア５４１Ａ、５４１Ｂと、ＧＰＵ（Graphics Processing Unit）コア５４１Ｃとで構成される。すなわち、処理コア部５４０はマルチコア構成である。
ＣＰＵコア５４１Ａ、５４１ＢとＧＰＵコア５４１Ｃは、いずれも処理手段の一例である。
なお、命令を出力するＣＰＵコア５４１Ａ、５４１Ｂは第２の処理手段の一例であり、画像を処理するＧＰＵコア５４１Ｃは第１の処理手段の一例である。広義には、処理コア部５４０も処理手段の一例である。
ＣＰＵコア５４１Ａ、５４１ＢとＧＰＵコア５４１Ｃは、いずれも処理手段の一例である。
なお、命令を出力するＣＰＵコア５４１Ａ、５４１Ｂは第２の処理手段の一例であり、画像を処理するＧＰＵコア５４１Ｃは第１の処理手段の一例である。広義には、処理コア部５４０も処理手段の一例である。
本実施の形態におけるＣＰＵコア５４１Ａ、５４１Ｂは、基本ソフトウェアとしてのＬｉｎｕｘ（登録商標）カーネルやＬｉｎｕｘオペレーティングシステムに基づいて動作している。Ｌｉｎｕｘは、組み込みシステム用のオペレーティングシステムの一例である。
Ｌｉｎｕｘは、仮想アドレス空間上でアドレスを管理するため、物理アドレス空間でアドレスを管理するＷｉｎｄｏｗｓ（登録商標）とは異なり、キャッシュデータの有無を選択するスイッチ処理を採用することができない。
もっとも、オペレーティングシステムとしてＷｉｎｄｏｗｓや他のオペレーションシステムを採用することも可能である。例えばＷｉｎｄｏｗｓ ＣＥ（登録商標）を採用してもよい。
Ｌｉｎｕｘは、仮想アドレス空間上でアドレスを管理するため、物理アドレス空間でアドレスを管理するＷｉｎｄｏｗｓ（登録商標）とは異なり、キャッシュデータの有無を選択するスイッチ処理を採用することができない。
もっとも、オペレーティングシステムとしてＷｉｎｄｏｗｓや他のオペレーションシステムを採用することも可能である。例えばＷｉｎｄｏｗｓ ＣＥ（登録商標）を採用してもよい。
本実施の形態の場合、ＣＰＵコア５４１Ａ、５４１Ｂは、一次キャッシュメモリ５４２Ａ、５４２Ｂと、二次キャッシュメモリ５４３Ａとを有している。
一方、ＧＰＵコア５４１Ｃは、１次キャッシュメモリ５４２Ｃを有している。
なお、一次キャッシュメモリ５４２Ａ、５４２Ｂ、５４２Ｃ、二次キャッシュメモリ５４３Ａを特に区別しない場合は、単にキャッシュメモリと称する。
一方、ＧＰＵコア５４１Ｃは、１次キャッシュメモリ５４２Ｃを有している。
なお、一次キャッシュメモリ５４２Ａ、５４２Ｂ、５４２Ｃ、二次キャッシュメモリ５４３Ａを特に区別しない場合は、単にキャッシュメモリと称する。
ここでの一次キャッシュメモリ５４２Ａ、５４２Ｂ、５４２Ｃと、二次キャッシュメモリ５４３Ａは、いずれもＤＲＡＭ５６０よりも記憶容量が小さい一方でＤＲＡＭ５６０よりも読み書き速度が速い揮発性の記憶手段である。
従って、一次キャッシュメモリ５４２Ａ、５４２Ｂ、５４２Ｃと、二次キャッシュメモリ５４３Ａは、第２の記憶手段の一例である。
なお、１次キャッシュメモリ５４２Ａ、５４２Ｂは、二次キャッシュメモリ５４３Ａよりも容量が小さい一方で二次キャッシュメモリ５４３Ａよりも読み書き速度が速い揮発性記憶手段でもある。
従って、一次キャッシュメモリ５４２Ａ、５４２Ｂ、５４２Ｃと、二次キャッシュメモリ５４３Ａは、第２の記憶手段の一例である。
なお、１次キャッシュメモリ５４２Ａ、５４２Ｂは、二次キャッシュメモリ５４３Ａよりも容量が小さい一方で二次キャッシュメモリ５４３Ａよりも読み書き速度が速い揮発性記憶手段でもある。
キャッシュメモリは、内部バス５３０からデータ確認の指示を受けて、読み出し要求に含まれるアドレス情報に該当する最新のキャッシュデータを探索する。該当する最新のキャッシュデータがある場合、キャッシュメモリは、この最新のキャッシュデータに対応するアドレス情報を内部バス５３０に通知する。該当する最新のキャッシュデータがない場合、キャッシュメモリは、キャッシュデータがない旨を内部バス５３０に通知する。
また、キャッシュメモリは、内部バス５３０からのキャッシュデータの転送の指示を受けて、最新のキャッシュデータを先入れ先出しメモリ５２２へ転送する。図４では、このキャッシュデータの転送経路を、経路Ｃとして示す。
なお、読み出し要求に含まれるアドレス情報に該当する最新のキャッシュデータが複数のキャッシュメモリに格納されている場合、何れか一のキャッシュメモリから最新のキャッシュデータが先入れ先出しメモリ５２２へ転送される。
なお、読み出し要求に含まれるアドレス情報に該当する最新のキャッシュデータが複数のキャッシュメモリに格納されている場合、何れか一のキャッシュメモリから最新のキャッシュデータが先入れ先出しメモリ５２２へ転送される。
メモリコントローラ５５０は、ＤＲＡＭ５６０へのデータの書き込み、ＤＲＡＭ５６０からのデータの読み出し、ＤＲＡＭ５６０のリフレッシュなどを制御する回路である。
メモリコントローラ５５０は、内部バス５３０に接続されており、内部バス５３０に接続された他のデバイスとの間でパケットデータを受け渡しする。
例えば、メモリコントローラ５５０は、ＣＰＵコア５４１Ａ、５４１ＢやＧＰＵコア５４１Ｃからの要求に従ってデータの読み書きを実行する。
メモリコントローラ５５０は、内部バス５３０に接続されており、内部バス５３０に接続された他のデバイスとの間でパケットデータを受け渡しする。
例えば、メモリコントローラ５５０は、ＣＰＵコア５４１Ａ、５４１ＢやＧＰＵコア５４１Ｃからの要求に従ってデータの読み書きを実行する。
また、メモリコントローラ５５０は、読出切替部５２３からのデータ転送の指示に基づいて、ＤＲＡＭ５６０に対するデータの読み出しを実行する。そして、読み出したデータを、データバス５３５を通じて先入れ先出しメモリ５２２へ転送する。
図４では、この読み出しデータの転送経路を、経路Ｄとして示す。また、ここでのメモリコントローラ５５０は、書き込み制御部の一例である。また、通信インタフェース部５２０、内部バス５３０、データバス５３５、およびメモリコントローラ５５０は、転送手段の一例である。
図４では、この読み出しデータの転送経路を、経路Ｄとして示す。また、ここでのメモリコントローラ５５０は、書き込み制御部の一例である。また、通信インタフェース部５２０、内部バス５３０、データバス５３５、およびメモリコントローラ５５０は、転送手段の一例である。
＜画像形成装置の基本動作＞
画像形成装置１は、以下のような動作を実行する。
例えば、画像形成装置１は、画像読取装置１００と画像記録装置２００を使用してコピー処理を実行することができる。すなわち、画像形成装置１は、画像読取装置１００によって読み取られた原稿の画像データを画像記録装置２００に与え、原稿の画像を用紙Ｐに形成することができる。
画像形成装置１は、以下のような動作を実行する。
例えば、画像形成装置１は、画像読取装置１００と画像記録装置２００を使用してコピー処理を実行することができる。すなわち、画像形成装置１は、画像読取装置１００によって読み取られた原稿の画像データを画像記録装置２００に与え、原稿の画像を用紙Ｐに形成することができる。
ここでのコピー処理には、ダイレクトコピーとイメージ蓄積コピーの２種類がある。
ダイレクトコピーでは、画像読取装置１００で読み込まれた画像データ（書き込みデータ）を揮発性の記憶手段であるＤＲＡＭ５６０に書き込んだ後、ＤＲＡＭ５６０から読み出して画像記録装置２００に与え、用紙Ｐに画像を形成する。
一方、イメージ蓄積コピーでは、画像読取装置１００で読み込まれた画像データ（書き込みデータ）を揮発性の記憶手段であるＤＲＡＭ５６０に書き込んだ後に処理コア部５４０に読み出して圧縮処理を加え、圧縮後の画像データを不揮発性の記憶手段である不図示のハードディスク装置（補助記憶装置）に書き込み、その後、ハードディスク装置から読み出した画像データを画像記録装置２００に与えて伸長し、伸長された画像データに対応する画像を用紙Ｐに形成する。
なお、ハードディスク装置の代わりに、不揮発性の記憶手段である半導体メモリ、すなわちＳＳＤ（Solid State Drive）を用いてもよい。
ダイレクトコピーでは、画像読取装置１００で読み込まれた画像データ（書き込みデータ）を揮発性の記憶手段であるＤＲＡＭ５６０に書き込んだ後、ＤＲＡＭ５６０から読み出して画像記録装置２００に与え、用紙Ｐに画像を形成する。
一方、イメージ蓄積コピーでは、画像読取装置１００で読み込まれた画像データ（書き込みデータ）を揮発性の記憶手段であるＤＲＡＭ５６０に書き込んだ後に処理コア部５４０に読み出して圧縮処理を加え、圧縮後の画像データを不揮発性の記憶手段である不図示のハードディスク装置（補助記憶装置）に書き込み、その後、ハードディスク装置から読み出した画像データを画像記録装置２００に与えて伸長し、伸長された画像データに対応する画像を用紙Ｐに形成する。
なお、ハードディスク装置の代わりに、不揮発性の記憶手段である半導体メモリ、すなわちＳＳＤ（Solid State Drive）を用いてもよい。
また、画像形成装置１は、不図示のＰＣ等から印刷ジョブを受信し、受信した印刷ジョブに対応する画像を用紙Ｐに形成することができる。すなわち、画像形成装置１は、通信手段を用いて受信した印刷ジョブに対応する画像データを画像記録装置２００に与え、画像を用紙Ｐ上に形成することができる。この場合も、受信した画像データをＤＲＡＭ５６０に書き込んだ後、ＤＲＡＭ５６０から画像記録装置２００に画像データを与える方式と、ＤＲＡＭ５６０から読み出した画像データをハードディスク装置に書き込んだ後に画像記録装置２００に与える方式がある。
また、画像形成装置１は、ファクシミリの送受信を行なうことができる。すなわち、画像形成装置１は、画像読取装置１００によって読み取られた原稿の画像データを、通信回線を介して送信することができる。この場合も、画像データをＤＲＡＭ５６０に書き込んだ後、ＤＲＡＭ５６０から不図示の通信インタフェースに与える方式と、ＤＲＡＭ５６０からハードディスク装置に書き込んだ後に不図示の通信インタフェースに与える方式がある。
さらに、画像形成装置１は、原稿の画像データをハードディスク装置などの補助記憶装置に保存することができる。すなわち、画像形成装置１は、通信回線を介して接続されたＰＣ側の補助記憶装置に原稿の画像データを保存することもできる。
さらに、画像形成装置１は、原稿の画像データをハードディスク装置などの補助記憶装置に保存することができる。すなわち、画像形成装置１は、通信回線を介して接続されたＰＣ側の補助記憶装置に原稿の画像データを保存することもできる。
＜ＤＲＡＭから画像記録装置へのデータの読み出し＞
図５は、印刷ジョブに対応する画像データをＤＲＡＭ５６０から画像記録装置２００へ読み出す場合に実行される処理動作を説明する図である。なお、印刷ジョブに対して実行される以下の処理動作は、前述のコピー処理にも含まれるものとする。
図５は、印刷ジョブに対応する画像データをＤＲＡＭ５６０から画像記録装置２００へ読み出す場合に実行される処理動作を説明する図である。なお、印刷ジョブに対して実行される以下の処理動作は、前述のコピー処理にも含まれるものとする。
まず、画像記録装置２００が不図示のＰＣ等から印刷ジョブを受信すると、連続データ（例えば１００１～５０００番地に対応するデータ）形式での読み出し要求がＤＭＡ２０２から読出切替部５２３に送信される（ステップ１）。
なお、本実施の形態では、１００１～２０００番地に対応する最新のデータおよび３００１～５０００番地に対応する最新のデータはＤＲＡＭ５６０に格納されており（キャッシュメモリに格納されておらず）、２００１～３０００番地に対応する最新のデータはキャッシュメモリに格納されているものとする。
読み出し要求は、Ｍｏｃｈｉインタフェースモジュール２０１（画像記録装置２００側）とＭｏｃｈｉインタフェースモジュール５２１（制御装置５００側）との間を接続する外部バス（シリアルバス）を通じて転送される。
なお、本実施の形態では、１００１～２０００番地に対応する最新のデータおよび３００１～５０００番地に対応する最新のデータはＤＲＡＭ５６０に格納されており（キャッシュメモリに格納されておらず）、２００１～３０００番地に対応する最新のデータはキャッシュメモリに格納されているものとする。
読み出し要求は、Ｍｏｃｈｉインタフェースモジュール２０１（画像記録装置２００側）とＭｏｃｈｉインタフェースモジュール５２１（制御装置５００側）との間を接続する外部バス（シリアルバス）を通じて転送される。
読出切替部５２３は、ＤＭＡ２０２からの読み出し要求を受信する。読出切替部５２３は、最新のキャッシュデータの有無の確認を、内部バス５３０に指示する。具体的には、読出切替部５２３は、パケット単位で、読み出し要求に含まれる最初のアドレス情報に該当する最新のキャッシュデータ（例えば１００１～１１００番地に対応する最新のキャッシュデータ）の有無の確認を、内部バス５３０に指示する（ステップ２）。
この指示により、内部バス５３０は、キャッシュメモリに対して、読み出し要求に含まれるアドレス情報に該当するキャッシュデータの有無の確認を指示する（ステップ３）。
キャッシュメモリは、読み出し要求に含まれるアドレス情報に該当する最新のキャッシュデータの有無を確認する。
この後、キャッシュメモリは、該当する最新のキャッシュデータの有無を内部バス５３０に通知する（ステップ４）。具体的には、キャッシュメモリは、１００１～１１００番地に対応するキャッシュデータがない旨を内部バス５３０に通知する。なお、該当する最新のキャッシュデータがある場合、キャッシュメモリは、この最新のキャッシュデータに対応するアドレス情報（例えば１００１～１１００番地）を内部バス５３０に通知する。
この後、キャッシュメモリは、該当する最新のキャッシュデータの有無を内部バス５３０に通知する（ステップ４）。具体的には、キャッシュメモリは、１００１～１１００番地に対応するキャッシュデータがない旨を内部バス５３０に通知する。なお、該当する最新のキャッシュデータがある場合、キャッシュメモリは、この最新のキャッシュデータに対応するアドレス情報（例えば１００１～１１００番地）を内部バス５３０に通知する。
内部バス５３０は、該当する最新のキャッシュデータの有無を読出切替部５２３に通知する（ステップ５）。
読出切替部５２３は、該当する最新のキャッシュデータがある旨の通知を受けた場合、この最新のキャッシュデータに対応するアドレス情報を記憶する。
この後、残りのアドレスに対して順番に、最新のキャッシュデータの有無の確認と、この最新のキャッシュデータの有無の通知とが実行される（ステップ６～９）。
読出切替部５２３は、該当する最新のキャッシュデータがある旨の通知を受けた場合、この最新のキャッシュデータに対応するアドレス情報を記憶する。
この後、残りのアドレスに対して順番に、最新のキャッシュデータの有無の確認と、この最新のキャッシュデータの有無の通知とが実行される（ステップ６～９）。
読出切替部５２３は、読み出し要求に含まれる最後のアドレス情報に該当する最新のキャッシュデータ（例えば４９０１～５０００番地に対応する最新のキャッシュデータ）の有無の通知を受けると、続いて、データの転送を指示する。
具体的には、読出切替部５２３は、読み出し要求に含まれるアドレス情報の小さい番地から順に、最新のデータの転送を指示する。より具体的には、読出切替部５２３は、キャッシュメモリ内にない１００１～２０００番地に対応する最新のデータのＤＲＡＭ５６０から先入れ先出しメモリ５２２への転送を、メモリコントローラ５５０に指示する（ステップ１０）。この指示は内部バス５３０を介して行われる。
具体的には、読出切替部５２３は、読み出し要求に含まれるアドレス情報の小さい番地から順に、最新のデータの転送を指示する。より具体的には、読出切替部５２３は、キャッシュメモリ内にない１００１～２０００番地に対応する最新のデータのＤＲＡＭ５６０から先入れ先出しメモリ５２２への転送を、メモリコントローラ５５０に指示する（ステップ１０）。この指示は内部バス５３０を介して行われる。
メモリコントローラ５５０は、ＤＲＡＭ５６０に格納されている最新のデータ（１００１～２０００番地に対応する最新のデータ）を、データバス５３５を介して、先入れ先出しメモリ５２２へ一括で転送する（ステップ１１）。
先入れ先出しメモリ５２２は、取得したデータを、画像記録装置２００側のＭｏｃｈｉインタフェースモジュール２０１へ転送する（ステップ１２）。
読み出しデータは、Ｍｏｃｈｉインタフェースモジュール５２１（制御装置５００側）とＭｏｃｈｉインタフェースモジュール２０１（画像記録装置２００側）との間を接続する外部バス（シリアルバス）を通じて、連続データの形式で転送される。
メモリコントローラ５５０は、ＤＲＡＭ５６０から先入れ先出しメモリ５２２へのデータの転送が完了すると、読出切替部５２３に対してデータ転送の完了通知を行う（ステップ１３）。
読み出しデータは、Ｍｏｃｈｉインタフェースモジュール５２１（制御装置５００側）とＭｏｃｈｉインタフェースモジュール２０１（画像記録装置２００側）との間を接続する外部バス（シリアルバス）を通じて、連続データの形式で転送される。
メモリコントローラ５５０は、ＤＲＡＭ５６０から先入れ先出しメモリ５２２へのデータの転送が完了すると、読出切替部５２３に対してデータ転送の完了通知を行う（ステップ１３）。
本実施の形態の場合、キャッシュメモリ内のデータやＤＲＡＭ５６０内のデータを内部バス５３０を介して先入れ先出しメモリ５２２へ転送するのに要する時間は、外部バスによるデータ転送に要する時間よりも短い。
一方で、キャッシュメモリからデータを読み出してＤＲＡＭ５６０に書き込むのに要する時間と、内部バス５３０を介してＤＲＡＭ５６０から先出しメモリ５２２へデータを転送するのに要する時間との和は、外部バスによるデータ転送に要する時間よりも長い。
一方で、キャッシュメモリからデータを読み出してＤＲＡＭ５６０に書き込むのに要する時間と、内部バス５３０を介してＤＲＡＭ５６０から先出しメモリ５２２へデータを転送するのに要する時間との和は、外部バスによるデータ転送に要する時間よりも長い。
このため、キャッシュメモリとＤＲＡＭ５６０との間でデータの一貫性を保つためキャッシュメモリに格納されている最新のキャッシュデータをＤＲＡＭ５６０に書き込む処理（前処理）を行った後に、ＤＲＡＭ５６０内のデータを外部へ転送しようとすると、画像記録装置２００へ転送されるデータが欠落するおそれがある。
画像記録装置２００への転送データが欠落する場合について具体的に説明する。画像記録装置２００へ連続データを転送するためには、画像記録装置２００へパケットデータを順次転送するにあたり、一のパケットデータの転送タイミングに、この一のパケットデータが先入れ先出しメモリ５２２に届いている必要がある。
一方、前処理を行う場合、キャッシュメモリ内の一のパケットデータをＤＲＡＭ５６０に書き込むのに時間を要するため、画像記録装置２００への一のパケットデータの転送タイミングにこの一のパケットデータが先入れ先出しメモリ５２２に届かない場合があり、この場合、画像記録装置２００へ転送するデータが欠落する。
一方、前処理を行う場合、キャッシュメモリ内の一のパケットデータをＤＲＡＭ５６０に書き込むのに時間を要するため、画像記録装置２００への一のパケットデータの転送タイミングにこの一のパケットデータが先入れ先出しメモリ５２２に届かない場合があり、この場合、画像記録装置２００へ転送するデータが欠落する。
これに対し、本実施の形態では、読出切替部５２３は、２００１～３０００番地に対応する最新のキャッシュデータのキャッシュメモリから先入れ先出しメモリ５２２への転送を、内部バス５３０に指示する（ステップ１４）。
内部バス５３０は、読出切替部５２３からデータ転送の指示を受けると、最新のキャッシュデータの先入れ先出しメモリ５２２への転送を、キャッシュメモリに指示する（ステップ１５）。
内部バス５３０は、読出切替部５２３からデータ転送の指示を受けると、最新のキャッシュデータの先入れ先出しメモリ５２２への転送を、キャッシュメモリに指示する（ステップ１５）。
キャッシュメモリは、２００１～３０００番地に対応する最新のキャッシュデータを、パケット単位で順次に、内部バス５３０を介して先入れ先出しメモリ５２２へ転送する（ステップ１６）。
先入れ先出しメモリ５２２は、取得したデータを、画像記録装置２００側のＭｏｃｈｉインタフェースモジュール２０１へ転送する（ステップ１７）。
内部バス５３０は、キャッシュメモリから先入れ先出しメモリ５２２へのキャッシュデータの転送が完了すると、読出切替部５２３に対してデータ転送の完了通知を行う（ステップ１８）。
先入れ先出しメモリ５２２は、取得したデータを、画像記録装置２００側のＭｏｃｈｉインタフェースモジュール２０１へ転送する（ステップ１７）。
内部バス５３０は、キャッシュメモリから先入れ先出しメモリ５２２へのキャッシュデータの転送が完了すると、読出切替部５２３に対してデータ転送の完了通知を行う（ステップ１８）。
この後、読出切替部５２３は、内部バス５３０からデータ転送の完了通知を受けると、キャッシュメモリ内にない３００１～５０００番地に対応する最新のデータのＤＲＡＭ５６０から先入れ先出しメモリ５２２への転送を、メモリコントローラ５５０に指示する（ステップ１９）。
メモリコントローラ５５０は、ＤＲＡＭ５６０に格納されている最新のデータ（３００１～５０００番地に対応する最新のデータ）を、データバス５３５を介して、先入れ先出しメモリ５２２へ一括で転送する（ステップ２０）。
先入れ先出しメモリ５２２は、取得したデータを、画像記録装置２００側のＭｏｃｈｉインタフェースモジュール２０１へ転送する（ステップ２１）。
以上の処理動作により、ＤＭＡ２０２から読み出し要求があった連続データ（１００１～５０００番地に対応する最新のデータ）が画像記録装置２００へ転送される。
先入れ先出しメモリ５２２は、取得したデータを、画像記録装置２００側のＭｏｃｈｉインタフェースモジュール２０１へ転送する（ステップ２１）。
以上の処理動作により、ＤＭＡ２０２から読み出し要求があった連続データ（１００１～５０００番地に対応する最新のデータ）が画像記録装置２００へ転送される。
＜実施の形態による効果＞
前述したように、本実施の形態では、制御装置５００がＤＭＡ２０２から連続データの読み出し要求を受けると、このデータのうち、キャッシュメモリに格納されている分をキャッシュメモリから画像記録装置２００へ転送し、キャッシュメモリに格納されていない分をＤＲＡＭ５６０から画像記録装置２００へ転送する。また、前述のように、キャッシュメモリ内のデータやＤＲＡＭ５６０内のデータを先入れ先出しメモリ５２２へ転送するのに要する時間は、外部バスによるデータ転送に要する時間よりも短い。
前述したように、本実施の形態では、制御装置５００がＤＭＡ２０２から連続データの読み出し要求を受けると、このデータのうち、キャッシュメモリに格納されている分をキャッシュメモリから画像記録装置２００へ転送し、キャッシュメモリに格納されていない分をＤＲＡＭ５６０から画像記録装置２００へ転送する。また、前述のように、キャッシュメモリ内のデータやＤＲＡＭ５６０内のデータを先入れ先出しメモリ５２２へ転送するのに要する時間は、外部バスによるデータ転送に要する時間よりも短い。
この場合、外部バスによるデータの転送タイミングに、キャッシュメモリやＤＲＡＭ５６０から先入れ先出しメモリ５２２へのデータ転送が間に合うようになる。したがって、読み出し要求を受けたデータをＤＲＡＭ５６０に書き込んでから画像記録装置２００へ転送する場合に比べて、画像記録装置２００へ転送するデータの欠落が抑制される。
また、メモリコントローラ５５０から先入れ先出しメモリ５２２への書き込みデータの転送は、データバス５３５を介して連続データ（非パケットデータ）の形態で実行される。このため、内部バス５３０を経由して書き込みデータをパケット通信する場合に比して転送時間が短くて済む。
また、先入れ先出しメモリ５２２から画像記録装置２００へは、アドレス情報の小さい番地に対応するデータから順に転送される。このため、ＤＭＡ２０２から要求を受けた連続データを構成する各データが、要求とは異なる順番で画像記録装置２００へ転送されることが抑制される。
また、本実施の形態では、読出切替部５２３は、アドレス情報の小さい番地に該当するデータから順番に先入れ先出しメモリ５２２へ転送させるよう指示する。
この場合、アドレス情報の小さい番地に該当するデータから順番に、先入れ先出しメモリ５２２にデータが転送される。そのため、先入れ先出しメモリ５２２は、キャッシュメモリおよびＤＲＡＭ５６０から取得した各データの順番を整理する必要がなくなる。
この場合、アドレス情報の小さい番地に該当するデータから順番に、先入れ先出しメモリ５２２にデータが転送される。そのため、先入れ先出しメモリ５２２は、キャッシュメモリおよびＤＲＡＭ５６０から取得した各データの順番を整理する必要がなくなる。
また、本実施の形態では、読出切替部５２３は、一のデータの先入れ先出しメモリ５２２への転送が完了した後に、この一のデータの次にアドレス情報の小さい番地に該当するデータの転送を指示する。
前述のように、データバス５３５を通じたデータの転送速度は、内部バス５３０を通じたデータの転送速度よりも速い。そのため、一のデータの内部バス５３０を通じた転送を指示した後、この一のデータの転送が完了する前に、次のデータのデータバス５３５を通じた転送を指示すると、一のデータよりも先に、次のデータが先入れ先出しメモリ５２２に届く場合がある。この場合、先入れ先出しメモリ５２２は、ＤＭＡ２０２からの要求とは異なる順番で、連続データを構成する各データを画像記録装置２００へ転送するおそれがある。
これに対し、本実施の形態のように、一のデータの先入れ先出しメモリ５２２への転送が完了した後に次のデータの転送を指示する場合、アドレス情報の小さい番地に該当するデータから順に転送させるよう指示したにも関わらず、アドレス情報の大きい番地に該当するデータが先に先入れ先出しメモリ５２２に届くことが抑制される。この結果、先入れ先出しメモリ５２２が、ＤＭＡ２０２からの要求とは異なる順番で、連続データを構成する各データを画像記録装置２００へ転送することが抑制される。
また、本実施の形態に係るＳＯＣ５１０を採用すれば、ＳＯＣ５１０内に大容量のバッファメモリを設ける必要がなくなり、チップサイズの小型化にも効果的である。
また、読み出し要求に含まれる同じアドレス情報に該当するデータが複数のキャッシュメモリに格納されている場合でも、画像記録装置２００から要求を受けたデータと画像記録装置２００へ転送するデータとの整合性を担保できる。
また、読み出し要求に含まれる同じアドレス情報に該当するデータが複数のキャッシュメモリに格納されている場合でも、画像記録装置２００から要求を受けたデータと画像記録装置２００へ転送するデータとの整合性を担保できる。
また、一般に処理コア部５４０を構成するコア数が多いほど、キャッシュメモリとＤＲＡＭ５６０との間でデータの一貫性を保つために要する処理時間が長くなりやすい。そのため、画像記録装置２００への一のパケットデータの転送タイミングにこの一のパケットデータが先入れ先出しメモリ５２２に届きにくくなる。
これに対し、本実施の形態に係るＳＯＣ５１０を採用すれば、処理コア部５４０を構成するコア数が多くても、外部バスによるデータの転送タイミングに、キャッシュメモリやＤＲＡＭ５６０から先入れ先出しメモリ５２２へのデータ転送が間に合うようになる。
これに対し、本実施の形態に係るＳＯＣ５１０を採用すれば、処理コア部５４０を構成するコア数が多くても、外部バスによるデータの転送タイミングに、キャッシュメモリやＤＲＡＭ５６０から先入れ先出しメモリ５２２へのデータ転送が間に合うようになる。
＜変形例＞
続いて、画像形成装置の変形例について説明する。
図６は、変形例としての画像形成装置６の説明図である。なお、図２と同様の構成については、同一の符号を用いる。
上述した本実施の形態では、用紙としてカット紙に画像を形成する画像形成装置１（図２参照）について説明した。しかしながら、画像形成装置は上記のものに限られない。
図６に示す画像形成装置６は、連続するロール紙や連続帳票（以下、総称して「連続用紙」ともいう。）に対して画像を形成する。ここでの画像形成装置６は、画像処理装置の一例である。
続いて、画像形成装置の変形例について説明する。
図６は、変形例としての画像形成装置６の説明図である。なお、図２と同様の構成については、同一の符号を用いる。
上述した本実施の形態では、用紙としてカット紙に画像を形成する画像形成装置１（図２参照）について説明した。しかしながら、画像形成装置は上記のものに限られない。
図６に示す画像形成装置６は、連続するロール紙や連続帳票（以下、総称して「連続用紙」ともいう。）に対して画像を形成する。ここでの画像形成装置６は、画像処理装置の一例である。
画像形成装置６は、連続用紙Ｓに対して画像を形成する画像形成部６２０と、連続用紙Ｓをロール状に巻きつけた供給ロール６１０Ａが装填される前処理装置６１０と、連続用紙Ｐをロール状に巻き取る巻取ロール６３０Ａが装填される後処理装置６３０とを備える。また、画像形成装置６は、画像形成装置６の全体動作を制御する制御装置５００を備える。
前処理装置６１０の供給ロール６１０Ａから引き出された連続用紙Ｓは、画像形成部６２０に搬入され、画像が形成される。
画像形成部６２０から搬出された連続用紙Ｓは、後処理装置６３０に搬入され、巻取ロール６３０Ａに巻き取られる。
画像形成部６２０から搬出された連続用紙Ｓは、後処理装置６３０に搬入され、巻取ロール６３０Ａに巻き取られる。
画像形成装置６は、不図示のＰＣ等から印刷ジョブを受信し、受信した印刷ジョブに対応する画像データを制御装置５００内の揮発性記憶手段から読み出し、読み出した画像データに基づいて、連続用紙Ｓ上に画像を形成する。
＜他の実施の形態＞
以上、本発明の実施の形態について説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、種々の変更又は改良を加えたものも、本発明の技術的範囲に含まれることは、特許請求の範囲の記載から明らかである。
以上、本発明の実施の形態について説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、種々の変更又は改良を加えたものも、本発明の技術的範囲に含まれることは、特許請求の範囲の記載から明らかである。
例えば実施の形態１に示す画像形成装置１（図１参照）では、画像読取装置１００と画像記録装置２００（制御装置５００を含む）が一体化されているが、画像読取装置１００と画像記録装置２００（図１参照）はそれぞれ独立した筐体に格納されていてもよい。
また、実施の形態１における画像形成装置１では、オフィスなどで使用される装置構成を想定しているが、商業用（プロダクション用）の画像形成装置でもよい。
また、実施の形態１における画像形成装置１では、オフィスなどで使用される装置構成を想定しているが、商業用（プロダクション用）の画像形成装置でもよい。
また、実施の形態１の場合には、通信インタフェース部５２０（図４参照）を、画像読取装置１００（図１参照）を備える画像形成装置１（図１参照）における読み出し要求の転送に用いているが、画像形成機能に特化した画像処理装置における読み出し要求の転送に用いてもよい。
なお、通信インタフェース部５２０は、ＤＲＡＭ５６０（図４参照）から画像記録装置２００以外の外部装置への読み出し要求の受信に使用してもよい。
なお、通信インタフェース部５２０は、ＤＲＡＭ５６０（図４参照）から画像記録装置２００以外の外部装置への読み出し要求の受信に使用してもよい。
前述の実施の形態１においては、ＤＲＡＭ５６０（図４参照）から画像記録装置２００へ読み出すデータの要求を画像記録装置２００から受ける場合について説明したが、記憶容量が小さい方の揮発性記憶手段の読み書き速度が他方の揮発性記憶手段よりも速いという条件を満たすのであれば、装置構成は実施の形態１に限らない。
前述の実施の形態１の場合、読出切替部５２３（図４参照）は、ハードウェア処理を通じてキャッシュメモリやＤＲＡＭ５６０から画像記録装置２００へのデータの転送を実現させているが、読出切替部５２３として機能するマイクロコンピュータによるプログラムの実行を通じて、キャッシュメモリやＤＲＡＭ５６０から画像記録装置２００へのデータの転送を実現させてもよい。
前述の実施の形態１では、組み込みシステムの一例である画像形成装置１を前提に説明しているが、通信インタフェース部５２０は、組み込みシステム以外の画像処理装置にも使用できる。
前述の実施の形態１では、処理コア部５４０（図４参照）がマルチコア構成の場合について説明したがシングルコア構成でもよい。
前述の実施の形態１では、処理コア部５４０（図４参照）がマルチコア構成の場合について説明したがシングルコア構成でもよい。
前述の実施の形態１では、ＳＯＣ５１０内のキャッシュメモリの階層構造が１階層の場合（ＧＰＵコア５４１Ｃ）と２階層の場合（ＣＰＵコア５４１Ａ、５４１Ｂ）について説明したが、いずれの場合もキャッシュメモリの階層構造は例示の場合に限らない。例えばキャッシュメモリの階層構造は３階層以上でもよい。
前述の実施の形態１では、個々の機能モジュールで動作しない機能ブロックを含まない半導体チップ、換言すると動作に必要な機能ブロックだけを選択的に組み合わせたＭｏｃｈｉチップで構成する場合について説明したが、他の構成の半導体チップでもよい。例えば１つの半導体基板上にシステムとしての動作に必要となる機能ブロックの一式を配置した半導体チップを用いてもよい。
また、機能モジュール間の接続は、Ｍｏｃｈｉインタフェースモジュール以外の接続方式を採用してもよい。
また、機能モジュール間の接続は、Ｍｏｃｈｉインタフェースモジュール以外の接続方式を採用してもよい。
前述の実施の形態１では、読出切替部５２３がメモリコントローラ５５０に対して内部バス５３０を介してデータ転送の開始を指示する場合について説明したが、データバス５３５を介してデータ転送の開始を指示してもよい。
この場合、データバス５３５が、メモリコントローラ５５０と、先入れ先出しメモリ５２２と、書込５２３指示部とを相互に接続する構成であってもよい。また、データバス５３５がメモリコントローラ５５０と通信インタフェース部５２０とを接続し、通信インタフェース部５２０が受信したデータに応じて、先入れ先出しメモリ５２２または読出切替部５２３がこのデータを取得する構成であってもよい。
この場合、データバス５３５が、メモリコントローラ５５０と、先入れ先出しメモリ５２２と、書込５２３指示部とを相互に接続する構成であってもよい。また、データバス５３５がメモリコントローラ５５０と通信インタフェース部５２０とを接続し、通信インタフェース部５２０が受信したデータに応じて、先入れ先出しメモリ５２２または読出切替部５２３がこのデータを取得する構成であってもよい。
前述の実施の形態１では、アドレス情報の小さい番地に該当するデータから順番に先入れ先出しメモリ５２２へ転送させるよう読出切替部５２３が指示する場合について説明したが、アドレス情報の番地の順番に関わらず、データの転送を指示してもよい。
具体的には、読出切替部５２３は、先ず、キャッシュメモリに対して、読み出し要求に含まれるアドレス情報に該当する最新のデータを全て読出切替部５２３へ転送するよう指示し、その後、ＤＲＡＭ５６０に対して、読み出し要求に含まれるアドレス情報に該当する最新のデータを全て読出切替部５２３へ転送するよう指示してもよい。また、読出切替部５２３は、先ず、ＤＲＡＭ５６０に対して、読み出し要求に含まれるアドレス情報に該当する最新のデータを全て転送するよう指示し、その後、キャッシュメモリに対して、読み出し要求に含まれるアドレス情報に該当する最新のデータを全て転送するよう指示してもよい。
この場合、読出切替部５２３は、キャッシュメモリやＤＲＡＭ５６０からの読み出しデータを一時的に保持するバッファメモリを有する。
読出切替部５２３は、キャッシュメモリおよびＤＲＡＭ５６０に対してデータの転送を指示した後、読み出し要求に含まれるアドレス情報に該当する各データを取得する。読出切替部５２３は、読み出し要求に含まれるアドレス情報に基づいて、取得した各データがアドレス情報の小さい番地から順番に並ぶよう整理する。この後、読出切替部５２３は、整理した各データを、アドレス情報の小さい番地から順番に、先入れ先出しメモリ５２２へ送る。このようにして、ＤＭＡ２０２から要求を受けた順番通りにデータを画像記録装置２００へ転送してもよい。
読出切替部５２３は、キャッシュメモリおよびＤＲＡＭ５６０に対してデータの転送を指示した後、読み出し要求に含まれるアドレス情報に該当する各データを取得する。読出切替部５２３は、読み出し要求に含まれるアドレス情報に基づいて、取得した各データがアドレス情報の小さい番地から順番に並ぶよう整理する。この後、読出切替部５２３は、整理した各データを、アドレス情報の小さい番地から順番に、先入れ先出しメモリ５２２へ送る。このようにして、ＤＭＡ２０２から要求を受けた順番通りにデータを画像記録装置２００へ転送してもよい。
１…画像形成装置、１００…画像読取装置、２００…画像記録装置、３００…ユーザインタフェース、５００…制御装置、５１０…ＳＯＣ、５２０…通信インタフェース部、５２１…Ｍｏｃｈｉインタフェースモジュール、５２２…先入れ先出しメモリ、５２３…読出切替部、５３０…内部バス、５３５…データバス、５４０…処理コア部、５５０…メモリコントローラ、５６０…ＤＲＡＭ
Claims (12)
- データを記憶する揮発性記憶手段と、
前記揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の記憶手段と、
外部からデータの読み出し要求を受けると、当該データのうち、前記揮発性記憶手段に格納されているデータよりも新しいデータを、予め定められたサイズのパケットデータに区切られたデータごとに前記第２の記憶手段から取得し、当該第２の記憶手段に格納されていないデータであって前記パケットデータに区切られていない連続したデータを、当該揮発性記憶手段から取得し、取得した各データを一時的に保持し、当該パケットデータに区切られていない連続したデータの形式で、予め定められた順序で外部へ転送する転送手段と、
を有する画像処理装置。 - 前記転送手段は、
外部からデータの読み出し要求を受けるインタフェース部と、
前記揮発性記憶手段へのデータの書き込みを制御する書き込み制御部と、
前記インタフェース部と前記第２の記憶手段と前記書き込み制御部とを相互に接続する第１の通信路と、
前記インタフェース部と前記書き込み制御部とを接続する第２の通信路と、
を有し、
前記インタフェース部は、前記第２の記憶手段から前記第１の通信路を介してデータを取得し、前記揮発性記憶手段から前記第２の通信路を介してデータを取得する、請求項１記載の画像処理装置。 - 前記インタフェース部は、前記パケットデータに区切られていない連続したデータを外部へ転送する請求項２記載の画像処理装置。
- 前記インタフェース部は、前記第２の記憶手段および前記揮発性記憶手段から当該インタフェース部への前記各データの転送の指示を、当該インタフェース部から外部への当該各データの転送順に行う、請求項２記載の画像処理装置。
- 前記第２の通信路を通じた前記インタフェース部へのデータの転送速度は、当該インタフェース部から外部へのデータの転送速度よりも速い、請求項２記載の画像処理装置。
- 前記第２の通信路を通じた前記インタフェース部へのデータの転送速度は、前記第１の通信路を通じた当該インタフェース部へのデータの転送速度よりも速い、請求項２記載の画像処理装置。
- 前記第１の通信路には複数の処理手段が接続されている請求項２記載の画像処理装置。
- 複数の前記処理手段は、画像を処理する第１の処理手段と、命令を出力する第２の処理手段とを含む、請求項７記載の画像処理装置。
- データを記憶する揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の記憶手段と、
外部からデータの読み出し要求を受けると、当該データのうち、前記揮発性記憶手段に格納されているデータよりも新しいデータを、予め定められたサイズのパケットデータに区切られたデータごとに前記第２の記憶手段から取得し、当該第２の記憶手段に格納されていないデータであって前記パケットデータに区切られていない連続したデータを、当該揮発性記憶手段から取得し、取得した各データを一時的に保持し、当該パケットデータに区切られていない連続したデータの形式で、予め定められた順序で外部へ転送する転送手段と、
を有する半導体装置。 - 前記半導体装置は、
外部からデータの読み出し要求を受けるインタフェース部と、
前記揮発性記憶手段へのデータの書き込みを制御する書き込み制御部と、
前記インタフェース部と前記第２の記憶手段と前記書き込み制御部とを相互に接続する第１の通信路と、
前記インタフェース部と前記書き込み制御部とを接続する第２の通信路と、
を有し、
前記インタフェース部は、前記第２の記憶手段から前記第１の通信路を介してデータを取得し、前記揮発性記憶手段から前記第２の通信路を介してデータを取得する請求項９記載の半導体装置。 - 前記インタフェース部は、データの読み出しを要求した外部に対し、前記パケットデータに区切られていない連続したデータを転送する請求項１０記載の半導体装置。
- コンピュータに、
揮発性記憶手段からのデータの読み出し要求を外部から受けた場合に、当該データのうち、当該揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の記憶手段に格納されていないデータであって予め定められたサイズのパケットデータに区切られていない連続したデータを、当該揮発性記憶手段から取得し、当該揮発性記憶手段に格納されているデータよりも新しいデータを、前記パケットデータに区切られたデータごとに当該第２の記憶手段から取得する機能と、
取得した各データを一時的に保持し、当該パケットデータに区切られていない連続したデータの形式で、予め定められた順序で外部へ転送する機能と、
を実現させるためのプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017169798A JP7106825B2 (ja) | 2017-09-04 | 2017-09-04 | 画像処理装置、半導体装置及びプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017169798A JP7106825B2 (ja) | 2017-09-04 | 2017-09-04 | 画像処理装置、半導体装置及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019046259A JP2019046259A (ja) | 2019-03-22 |
| JP7106825B2 true JP7106825B2 (ja) | 2022-07-27 |
Family
ID=65815655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017169798A Active JP7106825B2 (ja) | 2017-09-04 | 2017-09-04 | 画像処理装置、半導体装置及びプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7106825B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299237A (ja) | 2006-04-28 | 2007-11-15 | Toshiba Corp | 情報転送装置及び情報転送方法 |
| JP2014157392A (ja) | 2013-02-14 | 2014-08-28 | Renesas Electronics Corp | 半導体装置及びデータ処理システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3409866B2 (ja) * | 1992-09-18 | 2003-05-26 | 株式会社日立製作所 | 並列計算機 |
-
2017
- 2017-09-04 JP JP2017169798A patent/JP7106825B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299237A (ja) | 2006-04-28 | 2007-11-15 | Toshiba Corp | 情報転送装置及び情報転送方法 |
| JP2014157392A (ja) | 2013-02-14 | 2014-08-28 | Renesas Electronics Corp | 半導体装置及びデータ処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019046259A (ja) | 2019-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102193882B (zh) | 数据处理装置以及数据处理方法 | |
| JP4995064B2 (ja) | 画像出力装置及び画像出力方法 | |
| US8867085B2 (en) | Printing device and method for controlling synchronizing of an output of each color image data from a plurality of buffer memories | |
| US20190146935A1 (en) | Data transfer device, arithmetic processing device, and data transfer method | |
| US20130070262A1 (en) | Printing device and method of controlling printing device | |
| US8786900B2 (en) | Printing device and method of controlling printing device | |
| JP7106825B2 (ja) | 画像処理装置、半導体装置及びプログラム | |
| JP4120874B2 (ja) | 画像処理装置 | |
| JP2019046260A (ja) | 画像処理装置、半導体装置及びプログラム | |
| JP5209535B2 (ja) | Ｕｓｂホストコントローラ及びｕｓｂホストコントローラの制御方法 | |
| US20180004672A1 (en) | Cache unit and processor | |
| JP5340058B2 (ja) | 画像処理装置、その制御方法及びプログラム | |
| JP2005073004A (ja) | フレームバッファ管理方法及びフレームバッファ管理装置 | |
| JP7000748B2 (ja) | 画像処理装置、半導体装置及びプログラム | |
| JP7107126B2 (ja) | 情報処理装置および半導体装置 | |
| US11593151B2 (en) | Information processing apparatus and semiconductor device | |
| JP2005157444A (ja) | Ｆｉｆｏ制御回路 | |
| US10977763B2 (en) | Information processing device and image processing system | |
| JP7010070B2 (ja) | 情報処理装置および半導体装置 | |
| JP2020144527A (ja) | 情報処理装置および半導体装置 | |
| JP5780768B2 (ja) | 情報処理装置、その制御方法、およびプログラム | |
| JP2006050444A (ja) | 画像処理装置および画像処理装置の制御方法 | |
| JP2009064341A (ja) | データ転送システム | |
| US6870635B1 (en) | System and method for managing print objects using stacked objects queue | |
| JP2006260273A (ja) | サブシステムモジュール、情報処理装置およびサブシステムモジュールにおけるデータ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200717 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220627 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7106825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |