JP7010070B2 - 情報処理装置および半導体装置 - Google Patents
情報処理装置および半導体装置 Download PDFInfo
- Publication number
- JP7010070B2 JP7010070B2 JP2018041611A JP2018041611A JP7010070B2 JP 7010070 B2 JP7010070 B2 JP 7010070B2 JP 2018041611 A JP2018041611 A JP 2018041611A JP 2018041611 A JP2018041611 A JP 2018041611A JP 7010070 B2 JP7010070 B2 JP 7010070B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- volatile storage
- storage means
- image
- storage destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、情報処理装置および半導体装置に関する。
特許文献１には、包含検出回路により、ＤＭＡ転送領域が、非キャッシュ領域設定レジスタに設定されたアドレス領域に完全に包含されているか否かを識別し、完全に包含されている場合には、フィールドの無効化ビットをセットして、キャッシュエントリテーブルの対応のアドレス領域のデータの無効化処理を実行することが記載されている。
情報処理装置が、機器から入力されるデータを、データを記憶する第１の揮発性記憶手段に読み込ませる場合、第１の揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の揮発性記憶手段のデータと第１の揮発性記憶手段のデータとを整合させる整合処理が行われることがある。この整合処理が行われている間は、第１の揮発性記憶手段に読み込ませるデータが通る通信路が占有される。
ここで、第１の揮発性記憶手段に読み込ませるデータが連続性を有するデータである場合、整合処理に要する時間が長くなり、この場合、通信路が占有される時間も長くなる。
本発明の目的は、第２の揮発性記憶手段に格納されているデータと第１の揮発性記憶手段に格納されているデータとを整合させる処理の実行を制限しない場合に比べて、通信路が占有される時間を短縮することにある。
ここで、第１の揮発性記憶手段に読み込ませるデータが連続性を有するデータである場合、整合処理に要する時間が長くなり、この場合、通信路が占有される時間も長くなる。
本発明の目的は、第２の揮発性記憶手段に格納されているデータと第１の揮発性記憶手段に格納されているデータとを整合させる処理の実行を制限しない場合に比べて、通信路が占有される時間を短縮することにある。
請求項１に記載の発明は、データを記憶する第１の揮発性記憶手段と、前記第１の揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の揮発性記憶手段と、機器の動作を制御する制御手段と、前記機器から入力される連続データの前記第１の揮発性記憶手段への通信路を介しての読み込みの開始が前記制御手段から通知されると、前記第２の揮発性記憶手段に格納されているデータのうち当該連続データに対応する格納先に該当するデータと当該第１の揮発性記憶手段のデータとを整合させる整合処理の実行を制限する制限手段と、を有する、情報処理装置である。
請求項２に記載の発明は、前記制御手段は、前記制限手段に対して前記通知を行う前に、前記連続データに予め対応付けられている前記格納先を当該制限手段に送信し、前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記第２の揮発性記憶手段の前記データに関し前記整合処理の実行を制限することを特徴とする請求項１記載の情報処理装置である。
請求項３に記載の発明は、前記整合処理には、前記機器から入力されるデータに対応する格納先に該当する前記第２の揮発性記憶手段のデータを無効化する処理が含まれ、前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記データを無効化することを特徴とする請求項２記載の情報処理装置である。
請求項４に記載の発明は、前記機器から入力されるデータを一時的に保持するインタフェース部と、前記連続データの前記第１の揮発性記憶手段への書き込みを制御する書き込み手段と、前記インタフェース部と前記制限手段と前記書き込み手段とを相互に接続する前記通信路と、をさらに有し、前記制限手段は、前記通信路を通じて前記連続データをパケット化されたデータごとに取得し、取得したデータに対応する格納先に該当する前記第２の揮発性記憶手段のデータに関し前記整合処理の実行を制限し、前記書き込み手段は、前記制限手段が取得した前記データに関し前記制限を行うと、当該データを前記第１の揮発性記憶手段に書き込むことを特徴とする請求項１記載の情報処理装置である。
請求項５に記載の発明は、前記制御手段は、前記書き込み手段による前記連続データの前記第１の揮発性記憶手段への書き込みが完了すると、書き込みが完了したことに関する完了情報を前記制限手段に送信し、前記制限手段は、前記完了情報を取得すると、前記制限を解除することを特徴とする請求項４記載の情報処理装置である。
請求項６に記載の発明は、前記第２の揮発性記憶手段のデータに対応する格納先を仮想の格納先空間で管理する基本ソフトウェアに基づいて、当該第２の揮発性記憶手段のデータを処理する処理手段をさらに有することを特徴とする請求項１記載の情報処理装置である。
請求項７に記載の発明は、前記第１の揮発性記憶手段には、格納するデータに対応する格納先として物理的な格納先が割り当てられており、前記制限手段は、前記第２の揮発性記憶手段のデータに対応する格納先を物理的な格納先空間で管理することを特徴とする請求項６記載の情報処理装置である。
請求項８に記載の発明は、前記連続データに対応する前記格納先をユーザが設定可能であることを特徴とする請求項１記載の情報処理装置である。
請求項９に記載の発明は、データを記憶する第１の揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の揮発性記憶手段と、機器の動作を制御する制御手段と、前記機器から入力される連続データの前記第１の揮発性記憶手段への通信路を介しての読み込みの開始が前記制御手段から通知されると、前記第２の揮発性記憶手段に格納されているデータのうち当該連続データに対応する格納先に該当するデータと当該第１の揮発性記憶手段のデータとを整合させる整合処理の実行を制限する制限手段と、を有する、半導体装置である。
請求項１０に記載の発明は、前記制御手段は、前記制限手段に対して前記通知を行う前に、前記連続データに予め対応付けられている前記格納先を当該制限手段に送信し、前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記第２の揮発性記憶手段の前記データに関し前記整合処理の実行を制限することを特徴とする請求項９記載の半導体装置である。
請求項１１に記載の発明は、前記整合処理には、前記機器から入力されるデータに対応する格納先に該当する前記第２の揮発性記憶手段のデータを無効化する処理が含まれ、前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記データを無効化することを特徴とする請求項１０記載の半導体装置である。
請求項２に記載の発明は、前記制御手段は、前記制限手段に対して前記通知を行う前に、前記連続データに予め対応付けられている前記格納先を当該制限手段に送信し、前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記第２の揮発性記憶手段の前記データに関し前記整合処理の実行を制限することを特徴とする請求項１記載の情報処理装置である。
請求項３に記載の発明は、前記整合処理には、前記機器から入力されるデータに対応する格納先に該当する前記第２の揮発性記憶手段のデータを無効化する処理が含まれ、前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記データを無効化することを特徴とする請求項２記載の情報処理装置である。
請求項４に記載の発明は、前記機器から入力されるデータを一時的に保持するインタフェース部と、前記連続データの前記第１の揮発性記憶手段への書き込みを制御する書き込み手段と、前記インタフェース部と前記制限手段と前記書き込み手段とを相互に接続する前記通信路と、をさらに有し、前記制限手段は、前記通信路を通じて前記連続データをパケット化されたデータごとに取得し、取得したデータに対応する格納先に該当する前記第２の揮発性記憶手段のデータに関し前記整合処理の実行を制限し、前記書き込み手段は、前記制限手段が取得した前記データに関し前記制限を行うと、当該データを前記第１の揮発性記憶手段に書き込むことを特徴とする請求項１記載の情報処理装置である。
請求項５に記載の発明は、前記制御手段は、前記書き込み手段による前記連続データの前記第１の揮発性記憶手段への書き込みが完了すると、書き込みが完了したことに関する完了情報を前記制限手段に送信し、前記制限手段は、前記完了情報を取得すると、前記制限を解除することを特徴とする請求項４記載の情報処理装置である。
請求項６に記載の発明は、前記第２の揮発性記憶手段のデータに対応する格納先を仮想の格納先空間で管理する基本ソフトウェアに基づいて、当該第２の揮発性記憶手段のデータを処理する処理手段をさらに有することを特徴とする請求項１記載の情報処理装置である。
請求項７に記載の発明は、前記第１の揮発性記憶手段には、格納するデータに対応する格納先として物理的な格納先が割り当てられており、前記制限手段は、前記第２の揮発性記憶手段のデータに対応する格納先を物理的な格納先空間で管理することを特徴とする請求項６記載の情報処理装置である。
請求項８に記載の発明は、前記連続データに対応する前記格納先をユーザが設定可能であることを特徴とする請求項１記載の情報処理装置である。
請求項９に記載の発明は、データを記憶する第１の揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の揮発性記憶手段と、機器の動作を制御する制御手段と、前記機器から入力される連続データの前記第１の揮発性記憶手段への通信路を介しての読み込みの開始が前記制御手段から通知されると、前記第２の揮発性記憶手段に格納されているデータのうち当該連続データに対応する格納先に該当するデータと当該第１の揮発性記憶手段のデータとを整合させる整合処理の実行を制限する制限手段と、を有する、半導体装置である。
請求項１０に記載の発明は、前記制御手段は、前記制限手段に対して前記通知を行う前に、前記連続データに予め対応付けられている前記格納先を当該制限手段に送信し、前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記第２の揮発性記憶手段の前記データに関し前記整合処理の実行を制限することを特徴とする請求項９記載の半導体装置である。
請求項１１に記載の発明は、前記整合処理には、前記機器から入力されるデータに対応する格納先に該当する前記第２の揮発性記憶手段のデータを無効化する処理が含まれ、前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記データを無効化することを特徴とする請求項１０記載の半導体装置である。
請求項１の発明によれば、第２の揮発性記憶手段に格納されているデータと第１の揮発性記憶手段に格納されているデータとを整合させる処理の実行を制限しない場合に比べて、通信路が占有される時間を短縮することができる。
請求項２の発明によれば、連続データの第１の揮発性記憶手段への読み込みの際に制限手段が整合処理の制限を指示されなくても、連続データに対応する格納先に該当する第２の揮発性記憶手段のデータに関し整合処理の実行を制限することができる。
請求項３の発明によれば、連続データの第１の揮発性記憶手段への読み込みを中断させることなく、第２の揮発性記憶手段に格納されているデータのうち連続データに対応する格納先に該当するデータと第１の揮発性記憶手段のデータとを整合させることができる。
請求項４の発明によれば、制限手段がパケット化されたデータを取得する度に整合処理が実行される場合に比べて、通信路が占有される時間を短縮することができる。
請求項５の発明によれば、連続データの第１の揮発性記憶手段への書き込みが完了すると、連続データを格納するために第２の揮発性記憶手段に設けられている領域が利用可能になる。
請求項６の発明によれば、第２の揮発性記憶手段のデータに対応する格納先が仮想の格納先空間で管理される場合であっても、第２の揮発性記憶手段に格納されているデータと第１の揮発性記憶手段に格納されているデータとを整合させる処理の実行を制限しない場合に比べて、通信路が占有される時間を短縮することができる。
請求項７の発明によれば、第２の揮発性記憶手段のデータに対応する格納先を仮想の格納先空間で管理する基本ソフトウェアを編集することなく、第２の揮発性記憶手段に格納されているデータのうち連続データに対応する格納先に該当するデータに関し整合処理の実行を制限することができる。
請求項８の発明によれば、整合処理の実行を制限するデータをユーザが設定できる。
請求項９の発明によれば、第２の揮発性記憶手段に格納されているデータと第１の揮発性記憶手段に格納されているデータとを整合させる処理の実行を制限しない場合に比べて、通信路が占有される時間を短縮することができる。
請求項１０の発明によれば、連続データの第１の揮発性記憶手段への読み込みの際に制限手段が整合処理の制限を指示されなくても、連続データに対応する格納先に該当する第２の揮発性記憶手段のデータに関し整合処理の実行を制限することができる。
請求項１１の発明によれば、連続データの第１の揮発性記憶手段への読み込みを中断させることなく、第２の揮発性記憶手段に格納されているデータのうち連続データに対応する格納先に該当するデータと第１の揮発性記憶手段のデータとを整合させることができる。
請求項２の発明によれば、連続データの第１の揮発性記憶手段への読み込みの際に制限手段が整合処理の制限を指示されなくても、連続データに対応する格納先に該当する第２の揮発性記憶手段のデータに関し整合処理の実行を制限することができる。
請求項３の発明によれば、連続データの第１の揮発性記憶手段への読み込みを中断させることなく、第２の揮発性記憶手段に格納されているデータのうち連続データに対応する格納先に該当するデータと第１の揮発性記憶手段のデータとを整合させることができる。
請求項４の発明によれば、制限手段がパケット化されたデータを取得する度に整合処理が実行される場合に比べて、通信路が占有される時間を短縮することができる。
請求項５の発明によれば、連続データの第１の揮発性記憶手段への書き込みが完了すると、連続データを格納するために第２の揮発性記憶手段に設けられている領域が利用可能になる。
請求項６の発明によれば、第２の揮発性記憶手段のデータに対応する格納先が仮想の格納先空間で管理される場合であっても、第２の揮発性記憶手段に格納されているデータと第１の揮発性記憶手段に格納されているデータとを整合させる処理の実行を制限しない場合に比べて、通信路が占有される時間を短縮することができる。
請求項７の発明によれば、第２の揮発性記憶手段のデータに対応する格納先を仮想の格納先空間で管理する基本ソフトウェアを編集することなく、第２の揮発性記憶手段に格納されているデータのうち連続データに対応する格納先に該当するデータに関し整合処理の実行を制限することができる。
請求項８の発明によれば、整合処理の実行を制限するデータをユーザが設定できる。
請求項９の発明によれば、第２の揮発性記憶手段に格納されているデータと第１の揮発性記憶手段に格納されているデータとを整合させる処理の実行を制限しない場合に比べて、通信路が占有される時間を短縮することができる。
請求項１０の発明によれば、連続データの第１の揮発性記憶手段への読み込みの際に制限手段が整合処理の制限を指示されなくても、連続データに対応する格納先に該当する第２の揮発性記憶手段のデータに関し整合処理の実行を制限することができる。
請求項１１の発明によれば、連続データの第１の揮発性記憶手段への読み込みを中断させることなく、第２の揮発性記憶手段に格納されているデータのうち連続データに対応する格納先に該当するデータと第１の揮発性記憶手段のデータとを整合させることができる。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。
ここでは、画像形成装置を例に説明する。本実施形態で説明する画像形成装置は、用紙に画像を形成する装置であり、コピー機能、スキャナ機能、ファックス送受信機能、印刷機能を備えている。
もっとも、これら全ての機能を有する画像形成装置である必要はなく、いずれか１つの機能に特化した装置、例えば複写機、スキャナ（３次元スキャナを含む。）、ファックス送受信機、プリンタ（３次元プリンタを含む。）でもよい。
ここでは、画像形成装置を例に説明する。本実施形態で説明する画像形成装置は、用紙に画像を形成する装置であり、コピー機能、スキャナ機能、ファックス送受信機能、印刷機能を備えている。
もっとも、これら全ての機能を有する画像形成装置である必要はなく、いずれか１つの機能に特化した装置、例えば複写機、スキャナ（３次元スキャナを含む。）、ファックス送受信機、プリンタ（３次元プリンタを含む。）でもよい。
＜画像形成装置の概略構成＞
図１は、本実施形態に係る画像形成装置１の外観図である。図２は、本実施形態に係る画像形成装置１の内部構造を示す図である。
画像形成装置１は、原稿の画像を読み取る画像読取装置１００と、用紙上に画像を記録する画像記録装置２００と、を備えている。
また、画像形成装置１は、ユーザによる操作の受付やユーザに対する各種の情報の提示に使用するユーザインタフェース（ＵＩ）３００を備えている。
さらに、画像形成装置１は、画像形成装置１の全体動作を制御する制御装置５００を備えている。
ここでの画像形成装置１は情報処理装置の一例である。なお、制御装置５００は情報処理装置の一例でもある。
図１は、本実施形態に係る画像形成装置１の外観図である。図２は、本実施形態に係る画像形成装置１の内部構造を示す図である。
画像形成装置１は、原稿の画像を読み取る画像読取装置１００と、用紙上に画像を記録する画像記録装置２００と、を備えている。
また、画像形成装置１は、ユーザによる操作の受付やユーザに対する各種の情報の提示に使用するユーザインタフェース（ＵＩ）３００を備えている。
さらに、画像形成装置１は、画像形成装置１の全体動作を制御する制御装置５００を備えている。
ここでの画像形成装置１は情報処理装置の一例である。なお、制御装置５００は情報処理装置の一例でもある。
画像読取装置１００は、画像記録装置２００の上に取り付けられている。画像読取装置１００は、原稿の画像を光学的に読み取る。
画像記録装置２００は、画像の形成に使用するエンジンや用紙の搬送に使用する機構で構成され、その内部には制御装置５００が配置されている。
ユーザインタフェース３００は、その操作面が画像形成装置１を操作するユーザと対面するように、画像読取装置１００の手前側に配置されている。
画像記録装置２００は、画像の形成に使用するエンジンや用紙の搬送に使用する機構で構成され、その内部には制御装置５００が配置されている。
ユーザインタフェース３００は、その操作面が画像形成装置１を操作するユーザと対面するように、画像読取装置１００の手前側に配置されている。
このうち、画像読取装置１００は、原稿の画像を読み取る画像読取部１１０と、この画像読取部１１０に原稿を搬送する原稿搬送部１２０と、を備えている。原稿搬送部１２０は、画像読取装置１００の上部に配置され、画像読取部１１０は、画像読取装置１００の下部に配置されている。
原稿搬送部１２０は、原稿を収容する原稿収容部１２１と、原稿収容部１２１から引き出された原稿が排出される原稿排出部１２２とを有し、不図示の搬送機構を使用して原稿収容部１２１から原稿排出部１２２に原稿を搬送する。
原稿搬送部１２０は、原稿自動送り装置（ＡＤＦ：Auto Document Feeder）とも呼ばれる。
なお、原稿に対して読取光学系を相対的に移動させ、原稿の画像を読み取ることもできる。
原稿搬送部１２０は、原稿を収容する原稿収容部１２１と、原稿収容部１２１から引き出された原稿が排出される原稿排出部１２２とを有し、不図示の搬送機構を使用して原稿収容部１２１から原稿排出部１２２に原稿を搬送する。
原稿搬送部１２０は、原稿自動送り装置（ＡＤＦ：Auto Document Feeder）とも呼ばれる。
なお、原稿に対して読取光学系を相対的に移動させ、原稿の画像を読み取ることもできる。
画像記録装置２００は、用紙トレイから引き出された用紙Ｐに画像を形成する画像形成部２０と、画像形成部２０に対して用紙Ｐを供給する用紙供給部６０と、画像形成部２０にて画像が形成された用紙Ｐを排出する用紙排出部７０と、画像形成部２０から出力される用紙Ｐの表裏を反転させ、画像形成部２０に向けて再度搬送する反転搬送部８０と、を備えている。
これらの構成はいずれも既知であるので、詳細な説明は省略する。なお、画像形成部２０には、用紙Ｐの搬送経路に沿ってブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各色に対応する記録ユニットが配置されている。色の種類及び色の組み合わせは一例である。
これらの構成はいずれも既知であるので、詳細な説明は省略する。なお、画像形成部２０には、用紙Ｐの搬送経路に沿ってブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各色に対応する記録ユニットが配置されている。色の種類及び色の組み合わせは一例である。
ユーザインタフェース３００は、ユーザからの指示を受け付ける受付装置とユーザに対して情報を提供する出力装置とで構成され、具体的には操作受付部と表示部とを有している。
ここで、操作受付部は、ハードウェアキーに対する操作を検知する機能とソフトウェアキーに対する操作を検知する機能などを提供する。一方、表示部は、情報を提供する画面やソフトウェアキー等を表示する。
ここで、操作受付部は、ハードウェアキーに対する操作を検知する機能とソフトウェアキーに対する操作を検知する機能などを提供する。一方、表示部は、情報を提供する画面やソフトウェアキー等を表示する。
＜機能モジュール間の接続構成＞
図３は、画像形成装置１を構成する制御装置５００等の機能モジュール間の接続構成の例を説明する図である。
画像読取装置１００、画像記録装置２００、ユーザインタフェース３００は、制御装置５００に対して接続されている。画像読取装置１００、画像記録装置２００、ユーザインタフェース３００、制御装置５００には、いずれも機能モジュール化された半導体チップが内蔵されている。
図３は、画像形成装置１を構成する制御装置５００等の機能モジュール間の接続構成の例を説明する図である。
画像読取装置１００、画像記録装置２００、ユーザインタフェース３００は、制御装置５００に対して接続されている。画像読取装置１００、画像記録装置２００、ユーザインタフェース３００、制御装置５００には、いずれも機能モジュール化された半導体チップが内蔵されている。
本実施形態では、必要とされる機能だけを選択的に１つの半導体基板（Substrate）上に集約した半導体チップ、すなわちＭｏｃｈｉ（Modular Chip）チップを使用する。因みに、Ｍｏｃｈｉは商標である。
例えば制御装置５００は、他のＭｏｃｈｉチップとの相互接続に特化した通信インタフェース部、ＣＰＵコア部、メモリコントローラ、関連ロジック回路などを１つの半導体基板（Substrate）上に集約したＭｏｃｈｉチップを使用する。ここでのＭｏｃｈｉチップは、ＳＯＣ（System On a Chip）である。
Ｍｏｃｈｉチップ間の相互接続方式には、パラレル接続方式とシリアル接続方式があるが、本実施形態では、シリアル接続方式を採用する。すなわち、本実施形態では、Ｍｏｃｈｉチップ間のデータをシリアル伝送方式により転送する。
例えば制御装置５００は、他のＭｏｃｈｉチップとの相互接続に特化した通信インタフェース部、ＣＰＵコア部、メモリコントローラ、関連ロジック回路などを１つの半導体基板（Substrate）上に集約したＭｏｃｈｉチップを使用する。ここでのＭｏｃｈｉチップは、ＳＯＣ（System On a Chip）である。
Ｍｏｃｈｉチップ間の相互接続方式には、パラレル接続方式とシリアル接続方式があるが、本実施形態では、シリアル接続方式を採用する。すなわち、本実施形態では、Ｍｏｃｈｉチップ間のデータをシリアル伝送方式により転送する。
＜制御装置の内部構成＞
図４は、画像読取装置１００と制御装置５００の内部構成の一例を説明する図である。
画像読取装置１００は、原稿のイメージを撮像するイメージセンサ１０１と、イメージセンサ１０１の出力信号を処理するアナログフロントエンド（ＡＦＥ）１０２と、ＤＲＡＭ（Dynamic Random Access Memory）５７０へデータを転送するＤＭＡ（Direct Memory Access）１０３と、Ｍｏｃｈｉインタフェースモジュール１０４とを有している。
このうち、Ｍｏｃｈｉインタフェースモジュール１０４が、Ｍｏｃｈｉチップである。
図４は、画像読取装置１００と制御装置５００の内部構成の一例を説明する図である。
画像読取装置１００は、原稿のイメージを撮像するイメージセンサ１０１と、イメージセンサ１０１の出力信号を処理するアナログフロントエンド（ＡＦＥ）１０２と、ＤＲＡＭ（Dynamic Random Access Memory）５７０へデータを転送するＤＭＡ（Direct Memory Access）１０３と、Ｍｏｃｈｉインタフェースモジュール１０４とを有している。
このうち、Ｍｏｃｈｉインタフェースモジュール１０４が、Ｍｏｃｈｉチップである。
本実施形態の場合、イメージセンサ１０１には、ＣＣＤ（Charge Coupled Device）イメージセンサを使用する。もっとも、イメージセンサ１０１にはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを使用してもよい。
イメージセンサ１０１は、各原稿のイメージに対応する出力信号として、例えばレッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）に対応する色信号を出力する。
アナログフロントエンド（ＡＦＥ）１０２は、例えばレッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）に対応する色信号を、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）に対応する色信号に変換する処理を実行する。
イメージセンサ１０１は、各原稿のイメージに対応する出力信号として、例えばレッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）に対応する色信号を出力する。
アナログフロントエンド（ＡＦＥ）１０２は、例えばレッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）に対応する色信号を、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）に対応する色信号に変換する処理を実行する。
ＤＭＡ１０３は、ＣＰＵ（ここでは第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂ）を介さないデータの読み書きを制御するための回路である。本実施形態におけるＤＭＡ１０３は、原稿から読み取った画像データをＤＲＡＭ５７０へ転送する。ＤＭＡ１０３が転送するデータには、画像データの他に、読み込み先を指定するアドレス情報が含まれている。なお、アドレス情報は、読み込み開始アドレスと宛先アドレスとで構成される。本実施形態では、アドレス情報を、データの格納先として捉えられる。また、アドレス情報は、ＤＲＡＭ５７０の物理アドレスである。
本実施形態におけるＭｏｃｈｉインタフェースモジュール１０４は、画像データをパケット化されていない連続したデータ形式（非パケット形式）で転送する。換言すると、Ｍｏｃｈｉインタフェースモジュール１０４は、原稿の画像データを一括転送する。
画像読取装置１００と外部バスで接続された制御装置５００は、１つのチップ上に複数の処理コアなどを集積化したＳＯＣ（System On a Chip）５１０と、主記憶装置としてのＤＲＡＭ５７０と、シリアルパラレル変換回路（SerDes）５８０と、周辺（Peripheral）インタフェース５９０とで構成されている。図４では、ＳＯＣ５１０を１チップＳＯＣとも記す。
ここで、ＳＯＣ５１０は半導体装置の一例であり、ＤＲＡＭ５７０は第１の揮発性記憶手段の一例である。
ここで、ＳＯＣ５１０は半導体装置の一例であり、ＤＲＡＭ５７０は第１の揮発性記憶手段の一例である。
ＳＯＣ５１０は、外部バスから読み込みデータを受信する通信インタフェース部５２０と、予め定めたサイズ（例えば６４バイト）のパケットデータを転送する内部バス５３０と、パケットデータを処理する処理コア部５４０と、処理コア部５４０のキャッシュメモリを管理するメモリ管理ユニット（Memory Management Unit）５５０と、ＤＲＡＭ５７０に対するデータの読み書きを制御するメモリコントローラ５６０とで構成される。
通信インタフェース部５２０は、外部バスを通じて、画像読取装置１００側のＭｏｃｈｉインタフェースモジュール１０４とシリアル相互接続され、アドレス情報（0×0～0×FFFF）と各アドレスに該当する読み込みデータを連続データ（非パケットデータ）の形式で受信する。シリアル伝送形式の場合、アドレス情報は、読み込みデータよりも前に転送される。
内部バス５３０は、通信インタフェース部５２０と、メモリ管理ユニット５５０と、メモリコントローラ５６０等を相互に接続し、パケットデータの受け渡しに用いられる。
内部バス５３０は、通信路の一例である。いずれかのデバイスが内部バス５３０を用いてパケットデータを転送している間、内部バス５３０は占有されるため、他のデバイスは内部バス５３０を用いてデータを転送することができない。
内部バス５３０は、通信路の一例である。いずれかのデバイスが内部バス５３０を用いてパケットデータを転送している間、内部バス５３０は占有されるため、他のデバイスは内部バス５３０を用いてデータを転送することができない。
本実施形態における処理コア部５４０は、画像形成装置１全体の動作を制御する第１のＣＰＵ（Central Processing Unit）コア５４１Ａと、画像読取装置１００の動作を制御する第２のＣＰＵコア５４１Ｂと、画像を処理するＧＰＵ（Graphics Processing Unit）コア５４１Ｃとで構成される。すなわち、処理コア部５４０はマルチコア構成である。
第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂ、およびＧＰＵコア５４１Ｃは、いずれも処理手段の一例である。広義には、処理コア部５４０も処理手段の一例である。また、第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂは、機器の動作を制御する制御部の一例である。広義には、処理コア部５４０も制御部の一例である。
第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂ、およびＧＰＵコア５４１Ｃは、いずれも処理手段の一例である。広義には、処理コア部５４０も処理手段の一例である。また、第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂは、機器の動作を制御する制御部の一例である。広義には、処理コア部５４０も制御部の一例である。
第２のＣＰＵコア５４１Ｂは、メモリ管理ユニット５５０に対して、予め定められたデータに対応付けられている物理アドレスを送信する。
本実施形態では、画像形成装置１が起動すると、第２のＣＰＵコア５４１Ｂが、画像読取装置１００からＤＲＡＭ５７０へ読み込まれる画像データに対応付けられた物理アドレス（例えば、１～５０００番地）を、メモリ管理ユニット５５０に送信する。
なお、画像データは、連続データの一例である。
本実施形態では、画像形成装置１が起動すると、第２のＣＰＵコア５４１Ｂが、画像読取装置１００からＤＲＡＭ５７０へ読み込まれる画像データに対応付けられた物理アドレス（例えば、１～５０００番地）を、メモリ管理ユニット５５０に送信する。
なお、画像データは、連続データの一例である。
本実施形態における第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂは、基本ソフトウェアとしてのＬｉｎｕｘ（登録商標）カーネルやＬｉｎｕｘオペレーティングシステムに基づいて動作している。
Ｌｉｎｕｘは、仮想アドレス空間上でアドレスを管理するため、物理アドレス空間でアドレスを管理するＷｉｎｄｏｗｓ（登録商標）とは異なり、キャッシュデータの有無を選択するスイッチ処理を採用することができない。
もっとも、オペレーティングシステムとしてＷｉｎｄｏｗｓや他のオペレーションシステムを採用することも可能である。例えばＷｉｎｄｏｗｓ ＣＥ（登録商標）を採用してもよい。
Ｌｉｎｕｘは、仮想アドレス空間上でアドレスを管理するため、物理アドレス空間でアドレスを管理するＷｉｎｄｏｗｓ（登録商標）とは異なり、キャッシュデータの有無を選択するスイッチ処理を採用することができない。
もっとも、オペレーティングシステムとしてＷｉｎｄｏｗｓや他のオペレーションシステムを採用することも可能である。例えばＷｉｎｄｏｗｓ ＣＥ（登録商標）を採用してもよい。
本実施形態の場合、第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂは、一次キャッシュメモリ５４２Ａ、５４２Ｂと、二次キャッシュメモリ５４３Ａとを有している。
一方、ＧＰＵコア５４１Ｃは、一次キャッシュメモリ５４２Ｃを有している。
ここでの一次キャッシュメモリ５４２Ａ、５４２Ｂ、５４２Ｃと、二次キャッシュメモリ５４３Ａは、いずれもＤＲＡＭ５７０よりも記憶容量が小さい一方でＤＲＡＭ５７０よりも読み書き速度が速い揮発性の記憶手段である。
従って、一次キャッシュメモリ５４２Ａ、５４２Ｂ、５４２Ｃと、二次キャッシュメモリ５４３Ａは、第１の揮発性記憶手段の一例である。
一方、ＧＰＵコア５４１Ｃは、一次キャッシュメモリ５４２Ｃを有している。
ここでの一次キャッシュメモリ５４２Ａ、５４２Ｂ、５４２Ｃと、二次キャッシュメモリ５４３Ａは、いずれもＤＲＡＭ５７０よりも記憶容量が小さい一方でＤＲＡＭ５７０よりも読み書き速度が速い揮発性の記憶手段である。
従って、一次キャッシュメモリ５４２Ａ、５４２Ｂ、５４２Ｃと、二次キャッシュメモリ５４３Ａは、第１の揮発性記憶手段の一例である。
なお、一次キャッシュメモリ５４２Ａ、５４２Ｂは、二次キャッシュメモリ５４３Ａよりも容量が小さい一方で二次キャッシュメモリ５４３Ａよりも読み書き速度が速い揮発性記憶手段でもある。
データを格納する一次キャッシュメモリ５４２Ａ、５４２Ｂの領域（格納領域）および二次キャッシュメモリ５４３Ａの格納領域は、何れの領域も、メモリ管理ユニット５５０においてキャッシュ領域に設定されている。
メモリ管理ユニット５５０は、一次キャッシュメモリ５４２Ａ、５４２Ｂと、二次キャッシュメモリ５４３Ａとに格納されるデータに対応するアドレス情報を、物理アドレスで管理する。
メモリ管理ユニット５５０は、画像データのＤＲＡＭ５７０への読み込みの開始が第２のＣＰＵコア５４１Ｂから通知されると、画像形成装置１が起動した際に第２のＣＰＵコア５４１Ｂから取得した物理アドレス（１～５０００番地）を参照する。そして、一次キャッシュメモリ５４２Ａの格納領域および二次キャッシュメモリ５４３Ａの格納領域のうち、参照した物理アドレスに該当するデータ（１～５０００番地に対応する画像データ）の格納領域を非キャッシュ領域に設定する。さらに、この物理アドレスに該当するキャッシュデータの無効化を指示する。この格納領域を非キャッシュ領域に設定する処理、およびキャッシュデータの無効化の指示において、内部バス５３０は用いられない。
メモリ管理ユニット５５０は、画像データのＤＲＡＭ５７０への読み込みの開始が第２のＣＰＵコア５４１Ｂから通知されると、画像形成装置１が起動した際に第２のＣＰＵコア５４１Ｂから取得した物理アドレス（１～５０００番地）を参照する。そして、一次キャッシュメモリ５４２Ａの格納領域および二次キャッシュメモリ５４３Ａの格納領域のうち、参照した物理アドレスに該当するデータ（１～５０００番地に対応する画像データ）の格納領域を非キャッシュ領域に設定する。さらに、この物理アドレスに該当するキャッシュデータの無効化を指示する。この格納領域を非キャッシュ領域に設定する処理、およびキャッシュデータの無効化の指示において、内部バス５３０は用いられない。
本実施形態では、画像データの読み込みの開始がメモリ管理ユニット５５０に通知されると、メモリ管理ユニット５５０に設けられているフラグレジスタがオンになり、上述の格納領域を非キャッシュ領域に設定する処理およびキャッシュデータの無効化の指示が行われる。
一方で、例えば、画像データとは異なるデータとして連続性を有しないデータの読み込みの開始がメモリ管理ユニット５５０に通知された場合には、メモリ管理ユニット５５０のフラグレジスタがオンにならず、メモリ管理ユニット５５０は、格納領域を非キャッシュ領域に設定する処理およびキャッシュデータの無効化の指示の何れも行わない。
一方で、例えば、画像データとは異なるデータとして連続性を有しないデータの読み込みの開始がメモリ管理ユニット５５０に通知された場合には、メモリ管理ユニット５５０のフラグレジスタがオンにならず、メモリ管理ユニット５５０は、格納領域を非キャッシュ領域に設定する処理およびキャッシュデータの無効化の指示の何れも行わない。
本実施形態の場合、無効化の指示は、参照した物理アドレスに該当するキャッシュデータの更新を管理する情報を更新済み（Dirty bit）に変更することを意味する。因みに、管理情報には、その他に有効（Valid）と共有（Shared）がある。
画像データのＤＲＡＭ５７０への読み込みが完了すると、メモリ管理ユニット５５０は、一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａの格納領域のうち、第２のＣＰＵコア５４１Ｂから取得した物理アドレスに該当するデータの格納領域をキャッシュ領域に設定する。
メモリコントローラ５６０は、ＤＲＡＭ５７０に対するデータの書き込み、ＤＲＡＭ５７０からのデータの読み出し、ＤＲＡＭ５７０のリフレッシュなどを制御する回路である。
メモリコントローラ５６０は、内部バス５３０に接続されており、内部バス５３０に接続された他のデバイスとの間でパケットデータを受け渡しする。
例えば、メモリコントローラ５６０は、第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂ、およびＧＰＵコア５４１Ｃからの要求に従ってデータの読み書きを実行する。
また、メモリコントローラ５６０は、ＤＭＡ１０３から転送されたデータのＤＲＡＭ５７０への書き込みを実行する。
ここでのメモリコントローラ５６０は、書き込み制御部の一例である。
メモリコントローラ５６０は、内部バス５３０に接続されており、内部バス５３０に接続された他のデバイスとの間でパケットデータを受け渡しする。
例えば、メモリコントローラ５６０は、第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂ、およびＧＰＵコア５４１Ｃからの要求に従ってデータの読み書きを実行する。
また、メモリコントローラ５６０は、ＤＭＡ１０３から転送されたデータのＤＲＡＭ５７０への書き込みを実行する。
ここでのメモリコントローラ５６０は、書き込み制御部の一例である。
本実施形態のＤＲＡＭ５７０は、Ａ３サイズの原稿４ページ分の画像データを格納するための格納領域を有し、この格納領域には予め物理アドレス（例えば１～１００００番地）が割り当てられている。この格納領域のうちの半分の格納領域、すなわち、原稿２ページ分の画像データの格納領域は、画像読取装置１００によって読み取られた原稿における表面の画像データ（例えば１～２５００番地に対応する生データ）と裏面の画像データ（例えば２５０１～５０００番地に対応する生データ）との格納領域である。残りの半分の格納領域は、これらの生データについて第１のＣＰＵコア５４１Ａによる処理が施された表面の画像データ（例えば５００１～７５００番地に対応する処理後データ）と裏面の画像データ（例えば７５０１～１００００番地に対応する処理後データ）との格納領域である。第１のＣＰＵコア５４１Ａによる処理としては、例えば、生データの回転処理、反転処理、拡大または縮小処理などが挙げられる。
なお、ＤＲＡＭ５７０には、上記の４ページ分の画像データ以外のデータの格納領域がさらに設けられてもよい。
なお、ＤＲＡＭ５７０には、上記の４ページ分の画像データ以外のデータの格納領域がさらに設けられてもよい。
＜画像形成装置の基本動作＞
画像形成装置１は、以下のような動作を実行する。
例えば、画像形成装置１は、画像読取装置１００と画像記録装置２００を使用してコピー処理を実行することができる。すなわち、画像形成装置１は、画像読取装置１００によって読み取られた原稿の画像データを画像記録装置２００に与え、原稿の画像を用紙Ｐに形成することができる。
画像形成装置１は、以下のような動作を実行する。
例えば、画像形成装置１は、画像読取装置１００と画像記録装置２００を使用してコピー処理を実行することができる。すなわち、画像形成装置１は、画像読取装置１００によって読み取られた原稿の画像データを画像記録装置２００に与え、原稿の画像を用紙Ｐに形成することができる。
ここでのコピー処理には、ダイレクトコピーとイメージ蓄積コピーの２種類がある。
ダイレクトコピーでは、画像読取装置１００で読み込まれた画像データ（読み込みデータ）を揮発性の記憶手段であるＤＲＡＭ５７０に書き込んだ後、ＤＲＡＭ５７０から読み出して画像記録装置２００に与え、用紙Ｐに画像を形成する。
一方、イメージ蓄積コピーでは、画像読取装置１００で読み込まれた画像データ（読み込みデータ）を揮発性の記憶手段であるＤＲＡＭ５７０に書き込んだ後に処理コア部５４０に読み出して圧縮処理を加え、圧縮後の画像データを不揮発性の記憶手段である不図示のハードディスク装置（補助記憶装置）に書き込み、その後、ハードディスク装置から読み出した画像データを画像記録装置２００に与えて伸長し、伸長された画像データに対応する画像を用紙Ｐに形成する。
なお、ハードディスク装置の代わりに、不揮発性の記憶手段である半導体メモリ、すなわちＳＳＤ（Solid State Drive）を用いてもよい。
ダイレクトコピーでは、画像読取装置１００で読み込まれた画像データ（読み込みデータ）を揮発性の記憶手段であるＤＲＡＭ５７０に書き込んだ後、ＤＲＡＭ５７０から読み出して画像記録装置２００に与え、用紙Ｐに画像を形成する。
一方、イメージ蓄積コピーでは、画像読取装置１００で読み込まれた画像データ（読み込みデータ）を揮発性の記憶手段であるＤＲＡＭ５７０に書き込んだ後に処理コア部５４０に読み出して圧縮処理を加え、圧縮後の画像データを不揮発性の記憶手段である不図示のハードディスク装置（補助記憶装置）に書き込み、その後、ハードディスク装置から読み出した画像データを画像記録装置２００に与えて伸長し、伸長された画像データに対応する画像を用紙Ｐに形成する。
なお、ハードディスク装置の代わりに、不揮発性の記憶手段である半導体メモリ、すなわちＳＳＤ（Solid State Drive）を用いてもよい。
また、画像形成装置１は、不図示のパーソナルコンピュータ（ＰＣ）等から印刷ジョブを受信し、受信した印刷ジョブに対応する画像を用紙Ｐに形成することができる。すなわち、画像形成装置１は、通信手段を用いて受信した印刷ジョブに対応する画像データを画像記録装置２００に与え、画像を用紙Ｐ上に形成することができる。この場合も、受信した画像データをＤＲＡＭ５７０に書き込んだ後、ＤＲＡＭ５７０から画像記録装置２００に画像データを与える方式と、ＤＲＡＭ５７０から読み出した画像データをハードディスク装置に書き込んだ後に画像記録装置２００に与える方式がある。
また、画像形成装置１は、ファクシミリの送受信を行なうことができる。すなわち、画像形成装置１は、画像読取装置１００によって読み取られた原稿の画像データを、通信回線を介して送信することができる。この場合も、画像データをＤＲＡＭ５７０に書き込んだ後、ＤＲＡＭ５７０から不図示の通信インタフェースに与える方式と、ＤＲＡＭ５７０からハードディスク装置に書き込んだ後に不図示の通信インタフェースに与える方式がある。
さらに、画像形成装置１は、原稿の画像データをハードディスク装置などの補助記憶装置に保存することができる。すなわち、画像形成装置１は、通信回線を介して接続されたＰＣ側の補助記憶装置に原稿の画像データを保存することもできる。
さらに、画像形成装置１は、原稿の画像データをハードディスク装置などの補助記憶装置に保存することができる。すなわち、画像形成装置１は、通信回線を介して接続されたＰＣ側の補助記憶装置に原稿の画像データを保存することもできる。
＜画像読取装置からＤＲＡＭへの画像データの読み込み＞
図５、６は、画像読取装置１００からＤＲＡＭ５７０へ画像データを読み込む場合に実行される処理動作を説明する図である。ここでは、Ａ３サイズの原稿１ページ分の画像データ（１～２５００番地に対応するデータ）を読み込む例について説明する。
まず、第１のＣＰＵコア５４１Ａは、第２のＣＰＵコア５４１Ｂに対して、画像データのＤＲＡＭ５７０への読み込みの開始を指示する（ステップ１）。
第２のＣＰＵコア５４１Ｂは、メモリ管理ユニット５５０に対して、画像データのＤＲＡＭ５７０への読み込みが開始されることを通知する（ステップ２）。また、第２のＣＰＵコア５４１Ｂは、画像読取装置１００に対して、画像データのＤＲＡＭ５７０への読み込みの開始を指示する（ステップ３）。
図５、６は、画像読取装置１００からＤＲＡＭ５７０へ画像データを読み込む場合に実行される処理動作を説明する図である。ここでは、Ａ３サイズの原稿１ページ分の画像データ（１～２５００番地に対応するデータ）を読み込む例について説明する。
まず、第１のＣＰＵコア５４１Ａは、第２のＣＰＵコア５４１Ｂに対して、画像データのＤＲＡＭ５７０への読み込みの開始を指示する（ステップ１）。
第２のＣＰＵコア５４１Ｂは、メモリ管理ユニット５５０に対して、画像データのＤＲＡＭ５７０への読み込みが開始されることを通知する（ステップ２）。また、第２のＣＰＵコア５４１Ｂは、画像読取装置１００に対して、画像データのＤＲＡＭ５７０への読み込みの開始を指示する（ステップ３）。
メモリ管理ユニット５５０は、第２のＣＰＵコア５４１Ｂから通知を受けると、第２のＣＰＵコア５４１Ｂから予め取得していた物理アドレス（１～５０００番地）を参照する。そして、一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａの格納領域のうち、参照した物理アドレスに該当するデータ（画像データ）の格納領域を非キャッシュ領域に設定する（ステップ４）。さらに、一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａに対して、参照した物理アドレスに該当するキャッシュデータ（画像データ）の無効化を指示する（ステップ５）。この無効化の指示は、パケット化されていない画像データについて一括で行われる。
一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａは、該当するデータがあれば、その管理情報を更新済みに変更する。具体的には、ダーティビットを立てる処理を実行する。
画像読取装置１００は画像データの転送を開始し、この画像データは、内部バス５３０を通じて、パケット単位で転送される（ステップ６）。
一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａは、該当するデータがあれば、その管理情報を更新済みに変更する。具体的には、ダーティビットを立てる処理を実行する。
画像読取装置１００は画像データの転送を開始し、この画像データは、内部バス５３０を通じて、パケット単位で転送される（ステップ６）。
ここで、画像読取装置１００等の機器からＤＲＡＭ５７０へデータが読み込まれる途中で、読み込まれるデータと、キャッシュメモリに格納されているデータとを整合させる整合処理が行われることがある。この整合処理では、読み込まれるデータに対応するアドレス情報に該当するデータがキャッシュメモリに格納されているか否かの確認、および、該当するデータに対してダーティビットを立てる処理が行われる。整合処理が完了すると、データがＤＲＡＭ５７０へ読み込まれる。
整合処理が行われている間は、データが通る内部バス５３０が占有されるため、他のデバイスが内部バス５３０を用いてデータを転送することが制限される。
さらに、読み込まれるデータが、画像データなどの連続データである場合、データの容量が大きいために整合処理に要する時間が長くなり、整合処理によって内部バス５３０が占有される時間も長くなる。この結果、他のデバイスの内部バス５３０を用いたデータの転送が制限される時間も長くなる。
整合処理が行われている間は、データが通る内部バス５３０が占有されるため、他のデバイスが内部バス５３０を用いてデータを転送することが制限される。
さらに、読み込まれるデータが、画像データなどの連続データである場合、データの容量が大きいために整合処理に要する時間が長くなり、整合処理によって内部バス５３０が占有される時間も長くなる。この結果、他のデバイスの内部バス５３０を用いたデータの転送が制限される時間も長くなる。
特に、本実施形態では、処理コア部５４０がマルチコア構成であるため、シングルコア構成の場合に比べて内部バス５３０の使用率が高くなる。また、１チップＳＯＣにおいてデータの通信路として共用の通信路が内部バス５３０のみであるため、この内部バス５３０が占有されやすい。そのため、他のデバイスの内部バス５３０を用いたデータの転送が制限されやすくなっている。
これに対し、本実施形態では、メモリ管理ユニット５５０が、機器から読み込まれるデータをパケット単位で取得する。そして、取得したデータに対応する物理アドレスが、非キャッシュ領域に割り当てられた物理アドレスである場合、このデータに関して整合処理をさせないこととしている。本実施形態の場合、メモリ管理ユニット５５０が取得したデータに関して整合処理が実行されることを制限するのに要する時間は、このデータに関して整合処理が実行されるのに要する時間よりも短い。
この例では、メモリ管理ユニット５５０がパケット単位で取得した画像データ（例えば１～１００番地に対応するデータ）に対応する物理アドレスが、非キャッシュ領域に割り当てられた物理アドレス（１～５０００番地）に含まれている。そのため、メモリ管理ユニット５５０は、この画像データに関し整合処理が実行されることを制限し（ステップ７）、この画像データをメモリコントローラ５６０に転送する（ステップ８）。
この例では、メモリ管理ユニット５５０がパケット単位で取得した画像データ（例えば１～１００番地に対応するデータ）に対応する物理アドレスが、非キャッシュ領域に割り当てられた物理アドレス（１～５０００番地）に含まれている。そのため、メモリ管理ユニット５５０は、この画像データに関し整合処理が実行されることを制限し（ステップ７）、この画像データをメモリコントローラ５６０に転送する（ステップ８）。
メモリコントローラ５６０は、メモリ管理ユニット５５０から転送される画像データをこの画像データに対応するＤＲＡＭ５７０の物理アドレスに書き込む（ステップ９）。
この後、残りの物理アドレスに対して順番に、画像データに関する整合処理の制限と画像データのＤＲＡＭ５７０への書き込みが実行される（ステップ１０～１２）。
この後、残りの物理アドレスに対して順番に、画像データに関する整合処理の制限と画像データのＤＲＡＭ５７０への書き込みが実行される（ステップ１０～１２）。
画像読取装置１００は、画像データの制御装置５００への転送が完了すると、第２のＣＰＵコア５４１Ｂに対して、画像データの転送が完了したことを通知する（ステップ１３）。
第２のＣＰＵコア５４１Ｂは、メモリ管理ユニット５５０に対して、画像データのＤＲＡＭ５７０への書き込みが完了したことを通知する（ステップ１４）。具体的には、第２のＣＰＵコア５４１Ｂは、メモリ管理ユニット５５０に対して、画像データのＤＲＡＭ５７０への書き込みが完了したことを示す完了情報を送信する。
メモリ管理ユニット５５０は、一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａの格納領域のうち、第２のＣＰＵコア５４１Ｂから予め取得していた物理アドレス（１～５０００番地）に対応するデータ（画像データ）の格納領域をキャッシュ領域に設定する（ステップ１５）。すなわち、非キャッシュ領域に設定していた領域をキャッシュ領域に設定し直す。
第２のＣＰＵコア５４１Ｂは、メモリ管理ユニット５５０に対して、画像データのＤＲＡＭ５７０への書き込みが完了したことを通知する（ステップ１４）。具体的には、第２のＣＰＵコア５４１Ｂは、メモリ管理ユニット５５０に対して、画像データのＤＲＡＭ５７０への書き込みが完了したことを示す完了情報を送信する。
メモリ管理ユニット５５０は、一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａの格納領域のうち、第２のＣＰＵコア５４１Ｂから予め取得していた物理アドレス（１～５０００番地）に対応するデータ（画像データ）の格納領域をキャッシュ領域に設定する（ステップ１５）。すなわち、非キャッシュ領域に設定していた領域をキャッシュ領域に設定し直す。
第２のＣＰＵコア５４１Ｂは、第１のＣＰＵコア５４１Ａに対して、画像データのＤＲＡＭ５７０への書き込みが完了したことを通知する（ステップ１６）。
第１のＣＰＵコア５４１Ａは、ＤＲＡＭ５７０に対して、ＤＲＡＭ５７０に書き込まれた画像データ（１～２５００番地に対応する生データ）の読み出しを指示する。
メモリ管理ユニット５５０は、ＤＲＡＭ５７０から画像データを取得し、この画像データを、一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａに格納する。
第１のＣＰＵコア５４１Ａは、一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａに格納された画像データ（生データ）に対して必要な処理を施し（ステップ１７）、メモリコントローラ５６０に対して、処置後の画像データ（５００１～７５００番地に対応するデータ）を転送する（ステップ１８）。
メモリコントローラ５６０は、処理後の画像データをＤＲＡＭ５７０に書き込む（ステップ１９）。
第１のＣＰＵコア５４１Ａは、ＤＲＡＭ５７０に対して、ＤＲＡＭ５７０に書き込まれた画像データ（１～２５００番地に対応する生データ）の読み出しを指示する。
メモリ管理ユニット５５０は、ＤＲＡＭ５７０から画像データを取得し、この画像データを、一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａに格納する。
第１のＣＰＵコア５４１Ａは、一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａに格納された画像データ（生データ）に対して必要な処理を施し（ステップ１７）、メモリコントローラ５６０に対して、処置後の画像データ（５００１～７５００番地に対応するデータ）を転送する（ステップ１８）。
メモリコントローラ５６０は、処理後の画像データをＤＲＡＭ５７０に書き込む（ステップ１９）。
前述したように、本実施形態では、画像読取装置１００から入力される画像データのＤＲＡＭ５７０への読み込みの開始がメモリ管理ユニット５５０に通知されると、読み込まれる画像データに関する整合処理の実行が制限される。
この場合、画像読取装置１００から入力される画像データに関して整合処理の実行が制限されない場合に比べて、内部バス５３０が占有される時間が短縮される。そのため、内部バス５３０に接続されている処理コア部５４０における処理や他のデバイス間の通信への影響も小さくなる。
この場合、画像読取装置１００から入力される画像データに関して整合処理の実行が制限されない場合に比べて、内部バス５３０が占有される時間が短縮される。そのため、内部バス５３０に接続されている処理コア部５４０における処理や他のデバイス間の通信への影響も小さくなる。
また、本実施形態では、メモリ管理ユニット５５０は、画像データのＤＲＡＭ５７０への読み込みの開始が通知される前に、第２のＣＰＵコア５４１Ｂから、読み込まれる画像データに対応付けられている物理アドレスを取得する。そして、画像データの読み込みの開始が通知されると、一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａの格納領域のうち、取得した物理アドレスに該当する画像データの格納領域を非キャッシュ領域に設定することで、読み込まれる画像データに関して整合処理が実行されないようにする。
この場合、画像データがＤＲＡＭ５７０へ読み込まれる際にメモリ管理ユニット５５０が整合処理の制限を指示されなくても、読み込まれる画像データに関して整合処理が実行されることを制限させられる。
また、本実施形態では、メモリ管理ユニット５５０は、画像データの読み込みの開始が通知されると、取得した物理アドレスに該当するキャッシュデータを無効化する。このキャッシュデータの無効化は、画像データのＤＲＡＭ５７０への読み込みが開始される前に行われる。
この場合、画像データのＤＲＡＭ５７０への読み込みを中断させることなく、ＤＲＡＭ５７０に読み込まれる画像データと処理コア部５４０のキャッシュメモリに格納されている画像データとを整合させられる。
この場合、画像データのＤＲＡＭ５７０への読み込みを中断させることなく、ＤＲＡＭ５７０に読み込まれる画像データと処理コア部５４０のキャッシュメモリに格納されている画像データとを整合させられる。
また、本実施形態では、メモリ管理ユニット５５０は、画像読取装置１００から入力された画像データをパケット化されたデータごとに取得し、取得したデータに対応する物理アドレスに該当する一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａのデータに関し整合処理の実行を制限する。そして、メモリコントローラ５６０は、メモリ管理ユニット５５０が取得した画像データに関し整合処理の実行が制限されると、この画像データをＤＲＡＭ５７０に書き込む。
この場合、メモリ管理ユニット５５０がパケット化されたデータを取得する度に整合処理が実行される場合に比べて、内部バス５３０が占有される時間が短縮される。
この場合、メモリ管理ユニット５５０がパケット化されたデータを取得する度に整合処理が実行される場合に比べて、内部バス５３０が占有される時間が短縮される。
また、本実施形態では、メモリ管理ユニット５５０は、画像データのＤＲＡＭ５７０への書き込みが完了したことを示す完了情報を取得すると、ＤＲＡＭ５７０へ書き込まれた画像データに関する整合処理の制限を解除する。すなわち、メモリ管理ユニット５５０は、完了情報を取得すると、第２のＣＰＵコア５４１Ｂが画像データの読み込みに関する画像読取装置１００の制御を完了したか否かに関わらず、画像データに関する整合処理の制限を解除する。
この場合、画像データのＤＲＡＭ５７０への書き込みが完了すると、書き込まれた画像データに対応する物理アドレスが割り当てられている一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａの格納領域を用いられる。そのため、ＤＲＡＭ５７０に書き込まれた画像データを一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａの格納領域に格納し、この画像データを処理させられる。
この場合、画像データのＤＲＡＭ５７０への書き込みが完了すると、書き込まれた画像データに対応する物理アドレスが割り当てられている一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａの格納領域を用いられる。そのため、ＤＲＡＭ５７０に書き込まれた画像データを一次キャッシュメモリ５４２Ａおよび二次キャッシュメモリ５４３Ａの格納領域に格納し、この画像データを処理させられる。
また、本実施形態では、第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂは、一次キャッシュメモリ５４２Ａ、５４２Ｂおよび二次キャッシュメモリ５４３Ａのキャッシュデータに対応するアドレス情報を仮想アドレス空間上で管理している。一方で、メモリ管理ユニット５５０は、一次キャッシュメモリ５４２Ａ、５４２Ｂおよび二次キャッシュメモリ５４３Ａのキャッシュデータに対応するアドレス情報を物理アドレス空間上で管理しており、この物理アドレスは、ＤＲＡＭ５７０の格納領域に割り当てられているアドレス情報である。
この場合、Ｌｉｎｕｘカーネルが編集されることなく、画像データに関し整合処理の実行が制限される。
この場合、Ｌｉｎｕｘカーネルが編集されることなく、画像データに関し整合処理の実行が制限される。
以上、本発明の実施形態について説明したが、本発明の技術的範囲は上記の実施形態に記載の範囲には限定されない。上記の実施形態に、種々の変更又は改良を加えたものも、本発明の技術的範囲に含まれることは、特許請求の範囲の記載から明らかである。
例えば、本実施形態に示す画像形成装置１（図１参照）では、画像読取装置１００と画像記録装置２００（制御装置５００を含む）が一体化されているが、画像読取装置１００と画像記録装置２００（図１参照）はそれぞれ独立した筐体に格納されていてもよい。
また、本実施形態における画像形成装置１では、オフィスなどで使用される装置構成を想定しているが、商業用（プロダクション用）の画像形成装置でもよい。
また、本実施形態における画像形成装置１では、オフィスなどで使用される装置構成を想定しているが、商業用（プロダクション用）の画像形成装置でもよい。
また、本実施形態の場合には、通信インタフェース部５２０（図４参照）を、画像記録装置２００（図１参照）を備える画像形成装置１（図１参照）における画像データの転送に用いているが、画像の読み取り機能に特化した画像処理装置における画像データの転送に用いてもよい。
なお、通信インタフェース部５２０は、画像読取装置１００以外の外部機器からＤＲＡＭ５７０（図４参照）へのデータの読み込みに使用してもよい。
なお、通信インタフェース部５２０は、画像読取装置１００以外の外部機器からＤＲＡＭ５７０（図４参照）へのデータの読み込みに使用してもよい。
本実施形態では、画像データに対応する物理アドレスに該当するキャッシュデータの管理情報を無効化しているが、キャッシュデータそのものを削除する等により無効化してもよい。
本実施形態では、ＳＯＣ５１０内のキャッシュメモリの階層構造が１階層の場合（ＧＰＵコア５４１Ｃ）と２階層の場合（第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂ）について説明したが、いずれの場合もキャッシュメモリの階層構造は例示の場合に限らない。例えばキャッシュメモリの階層構造は３階層以上でもよい。
本実施形態では、個々の機能モジュールで動作しない機能ブロックを含まない半導体チップ、換言すると動作に必要な機能ブロックだけを選択的に組み合わせたＭｏｃｈｉチップで構成する場合について説明したが、他の構成の半導体チップでもよい。例えば１つの半導体基板上にシステムとしての動作に必要となる機能ブロックの一式を配置した半導体チップを用いてもよい。
また、機能モジュール間の接続は、Ｍｏｃｈｉインタフェースモジュール以外の接続方式を採用してもよい。
また、機能モジュール間の接続は、Ｍｏｃｈｉインタフェースモジュール以外の接続方式を採用してもよい。
本実施形態では、画像形成装置１が起動すると第２のＣＰＵコア５４１Ｂが画像データに対応付けられた物理アドレスをメモリ管理ユニット５５０に送信している。ここで、物理アドレスをメモリ管理ユニット５５０に送信するタイミングは、画像読取装置１００からＤＲＡＭ５７０への画像データの読み込みに関する通知がメモリ管理ユニット５５０に対して行われる前であればよい。
本実施形態では、メモリ管理ユニット５５０は、画像データの格納領域を非キャッシュ領域に設定し、その後、キャッシュデータの無効化を指示しているが、キャッシュデータの無効化を指示し、その後、画像データの格納領域を非キャッシュ領域に設定してもよい。
本実施形態では、１チップＳＯＣにおけるデータの通信路として共用の通信路が内部バス５３０のみであるが、共用の通信路として内部バス５３０とは別に他の通信路が設けられてもよい。
本実施形態では、画像データの格納領域を非キャッシュ領域に設定しているが、これに限定されない。
例えば、第２のＣＰＵコア５４１Ｂが、予め定められた容量よりも大きいデータに対応するＤＲＡＭ５７０の物理アドレスを、メモリ管理ユニット５５０に送信する。そして、機器からＤＲＡＭ５７０への予め定められた容量よりも大きいデータの読み込みの開始がメモリ管理ユニット５５０に通知されると、メモリ管理ユニット５５０が、第２のＣＰＵコア５４１Ｂから取得した物理アドレスが割り当てられているキャッシュメモリの格納領域を非キャッシュ領域に設定してもよい。
例えば、第２のＣＰＵコア５４１Ｂが、予め定められた容量よりも大きいデータに対応するＤＲＡＭ５７０の物理アドレスを、メモリ管理ユニット５５０に送信する。そして、機器からＤＲＡＭ５７０への予め定められた容量よりも大きいデータの読み込みの開始がメモリ管理ユニット５５０に通知されると、メモリ管理ユニット５５０が、第２のＣＰＵコア５４１Ｂから取得した物理アドレスが割り当てられているキャッシュメモリの格納領域を非キャッシュ領域に設定してもよい。
本実施形態では、メモリ管理ユニット５５０が、第１のＣＰＵコア５４１Ａ、第２のＣＰＵコア５４１Ｂのキャッシュメモリを管理しているが、これに加えて、ＧＰＵコア５４１Ｃのキャッシュメモリを管理してもよい。すなわち、メモリ管理ユニット５５０は、ＧＰＵコア５４１Ｃの一次キャッシュメモリ５４２Ｃの格納領域を非キャッシュ領域またはキャッシュ領域にする設定や、一次キャッシュメモリ５４２Ｃのキャッシュデータを無効化する指示を行ってもよい。また、一次キャッシュメモリ５４２Ａ、５４２Ｂ、二次キャッシュメモリ５４３Ａを管理するメモリ管理ユニット５５０とは別にメモリ管理ユニットを設け、このメモリ管理ユニットが、一次キャッシュメモリ５４２Ｃの格納領域を非キャッシュ領域またはキャッシュ領域にする設定や、一次キャッシュメモリ５４２Ｃのキャッシュデータを無効化する指示を行ってもよい。
また、第２のＣＰＵコア５４１Ｂがメモリ管理ユニット５５０に送信する物理アドレスは、ユーザが設定してもよい。すなわち、メモリ管理ユニット５５０が非キャッシュ領域に設定する領域の範囲は、ユーザが設定してもよい。
この場合、整合処理の実行が制限されるデータをユーザが設定させられる。
この場合、整合処理の実行が制限されるデータをユーザが設定させられる。
１…画像形成装置１００…画像読取装置、５００…制御装置、５１０…ＳОＣ、５３０…内部バス、５４０…処理コア部、５４１Ａ…第１のＣＰＵコア、５４１Ｂ…第２のＣＰＵコア、５４２Ａ,５４２Ｂ,５４２Ｃ…一次キャッシュメモリ、５４３Ａ…二次キャッシュメモリ、５５０…メモリ管理ユニット、５７０…ＤＲＡＭ
Claims (11)
- データを記憶する第１の揮発性記憶手段と、
前記第１の揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の揮発性記憶手段と、
機器の動作を制御する制御手段と、
前記機器から入力される連続データの前記第１の揮発性記憶手段への通信路を介しての読み込みの開始が前記制御手段から通知されると、前記第２の揮発性記憶手段に格納されているデータのうち当該連続データに対応する格納先に該当するデータと当該第１の揮発性記憶手段のデータとを整合させる整合処理の実行を制限する制限手段と、
を有する、情報処理装置。 - 前記制御手段は、前記制限手段に対して前記通知を行う前に、前記連続データに予め対応付けられている前記格納先を当該制限手段に送信し、
前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記第２の揮発性記憶手段の前記データに関し前記整合処理の実行を制限することを特徴とする請求項１記載の情報処理装置。 - 前記整合処理には、前記機器から入力されるデータに対応する格納先に該当する前記第２の揮発性記憶手段のデータを無効化する処理が含まれ、
前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記データを無効化することを特徴とする請求項２記載の情報処理装置。 - 前記機器から入力されるデータを一時的に保持するインタフェース部と、
前記連続データの前記第１の揮発性記憶手段への書き込みを制御する書き込み手段と、
前記インタフェース部と前記制限手段と前記書き込み手段とを相互に接続する前記通信路と、
をさらに有し、
前記制限手段は、前記通信路を通じて前記連続データをパケット化されたデータごとに取得し、取得したデータに対応する格納先に該当する前記第２の揮発性記憶手段のデータに関し前記整合処理の実行を制限し、
前記書き込み手段は、前記制限手段が取得した前記データに関し前記制限を行うと、当該データを前記第１の揮発性記憶手段に書き込むことを特徴とする請求項１記載の情報処理装置。 - 前記制御手段は、前記書き込み手段による前記連続データの前記第１の揮発性記憶手段への書き込みが完了すると、書き込みが完了したことに関する完了情報を前記制限手段に送信し、
前記制限手段は、前記完了情報を取得すると、前記制限を解除することを特徴とする請求項４記載の情報処理装置。 - 前記第２の揮発性記憶手段のデータに対応する格納先を仮想の格納先空間で管理する基本ソフトウェアに基づいて、当該第２の揮発性記憶手段のデータを処理する処理手段をさらに有することを特徴とする請求項１記載の情報処理装置。
- 前記第１の揮発性記憶手段には、格納するデータに対応する格納先として物理的な格納先が割り当てられており、
前記制限手段は、前記第２の揮発性記憶手段のデータに対応する格納先を物理的な格納先空間で管理することを特徴とする請求項６記載の情報処理装置。 - 前記連続データに対応する前記格納先をユーザが設定可能であることを特徴とする請求項１記載の情報処理装置。
- データを記憶する第１の揮発性記憶手段よりも記憶容量が小さい一方で読み書き速度が速い第２の揮発性記憶手段と、
機器の動作を制御する制御手段と、
前記機器から入力される連続データの前記第１の揮発性記憶手段への通信路を介しての読み込みの開始が前記制御手段から通知されると、前記第２の揮発性記憶手段に格納されているデータのうち当該連続データに対応する格納先に該当するデータと当該第１の揮発性記憶手段のデータとを整合させる整合処理の実行を制限する制限手段と、
を有する、半導体装置。 - 前記制御手段は、前記制限手段に対して前記通知を行う前に、前記連続データに予め対応付けられている前記格納先を当該制限手段に送信し、
前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記第２の揮発性記憶手段の前記データに関し前記整合処理の実行を制限することを特徴とする請求項９記載の半導体装置。 - 前記整合処理には、前記機器から入力されるデータに対応する格納先に該当する前記第２の揮発性記憶手段のデータを無効化する処理が含まれ、
前記制限手段は、前記通知を受けると、前記制御手段から取得した前記格納先に該当する前記データを無効化することを特徴とする請求項１０記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018041611A JP7010070B2 (ja) | 2018-03-08 | 2018-03-08 | 情報処理装置および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018041611A JP7010070B2 (ja) | 2018-03-08 | 2018-03-08 | 情報処理装置および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019159452A JP2019159452A (ja) | 2019-09-19 |
| JP7010070B2 true JP7010070B2 (ja) | 2022-01-26 |
Family
ID=67994875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018041611A Active JP7010070B2 (ja) | 2018-03-08 | 2018-03-08 | 情報処理装置および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7010070B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004280269A (ja) | 2003-03-13 | 2004-10-07 | Internatl Business Mach Corp <Ibm> | 情報処理装置、プログラム、記録媒体、及び制御回路 |
| JP2005128963A (ja) | 2003-10-27 | 2005-05-19 | Toshiba Information Systems (Japan) Corp | 記憶制御装置及びｄｍａ転送が可能な制御システム |
-
2018
- 2018-03-08 JP JP2018041611A patent/JP7010070B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004280269A (ja) | 2003-03-13 | 2004-10-07 | Internatl Business Mach Corp <Ibm> | 情報処理装置、プログラム、記録媒体、及び制御回路 |
| JP2005128963A (ja) | 2003-10-27 | 2005-05-19 | Toshiba Information Systems (Japan) Corp | 記憶制御装置及びｄｍａ転送が可能な制御システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019159452A (ja) | 2019-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060023955A1 (en) | Image data processing circuit and image processing apparatus including the same | |
| JP5587050B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
| JP4217733B2 (ja) | 複写機 | |
| JP7010070B2 (ja) | 情報処理装置および半導体装置 | |
| US7301653B2 (en) | Image processing apparatus, image processing method, and storage medium | |
| JP7107126B2 (ja) | 情報処理装置および半導体装置 | |
| US7006258B2 (en) | Image processing apparatus, control method therefor, and image processing system | |
| US11593151B2 (en) | Information processing apparatus and semiconductor device | |
| JP7000748B2 (ja) | 画像処理装置、半導体装置及びプログラム | |
| US7057762B1 (en) | Image processing method, image processing apparatus and image processing system | |
| JP2019046260A (ja) | 画像処理装置、半導体装置及びプログラム | |
| JP7106825B2 (ja) | 画像処理装置、半導体装置及びプログラム | |
| JP4781327B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP4848188B2 (ja) | 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム | |
| US11546485B2 (en) | Information processing apparatus and semiconductor device | |
| JP6833491B2 (ja) | 情報処理装置 | |
| JP4212200B2 (ja) | 画像処理システム | |
| JP4061200B2 (ja) | 画像形成システム及び画像形成装置 | |
| JP2000069257A (ja) | 画像処理装置 | |
| JPH08251321A (ja) | デジタル複写機ネットワークシステム | |
| JP2009064341A (ja) | データ転送システム | |
| JP4390599B2 (ja) | 画像処理装置 | |
| JPH09153968A (ja) | 画像処理システム | |
| JP4743110B2 (ja) | データ処理装置 | |
| JP2011193355A (ja) | 画像形成装置、制御方法、プログラム及び記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7010070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |