JP2000503490A - 高密度チップパッケージに使用する寸法的に安定な芯およびその製法 - Google Patents

高密度チップパッケージに使用する寸法的に安定な芯およびその製法

Info

Publication number
JP2000503490A
JP2000503490A JP10521537A JP52153798A JP2000503490A JP 2000503490 A JP2000503490 A JP 2000503490A JP 10521537 A JP10521537 A JP 10521537A JP 52153798 A JP52153798 A JP 52153798A JP 2000503490 A JP2000503490 A JP 2000503490A
Authority
JP
Japan
Prior art keywords
metal
core
layer
dimensionally stable
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10521537A
Other languages
English (en)
Other versions
JP4237259B2 (ja
JP2000503490A5 (ja
Inventor
ジェイ. フィッシャー,ポール
イー. ゴーレル,ロビン
エフ. シルベスター,マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WL Gore and Associates Inc
Original Assignee
WL Gore and Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WL Gore and Associates Inc filed Critical WL Gore and Associates Inc
Publication of JP2000503490A publication Critical patent/JP2000503490A/ja
Publication of JP2000503490A5 publication Critical patent/JP2000503490A5/ja
Application granted granted Critical
Publication of JP4237259B2 publication Critical patent/JP4237259B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955Void-containing component partially impregnated with adjacent component
    • Y10T428/249958Void-containing component is synthetic resin or natural rubbers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T442/00Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
    • Y10T442/30Woven fabric [i.e., woven strand or strip material]
    • Y10T442/3382Including a free metal or alloy constituent
    • Y10T442/3415Preformed metallic film or foil or sheet [film or foil or sheet had structural integrity prior to association with the woven fabric]

Abstract

(57)【要約】 高密度チップパッケージ用の寸法的に安定な芯を供給する。この安定な芯は金属の芯、好ましくは銅で、形成されたクリアランスを持つ。誘電体層は、金属芯の上面と下面に同時に形成される。金属キャップ層は、誘電体層の上面と下面に同時に形成される。ブラインドまたは貫通バイアは、金属キャップ層を通り、誘電体層および銅の芯に形成されたクリアランスまで広がる。チップパッケージの積層工程の間、安定な芯は基板の物質の動きを減少させ、基板から基板の均一な収縮を達成する。このことはそれぞれの基板を同じにすることを可能にする。更に、寸法的に安定な芯を持つチップパッケージの複数を一緒に結合して高密度チップパッケージを得ることができる。

Description

【発明の詳細な説明】 高密度チップパッケージに使用する寸法的に安定な芯およびその製法 発明の分野 本発明は、処理中およびチップパッケージの製造中の物質の動きの可変性を減 少させる高密度チップパッケージ用の寸法的に安定な芯を志向する。高密度チッ プパッケージに安定性を与える安定な芯は、好ましくは金属で形成され、同時に 形成される誘電体層および金属層を含む。続いて、高密度チップパッケージの製 造を可能にするためバイアが形成される。 発明の背景 高密度チップパッケージの基板は、集積回路チップのインプット/アウトプッ ト(I/O)をチップパッケージ基板の中に埋まっているルーチング層または電 源/接地層と接続する多くのバイアを必要とする。過去にバイア形成のために使 用された従来の機械的な孔あけ工程は、レーザーによるバイアの孔あけ工程に取 って代わられている。レーザーによるバイアの孔あけ工程は、従来の機械的な孔 あけ工程よりも低いコストで、バイアをはるかに速く形成する可能性を提供する 。このバイア形成の速い速度を可能にするためには、かつて使用されてきたもの よりも薄い誘電体を使用することが有利である。薄い誘電体はマイクロバイア、 すなわち直径<100μmのバイア形成を可能にする。 これらのマイクロバイアを形成した後、効果的にそれらを金属化するために、 アスペクト比(バイアの高さをその直径で割った値) を前もって決められた値に保たなければならない。例えば一方閉塞バイアの場合 、従来の金属化方法がマイクロバイアの壁面に十分な量の金属を付着させるのに 適切であることを確実にするには、アスペクト比はおよそ1にしなければならな い。 理解されるはずだが、ガラス織物補強材を含む誘電体材料にマイクロ一方閉塞 バイアを形成することは不利である。より具体的にはガラス織物補強誘電体を使 用すると、ガラス織物を除去するために必要なレーザーの能力は、一方閉塞バイ アを接続させようとする層上の埋め込み銅パッドを除去するのに必要なレーザー の能力と同じぐらい大きくなってしまう。従って、レーザーは銅パッドを貫き下 の層までレーザーが届いてしまい、こうしてバイアを拡張してしまう。意図的で なく拡張されたバイアは、金属化後に後続の層に短絡してしまい、回路全体をス クラップにしてしまう。 ガラス織物を含む誘電体材料にマイクロ一方閉塞バイアを形成することに関す る欠点を解消するために、誘電体材料の製造者は従来のガラス強化プレプレグの 代わりに、薄く、補強していないプレプレグを導入した。しかしながらそのよう な薄く、補強されていないプレプレグの使用は、高密度プリント回路板およびチ ップパッケージ基板の製造において、他の困難を生み出した。より具体的には、 誘電体材料からガラス織物を取り除くことは、チップパッケージ基板の寸法安定 性を減少させた。誘電体材料の構成材料として熱硬化性樹脂を使用すると、樹脂 の積層および硬化により、一般的にこれらの樹脂は多層回路板、またはチップパ ッケージ基板の収縮を誘発する。この収縮は大きくても数千ppm程度で、収縮 は基板製造の際に補償できるので、それ自体は製造上の問題にならない。しかし ながら、一つの不変の回路設計でさえ収縮の程度に可変性がある。収縮の程度の この可変性は、高密度プリント回路板およびチップパ ッケージ基板の歩留まりの低下を導くことがある。例えば、もし多層回路板の内 部層の一つが銅の平面からなる電源または接地層であり、もしバイアがこの層の クリアランスを通過しなければならないなら、積層中に引き起こされる収縮の可 変性はパネルからパネルへの接地クリアランスの位置の変化をもたらしかねない 。これらの回路にバイアを孔開けするとき、これらのバイアはいくらかの割合で 接地または電源層のクリアランスを失い、銅とぶつかることがある。金属化の後 これらのバイアは接地層または電源層と短絡し、結果として回路をスクラップに してしまうだろう。 ガラス織物により支持されない誘電体材料を持つ高密度チップパッケージの製 造を容易にするために、寸法的に安定な芯の要求がある。 発明の概要 本発明は、好ましくは銅で作られる金属芯の両面に、同時に回路層を作ること によって高密度チップパッケージ基板の製造をする方法を含む。銅の芯は基板で 使用される補強されていない薄い誘電体材料の寸法的な安定性を改善する。金属 芯によって、積層中の物質の移動は減少し、それにより高密度チップパッケージ の加工および製造は容易になる。金属芯は、チップの同時スイッチングノイズ( simultaneous switching noise)の減少を助ける 埋め込み静電容量も与える。 本発明の寸法的に安定な芯は、それを通してエッチングされた少なくとも一つ のクリアランスを持つ金属芯、金属芯の両面にありクリアランスを充填している 誘電体層、誘電体層の両面の金属キャップ層、および金属キャップ層を通り、金 属芯に孔開けしたバイアを含む。金属芯を電気的に絶縁する場合、バイアを金属 キャップ層、 誘電体層および金属芯のクリアランスを通して延びるように作り、このようにし て金属芯を孤立させる。金属層をそのようなバイアの壁面に付着させる。誘電体 層および金属キャップ層を金属芯の上面と下面に同時に配置することができる。 更なる誘電体層および金属キャップ層を、同様な方法でキャップの上面と下面に やはり同時に積層することができる。必要ならば更なるバイアを形成する。繰り 返して誘電体層および金属キャップ層、およびバイアを付け加えることで、寸法 的に安定な高密度チップパッケージを提供する。 金属芯および金属層は、チップパッケージの熱膨張率(CTE)がプリント回 路板のCTEと一致するような、銅または任意の他のふさわしい金属でよい。誘 電体は支持されていない任意のプレプレグでよい。更にバイアは一方閉塞バイア または貫通(through)バイアでよい。バイアは、孔開けするとき物質を 取り除くレーザーを使用して孔開けされる。 本発明による寸法的に安定な芯の製造方法は、銅のような金属芯を供給し、金 属芯の上面と下面へ誘電体層を配置し、銅のような金属キャップ層を誘電体層の 上面と下面へ配置し、そして誘電体層および金属キャップ層を共に金属芯に積層 することを含む。この方法は更に、金属キャップ層、誘電体層および金属芯、ま たは金属芯のクリアランスを通してバイアを孔開けすること、そして次に多層の 高密度チップパッケージを製造するために上記の工程を繰り返すことを含む。 図面の簡単な説明 上記の概要も下記の本発明の好ましい態様の詳細な説明も、添付した図面と結 び付けて読むと、より良く理解されよう。本発明を説明するために、現在のとこ ろ好ましい態様をそれらの図面でもって 示す。しかしながら本発明が図示されたとおりの配置および手段に限定されない ことを理解すべきである。図面において、 図1は処理前の金属芯の側面図である。 図2はエッチング前のパターン化したホトレジストを持つ金属芯の側面図であ る。 図3は貫通してエッチングされたクリアランスの持つ図1の金属芯の側面図で ある。 図4は金属芯に誘電体層および金属「キャップ」層を積層した後の基板の側面 図である。 図5はバイアがレーザーによって孔開けされて、金属化され、および回路トレ ース(trace)が形成された後の本発明による基板の側面図である。 図6は更なる誘電体層および金属「キャップ」の層を加えた後の図4の基板の 側面図である。 図7は一方閉塞バイアを孔開けした後の、本発明による完成したチップパッケ ージの側面図である。 図8は本発明の好ましい態様による基板の側面図である。 図9は本発明で誘電体層として使用することができる延伸膨張ポリテトラフル オロエチレン(ePTFE)材の走査型電子顕微鏡写真である。 図10は本発明における一つの誘電体材料を形成するために、接着性充填剤を 含むマトリクッスを形成する延伸膨張PTFE材の走査型電子顕微鏡写真である 。 図11は伝導性のZ軸材を使用して一緒に積層した2つの基板を示すものであ る。 図12〜14は不規則に形作られた伝導性の経路を含む伝導性のZ軸材の構造 を図式的に示すものである。 図15〜18は伝導性のZ軸材を作るために使用されるいくらかのePTFE マトリクッスのノードフィブリル構造物を示す走査型電子顕微鏡写真である。 図19は伝導性のZ軸材と共に積層された一方閉塞バイアを含む2つの基板を 示すものである。 発明の詳細な説明 本発明は高密度チップパッケージ用の寸法的に安定な芯を志向する。この安定 な芯はクリアランスを含む金属芯であり、好ましくは銅である。誘電体層を金属 芯の上面と下面に配置する。金属キャップ層は誘電体層の上面と下面にそれぞれ 配置する。誘電体層および金属キャップ層はパッケージの両面に同時に配置する ことができる。次に一方閉塞バイアまたは貫通バイアを金属キャップ層を通して 、誘電体層および金属芯のクリアランスヘ、およびこれらを通して孔開けする。 レーザーは、バイアを作製するべき場所の物質を除去することでバイアの孔をあ けるのに使用する。金属芯が電源または接地平面である場合、バイアは直接金属 芯を通して作製する。金属芯が絶縁された金属芯であれば、そのときはバイアは 金属芯のクリアランスを通して延在し、すなわち金属芯は直接それらと接触する バイアを持たない。 チップパッケージの積層工程の間、安定な芯は基板の物質の移動を減少させ、 基板ごとの一様な収縮を達成する。このことはそれぞれの基板がおなじ働きをす るのを可能にする。更に、複数の寸法的に安定な芯のチップパッケージを一緒に 結合して、高密度チップパッケージを得ることができる。 図1に見られるように、金属芯10は銅シートのような金属シートであり、金 属の反対側の両面に粗い表面12および14を持つ。 この金属シートは「二重処理(double treat)」法として知られる 方法で処理されている。この粗い表面は誘電体層をより良く付着するのを可能に する。金属芯の熱膨張率(CTE)が、最終的にチップパッケージを取り付ける プリント回路板のCTEに接近して合っている限り、銅の代わりに他の金属を使 用できる。例えば、CIC、すなわち銅−INVAR 36−銅の積層体、が一 体の銅芯の代わりに使用できる。使用されるニッケル合金は30重量%〜42重 量%のニッケルを含むことができる。金属芯10は完成した基板に寸法的な安定 性を与えるのに十分な厚さ、例えば0.0005インチ〜0.0028インチ、 好ましくは0.0014インチといった厚さでなければならない。この範囲の厚 さはチップパッケージにより低い曲げ弾性率を与える。 図2に示すように、通常の方法を使用してホトレジスト22を金属芯10の両 方の面に塗り、バイアを形成すべきクリアランス20のパターンを描く。描いた 場所を従来の方法で化学的にエッチングし、銅を取り除いてクリアランス20( 図3)を作製する。このクリアランス20は後で作製するバイアよりも直径が大 きい。バイアの寸法は金属芯の上に配置される誘電体のタイプに依存する。ホト レジストは通常の方法で取り除く。 図4に示すように、少なくとも1つのクリアランス20を含む金属芯10は誘 電体層30および32を含む。好ましくは、誘電体層30および32は金属芯1 0の表面12および14に同時に作製する。誘電体層30および32のCTEは 40ppm/℃ぐらいの大きさになり得る。誘電体層30および32はクリアラ ンス20を満たすのに十分な厚さがなければならない。誘電体層30および32 の厚さは少なくとも5μm以上であり、典型的には25μm〜50μmである。 厚さは基板の寸法安定性を失わないように選ぶ。誘電 体厚さは金属芯10の厚さよりもかなり大きいべきではなく、さもなければ基板 の寸法安定性が減少してしまう。 金属芯10は、それぞれ誘電体層30および32の表面34および36上の金 属キャップ層40および42を含む。金属キャップ層40および42は誘電体層 の表面34および36に、同時に配置する。この金属キャップ層は銅で作る。金 属キャップ層40および42は任意のふさわしい伝導性の金属で作ることができ る。金属芯10,誘電体層30および32,および金属キャップ層40および4 2を任意のふさわしい積層方法を使用して一緒に積層する。 本発明の1つの態様では層30および32はW.L.Goreand Ass ociates製のSPEEDBOARD C(商標)から作製した。誘電体層 30および32は、300〜350psiの圧力、および177℃の温度になる まで1分あたり5〜7℃の温度上昇率で、芯10に積層した。温度は177℃で 30分間保った。次に温度を220〜225℃に上げて、60分間維持した。基 板を加圧しつつ、積層体を数時間かけてゆっくりと冷却した。 図5で示すように、積層した誘電体層30および32、並びに金属キャップ層 40および42を、金属キャップ層40および42並びに誘電体層30および3 2を通して孔開けされる少なくとも1つのバイア50を含むように加工する。 図5は、例えばレーザーのような任意の既知の方法を使用して孔開けすること ができる貫通バイアとしてのバイア50を示す。貫通バイア50の場合、クリア ランス20を通らないときは、レーザーが誘電体層30および32並びに金属芯 10を貫くことができなくてはならない。貫通バイア50のアスペクト比は1: 1から20:1、またはより大きくできる。一方閉塞バイアを作製するときはレ ーザーは誘電体層30または32を貫かなくてはならないが、金属 芯10を貫いてはならない。典型的な1:1のアスペクト比を維持すべきである 。しかしながらアスペクト比は1:1に限定されない。 本発明によれば、ふさわしいアスペクト比で均一なレーザーバイア形成を行う ために、レーザーのパルス幅を変えるパルス繰返数を、1kHz〜10MHzま での範囲にする。バイア中に残る残留物は、次に再びパルスの強度を調整して除 去する。エネルギー密度を0.5〜20J/cm2の範囲にすることができ、パ ルス繰返数を1kHz〜10MHzまで変えることにより、その場でかつ事実上 瞬時にエネルギー密度を変えることができるレーザーを使用する。 図7のような本発明の1つの態様では、一方閉塞バイアはパルス化(puls ed)Nd:YAGレーザーのような固体パルスレーザーのレーザーで作製した 。Nd:YAGレーザーの基本的な出力は波長が1064nmにある。この波長 は電磁スペクトルの赤外線の部分である。β−バリウムボレート(BBO)結晶 を光路に導入することで、調波発生は紫外線領域に入る355nm(第3調波) および266nm(第4調波)の光の出力を促進する。355nmおよび266 nmの波長は、本発明の積層した基板にバイアを孔開けするのに特にふさわしい 。 一般的に、パルスの長さ、エネルギー密度およびパルス数は作製するバイアの タイプおよび積層した基板で使用される材料のタイプに依存して変えることがで きる。銅の層、並びに接着剤、充填剤および延伸膨張ポリテトラフルオロエチレ ン(ePTFE)から構成される誘電体の層が交互になったもので作られた積層 基板に266nmレーザーを使用して一方閉塞バイアを孔あけする場合には、エ ネルギー密度は1.5J/cm2、1パルスあたりのエネルギーは10J、およ び出力密度は20MW/cm2である。355nmの 波長では、エネルギー密度を3.5J/cm2、1パルスあたりのエネルギーを 30J、および出力密度が35MW/cm2に設定することにより、一方閉塞バ イアを作製する。355nmレーザーを使用する一方閉塞バイアのパルス後の工 程では、エネルギー密度は11J/cm2、1パルスあたりのエネルギーは10 0J、および出力密度は200MW/cm2であるように条件を調整することが 必要である。 接着剤−充填剤−ePTFE誘電体材料に355nmレーザーを使用して一方 閉塞バイアを形成する場合には、エネルギー密度は7J/cm2、1パルスあた りのエネルギーは65J、および出力密度は100MW/cm2である。パルス 後の工程では、これらのパラメーターをエネルギー密度が11J/cm2、1パ ルスあたりのエネルギーが100J、および出力密度が200MW/cm2とな るように調整することが必要であろう。 図5に示すように、貫通バイア50はバイア50の表面に金属層60を形成す ることにより金属化する。金属層60は、例えば、通常の方法を使用してバイア 50の表面に形成した無電解銅の層、およびこの無電解銅の層の上に形成された 電解銅の層といったものを含む。金属層60は金属キャップ層40および42並 びに誘電体層30および32上へ拡張する。次にトレース(図示せず)すなわち 信号配線をこの技術分野で知られる技術で、金属キャップ層40、42および金 属層60にエッチングする。すなわち、内層のトレースすなわち最後の層上にな いトレースの場合、一番上の金属キャップ層40、42および金属層60にホト レジストを用いて描画する。ホトレジストをパターン化して、その後ホトレジス トがホトレジストの下の領域に信号トレースを画成するように現像する。パター ン化したホトレジスト間の金属をその後エッチングし、バイアの周 囲のトレースを残して全ての残ったホトレジストを除去する。これはサブトラク ティブ法と称される。 最後の層のトレース、すなわち最後の層上のトレースについては、一番上の金 属キャップ層40、42および金属層60にホトレジストで描画する。その後ホ トレジストをパターン化し、信号トレースが作製されるところでホトレジストを 除去するように現像する。ホトレジストが除去されたところに、追加の銅のよう な金属をメッキする。その後、ニッケル、金、スズまたははんだのような耐エッ チング性の金属を追加の金属上にメッキし、ホトレジストを除去し、そしてホト レジストの下の金属キャップ層40、42をエッチングする。残るべき領域は金 属でメッキされ、エッチングすべき領域は露出される。これはセミ−アディティ ブ法と称される。 好ましくは、寸法的に安定な基板を作るのを更に助けるために、金属層60の できるだけ多くを誘電体層30および32上に残すベきである。金属層60が接 地または電源平面である場合には、採用される方法の操作で銅のような金属が大 量に残されるだろう。 図6は本発明の別の態様を示しており、ここでは金属キャップ層40、42お よび金属層60は最後の層ではない。この態様では追加の誘電体層70および7 2を金属層60の表面62および64にそれぞれ配置する。追加の誘電体層70 および72はバイア50を満たし、金属層60、誘電体層30と32および残っ ている金属キャップ層40と42の上に広がる。追加の誘電体層70および72 はトレースを封入する。 銅のような追加の金属キャップ層80および82を誘電体層70および72の 表面74および76にそれぞれ配置する。追加の誘電体層70および72と同様 に、追加の金属キャップ層80および82はパッケージの両面に同時に配置する ことができる。その時、誘 電体層70および72並びに金属キャップ層80および82を上に説明したよう にして一緒に積層する。 図7は一方閉塞バイアを図6の基板に追加した態様を示している。一方閉塞バ イア90および92は、上に説明したようなレーザー孔あけ技術を使用して、そ れぞれ金属キャップ層80および82と、誘電体層70および72とに作られる 。このバイア90および92は一方閉塞バイアとして示されているが、基板を完 全に貫いて延びて、基板中のいずれかの層を他のいずれかの層に接続するような 貫通バイアでもよいだろう。次に、このバイア90および92を、ふさわしいメ ッキ法を使用して金属層100を作ることにより金属化する。一方閉塞バイア9 0および92は、この分野で知られる技術を使用して金属トレース(図示せず) を持つよう更に処理することができるパッド100を持つ。7,9またはそれ以 上の層を作るために、上に挙げたようにして、誘電体層およびキャップ層を同時 にまたは別のやり方で追加することを続けることが可能である。 好ましいチップパッケージおよび好ましいチップパッケージの製造方法を説明 してきたことを理解すべきである。しかしながら例えば、誘電体層および金属層 は基板上に同時にではなく、一度に一層づつ配置することができる。 本発明のもう一つの態様では、図5または7で示したような基板、または前に 示したように3,5,7若しくはそれ以上の層を含む他のもののような基板を、 非常に高密度のチップパッケージ若しくは非常に高密度のプリント回路板を作る ために一緒に結合することができる。それぞれの基板層は伝導性のZ軸材を使用 して共に結合される。 上に挙げたように同時に作られた誘電体層および金属キャップ層を持つ銅の金 属芯を有するチップパッケージに対しては、チップパ ッケージにおよそ300〜350psiの圧力および177℃の温度に達するま でおよそ5〜7℃/分の温度上昇率が適用される。温度は177℃でおよそ30 分間維持する。その後温度はおよそ60分間およそ220℃〜225℃まで上げ られる。チップパッケージはその後、結合工程を通して維持される約300〜3 50psiの圧力下でゆっくり冷却する。冷却には数時間かける。 図8は電気的に絶縁した銅芯110およびプレプレグシート120を持つ本発 明によるチップパッケージを示す。プレプレグシート120はSPEEDBOA RD(商標)という名前でW.L.Gore & Associatesにより 製造される。この様なプレプレグシートは1MHz〜10GHzで誘電率が2. 6〜2.7、ガラス転移温度(Tg)が220℃、流動性(flow)が4%未 満、および硬化温度が177℃〜225℃である。プレプレグシート120は約 25μm〜約175μmの範囲の厚さを持つ。 図8の基板を評価し、従来のポリイミド樹脂芯を使用する系と比較した。図8 の基板を利用した光学的な位置合わせの目標を、最終的な積層工程の後で計測し 、従来のポリイミド芯を含む基板を持つチップパッケージと比較して、それぞれ のチップパッケージの寸法的な変動性を求めた。積層後の収縮の標準偏差は従来 のポリイミド樹脂芯構造物では200ppm程度であることが分かった。本発明 の教示により作られたチップパッケージでは、積層後の収縮の標準偏差はたった 25ppm程度であることが分かった。 高密度チップパッケージについては、このような積層後の収縮の標準偏差の実 質的な減少は、短絡またはオープンしたバイアによるスクラップをかなり減少さ せることができる。大きな積層後の収縮の標準偏差の効果はプリント回路板の縁 で大きくなるので、それはまたより大きい寸法のパネルで基板の組立を行うこと も可能にする 。 上の例では、パッケージを作るのに特定の誘電体材料を使用した。しかしなが ら本発明では、ポリイミド樹脂類、およびポリイミド積層板、エポキシ樹脂、他 の樹脂材料と組み合わせたエポキシ樹脂、有機材料と言ったような任意の好適な 誘電体材料を、単独でまたは充填剤と組み合わせた上記の任意のもののいずれか で使用することができるが、好適な誘電材料はこれらに限定されない。好ましい 誘電体には、フルオロポリマーマトリクッス、延伸膨張ポリテトラフルオロエチ レン(ePTFE)、または共重合体若しくは配合物が含まれ、上記のフルオロ ポリマーはポリテトラフルオロエチレン(PTFE)であることができる。ふさ わしいフルオロポリマーには、限定するわけではないが、接着性充填剤混合物を 含むまたは含まないポリテトラフルオロエチレンまたは延伸膨張ポリテトラフル オロエチレンが含まれる。 好ましい材料にはポリテトラフルオロエチレンマトリクッス中にシアネートエ ステル樹脂を含む不織材料のプレプレグであるSPEEDBOARD(商標)C の様な、W.L.Gore & Associatesから入手できるSPEE DBOARD(商標)ボンドプライが含まれる。SPEEDBOARD(商標) Cは1MHz〜10GHzで誘電率(Dk)が2.6〜2.7、1MHz〜10 GHzで損失正接が0.004、絶縁耐力が1000V/mil、ガラス転移温 度(Tg)が220℃、樹脂の含有率が66〜68重量%であり、様々な厚さで 入手できる。 もう一つのふさわしい誘電体は図9で示した延伸膨張PTFEマトリクッスで 、それはシアネートエステル化合物、エポキシ化合物、ビストリアジン化合物お よびポリ(ビス−マレイミド)樹脂の中の少なくとも2つの混合物を含む。たと えばワニス溶液をM−30 (Ciba Geigy)を5.95ポンド、RSL 1462(Shell Resins,Inc)を4.07ポンド、2,4,6−トリブロモフェニルを 末端基とするテトラブロモビスフェノールAカーボネートオリゴマー(BC−5 8)(Great Lakes Inc.)を4.57ポンド、ビスフェノール A(Aldrich Company)を136g、Irganox 1010 を23.4g,Mn HEX−CEMIO%ミネラルスピリット溶液を18.1 g)およびMEKを8.40kg混ぜて作った。このワニス溶液を更に希釈して 2つの別々の浴、すなわち20%(w/w)および53.8%(w/w)にした 。この2つのワニス溶液を別々の含浸浴に注ぎ、e−PTFEウェブを連続的に 片方を通した後すぐ他方へと、ぞれぞれの含浸浴に通した。均一性を補償するた めにワニスを常に撹拌した。含浸されたウェブをその後直ぐに、加熱した炉に通 して全てまたはほとんど全ての溶媒を除去し、接着剤を部分的に硬化させて、ロ ールに集めた。このePTFEウェブは、例えば25μm、40μmといったよ うな任意の望ましい厚さにできる。25μmの厚さの材料は質量がおよそ0.9 gであり、単位面積当たりの重さはおよそ11.2〜13.8g/m2である。 本発明の他の態様は、接着剤−充填剤混合物を吸収、または含浸させる多孔質 マトリクッス系から作られる誘電体層30,32,70および72で定義される 。図10は、そのような多孔質マトリクッス系の1つの態様を例示するePTF Eマトリクッスのノード−フィブリル下部構造を示す。 一般に本発明において多孔質マトリクッスは、基板の初期気孔率の結果、充填 剤および熱可塑性または熱硬化性接着剤を大量に吸収する不織基板である。この 様な多孔質マトリクッスをその後加熱して接着剤を部分的に硬化させ、そしてB 段階の複合材料を形成する 。基板は参照してここに組み入れられる米国特許第3,953,566号明細書 および第4,482,516号明細書の多孔質の延伸膨張ポリテトラフルオロエ チレン材料のようなフルオロポリマーを含む。好ましくは、平均流動気孔サイズ (mean flow pore size)(MFPS)は最も大きな粒子の 約2〜5倍以上であるべきであり、最大粒子のおよそ2.4倍より大きいMFP Sが特に好ましい。しかしながら、平均粒子サイズ(particle siz e)に対する平均流動気孔サイズが1.4より大きくなる比を選んで、好適な複 合材料を調整できることはやはり本発明の範囲に含まれる。受け入れられる複合 材料はまた、平均粒子サイズに対する最小気孔サイズの比が少なくとも0.8よ り大きいとき、または最大粒子サイズに対する最小気孔サイズの比が少なくとも 0.4より大きいときにも調整できる。このような比はMicrotrak(商 標)モデル FRA Particle Analyzerで調べることができ る。 あるいは、相対的な気孔サイズおよび粒子サイズを測定するための別の方法を 、最小気孔サイズが最大粒子サイズの約1.4倍以上であるとして計算してもよ い。 上で説明した延伸膨張フルオロポリマー基板に加えて、超高分子量(UHMW )ポリエチレン、延伸膨張ポリプロピレン等の多孔質延伸膨張ポリオレフィン、 またはペースト押し出しによって調整されて犠牲充填剤を取り入れたポリテトラ フルオロエチレン、多孔質の無機または有機発泡体、微孔質のセルロースアセテ ートを使用することもできる。 多孔質の基板の初期気孔率は少なくとも30%であり、好ましくは少なくとも 50%、最も好ましくは少なくとも70%であり、この基板は、複合材料全体の 脆性と粒子が沈降するのを防止するため の柔軟な強化材を供給する一方、熱硬化性または熱可塑性の接着剤樹脂および微 粒子充填剤ペーストが気孔中に含浸するのを容易にする。 充填剤は、Microtrak(商標) モデル FRA Partical Analyzer装置による解析をしたとき、ヒストグラムにより最大粒子サ イズ、最小粒子サイズおよび平均粒子サイズを表す粒子集合を含む。 接着剤に混入するのに好適な充填剤には、BaTiO3、SiO2、Al23、 ZnO、ZrO2、TiO2、沈降セラミックスやゾル−ゲルセラミックス、例え ば、シリカ、チタニアおよびアルミナのようなもの、非伝導性の炭素(カーボン ブラック)およびこれらの混合物が含まれるが、好適な充填剤はこれらに限定さ れない。特に好ましい充填剤はSiO2、ZrO2、TiO2を単独でまたは非伝 導性炭素と組み合わせて使用するものである。最も好ましい充填剤には、米国特 許第4,705,762号明細書で教示される蒸気金属燃焼方法でつくられる充 填剤、例えば、本質的に中実、すなわち中空の球でない、均一な表面曲率および 高い球形度を持つシリカ、チタニア、およびアルミナ粒子を作るためのケイ素、 チタンおよびアルミニウムといったものが含まれるがこれらに限定されない。 充填剤は、シリル化剤および/または接着剤マトリクッスと反応する薬剤によ り、充填剤を疎水性にする良く知られた技術で、例えばカップリング剤を使用し て処理してもよい。好適なカップリング剤には、シラン、チタネート、およびジ ルコネートおよびアルミネートが含まれる。好適なシリル化剤は、機能性シリル 化剤、シラザン、シラノール、シロキサンが含まれるが、機能性シリル化剤はこ れらに限定されない。好適なシラザンには、ヘキサメチルジシラザ ン(Huls H730)およびヘキサメチルシクロトリシラザン、ビス(トリ メチルシリル)アセトアミド(Huls B2500)のようなシリルアミド、 トリメチルシリルウレアのようなシリルウレア、およびトリメチルシリルイミダ ゾールのようなシリルイミダゾールが含まれるがこれらに限定されない。 チタネートカップリング剤の例としてはテトラアルキル型、モノアルコキシ型 、配位(coordinate)型、キレート型、第四塩型、ネオアルコキシ型 、シクロヘテロ原子型が挙げられる。好ましいチタネートにはテトラアルキルチ タネート、Tyzor(商標)TOT(テトラキス(2−エチル−ヘキシル)チ タネート)、Tyzor(商標)TPT(テトライソプロピルチタネート)、キ レート化チタネート、Tyzor(商標)GBA(チタンアセチルアセチルアセ トネート)、Tyzor(商標)DC(チタンエチルアセトアセトネート)、T yzor(商標)CLA(DuPontの特許)、モノアルコキシ(Ken−R eact(商標)KR TTS)、Ken−React(商標)、KR−55テ トラ(2,2ジアリルオキシメチル)ブチル、ジ(ジトリデシル)ホスフィット チタネート、LICA(商標)38ネオフェニル(ジアリル)オキシ、トリ(ジ オクチル)ピロ−フォスフェートチタネートが含まれる。 ふさわしいジルコネートにはKenrichのカタログの22ページに詳細を 示したジルコネートのいずれも含まれ、特に、KZ55−テトラ(2,2ジアリ ルオキシメチル)ブチル、ジ(ジトリデシル)フォスフィットジルコネート、N Z−01−ネオペンチル(ジアリル)オキシ、トリネオデカノイルジルコネート 、NZ−09−ネオペンチル(ジアリル)オキシ、およびトリ(ドデシル)ベン ゼン−スルホニルジルコネートが含まれる。 本発明で使用できるアルミネートには、ジイソブチル(オレイル)アセトアセ チルアルミネート(KA301)、ジイソプロピル(オレイル)アセトアセチル アルミネート(KA322)およびKA489が含まれるが、アルミネートはK enrich(商標)に限定されない。 上記に加えて、架橋したビニルポリマーのような、例えばビニルベンゼン、ビ ニルピリジン、または非常に高い希釈度(MEK中0.1〜1.0%の溶液)で 初めに適用される開示された熱硬化性マトリックス接着剤のいずれかのサイズ剤 といった、特定のポリマーが使用できる。また、ジクミルペルオキシドのような 特定の有機過酸化物も充填剤と反応させることができる。 接着剤自身は熱硬化性または熱可塑性でよく、ポリグリシジルエーテル、ポリ シアヌレート、ポリイソシアヌレート、ビス−トリアジン樹脂、ポリ(ビス−マ レイミド)、ノルボルネンを末端基とするポリイミド、ポリノルボルネン、アセ チレンを端末機とするポリイミド、ポリブタジエンおよび機能化したそのコポリ マー、環状オレフィンポリシクロブテン、ポリシロキサン、ポリシスカロキサン 、機能化したポリフェニレンエーテル、ポリアクリレート、ノボラックポリマー およびコポリマー、フルオロポリマーおよびコポリマー、メラミンポリマーおよ びコポリマー、ポリ(ビスフェニルシクロブタン)、およびこれらの配合物また はプレポリマーを含むことができる。前記の接着剤は、難燃性または高められた 靭性を付加するために、それら自身を共に混合しまたは他のポリマー若しくは接 着剤と混合してもよい、ということを理解すべきである。 ここで使用する平均流動気孔サイズおよび最小気孔サイズは、値を直接報告す るCoulter(商標)Porometer II(英国LutonのCou lter Electronics L td.)を使用して決定した。平均粒子サイズおよび最大粒子サイズはMicr otrak(商標)の光散乱粒子サイズ分析器、型番FRA(米国ペンシルバニ ア州North WalesのMicrotrak Division of Leeds & Northup)を使用して決定した。平均粒子サイズ(AP S)は50%の粒子がこれよりも大きくなる値として定義する。最大粒子サイズ (LPS)はMicrotrak(商標)ヒストグラムで検出できる最大の粒子 として定義する。あるいは最大粒子サイズを、Microtrak(商標)モデ ルFRA Particle Ana1yzerが100%の粒子が通過したこ とを示すときの最小の点として定義する。 一般に、接着剤−充填物の誘電体を調整する方法は、(a)油滑された押し出 し形成プレフォームを伸張して、小さい粒子および接着剤が自由に隙間または気 孔容積に流れ込めるのに十分なミクロ構造にするようにポリテトラフルオロエチ レンを延伸膨張すること、(b)ポリマー材料、例えば熱硬化性または熱可塑性 の材料、および充填剤から、ペーストを作ること、(c)浸漬、コーティング、 または圧力の供給により、接着剤−充填剤のペーストを、延伸膨張ポリテトラフ ルオロエチレンのような高多孔質の骨組み(scaffold)に含浸させるこ と、を必要とする。 表1は基板の平均流動気孔サイズ(MFPS)および粒子サイズの関係の効果 を示す。平均流動気孔サイズ(MFPS)の最大粒子サイズに対する比が1.4 以下のとき、不十分な結果が観察される。この場合、均一な複合材料は観察され ず、ほとんどの微粒子充填剤は微多孔質の基板に均一に入り込まない。最大粒子 に対するMFPSの比が約2.0よりも大きいとき、均一な複合材料が得られる 。最大粒子に対するMFPSの比が大きくなればなるほど、均一な 分散液を微多孔質基板が吸収することが多くなることも認められる。 例1 微細分散液は、難燃化したジシアナミド/2−メチルイミダゾールに触媒され るビスフェノール−Aに基づくポリグリシジルエーテル(Nelco N−40 02−5,Nelco Corp)の20%(w/w)MEK溶液に、281. 6gのTiO2 (TI P ure R−900,Du Pont Company)を混合して調整した。 この分散液は、均一性を確実にするために、絶えず撹拌した。その後、延伸膨張 PTFEの布きれをこの樹脂混合物に浸した。柔軟な複合材料を与えるために、 ウェブを引っ張り応力をかけて165℃で1分間乾燥した。この様に作られた部 分的に硬化した接着剤複合材料は、57重量%のTiO2、13重量%のPTF Eおよび30重量%のエポキシ接着剤を含んでいた。接着剤シートのいくつかの プライを銅箔の間に重ねて、225℃の温度で90分間、真空補助油圧プレスを 使用して600psiでプレスし、その後加圧下で冷却した。この結果、誘電率 が19.0で、平均の層の厚さが100mm(0.0039”(3.9mil) )の誘電体積層体厚さで280℃のはんだ付けの衝撃に30秒間耐える銅の積層 板ができた。例2 微細分散液は、フェニルトリメトキシシラン(04330,Huls/Pet rarch)で前処理した386gのSiO2 (HW−11−89,Harbi son Walker Corp.)を200gのビスマレイミドトリアジン樹 脂(BT206OBJ,三菱ガス化学)および388gのMEKのマンガン触媒 入り溶液に混ぜ入れて調整した。この分散液は、均一性を確実にするために、絶 えず撹拌した。その後、0.0002”の厚さの延伸膨張PTFEの布きれをこ の樹脂混合物に浸して、取り出し、そしてその後で柔軟な複合材料を与えるため に、引っ張り応力をかけて165℃で1分間乾燥した。このプレプレグのいくつ かのプライを銅箔の間に重ねて、225℃の温度で90分間、真空補助油圧プレ スを使用して250psiでプレスし、その後加圧下で冷却した。結果としてこ の様に作られた誘電体は、53重量%のSiO2 、5重量%のPT FEおよび42重量%の接着剤を含んでおり、銅に良く密着して、誘電率が(1 0GHzにおいて)3.3および誘電正接が(10GHzにおいて)0.005 であることを示した。例3 微細分散液は、483gのSiO2 (HW−11−89)を、274.7gの ビスマレイミドトリアジン樹脂(BT2060BJ,三菱ガス化学)および48 5gのMEKのマンガン触媒入り溶液に混ぜ入れて調整した。この分散液は、均 一性を確実にするために、絶えず撹拌した。その後、0.0002”の厚さの延 伸膨張PTFEの布きれをこの樹脂混合物に浸して、取り出し、そしてその後で 柔軟な複合材料を与えるために、引っ張り応力をかけて165℃で1分間乾燥し た。このプレプレグのいくつかのプライを銅箔の間に重ねて、225℃の温度で 90分間、真空補助油圧プレスを使用して250psiでプレスし、その後加圧 下で冷却した。結果としてこの様に作られた誘電体は、57重量%のSiO2 、 4重量%のPTFEおよび39重量%の接着剤を含んでおり、銅に良く密着して 、誘電率が(10GHzにおいて)3.2および誘電正接が(10GHzにおい て)0.005であることを示した。例4 微細分散液は、15.44kgのTiO2 粉末(TI Pure R−900 ,DuPont Company)を、3.30kgのビスマレイミドトリアジ ン樹脂(BT206OBH,三菱ガス化学)および15.38kgのMEKマン ガン触媒入り溶液に混ぜ入れて調整した。この分散液は、均一性を確実にするた めに、絶えず撹拌した。その後0.0004”のTiO2 入りの延伸膨張PTF Eの布きれ(Mortimerの米国特許第4,985,296号明細書の手法 により充填した、ただしTiO2 添加量は40%とし 、最後に膜を圧縮しなかった)を、樹脂混合物に浸して、取り出し、そしてその 後で柔軟な複合材料を与えるために、引っ張り応力をかけて165℃で1分間乾 燥した。このように作られた部分的に硬化した接着性複合材は、70重量%のT iO2 、9重量%のPTFEおよび21重量%の接着剤を含んでいた。このプレ プレグのいくつかのプライを銅箔の間に重ねて、220℃の温度で90分間、真 空補助油圧プレスを使用して500psiでプレスし、その後加圧下で冷却した 。このように得られた誘電体は、銅に良く密着して、誘電率が10.0、および 誘電正接が0.008であることを示した。例5 微細分散液は、7.35kgのSiO2 (ADMATECHSSO−E2,タ ツモリ社)を、7.35kgのMEKおよび73.5gのカップリング剤、すな わち3−グリシジルオキシプロピルトリメトキシシラン(Dynasylan GLYMO(Petrach System))と混合して調整した。SO−E 2は、粒子サイズが0.4〜0.6mm、比表面積が4〜8m2 /g、および嵩 密度が0.2〜0.4g/cc(ゆるい(loose))の非常に球状なシリカ を持つものと製造者により説明されている。 この分散系に、シアノ化したフェノール樹脂、Primaset PT−30 (Lonza Corp.)の50%(w/w)メチルエチルケトン(MEK) 溶液932g、RSL 1462(Shell Resins,Inc.(CA S#25068−38−6))の50%(w/w)MEK溶液896g、BC− 58(Great Lakes,Inc.)の50%(w/w)MEK溶液38 0g、ビスフェノールA(Aldrich Company)の50%MEK溶 液54g、Irganox 1010(Ciba G eigy)12.6g,マンガン2−エチルヘキサノエート(Mn−HEX−C EM(OMG Ltd.))の0.6%溶液3.1g、および2.40kgのM EKを加えた。この分散系を約1〜3ガロン/分の速度で約20分間Mison ics連続フローセルに通して超音波撹拌にかけた。このように得られた微細分 散系を、浴全体の固形分濃度が11.9%(w/w)になるように、更に薄めた 。 微細分散系を含浸浴に注いだ。延伸膨張ポリテトラフルオロエチレンウェブは 図10のノードフィブリル構造物を持ち、以下のような物性を持つ。 フレーザー(Frazier)数は試験される物質の通気性に関係する。通気 性は、空気流量を計るためのおよそ6平方インチの円形の領域に設けられるガス ケット付きの掴み具にウェブを固定することで測定する。上流側を乾燥した圧縮 空気の供給源を持つ管路内の流量計につないだ。試料掴み具の下流側は大気に解 放した。試験は、0.5インチ水柱の圧力を試料の上流側にかけ、インライン流 量計(流量計につないだボールフロートロータメータ)を通る空気の流量を記録 して行う。 ボール破裂強さは破壊時の最大値を測定することにより、試料の 相対強さを計る試験である。ウェブを2つの板の間に固定しながら、直径1イン チのボールで試験する。ChatillonのForce Gauge Bal l/Brust Testを使用した。媒体を計測装置に緊張させて配置し、ウ ェブを破裂プローブのボールに接触させるように持ち上げることで圧力をかける 。破壊時の圧力を記録する。 上で記述したウェブを、均一性を確実にするために約3フィート/分の速度で 、常に撹拌している含浸浴に通過させた。含浸させたウェブを、全てまたはほと んど全ての溶媒を取り除くために、加熱した炉を直ぐに通して、ロールに集めた 。 このプレプレグのいくつかのプライを銅箔の間に重ねて、220℃の温度で9 0分間、真空補助油圧プレスを使用して200psiでプレスし、その後加圧下 で冷却した。このように得られた誘電体は、銅に良く接着して、誘電率(10G Hzで)が3.0、および誘電正接が(10GHzで)0.0085であること を示した。 例4および例7で使用した微粒子充填剤の物理的性質を以下で比較する。 例6 融解ケイ素の蒸気燃焼から調整したSiO2に基づく、含浸した 接着剤充填剤混合物を含むePTFEマトリクッスを以下のように調整した。2 つの先駆物質混合物を最初に調整した。1つはシリカが例5と同様のシラン処理 したシリカを含むスラリーの形をしており、他方は樹脂および他の成分の触媒な しの配合物である。 混合物I このシリカスラリーは、例5のMEK中のSO−E2シリカの50/50配合 物で、シリカはシリカの重量の1%に等しい被覆シランを含む。5ガロンの容器 に17.5ポンドのMEKおよび79gのシランを加え、二つの成分を混ぜてM EKへのシランの均一な分散を確実にした。その後、例5の17.5ポンドのシ リカを加えた。5ガロンの容器2つ分のMEK−シリカ−シラン混合物を反応容 器に加え、内容物、すなわちスラリーをおよそ1時間超音波分散器に通し、再循 環させて、存在し得る全てのシリカ集合体を破壊した。超音波処理を完了し、そ の後反応器の内容物を連続的に撹拌しながら、この内容物をおよそ80℃の温度 でおよそ1時間加熱した。反応した混合物はその後10ガロンの容器に移した。 混合物II 所定の樹脂配合物製品はおよそ60%の固形分を含む触媒なしの樹脂配合物( 接着剤)を含有しているMEKに基づく溶液であって、固形分はいずれも重量百 分率で、PT−30シアン化フェノール樹脂が41.2%、RSL 1462エ ポキシ樹脂が39.5%、BC58難燃材が16.7%、Irganox 10 10安定剤が1.5%、およびビスフェノールA助触媒が1%の厳密な混合物で あった。 10ガロンの容器の中に、14.8ポンドのPT−30および15〜20ポン ドのMEKを加え、激しく撹拌して完全にPT−30を溶かした。その後6ポン ドのBC58を計り、MEK/PT−3 0溶液に加えて、激しく撹拌し、BC58を溶かした。安定剤、244.5gの Irganox 1010およびビスフェノールA163gを加えた。10ガロ ンの容器を再秤量し、14.22ポンドのRSL 1462を加えた。更なるM EKを加えて混合物の重さを60ポンドにした。この内容物を1〜2時間、また は固形成分が完全に解けるのに必要な時間激しく撹拌した。 所望の製品は、シランで処理したシリカ、触媒なしの樹脂配合物、およびME Kの混合物であり、固形分の68重量%はシリカ、および全固形分は混合物の5 〜50重量%である。厳密な固形分濃度は実験ごとに変わり、含浸させる膜にも 一部依存する。触媒の濃度はPT−30およびRSL 1462の合計の10p pmであった。 混合物IおよびIIの固形分含有量を測定して、先駆物質の精度を検定し、そ れまでに起こった全ての溶媒のフラッシュを補償した。その後、混合物Iを10 ガロンの容器に加えて12ポンドの固形分、例えば51.5%が固形分なら23 .48ポンドの混合物Iを供給した。次に混合物IIを容器に加えて5.64ポ ンドの固形分、例えば59.6%が固形分なら9.46ポンドの混合物IIを供 給した。3.45gのマンガン触媒溶液(ミネラルスピリット中0.6%)を混 合物IおよびIIの混合物に加え、徹底的に混合して高固形分含有量の混合物を 作った。 ePTFEマトリクッスを含浸するための浴の混合物、すなわち28%が固形 分混合物であるこの高固形分含有量の混合物に十分なMEKを加えて全体の重さ を63ポンドにすることで調整した。 その後、ePTFEマトリクッスをこの浴混合物で含浸して、誘電体物質を作 った。例7 微細分散液を、26.8gのファーネスブラック(Special Schw arz 100,Degussa Corp.,Ridgefield Par k,New Jersey)および79gのカップリング剤、3−グリシジルオ キシプロピル−トリメトキシシラン(Petrach System)を混合し て調整した。 分散系を1分間超音波撹拌にかけ、その後で予め超音波撹拌された17.5ポン ドのMEK中で17.5ポンドのSiO2 (SO−E2)が撹拌されている分散 系に加えた。最終的な分散系を、還流下で1時間一定な上部混合(overhe ad mixing)をしながら加熱し、その後室温まで冷却させた。 別に、接着剤ワニスを、57.5%(w/w)Primaset PT−30 のMEK混合物3413g、76.8%(w/w)RSL 1462のMEK混 合物2456g、53.2%(w/w)BC58(Great lakes,I nc.)のMEK溶液1495g,23.9%(w/w)ビスフェノールA(A ldrich Company)のMEK溶液200g、71.5gのIrga nox 1010、0.6%(w/w)Mu HEX−CEM(OMG Ltd .)のミネラルスピリット溶液3.21g、および2.40kgのMEKを加え て調整した。 別の容器に、上記分散系3739gを、ファーネスブラック(Special Schwarz 100,Degussa Corp.,Ridgefiel d Park,New Jersey)0.0233g、上記接着剤ワニス13 28、およびMEK38.3ポンドとともに入れた。この混合物を含浸浴に注ぎ 、ePTFEウェブを3フィート/分または約3フィート/分の速度で含浸浴に 通した。この分散系を常に撹拌して均一性を確実にした。含浸されたウェブをす ぐに加熱した炉に通し、全てまたはほとんど全ての溶 媒を除去し、ロールに集めた。 このプレプレグのいくつかのプライを銅箔の間に重ねて、200℃の温度で9 0分間、真空補助油圧プレスを使用して200psiでプレスし、その後加圧下 で冷却した。結果として得られた誘電体は銅に対する良好な接着性を示した。例8 接着剤ワニスを、57.5%(w/w)Primaset PT−30(P. N.P−88−1591)のMEK溶液3413g、76.8%(w/w)RS L 1462のMEK溶液2456g、53.2%(w/w)BC58(Gre at lakes,Inc.)のMEK溶液1495g、23.9%(w/w) ビスフェノールA(Aldrich Company)のMEK溶液200gN Irganox 1010 71.5g、0.6%(w/w)Mn HEX−C EMのミネラルスピリット溶液3.21g、およびMEK2.40kgを加えて 調整した。 別の容器に、上記接着剤ワニス分散系1328g、MEK42.3ポンド、フ ァーネスブラック(Special Schwarz 100,Degussa Corp.,RidgefieldPark,New Jersey)6.4 gおよび、SiO2 (SO−E2)1860.9gを入れた。この混合物を含浸 浴に注ぎ、ePTFEウェブを3フィート/分または約3フィート/分の速度で 含浸浴に通した。この分散系を常に撹拌して均一性を確実にした。含浸されたウ ェブを直ぐに加熱した炉に通し、全てまたはほとんど全ての溶媒を除去し、ロー ルに集めた。 このプレプレグのいくつかのプライを銅箔の間に重ねて、220℃の温度で9 0分間、真空補助油圧プレスを使用して200psiでプレスし、その後加圧下 で冷却した。結果として得られた誘電体 は銅に対する良好な接着性を示した。 上記のように、本発明はチップパッケージ用の寸法的に安定な芯を供給する。 この芯は、例えば銅または銅でメッキしたINVARのような金属芯である。銅 はチップパッケージのCTEを、それを結合するプリント回路板のCTEにあわ せやすいので、好ましい材料の一つである。このことは、金属がパッケージに必 要な安定性を供給するので、パッケージを扱いやすくする。チップパッケージの 上面と下面にメッキし、層を同時に積層することは、チップパッケージの製造工 程をより効率的にするのを可能にする。加えて、基板のそれぞれの面のそれぞれ の層の金属量を均衡させて、パッケージをチップに取り付けやすくする。金属芯 の更なる利点には、チップの同時スイッチングノイズを減少させる埋め込み静電 容量を提供することが含まれる。 図11に示したように、参照してここに組み入れられる米国特許第5,498 ,467号明細書で教示されるような、伝導性のZ軸材を使用する多層基板を使 用してもよい。例えば、多層をこのような伝導性Z軸材を使用して一緒に結合し 、非常に密なプリント回路板が得られる。100またはそれ以上の層に達すると 考えることができよう。図11では、基板140および150はそれぞれ互いに 同一であり、構造的に図5の寸法的に安定な基板に類似する。基板140および 150は、以下で詳細に説明される伝導性のZ軸材160と共に積層される。図 19は、以下で図12〜14を参照に説明する伝導性のZ軸材160と共に積層 する図8の基板と類似の、基板290および300を示す。 図11で例示される多層パッケージは、Z軸材の肉厚を通って延在する不規則 な形の伝導経路を持つ上で挙げた米国特許第5,498,467号明細書に記載 されるような、伝導性のZ軸材を使用し て作製する。伝導性Z軸材を形成するための基材は、一つの面から他方の面への 連続な気孔を持つ平板の、連続気泡の、多孔質部材である。この多孔質で平板の 部材は、気孔を画定する材料が図12〜14で示すようにZ軸平面を通る垂直に 画成された断面内でZ軸方向に通る不規則な経路を作る内部形態を持っていなけ ればならない。 伝導性のZ軸部材のふさわしい材料は、5×10-6m〜5×10-4m(5〜5 00μm)程度の範囲の厚さを持ち、これにはナイロンといったような織布また は不織布、グラスファイバーまたはポリエステル布帛または綿等が含まれる。こ の部材は、可撓性である多孔質ポリマーのフィルムまたは膜でもよく、例として 多孔質ポリオレフィン、例えば多孔質ポリエチレン、多孔質ポリプロピレンや、 多孔質フルオロポリマーや、または連続気泡、多孔質のポリウレタンといったと いったものでもよい。更に、片方の面から他方の面につながる連続気孔を持つ薄 い多孔質セラミックプレートのような、連続気泡、多孔質の無機材を使用できる 。 多孔質フルオロポリマーには、多孔質ポリテトラフルオロエチレン(PTFE )、多孔質の延伸膨張ポリテトラフルオロエチレン(ePTFE)、ポリテトラ フルオロエチレンおよびポリエステルもしくはポリスチレンの多孔質共重合体、 テトラフルオロエチレンおよびフッ素化エチレン−プロピレン(FEP)もしく はC1 〜C4 のアルコキシ基を持つペルフルオロアルコキシ−テトラフルオロエ チレン(PFA)の共重合体が含まれるが、多孔質フルオロポリマーはこれらに 限定されない。好ましい多孔質材料には、延伸膨張ポリプロピレン、多孔質ポリ エチレンおよび多孔質ポリテトラフルオロエチレンが含まれる。最も好ましくは 、この材料は、ノードがフィブリルで相互接続されたミクロ構造を持ち、気孔率 が20〜90 %の、延伸膨張ポリテトラフルオロエチレンであり、例えば参照してここに組み 入れられる米国特許第3,953,566号明細書の教示に従って調整される材 料のようなものである。 一般にZ軸部材は約5〜500μm、好ましくは約5〜125μmの厚さを持 つ。しかしながら、紫外光が試料を貫く限り厚さは決定的な要素にはならない。 図12〜14を参照して、Z軸部材を形成するための材料170は、フィブリ ル200で相互接続するノード190の間の空間として定義される気孔180を 持つ延伸膨張ポリテトラフルオロエチレンである。フィブリル200で相互接続 するノード190の内部構造は、平板の部材の片方の側230から他方の側24 0へと、垂直に定められた断面220内のZ軸を通る不規則な連続経路に、結果 としてなる材料の密集体(material density)である。(図1 4を参照) 米国特許第5,498,467号明細書により教示されるように、Z軸方向に 通る領域220を金属塩の付着を受けやすくして選択的に伝導性の部材250( 図14)を用意する。この金属塩は照射エネルギーを受けると非伝導性の金属核 に変えられ、ついでこれが、無電解金属メッキ浴からの伝導性金属の析出を触媒 するために働く。多孔質部材170の気孔180は初め、アルコール、または有 機の水性界面活性剤のような湿潤剤で湿らせる。メタノール、プロパノール、テ トラフルオロエチレン/ビニルアルコール共重合体またはその種の他のものが使 用できる。湿潤剤は部材の材料が、ニッケルまたは銅のような伝導性金属を受け 入れるように働く。特に好ましいのは銅である。 感照射性金属塩組成物は、感光性還元剤、金属塩、ハロゲン化イオン源、およ び第二還元剤(seocnd reducing a gent)の溶液を含む液体の感照射性組成物である。感照射性溶液は、水、金 属塩、感光性還元剤、第二還元剤を含有し、および任意に(表面をぬらしにくい 場合に)界面活性剤を含有する。金属塩には、酢酸銅、蟻酸銅、臭化銅、硫酸銅 、塩化銅、塩化ニッケル、硫化ニッケル、臭化ニッケル、第一鉄含有化合物、例 えば硫酸第一鉄、塩化第一鉄等、並びにパラジウム、白金、銀、金、およびロジ ウムのような貴金属が含まれるが、含有塩はこれらに限定されない。 ふさわしい感光性還元剤は、芳香族ジアゾ化合物、鉄塩、例えばシュウ酸第二 鉄または第一鉄、硫酸第二鉄アンモニウム等、ニクロム酸塩、例えばニクロム酸 塩アンモニウム等、ジスルホン酸アントラキノンまたはその塩、グリシン(特に 湿った表面条件で活性)、L−アスコルビン酸、アジ化物、および他の同様なも のであり、また金属促進剤、例を挙げれば、例えば塩化第一スズといったスズ化 合物、または銀、パラジウム、金、水銀、コバルト、ニッケル、亜鉛、鉄などの 化合物であって、後者の群は1リットルに対して1mg〜2gの量で任意に加え られる。 第二還元剤には、グリセロール、エチレングリコール、ペンタエリトリトール 、メソエリトリトール、1,3−プロパンジオール、ソルビトール、マンニトー ル、プロピレングリコール、1,2−ブタンジオール、ピコナール、スクロース 、デキストリン、といったような多価アルコールや、トリエタノールアミン、プ ロピレンオキシド、ポリエチレングリコール、ラクトース、スターチ、エチレン オキシドおよびゼラチンなどの化合物が含まれるが、第二還元剤はこれらに限定 されない。やはり第二還元剤として使用できる化合物は、ホルムアルデヒド、ベ ンズアルデヒド、アセトアルデヒド、n−ブチルアルデヒドなどのアルデヒドや 、ナイロン、アルブミンお よびゼラチンなどのトリアミドが含まれ、4−ジメチルアミノトリフェニルメタ ン、4’、4’、4’’−トリ−ジ−メチルアミノ−トリフェニルメタンなどの トリフェニルメタン染料のロイコ塩基や、3,6−ビスジメチルアミノキサンテ ンおよび3,6−ビスジメチルアミノ−9−(2−カルボキシエチル)キサンテ ンなどのキサンテン染料のロイコ塩基や、エチレングリコールジエチルエーテル 、ジエチレングリコール、ジエチルエーテルテトラエチレングリコールジメチル エーテルなどのポリエーテルや、他の同様なものが含まれるが、第二還元剤とし て使用できる化合物はこれらに限定されない。 ソルビトールによって例証される保湿剤でもある第二還元剤は、明らかに現像 する前に「乾燥」した被膜への調湿効果の理由から、1つの態様では処理溶液の 保湿剤用の成分として利用される。それは、被膜中の全ての未転化の感照射性組 成を塩基で洗い流す現像工程の間、部材の内部材料の金属被膜の密度を維持する のを実質的に補助する。 ふさわしい界面活性剤には、Rohm&Hass Co.製のTRITON X−100のようなポリエテノキシ非イオンエーテル、およびOlin Mat hieson Company製の界面活性剤6Gおよび10Gのようなノニル フェノールとグリシドールの反応に基づく非イオン界面活性剤がある。 この処理溶液、すなわち、感照射性組成物は、通常水溶液のpHを2〜4(好 ましくは2.5〜3.8)の間に調整するために酸性塩の形の酸性化剤、および 少量のハロゲン化物イオン(ヨウ素、臭素または塩素イオン)含み、それにより 添加剤の組み合わせが、処理した平板の材料を照射エネルギーにさらすことによ り後で作られる被膜の密度を実質的に高めることに驚異的な効果を与える。酸性 度を調整することはその目的のためだけの薬剤を導入することを必ずしも必要と するとは限らない。なぜなら、調整は、酸性の性質の感光性還元剤(例えば、ア スコルビン酸、グリセリンなど)またはハロゲン化物イオンを導入するための他 の何らかの添加剤(例えば塩酸)で例証されるような、他の機能も持った酸性の 物質により、完全にまたは部分的になされることがあるからである。同様に、一 部のまたは全てのハロゲン化物イオンを、還元できる金属塩(例えば、第二銅) の成分として導入してもよい。 感受性にした溶液のpHを制御または調節するために使用できる多くのふさわ しい酸性物質のうちには、フルオロホウ酸、クエン酸、乳酸、リン酸、硫酸、酢 酸、蟻酸、ホウ酸、塩酸、硝酸および他の同様なものがある。幅広い種類の臭化 物、塩化物及びヨウ化物塩およびその他のハロゲンを発生させる水溶性の化合物 を利用して、処理溶液の要求されるハロゲン化物イオン含有量の一部または全て を供給してもよい。これらにはとりわけ、一般に金属とこれらのハロゲンとの塩 で、臭化第二銅、塩化ニッケル、塩化コバルト、塩第二銅、ヨウ化ナトリウム、 ヨウ化カリウム、塩化リチウム、ヨウ化マグネシウム、臭化マグネシウム、臭化 ナトリウム、臭化カリウム、および他の同様なもので例証されるようなものを含 めることができる。臭化物塩は、少なくとも特定の場合に基板上での感度を対応 する塩化物よりも高くする(すなわち、より濃く密な析出物)生じるので、より 好ましい。 ハロゲン化物イオンは溶質のうちより少ない割合のみを構成し、典型的には、 溶解固形分の全重量基準で、約0.045〜1.6%、好ましくは約0.13〜 0.45%の範囲でよい。ハロゲンの量は他の表し方をすれば、感受性溶液1リ ットル当たりのハロゲンが約0.9〜25ミリ当量、好ましくは2.5〜9ミリ 当量、例えば 臭化第二銅では0.3〜1.0g/リットルにしてよい。ハロゲン化物イオンの 割合を増加させることは、そのような増加が処理の感受効果を最適な量で得られ るもの未満に徐々に減少させるので、通常好ましくない。また、当量として表さ れるこれらのハロゲン化物イオンの割合は、処理溶液の第二銅または他の還元性 非貴金属カチオンのそれよりも少ない。例えば、そのような金属イオンの当量の ハロゲン化物イオン当量に対する比は、通常少なくとも2:1,好ましくは4: 1〜100:1の範囲である。 感照射性組成物を材料170に適用して気孔を画成している材料を完全にぬら し、それにより多孔質部材を、組成物が材料170の気孔180を透過しまたは 貫通して、多孔質の平面材料の片方の面から他方の面までの気孔を画成する材料 に沿って気孔の内部に被膜を形成するのに十分な時間、感照射性組成物にさらす 。この後、被覆した多孔質部材を自然乾燥または50℃以下での炉での加熱で乾 燥する。この段階で、処理用組成物の感光性を保持するために、材料は黄色光条 件下で処理すべきである。また、処理に不利な影響をおよぼしかねない部材材料 による水の吸収の可能性があるので、部材を70°Fより低い温度、60%以下の 相対湿度に保つべきである。 被覆した多孔質部材の片方の表面の選ばれた場所を不透明の覆い260(図1 2)でマスクし、カバーした領域にその後の照射線が当たらないようにする。マ スク260は結果として、非伝導性領域の一つおきのバンドにより切離されZ軸 方向に通り抜ける任意の、所望の、形、大きさ、配列の点状の伝導性領域、また は伝導性領域の交互のバンドまたはストリップをもたらすことができる。点は通 常円形であるが、正方形、長方形などの他の幾何学的な形状であることができよ う。点の大きさは小さくて0.0001インチ、大き くて0.025インチほどでよく、好ましくは0.001インチ、0.002イ ンチ、0.003インチ、0.004インチ、0.005インチ、0.008イ ンチ、0.009インチまたはこれらの端数(fraction)でよく、ここ で、隣接する点の中心間の距離として定義されるピッチは、好ましくは点の寸法 の少なくとも2倍で、例えば1milの点では、2milのピッチである。 マスクされた部材170を、光、電子ビーム、X線、および同様なもの等の照 射線、好ましくは紫外線に、金属塩の金属カチオンを部材の肉厚を通して還元し て金属核にするのに十分な時間かつ十分なパワーで暴露する。その後で部材17 0のマスクを取り除き、酸性またはアルカリ性の洗浄溶液で洗浄して、不透明な カバーで保護されていた感照射性組成物を洗い流す。酸性またはアルカリ性洗浄 (または定着)溶液を数分より長く、例えは5分以下の間、接触したままにしな ければ、溶液は照射線が金属カチオンを金属核に還元した領域に影響を及ばさな い。 具体的には、図12で示すように、処理される部材170は金属マスク、ジア ゾまたはハロゲン化銀フィルムで選択的にマスクされる。マスクした部材170 をその後、500nmより短い波長の視準されていないまたは視準された紫外光 源で、写真描写する。安定なホトイメージを作るために、触媒、非伝導性の金属 核、それ自身は最小で200mJの照射エネルギーを必要とする。 この紫外光エネルギーは、多孔質部材の肉厚を貫くのに十分強力である。この 様に、続くメッキ工程では、伝導性の金属が連続的にZ軸を通してメッキして、 Z軸に電気的な連続性を与える。必要なら、紫外光エネルギーを平面部材の両面 に当てることができる。 5分間のならし(normalization)期間後、触媒された材料を3 0〜90秒の短時間、硫酸溶液で、例えば8重量%の 硫酸と92重量%の脱イオン水からなる溶液で、または水酸化ナトリウムで10 より高いpHに調節した、40g/リットルのエチレンジアミン四酢酸、100 ml/リットルのホルムアルデヒドからなるアルカリ溶液で洗浄する。この洗浄 工程の目的は、光還元像を保持しながら材料から露光されなかった触媒を除去す ることである。 選択的な像を含む洗浄された材料を、次に反応性金属カチオン置換溶液で安定 化する。 像はより安定なカチオン、例えばパラジウムによる銅の置換反応を受ける。こ の様に薄い層の量では銅がより速く酸化する傾向があり、パラジウムが無電解液 中での還元反応をより速く開始させる能力もあることから、より安定な系が所望 される。部材をこの溶液中に少なくとも30秒とどめ、次に脱イオン水中で約1 分間洗浄する。 触媒反応を受けた部材を選択的に、1またはそれ以上の伝導性金属で約50〜 60マイクロインチの析出厚さに無電解メッキする。この様な金属には銅、ニッ ケル、金、銀、白金、コバルト、パラジウム、ロジウム、アルミニウムおよびク ロムが含まれる。電解浴に入れられている間、部材を揺動運動させて撹拌し、基 板の最も奥の領域への金属の拡散を促進する。メッキは、最初に脱イオン水中で すすぎを行い、その後で材料中でパラジウムの上に、かつ基板の肉 厚を通して銅を析出させるのに十分な時間、撹拌している無電解銅浴に浸漬して 行われる。 この様に、Z軸方向に材料を貫く選択された領域内で、材料のノード190お よびフィブリル200を、Z軸部290並びに上部および下部の接触パッド27 0および280を持つ伝導性金属層230で、少なくとも部分的に覆う。伝導性 の金属は、上部および下部のパッド270および280の間の選択された領域を 通る連続の伝導経路290を形成する。 以下の例では、使用する触媒処理溶液を1リットルの脱イオン水に下記のもの を加えて調整した。 使用した定着溶液は8重量%の硫酸、92重量%の蒸留水であった。安定剤も 使用し、以下の成分を含む。 例9 米国特許第5,498,467号明細書により教示されるように 、W.L.Gore & Associatesから得られる伸張した多孔質ポ リテトラフルオロエチレン膜を、室温で約30分間メタノール75%、エタノー ル25%およびテトラフルオロエチレンとビニルアルコールの共重合体1重量% の溶液に浸漬することにより、湿潤剤で処理した。 湿潤した膜をその後、触媒処理溶液に60秒間浸漬し、その後50℃の炉の中 で3分間乾燥した。その後、膜の片方の表面を直径6milおよび6milピッ チ(中心から中心まで)の点を持つジアゾフィルムでマスクした。 その後、膜を1600mJの視準された紫外光源に約2分間暴露した。5分間 のならし期間の後、紫外光で処理した膜を、30秒間定着溶液中で洗浄し、暴露 されなかった触媒処理溶液を除去した。次に、選択的に描画した膜を1分間安定 化溶液に浸漬して安定化し、その後蒸留水で1分間洗浄した。 安定化した膜をその後、脱イオン水1リットル当たりを基準として、 の銅メッキ浴組成物(Shipleys 3)に浸漬した。 膜を7.5分間撹拌棒を使用してこの浴の中で撹拌し、銅がZ軸を通る触媒さ れた部分の膜の気孔の全体にわたって拡散するのを促進した。 伝導性のZ軸材の経路に、2つの他の伝導性材料の間のコネクタ ー界面として機能するよう接着剤を充填することができる。ふさわしい接着剤に は、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド 樹脂、シアネートエステル樹脂、その他同様なものが含まれる。通常、接着剤は 膜を接着剤の溶液中に浸漬して気孔へ吸収させている。エポキシ樹脂の場合には 、ふさわしい溶媒はメチルエチルケトンである。接着剤を伝導性のZ軸材に吸収 または含浸させたなら、結合能力を与えるために、それを160℃で焼成してB 段階の伝導性Z軸部材を作る。例10 6mil(150μm)の厚さの、伸張した、多孔質ポリテトラフルオロエチ レン膜を、2プロパノールに1分間浸漬して湿潤させた。その後、例9のように それを触媒処理溶液に1分間浸漬して、乾燥し、マスクし、紫外光に暴露した。 それをその後、例9の様に定着および安定化溶液で処理し、次に例9のように銅 でメッキした。例11 2milの厚さの伸張した多孔質ポリテトラフルオロエチレン膜を、マスクす るストリップを10milピッチの3milのパッドにすることを除いて、例9 と同様に調整した。例12〜14 Z軸に沿って延びる不規則な形の伝導性経路を持つ伝導性Z軸材料を作るため 、多孔質ポリエチレン、多孔質ポリプロピレンおよび連続気孔の多孔質ポリウレ タンから作られた膜について、例9の手順を踏襲した。例15 図15(倍率1000倍)で示すノードーフィブリル構造を持つ伸張した多孔 質ポリテトラフルオロエチレン膜から作った膜は、2 5℃で密度0.22g/cm3 および空気容積70%の厚さ76μmのもので、 W.L.Gore & Associatesより入手可能であって、伝導性Z 軸材を作るためにマスクするストリップを5milピッチの2milのパッドに することを除いて例9の様に調整された。例16 W.L.Gore & Associatesにより入手可能な、25℃で密 度0.4g/cm3 および空気容積20%の厚さ40μmの、図16(倍率15 00倍)で示すノード−フィブリル構造を持つ伸張した多孔質ポリテトラフルオ ロエチレン膜は、伝導性Z軸膜を作るために、マスクするストリップを15mi lピッチの8milパッドにすることを除いて例9の様に調整された。例17 25℃で密度0.35g/cm3 および空気容積30%の厚さ100pmの、 図17(倍率1000倍)のノードフィブリル構造を持つ伸張した多孔質ポリテ トラフルオロエチレン膜は、W.L.Gore & Associatesによ り入手可能で、伝導性のZ軸材を作るために、マスクするストリップを15mi lピッチの8milパッドにすることを除いて、例9の様に調整された。例18 25℃で密度0.20g/cm3 および空気容積70%の厚さ150μmの、 図18(倍率1000倍)のノードフィブリル構造を持つ伸張した多孔質ポリテ トラフルオロエチレン膜は、W.L.Gore & Associatesによ り入手可能で、伝導性のZ軸材を作るために、マスクするストリップを15mi lピッチの8milパッドにすることを除いて、例1の様に調整した。 上で説明した伝導性の経路を含む例10−18の伝導性Z軸材料 に、2つの他の伝導性材料間のコネクター界面となるように接着剤を充填するこ とができる。ふさわしい接着剤にはエポキシ樹脂、アクリル樹脂、ウレタン樹脂 、シリコーン樹脂、ポリイミド樹脂、シアネートエステル樹脂、または同様なも のが含まれる。通常、接着剤は接着剤溶液中に膜を浸すことで気孔へ吸収させて いる。エポキシ樹脂について言えば、ふさわしい溶媒はメチルエチルケトンであ る。例9のように、結合能力を与えるためのZ軸材料にエポキシ接着剤を含浸さ せて、160℃で焼成してB段階のZ軸複合材料を供給する。 ここでは本発明の特定の態様について図示および説明したが、本発明は図示お よび説明したようなものに限定されない。請求の範囲の記載の請求項の範囲内で 変更や改変を本発明の一部として取り入れ、具体化してもよいことは明らかであ る。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),AL,AM,AT,A U,AZ,BA,BB,BG,BR,BY,CA,CH ,CN,CU,CZ,DE,DK,EE,ES,FI, GB,GE,GH,HU,IL,IS,JP,KE,K G,KP,KR,KZ,LC,LK,LR,LS,LT ,LU,LV,MD,MG,MK,MN,MW,MX, NO,NZ,PL,PT,RO,RU,SD,SE,S G,SI,SK,SL,TJ,TM,TR,TT,UA ,UG,UZ,VN,YU,ZW (72)発明者 シルベスター,マーク エフ. アメリカ合衆国,ウィスコンシン 54703, オー クレール,リバービュー ドライブ 3320

Claims (1)

  1. 【特許請求の範囲】 1.チップパッケージ基板用の寸法的に安定な芯であって、 貫通して作られた少なくとも1つのクリアランスを持つ金属の芯、 上記金属芯の上面と下面上の第一の誘電体層であって、上記少なくとも1つの クリアランスを満たしており、おのおのが上面および下面を持つ第一の誘電体層 、 上記第一の誘電体層のうちの上側のものの上記上面上および上記第一の誘電体 層のうちの下側のものの上記下面上の第一の金属キャップ層、および 上記第一の金属キャップ層、上記第一の誘電体層および上記金属芯を通り抜け て延びる第一の伝導性のバイア、を含む寸法的に安定な芯。 2.上記第一の伝導性のバイアを満たしており、上記第一の誘電体層および上 記第一の金属キャップ層の上に広がり、おのおのが上面および下面を持つ少なく とも第二の誘電体層、 上記少なくとも第二の誘電体層のうちの上側のものの上記上面および上記少な くとも第二の誘電体層のうちの下側のものの下面上の少なくとも第二の金属キャ ップ層、および 上記少なくとも第二の金属キャップ層および上記少なくとも第二の誘電体層を 通り抜けて延びる第二の伝導性のバイア、を更に含む請求項1の寸法的に安定な 芯。 3.上記金属芯が銅である請求項2の寸法的に安定な芯。 4.上記銅の芯がおよそ1.4mil以下の厚さである請求項3の寸法的に安 定な芯。 5.上記伝導性の第一および第二のバイアが上記銅の芯の上面と 下面に作られている請求項4の寸法的に安定な芯。 6.上記第一および第二の誘電体層がおよそ5μm以上の厚さである請求項5 の寸法的に安定な芯。 7.上記第一および第二の誘電体層が約25μm〜約50μmの範囲の厚さを 持つ請求項6の寸法的に安定な芯。 8.上記第一および第二の誘電体層が熱硬化性プレプレグシートを含む請求項 7の寸法的に安定な芯。 9.上記熱硬化性プレプレグシートが、ポリテトラフルオロエチレンマトリク ッス中にシアネートエステル樹脂を含む不繊材を含む請求項8の寸法的に安定な 芯。 10.上記第一および第二の誘電体層が熱可塑性材料のシートを含む請求項7 の寸法的に安定な芯。 11.上記第一の誘電体層および上記第一の金属層が一緒に積層される請求項 9の寸法的に安定な芯。 12.上記第二の誘電体層および上記第二の金属キャップ層が一緒に積層され る請求項11の寸法的に安定な芯。 13.上記第一および第二の伝導性バイアが一方閉塞バイアである請求項12 の寸法的に安定な芯。 14.上記第一および第二の伝導性バイアが貫通バイアである請求項12の寸 法的に安定な芯。 15.上記第一および第二の伝導性バイアのどちらかが、一方閉塞バイアおよ び貫通バイアである請求項12の寸法的に安定な芯。 16.上記第一および第二の伝導性バイアが上記金属芯の少なくとも1つのク リアランスを通って延びている請求項3の寸法的に安定な芯。 17.上記誘電体層が充填剤も含む請求項8の寸法的に安定な芯。 18.上記伝導性の第一および第二のバイアのそれぞれが、 上記第一および 第二のバイアの側面に作られた無電解金属の層、および、 上記無電解金属の層の上に作られた電解金属の層、を含む請求項16の寸法的 に安定な芯。 19.上記金属が銅である請求項18の寸法的に安定な芯。 20.少なくとも2つの電子パッケージを含んでいて、これらのパッケージの それぞれが請求項1の寸法的に安定な芯を含み、伝導性のZ軸材料で一緒に結合 して極めて高密度のチップパッケージを形成している、多層パッケージ。 21.伝導性のZ軸材料で一緒に結合した2〜100の電子パッケージがある 請求項20の多層パッケージ。 22.寸法的に安定なチップパッケージであって、 粗い表面およびクリアランスを持つ銅芯、 上記銅芯の上面および下面にあり、上記クリアランスを満たしていて、おのお のが上面および下面を持つ誘電体層、 上記誘電体層のうちの上側のものの上面の銅キャップ層、 上記銅キャップ層、上記誘電体層および上記銅芯を通り抜けて延びるバイア、 および、 上記バイアの側面にあり、かつ上記銅キャップ層および上記誘電体層の上に広が る金属層、を含む寸法的に安定なチップパッケージ。 23.上記銅芯がおよそ1.4mil以下の厚さを持つ請求項22のパッケー ジ。 24.上記誘電体層がおよそ5μm以上の厚さを持つ請求項22のパッケージ 。 25.上記誘電体層が約25μm〜約50pmの範囲の厚さを持つ請求項24 のパッケージ。 26.上記誘電体層が多孔質材料から作られ、接着剤充填物混合物を含む請求 項25のパッケージ。 27.上記バイアが一方閉塞バイアおよび貫通バイアである請求項26のパッ ケージ。 28.上記金属層が、 無電解金属の層、および、 上記無電解金属の層上に作られた電解金属の層、を含む請求項27のパッケー ジ。 29.上記金属が銅である請求項28のパッケージ。 30.上記金属芯が、その上面および下面に積層した銅シートを持つ、30重 量%〜42重量%のニッケルを含むニッケル合金である請求項1の芯。 31.チップパッケージ用の寸法的に安定な芯を製造する方法であって、 a)クリアランスを持つ金属芯を作る工程、 b)この金属芯の上面および下面に、上面と下面とを有する誘電体層を同時に それぞれ配置する工程、および c)上側の誘電体層の上面および下側の誘電体層の下面へ金属キャップ層を同 時に配置する工程、を含むチップパッケージ用の寸法的に安定な芯の製造方法。 32.d)上記金属芯のそれぞれの側で上記金属芯、上記誘電体層および上記 金属キャップ層を積層する工程を更に含む請求項31の方法。 33.e)上記誘電体層、上記金属キャップ層および上記金属芯を通り抜ける バイアを孔あけする工程、を更に含む請求項31の方法。 34.f)上記バイアの側面にありそして上記金属キャップ層お よび上記誘電体層上に広がる金属層を形成することにより上記バイアを金属化す る工程、を更に含む請求項31の方法。 35.g)工程b)〜f)を2〜100回繰り返す工程、を更に含む請求項3 1の方法。 36.上記金属芯が銅である請求項31の方法。 37.上記金属キャップ層が銅キャップ層である請求項31の方法。 38.上記工程b)で上記誘電体が熱硬化性プレプレグである請求項31の方 法。 39.上記熱硬化性プレプレグがポリテトラフルオロエチレンマトリクッス中 にシアネートエステル樹脂を含む不織材料である請求項38の方法。 40.上記工程b)で誘電体層が銅芯のクリアランスを完全に満たすのに十分 な厚さを持つシートである請求項39の方法。 41.上記積層工程d)が、 i)上記誘電体層および金属キャップ層へ、およそ300〜350psiの圧 力を適用する工程、 ii)177℃の温度に達するまで1分当たり5〜7℃の上昇率での加熱する 工程、 iii)177℃の温度をおよそ30分間維持する工程、 iv)温度を220℃〜225℃まで上昇させ、この温度でおよそ60分間の 保持する工程、および、 v)圧力を維持しながらチップパッケージをゆっくり冷却する工程、を含む請 求項35の方法。 42.上記工程e)が貫通バイアおよび一方閉塞バイアの孔あけを含む請求項 41の方法。 43.上記工程e)でレーザーを使用して上記バイアの孔あけを 行う請求項42の方法。
JP52153798A 1996-11-08 1997-10-30 チップパッケージ基板およびその製造方法 Expired - Lifetime JP4237259B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/747,169 1996-11-08
US08/747,169 US5847327A (en) 1996-11-08 1996-11-08 Dimensionally stable core for use in high density chip packages
PCT/US1997/019635 WO1998020559A1 (en) 1996-11-08 1997-10-30 Dimensionally stable core for use in high density chip packages and a method of fabricating same

Publications (3)

Publication Number Publication Date
JP2000503490A true JP2000503490A (ja) 2000-03-21
JP2000503490A5 JP2000503490A5 (ja) 2005-07-14
JP4237259B2 JP4237259B2 (ja) 2009-03-11

Family

ID=25003954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52153798A Expired - Lifetime JP4237259B2 (ja) 1996-11-08 1997-10-30 チップパッケージ基板およびその製造方法

Country Status (4)

Country Link
US (2) US5847327A (ja)
JP (1) JP4237259B2 (ja)
AU (1) AU5094698A (ja)
WO (1) WO1998020559A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018036545A (ja) * 2016-09-01 2018-03-08 日本合成化学工業株式会社 偏光フィルムの製造方法及び偏光フィルム、偏光板

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0943392B1 (en) * 1998-03-18 2004-06-23 Mitsubishi Gas Chemical Company, Inc. Method of making through hole with laser, copper-clad laminate suitable for making hole, and auxiliary material for making hole
CN1318274A (zh) * 1998-09-17 2001-10-17 伊比登株式会社 多层叠合电路板
US6214445B1 (en) * 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
JP3696429B2 (ja) * 1999-02-22 2005-09-21 日本化学工業株式会社 導電性無電解めっき粉体とその製造方法並びに該めっき粉体からなる導電性材料
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US6492600B1 (en) * 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
US6350623B1 (en) * 1999-10-29 2002-02-26 California Institute Of Technology Method of forming intermediate structures in porous substrates in which electrical and optical microdevices are fabricated and intermediate structures formed by the same
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
AUPQ605800A0 (en) * 2000-03-06 2000-03-30 Silverbrook Research Pty Ltd Printehead assembly
US6555016B2 (en) * 2000-12-28 2003-04-29 Advanced Semiconductor Engineering, Inc. Method of making multilayer substrate
US6951707B2 (en) 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US6671950B2 (en) 2001-03-08 2004-01-06 Ppg Industries Ohio, Inc. Multi-layer circuit assembly and process for preparing the same
US7228623B2 (en) 2001-03-08 2007-06-12 Ppg Industries Ohio, Inc. Process for fabricating a multi layer circuit assembly
US6713587B2 (en) 2001-03-08 2004-03-30 Ppg Industries Ohio, Inc. Electrodepositable dielectric coating compositions and methods related thereto
US8065795B2 (en) 2001-03-08 2011-11-29 Ppg Industries Ohio, Inc Multi-layer circuit assembly and process for preparing the same
US7000313B2 (en) 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
US6492736B1 (en) * 2001-03-14 2002-12-10 Lsi Logic Corporation Power mesh bridge
JP2002319761A (ja) * 2001-04-23 2002-10-31 Nitto Denko Corp 配線基板の製造方法
US6858253B2 (en) 2001-05-31 2005-02-22 3M Innovative Properties Company Method of making dimensionally stable composite article
US6964749B2 (en) * 2001-06-04 2005-11-15 Polymer Group, Inc. Three-dimensional nonwoven substrate for circuit board
US6611039B2 (en) * 2001-09-28 2003-08-26 Hewlett-Packard Development Company, L.P. Vertically oriented nano-fuse and nano-resistor circuit elements
US6660945B2 (en) 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
US6867491B2 (en) * 2001-12-19 2005-03-15 Intel Corporation Metal core integrated circuit package with electrically isolated regions and associated methods
US20030123238A1 (en) * 2001-12-27 2003-07-03 Chia-Hsing Yu Enhanced PCB and stacked substrate structure
TWI286826B (en) * 2001-12-28 2007-09-11 Via Tech Inc Semiconductor package substrate and process thereof
US7005727B2 (en) * 2001-12-28 2006-02-28 Intel Corporation Low cost programmable CPU package/substrate
US6773532B2 (en) 2002-02-27 2004-08-10 Jds Uniphase Corporation Method for improving heat dissipation in optical transmitter
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
JP2004031555A (ja) * 2002-06-25 2004-01-29 Nec Corp 回路基板装置および基板間の接続方法
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
CN1672475B (zh) * 2002-06-27 2011-11-23 Ppg工业俄亥俄公司 有凹入或伸长分离接头片的单层或多层印刷电路板及其制造方法
US6807732B2 (en) * 2002-07-24 2004-10-26 Agilent Technologies, Inc. Methods for modifying inner-layer circuit features of printed circuit boards
US6854179B2 (en) * 2002-07-25 2005-02-15 Agilent Technologies, Inc. Modification of circuit features that are interior to a packaged integrated circuit
US6737158B1 (en) * 2002-10-30 2004-05-18 Gore Enterprise Holdings, Inc. Porous polymeric membrane toughened composites
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
US6883153B2 (en) * 2003-01-10 2005-04-19 Intel Corporation Minimization of microelectronic interconnect thickness variations
US7476813B2 (en) * 2003-05-14 2009-01-13 Rambus Inc. Multilayer flip-chip substrate interconnect layout
TW577250B (en) * 2003-05-29 2004-02-21 Via Tech Inc Circuit board and process thereof
EP1507448A1 (de) * 2003-08-12 2005-02-16 Elmicron AG Basismaterial, Substrat und Verbindungselement
US20050112344A1 (en) * 2003-08-20 2005-05-26 Redfern Sean M. Apparatus and method for use in printed circuit board drilling applications
US7378598B2 (en) * 2004-02-19 2008-05-27 Hewlett-Packard Development Company, L.P. Printed circuit board substrate and method for constructing same
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
AU2005237985B2 (en) 2004-04-20 2010-10-21 Genzyme Corporation Surgical mesh-like implant
US6992389B2 (en) * 2004-04-28 2006-01-31 International Business Machines Corporation Barrier for interconnect and method
TWI237380B (en) * 2004-11-19 2005-08-01 Advanced Semiconductor Eng Build-up via for suppressing simultaneous switching noise
US7237334B2 (en) * 2005-08-18 2007-07-03 Intel Corporation Method of providing a printed circuit board using laser assisted metallization and patterning of a microelectronic substrate
US20070080455A1 (en) * 2005-10-11 2007-04-12 International Business Machines Corporation Semiconductors and methods of making
US20070152311A1 (en) * 2005-12-30 2007-07-05 Saikumar Jayaraman Chip-packaging compositions including bis-maleimides, packages made therewith, and methods of assembling same
US7314778B2 (en) * 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides
US7863183B2 (en) * 2006-01-18 2011-01-04 International Business Machines Corporation Method for fabricating last level copper-to-C4 connection with interfacial cap structure
JPWO2008069260A1 (ja) * 2006-11-30 2010-03-25 三洋電機株式会社 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US8313891B2 (en) * 2007-05-21 2012-11-20 Vectraone Technologies, Llc Printed circuits and method for making same
US8293461B2 (en) * 2007-05-21 2012-10-23 Vectraone Technologies, Llc Direct emulsion process for making printed circuits
US20090020315A1 (en) * 2007-05-21 2009-01-22 Steven Lee Dutton Automated direct emulsion process for making printed circuits and multilayer printed circuits
WO2008157630A1 (en) * 2007-06-18 2008-12-24 Steven Lee Dutton Direct emulsion process for making printed circuits
US8323798B2 (en) 2007-09-28 2012-12-04 Tri-Star Laminates, Inc. Systems and methods for drilling holes in printed circuit boards
TWI342729B (en) * 2008-02-19 2011-05-21 Unimicron Technology Corp Manufacturing method of circuit board
US9299643B2 (en) * 2008-09-29 2016-03-29 Cypress Semiconductor Corporation Ruthenium interconnect with high aspect ratio and method of fabrication thereof
KR101148628B1 (ko) * 2008-11-20 2012-05-25 후지쯔 가부시끼가이샤 배선 기판 및 배선 기판의 제조 방법
US9024446B2 (en) * 2009-06-30 2015-05-05 Panasonic Intellectual Property Management Co., Ltd. Element mounting substrate and semiconductor module
SG184967A1 (en) * 2010-04-21 2012-11-29 Mitsubishi Gas Chemical Co Heat curable composition
US8198551B2 (en) 2010-05-18 2012-06-12 Endicott Interconnect Technologies, Inc. Power core for use in circuitized substrate and method of making same
KR101860965B1 (ko) 2010-06-03 2018-07-05 디디아이 글로벌 코퍼레이션 서브어셈블리를 결합시키기 위해 블라인드 및 내부 마이크로 비아를 사용하는 인쇄 회로 기판 제조시스템 및 그 방법
WO2012045000A1 (en) 2010-09-30 2012-04-05 Aviat Networks, Inc. Systems and methods for improved chip device performance
CN102260378B (zh) * 2011-05-06 2013-03-20 广东生益科技股份有限公司 复合材料、用其制作的高频电路基板及其制作方法
FR2978443B1 (fr) * 2011-07-26 2014-05-09 Thales Sa Materiau pour substrat dielectrique pour circuit imprime et antennes, procede de fabrication d'un tel substrat portant des moyens d'interconnexion entre pistes et substrat dielectrique ainsi obtenu
US9532465B2 (en) 2012-03-28 2016-12-27 Ttm Technologies, Inc. Method of fabricating a printed circuit board interconnect assembly
JP2013211474A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
KR102130547B1 (ko) * 2013-03-27 2020-07-07 삼성디스플레이 주식회사 가요성 기판 및 이를 포함하는 가요성 표시 장치
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US20170013715A1 (en) * 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10765012B2 (en) * 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
CN111010797A (zh) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE392582B (sv) * 1970-05-21 1977-04-04 Gore & Ass Forfarande vid framstellning av ett porost material, genom expandering och streckning av en tetrafluoretenpolymer framstelld i ett pastabildande strengsprutningsforfarande
US4482516A (en) * 1982-09-10 1984-11-13 W. L. Gore & Associates, Inc. Process for producing a high strength porous polytetrafluoroethylene product having a coarse microstructure
DE3581293D1 (de) * 1984-02-09 1991-02-21 Toyota Motor Co Ltd Verfahren zur herstellung von ultrafeinen keramikpartikeln.
US4680220A (en) * 1985-02-26 1987-07-14 W. L. Gore & Associates, Inc. Dielectric materials
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPS62251136A (ja) * 1986-04-25 1987-10-31 三菱樹脂株式会社 金属複合積層板
US4997698A (en) * 1987-05-04 1991-03-05 Allied-Signal, Inc. Ceramic coated metal substrates for electronic applications
JPS63274196A (ja) * 1987-05-06 1988-11-11 Mitsubishi Electric Corp 金属芯印刷配線板
US4868350A (en) * 1988-03-07 1989-09-19 International Business Machines Corporation High performance circuit boards
JPH01228191A (ja) * 1988-03-09 1989-09-12 Eito Kogyo:Kk メタルコアプリント配線基板およびその製造方法
US4854038A (en) * 1988-03-16 1989-08-08 International Business Machines Corporation Modularized fabrication of high performance printed circuit boards
US4985296A (en) * 1989-03-16 1991-01-15 W. L. Gore & Associates, Inc. Polytetrafluoroethylene film
US5045642A (en) * 1989-04-20 1991-09-03 Satosen, Co., Ltd. Printed wiring boards with superposed copper foils cores
US5034801A (en) * 1989-07-31 1991-07-23 W. L. Gore & Associates, Inc. Intergrated circuit element having a planar, solvent-free dielectric layer
DE3935680A1 (de) * 1989-10-26 1991-05-02 Standard Elektrik Lorenz Ag Verfahren zum herstellen einer metallkern-leiterplatte
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5103293A (en) * 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5301118A (en) * 1991-11-18 1994-04-05 International Business Machines Corporation Monte carlo simulation design methodology
US5199163A (en) * 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
AU4058593A (en) * 1992-06-15 1994-01-04 Dyconex Patente Ag Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction
US5548034A (en) * 1992-07-31 1996-08-20 International Business Machines Corporation Modified dicyanate ester resins having enhanced fracture toughness
TW256798B (ja) * 1992-10-05 1995-09-11 Du Pont
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
US5383788A (en) * 1993-05-20 1995-01-24 W. L. Gore & Associates, Inc. Electrical interconnect assembly
US5638598A (en) * 1993-06-17 1997-06-17 Hitachi Chemical Company, Ltd. Process for producing a printed wiring board
US5536579A (en) * 1994-06-02 1996-07-16 International Business Machines Corporation Design of high density structures with laser etch stop
US5512390A (en) 1994-07-21 1996-04-30 Photran Corporation Light-weight electrical-storage battery
US5498467A (en) * 1994-07-26 1996-03-12 W. L. Gore & Associates, Inc. Process for preparing selectively conductive materials by electroless metal deposition and product made therefrom
US5753358A (en) * 1994-08-25 1998-05-19 W. L. Gore & Associates, Inc. Adhisive-filler polymer film composite
US5512360A (en) * 1994-09-20 1996-04-30 W. L. Gore & Associates, Inc. PTFE reinforced compliant adhesive and method of fabricating same
JP3821870B2 (ja) * 1994-10-07 2006-09-13 スリーエム カンパニー 難燃性熱硬化性樹脂組成物
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5652284A (en) 1995-11-09 1997-07-29 Exxon Research & Engineering Company Thermoplastic elastomer-asphalt nanocomposite composition
US5868950A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques
US5731047A (en) * 1996-11-08 1998-03-24 W.L. Gore & Associates, Inc. Multiple frequency processing to improve electrical resistivity of blind micro-vias
US5910255A (en) * 1996-11-08 1999-06-08 W. L. Gore & Associates, Inc. Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation
US5965043A (en) * 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Method for using ultrasonic treatment in combination with UV-lasers to enable plating of high aspect ratio micro-vias
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
WO1998020557A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US5863446A (en) * 1996-11-08 1999-01-26 W. L. Gore & Associates, Inc. Electrical means for extracting layer to layer registration
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018036545A (ja) * 2016-09-01 2018-03-08 日本合成化学工業株式会社 偏光フィルムの製造方法及び偏光フィルム、偏光板

Also Published As

Publication number Publication date
AU5094698A (en) 1998-05-29
US20010029065A1 (en) 2001-10-11
JP4237259B2 (ja) 2009-03-11
US6344371B2 (en) 2002-02-05
US5847327A (en) 1998-12-08
WO1998020559A1 (en) 1998-05-14

Similar Documents

Publication Publication Date Title
JP4237259B2 (ja) チップパッケージ基板およびその製造方法
JP5603095B2 (ja) 高縦横比を有するマイクロスルーヴァイアの製造ばらつきを最小にする多周波数処理
JP5043606B2 (ja) 積層基板内のヴァイアインダクタンスを低減させる方法、及び集積回路チップパッケージを製造する方法
JP2000504495A (ja) チップモジュール中の配線能力を改善するための方法及び装置
JP4642945B2 (ja) 積層基板内にブラインドヴァイアを形成する方法および積層基板
US6143401A (en) Electronic chip package
JPH10284556A (ja) ウェハーレベルの接触シートとその製造方法
JPH10189673A (ja) 電子部品のバーンインスクリーニング方法
JPH10150084A (ja) ウェハーレベルのバーンインベースユニット基材とその製法
US20060014327A1 (en) Method of fabricating PCB including embedded passive chip
US7759583B2 (en) Circuit board
JP2001525120A (ja) ブラインドおよびスルーの両マイクロ―ヴァイアの入口の品質を向上するために吸光コーティングを用いる方法
JP2000505949A (ja) 355nmでのヴァイア入口の形成を向上させるための多パルスによる間隔どりの処理
JP2000505248A (ja) マイクロヴァイア形成のために大容積密度物質の除去を必要とするモジュールを効率的に製造するための逐次レーザ処理の方法
KR19980042132A (ko) 고 평면성, 저 열 팽창 계수의 베이스 및 그 제조 방법
JPH10173016A (ja) 一時的z軸材料の使用方法
JPH10247707A (ja) 恒久的z軸材料の使用方法
JPH10144750A (ja) ウェハーレベルのバーンイン装置
JP2002513509A (ja) 直径ばらつきと共に出口ヴァイア再デポジットを制御するために吸光コーティングおよび消滅性銅を用いる方法
US20130033671A1 (en) Liquid crystal polymer (lcp) surface layer adhesion enhancement
Sundaram et al. Next-generation microvia and global wiring technologies for SOP
JP2000505948A (ja) 公称位置合せを向上させるための基準手法を用いる方法
JP4226655B2 (ja) 後の金属化のためにバイアを調整する方法
TWI327452B (en) Process for manufacturing a wiring substrate
JP3236812B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term