JP4237259B2 - チップパッケージ基板およびその製造方法 - Google Patents
チップパッケージ基板およびその製造方法 Download PDFInfo
- Publication number
- JP4237259B2 JP4237259B2 JP52153798A JP52153798A JP4237259B2 JP 4237259 B2 JP4237259 B2 JP 4237259B2 JP 52153798 A JP52153798 A JP 52153798A JP 52153798 A JP52153798 A JP 52153798A JP 4237259 B2 JP4237259 B2 JP 4237259B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal core
- chip package
- dielectric
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0116—Porous, e.g. foam
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/249921—Web or sheet containing structurally defined element or component
- Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
- Y10T428/249955—Void-containing component partially impregnated with adjacent component
- Y10T428/249958—Void-containing component is synthetic resin or natural rubbers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T442/00—Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
- Y10T442/30—Woven fabric [i.e., woven strand or strip material]
- Y10T442/3382—Including a free metal or alloy constituent
- Y10T442/3415—Preformed metallic film or foil or sheet [film or foil or sheet had structural integrity prior to association with the woven fabric]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
発明の分野
本発明は、処理中およびチップパッケージの製造中の物質の動きの可変性を減少させる高密度チップパッケージ用の寸法的に安定な芯を志向する。高密度チップパッケージに安定性を与える安定な芯は、好ましくは金属で形成され、同時に形成される誘電体層および金属層を含む。続いて、高密度チップパッケージの製造を可能にするためバイアが形成される。
発明の背景
高密度チップパッケージの基板は、集積回路チップのインプット／アウトプット（Ｉ／Ｏ）をチップパッケージ基板の中に埋まっているルーチング層または電源／接地層と接続する多くのバイアを必要とする。過去にバイア形成のために使用された従来の機械的な孔あけ工程は、レーザーによるバイアの孔あけ工程に取って代わられている。レーザーによるバイアの孔あけ工程は、従来の機械的な孔あけ工程よりも低いコストで、バイアをはるかに速く形成する可能性を提供する。このバイア形成の速い速度を可能にするためには、かつて使用されてきたものよりも薄い誘電体を使用することが有利である。薄い誘電体はマイクロバイア、すなわち直径＜１００μｍのバイア形成を可能にする。
これらのマイクロバイアを形成した後、効果的にそれらを金属化するために、アスペクト比（バイアの高さをその直径で割った値）を前もって決められた値に保たなければならない。例えば一方閉塞バイアの場合、従来の金属化方法がマイクロバイアの壁面に十分な量の金属を付着させるのに適切であることを確実にするには、アスペクト比はおよそ１にしなければならない。
理解されるはずだが、ガラス織物補強材を含む誘電体材料にマイクロ一方閉塞バイアを形成することは不利である。より具体的にはガラス織物補強誘電体を使用すると、ガラス織物を除去するために必要なレーザーの能力は、一方閉塞バイアを接続させようとする層上の埋め込み銅パッドを除去するのに必要なレーザーの能力と同じぐらい大きくなってしまう。従って、レーザーは銅パッドを貫き下の層までレーザーが届いてしまい、こうしてバイアを拡張してしまう。意図的でなく拡張されたバイアは、金属化後に後続の層に短絡してしまい、回路全体をスクラップにしてしまう。
ガラス織物を含む誘電体材料にマイクロ一方閉塞バイアを形成することに関する欠点を解消するために、誘電体材料の製造者は従来のガラス強化プレプレグの代わりに、薄く、補強していないプレプレグを導入した。しかしながらそのような薄く、補強されていないプレプレグの使用は、高密度プリント回路板およびチップパッケージ基板の製造において、他の困難を生み出した。より具体的には、誘電体材料からガラス織物を取り除くことは、チップパッケージ基板の寸法安定性を減少させた。誘電体材料の構成材料として熱硬化性樹脂を使用すると、樹脂の積層および硬化により、一般的にこれらの樹脂は多層回路板、またはチップパッケージ基板の収縮を誘発する。この収縮は大きくても数千ｐｐｍ程度で、収縮は基板製造の際に補償できるので、それ自体は製造上の問題にならない。しかしながら、一つの不変の回路設計でさえ収縮の程度に可変性がある。収縮の程度のこの可変性は、高密度プリント回路板およびチップパッケージ基板の歩留まりの低下を導くことがある。例えば、もし多層回路の内部層の一つが銅の平面からなる電源または接地層であり、もしバイアがこの層のクリアランスを通過しなければならないなら、積層中に引き起こされる収縮の可変性はパネルからパネルへの接地クリアランスの位置の変化をもたらしかねない。これらの回路にバイアを孔開けするとき、これらのバイアはいくらかの割合で接地または電源層のクリアランスを失い、銅とぶつかることがある。金属化の後これらのバイアは接地層または電源層と短絡し、結果として回路をスクラップにしてしまうだろう。
ガラス織物により支持されない誘電体材料を持つ高密度チップパッケージの製造を容易にするために、寸法的に安定な芯の要求がある。
発明の概要
本発明は、好ましくは銅で作られる金属芯の両面に、同時に回路層を作ることによって高密度チップパッケージ基板の製造をする方法を含む。銅の芯は基板で使用される補強されていない薄い誘電体材料の寸法的な安定性を改善する。金属芯によって、積層中の物質の移動は減少し、それにより高密度チップパッケージの加工および製造は容易になる。金属芯は、チップの同時スイッチングノイズ（ｓｉｍｕｌｔａｎｅｏｕｓ ｓｗｉｔｃｈｉｎｇ ｎｏｉｓｅ）の減少を助ける埋め込み静電容量も与える。
本発明の寸法的に安定な芯は、それを通してエッチングされた少なくとも一つのクリアランスを持つ金属芯、金属芯の両面にありクリアランスを充填している誘電体層、誘電体層の両面の金属キャップ層、および金属キャップ層を通り、金属芯に孔開けしたバイアを含む。金属芯を電気的に絶縁する場合、バイアを金属キャップ層、誘電体層および金属芯のクリアランスを通して延びるように作り、このようにして金属芯を孤立させる。金属層をそのようなバイアの壁面に付着させる。誘電体層および金属キャップ層を金属芯の上面と下面に同時に配置することができる。更なる誘電体層および金属キャップ層を、同様な方法でキャップの上面と下面にやはり同時に積層することができる。必要ならば更なるバイアを形成する。繰り返して誘電体層および金属キャップ層、およびバイアを付け加えることで、寸法的に安定な高密度チップパッケージを提供する。
金属芯および金属層は、チップパッケージの熱膨張率（ＣＴＥ）がプリント回路板のＣＴＥと一致するような、銅または任意の他のふさわしい金属でよい。誘電体は支持されていない任意のプレプレグでよい。更にバイアは一方閉塞バイアまたは貫通（ｔｈｒｏｕｇｈ）バイアでよい。バイアは、孔開けするとき物質を取り除くレーザーを使用して孔開けされる。
本発明による寸法的に安定な芯の製造方法は、銅のような金属芯を供給し、金属芯の上面と下面へ誘電体層を配置し、銅のような金属キャップ層を誘電体層の上面と下面へ配置し、そして誘電体層および金属キャップ層を共に金属芯に積層することを含む。この方法は更に、金属キャップ層、誘電体層および金属芯、または金属芯のクリアランスを通してバイアを孔開けすること、そして次に多層の高密度チップパッケージを製造するために上記の工程を繰り返すことを含む。
【図面の簡単な説明】
上記の概要も下記の本発明の好ましい態様の詳細な説明も、添付した図面と結び付けて読むと、より良く理解されよう。本発明を説明するために、現在のところ好ましい態様をそれらの図面でもって示す。しかしながら本発明が図示されたとおりの配置および手段に限定されないことを理解すべきである。図面において、
図１は処理前の金属芯の側面図である。
図２はエッチング前のパターン化したホトレジストを持つ金属芯の側面図である。
図３は貫通してエッチングされたクリアランスの持つ図１の金属芯の側面図である。
図４は金属芯に誘電体層および金属「キャップ」層を積層した後の基板の側面図である。
図５はバイアがレーザーによって孔開けされて、金属化され、および回路トレース（ｔｒａｃｅ）が形成された後の本発明による基板の側面図である。
図６は更なる誘電体層および金属「キャップ」の層を加えた後の図４の基板の側面図である。
図７は一方閉塞バイアを孔開けした後の、本発明による完成したチップパッケージの側面図である。
図８は本発明の好ましい態様による基板の側面図である。
図９は本発明で誘電体層として使用することができる延伸膨張ポリテトラフルオロエチレン（ｅＰＴＦＥ）材の走査型電子顕微鏡写真である。
図１０は本発明における一つの誘電体材料を形成するために、接着性充填剤を含むマトリクッスを形成する延伸膨張ＰＴＦＥ材の走査型電子顕微鏡写真である。
図１１は伝導性のＺ軸材を使用して一緒に積層した２つの基板を示すものである。
図１２〜１４は不規則に形作られた伝導性の経路を含む伝導性のＺ軸材の構造を図式的に示すものである。
図１５〜１８は伝導性のＺ軸材を作るために便用されるいくらかのｅＰＴＦＥマトリクッスのノードフィブリル構造物を示す走査型電子顕微鏡写真である。
図１９は伝導性のＺ軸材と共に積層された一方閉塞バイアを含む２つの基板を示すものである。
発明の詳細な説明
本発明は高密度チップパッケージ用の寸法的に安定な芯を志向する。この安定な芯はクリアランスを含む金属芯であり、好ましくは銅である。誘電体層を金属芯の上面と下面に配置する。金属キャップ層は誘電体層の上面と下面にそれぞれ配置する。誘電体層および金属キャップ層はパッケージの両面に同時に配置することができる。次に一方閉塞バイアまたは貫通バイアを金属キャップ層を通して、誘電体層および金属芯のクリアランスヘ、およびこれらを通して孔開けする。レーザーは、バイアを作製するべき場所の物質を除去することでバイアの孔をあけるのに使用する。金属芯が電源または接地平面である場合、バイアは直接金属芯を通して作製する。金属芯が絶縁された金属芯であれば、そのときはバイアは金属芯のクリアランスを通して延在し、すなわち金属芯は直接それらと接触するバイアを持たない。
チップパッケージの積層工程の間、安定な芯は基板の物質の移動を減少させ、基板ごとの一様な収縮を達成する。このことはそれぞれの基板がおなじ働きをするのを可能にする。更に、複数の寸法的に安定な芯のチップパッケージを一緒に結合して、高密度チップパッケージを得ることができる。
図１に見られるように、金属芯１０は銅シートのような金属シートであり、金属の反対側の両面に粗い表面１２および１４を持つ。この金属シートは「二重処埋（ｄｏｕｂｌｅ ｔｒｅａｔ）」法として知られる方法で処理されている。この粗い表面は誘電体層をより良く付着するのを可能にする。金属芯の熱膨張率（ＣＴＥ）が、最終的にチップパッケージを取り付けるプリント回路板のＣＴＥに接近して合っている限り、銅の代わりに他の金属を使用できる。例えば、ＣＩＣ、すなわち銅−ＩＮＶＡＲ ３６−銅の積層体、が一体の銅芯の代わりに使用できる。使用されるニッケル合金は３０重量％〜４２重量％のニッケルを含むことができる。金属芯１０は完成した基板に寸法的な安定性を与えるのに十分な厚さ、例えば０．０００５インチ〜０．００２８インチ（１２．７μｍ〜７１．１μｍ）、好ましくは０．００１４インチ（３５．６μｍ）といった厚さでなければならない。この範囲の厚さはチップパッケージにより低い曲げ弾性率を与える。
図２に示すように、通常の方法を使用してホトレジスト２２を金属芯１０の両方の面に塗り、バイアを形成すべきクリアランス２０のパターンを描く。描いた場所を従来の方法で化学的にエッチングし、銅を取り除いてクリアランス２０（図３）を作製する。このクリアランス２０は後で作製するバイアよりも直径が大きい。バイアの寸法は金属芯の上に配置される誘電体のタイプに依存する。ホトレジストは通常の方法で取り除く。
図４に示すように、少なくとも１つのクリアランス２０を含む金属芯１０は誘電体層３０および３２を含む。好ましくは、誘電体層３０および３２は金属芯１０の表面１２および１４に同時に作製する。誘電体層３０および３２のＣＴＥは４０ｐｐｍ／℃ぐらいの大きさになり得る。誘電体層３０および３２はクリアランス２０を満たすのに十分な厚さがなければならない。誘電体層３０および３２の厚さは少なくとも５μｍ以上であり、典型的には２５μｍ〜５０μｍである。厚さは基板の寸法安定性を失わないように選ぶ。誘電体厚さは金属芯１０の厚さよりもかなり大きいべきではなく、さもなければ基板の寸法安定性が減少してしまう。
金属芯１０は、それぞれ誘電体層３０および３２の表面３４および３６上の金属キャップ層４０および４２を含む。金属キャップ層４０および４２は誘電体層の表面３４および３６に、同時に配置する。この金属キャップ層は銅で作る。金属キャップ層４０および４２は任意のふさわしい伝導性の金属で作ることができる。金属芯１０，誘電体層３０および３２，および金属キャップ層４０および４２を任意のふさわしい積層方法を使用して一緒に積層する。
本発明の１つの態様では層３０および３２はＷ．Ｌ．Ｇｏｒｅ ａｎｄ Ａｓｓｏｃｉａｔｅｓ製のＳＰＥＥＤＢＯＡＲＤ Ｃ（商標）から作製した。誘電体層３０および３２は、３００〜３５０ｐｓｉの圧力、および１７７℃の温度になるまで１分あたり５〜７℃の温度上昇率で、芯１０に積層した。温度は１７７℃で３０分間保った。次に温度を２２０〜２２５℃に上げて、６０分間維持した。基板を加圧しつつ、積層体を数時間かけてゆっくりと冷却した。
図５で示すように、積層した誘電体層３０および３２、並びに金属キャップ層４０および４２を、金属キャップ層４０および４２並びに誘電体層３０および３２を通して孔開けされる少なくとも１つのバイア５０を含むように加工する。
図５は、例えばレーザーのような任意の既知の方法を使用して孔開けすることができる貫通バイアとしてのバイア５０を示す。貫通バイア５０の場合、クリアランス２０を通らないときは、レーザーが誘電体層３０および３２並びに金属芯１０を貫くことができなくてはならない。貫通バイア５０のアスペクト比は１：１から２０：１、またはより大きくできる。一方閉塞バイアを作製するときはレーザーは誘電体層３０または３２を貫かなくてはならないが、金属芯１０を貫いてはならない。異型的な１：１のアスペクト比を維持すべきである。しかしながらアスペクト比は１：１に限定されない。
本発明によれば、ふさわしいアスペクト比で均一なレーザーバイア形成を行うために、レーザーのパルス幅を変えるパルス繰返数を、１ｋＨｚ〜１０ＭＨｚまでの範囲にする。バイア中に残る残留物は、次に再びパルスの強度を調整して除去する。エネルギー密度を０．５〜２０Ｊ／ｃｍ2の範囲にすることができ、パルス繰返数を１ｋＨｚ〜１０ＭＨｚまで変えることにより、その場でかつ事実上瞬時にエネルギー密度を変えることができるレーザーを使用する。
図７のような本発明の１つの態様では、一方閉塞バイアはパルス化（ｐｕｌｓｅｄ）Ｎｄ：ＹＡＧレーザーのような固体パルスレーザーのレーザーで作製した。Ｎｄ：ＹＡＧレーザーの基本的な出力は波長が１０６４ｎｍにある。この波長は電磁スペクトルの赤外線の部分である。β−バリウムボレート（ＢＢＯ）結晶を光路に導入することで、調波発生は紫外線領域に入る３５５ｎｍ（第３調波）および２６６ｎｍ（第４調波）の光の出力を促進する。３５５ｎｍおよび２６６ｎｍの波長は、本発明の積層した基板にバイアを孔開けするのに特にふさわしい。
一般的に、パルスの長さ、エネルギー密度およびパルス数は作製するバイアのタイプおよび積層した基板で使用される材料のタイプに依存して変えることができる。銅の層、並びに接着剤、充填剤および延伸膨張ポリテトラフルオロエチレン（ｅＰＴＦＥ）から構成される誘電体の層が交互になったもので作られた積層基板に２６６ｎｍレーザーを使用して一方閉塞バイアを孔あけする場合には、エネルギー密度は１．５Ｊ／ｃｍ2、１パルスあたりのエネルギーは１０Ｊ、および出力密度は２０ＭＷ／ｃｍ2である。３５５ｎｍの波長では、エネルギー密度を３．５Ｊ／ｃｍ2、１パルスあたりのエネルギーを３０Ｊ、および出力密度が３５ＭＷ／ｃｍ2に設定することにより、一方閉塞バイアを作製する。３５５ｎｍレーザーを使用する一方閉塞バイアのパルス後の工程では、エネルギー密度は１１Ｊ／ｃｍ2、１パルスあたりのエネルギーは１００Ｊ、および出力密度は２００ＭＷ／ｃｍ2であるように条件を調整することが必要である。
接着剤−充填剤−ｅＰＴＦＥ誘電体材料に３５５ｎｍレーザーを使用して一方閉塞バイアを形成する場合には、エネルギー密度は７Ｊ／ｃｍ2、１パルスあたりのエネルギーは６５Ｊ、および出力密度は１００ＭＷ／ｃｍ2である。パルス後の工程では、これらのパラメーターをエネルギー密度が１１Ｊ／ｃｍ2、１パルスあたりのエネルギーが１００Ｊ、および出力密度が２００ＭＷ／ｃｍ2となるように調整することが必要であろう。
図５に示すように、貫通バイア５０はバイア５０の表面に金属層６０を形成することにより金属化する。金属層６０は、例えば、通常の方法を使用してバイア５０の表面に形成した無電解銅の層、およびこの無電解銅の層の上に形成された電解銅の層といったものを含む。金属層６０は金属キャップ層４０および４２並びに誘電体層３０および３２上へ拡張する。次にトレース（図示せず）すなわち信号配線をこの技術分野で知られる技術で、金属キャップ層４０、４２および金属層６０にエッチングする。すなわち、内層のトレースすなわち最後の層上にないトレースの場合、一番上の金属キャップ層４０、４２および金属層６０にホトレジストを用いて描画する。ホトレジストをパターン化して、その後ホトレジストがホトレジストの下の領域に信号トレースを画成するように現像する。パターン化したホトレジスト間の金属をその後エッチングし、バイアの周囲のトレースを残して全ての残ったホトレジストを除去する。これはサブトラクティブ法と称される。
最後の層のトレース、すなわち最後の層上のトレースについては、一番上の金属キャップ層４０、４２および金属層６０にホトレジストで描画する。その後ホトレジストをパターン化し、信号トレースが作製されるところでホトレジストを除去するように現像する。ホトレジストが除去されたところに、追加の銅のような金属をメッキする。その後、ニッケル、金、スズまたははんだのような耐エッチング性の金属を追加の金属上にメッキし、ホトレジストを除去し、そしてホトレジストの下の金属キャップ層４０、４２をエッチングする。残るべき領域は金属でメッキされ、エッチングすべき領域は露出される。これはセミ−アディティブ法と称される。
好ましくは、寸法的に安定な基板を作るのを更に助けるために、金属層６０のできるだけ多くを誘電体層３０および３２上に残すべきである。金属層６０が接地または電源平面である場合には、採用される方法の操作で銅のような金属が大量に残されるだろう。
図６は本発明の別の態様を示しており、ここでは金属キャップ層４０、４２および金属層６０は最後の層ではない。この態様では追加の誘電体層７０および７２を金属層６０の表面６２および６４にそれぞれ配置する。追加の誘電体層７０および７２はバイア５０を満たし、金属層６０、誘電体層３０と３２および残っている金属キャップ層４０と４２の上に広がる。追加の誘電体層７０および７２はトレースを封入する。
銅のような追加の金属キャップ層８０および８２を誘電体層７０および７２の表面７４および７６にそれぞれ配置する。追加の誘電体層７０および７２と同様に、追加の金属キャップ層８０および８２はパッケージの両面に同時に配置することができる。その時、誘電体層７０および７２並びに金属キャップ層８０および８２を上に説明したようにして一緒に積層する。
図７は一方閉塞バイアを図６の基板に追加した態様を示している。一方閉塞バイア９０および９２は、上に説明したようなレーザー孔あけ技術を使用して、それぞれ金属キャップ層８０および８２と、誘電体層７０および７２とに作られる。このバイア９０および９２は一方閉塞バイアとして示されているが、基板を完全に貫いて延びて、基板中のいずれかの層を他のいずれかの層に接続するような貫通バイアでもよいだろう。次に、このバイア９０および９２を、ふさわしいメッキ法を使用して金属層１００を作ることにより金属化する。一方閉塞バイア９０および９２は、この分野で知られる技術を使用して金属トレース（図示せず）を持つよう更に処理することができるパッド１００を持つ。７，９またはそれ以上の層を作るために、上に挙げたようにして、誘電体層およびキャップ層を同時にまたは別のやり方で追加することを続けることが可能である。
好ましいチップパッケージおよび好ましいチップパッケージの製造方法を説明してきたことを理解すべきである。しかしながら例えば、誘電体層および金属層は基板上に同時にではなく、一度に一層づつ配置することができる。
本発明のもう一つの態様では、図５または７で示したような基板、または前に示したように３，５，７若しくはそれ以上の層を含む他のもののような基板を、非常に高密度のチップパッケージ若しくは非常に高密度のプリント回路板を作るために一緒に結合することができる。それぞれの基板層は伝導性のＺ軸材を使用して共に結合される。
上に挙げたように同時に作られた誘電体層および金属キャップ層を持つ銅の金属芯を有するチップパッケージに対しては、チップパッケージにおよそ３００〜３５０ｐｓｉの圧力および１７７℃の温度に達するまでおよそ５〜７℃／分の温度上昇率が適用される。温度は１７７℃でおよそ３０分間維持する。その後温度はおよそ６０分間およそ２２０℃〜２２５℃まで上げられる。チップパッケージはその後、結合工程を通して維持される約３００〜３５０ｐｓｉの圧力下でゆっくり冷却する。冷却には数時間かける。
図８は電気的に絶縁した銅芯１１０およびプレプレグシート１２０を持つ本発明によるチップパッケージを示す。プレプレグシート１２０はＳＰＥＥＤＢＯＡＲＤ（商標）という名前でＷ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓにより製造される。この様なプレプレグシートは１ＭＨｚ〜１０ＧＨｚで誘電率が２．６〜２．７、ガラス転移温度（Ｔｇ）が２２０℃、流動性（ｆＩｏｗ）が４％未満、および硬化温度が１７７℃〜２２５℃である。プレプレグシート１２０は約２５μｍ〜約１７５μｍの範囲の厚さを持つ。
図８の基板を評価し、従来のポリイミド樹脂芯を使用する系と比較した。図８の基板を利用した光学的な位置合わせの目標を、最終的な積層工程の後で計測し、従来のポリイミド芯を含む基板を持つチップパッケージと比較して、それぞれのチップパッケージの寸法的な変動性を求めた。積層後の収縮の標準偏差は従来のポリイミド樹脂芯構造物では２００ｐｐｍ程度であることが分かった。本発明の教示により作られたチップパッケージでは、積層後の収縮の標準偏差はたった２５ｐｐｍ程度であることが分かった。
高密度チップパッケージについては、このような積層後の収縮の標準偏差の実質的な減少は、短絡またはオープンしたバイアによるスクラップをかなり減少させることができる。大きな積層後の収縮の標準偏差の効果はプリント回路板の縁で大きくなるので、それはまたより大きい寸法のパネルで基板の組立を行うことも可能にする。
上の例では、パッケージを作るのに特定の誘電体材料を使用した。しかしながら本発明では、ポリイミド樹脂類、およびポリイミド積層板、エポキシ樹脂、他の樹脂材料と組み合わせたエポキシ樹脂、有機材料と言ったような任意の好適な誘電体材料を、単独でまたは充填剤と組み合わせた上記の任意のもののいずれかで使用することができるが、好適な誘電材料はこれらに限定されない。好ましい誘電体には、フルオロポリマーマトリクッス、延伸膨張ポリテトラフルオロエチレン（ｅＰＴＦＥ）、または共重合体若しくは配合物が含まれ、上記のフルオロポリマーはポリテトラフルオロエチレン（ＰＴＦＥ）であることができる。ふさわしいフルオロポリマーには、限定するわけではないが、接着性充填剤混合物を含むまたは含まないポリテトラフルオロエチレンまたは延伸膨張ポリテトラフルオロエチレンが含まれる。
好ましい材料にはポリテトラフルオロエチレンマトリクッス中にシアネートエステル樹脂を含む不織材料のプレプレグであるＳＰＥＥＤＢＯＡＲＤ（商標）Ｃの様な、Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓから入手できるＳＰＥＥＤＢＯＡＲＤ（商標）ボンドプライが含まれる。ＳＰＥＥＤＢＯＡＲＤ（商標）Ｃは１ＭＨｚ〜１０ＧＨｚで誘電率（Ｄｋ）が２．６〜２．７、１ＭＨｚ〜１０ＧＨｚで損失正接が０．００４、絶縁耐力が１０００Ｖ／ｍｉｌ、ガラス転移温度（Ｔg）が２２０℃、樹脂の含有率が６６〜６８重量％であり、様々な厚さで入手できる。
もう一つのふさわしい誘電体は図９で示した延伸膨張ＰＴＦＥマトリクッスで、それはシアネートエステル化合物、エポキシ化合物、ビストリアジン化合物およびポリ（ビス−マレイミド）樹脂の中の少なくとも２つの混合物を含む。たとえばワニス溶液をＭ−３０（Ｃｉｂａ Ｇｅｉｇｙ）を５．９５ポンド、ＲＳＬ １４６２（Ｓｈｅｌｌ Ｒｅｓｉｎｓ，Ｉｎｃ）を４．０７ポンド、２，４，６−トリブロモフェニルを末端基とするテトラブロモビスフェノールＡカーボネートオリゴマー（ＢＣ−５８）（Ｇｒｅａｔ Ｌａｋｅｓ Ｉｎｃ．）を４．５７ポンド、ビスフェノールＡ（Ａｌｄｒｉｃｈ Ｃｏｍｐａｎｙ）を１３６ｇ、Ｉｒｇａｎｏｘ １０１０を２３．４ｇ，Ｍｎ ＨＥＸ−ＣＥＭ１０％ミネラルスピリット溶液を１８．１ｇ、およびＭＥＫを８．４０ｋｇ混ぜて作った。このワニス溶液を更に希釈して２つの別々の浴、すなわち２０％（ｗ／ｗ）および５３．８％（ｗ／ｗ）にした。この２つのワニス溶液を別々の含浸浴に注ぎ、ｅ−ＰＴＦＥウェブを連続的に片方を通した後すぐ他方へと、ぞれぞれの含浸浴に通した。均一性を補償するためにワニスを常に撹拌した。含浸されたウェブをその後直ぐに、加熱した炉に通して全てまたはほとんど全ての溶媒を除去し、接着剤を部分的に硬化させて、ロールに集めた。このｅＰＴＦＥウェブは、例えば２５μｍ、４０μｍといったような任意の望ましい厚さにできる。２５μｍの厚さの材料は質量がおよそ０．９ｇであり、単位面積当たりの重さはおよそ１１．２〜１３．８ｇ／ｍ2である。
本発明の他の態様は、接着剤−充填剤混合物を吸収、または含浸させる多孔質マトリクッス系から作られる誘電体層３０，３２，７０および７２で定義される。図１０は、そのような多孔質マトリクッス系の１つの態様を例示するｅＰＴＦＥマトリクッスのノード−フィブリル下部構造を示す。
一般に本発明において多孔質マトリクッスは、基板の初期気孔率の結果、充填剤および熱可塑性または熱硬化性接着剤を大量に吸収する不織基板である。この様な多孔質マトリクッスをその後加熱して接着剤を部分的に硬化させ、そしてＢ段階の複合材料を形成する。基板は参照してここに組み入れられる米国特許第３，９５３，５６６号明細書および第４，４８２，５１６号明細書の多孔質の延伸膨張ポリテトラフルオロエチレン材料のようなフルオロポリマーを含む。好ましくは、平均流動気孔サイズ（ｍｅａｎ ｆｌｏｗ ｐｏｒｅ ｓｉｚｅ）（ＭＦＰＳ）は最も大きな粒子の約２〜５倍以上であるべきであり、最大粒子のおよそ２．４倍より大きいＭＦＰＳが特に好ましい。しかしながら、平均粒子サイズ（ｐａｒｔｉｃｌｅ ｓｉｚｅ）に対する平均流動気孔サイズが１．４より大きくなる比を選んで、好適な複合材料を調整できることはやはり本発明の範囲に含まれる。受け入れられる複合材料はまた、平均粒子サイズに対する最小気孔サイズの比が少なくとも０．８より大きいとき、または最大粒子サイズに対する最小気孔サイズの比が少なくとも０．４より大きいときにも調整できる。このような比はＭｉｃｒｏｔｒａｋ（商標）モデル ＦＲＡ Ｐａｒｔｉｃｌｅ Ａｎａｌｙｚｅｒで調べることができる。
あるいは、相対的な気孔サイズおよび粒子サイズを測定するための別の方法を、最小気孔サイズが最大粒子サイズの約１．４倍以上であるとして計算してもよい。
上で説明した延伸膨張フルオロポリマー基板に加えて、超高分子量（ＵＨＭＷ）ポリエチレン、延伸膨張ポリプロピレン等の多孔質延伸膨張ポリオレフィン、またはペースト押し出しによって調整されて犠牲充填剤を取り入れたポリテトラフルオロエチレン、多孔質の無機または有機発泡体、微孔質のセルロースアセテートを使用することもできる。
多孔質の基板の初期気孔率は少なくとも３０％であり、好ましくは少なくとも５０％、最も好ましくは少なくとも７０％であり、この基板は、複合材料全体の脆性と粒子が沈降するのを防止するための柔軟な強化材を供給する一方、熱硬化性または熱可塑性の接着剤樹脂および微粒子充填剤ペーストが気孔中に含浸するのを容易にする。
充填剤は、Ｍｉｃｒｏｔｒａｋ（商標）モデル ＦＲＡ Ｐａｒｔｉｃａｌ Ａｎａｌｙｚｅｒ装置による解析をしたとき、ヒストグラムにより最大粒子サイズ、最小粒子サイズおよび平均粒子サイズを表す粒子集合を含む。
接着剤に混入するのに好適な充填剤には、ＢａＴｉＯ3、ＳｉＯ2、Ａｌ2Ｏ3、ＺｎＯ、ＺｒＯ2、ＴｉＯ2、沈降セラミックスやゾル−ゲルセラミックス、例えば、シリカ、チタニアおよびアルミナのようなもの、非伝導性の炭素（カーボンブラック）およびこれらの混合物が含まれるが、好適な充填剤はこれらに限定されない。特に好ましい充填剤はＳｉＯ2、ＺｒＯ2、ＴｉＯ2を単独でまたは非伝導性炭素と組み合わせて使用するものである。最も好ましい充填剤には、米国特許第４，７０５，７６２号明細書で教示される蒸気金属燃焼方法でつくられる充填剤、例えば、本質的に中実、すなわち中空の球でない、均一な表面曲率および高い球形度を持つシリカ、チタニア、およびアルミナ粒子を作るためのケイ素、チタンおよびアルミニウムといったものが含まれるがこれらに限定されない。
充填剤は、シリル化剤および／または接着剤マトリクッスと反応する薬剤により、充填剤を疎水性にする良く知られた技術で、例えばカップリング剤を使用して処理してもよい。好適なカップリング剤には、シラン、チタネート、およびジルコネートおよびアルミネートが含まれる。好適なシリル化剤は、機能性シリル化剤、シラザン、シラノール、シロキサンが含まれるが、機能性シリル化剤はこれらに限定されない。好適なシラザンには、ヘキサメチルジシラザン（Ｈｕｌｓ Ｈ７３０）およびヘキサメチルシクロトリシラザン、ビス（トリメチルシリル）アセトアミド（Ｈｕｌｓ Ｂ２５００）のようなシリルアミド、トリメチルシリルウレアのようなシリルウレア、およびトリメチルシリルイミダゾールのようなシリルイミダゾールが含まれるがこれらに限定されない。
チタネートカップリング剤の例としてはテトラアルキル型、モノアルコキシ型、配位（ｃｏｏｒｄｉｎａｔｅ）型、キレート型、第四塩型、ネオアルコキシ型、シクロヘテロ原子型が挙げられる。好ましいチタネートにはテトラアルキルチタネート、Ｔｙｚｏｒ（商標）ＴＯＴ（テトラキス（２−エチル−ヘキシル）チタネート）、Ｔｙｚｏｒ（商標）ＴＰＴ（テトライソプロピルチタネート）、キレート化チタネート、Ｔｙｚｏｒ（商標）ＧＢＡ（チタンアセチルアセチルアセトネート）、Ｔｙｚｏｒ（商標）ＤＣ（チタンエチルアセトアセトネート）、Ｔｙｚｏｒ（商標）ＣＬＡ（ＤｕＰｏｎｔの特許）、モノアルコキシ（Ｋｅｎ−Ｒｅａｃｔ（商標）ＫＲ ＴＴＳ）、Ｋｅｎ−Ｒｅａｃｔ（商標）、ＫＲ−５５テトラ（２，２ジアリルオキシメチル）ブチル、ジ（ジトリデシル）ホスフィットチタネート、ＬＩＣＡ（商標）３８ネオフェニル（ジアリル）オキシ、トリ（ジオクチル）ピロ−フォスフェートチタネートが含まれる。
ふさわしいジルコネートにはＫｅｎｒｉｃｈのカタログの２２ページに詳細を示したジルコネートのいずれも含まれ、特に、ＫＺ５５−テトラ（２，２ジアリルオキシメチル）ブチル、ジ（ジトリデシル）フォスフィットジルコネート、ＮＺ−０１−ネオペンチル（ジアリル）オキシ、トリネオデカノイルジルコネート、ＮＺ−０９−ネオペンチル（ジアリル）オキシ、およびトリ（ドデシル）ベンゼン−スルホニルジルコネートが含まれる。
本発明で使用できるアルミネートには、ジイソブチル（オレイル）アセトアセチルアルミネート（ＫＡ３０１）、ジイソプロピル（オレイル）アセトアセチルアルミネート（ＫＡ３２２）およびＫＡ４８９が含まれるが、アルミネートはＫｅｎｒｉｃｈ（商標）に限定されない。
上記に加えて、架橋したビニルポリマーのような、例えばビニルベンゼン、ビニルピリジン、または非常に高い希釈度（ＭＥＫ中０．１〜１．０％の溶液）で初めに適用される開示された熱硬化性マトリックス接着剤のいずれかのサイズ剤といった、特定のポリマーが使用できる。また、ジクミルペルオキシドのような特定の有機過酸化物も充填剤と反応させることができる。
接着剤自身は熱硬化性または熱可塑性でよく、ポリグリシジルエーテル、ポリシアヌレート、ポリイソシアヌレート、ビス−トリアジン樹脂、ポリ（ビス−マレイミド）、ノルボルネンを末端基とするポリイミド、ポリノルボルネン、アセチレンを端末機とするポリイミド、ポリブタジエンおよび機能化したそのコポリマー、環状オレフィンポリシクロブテン、ポリシロキサン、ポリシスカロキサン、機能化したポリフェニレンエーテル、ポリアクリレート、ノボラックポリマーおよびコポリマー、フルオロポリマーおよびコポリマー、メラミンポリマーおよびコポリマー、ポリ（ビスフェニルシクロブタン）、およびこれらの配合物またはプレポリマーを含むことができる。前記の接着剤は、難燃性または高められた靱性を付加するために、それら自身を共に混合しまたは他のポリマー若しくは接着剤と混合してもよい、ということを理解すべきである。
ここで使用する平均流動気孔サイズおよび最小気孔サイズは、値を直接報告するＣｏｕｌｔｅｒ（商標）Ｐｏｒｏｍｅｔｅｒ ＩＩ（英国ＬｕｔｏｎのＣｏｕｌｔｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｔｄ．）を使用して決定した。平均粒子サイズおよび最大粒子サイズはＭｉｃｒｏｔｒａｋ（商標）の光散乱粒子サイズ分析器、型番ＦＲＡ（米国ペンシルバニア州Ｎｏｒｔｈ ＷａｌｅｓのＭｉｃｒｏｔｒａｋ Ｄｉｖｉｓｉｏｎ ｏｆ Ｌｅｅｄｓ ＆ Ｎｏｒｔｈｕｐ）を使用して決定した。平均粒子サイズ（ＡＰＳ）は５０％の粒子がこれよりも大きくなる値として定義する。最大粒子サイズ（ＬＰＳ）はＭｉｃｒｏｔｒａｋ（商標）ヒストグラムで検出できる最大の粒子として定義する。あるいは最大粒子サイズを、Ｍｉｃｒｏｔｒａｋ（商標）モデルＦＲＡ Ｐａｒｔｉｃｌｅ Ａｎａｌｙｚｅｒが１００％の粒子が通過したことを示すときの最小の点として定義する。
一般に、接着剤−充填物の誘電体を調整する方法は、（ａ）油滑された押し出し形成プレフォームを伸張して、小さい粒子および接着剤が自由に隙間または気孔容積に流れ込めるのに十分なミクロ構造にするようにポリテトラフルオロエチレンを延伸膨張すること、（ｂ）ポリマー材料、例えば熱硬化性または熱可塑性の材料、および充填剤から、ペーストを作ること、（ｃ）浸漬、コーティング、または圧力の供給により、接着剤−充填剤のペーストを、延伸膨張ポリテトラフルオロエチレンのような高多孔質の骨組み（ｓｃａｆｆｏｌｄ）に含浸させること、を必要とする。
表１は基板の平均流動気孔サイズ（ＭＦＰＳ）および粒子サイズの関係の効果を示す。平均流動気孔サイズ（ＭＦＰＳ）の最大粒子サイズに対する比が１．４以下のとき、不十分な結果が観察される。この場合、均一な複合材料は観察されず、ほとんどの微粒子充填剤は微多孔質の基板に均一に入り込まない。最大粒子に対するＭＦＰＳの比が約２．０よりも大きいとき、均一な複合材料が得られる。最大粒子に対するＭＦＰＳの比が大きくなればなるほど、均一な分散液を微多孔質基板が吸収することが多くなることも認められる。
例１
微細分散液は、難燃化したジシアナミド／２−メチルイミダゾールに触媒されるビスフェノール−Ａに基づくポリグリシジルエーテル（Ｎｅｌｃｏ Ｎ−４００２−５，Ｎｅｌｃｏ Ｃｏｒｐ）の２０％（ｗ／ｗ）ＭＥＫ溶液に、２８１．６ｇのＴｉＯ2（ＴＩ Ｐｕｒｅ Ｒ−９００，Ｄｕ Ｐｏｎｔ Ｃｏｍｐａｎｙ）を混合して調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後、延伸膨張ＰＴＦＥの布きれをこの樹脂混合物に浸した。柔軟な複合材料を与えるために、ウェブを引っ張り応力をかけて１６５℃で１分間乾燥した。この様に作られた部分的に硬化した接着剤複合材料は、５７重量％のＴｉＯ2、１３重量％のＰＴＦＥおよび３０重量％のエポキシ接着剤を含んでいた。接着剤シートのいくつかのプライを銅箔の間に重ねて、２２５℃の温度で９０分間、真空補助油圧プレスを使用して６００ｐｓｉでプレスし、その後加圧下で冷却した。この結果、誘電率が１９．０で、平均の層の厚さが１００μｍ（０．００３９”（３．９ｍｉｌ））の誘電体積層体厚さで２８０℃のはんだ付けの衝撃に３０秒間耐える銅の積層板ができた。
例２
微細分散液は、フェニルトリメトキシシラン（０４３３０，Ｈｕｌｓ／Ｐｅｔｒａｒｃｈ）で前処理した３８６ｇのＳｉＯ2（ＨＷ−１１−８９，Ｈａｒｂｉｓｏｎ Ｗａｌｋｅｒ Ｃｏｒｐ．）を２００ｇのビスマレイミドトリアジン樹脂（ＢＴ２０６ＯＢＪ，三菱ガス化学）および３８８ｇのＭＥＫのマンガン触媒入り溶液に混ぜ入れて調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後、０．０００２”の厚さの延伸膨張ＰＴＦＥの布きれをこの樹脂混合物に浸して、取り出し、そしてその後で柔軟な複合材料を与えるために、引っ張り応力をかけて１６５℃で１分間乾燥した。このプレプレグのいくつかのプライを銅箔の間に重ねて、２２５℃の温度で９０分間、真空補助油圧プレスを使用して２５０ｐｓｉでプレスし、その後加圧下で冷却した。結果としてこの様に作られた誘電体は、５３重量％のＳｉＯ2、５重量％のＰＴＦＥおよび４２重量％の接着剤を含んでおり、銅に良く密着して、誘電率が（１０ＧＨｚにおいて）３．３および誘電正接が（１０ＧＨｚにおいて）０．００５であることを示した。
例３
微細分散液は、４８３ｇのＳｉＯ2（ＨＷ−１１−８９）を、２７４．７ｇのビスマレイミドトリアジン樹脂（ＢＴ２０６０ＢＪ，三菱ガス化学）および４８５ｇのＭＥＫのマンガン触媒入り溶液に混ぜ入れて調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後、０．０００２”の厚さの延伸膨張ＰＴＦＥの布きれをこの樹脂混合物に浸して、取り出し、そしてその後で柔軟な複合材料を与えるために、引っ張り応力をかけて１６５℃で１分間乾燥した。このプレプレグのいくつかのプライを銅箔の間に重ねて、２２５℃の温度で９０分間、真空補助油圧プレスを使用して２５０ｐｓｉでプレスし、その後加圧下で冷却した。結果としてこの様に作られた誘電体は、５７重量％のＳｉＯ2、４重量％のＰＴＦＥおよび３９重量％の接着剤を含んでおり、銅に良く密着して、誘電率が（１０ＧＨｚにおいて）３．２および誘電正接が（１０ＧＨｚにおいて）０．００５であることを示した。
例４
微細分散液は、１５．４４ｋｇのＴｉＯ2粉末（ＴＩ Ｐｕｒｅ Ｒ−９００，ＤｕＰｏｎｔ Ｃｏｍｐａｎｙ）を、３．３０ｋｇのビスマレイミドトリアジン樹脂（ＢＴ２０６ＯＢＨ，三菱ガス化学）および１５．３８ｋｇのＭＥＫマンガン触媒入り溶液に混ぜ入れて調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後０．０００４”のＴｉＯ2入りの延伸膨張ＰＴＦＥの布きれ（Ｍｏｒｔｉｍｅｒの米国特許第４，９８５，２９６号明細書の手法により充填した、ただしＴｉＯ2添加量は４０％とし、最後に膜を圧縮しなかった）を、樹脂混合物に浸して、取り出し、そしてその後で柔軟な複合材料を与えるために、引っ張り応力をかけて１６５℃で１分間乾燥した。このように作られた部分的に硬化した接着性複合材は、７０重量％のＴｉＯ2、９重量％のＰＴＦＥおよび２１重量％の接着剤を含んでいた。このプレプレグのいくつかのプライを銅箔の間に重ねて、２２０℃の温度で９０分間、真空補助油圧プレスを使用して５００ｐｓｉでプレスし、その後加圧下で冷却した。このように得られた誘電体は、銅に良く密着して、誘電率が１０．０、および誘電正接が０．００８であることを示した。
例５
微細分散液は、７．３５ｋｇのＳｉＯ2（ＡＤＭＡＴＥＣＨＳ ＳＯ−Ｅ２，タツモリ社）を、７．３５ｋｇのＭＥＫおよび７３．５ｇのカップリング剤、すなわち３−グリシジルオキシプロピルトリメトキシシラン（Ｄｙｎａｓｙｌａｎ ＧＬＹＭＯ（Ｐｅｔｒａｃｈ Ｓｙｓｔｅｍ））と混合して調整した。ＳＯ−Ｅ２は、粒子サイズが０．４〜０．６ｍｍ、比表面積が４〜８ｍ2／ｇ、および嵩密度が０．２〜０．４ｇ／ｃｃ（ゆるい（ｌｏｏｓｅ））の非常に球状なシリカを持つものと製造者により説明されている。
この分散系に、シアノ化したフェノール樹脂、Ｐｒｉｍａｓｅｔ ＰＴ−３０（Ｌｏｎｚａ Ｃｏｒｐ．）の５０％（ｗ／ｗ）メチルエチルケトン（ＭＥＫ）溶液９３２ｇ、ＲＳＬ １４６２（Ｓｈｅｌｌ Ｒｅｓｉｎｓ，Ｉｎｃ．（ＣＡＳ＃２５０６８−３８−６））の５０％（ｗ／ｗ）ＭＥＫ溶液８９６ｇ、ＢＣ−５８（Ｇｒｅａｔ Ｌａｋｅｓ，Ｉｎｃ．）の５０％（ｗ／ｗ）ＭＥＫ溶液３８０ｇ、ビスフェノールＡ（Ａｌｄｒｉｃｈ Ｃｏｍｐａｎｙ）の５０％ＭＥＫ溶液５４ｇ、Ｉｒｇａｎｏｘ １０１０（Ｃｉｂａ Ｇｅｉｇｙ）１２．６ｇ，マンガン２−エチルヘキサノエート（Ｍｎ−ＨＥＸ−ＣＥＭ（ＯＭＧ Ｌｔｄ．））の０．６％溶液３．１ｇ、および２．４０ｋｇのＭＥＫを加えた。この分散系を約１〜３ガロン／分の速度で約２０分間Ｍｉｓｏｎｉｃｓ連続フローセルに通して超音波撹拌にかけた。このように得られた微細分散系を、浴全体の固形分濃度が１１．９％（ｗ／ｗ）になるように、更に薄めた。
微細分散系を含浸浴に注いだ。延伸膨張ポリテトラフルオロエチレンウェブは図１０のノードフィブリル構造物を持ち、以下のような物性を持つ。
フレーザー（Ｆｒａｚｉｅｒ）数は試験される物質の通気性に関係する。通気性は、空気流量を計るためのおよそ６平方インチの円形の領域に設けられるガスケット付きの掴み具にウェブを固定することで測定する。上流側を乾燥した圧縮空気の供給源を持つ管路内の流量計につないだ。試料掴み具の下流側は大気に解放した。試験は、０．５インチ水柱の圧力を試料の上流側にかけ、インライン流量計（流量計につないだボールフロートロータメータ）を通る空気の流量を記録して行う。
ボール破裂強さは破壊時の最大値を測定することにより、試料の相対強さを計る試験である。ウェブを２つの板の間に固定しながら、直径１インチのボールで試験する。ＣｈａｔｉｌｌｏｎのＦｏｒｃｅ Ｇａｕｇｅ Ｂａｌｌ／Ｂｒｕｓｔ Ｔｅｓｔを使用した。媒体を計測装置に緊張させて配置し、ウェブを破裂プローブのボールに接触させるように持ち上げることで圧力をかける。破壊時の圧力を記録する。
上で記述したウェブを、均一性を確実にするために約３フィート／分の速度で、常に撹拌している含浸浴に通過させた。含浸させたウェブを、全てまたはほとんど全ての溶媒を取り除くために、加熱した炉を直ぐに通して、ロールに集めた。
このプレプレグのいくつかのプライを銅箔の間に重ねて、２２０℃の温度で９０分間、真空補助油圧プレスを使用して２００ｐｓｉでプレスし、その後加圧下で冷却した。このように得られた誘電体は、銅に良く接着して、誘電率（１０ＧＨｚで）が３．０、および誘電正接が（１０ＧＨｚで）０．００８５であることを示した。
例４および例７で使用した微粒子充填剤の物理的性質を以下で比較する。
例６
融解ケイ素の蒸気燃焼から調整したＳｉＯ2に基づく、含浸した接着剤充填剤混合物を含むｅＰＴＦＥマトリクッスを以下のように調整した。２つの先駆物質混合物を最初に調整した。１つはシリカが例５と同様のシラン処理したシリカを含むスラリーの形をしており、他方は樹脂および他の成分の触媒なしの配合物である。
混合物Ｉ
このシリカスラリーは、例５のＭＥＫ中のＳＯ−Ｅ２シリカの５０／５０配合物で、シリカはシリカの重量の１％に等しい被覆シランを含む。５ガロンの容器に１７．５ポンドのＭＥＫおよび７９ｇのシランを加え、二つの成分を混ぜてＭＥＫへのシランの均一な分散を確実にした。その後、例５の１７．５ポンドのシリカを加えた。５ガロンの容器２つ分のＭＥＫ−シリカ−シラン混合物を反応容器に加え、内容物、すなわちスラリーをおよそ１時間超音波分散器に通し、再循環させて、存在し得る全てのシリカ集合体を破壊した。超音波処理を完了し、その後反応器の内容物を連続的に撹拌しながら、この内容物をおよそ８０℃の温度でおよそ１時間加熱した。反応した混合物はその後１０ガロンの容器に移した。
混合物ＩＩ
所定の樹脂配合物製品はおよそ６０％の固形分を含む触媒なしの樹脂配合物（接着剤）を含有しているＭＥＫに基づく溶液であって、固形分はいずれも重量百分率で、ＰＴ−３０シアン化フェノール樹脂が４１．２％、ＲＳＬ １４６２エポキシ樹脂が３９．５％、ＢＣ５８難燃材が１６．７％、Ｉｒｇａｎｏｘ １０１０安定剤が１．５％、およびビスフェノールＡ助触媒が１％の厳密な混合物であった。
１０ガロンの容器の中に、１４．８ポンドのＰＴ−３０および１５〜２０ポンドのＭＥＫを加え、激しく撹拌して完全にＰＴ−３０を溶かした。その後６ポンドのＢＣ５８を計り、ＭＥＫ／ＰＴ−３０溶液に加えて、激しく撹拌し、ＢＣ５８を溶かした。安定剤、２４４．５ｇのＩｒｇａｎｏｘ １０１０およびビスフェノールＡ １６３ｇを加えた。１０ガロンの容器を再秤量し、１４．２２ポンドのＲＳＬ １４６２を加えた。更なるＭＥＫを加えて混合物の重さを６０ポンドにした。この内容物を１〜２時間、または固形成分が完全に解けるのに必要な時間激しく撹拌した。
所望の製品は、シランで処理したシリカ、触媒なしの樹脂配合物、およびＭＥＫの混合物であり、固形分の６８重量％はシリカ、および全固形分は混合物の５〜５０重量％である。厳密な固形分濃度は実験ごとに変わり、含浸させる膜にも一部依存する。触媒の濃度はＰＴ−３０およびＲＳＬ １４６２の合計の１０ｐｐｍであった。
混合物ＩおよびＩＩの固形分含有量を測定して、先駆物質の精度を検定し、それまでに起こった全ての溶媒のフラッシュを補償した。その後、混合物Ｉを１０ガロンの容器に加えて１２ポンドの固形分、例えば５１．５％が固形分なら２３．４８ポンドの混合物Ｉを供給した。次に混合物ＩＩを容器に加えて５．６４ポンドの固形分、例えば５９．６％が固形分なら９．４６ポンドの混合物ＩＩを供給した。３．４５ｇのマンガン触媒溶液（ミネラルスピリット中０．６％）を混合物ＩおよびＩＩの混合物に加え、徹底的に混合して高固形分含有量の混合物を作った。
ｅＰＴＦＥマトリクッスを含浸するための浴の混合物、すなわち２８％が固形分混合物であるこの高固形分含有量の混合物に十分なＭＥＫを加えて全体の重さを６３ポンドにすることで調整した。
その後、ｅＰＴＦＥマトリクッスをこの浴混合物で含浸して、誘電体物質を作った。
例７
微細分散液を、２６．８ｇのファーネスブラック（Ｓｐｅｃｉａｌ Ｓｃｈｗａｒｚ １００，Ｄｅｇｕｓｓａ Ｃｏｒｐ．，Ｒｉｄｇｅｆｉｅｌｄ Ｐａｒｋ，Ｎｅｗ Ｊｅｒｓｅｙ）および７９ｇのカップリング剤、３−グリシジルオキシプロピル−トリメトキシシラン（Ｐｅｔｒａｃｈ Ｓｙｓｔｅｍ）を混合して調整した。分散系を１分間超音波撹拌にかけ、その後で予め超音波撹拌された１７．５ポンドのＭＥＫ中で１７．５ポンドのＳｉＯ2（ＳＯ−Ｅ２）が撹拌されている分散系に加えた。最終的な分散系を、還流下で１時間一定な上部混合（ｏｖｅｒｈｅａｄ ｍｉｘｉｎｇ）をしながら加熱し、その後室温まで冷却させた。
別に、接着剤ワニスを、５７．５％（ｗ／ｗ）Ｐｒｉｍａｓｅｔ ＰＴ−３０のＭＥＫ混合物３４１３ｇ、７６．８％（ｗ／ｗ）ＲＳＬ １４６２のＭＥＫ混合物２４５６ｇ、５３．２％（ｗ／ｗ）ＢＣ５８（Ｇｒｅａｔ ｌａｋｅｓ，Ｉｎｃ．）のＭＥＫ溶液１４９５ｇ，２３．９％（ｗ／ｗ）ビスフェノールＡ（Ａｌｄｒｉｃｈ Ｃｏｍｐａｎｙ）のＭＥＫ溶液２００ｇ、７１．５ｇのＩｒｇａｎｏｘ １０１０、０．６％（ｗ／ｗ）Ｍｕ ＨＥＸ−ＣＥＭ（ＯＭＧ Ｌｔｄ．）のミネラルスピリット溶液３．２１ｇ、および２．４０ｋｇのＭＥＫを加えて調整した。
別の容器に、上記分散系３７３９ｇを、ファーネスブラック（Ｓｐｅｃｉａｌ Ｓｃｈｗａｒｚ １００，Ｄｅｇｕｓｓａ Ｃｏｒｐ．，Ｒｉｄｇｅｆｉｅｌｄ Ｐａｒｋ，Ｎｅｗ Ｊｅｒｓｅｙ）０．０２３３ｇ、上記接着剤ワニス１３２８、およびＭＥＫ３８．３ポンドとともに入れた。この混合物を含浸浴に注ぎ、ｅＰＴＦＥウェブを３フィート／分または約３フィート／分の速度で含浸浴に通した。この分散系を常に撹拌して均一性を確実にした。含浸されたウェブをすぐに加熱した炉に通し、全てまたはほとんど全ての溶媒を除去し、ロールに集めた。
このプレプレグのいくつかのプライを銅箔の間に重ねて、２００℃の温度で９０分間、真空補助油圧プレスを使用して２００ｐｓｉでプレスし、その後加圧下で冷却した。結果として得られた誘電体は銅に対する良好な接着性を示した。
例８
接着剤ワニスを、５７．５％（ｗ／ｗ）Ｐｒｉｍａｓｅｔ ＰＴ−３０（Ｐ．Ｎ．Ｐ−８８−１５９１）のＭＥＫ溶液３４１３ｇ、７６．８％（ｗ／ｗ）ＲＳＬ １４６２のＭＥＫ溶液２４５６ｇ、５３．２％（ｗ／ｗ）ＢＣ５８（Ｇｒｅａｔ ｌａｋｅｓ，Ｉｎｃ．）のＭＥＫ溶液１４９５ｇ、２３．９％（ｗ／ｗ）ビスフェノールＡ（Ａｌｄｒｉｃｈ Ｃｏｍｐａｎｙ）のＭＥＫ溶液２００ｇ、Ｉｒｇａｎｏｘ １０１０ ７１．５ｇ、０．６％（ｗ／ｗ）Ｍｎ ＨＥＸ−ＣＥＭのミネラルスピリット溶液３．２１ｇ、およびＭＥＫ２．４０ｋｇを加えて調整した。
別の容器に、上記接着剤ワニス分散系１３２８ｇ、ＭＥＫ４２．３ポンド、ファーネスブラック（Ｓｐｅｃｉａｌ Ｓｃｈｗａｒｚ １００，Ｄｅｇｕｓｓａ Ｃｏｒｐ．，Ｒｉｄｇｅｆｉｅｌｄ Ｐａｒｋ，Ｎｅｗ Ｊｅｒｓｅｙ）６．４ｇおよび、ＳｉＯ2（ＳＯ−Ｅ２）１８６０．９ｇを入れた。この混合物を含浸浴に注ぎ、ｅＰＴＦＥウェブを３フィート／分または約３フィート／分の速度で含浸浴に通した。この分散系を常に撹拌して均一性を確実にした。含浸されたウェブを直ぐに加熱した炉に通し、全てまたはほとんど全ての溶媒を除去し、ロールに集めた。
このプレプレグのいくつかのプライを錫箔の間に重ねて、２２０℃の温度で９０分間、真空補助油圧プレスを使用して２００ｐｓｉでプレスし、その後加圧下で冷却した。結果として得られた誘電体は銅に対する良好な接着性を示した。
上記のように、本発明はチップパッケージ用の寸法的に安定な芯を供給する。この芯は、例えば銅または銅でメッキしたＩＮＶＡＲのような金属芯である。銅はチップパッケージのＣＴＥを、それを結合するプリント回路板のＣＴＥにあわせやすいので、好ましい材料の一つである。このことは、金属がパッケージに必要な安定性を供給するので、パッケージを扱いやすくする。チップパッケージの上面と下面にメッキし、層を同時に積層することは、チップパッケージの製造工程をより効率的にするのを可能にする。加えて、基板のそれぞれの面のそれぞれの層の金属量を均衡させて、パッケージをチップに取り付けやすくする。金属芯の更なる利点には、チップの同時スイッチングノイズを減少させる埋め込み静電容量を提供することが含まれる。
図１１に示したように、参照してここに組み入れられる米国特許第５，４９８，４６７号明細書で教示されるような、伝導性のＺ軸材を使用する多層基板を使用してもよい。例えば、多層をこのような伝導性Ｚ軸材を使用して一緒に結合し、非常に密なプリント回路板が得られる。１００またはそれ以上の層に達すると考えることができよう。図１１では、基板１４０および１５０はそれぞれ互いに同一であり、構造的に図５の寸法的に安定な基板に類似する。基板１４０および１５０は、以下で詳細に説明される伝導性のＺ軸材１６０と共に積層される。図１９は、以下で図１２〜１４を参照に説明する伝導性のＺ軸材１６０と共に積層する図８の基板と類似の、基板２９０および３００を示す。
図１１で例示される多層パッケージは、Ｚ軸材の肉厚を通って延在する不規則な形の伝導経路を持つ上で挙げた米国特許第５，４９８，４６７号明細書に記載されるような、伝導性のＺ軸材を使用して作製する。伝導性Ｚ軸材を形成するための基材は、一つの面から他方の面への連続な気孔を持つ平板の、連続気泡の、多孔質部材である。この多孔質で平板の部材は、気孔を画定する材料が図１２〜１４で示すようにＺ軸平面を通る垂直に画成された断面内でＺ軸方向に通る不規則な経路を作る内部形態を持っていなければならない。
伝導性のＺ軸部材のふさわしい材料は、５×１０-6ｍ〜５×１０-4ｍ（５〜５００μｍ）程度の範囲の厚さを持ち、これにはナイロンといったような織布または不織布、グラスファイバーまたはポリエステル布帛または綿等が含まれる。この部材は、可撓性である多孔質ポリマーのフィルムまたは膜でもよく、例として多孔質ポリオレフィン、例えば多孔質ポリエチレン、多孔質ポリプロピレンや、多孔質フルオロポリマーや、または連続気泡、多孔質のポリウレタンといったといったものでもよい。更に、片方の面から他方の面につながる連続気孔を持つ薄い多孔質セラミックプレートのような、連続気泡、多孔質の無機材を使用できる。
多孔質フルオロポリマーには、多孔質ポリテトラフルオロエチレン（ＰＴＦＥ）、多孔質の延伸膨張ポリテトラフルオロエチレン（ｅＰＴＦＥ）、ポリテトラフルオロエチレンおよびポリエステルもしくはポリスチレンの多孔質共重合体、テトラフルオロエチレンおよびフッ素化エチレン−プロピレン（ＦＥＰ）もしくはＣ1〜Ｃ4のアルコキシ基を持つペルフルオロアルコキシ−テトラフルオロエチレン（ＰＦＡ）の共重合体が含まれるが、多孔質フルオロポリマーはこれらに限定されない。好ましい多孔質材料には、延伸膨張ポリプロピレン、多孔質ポリエチレンおよび多孔質ポリテトラフルオロエチレンが含まれる。最も好ましくは、この材料は、ノードがフィブリルで相互接続されたミクロ構造を持ち、気孔率が２０〜９０％の、延伸膨張ポリテトラフルオロエチレンであり、例えば参照してここに組み入れられる米国特許第３，９５３，５６６号明細書の教示に従って調整される材料のようなものである。
一般にＺ軸部材は約５〜５００μｍ、好ましくは約５〜１２５μｍの厚さを持つ。しかしながら、紫外光が試料を貫く限り厚さは決定的な要素にはならない。
図１２〜１４を参照して、Ｚ軸部材を形成するための材料１７０は、フィブリル２００で相互接続するノード１９０の間の空間として定義される気孔１８０を持つ延伸膨張ポリテトラフルオロエチレンである。フィブリル２００で相互接続するノード１９０の内部構造は、平板の部材の片方の側２３０から他方の側２４０へと、垂直に定められた断面２２０内のＺ軸を通る不規則な連続経路に、結果としてなる材料の密集体（ｍａｔｅｒｉａｌ ｄｅｎｓｉｔｙ）である。（図１４を参照）
米国特許第５，４９８，４６７号明細書により教示されるように、Ｚ軸方向に通る領域２２０を金属塩の付着を受けやすくして選択的に伝導性の部材２５０（図１４）を用意する。この金属塩は照射エネルギーを受けると非伝導性の金属核に変えられ、ついでこれが、無電解金属メッキ浴からの伝導性金属の析出を触媒するために働く。多孔質部材１７０の気孔１８０は初め、アルコール、または有機の水性界面活性剤のような湿潤剤で湿らせる。メタノール、プロパノール、テトラフルオロエチレン／ビニルアルコール共重合体またはその種の他のものが使用できる。湿潤剤は部材の材料が、ニッケルまたは銅のような伝導性金属を受け入れるように働く。特に好ましいのは銅である。
感照射性金属塩組成物は、感光性還元剤、金属塩、ハロゲン化イオン源、および第二還元剤（ｓｅｏｃｎｄ ｒｅｄｕｃｉｎｇ ａｇｅｎｔ）の溶液を含む液体の感照射性組成物である。感照射性溶液は、水、金属塩、感光性還元剤、第二還元剤を含有し、および任意に（表面をぬらしにくい場合に）界面活性剤を含有する。金属塩には、酢酸銅、蟻酸銅、臭化銅、硫酸銅、塩化銅、塩化ニッケル、硫化ニッケル、臭化ニッケル、第一鉄含有化合物、例えば硫酸第一鉄、塩化第一鉄等、並びにパラジウム、白金、銀、金、およびロジウムのような貴金属が含まれるが、含有塩はこれらに限定されない。
ふさわしい感光性還元剤は、芳香族ジアゾ化合物、鉄塩、例えばシュウ酸第二鉄または第一鉄、硫酸第二鉄アンモニウム等、ニクロム酸塩、例えばニクロム酸塩アンモニウム等、ジスルホン酸アントラキノンまたはその塩、グリシン（特に湿った表面条件で活性）、Ｌ−アスコルビン酸、アジ化物、および他の同様なものであり、また金属促進剤、例を挙げれば、例えば塩化第一スズといったスズ化合物、または銀、パラジウム、金、水銀、コバルト、ニッケル、亜鉛、鉄などの化合物であって、後者の群は１リットルに対して１ｍｇ〜２ｇの量で任意に加えられる。
第二還元剤には、グリセロール、エチレングリコール、ペンタエリトリトール、メソエリトリトール、１，３−プロパンジオール、ソルビトール、マンニトール、プロピレングリコール、１，２−ブタンジオール、ピコナール、スクロース、デキストリン、といったような多価アルコールや、トリエタノールアミン、プロピレンオキシド、ポリエチレングリコール、ラクトース、スターチ、エチレンオキシドおよびゼラチンなどの化合物が含まれるが、第二還元剤はこれらに限定されない。やはり第二還元剤として使用できる化合物は、ホルムアルデヒド、ベンズアルデヒド、アセトアルデヒド、ｎ−ブチルアルデヒドなどのアルデヒドや、ナイロン、アルブミンおよびゼラチンなどのトリアミドが含まれ、４−ジメチルアミノトリフェニルメタン、４’、４’、４’’−トリ−ジ−メチルアミノ−トリフェニルメタンなどのトリフェニルメタン染料のロイコ塩基や、３，６−ビスジメチルアミノキサンテンおよび３，６−ビスジメチルアミノ−９−（２−カルボキシエチル）キサンテンなどのキサンテン染料のロイコ塩基や、エチレングリコールジエチルエーテル、ジエチレングリコール、ジエチルエーテルテトラエチレングリコールジメチルエーテルなどのポリエーテルや、他の同様なものが含まれるが、第二還元剤として使用できる化合物はこれらに限定されない。
ソルビトールによって例証される保湿剤でもある第二還元剤は、明らかに現像する前に「乾燥」した被膜への調湿効果の理由から、１つの態様では処理溶液の保湿剤用の成分として利用される。それは、被膜中の全ての未転化の感照射性組成を塩基で洗い流す現像工程の間、部材の内部材料の金属被膜の密度を維持するのを実質的に補助する。
ふさわしい界面活性剤には、Ｒｏｈｍ＆Ｈａｓｓ Ｃｏ．製のＴＲＩＴＯＮ Ｘ−１００のようなポリエテノキシ非イオンエーテル、およびＯｌｉｎ Ｍａｔｈｉｅｓｏｎ Ｃｏｍｐａｎｙ製の界面活性剤６Ｇおよび１０Ｇのようなノニルフェノールとグリシドールの反応に基づく非イオン界面活性剤がある。
この処理溶液、すなわち、感照射性組成物は、通常水溶液のｐＨを２〜４（好ましくは２．５〜３．８）の間に調整するために酸性塩の形の酸性化剤、および少量のハロゲン化物イオン（ヨウ素、臭素または塩素イオン）含み、それにより添加剤の組み合わせが、処理した平板の材料を照射エネルギーにさらすことにより後で作られる被膜の密度を実質的に高めることに驚異的な効果を与える。酸性度を調整することはその目的のためだけの薬剤を導入することを必ずしも必要とするとは限らない。なぜなら、調整は、酸性の性質の感光性還元剤（例えば、アスコルビン酸、グリセリンなど）またはハロゲン化物イオンを導入するための他の何らかの添加剤（例えば塩酸）で例証されるような、他の機能も持った酸性の物質により、完全にまたは部分的になされることがあるからである。同様に、一部のまたは全てのハロゲン化物イオンを、還元できる金属塩（例えば、第二銅）の成分として導入してもよい。
感受性にした溶液のｐＨを制御または調節するために使用できる多くのふさわしい酸性物質のうちには、フルオロホウ酸、クエン酸、乳酸、リン酸、硫酸、酢酸、蟻酸、ホウ酸、塩酸、硝酸および他の同様なものがある。幅広い種類の臭化物、塩化物及びヨウ化物塩およびその他のハロゲンを発生させる水溶性の化合物を利用して、処理溶液の要求されるハロゲン化物イオン含有量の一部または全てを供給してもよい。これらにはとりわけ、一般に金属とこれらのハロゲンとの塩で、臭化第二銅、塩化ニッケル、塩化コバルト、塩第二銅、ヨウ化ナトリウム、ヨウ化カリウム、塩化リチウム、ヨウ化マグネシウム、臭化マグネシウム、臭化ナトリウム、臭化カリウム、および他の同様なもので例証されるようなものを含めることができる。臭化物塩は、少なくとも特定の場合に基板上での感度を対応する塩化物よりも高くする（すなわち、より濃く密な析出物）生じるので、より好ましい。
ハロゲン化物イオンは溶質のうちより少ない割合のみを構成し、典型的には、溶解固形分の全重量基準で、約０．０４５〜１．６％、好ましくは約０．１３〜０．４５％の範囲でよい。ハロゲンの量は他の表し方をすれば、感受性溶液１リットル当たりのハロゲンが約０．９〜２５ミリ当量、好ましくは２．５〜９ミリ当量、例えば臭化第二銅では０．３〜１．０ｇ／リットルにしてよい。ハロゲン化物イオンの割合を増加させることは、そのような増加が処理の感受効果を最適な量で得られるもの未満に徐々に減少させるので、通常好ましくない。また、当量として表されるこれらのハロゲン化物イオンの割合は、処理溶液の第二銅または他の還元性非貴金属カチオンのそれよりも少ない。例えば、そのような金属イオンの当量のハロゲン化物イオン当量に対する比は、通常少なくとも２：１，好ましくは４：１〜１００：１の範囲である。
感照射性組成物を材料１７０に適用して気孔を画成している材料を完全にぬらし、それにより多孔質部材を、組成物が材料１７０の気孔１８０を透過しまたは貫通して、多孔質の平面材料の片方の面から他方の面までの気孔を画成する材料に沿って気孔の内部に被膜を形成するのに十分な時間、感照射性組成物にさらす。この後、被覆した多孔質部材を自然乾燥または５０℃以下での炉での加熱で乾燥する。この段階で、処理用組成物の感光性を保持するために、材料は黄色光条件下で処理すべきである。また、処理に不利な影響をおよぼしかねない部材材料による水の吸収の可能性があるので、部材を７０°Ｆより低い温度、６０％以下の相対湿度に保つべきである。
被覆した多孔質部材の片方の表面の選ばれた場所を不透明の覆い２６０（図１２）でマスクし、カバーした領域にその後の照射線が当たらないようにする。マスク２６０は結果として、非伝導性領域の一つおきのバンドにより切離されＺ軸方向に通り抜ける任意の、所望の、形、大きさ、配列の点状の伝導性領域、または伝導性領域の交互のバンドまたはストリップをもたらすことができる。点は通常円形であるが、正方形、長方形などの他の幾何学的な形状であることができよう。点の大きさは小さくて０．０００１インチ、大きくて０．０２５インチほどでよく、好ましくは０．００１インチ、０．００２インチ、０．００３インチ、０．００４インチ、０．００５インチ、０．００８インチ、０．００９インチまたはこれらの端数（ｆｒａｃｔｉｏｎ）でよく、ここで、隣接する点の中心間の距離として定義されるピッチは、好ましくは点の寸法の少なくとも２倍で、例えば１ｍｉｌの点では、２ｍｉｌのピッチである。
マスクされた部材１７０を、光、電子ビーム、ｘ線、および同様なもの等の照射線、好ましくは紫外線に、金属塩の金属カチオンを部材の肉厚を通して還元して金属核にするのに十分な時間かつ十分なパワーで暴露する。その後で部材１７０のマスクを取り除き、酸性またはアルカリ性の洗浄溶液で洗浄して、不透明なカバーで保護されていた感照射性組成物を洗い流す。酸性またはアルカリ性洗浄（または定着）溶液を数分より長く、例えば５分以下の間、接触したままにしなければ、溶液は照射線が金属カチオンを金属核に還元した領域に影響を及ばさない。
具体的には、図１２で示すように、処理される部材１７０は金属マスク、ジアゾまたはハロゲン化銀フィルムで選択的にマスクされる。マスクした部材１７０をその後、５００ｎｍより短い波長の視準されていないまたは視準された紫外光源で、写真描写する。安定なホトイメージを作るために、触媒、非伝導性の金属核、それ自身は最小で２００ｍＪの照射エネルギーを必要とする。
この紫外光エネルギーは、多孔質部材の肉厚を貫くのに十分強力である。この様に、続くメッキ工程では、伝導性の金属が連続的にＺ軸を通してメッキして、Ｚ軸に電気的な連続性を与える。必要なら、紫外光エネルギーを平面部材の両面に当てることができる。
５分間のならし（ｎｏｒｍａｌｉｚａｔｉｏｎ）期間後、触媒された材料を３０〜９０秒の短時間、硫酸溶液で、例えば８重量％の硫酸と９２重量％の脱イオン水からなる溶液で、または水酸化ナトリウムで１０より高いｐＨに調節した、４０ｇ／リットルのエチレンジアミン四酢酸、１００ｍｌ／リットルのホルムアルデヒドからなるアルカリ溶液で洗浄する。この洗浄工程の目的は、光還元像を保持しながら材料から露光されなかった触媒を除去することである。
選択的な像を含む洗浄された材料を、次に反応性金属カチオン置換溶液で安定化する。
像はより安定なカチオン、例えばパラジウムによる銅の置換反応を受ける。この様に薄い層の量では銅がより速く酸化する傾向があり、パラジウムが無電解液中での還元反応をより速く開始させる能力もあることから、より安定な系が所望される。部材をこの溶液中に少なくとも３０秒とどめ、次に脱イオン水中で約１分間洗浄する。
触媒反応を受けた部材を選択的に、１またはそれ以上の伝導性金属で約５０〜６０マイクロインチの析出厚さに無電解メッキする。この様な金属には銅、ニッケル、金、銀、白金、コバルト、パラジウム、ロジウム、アルミニウムおよびクロムが含まれる。電解浴に入れられている間、部材を揺動運動させて撹拌し、基板の最も奥の領域への金属の拡散を促進する。メッキは、最初に脱イオン水中ですすぎを行い、その後で材料中でパラジウムの上に、かつ基板の肉厚を通して銅を析出させるのに十分な時間、撹拌している無電解銅浴に浸漬して行われる。
この様に、Ｚ軸方向に材料を貫く選択された領域内で、材料のノード１９０およびフィブリル２００を、Ｚ軸部２９０並びに上部および下部の接触パッド２７０および２８０を持つ伝導性金属層２３０で、少なくとも部分的に覆う。伝導性の金属は、上部および下部のパッド２７０および２８０の間の選択された領域を通る連続の伝導経路２９０を形成する。
以下の例では、使用する触媒処理溶液を１リットルの脱イオン水に下記のものを加えて調整した。
使用した定着溶液は８重量％の硫酸、９２重量％の蒸留水であった。安定剤も使用し、以下の成分を含む。
例９
米国特許第５，４９８，４６７号明細書により教示されるように、Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓから得られる伸張した多孔質ポリテトラフルオロエチレン膜を、室温で約３０分間メタノール７５％、エタノール２５％およびテトラフルオロエチレンとビニルアルコールの共重合体１重量％の溶液に浸漬することにより、湿潤剤で処理した。
湿潤した膜をその後、触媒処理溶液に６０秒間浸漬し、その後５０℃の炉の中で３分間乾燥した。その後、膜の片方の表面を直径６ｍｉｌおよび６ｍｉｌピッチ（中心から中心まで）の点を持つジアゾフィルムでマスクした。
その後、膜を１６００ｍＪの視準された紫外光源に約２分間暴露した。５分間のならし期間の後、紫外光で処理した膜を、３０秒間定着溶液中で洗浄し、暴露されなかった触媒処理溶液を除去した。次に、選択的に描画した膜を１分間安定化溶液に浸漬して安定化し、その後蒸留水で１分間洗浄した。
安定化した膜をその後、脱イオン水１リットル当たりを基準として、
の銅メッキ浴組成物（Ｓｈｉｐｌｅｙｓ ３）に浸漬した。
膜を７．５分間撹拌棒を使用してこの浴の中で撹拌し、銅がＺ軸を通る触媒された部分の膜の気孔の全体にわたって拡散するのを促進した。
伝導性のＺ軸材の経路に、２つの他の伝導性材料の間のコネクター界面として機能するよう接着剤を充填することができる。ふさわしい接着剤には、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、シアネートエステル樹脂、その他同様なものが含まれる。通常、接着剤は膜を接着剤の溶液中に浸漬して気孔へ吸収させている。エポキシ樹脂の場合には、ふさわしい溶媒はメチルエチルケトンである。接着剤を伝導性のＺ軸材に吸収または含浸させたなら、結合能力を与えるために、それを１６０℃で焼成してＢ段階の伝導性Ｚ軸部材を作る。
例１０
６ｍｉｌ（１５０μｍ）の厚さの、伸張した、多孔質ポリテトラフルオロエチレン膜を、２プロパノールに１分間浸漬して湿潤させた。その後、例９のようにそれを触媒処理溶液に１分間浸漬して、乾燥し、マスクし、紫外光に暴露した。それをその後、例９の様に定着および安定化溶液で処理し、次に例９のように銅でメッキした。
例１１
２ｍｉｌの厚さの伸張した多孔質ポリテトラフルオロエチレン膜を、マスクするストリップを１０ｍｉｌピッチの３ｍｉｌのパッドにすることを除いて、例９と同様に調整した。
例１２〜１４
Ｚ軸に沿って延びる不規則な形の伝導性経路を持つ伝導性Ｚ軸材料を作るため、多孔質ポリエチレン、多孔質ポリプロピレンおよび連続気孔の多孔質ポリウレタンから作られた膜について、例９の手順を踏襲した。
例１５
図１５（倍率１０００倍）で示すノード−フィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜から作った膜は、２５℃で密度０．２２ｇ／ｃｍ3および空気容積７０％の厚さ７６μｍのもので、Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓより入手可能であって、伝導性Ｚ軸材を作るためにマスクするストリップを５ｍｉｌピッチの２ｍｉｌのパッドにすることを除いて例９の様に調整された。
例１６
Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓにより入手可能な、２５℃で密度０．４ｇ／ｃｍ3および空気容積２０％の厚さ４０μｍの、図１６（倍率１５００倍）で示すノード−フィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜は、伝導性Ｚ軸膜を作るために、マスクするストリップを１５ｍｉｌピッチの８ｍｉｌパッドにすることを除いて例９の様に調整された。
例１７
２５℃で密度０．３５ｇ／ｃｍ3および空気容積３０％の厚さ１００μｍの、図１７（倍率１０００倍）のノードフィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜は、Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓにより入手可能で、伝導性のＺ軸材を作るために、マスクするストリップを１５ｍｉｌピッチの８ｍｉｌパッドにすることを除いて、例９の様に調整された。
例１８
２５℃で密度０．２０ｇ／ｃｍ3および空気容積７０％の厚さ１５０μｍの、図１８（倍率１０００倍）のノードフィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜は、Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓにより入手可能で、伝導性のＺ軸材を作るために、マスクするストリップを１５ｍｉｌピッチの８ｍｉｌパッドにすることを除いて、例１の様に調整した。
上で説明した伝導性の経路を含む例１０〜１８の伝導性Ｚ軸材料に、２つの他の伝導性材料間のコネクター界面となるように接着剤を充填することができる。ふさわしい接着剤にはエポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、シアネートエステル樹脂、または同様なものが含まれる。通常、接着剤は接着剤溶液中に膜を浸すことで気孔へ吸収させている。エポキシ樹脂について言えば、ふさわしい溶媒はメチルエチルケトンである。例９のように、結合能力を与えるためのＺ軸材料にエポキシ接着剤を含浸させて、１６０℃で焼成してＢ段階のＺ軸複合材料を供給する。
ここでは本発明の特定の態様について図示および説明したが、本発明は図示および説明したようなものに限定されない。請求の範囲の記載の請求項の範囲内で変更や改変を本発明の一部として取り入れ、具体化してもよいことは明らかである。
本発明は、処理中およびチップパッケージの製造中の物質の動きの可変性を減少させる高密度チップパッケージ用の寸法的に安定な芯を志向する。高密度チップパッケージに安定性を与える安定な芯は、好ましくは金属で形成され、同時に形成される誘電体層および金属層を含む。続いて、高密度チップパッケージの製造を可能にするためバイアが形成される。
発明の背景
高密度チップパッケージの基板は、集積回路チップのインプット／アウトプット（Ｉ／Ｏ）をチップパッケージ基板の中に埋まっているルーチング層または電源／接地層と接続する多くのバイアを必要とする。過去にバイア形成のために使用された従来の機械的な孔あけ工程は、レーザーによるバイアの孔あけ工程に取って代わられている。レーザーによるバイアの孔あけ工程は、従来の機械的な孔あけ工程よりも低いコストで、バイアをはるかに速く形成する可能性を提供する。このバイア形成の速い速度を可能にするためには、かつて使用されてきたものよりも薄い誘電体を使用することが有利である。薄い誘電体はマイクロバイア、すなわち直径＜１００μｍのバイア形成を可能にする。
これらのマイクロバイアを形成した後、効果的にそれらを金属化するために、アスペクト比（バイアの高さをその直径で割った値）を前もって決められた値に保たなければならない。例えば一方閉塞バイアの場合、従来の金属化方法がマイクロバイアの壁面に十分な量の金属を付着させるのに適切であることを確実にするには、アスペクト比はおよそ１にしなければならない。
理解されるはずだが、ガラス織物補強材を含む誘電体材料にマイクロ一方閉塞バイアを形成することは不利である。より具体的にはガラス織物補強誘電体を使用すると、ガラス織物を除去するために必要なレーザーの能力は、一方閉塞バイアを接続させようとする層上の埋め込み銅パッドを除去するのに必要なレーザーの能力と同じぐらい大きくなってしまう。従って、レーザーは銅パッドを貫き下の層までレーザーが届いてしまい、こうしてバイアを拡張してしまう。意図的でなく拡張されたバイアは、金属化後に後続の層に短絡してしまい、回路全体をスクラップにしてしまう。
ガラス織物を含む誘電体材料にマイクロ一方閉塞バイアを形成することに関する欠点を解消するために、誘電体材料の製造者は従来のガラス強化プレプレグの代わりに、薄く、補強していないプレプレグを導入した。しかしながらそのような薄く、補強されていないプレプレグの使用は、高密度プリント回路板およびチップパッケージ基板の製造において、他の困難を生み出した。より具体的には、誘電体材料からガラス織物を取り除くことは、チップパッケージ基板の寸法安定性を減少させた。誘電体材料の構成材料として熱硬化性樹脂を使用すると、樹脂の積層および硬化により、一般的にこれらの樹脂は多層回路板、またはチップパッケージ基板の収縮を誘発する。この収縮は大きくても数千ｐｐｍ程度で、収縮は基板製造の際に補償できるので、それ自体は製造上の問題にならない。しかしながら、一つの不変の回路設計でさえ収縮の程度に可変性がある。収縮の程度のこの可変性は、高密度プリント回路板およびチップパッケージ基板の歩留まりの低下を導くことがある。例えば、もし多層回路の内部層の一つが銅の平面からなる電源または接地層であり、もしバイアがこの層のクリアランスを通過しなければならないなら、積層中に引き起こされる収縮の可変性はパネルからパネルへの接地クリアランスの位置の変化をもたらしかねない。これらの回路にバイアを孔開けするとき、これらのバイアはいくらかの割合で接地または電源層のクリアランスを失い、銅とぶつかることがある。金属化の後これらのバイアは接地層または電源層と短絡し、結果として回路をスクラップにしてしまうだろう。
ガラス織物により支持されない誘電体材料を持つ高密度チップパッケージの製造を容易にするために、寸法的に安定な芯の要求がある。
発明の概要
本発明は、好ましくは銅で作られる金属芯の両面に、同時に回路層を作ることによって高密度チップパッケージ基板の製造をする方法を含む。銅の芯は基板で使用される補強されていない薄い誘電体材料の寸法的な安定性を改善する。金属芯によって、積層中の物質の移動は減少し、それにより高密度チップパッケージの加工および製造は容易になる。金属芯は、チップの同時スイッチングノイズ（ｓｉｍｕｌｔａｎｅｏｕｓ ｓｗｉｔｃｈｉｎｇ ｎｏｉｓｅ）の減少を助ける埋め込み静電容量も与える。
本発明の寸法的に安定な芯は、それを通してエッチングされた少なくとも一つのクリアランスを持つ金属芯、金属芯の両面にありクリアランスを充填している誘電体層、誘電体層の両面の金属キャップ層、および金属キャップ層を通り、金属芯に孔開けしたバイアを含む。金属芯を電気的に絶縁する場合、バイアを金属キャップ層、誘電体層および金属芯のクリアランスを通して延びるように作り、このようにして金属芯を孤立させる。金属層をそのようなバイアの壁面に付着させる。誘電体層および金属キャップ層を金属芯の上面と下面に同時に配置することができる。更なる誘電体層および金属キャップ層を、同様な方法でキャップの上面と下面にやはり同時に積層することができる。必要ならば更なるバイアを形成する。繰り返して誘電体層および金属キャップ層、およびバイアを付け加えることで、寸法的に安定な高密度チップパッケージを提供する。
金属芯および金属層は、チップパッケージの熱膨張率（ＣＴＥ）がプリント回路板のＣＴＥと一致するような、銅または任意の他のふさわしい金属でよい。誘電体は支持されていない任意のプレプレグでよい。更にバイアは一方閉塞バイアまたは貫通（ｔｈｒｏｕｇｈ）バイアでよい。バイアは、孔開けするとき物質を取り除くレーザーを使用して孔開けされる。
本発明による寸法的に安定な芯の製造方法は、銅のような金属芯を供給し、金属芯の上面と下面へ誘電体層を配置し、銅のような金属キャップ層を誘電体層の上面と下面へ配置し、そして誘電体層および金属キャップ層を共に金属芯に積層することを含む。この方法は更に、金属キャップ層、誘電体層および金属芯、または金属芯のクリアランスを通してバイアを孔開けすること、そして次に多層の高密度チップパッケージを製造するために上記の工程を繰り返すことを含む。
【図面の簡単な説明】
上記の概要も下記の本発明の好ましい態様の詳細な説明も、添付した図面と結び付けて読むと、より良く理解されよう。本発明を説明するために、現在のところ好ましい態様をそれらの図面でもって示す。しかしながら本発明が図示されたとおりの配置および手段に限定されないことを理解すべきである。図面において、
図１は処理前の金属芯の側面図である。
図２はエッチング前のパターン化したホトレジストを持つ金属芯の側面図である。
図３は貫通してエッチングされたクリアランスの持つ図１の金属芯の側面図である。
図４は金属芯に誘電体層および金属「キャップ」層を積層した後の基板の側面図である。
図５はバイアがレーザーによって孔開けされて、金属化され、および回路トレース（ｔｒａｃｅ）が形成された後の本発明による基板の側面図である。
図６は更なる誘電体層および金属「キャップ」の層を加えた後の図４の基板の側面図である。
図７は一方閉塞バイアを孔開けした後の、本発明による完成したチップパッケージの側面図である。
図８は本発明の好ましい態様による基板の側面図である。
図９は本発明で誘電体層として使用することができる延伸膨張ポリテトラフルオロエチレン（ｅＰＴＦＥ）材の走査型電子顕微鏡写真である。
図１０は本発明における一つの誘電体材料を形成するために、接着性充填剤を含むマトリクッスを形成する延伸膨張ＰＴＦＥ材の走査型電子顕微鏡写真である。
図１１は伝導性のＺ軸材を使用して一緒に積層した２つの基板を示すものである。
図１２〜１４は不規則に形作られた伝導性の経路を含む伝導性のＺ軸材の構造を図式的に示すものである。
図１５〜１８は伝導性のＺ軸材を作るために便用されるいくらかのｅＰＴＦＥマトリクッスのノードフィブリル構造物を示す走査型電子顕微鏡写真である。
図１９は伝導性のＺ軸材と共に積層された一方閉塞バイアを含む２つの基板を示すものである。
発明の詳細な説明
本発明は高密度チップパッケージ用の寸法的に安定な芯を志向する。この安定な芯はクリアランスを含む金属芯であり、好ましくは銅である。誘電体層を金属芯の上面と下面に配置する。金属キャップ層は誘電体層の上面と下面にそれぞれ配置する。誘電体層および金属キャップ層はパッケージの両面に同時に配置することができる。次に一方閉塞バイアまたは貫通バイアを金属キャップ層を通して、誘電体層および金属芯のクリアランスヘ、およびこれらを通して孔開けする。レーザーは、バイアを作製するべき場所の物質を除去することでバイアの孔をあけるのに使用する。金属芯が電源または接地平面である場合、バイアは直接金属芯を通して作製する。金属芯が絶縁された金属芯であれば、そのときはバイアは金属芯のクリアランスを通して延在し、すなわち金属芯は直接それらと接触するバイアを持たない。
チップパッケージの積層工程の間、安定な芯は基板の物質の移動を減少させ、基板ごとの一様な収縮を達成する。このことはそれぞれの基板がおなじ働きをするのを可能にする。更に、複数の寸法的に安定な芯のチップパッケージを一緒に結合して、高密度チップパッケージを得ることができる。
図１に見られるように、金属芯１０は銅シートのような金属シートであり、金属の反対側の両面に粗い表面１２および１４を持つ。この金属シートは「二重処埋（ｄｏｕｂｌｅ ｔｒｅａｔ）」法として知られる方法で処理されている。この粗い表面は誘電体層をより良く付着するのを可能にする。金属芯の熱膨張率（ＣＴＥ）が、最終的にチップパッケージを取り付けるプリント回路板のＣＴＥに接近して合っている限り、銅の代わりに他の金属を使用できる。例えば、ＣＩＣ、すなわち銅−ＩＮＶＡＲ ３６−銅の積層体、が一体の銅芯の代わりに使用できる。使用されるニッケル合金は３０重量％〜４２重量％のニッケルを含むことができる。金属芯１０は完成した基板に寸法的な安定性を与えるのに十分な厚さ、例えば０．０００５インチ〜０．００２８インチ（１２．７μｍ〜７１．１μｍ）、好ましくは０．００１４インチ（３５．６μｍ）といった厚さでなければならない。この範囲の厚さはチップパッケージにより低い曲げ弾性率を与える。
図２に示すように、通常の方法を使用してホトレジスト２２を金属芯１０の両方の面に塗り、バイアを形成すべきクリアランス２０のパターンを描く。描いた場所を従来の方法で化学的にエッチングし、銅を取り除いてクリアランス２０（図３）を作製する。このクリアランス２０は後で作製するバイアよりも直径が大きい。バイアの寸法は金属芯の上に配置される誘電体のタイプに依存する。ホトレジストは通常の方法で取り除く。
図４に示すように、少なくとも１つのクリアランス２０を含む金属芯１０は誘電体層３０および３２を含む。好ましくは、誘電体層３０および３２は金属芯１０の表面１２および１４に同時に作製する。誘電体層３０および３２のＣＴＥは４０ｐｐｍ／℃ぐらいの大きさになり得る。誘電体層３０および３２はクリアランス２０を満たすのに十分な厚さがなければならない。誘電体層３０および３２の厚さは少なくとも５μｍ以上であり、典型的には２５μｍ〜５０μｍである。厚さは基板の寸法安定性を失わないように選ぶ。誘電体厚さは金属芯１０の厚さよりもかなり大きいべきではなく、さもなければ基板の寸法安定性が減少してしまう。
金属芯１０は、それぞれ誘電体層３０および３２の表面３４および３６上の金属キャップ層４０および４２を含む。金属キャップ層４０および４２は誘電体層の表面３４および３６に、同時に配置する。この金属キャップ層は銅で作る。金属キャップ層４０および４２は任意のふさわしい伝導性の金属で作ることができる。金属芯１０，誘電体層３０および３２，および金属キャップ層４０および４２を任意のふさわしい積層方法を使用して一緒に積層する。
本発明の１つの態様では層３０および３２はＷ．Ｌ．Ｇｏｒｅ ａｎｄ Ａｓｓｏｃｉａｔｅｓ製のＳＰＥＥＤＢＯＡＲＤ Ｃ（商標）から作製した。誘電体層３０および３２は、３００〜３５０ｐｓｉの圧力、および１７７℃の温度になるまで１分あたり５〜７℃の温度上昇率で、芯１０に積層した。温度は１７７℃で３０分間保った。次に温度を２２０〜２２５℃に上げて、６０分間維持した。基板を加圧しつつ、積層体を数時間かけてゆっくりと冷却した。
図５で示すように、積層した誘電体層３０および３２、並びに金属キャップ層４０および４２を、金属キャップ層４０および４２並びに誘電体層３０および３２を通して孔開けされる少なくとも１つのバイア５０を含むように加工する。
図５は、例えばレーザーのような任意の既知の方法を使用して孔開けすることができる貫通バイアとしてのバイア５０を示す。貫通バイア５０の場合、クリアランス２０を通らないときは、レーザーが誘電体層３０および３２並びに金属芯１０を貫くことができなくてはならない。貫通バイア５０のアスペクト比は１：１から２０：１、またはより大きくできる。一方閉塞バイアを作製するときはレーザーは誘電体層３０または３２を貫かなくてはならないが、金属芯１０を貫いてはならない。異型的な１：１のアスペクト比を維持すべきである。しかしながらアスペクト比は１：１に限定されない。
本発明によれば、ふさわしいアスペクト比で均一なレーザーバイア形成を行うために、レーザーのパルス幅を変えるパルス繰返数を、１ｋＨｚ〜１０ＭＨｚまでの範囲にする。バイア中に残る残留物は、次に再びパルスの強度を調整して除去する。エネルギー密度を０．５〜２０Ｊ／ｃｍ2の範囲にすることができ、パルス繰返数を１ｋＨｚ〜１０ＭＨｚまで変えることにより、その場でかつ事実上瞬時にエネルギー密度を変えることができるレーザーを使用する。
図７のような本発明の１つの態様では、一方閉塞バイアはパルス化（ｐｕｌｓｅｄ）Ｎｄ：ＹＡＧレーザーのような固体パルスレーザーのレーザーで作製した。Ｎｄ：ＹＡＧレーザーの基本的な出力は波長が１０６４ｎｍにある。この波長は電磁スペクトルの赤外線の部分である。β−バリウムボレート（ＢＢＯ）結晶を光路に導入することで、調波発生は紫外線領域に入る３５５ｎｍ（第３調波）および２６６ｎｍ（第４調波）の光の出力を促進する。３５５ｎｍおよび２６６ｎｍの波長は、本発明の積層した基板にバイアを孔開けするのに特にふさわしい。
一般的に、パルスの長さ、エネルギー密度およびパルス数は作製するバイアのタイプおよび積層した基板で使用される材料のタイプに依存して変えることができる。銅の層、並びに接着剤、充填剤および延伸膨張ポリテトラフルオロエチレン（ｅＰＴＦＥ）から構成される誘電体の層が交互になったもので作られた積層基板に２６６ｎｍレーザーを使用して一方閉塞バイアを孔あけする場合には、エネルギー密度は１．５Ｊ／ｃｍ2、１パルスあたりのエネルギーは１０Ｊ、および出力密度は２０ＭＷ／ｃｍ2である。３５５ｎｍの波長では、エネルギー密度を３．５Ｊ／ｃｍ2、１パルスあたりのエネルギーを３０Ｊ、および出力密度が３５ＭＷ／ｃｍ2に設定することにより、一方閉塞バイアを作製する。３５５ｎｍレーザーを使用する一方閉塞バイアのパルス後の工程では、エネルギー密度は１１Ｊ／ｃｍ2、１パルスあたりのエネルギーは１００Ｊ、および出力密度は２００ＭＷ／ｃｍ2であるように条件を調整することが必要である。
接着剤−充填剤−ｅＰＴＦＥ誘電体材料に３５５ｎｍレーザーを使用して一方閉塞バイアを形成する場合には、エネルギー密度は７Ｊ／ｃｍ2、１パルスあたりのエネルギーは６５Ｊ、および出力密度は１００ＭＷ／ｃｍ2である。パルス後の工程では、これらのパラメーターをエネルギー密度が１１Ｊ／ｃｍ2、１パルスあたりのエネルギーが１００Ｊ、および出力密度が２００ＭＷ／ｃｍ2となるように調整することが必要であろう。
図５に示すように、貫通バイア５０はバイア５０の表面に金属層６０を形成することにより金属化する。金属層６０は、例えば、通常の方法を使用してバイア５０の表面に形成した無電解銅の層、およびこの無電解銅の層の上に形成された電解銅の層といったものを含む。金属層６０は金属キャップ層４０および４２並びに誘電体層３０および３２上へ拡張する。次にトレース（図示せず）すなわち信号配線をこの技術分野で知られる技術で、金属キャップ層４０、４２および金属層６０にエッチングする。すなわち、内層のトレースすなわち最後の層上にないトレースの場合、一番上の金属キャップ層４０、４２および金属層６０にホトレジストを用いて描画する。ホトレジストをパターン化して、その後ホトレジストがホトレジストの下の領域に信号トレースを画成するように現像する。パターン化したホトレジスト間の金属をその後エッチングし、バイアの周囲のトレースを残して全ての残ったホトレジストを除去する。これはサブトラクティブ法と称される。
最後の層のトレース、すなわち最後の層上のトレースについては、一番上の金属キャップ層４０、４２および金属層６０にホトレジストで描画する。その後ホトレジストをパターン化し、信号トレースが作製されるところでホトレジストを除去するように現像する。ホトレジストが除去されたところに、追加の銅のような金属をメッキする。その後、ニッケル、金、スズまたははんだのような耐エッチング性の金属を追加の金属上にメッキし、ホトレジストを除去し、そしてホトレジストの下の金属キャップ層４０、４２をエッチングする。残るべき領域は金属でメッキされ、エッチングすべき領域は露出される。これはセミ−アディティブ法と称される。
好ましくは、寸法的に安定な基板を作るのを更に助けるために、金属層６０のできるだけ多くを誘電体層３０および３２上に残すべきである。金属層６０が接地または電源平面である場合には、採用される方法の操作で銅のような金属が大量に残されるだろう。
図６は本発明の別の態様を示しており、ここでは金属キャップ層４０、４２および金属層６０は最後の層ではない。この態様では追加の誘電体層７０および７２を金属層６０の表面６２および６４にそれぞれ配置する。追加の誘電体層７０および７２はバイア５０を満たし、金属層６０、誘電体層３０と３２および残っている金属キャップ層４０と４２の上に広がる。追加の誘電体層７０および７２はトレースを封入する。
銅のような追加の金属キャップ層８０および８２を誘電体層７０および７２の表面７４および７６にそれぞれ配置する。追加の誘電体層７０および７２と同様に、追加の金属キャップ層８０および８２はパッケージの両面に同時に配置することができる。その時、誘電体層７０および７２並びに金属キャップ層８０および８２を上に説明したようにして一緒に積層する。
図７は一方閉塞バイアを図６の基板に追加した態様を示している。一方閉塞バイア９０および９２は、上に説明したようなレーザー孔あけ技術を使用して、それぞれ金属キャップ層８０および８２と、誘電体層７０および７２とに作られる。このバイア９０および９２は一方閉塞バイアとして示されているが、基板を完全に貫いて延びて、基板中のいずれかの層を他のいずれかの層に接続するような貫通バイアでもよいだろう。次に、このバイア９０および９２を、ふさわしいメッキ法を使用して金属層１００を作ることにより金属化する。一方閉塞バイア９０および９２は、この分野で知られる技術を使用して金属トレース（図示せず）を持つよう更に処理することができるパッド１００を持つ。７，９またはそれ以上の層を作るために、上に挙げたようにして、誘電体層およびキャップ層を同時にまたは別のやり方で追加することを続けることが可能である。
好ましいチップパッケージおよび好ましいチップパッケージの製造方法を説明してきたことを理解すべきである。しかしながら例えば、誘電体層および金属層は基板上に同時にではなく、一度に一層づつ配置することができる。
本発明のもう一つの態様では、図５または７で示したような基板、または前に示したように３，５，７若しくはそれ以上の層を含む他のもののような基板を、非常に高密度のチップパッケージ若しくは非常に高密度のプリント回路板を作るために一緒に結合することができる。それぞれの基板層は伝導性のＺ軸材を使用して共に結合される。
上に挙げたように同時に作られた誘電体層および金属キャップ層を持つ銅の金属芯を有するチップパッケージに対しては、チップパッケージにおよそ３００〜３５０ｐｓｉの圧力および１７７℃の温度に達するまでおよそ５〜７℃／分の温度上昇率が適用される。温度は１７７℃でおよそ３０分間維持する。その後温度はおよそ６０分間およそ２２０℃〜２２５℃まで上げられる。チップパッケージはその後、結合工程を通して維持される約３００〜３５０ｐｓｉの圧力下でゆっくり冷却する。冷却には数時間かける。
図８は電気的に絶縁した銅芯１１０およびプレプレグシート１２０を持つ本発明によるチップパッケージを示す。プレプレグシート１２０はＳＰＥＥＤＢＯＡＲＤ（商標）という名前でＷ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓにより製造される。この様なプレプレグシートは１ＭＨｚ〜１０ＧＨｚで誘電率が２．６〜２．７、ガラス転移温度（Ｔｇ）が２２０℃、流動性（ｆＩｏｗ）が４％未満、および硬化温度が１７７℃〜２２５℃である。プレプレグシート１２０は約２５μｍ〜約１７５μｍの範囲の厚さを持つ。
図８の基板を評価し、従来のポリイミド樹脂芯を使用する系と比較した。図８の基板を利用した光学的な位置合わせの目標を、最終的な積層工程の後で計測し、従来のポリイミド芯を含む基板を持つチップパッケージと比較して、それぞれのチップパッケージの寸法的な変動性を求めた。積層後の収縮の標準偏差は従来のポリイミド樹脂芯構造物では２００ｐｐｍ程度であることが分かった。本発明の教示により作られたチップパッケージでは、積層後の収縮の標準偏差はたった２５ｐｐｍ程度であることが分かった。
高密度チップパッケージについては、このような積層後の収縮の標準偏差の実質的な減少は、短絡またはオープンしたバイアによるスクラップをかなり減少させることができる。大きな積層後の収縮の標準偏差の効果はプリント回路板の縁で大きくなるので、それはまたより大きい寸法のパネルで基板の組立を行うことも可能にする。
上の例では、パッケージを作るのに特定の誘電体材料を使用した。しかしながら本発明では、ポリイミド樹脂類、およびポリイミド積層板、エポキシ樹脂、他の樹脂材料と組み合わせたエポキシ樹脂、有機材料と言ったような任意の好適な誘電体材料を、単独でまたは充填剤と組み合わせた上記の任意のもののいずれかで使用することができるが、好適な誘電材料はこれらに限定されない。好ましい誘電体には、フルオロポリマーマトリクッス、延伸膨張ポリテトラフルオロエチレン（ｅＰＴＦＥ）、または共重合体若しくは配合物が含まれ、上記のフルオロポリマーはポリテトラフルオロエチレン（ＰＴＦＥ）であることができる。ふさわしいフルオロポリマーには、限定するわけではないが、接着性充填剤混合物を含むまたは含まないポリテトラフルオロエチレンまたは延伸膨張ポリテトラフルオロエチレンが含まれる。
好ましい材料にはポリテトラフルオロエチレンマトリクッス中にシアネートエステル樹脂を含む不織材料のプレプレグであるＳＰＥＥＤＢＯＡＲＤ（商標）Ｃの様な、Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓから入手できるＳＰＥＥＤＢＯＡＲＤ（商標）ボンドプライが含まれる。ＳＰＥＥＤＢＯＡＲＤ（商標）Ｃは１ＭＨｚ〜１０ＧＨｚで誘電率（Ｄｋ）が２．６〜２．７、１ＭＨｚ〜１０ＧＨｚで損失正接が０．００４、絶縁耐力が１０００Ｖ／ｍｉｌ、ガラス転移温度（Ｔg）が２２０℃、樹脂の含有率が６６〜６８重量％であり、様々な厚さで入手できる。
もう一つのふさわしい誘電体は図９で示した延伸膨張ＰＴＦＥマトリクッスで、それはシアネートエステル化合物、エポキシ化合物、ビストリアジン化合物およびポリ（ビス−マレイミド）樹脂の中の少なくとも２つの混合物を含む。たとえばワニス溶液をＭ−３０（Ｃｉｂａ Ｇｅｉｇｙ）を５．９５ポンド、ＲＳＬ １４６２（Ｓｈｅｌｌ Ｒｅｓｉｎｓ，Ｉｎｃ）を４．０７ポンド、２，４，６−トリブロモフェニルを末端基とするテトラブロモビスフェノールＡカーボネートオリゴマー（ＢＣ−５８）（Ｇｒｅａｔ Ｌａｋｅｓ Ｉｎｃ．）を４．５７ポンド、ビスフェノールＡ（Ａｌｄｒｉｃｈ Ｃｏｍｐａｎｙ）を１３６ｇ、Ｉｒｇａｎｏｘ １０１０を２３．４ｇ，Ｍｎ ＨＥＸ−ＣＥＭ１０％ミネラルスピリット溶液を１８．１ｇ、およびＭＥＫを８．４０ｋｇ混ぜて作った。このワニス溶液を更に希釈して２つの別々の浴、すなわち２０％（ｗ／ｗ）および５３．８％（ｗ／ｗ）にした。この２つのワニス溶液を別々の含浸浴に注ぎ、ｅ−ＰＴＦＥウェブを連続的に片方を通した後すぐ他方へと、ぞれぞれの含浸浴に通した。均一性を補償するためにワニスを常に撹拌した。含浸されたウェブをその後直ぐに、加熱した炉に通して全てまたはほとんど全ての溶媒を除去し、接着剤を部分的に硬化させて、ロールに集めた。このｅＰＴＦＥウェブは、例えば２５μｍ、４０μｍといったような任意の望ましい厚さにできる。２５μｍの厚さの材料は質量がおよそ０．９ｇであり、単位面積当たりの重さはおよそ１１．２〜１３．８ｇ／ｍ2である。
本発明の他の態様は、接着剤−充填剤混合物を吸収、または含浸させる多孔質マトリクッス系から作られる誘電体層３０，３２，７０および７２で定義される。図１０は、そのような多孔質マトリクッス系の１つの態様を例示するｅＰＴＦＥマトリクッスのノード−フィブリル下部構造を示す。
一般に本発明において多孔質マトリクッスは、基板の初期気孔率の結果、充填剤および熱可塑性または熱硬化性接着剤を大量に吸収する不織基板である。この様な多孔質マトリクッスをその後加熱して接着剤を部分的に硬化させ、そしてＢ段階の複合材料を形成する。基板は参照してここに組み入れられる米国特許第３，９５３，５６６号明細書および第４，４８２，５１６号明細書の多孔質の延伸膨張ポリテトラフルオロエチレン材料のようなフルオロポリマーを含む。好ましくは、平均流動気孔サイズ（ｍｅａｎ ｆｌｏｗ ｐｏｒｅ ｓｉｚｅ）（ＭＦＰＳ）は最も大きな粒子の約２〜５倍以上であるべきであり、最大粒子のおよそ２．４倍より大きいＭＦＰＳが特に好ましい。しかしながら、平均粒子サイズ（ｐａｒｔｉｃｌｅ ｓｉｚｅ）に対する平均流動気孔サイズが１．４より大きくなる比を選んで、好適な複合材料を調整できることはやはり本発明の範囲に含まれる。受け入れられる複合材料はまた、平均粒子サイズに対する最小気孔サイズの比が少なくとも０．８より大きいとき、または最大粒子サイズに対する最小気孔サイズの比が少なくとも０．４より大きいときにも調整できる。このような比はＭｉｃｒｏｔｒａｋ（商標）モデル ＦＲＡ Ｐａｒｔｉｃｌｅ Ａｎａｌｙｚｅｒで調べることができる。
あるいは、相対的な気孔サイズおよび粒子サイズを測定するための別の方法を、最小気孔サイズが最大粒子サイズの約１．４倍以上であるとして計算してもよい。
上で説明した延伸膨張フルオロポリマー基板に加えて、超高分子量（ＵＨＭＷ）ポリエチレン、延伸膨張ポリプロピレン等の多孔質延伸膨張ポリオレフィン、またはペースト押し出しによって調整されて犠牲充填剤を取り入れたポリテトラフルオロエチレン、多孔質の無機または有機発泡体、微孔質のセルロースアセテートを使用することもできる。
多孔質の基板の初期気孔率は少なくとも３０％であり、好ましくは少なくとも５０％、最も好ましくは少なくとも７０％であり、この基板は、複合材料全体の脆性と粒子が沈降するのを防止するための柔軟な強化材を供給する一方、熱硬化性または熱可塑性の接着剤樹脂および微粒子充填剤ペーストが気孔中に含浸するのを容易にする。
充填剤は、Ｍｉｃｒｏｔｒａｋ（商標）モデル ＦＲＡ Ｐａｒｔｉｃａｌ Ａｎａｌｙｚｅｒ装置による解析をしたとき、ヒストグラムにより最大粒子サイズ、最小粒子サイズおよび平均粒子サイズを表す粒子集合を含む。
接着剤に混入するのに好適な充填剤には、ＢａＴｉＯ3、ＳｉＯ2、Ａｌ2Ｏ3、ＺｎＯ、ＺｒＯ2、ＴｉＯ2、沈降セラミックスやゾル−ゲルセラミックス、例えば、シリカ、チタニアおよびアルミナのようなもの、非伝導性の炭素（カーボンブラック）およびこれらの混合物が含まれるが、好適な充填剤はこれらに限定されない。特に好ましい充填剤はＳｉＯ2、ＺｒＯ2、ＴｉＯ2を単独でまたは非伝導性炭素と組み合わせて使用するものである。最も好ましい充填剤には、米国特許第４，７０５，７６２号明細書で教示される蒸気金属燃焼方法でつくられる充填剤、例えば、本質的に中実、すなわち中空の球でない、均一な表面曲率および高い球形度を持つシリカ、チタニア、およびアルミナ粒子を作るためのケイ素、チタンおよびアルミニウムといったものが含まれるがこれらに限定されない。
充填剤は、シリル化剤および／または接着剤マトリクッスと反応する薬剤により、充填剤を疎水性にする良く知られた技術で、例えばカップリング剤を使用して処理してもよい。好適なカップリング剤には、シラン、チタネート、およびジルコネートおよびアルミネートが含まれる。好適なシリル化剤は、機能性シリル化剤、シラザン、シラノール、シロキサンが含まれるが、機能性シリル化剤はこれらに限定されない。好適なシラザンには、ヘキサメチルジシラザン（Ｈｕｌｓ Ｈ７３０）およびヘキサメチルシクロトリシラザン、ビス（トリメチルシリル）アセトアミド（Ｈｕｌｓ Ｂ２５００）のようなシリルアミド、トリメチルシリルウレアのようなシリルウレア、およびトリメチルシリルイミダゾールのようなシリルイミダゾールが含まれるがこれらに限定されない。
チタネートカップリング剤の例としてはテトラアルキル型、モノアルコキシ型、配位（ｃｏｏｒｄｉｎａｔｅ）型、キレート型、第四塩型、ネオアルコキシ型、シクロヘテロ原子型が挙げられる。好ましいチタネートにはテトラアルキルチタネート、Ｔｙｚｏｒ（商標）ＴＯＴ（テトラキス（２−エチル−ヘキシル）チタネート）、Ｔｙｚｏｒ（商標）ＴＰＴ（テトライソプロピルチタネート）、キレート化チタネート、Ｔｙｚｏｒ（商標）ＧＢＡ（チタンアセチルアセチルアセトネート）、Ｔｙｚｏｒ（商標）ＤＣ（チタンエチルアセトアセトネート）、Ｔｙｚｏｒ（商標）ＣＬＡ（ＤｕＰｏｎｔの特許）、モノアルコキシ（Ｋｅｎ−Ｒｅａｃｔ（商標）ＫＲ ＴＴＳ）、Ｋｅｎ−Ｒｅａｃｔ（商標）、ＫＲ−５５テトラ（２，２ジアリルオキシメチル）ブチル、ジ（ジトリデシル）ホスフィットチタネート、ＬＩＣＡ（商標）３８ネオフェニル（ジアリル）オキシ、トリ（ジオクチル）ピロ−フォスフェートチタネートが含まれる。
ふさわしいジルコネートにはＫｅｎｒｉｃｈのカタログの２２ページに詳細を示したジルコネートのいずれも含まれ、特に、ＫＺ５５−テトラ（２，２ジアリルオキシメチル）ブチル、ジ（ジトリデシル）フォスフィットジルコネート、ＮＺ−０１−ネオペンチル（ジアリル）オキシ、トリネオデカノイルジルコネート、ＮＺ−０９−ネオペンチル（ジアリル）オキシ、およびトリ（ドデシル）ベンゼン−スルホニルジルコネートが含まれる。
本発明で使用できるアルミネートには、ジイソブチル（オレイル）アセトアセチルアルミネート（ＫＡ３０１）、ジイソプロピル（オレイル）アセトアセチルアルミネート（ＫＡ３２２）およびＫＡ４８９が含まれるが、アルミネートはＫｅｎｒｉｃｈ（商標）に限定されない。
上記に加えて、架橋したビニルポリマーのような、例えばビニルベンゼン、ビニルピリジン、または非常に高い希釈度（ＭＥＫ中０．１〜１．０％の溶液）で初めに適用される開示された熱硬化性マトリックス接着剤のいずれかのサイズ剤といった、特定のポリマーが使用できる。また、ジクミルペルオキシドのような特定の有機過酸化物も充填剤と反応させることができる。
接着剤自身は熱硬化性または熱可塑性でよく、ポリグリシジルエーテル、ポリシアヌレート、ポリイソシアヌレート、ビス−トリアジン樹脂、ポリ（ビス−マレイミド）、ノルボルネンを末端基とするポリイミド、ポリノルボルネン、アセチレンを端末機とするポリイミド、ポリブタジエンおよび機能化したそのコポリマー、環状オレフィンポリシクロブテン、ポリシロキサン、ポリシスカロキサン、機能化したポリフェニレンエーテル、ポリアクリレート、ノボラックポリマーおよびコポリマー、フルオロポリマーおよびコポリマー、メラミンポリマーおよびコポリマー、ポリ（ビスフェニルシクロブタン）、およびこれらの配合物またはプレポリマーを含むことができる。前記の接着剤は、難燃性または高められた靱性を付加するために、それら自身を共に混合しまたは他のポリマー若しくは接着剤と混合してもよい、ということを理解すべきである。
ここで使用する平均流動気孔サイズおよび最小気孔サイズは、値を直接報告するＣｏｕｌｔｅｒ（商標）Ｐｏｒｏｍｅｔｅｒ ＩＩ（英国ＬｕｔｏｎのＣｏｕｌｔｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｔｄ．）を使用して決定した。平均粒子サイズおよび最大粒子サイズはＭｉｃｒｏｔｒａｋ（商標）の光散乱粒子サイズ分析器、型番ＦＲＡ（米国ペンシルバニア州Ｎｏｒｔｈ ＷａｌｅｓのＭｉｃｒｏｔｒａｋ Ｄｉｖｉｓｉｏｎ ｏｆ Ｌｅｅｄｓ ＆ Ｎｏｒｔｈｕｐ）を使用して決定した。平均粒子サイズ（ＡＰＳ）は５０％の粒子がこれよりも大きくなる値として定義する。最大粒子サイズ（ＬＰＳ）はＭｉｃｒｏｔｒａｋ（商標）ヒストグラムで検出できる最大の粒子として定義する。あるいは最大粒子サイズを、Ｍｉｃｒｏｔｒａｋ（商標）モデルＦＲＡ Ｐａｒｔｉｃｌｅ Ａｎａｌｙｚｅｒが１００％の粒子が通過したことを示すときの最小の点として定義する。
一般に、接着剤−充填物の誘電体を調整する方法は、（ａ）油滑された押し出し形成プレフォームを伸張して、小さい粒子および接着剤が自由に隙間または気孔容積に流れ込めるのに十分なミクロ構造にするようにポリテトラフルオロエチレンを延伸膨張すること、（ｂ）ポリマー材料、例えば熱硬化性または熱可塑性の材料、および充填剤から、ペーストを作ること、（ｃ）浸漬、コーティング、または圧力の供給により、接着剤−充填剤のペーストを、延伸膨張ポリテトラフルオロエチレンのような高多孔質の骨組み（ｓｃａｆｆｏｌｄ）に含浸させること、を必要とする。
表１は基板の平均流動気孔サイズ（ＭＦＰＳ）および粒子サイズの関係の効果を示す。平均流動気孔サイズ（ＭＦＰＳ）の最大粒子サイズに対する比が１．４以下のとき、不十分な結果が観察される。この場合、均一な複合材料は観察されず、ほとんどの微粒子充填剤は微多孔質の基板に均一に入り込まない。最大粒子に対するＭＦＰＳの比が約２．０よりも大きいとき、均一な複合材料が得られる。最大粒子に対するＭＦＰＳの比が大きくなればなるほど、均一な分散液を微多孔質基板が吸収することが多くなることも認められる。
微細分散液は、難燃化したジシアナミド／２−メチルイミダゾールに触媒されるビスフェノール−Ａに基づくポリグリシジルエーテル（Ｎｅｌｃｏ Ｎ−４００２−５，Ｎｅｌｃｏ Ｃｏｒｐ）の２０％（ｗ／ｗ）ＭＥＫ溶液に、２８１．６ｇのＴｉＯ2（ＴＩ Ｐｕｒｅ Ｒ−９００，Ｄｕ Ｐｏｎｔ Ｃｏｍｐａｎｙ）を混合して調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後、延伸膨張ＰＴＦＥの布きれをこの樹脂混合物に浸した。柔軟な複合材料を与えるために、ウェブを引っ張り応力をかけて１６５℃で１分間乾燥した。この様に作られた部分的に硬化した接着剤複合材料は、５７重量％のＴｉＯ2、１３重量％のＰＴＦＥおよび３０重量％のエポキシ接着剤を含んでいた。接着剤シートのいくつかのプライを銅箔の間に重ねて、２２５℃の温度で９０分間、真空補助油圧プレスを使用して６００ｐｓｉでプレスし、その後加圧下で冷却した。この結果、誘電率が１９．０で、平均の層の厚さが１００μｍ（０．００３９”（３．９ｍｉｌ））の誘電体積層体厚さで２８０℃のはんだ付けの衝撃に３０秒間耐える銅の積層板ができた。
例２
微細分散液は、フェニルトリメトキシシラン（０４３３０，Ｈｕｌｓ／Ｐｅｔｒａｒｃｈ）で前処理した３８６ｇのＳｉＯ2（ＨＷ−１１−８９，Ｈａｒｂｉｓｏｎ Ｗａｌｋｅｒ Ｃｏｒｐ．）を２００ｇのビスマレイミドトリアジン樹脂（ＢＴ２０６ＯＢＪ，三菱ガス化学）および３８８ｇのＭＥＫのマンガン触媒入り溶液に混ぜ入れて調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後、０．０００２”の厚さの延伸膨張ＰＴＦＥの布きれをこの樹脂混合物に浸して、取り出し、そしてその後で柔軟な複合材料を与えるために、引っ張り応力をかけて１６５℃で１分間乾燥した。このプレプレグのいくつかのプライを銅箔の間に重ねて、２２５℃の温度で９０分間、真空補助油圧プレスを使用して２５０ｐｓｉでプレスし、その後加圧下で冷却した。結果としてこの様に作られた誘電体は、５３重量％のＳｉＯ2、５重量％のＰＴＦＥおよび４２重量％の接着剤を含んでおり、銅に良く密着して、誘電率が（１０ＧＨｚにおいて）３．３および誘電正接が（１０ＧＨｚにおいて）０．００５であることを示した。
例３
微細分散液は、４８３ｇのＳｉＯ2（ＨＷ−１１−８９）を、２７４．７ｇのビスマレイミドトリアジン樹脂（ＢＴ２０６０ＢＪ，三菱ガス化学）および４８５ｇのＭＥＫのマンガン触媒入り溶液に混ぜ入れて調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後、０．０００２”の厚さの延伸膨張ＰＴＦＥの布きれをこの樹脂混合物に浸して、取り出し、そしてその後で柔軟な複合材料を与えるために、引っ張り応力をかけて１６５℃で１分間乾燥した。このプレプレグのいくつかのプライを銅箔の間に重ねて、２２５℃の温度で９０分間、真空補助油圧プレスを使用して２５０ｐｓｉでプレスし、その後加圧下で冷却した。結果としてこの様に作られた誘電体は、５７重量％のＳｉＯ2、４重量％のＰＴＦＥおよび３９重量％の接着剤を含んでおり、銅に良く密着して、誘電率が（１０ＧＨｚにおいて）３．２および誘電正接が（１０ＧＨｚにおいて）０．００５であることを示した。
例４
微細分散液は、１５．４４ｋｇのＴｉＯ2粉末（ＴＩ Ｐｕｒｅ Ｒ−９００，ＤｕＰｏｎｔ Ｃｏｍｐａｎｙ）を、３．３０ｋｇのビスマレイミドトリアジン樹脂（ＢＴ２０６ＯＢＨ，三菱ガス化学）および１５．３８ｋｇのＭＥＫマンガン触媒入り溶液に混ぜ入れて調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後０．０００４”のＴｉＯ2入りの延伸膨張ＰＴＦＥの布きれ（Ｍｏｒｔｉｍｅｒの米国特許第４，９８５，２９６号明細書の手法により充填した、ただしＴｉＯ2添加量は４０％とし、最後に膜を圧縮しなかった）を、樹脂混合物に浸して、取り出し、そしてその後で柔軟な複合材料を与えるために、引っ張り応力をかけて１６５℃で１分間乾燥した。このように作られた部分的に硬化した接着性複合材は、７０重量％のＴｉＯ2、９重量％のＰＴＦＥおよび２１重量％の接着剤を含んでいた。このプレプレグのいくつかのプライを銅箔の間に重ねて、２２０℃の温度で９０分間、真空補助油圧プレスを使用して５００ｐｓｉでプレスし、その後加圧下で冷却した。このように得られた誘電体は、銅に良く密着して、誘電率が１０．０、および誘電正接が０．００８であることを示した。
例５
微細分散液は、７．３５ｋｇのＳｉＯ2（ＡＤＭＡＴＥＣＨＳ ＳＯ−Ｅ２，タツモリ社）を、７．３５ｋｇのＭＥＫおよび７３．５ｇのカップリング剤、すなわち３−グリシジルオキシプロピルトリメトキシシラン（Ｄｙｎａｓｙｌａｎ ＧＬＹＭＯ（Ｐｅｔｒａｃｈ Ｓｙｓｔｅｍ））と混合して調整した。ＳＯ−Ｅ２は、粒子サイズが０．４〜０．６ｍｍ、比表面積が４〜８ｍ2／ｇ、および嵩密度が０．２〜０．４ｇ／ｃｃ（ゆるい（ｌｏｏｓｅ））の非常に球状なシリカを持つものと製造者により説明されている。
この分散系に、シアノ化したフェノール樹脂、Ｐｒｉｍａｓｅｔ ＰＴ−３０（Ｌｏｎｚａ Ｃｏｒｐ．）の５０％（ｗ／ｗ）メチルエチルケトン（ＭＥＫ）溶液９３２ｇ、ＲＳＬ １４６２（Ｓｈｅｌｌ Ｒｅｓｉｎｓ，Ｉｎｃ．（ＣＡＳ＃２５０６８−３８−６））の５０％（ｗ／ｗ）ＭＥＫ溶液８９６ｇ、ＢＣ−５８（Ｇｒｅａｔ Ｌａｋｅｓ，Ｉｎｃ．）の５０％（ｗ／ｗ）ＭＥＫ溶液３８０ｇ、ビスフェノールＡ（Ａｌｄｒｉｃｈ Ｃｏｍｐａｎｙ）の５０％ＭＥＫ溶液５４ｇ、Ｉｒｇａｎｏｘ １０１０（Ｃｉｂａ Ｇｅｉｇｙ）１２．６ｇ，マンガン２−エチルヘキサノエート（Ｍｎ−ＨＥＸ−ＣＥＭ（ＯＭＧ Ｌｔｄ．））の０．６％溶液３．１ｇ、および２．４０ｋｇのＭＥＫを加えた。この分散系を約１〜３ガロン／分の速度で約２０分間Ｍｉｓｏｎｉｃｓ連続フローセルに通して超音波撹拌にかけた。このように得られた微細分散系を、浴全体の固形分濃度が１１．９％（ｗ／ｗ）になるように、更に薄めた。
微細分散系を含浸浴に注いだ。延伸膨張ポリテトラフルオロエチレンウェブは図１０のノードフィブリル構造物を持ち、以下のような物性を持つ。
ボール破裂強さは破壊時の最大値を測定することにより、試料の相対強さを計る試験である。ウェブを２つの板の間に固定しながら、直径１インチのボールで試験する。ＣｈａｔｉｌｌｏｎのＦｏｒｃｅ Ｇａｕｇｅ Ｂａｌｌ／Ｂｒｕｓｔ Ｔｅｓｔを使用した。媒体を計測装置に緊張させて配置し、ウェブを破裂プローブのボールに接触させるように持ち上げることで圧力をかける。破壊時の圧力を記録する。
上で記述したウェブを、均一性を確実にするために約３フィート／分の速度で、常に撹拌している含浸浴に通過させた。含浸させたウェブを、全てまたはほとんど全ての溶媒を取り除くために、加熱した炉を直ぐに通して、ロールに集めた。
このプレプレグのいくつかのプライを銅箔の間に重ねて、２２０℃の温度で９０分間、真空補助油圧プレスを使用して２００ｐｓｉでプレスし、その後加圧下で冷却した。このように得られた誘電体は、銅に良く接着して、誘電率（１０ＧＨｚで）が３．０、および誘電正接が（１０ＧＨｚで）０．００８５であることを示した。
例４および例７で使用した微粒子充填剤の物理的性質を以下で比較する。
融解ケイ素の蒸気燃焼から調整したＳｉＯ2に基づく、含浸した接着剤充填剤混合物を含むｅＰＴＦＥマトリクッスを以下のように調整した。２つの先駆物質混合物を最初に調整した。１つはシリカが例５と同様のシラン処理したシリカを含むスラリーの形をしており、他方は樹脂および他の成分の触媒なしの配合物である。
混合物Ｉ
このシリカスラリーは、例５のＭＥＫ中のＳＯ−Ｅ２シリカの５０／５０配合物で、シリカはシリカの重量の１％に等しい被覆シランを含む。５ガロンの容器に１７．５ポンドのＭＥＫおよび７９ｇのシランを加え、二つの成分を混ぜてＭＥＫへのシランの均一な分散を確実にした。その後、例５の１７．５ポンドのシリカを加えた。５ガロンの容器２つ分のＭＥＫ−シリカ−シラン混合物を反応容器に加え、内容物、すなわちスラリーをおよそ１時間超音波分散器に通し、再循環させて、存在し得る全てのシリカ集合体を破壊した。超音波処理を完了し、その後反応器の内容物を連続的に撹拌しながら、この内容物をおよそ８０℃の温度でおよそ１時間加熱した。反応した混合物はその後１０ガロンの容器に移した。
混合物ＩＩ
所定の樹脂配合物製品はおよそ６０％の固形分を含む触媒なしの樹脂配合物（接着剤）を含有しているＭＥＫに基づく溶液であって、固形分はいずれも重量百分率で、ＰＴ−３０シアン化フェノール樹脂が４１．２％、ＲＳＬ １４６２エポキシ樹脂が３９．５％、ＢＣ５８難燃材が１６．７％、Ｉｒｇａｎｏｘ １０１０安定剤が１．５％、およびビスフェノールＡ助触媒が１％の厳密な混合物であった。
１０ガロンの容器の中に、１４．８ポンドのＰＴ−３０および１５〜２０ポンドのＭＥＫを加え、激しく撹拌して完全にＰＴ−３０を溶かした。その後６ポンドのＢＣ５８を計り、ＭＥＫ／ＰＴ−３０溶液に加えて、激しく撹拌し、ＢＣ５８を溶かした。安定剤、２４４．５ｇのＩｒｇａｎｏｘ １０１０およびビスフェノールＡ １６３ｇを加えた。１０ガロンの容器を再秤量し、１４．２２ポンドのＲＳＬ １４６２を加えた。更なるＭＥＫを加えて混合物の重さを６０ポンドにした。この内容物を１〜２時間、または固形成分が完全に解けるのに必要な時間激しく撹拌した。
所望の製品は、シランで処理したシリカ、触媒なしの樹脂配合物、およびＭＥＫの混合物であり、固形分の６８重量％はシリカ、および全固形分は混合物の５〜５０重量％である。厳密な固形分濃度は実験ごとに変わり、含浸させる膜にも一部依存する。触媒の濃度はＰＴ−３０およびＲＳＬ １４６２の合計の１０ｐｐｍであった。
混合物ＩおよびＩＩの固形分含有量を測定して、先駆物質の精度を検定し、それまでに起こった全ての溶媒のフラッシュを補償した。その後、混合物Ｉを１０ガロンの容器に加えて１２ポンドの固形分、例えば５１．５％が固形分なら２３．４８ポンドの混合物Ｉを供給した。次に混合物ＩＩを容器に加えて５．６４ポンドの固形分、例えば５９．６％が固形分なら９．４６ポンドの混合物ＩＩを供給した。３．４５ｇのマンガン触媒溶液（ミネラルスピリット中０．６％）を混合物ＩおよびＩＩの混合物に加え、徹底的に混合して高固形分含有量の混合物を作った。
ｅＰＴＦＥマトリクッスを含浸するための浴の混合物、すなわち２８％が固形分混合物であるこの高固形分含有量の混合物に十分なＭＥＫを加えて全体の重さを６３ポンドにすることで調整した。
その後、ｅＰＴＦＥマトリクッスをこの浴混合物で含浸して、誘電体物質を作った。
例７
微細分散液を、２６．８ｇのファーネスブラック（Ｓｐｅｃｉａｌ Ｓｃｈｗａｒｚ １００，Ｄｅｇｕｓｓａ Ｃｏｒｐ．，Ｒｉｄｇｅｆｉｅｌｄ Ｐａｒｋ，Ｎｅｗ Ｊｅｒｓｅｙ）および７９ｇのカップリング剤、３−グリシジルオキシプロピル−トリメトキシシラン（Ｐｅｔｒａｃｈ Ｓｙｓｔｅｍ）を混合して調整した。分散系を１分間超音波撹拌にかけ、その後で予め超音波撹拌された１７．５ポンドのＭＥＫ中で１７．５ポンドのＳｉＯ2（ＳＯ−Ｅ２）が撹拌されている分散系に加えた。最終的な分散系を、還流下で１時間一定な上部混合（ｏｖｅｒｈｅａｄ ｍｉｘｉｎｇ）をしながら加熱し、その後室温まで冷却させた。
別に、接着剤ワニスを、５７．５％（ｗ／ｗ）Ｐｒｉｍａｓｅｔ ＰＴ−３０のＭＥＫ混合物３４１３ｇ、７６．８％（ｗ／ｗ）ＲＳＬ １４６２のＭＥＫ混合物２４５６ｇ、５３．２％（ｗ／ｗ）ＢＣ５８（Ｇｒｅａｔ ｌａｋｅｓ，Ｉｎｃ．）のＭＥＫ溶液１４９５ｇ，２３．９％（ｗ／ｗ）ビスフェノールＡ（Ａｌｄｒｉｃｈ Ｃｏｍｐａｎｙ）のＭＥＫ溶液２００ｇ、７１．５ｇのＩｒｇａｎｏｘ １０１０、０．６％（ｗ／ｗ）Ｍｕ ＨＥＸ−ＣＥＭ（ＯＭＧ Ｌｔｄ．）のミネラルスピリット溶液３．２１ｇ、および２．４０ｋｇのＭＥＫを加えて調整した。
別の容器に、上記分散系３７３９ｇを、ファーネスブラック（Ｓｐｅｃｉａｌ Ｓｃｈｗａｒｚ １００，Ｄｅｇｕｓｓａ Ｃｏｒｐ．，Ｒｉｄｇｅｆｉｅｌｄ Ｐａｒｋ，Ｎｅｗ Ｊｅｒｓｅｙ）０．０２３３ｇ、上記接着剤ワニス１３２８、およびＭＥＫ３８．３ポンドとともに入れた。この混合物を含浸浴に注ぎ、ｅＰＴＦＥウェブを３フィート／分または約３フィート／分の速度で含浸浴に通した。この分散系を常に撹拌して均一性を確実にした。含浸されたウェブをすぐに加熱した炉に通し、全てまたはほとんど全ての溶媒を除去し、ロールに集めた。
このプレプレグのいくつかのプライを銅箔の間に重ねて、２００℃の温度で９０分間、真空補助油圧プレスを使用して２００ｐｓｉでプレスし、その後加圧下で冷却した。結果として得られた誘電体は銅に対する良好な接着性を示した。
例８
接着剤ワニスを、５７．５％（ｗ／ｗ）Ｐｒｉｍａｓｅｔ ＰＴ−３０（Ｐ．Ｎ．Ｐ−８８−１５９１）のＭＥＫ溶液３４１３ｇ、７６．８％（ｗ／ｗ）ＲＳＬ １４６２のＭＥＫ溶液２４５６ｇ、５３．２％（ｗ／ｗ）ＢＣ５８（Ｇｒｅａｔ ｌａｋｅｓ，Ｉｎｃ．）のＭＥＫ溶液１４９５ｇ、２３．９％（ｗ／ｗ）ビスフェノールＡ（Ａｌｄｒｉｃｈ Ｃｏｍｐａｎｙ）のＭＥＫ溶液２００ｇ、Ｉｒｇａｎｏｘ １０１０ ７１．５ｇ、０．６％（ｗ／ｗ）Ｍｎ ＨＥＸ−ＣＥＭのミネラルスピリット溶液３．２１ｇ、およびＭＥＫ２．４０ｋｇを加えて調整した。
別の容器に、上記接着剤ワニス分散系１３２８ｇ、ＭＥＫ４２．３ポンド、ファーネスブラック（Ｓｐｅｃｉａｌ Ｓｃｈｗａｒｚ １００，Ｄｅｇｕｓｓａ Ｃｏｒｐ．，Ｒｉｄｇｅｆｉｅｌｄ Ｐａｒｋ，Ｎｅｗ Ｊｅｒｓｅｙ）６．４ｇおよび、ＳｉＯ2（ＳＯ−Ｅ２）１８６０．９ｇを入れた。この混合物を含浸浴に注ぎ、ｅＰＴＦＥウェブを３フィート／分または約３フィート／分の速度で含浸浴に通した。この分散系を常に撹拌して均一性を確実にした。含浸されたウェブを直ぐに加熱した炉に通し、全てまたはほとんど全ての溶媒を除去し、ロールに集めた。
このプレプレグのいくつかのプライを錫箔の間に重ねて、２２０℃の温度で９０分間、真空補助油圧プレスを使用して２００ｐｓｉでプレスし、その後加圧下で冷却した。結果として得られた誘電体は銅に対する良好な接着性を示した。
上記のように、本発明はチップパッケージ用の寸法的に安定な芯を供給する。この芯は、例えば銅または銅でメッキしたＩＮＶＡＲのような金属芯である。銅はチップパッケージのＣＴＥを、それを結合するプリント回路板のＣＴＥにあわせやすいので、好ましい材料の一つである。このことは、金属がパッケージに必要な安定性を供給するので、パッケージを扱いやすくする。チップパッケージの上面と下面にメッキし、層を同時に積層することは、チップパッケージの製造工程をより効率的にするのを可能にする。加えて、基板のそれぞれの面のそれぞれの層の金属量を均衡させて、パッケージをチップに取り付けやすくする。金属芯の更なる利点には、チップの同時スイッチングノイズを減少させる埋め込み静電容量を提供することが含まれる。
図１１に示したように、参照してここに組み入れられる米国特許第５，４９８，４６７号明細書で教示されるような、伝導性のＺ軸材を使用する多層基板を使用してもよい。例えば、多層をこのような伝導性Ｚ軸材を使用して一緒に結合し、非常に密なプリント回路板が得られる。１００またはそれ以上の層に達すると考えることができよう。図１１では、基板１４０および１５０はそれぞれ互いに同一であり、構造的に図５の寸法的に安定な基板に類似する。基板１４０および１５０は、以下で詳細に説明される伝導性のＺ軸材１６０と共に積層される。図１９は、以下で図１２〜１４を参照に説明する伝導性のＺ軸材１６０と共に積層する図８の基板と類似の、基板２９０および３００を示す。
図１１で例示される多層パッケージは、Ｚ軸材の肉厚を通って延在する不規則な形の伝導経路を持つ上で挙げた米国特許第５，４９８，４６７号明細書に記載されるような、伝導性のＺ軸材を使用して作製する。伝導性Ｚ軸材を形成するための基材は、一つの面から他方の面への連続な気孔を持つ平板の、連続気泡の、多孔質部材である。この多孔質で平板の部材は、気孔を画定する材料が図１２〜１４で示すようにＺ軸平面を通る垂直に画成された断面内でＺ軸方向に通る不規則な経路を作る内部形態を持っていなければならない。
伝導性のＺ軸部材のふさわしい材料は、５×１０-6ｍ〜５×１０-4ｍ（５〜５００μｍ）程度の範囲の厚さを持ち、これにはナイロンといったような織布または不織布、グラスファイバーまたはポリエステル布帛または綿等が含まれる。この部材は、可撓性である多孔質ポリマーのフィルムまたは膜でもよく、例として多孔質ポリオレフィン、例えば多孔質ポリエチレン、多孔質ポリプロピレンや、多孔質フルオロポリマーや、または連続気泡、多孔質のポリウレタンといったといったものでもよい。更に、片方の面から他方の面につながる連続気孔を持つ薄い多孔質セラミックプレートのような、連続気泡、多孔質の無機材を使用できる。
多孔質フルオロポリマーには、多孔質ポリテトラフルオロエチレン（ＰＴＦＥ）、多孔質の延伸膨張ポリテトラフルオロエチレン（ｅＰＴＦＥ）、ポリテトラフルオロエチレンおよびポリエステルもしくはポリスチレンの多孔質共重合体、テトラフルオロエチレンおよびフッ素化エチレン−プロピレン（ＦＥＰ）もしくはＣ1〜Ｃ4のアルコキシ基を持つペルフルオロアルコキシ−テトラフルオロエチレン（ＰＦＡ）の共重合体が含まれるが、多孔質フルオロポリマーはこれらに限定されない。好ましい多孔質材料には、延伸膨張ポリプロピレン、多孔質ポリエチレンおよび多孔質ポリテトラフルオロエチレンが含まれる。最も好ましくは、この材料は、ノードがフィブリルで相互接続されたミクロ構造を持ち、気孔率が２０〜９０％の、延伸膨張ポリテトラフルオロエチレンであり、例えば参照してここに組み入れられる米国特許第３，９５３，５６６号明細書の教示に従って調整される材料のようなものである。
一般にＺ軸部材は約５〜５００μｍ、好ましくは約５〜１２５μｍの厚さを持つ。しかしながら、紫外光が試料を貫く限り厚さは決定的な要素にはならない。
図１２〜１４を参照して、Ｚ軸部材を形成するための材料１７０は、フィブリル２００で相互接続するノード１９０の間の空間として定義される気孔１８０を持つ延伸膨張ポリテトラフルオロエチレンである。フィブリル２００で相互接続するノード１９０の内部構造は、平板の部材の片方の側２３０から他方の側２４０へと、垂直に定められた断面２２０内のＺ軸を通る不規則な連続経路に、結果としてなる材料の密集体（ｍａｔｅｒｉａｌ ｄｅｎｓｉｔｙ）である。（図１４を参照）
米国特許第５，４９８，４６７号明細書により教示されるように、Ｚ軸方向に通る領域２２０を金属塩の付着を受けやすくして選択的に伝導性の部材２５０（図１４）を用意する。この金属塩は照射エネルギーを受けると非伝導性の金属核に変えられ、ついでこれが、無電解金属メッキ浴からの伝導性金属の析出を触媒するために働く。多孔質部材１７０の気孔１８０は初め、アルコール、または有機の水性界面活性剤のような湿潤剤で湿らせる。メタノール、プロパノール、テトラフルオロエチレン／ビニルアルコール共重合体またはその種の他のものが使用できる。湿潤剤は部材の材料が、ニッケルまたは銅のような伝導性金属を受け入れるように働く。特に好ましいのは銅である。
感照射性金属塩組成物は、感光性還元剤、金属塩、ハロゲン化イオン源、および第二還元剤（ｓｅｏｃｎｄ ｒｅｄｕｃｉｎｇ ａｇｅｎｔ）の溶液を含む液体の感照射性組成物である。感照射性溶液は、水、金属塩、感光性還元剤、第二還元剤を含有し、および任意に（表面をぬらしにくい場合に）界面活性剤を含有する。金属塩には、酢酸銅、蟻酸銅、臭化銅、硫酸銅、塩化銅、塩化ニッケル、硫化ニッケル、臭化ニッケル、第一鉄含有化合物、例えば硫酸第一鉄、塩化第一鉄等、並びにパラジウム、白金、銀、金、およびロジウムのような貴金属が含まれるが、含有塩はこれらに限定されない。
ふさわしい感光性還元剤は、芳香族ジアゾ化合物、鉄塩、例えばシュウ酸第二鉄または第一鉄、硫酸第二鉄アンモニウム等、ニクロム酸塩、例えばニクロム酸塩アンモニウム等、ジスルホン酸アントラキノンまたはその塩、グリシン（特に湿った表面条件で活性）、Ｌ−アスコルビン酸、アジ化物、および他の同様なものであり、また金属促進剤、例を挙げれば、例えば塩化第一スズといったスズ化合物、または銀、パラジウム、金、水銀、コバルト、ニッケル、亜鉛、鉄などの化合物であって、後者の群は１リットルに対して１ｍｇ〜２ｇの量で任意に加えられる。
第二還元剤には、グリセロール、エチレングリコール、ペンタエリトリトール、メソエリトリトール、１，３−プロパンジオール、ソルビトール、マンニトール、プロピレングリコール、１，２−ブタンジオール、ピコナール、スクロース、デキストリン、といったような多価アルコールや、トリエタノールアミン、プロピレンオキシド、ポリエチレングリコール、ラクトース、スターチ、エチレンオキシドおよびゼラチンなどの化合物が含まれるが、第二還元剤はこれらに限定されない。やはり第二還元剤として使用できる化合物は、ホルムアルデヒド、ベンズアルデヒド、アセトアルデヒド、ｎ−ブチルアルデヒドなどのアルデヒドや、ナイロン、アルブミンおよびゼラチンなどのトリアミドが含まれ、４−ジメチルアミノトリフェニルメタン、４’、４’、４’’−トリ−ジ−メチルアミノ−トリフェニルメタンなどのトリフェニルメタン染料のロイコ塩基や、３，６−ビスジメチルアミノキサンテンおよび３，６−ビスジメチルアミノ−９−（２−カルボキシエチル）キサンテンなどのキサンテン染料のロイコ塩基や、エチレングリコールジエチルエーテル、ジエチレングリコール、ジエチルエーテルテトラエチレングリコールジメチルエーテルなどのポリエーテルや、他の同様なものが含まれるが、第二還元剤として使用できる化合物はこれらに限定されない。
ソルビトールによって例証される保湿剤でもある第二還元剤は、明らかに現像する前に「乾燥」した被膜への調湿効果の理由から、１つの態様では処理溶液の保湿剤用の成分として利用される。それは、被膜中の全ての未転化の感照射性組成を塩基で洗い流す現像工程の間、部材の内部材料の金属被膜の密度を維持するのを実質的に補助する。
ふさわしい界面活性剤には、Ｒｏｈｍ＆Ｈａｓｓ Ｃｏ．製のＴＲＩＴＯＮ Ｘ−１００のようなポリエテノキシ非イオンエーテル、およびＯｌｉｎ Ｍａｔｈｉｅｓｏｎ Ｃｏｍｐａｎｙ製の界面活性剤６Ｇおよび１０Ｇのようなノニルフェノールとグリシドールの反応に基づく非イオン界面活性剤がある。
この処理溶液、すなわち、感照射性組成物は、通常水溶液のｐＨを２〜４（好ましくは２．５〜３．８）の間に調整するために酸性塩の形の酸性化剤、および少量のハロゲン化物イオン（ヨウ素、臭素または塩素イオン）含み、それにより添加剤の組み合わせが、処理した平板の材料を照射エネルギーにさらすことにより後で作られる被膜の密度を実質的に高めることに驚異的な効果を与える。酸性度を調整することはその目的のためだけの薬剤を導入することを必ずしも必要とするとは限らない。なぜなら、調整は、酸性の性質の感光性還元剤（例えば、アスコルビン酸、グリセリンなど）またはハロゲン化物イオンを導入するための他の何らかの添加剤（例えば塩酸）で例証されるような、他の機能も持った酸性の物質により、完全にまたは部分的になされることがあるからである。同様に、一部のまたは全てのハロゲン化物イオンを、還元できる金属塩（例えば、第二銅）の成分として導入してもよい。
感受性にした溶液のｐＨを制御または調節するために使用できる多くのふさわしい酸性物質のうちには、フルオロホウ酸、クエン酸、乳酸、リン酸、硫酸、酢酸、蟻酸、ホウ酸、塩酸、硝酸および他の同様なものがある。幅広い種類の臭化物、塩化物及びヨウ化物塩およびその他のハロゲンを発生させる水溶性の化合物を利用して、処理溶液の要求されるハロゲン化物イオン含有量の一部または全てを供給してもよい。これらにはとりわけ、一般に金属とこれらのハロゲンとの塩で、臭化第二銅、塩化ニッケル、塩化コバルト、塩第二銅、ヨウ化ナトリウム、ヨウ化カリウム、塩化リチウム、ヨウ化マグネシウム、臭化マグネシウム、臭化ナトリウム、臭化カリウム、および他の同様なもので例証されるようなものを含めることができる。臭化物塩は、少なくとも特定の場合に基板上での感度を対応する塩化物よりも高くする（すなわち、より濃く密な析出物）生じるので、より好ましい。
ハロゲン化物イオンは溶質のうちより少ない割合のみを構成し、典型的には、溶解固形分の全重量基準で、約０．０４５〜１．６％、好ましくは約０．１３〜０．４５％の範囲でよい。ハロゲンの量は他の表し方をすれば、感受性溶液１リットル当たりのハロゲンが約０．９〜２５ミリ当量、好ましくは２．５〜９ミリ当量、例えば臭化第二銅では０．３〜１．０ｇ／リットルにしてよい。ハロゲン化物イオンの割合を増加させることは、そのような増加が処理の感受効果を最適な量で得られるもの未満に徐々に減少させるので、通常好ましくない。また、当量として表されるこれらのハロゲン化物イオンの割合は、処理溶液の第二銅または他の還元性非貴金属カチオンのそれよりも少ない。例えば、そのような金属イオンの当量のハロゲン化物イオン当量に対する比は、通常少なくとも２：１，好ましくは４：１〜１００：１の範囲である。
感照射性組成物を材料１７０に適用して気孔を画成している材料を完全にぬらし、それにより多孔質部材を、組成物が材料１７０の気孔１８０を透過しまたは貫通して、多孔質の平面材料の片方の面から他方の面までの気孔を画成する材料に沿って気孔の内部に被膜を形成するのに十分な時間、感照射性組成物にさらす。この後、被覆した多孔質部材を自然乾燥または５０℃以下での炉での加熱で乾燥する。この段階で、処理用組成物の感光性を保持するために、材料は黄色光条件下で処理すべきである。また、処理に不利な影響をおよぼしかねない部材材料による水の吸収の可能性があるので、部材を７０°Ｆより低い温度、６０％以下の相対湿度に保つべきである。
被覆した多孔質部材の片方の表面の選ばれた場所を不透明の覆い２６０（図１２）でマスクし、カバーした領域にその後の照射線が当たらないようにする。マスク２６０は結果として、非伝導性領域の一つおきのバンドにより切離されＺ軸方向に通り抜ける任意の、所望の、形、大きさ、配列の点状の伝導性領域、または伝導性領域の交互のバンドまたはストリップをもたらすことができる。点は通常円形であるが、正方形、長方形などの他の幾何学的な形状であることができよう。点の大きさは小さくて０．０００１インチ、大きくて０．０２５インチほどでよく、好ましくは０．００１インチ、０．００２インチ、０．００３インチ、０．００４インチ、０．００５インチ、０．００８インチ、０．００９インチまたはこれらの端数（ｆｒａｃｔｉｏｎ）でよく、ここで、隣接する点の中心間の距離として定義されるピッチは、好ましくは点の寸法の少なくとも２倍で、例えば１ｍｉｌの点では、２ｍｉｌのピッチである。
マスクされた部材１７０を、光、電子ビーム、ｘ線、および同様なもの等の照射線、好ましくは紫外線に、金属塩の金属カチオンを部材の肉厚を通して還元して金属核にするのに十分な時間かつ十分なパワーで暴露する。その後で部材１７０のマスクを取り除き、酸性またはアルカリ性の洗浄溶液で洗浄して、不透明なカバーで保護されていた感照射性組成物を洗い流す。酸性またはアルカリ性洗浄（または定着）溶液を数分より長く、例えば５分以下の間、接触したままにしなければ、溶液は照射線が金属カチオンを金属核に還元した領域に影響を及ばさない。
具体的には、図１２で示すように、処理される部材１７０は金属マスク、ジアゾまたはハロゲン化銀フィルムで選択的にマスクされる。マスクした部材１７０をその後、５００ｎｍより短い波長の視準されていないまたは視準された紫外光源で、写真描写する。安定なホトイメージを作るために、触媒、非伝導性の金属核、それ自身は最小で２００ｍＪの照射エネルギーを必要とする。
この紫外光エネルギーは、多孔質部材の肉厚を貫くのに十分強力である。この様に、続くメッキ工程では、伝導性の金属が連続的にＺ軸を通してメッキして、Ｚ軸に電気的な連続性を与える。必要なら、紫外光エネルギーを平面部材の両面に当てることができる。
５分間のならし（ｎｏｒｍａｌｉｚａｔｉｏｎ）期間後、触媒された材料を３０〜９０秒の短時間、硫酸溶液で、例えば８重量％の硫酸と９２重量％の脱イオン水からなる溶液で、または水酸化ナトリウムで１０より高いｐＨに調節した、４０ｇ／リットルのエチレンジアミン四酢酸、１００ｍｌ／リットルのホルムアルデヒドからなるアルカリ溶液で洗浄する。この洗浄工程の目的は、光還元像を保持しながら材料から露光されなかった触媒を除去することである。
選択的な像を含む洗浄された材料を、次に反応性金属カチオン置換溶液で安定化する。
触媒反応を受けた部材を選択的に、１またはそれ以上の伝導性金属で約５０〜６０マイクロインチの析出厚さに無電解メッキする。この様な金属には銅、ニッケル、金、銀、白金、コバルト、パラジウム、ロジウム、アルミニウムおよびクロムが含まれる。電解浴に入れられている間、部材を揺動運動させて撹拌し、基板の最も奥の領域への金属の拡散を促進する。メッキは、最初に脱イオン水中ですすぎを行い、その後で材料中でパラジウムの上に、かつ基板の肉厚を通して銅を析出させるのに十分な時間、撹拌している無電解銅浴に浸漬して行われる。
この様に、Ｚ軸方向に材料を貫く選択された領域内で、材料のノード１９０およびフィブリル２００を、Ｚ軸部２９０並びに上部および下部の接触パッド２７０および２８０を持つ伝導性金属層２３０で、少なくとも部分的に覆う。伝導性の金属は、上部および下部のパッド２７０および２８０の間の選択された領域を通る連続の伝導経路２９０を形成する。
以下の例では、使用する触媒処理溶液を１リットルの脱イオン水に下記のものを加えて調整した。
米国特許第５，４９８，４６７号明細書により教示されるように、Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓから得られる伸張した多孔質ポリテトラフルオロエチレン膜を、室温で約３０分間メタノール７５％、エタノール２５％およびテトラフルオロエチレンとビニルアルコールの共重合体１重量％の溶液に浸漬することにより、湿潤剤で処理した。
湿潤した膜をその後、触媒処理溶液に６０秒間浸漬し、その後５０℃の炉の中で３分間乾燥した。その後、膜の片方の表面を直径６ｍｉｌおよび６ｍｉｌピッチ（中心から中心まで）の点を持つジアゾフィルムでマスクした。
その後、膜を１６００ｍＪの視準された紫外光源に約２分間暴露した。５分間のならし期間の後、紫外光で処理した膜を、３０秒間定着溶液中で洗浄し、暴露されなかった触媒処理溶液を除去した。次に、選択的に描画した膜を１分間安定化溶液に浸漬して安定化し、その後蒸留水で１分間洗浄した。
安定化した膜をその後、脱イオン水１リットル当たりを基準として、
膜を７．５分間撹拌棒を使用してこの浴の中で撹拌し、銅がＺ軸を通る触媒された部分の膜の気孔の全体にわたって拡散するのを促進した。
伝導性のＺ軸材の経路に、２つの他の伝導性材料の間のコネクター界面として機能するよう接着剤を充填することができる。ふさわしい接着剤には、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、シアネートエステル樹脂、その他同様なものが含まれる。通常、接着剤は膜を接着剤の溶液中に浸漬して気孔へ吸収させている。エポキシ樹脂の場合には、ふさわしい溶媒はメチルエチルケトンである。接着剤を伝導性のＺ軸材に吸収または含浸させたなら、結合能力を与えるために、それを１６０℃で焼成してＢ段階の伝導性Ｚ軸部材を作る。
例１０
６ｍｉｌ（１５０μｍ）の厚さの、伸張した、多孔質ポリテトラフルオロエチレン膜を、２プロパノールに１分間浸漬して湿潤させた。その後、例９のようにそれを触媒処理溶液に１分間浸漬して、乾燥し、マスクし、紫外光に暴露した。それをその後、例９の様に定着および安定化溶液で処理し、次に例９のように銅でメッキした。
例１１
２ｍｉｌの厚さの伸張した多孔質ポリテトラフルオロエチレン膜を、マスクするストリップを１０ｍｉｌピッチの３ｍｉｌのパッドにすることを除いて、例９と同様に調整した。
例１２〜１４
Ｚ軸に沿って延びる不規則な形の伝導性経路を持つ伝導性Ｚ軸材料を作るため、多孔質ポリエチレン、多孔質ポリプロピレンおよび連続気孔の多孔質ポリウレタンから作られた膜について、例９の手順を踏襲した。
例１５
図１５（倍率１０００倍）で示すノード−フィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜から作った膜は、２５℃で密度０．２２ｇ／ｃｍ3および空気容積７０％の厚さ７６μｍのもので、Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓより入手可能であって、伝導性Ｚ軸材を作るためにマスクするストリップを５ｍｉｌピッチの２ｍｉｌのパッドにすることを除いて例９の様に調整された。
例１６
Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓにより入手可能な、２５℃で密度０．４ｇ／ｃｍ3および空気容積２０％の厚さ４０μｍの、図１６（倍率１５００倍）で示すノード−フィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜は、伝導性Ｚ軸膜を作るために、マスクするストリップを１５ｍｉｌピッチの８ｍｉｌパッドにすることを除いて例９の様に調整された。
例１７
２５℃で密度０．３５ｇ／ｃｍ3および空気容積３０％の厚さ１００μｍの、図１７（倍率１０００倍）のノードフィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜は、Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓにより入手可能で、伝導性のＺ軸材を作るために、マスクするストリップを１５ｍｉｌピッチの８ｍｉｌパッドにすることを除いて、例９の様に調整された。
例１８
２５℃で密度０．２０ｇ／ｃｍ3および空気容積７０％の厚さ１５０μｍの、図１８（倍率１０００倍）のノードフィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜は、Ｗ．Ｌ．Ｇｏｒｅ ＆ Ａｓｓｏｃｉａｔｅｓにより入手可能で、伝導性のＺ軸材を作るために、マスクするストリップを１５ｍｉｌピッチの８ｍｉｌパッドにすることを除いて、例１の様に調整した。
上で説明した伝導性の経路を含む例１０〜１８の伝導性Ｚ軸材料に、２つの他の伝導性材料間のコネクター界面となるように接着剤を充填することができる。ふさわしい接着剤にはエポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、シアネートエステル樹脂、または同様なものが含まれる。通常、接着剤は接着剤溶液中に膜を浸すことで気孔へ吸収させている。エポキシ樹脂について言えば、ふさわしい溶媒はメチルエチルケトンである。例９のように、結合能力を与えるためのＺ軸材料にエポキシ接着剤を含浸させて、１６０℃で焼成してＢ段階のＺ軸複合材料を供給する。
ここでは本発明の特定の態様について図示および説明したが、本発明は図示および説明したようなものに限定されない。請求の範囲の記載の請求項の範囲内で変更や改変を本発明の一部として取り入れ、具体化してもよいことは明らかである。
Claims (17)
- （Ａ）貫通して作られている少なくとも１つのクリアランスを持つ金属の芯；
（Ｂ）前記金属芯の上面及び下面のそれぞれに配置されている誘電体層、ここで、前記誘電体層は、粒状充填材及び接着性樹脂を含有する混合物を保持している延伸膨張ポリテトラフルオロエチレン材料であり、前記延伸膨張ポリテトラフルオロエチレン材料の平均流動気孔サイズの、前記粒状充填材の平均粒子サイズに対する比は、約１．４よりも大きく、且つ前記混合物は、前記延伸膨張ポリテトラフルオロエチレン材料の気孔容積にわたって実質的に均一に分布している；
（Ｃ）それぞれの前記誘電体層上に配置されている金属キャップ層、並びに
（Ｄ）前記金属キャップ層間を電気的に接続している導電性のバイア；
を有する、チップパッケージ基板。 - （Ａ）貫通して作られている少なくとも１つのクリアランスを持つ金属の芯；
（Ｂ）前記金属芯の上面及び下面のそれぞれに配置されている誘電体層、ここで、前記誘電体層は、粒状充填材及び接着性樹脂を含有する混合物を保持している延伸膨張ポリテトラフルオロエチレン材料であり、前記混合物は、前記延伸膨張ポリテトラフルオロエチレン材料の気孔容積にわたって実質的に均一に分布しており、且つ前記延伸膨張ポリテトラフルオロエチレン材料の平均流動気孔サイズの、前記粒状充填材の最大粒子サイズに対する比は、少なくとも約２である；
（Ｃ）それぞれの前記誘電体層上に配置されている金属キャップ層；並びに
（Ｄ）前記金属キャップ層間を電気的に接続している導電性のバイア；
を有する、チップパッケージ基板。 - （Ａ）貫通して作られている少なくとも１つのクリアランスを持つ金属の芯；
（Ｂ）前記金属芯の上面及び下面のそれぞれに配置されている誘電体層、ここで、前記誘電体層は、粒状充填材及び接着性樹脂を含有する混合物を保持している延伸膨張ポリテトラフルオロエチレン材料であり、前記混合物は、前記延伸膨張ポリテトラフルオロエチレン材料の気孔容積にわたって実質的に均一に分布しており、前記延伸膨張ポリテトラフルオロエチレン材料の最小気孔サイズの、前記粒状充填材の最大粒子サイズに対する比は、少なくとも約１．４である；
（Ｃ）それぞれの前記誘電体層上に配置されている金属キャップ層；並びに
（Ｄ）前記金属キャップ層間を電気的に接続している導電性のバイア；
を有する、チップパッケージ基板。 - 前記金属芯が銅である、請求項１、２又は３に記載のチップパッケージ基板。
- 前記金属芯がおよそ１．４ｍｉｌ（３５．６μｍ）以下の厚さである、請求項１、２又は３に記載のチップパッケージ基板。
- 前記誘電体層が、およそ５μｍ以上の厚さである、請求項１、２又は３に記載のチップパッケージ基板。
- 前記誘電体層が、約２５μｍ〜約５０μｍの範囲の厚さを持つ、請求項１、２又は３に記載のチップパッケージ基板。
- 前記接着性樹脂が、シアネートエステル樹脂である、請求項１、２又は３に記載のチップパッケージ基板。
- 前記金属芯が、その上面及び下面に積層した銅シートを持つ、３０重量％〜４２重量％のニッケルを含むニッケル合金である、請求項１、２又は３に記載のチップパッケージ基板。
- （ａ）クリアランスを持つ金属芯を作る工程；
（ｂ）前記金属芯の上面に第１の誘電体層を配置し、且つ前記金属芯の下面に第２の誘電体層を配置する工程、ここで、前記第１及び第２の誘電体層はそれぞれ、粒状充填材及び接着性樹脂を含有する混合物を保持している延伸膨張ポリテトラフルオロエチレン材料を有し、前記混合物は、前記延伸膨張ポリテトラフルオロエチレン材料の気孔容積にわたって実質的に均一に分布しており、前記延伸膨張ポリテトラフルオロエチレン材料の平均流動気孔サイズの、前記粒状充填材の平均粒子サイズに対する比は、約１．４超である；
（ｃ）前記第１の誘電体層の上面及び前記第２の誘電体層の下面のそれぞれに、金属キャップ層を配置する工程；
（ｄ）前記金属芯のそれぞれの面に、第１及び第２の誘電体層、並びに金属キャップ層を積層する工程；並びに
（ｅ）前記金属芯のクリアランスを通して、前記金属芯のそれぞれの面の前記金属キャップ層間を電気的に接続する少なくとも１つの導電性バイアを形成する工程；
を含む、チップパッケージ基板の製造方法。 - （ｆ）工程（ｂ）〜（ｅ）を２〜１００回繰り返す工程；
を更に含む、請求項１０に記載の方法。 - 前記積層工程（ｄ）が、
（ｉ）前記誘電体層及び金属キャップ層へ、およそ３００〜３５０ｐｓｉ（２．０７〜２．４１ＭＰａ）の圧力を適用する工程、
（ｉｉ）１７７℃の温度に達するまで、１分当たり５〜７℃の温度上昇率で加熱する工程、
（ｉｉｉ）１７７℃の温度をおよそ３０分間維持する工程、
（ｉｖ）温度を２２０℃〜２２５℃まで上昇させ、この温度でおよそ６０分間の保持する工程、及び
（ｖ）圧力を維持しながらチップパッケージをゆっくり冷却する工程、
を含む、請求項１０に記載の方法。 - 前記金属芯が銅である、請求項１０に記載の方法。
- 前記金属キャップ層が銅キャップ層である、請求項１０に記載の方法。
- 前記第１及び第２の誘電層が熱硬化性プレプレグである、請求項１０に記載の方法。
- 前記熱硬化性プレプレグが、ポリテトラフルオロエチレンマトリクッス中にシアネートエステル樹脂を含む不織材料である、請求項１５に記載の方法。
- 前記第１及び第２の誘電体層が、前記金属芯のクリアランスを完全に満たすのに十分な厚さを持つ、請求項１６に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/747,169 | 1996-11-08 | ||
| US08/747,169 US5847327A (en) | 1996-11-08 | 1996-11-08 | Dimensionally stable core for use in high density chip packages |
| PCT/US1997/019635 WO1998020559A1 (en) | 1996-11-08 | 1997-10-30 | Dimensionally stable core for use in high density chip packages and a method of fabricating same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000503490A JP2000503490A (ja) | 2000-03-21 |
| JP2000503490A5 JP2000503490A5 (ja) | 2005-07-14 |
| JP4237259B2 true JP4237259B2 (ja) | 2009-03-11 |
Family
ID=25003954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52153798A Expired - Lifetime JP4237259B2 (ja) | 1996-11-08 | 1997-10-30 | チップパッケージ基板およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5847327A (ja) |
| JP (1) | JP4237259B2 (ja) |
| AU (1) | AU5094698A (ja) |
| WO (1) | WO1998020559A1 (ja) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69918205T2 (de) * | 1998-03-18 | 2005-06-30 | Mitsubishi Gas Chemical Co., Inc. | Ein Verfahren zur Herstellung von Durchgangslöchern mittels Laser, kupferkaschiertes Laminat geeignet zur Herstellung von Löchern, und Zusatzmaterial zur Herstellung von Löchern |
| US6613986B1 (en) * | 1998-09-17 | 2003-09-02 | Ibiden Co., Ltd. | Multilayer build-up wiring board |
| US6214445B1 (en) * | 1998-12-25 | 2001-04-10 | Ngk Spark Plug Co., Ltd. | Printed wiring board, core substrate, and method for fabricating the core substrate |
| JP3696429B2 (ja) * | 1999-02-22 | 2005-09-21 | 日本化学工業株式会社 | 導電性無電解めっき粉体とその製造方法並びに該めっき粉体からなる導電性材料 |
| US6711812B1 (en) * | 1999-04-13 | 2004-03-30 | Unicap Electronics Industrial Corporation | Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages |
| US6492600B1 (en) * | 1999-06-28 | 2002-12-10 | International Business Machines Corporation | Laminate having plated microvia interconnects and method for forming the same |
| US6350623B1 (en) * | 1999-10-29 | 2002-02-26 | California Institute Of Technology | Method of forming intermediate structures in porous substrates in which electrical and optical microdevices are fabricated and intermediate structures formed by the same |
| KR100346400B1 (ko) * | 1999-12-16 | 2002-08-01 | 엘지전자주식회사 | 다층 인쇄회로기판 및 그 제조방법 |
| AUPQ605800A0 (en) | 2000-03-06 | 2000-03-30 | Silverbrook Research Pty Ltd | Printehead assembly |
| US6555016B2 (en) * | 2000-12-28 | 2003-04-29 | Advanced Semiconductor Engineering, Inc. | Method of making multilayer substrate |
| US7228623B2 (en) | 2001-03-08 | 2007-06-12 | Ppg Industries Ohio, Inc. | Process for fabricating a multi layer circuit assembly |
| US6671950B2 (en) | 2001-03-08 | 2004-01-06 | Ppg Industries Ohio, Inc. | Multi-layer circuit assembly and process for preparing the same |
| US6951707B2 (en) | 2001-03-08 | 2005-10-04 | Ppg Industries Ohio, Inc. | Process for creating vias for circuit assemblies |
| US7000313B2 (en) | 2001-03-08 | 2006-02-21 | Ppg Industries Ohio, Inc. | Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions |
| US8065795B2 (en) | 2001-03-08 | 2011-11-29 | Ppg Industries Ohio, Inc | Multi-layer circuit assembly and process for preparing the same |
| US6713587B2 (en) | 2001-03-08 | 2004-03-30 | Ppg Industries Ohio, Inc. | Electrodepositable dielectric coating compositions and methods related thereto |
| US6492736B1 (en) * | 2001-03-14 | 2002-12-10 | Lsi Logic Corporation | Power mesh bridge |
| JP2002319761A (ja) * | 2001-04-23 | 2002-10-31 | Nitto Denko Corp | 配線基板の製造方法 |
| US6858253B2 (en) * | 2001-05-31 | 2005-02-22 | 3M Innovative Properties Company | Method of making dimensionally stable composite article |
| EP1392495B1 (en) * | 2001-06-04 | 2007-05-30 | Polymer Group, Inc. | Three-dimensional nonwoven substrate for circuit board |
| US6611039B2 (en) * | 2001-09-28 | 2003-08-26 | Hewlett-Packard Development Company, L.P. | Vertically oriented nano-fuse and nano-resistor circuit elements |
| US6660945B2 (en) | 2001-10-16 | 2003-12-09 | International Business Machines Corporation | Interconnect structure and method of making same |
| US6867491B2 (en) * | 2001-12-19 | 2005-03-15 | Intel Corporation | Metal core integrated circuit package with electrically isolated regions and associated methods |
| US20030123238A1 (en) * | 2001-12-27 | 2003-07-03 | Chia-Hsing Yu | Enhanced PCB and stacked substrate structure |
| US7005727B2 (en) * | 2001-12-28 | 2006-02-28 | Intel Corporation | Low cost programmable CPU package/substrate |
| TWI286826B (en) * | 2001-12-28 | 2007-09-11 | Via Tech Inc | Semiconductor package substrate and process thereof |
| US6773532B2 (en) | 2002-02-27 | 2004-08-10 | Jds Uniphase Corporation | Method for improving heat dissipation in optical transmitter |
| US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
| US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
| JP2004031555A (ja) * | 2002-06-25 | 2004-01-29 | Nec Corp | 回路基板装置および基板間の接続方法 |
| CN1672475B (zh) * | 2002-06-27 | 2011-11-23 | Ppg工业俄亥俄公司 | 有凹入或伸长分离接头片的单层或多层印刷电路板及其制造方法 |
| JP3956204B2 (ja) * | 2002-06-27 | 2007-08-08 | 日本特殊陶業株式会社 | 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板 |
| US6807732B2 (en) * | 2002-07-24 | 2004-10-26 | Agilent Technologies, Inc. | Methods for modifying inner-layer circuit features of printed circuit boards |
| US6854179B2 (en) * | 2002-07-25 | 2005-02-15 | Agilent Technologies, Inc. | Modification of circuit features that are interior to a packaged integrated circuit |
| US6737158B1 (en) * | 2002-10-30 | 2004-05-18 | Gore Enterprise Holdings, Inc. | Porous polymeric membrane toughened composites |
| US20040107569A1 (en) * | 2002-12-05 | 2004-06-10 | John Guzek | Metal core substrate packaging |
| US6883153B2 (en) * | 2003-01-10 | 2005-04-19 | Intel Corporation | Minimization of microelectronic interconnect thickness variations |
| US7476813B2 (en) * | 2003-05-14 | 2009-01-13 | Rambus Inc. | Multilayer flip-chip substrate interconnect layout |
| TW577250B (en) * | 2003-05-29 | 2004-02-21 | Via Tech Inc | Circuit board and process thereof |
| EP1507448A1 (de) * | 2003-08-12 | 2005-02-16 | Elmicron AG | Basismaterial, Substrat und Verbindungselement |
| US20050112344A1 (en) * | 2003-08-20 | 2005-05-26 | Redfern Sean M. | Apparatus and method for use in printed circuit board drilling applications |
| US7378598B2 (en) * | 2004-02-19 | 2008-05-27 | Hewlett-Packard Development Company, L.P. | Printed circuit board substrate and method for constructing same |
| US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
| US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
| JP4361826B2 (ja) * | 2004-04-20 | 2009-11-11 | 新光電気工業株式会社 | 半導体装置 |
| EP1744796B1 (en) | 2004-04-20 | 2015-03-18 | Genzyme Corporation | Surgical mesh-like implant |
| US6992389B2 (en) * | 2004-04-28 | 2006-01-31 | International Business Machines Corporation | Barrier for interconnect and method |
| TWI237380B (en) * | 2004-11-19 | 2005-08-01 | Advanced Semiconductor Eng | Build-up via for suppressing simultaneous switching noise |
| US7237334B2 (en) * | 2005-08-18 | 2007-07-03 | Intel Corporation | Method of providing a printed circuit board using laser assisted metallization and patterning of a microelectronic substrate |
| US20070080455A1 (en) * | 2005-10-11 | 2007-04-12 | International Business Machines Corporation | Semiconductors and methods of making |
| US7314778B2 (en) * | 2005-12-30 | 2008-01-01 | Intel Corporation | Wafer-level processing of chip-packaging compositions including bis-maleimides |
| US20070152311A1 (en) * | 2005-12-30 | 2007-07-05 | Saikumar Jayaraman | Chip-packaging compositions including bis-maleimides, packages made therewith, and methods of assembling same |
| US7863183B2 (en) * | 2006-01-18 | 2011-01-04 | International Business Machines Corporation | Method for fabricating last level copper-to-C4 connection with interfacial cap structure |
| US8436250B2 (en) * | 2006-11-30 | 2013-05-07 | Sanyo Electric Co., Ltd. | Metal core circuit element mounting board |
| US8293461B2 (en) * | 2007-05-21 | 2012-10-23 | Vectraone Technologies, Llc | Direct emulsion process for making printed circuits |
| US20090020315A1 (en) * | 2007-05-21 | 2009-01-22 | Steven Lee Dutton | Automated direct emulsion process for making printed circuits and multilayer printed circuits |
| US8313891B2 (en) * | 2007-05-21 | 2012-11-20 | Vectraone Technologies, Llc | Printed circuits and method for making same |
| WO2008157630A1 (en) * | 2007-06-18 | 2008-12-24 | Steven Lee Dutton | Direct emulsion process for making printed circuits |
| US8323798B2 (en) | 2007-09-28 | 2012-12-04 | Tri-Star Laminates, Inc. | Systems and methods for drilling holes in printed circuit boards |
| TWI342729B (en) * | 2008-02-19 | 2011-05-21 | Unimicron Technology Corp | Manufacturing method of circuit board |
| US9299643B2 (en) * | 2008-09-29 | 2016-03-29 | Cypress Semiconductor Corporation | Ruthenium interconnect with high aspect ratio and method of fabrication thereof |
| KR101148628B1 (ko) * | 2008-11-20 | 2012-05-25 | 후지쯔 가부시끼가이샤 | 배선 기판 및 배선 기판의 제조 방법 |
| JPWO2011002031A1 (ja) * | 2009-06-30 | 2012-12-13 | 三洋電機株式会社 | 素子搭載用基板および半導体モジュール |
| KR101840486B1 (ko) * | 2010-04-21 | 2018-03-20 | 미츠비시 가스 가가쿠 가부시키가이샤 | 열경화성 조성물 |
| US8198551B2 (en) | 2010-05-18 | 2012-06-12 | Endicott Interconnect Technologies, Inc. | Power core for use in circuitized substrate and method of making same |
| US8567053B2 (en) | 2010-06-03 | 2013-10-29 | Ddi Global Corp. | Methods of manufacturing printed circuit boards |
| WO2012045000A1 (en) | 2010-09-30 | 2012-04-05 | Aviat Networks, Inc. | Systems and methods for improved chip device performance |
| CN102260378B (zh) * | 2011-05-06 | 2013-03-20 | 广东生益科技股份有限公司 | 复合材料、用其制作的高频电路基板及其制作方法 |
| FR2978443B1 (fr) * | 2011-07-26 | 2014-05-09 | Thales Sa | Materiau pour substrat dielectrique pour circuit imprime et antennes, procede de fabrication d'un tel substrat portant des moyens d'interconnexion entre pistes et substrat dielectrique ainsi obtenu |
| US9532465B2 (en) | 2012-03-28 | 2016-12-27 | Ttm Technologies, Inc. | Method of fabricating a printed circuit board interconnect assembly |
| JP2013211474A (ja) * | 2012-03-30 | 2013-10-10 | Olympus Corp | 基板および半導体装置 |
| JP2014086651A (ja) * | 2012-10-26 | 2014-05-12 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| US9545003B2 (en) * | 2012-12-28 | 2017-01-10 | Fci Americas Technology Llc | Connector footprints in printed circuit board (PCB) |
| KR102130547B1 (ko) * | 2013-03-27 | 2020-07-07 | 삼성디스플레이 주식회사 | 가요성 기판 및 이를 포함하는 가요성 표시 장치 |
| US9685414B2 (en) | 2013-06-26 | 2017-06-20 | Intel Corporation | Package assembly for embedded die and associated techniques and configurations |
| US20170013715A1 (en) * | 2015-07-10 | 2017-01-12 | Rohde & Schwarz Gmbh & Co. Kg | Printed circuit board and corresponding method for producing a printed circuit board |
| WO2017154167A1 (ja) * | 2016-03-10 | 2017-09-14 | 三井金属鉱業株式会社 | 多層積層板及びこれを用いた多層プリント配線板の製造方法 |
| JP6729199B2 (ja) * | 2016-09-01 | 2020-07-22 | 三菱ケミカル株式会社 | ヨウ素系偏光フィルムの製造方法 |
| US10204889B2 (en) * | 2016-11-28 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of forming thereof |
| US10765012B2 (en) * | 2017-07-10 | 2020-09-01 | Catlam, Llc | Process for printed circuit boards using backing foil |
| CN111010797A (zh) * | 2018-10-08 | 2020-04-14 | 中兴通讯股份有限公司 | 电路板、设备及过孔形成方法 |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA962021A (en) * | 1970-05-21 | 1975-02-04 | Robert W. Gore | Porous products and process therefor |
| US4482516A (en) * | 1982-09-10 | 1984-11-13 | W. L. Gore & Associates, Inc. | Process for producing a high strength porous polytetrafluoroethylene product having a coarse microstructure |
| DE3581293D1 (de) * | 1984-02-09 | 1991-02-21 | Toyota Motor Co Ltd | Verfahren zur herstellung von ultrafeinen keramikpartikeln. |
| US4680220A (en) * | 1985-02-26 | 1987-07-14 | W. L. Gore & Associates, Inc. | Dielectric materials |
| US4642160A (en) * | 1985-08-12 | 1987-02-10 | Interconnect Technology Inc. | Multilayer circuit board manufacturing |
| JPS62251136A (ja) * | 1986-04-25 | 1987-10-31 | 三菱樹脂株式会社 | 金属複合積層板 |
| US4997698A (en) * | 1987-05-04 | 1991-03-05 | Allied-Signal, Inc. | Ceramic coated metal substrates for electronic applications |
| JPS63274196A (ja) * | 1987-05-06 | 1988-11-11 | Mitsubishi Electric Corp | 金属芯印刷配線板 |
| US4868350A (en) * | 1988-03-07 | 1989-09-19 | International Business Machines Corporation | High performance circuit boards |
| JPH01228191A (ja) * | 1988-03-09 | 1989-09-12 | Eito Kogyo:Kk | メタルコアプリント配線基板およびその製造方法 |
| US4854038A (en) * | 1988-03-16 | 1989-08-08 | International Business Machines Corporation | Modularized fabrication of high performance printed circuit boards |
| US4985296A (en) * | 1989-03-16 | 1991-01-15 | W. L. Gore & Associates, Inc. | Polytetrafluoroethylene film |
| US5045642A (en) * | 1989-04-20 | 1991-09-03 | Satosen, Co., Ltd. | Printed wiring boards with superposed copper foils cores |
| US5034801A (en) * | 1989-07-31 | 1991-07-23 | W. L. Gore & Associates, Inc. | Intergrated circuit element having a planar, solvent-free dielectric layer |
| DE3935680A1 (de) * | 1989-10-26 | 1991-05-02 | Standard Elektrik Lorenz Ag | Verfahren zum herstellen einer metallkern-leiterplatte |
| US5129142A (en) * | 1990-10-30 | 1992-07-14 | International Business Machines Corporation | Encapsulated circuitized power core alignment and lamination |
| US5103293A (en) * | 1990-12-07 | 1992-04-07 | International Business Machines Corporation | Electronic circuit packages with tear resistant organic cores |
| US5232548A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Discrete fabrication of multi-layer thin film, wiring structures |
| US5224265A (en) * | 1991-10-29 | 1993-07-06 | International Business Machines Corporation | Fabrication of discrete thin film wiring structures |
| US5301118A (en) * | 1991-11-18 | 1994-04-05 | International Business Machines Corporation | Monte carlo simulation design methodology |
| US5199163A (en) * | 1992-06-01 | 1993-04-06 | International Business Machines Corporation | Metal transfer layers for parallel processing |
| JPH07500951A (ja) * | 1992-06-15 | 1995-01-26 | ディコネックス パテンテ アーゲー | 信号誘導のための超高密度配線を有するメタルクラッドラミネートを使用するプリント配線回路基板の製造方法 |
| US5548034A (en) * | 1992-07-31 | 1996-08-20 | International Business Machines Corporation | Modified dicyanate ester resins having enhanced fracture toughness |
| TW256798B (ja) * | 1992-10-05 | 1995-09-11 | Du Pont | |
| JP2819523B2 (ja) * | 1992-10-09 | 1998-10-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 印刷配線板及びその製造方法 |
| US5383788A (en) * | 1993-05-20 | 1995-01-24 | W. L. Gore & Associates, Inc. | Electrical interconnect assembly |
| US5638598A (en) * | 1993-06-17 | 1997-06-17 | Hitachi Chemical Company, Ltd. | Process for producing a printed wiring board |
| US5536579A (en) * | 1994-06-02 | 1996-07-16 | International Business Machines Corporation | Design of high density structures with laser etch stop |
| US5512390A (en) | 1994-07-21 | 1996-04-30 | Photran Corporation | Light-weight electrical-storage battery |
| US5498467A (en) * | 1994-07-26 | 1996-03-12 | W. L. Gore & Associates, Inc. | Process for preparing selectively conductive materials by electroless metal deposition and product made therefrom |
| US5753358A (en) * | 1994-08-25 | 1998-05-19 | W. L. Gore & Associates, Inc. | Adhisive-filler polymer film composite |
| US5512360A (en) * | 1994-09-20 | 1996-04-30 | W. L. Gore & Associates, Inc. | PTFE reinforced compliant adhesive and method of fabricating same |
| JP3821870B2 (ja) * | 1994-10-07 | 2006-09-13 | スリーエム カンパニー | 難燃性熱硬化性樹脂組成物 |
| US5509200A (en) * | 1994-11-21 | 1996-04-23 | International Business Machines Corporation | Method of making laminar stackable circuit board structure |
| US5652284A (en) | 1995-11-09 | 1997-07-29 | Exxon Research & Engineering Company | Thermoplastic elastomer-asphalt nanocomposite composition |
| US5910255A (en) * | 1996-11-08 | 1999-06-08 | W. L. Gore & Associates, Inc. | Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation |
| US5731047A (en) * | 1996-11-08 | 1998-03-24 | W.L. Gore & Associates, Inc. | Multiple frequency processing to improve electrical resistivity of blind micro-vias |
| US5868950A (en) * | 1996-11-08 | 1999-02-09 | W. L. Gore & Associates, Inc. | Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques |
| US5863446A (en) * | 1996-11-08 | 1999-01-26 | W. L. Gore & Associates, Inc. | Electrical means for extracting layer to layer registration |
| US5879787A (en) * | 1996-11-08 | 1999-03-09 | W. L. Gore & Associates, Inc. | Method and apparatus for improving wireability in chip modules |
| WO1998020557A1 (en) * | 1996-11-08 | 1998-05-14 | W.L. Gore & Associates, Inc. | Method for reducing via inductance in an electronic assembly and device |
| US5965043A (en) * | 1996-11-08 | 1999-10-12 | W. L. Gore & Associates, Inc. | Method for using ultrasonic treatment in combination with UV-lasers to enable plating of high aspect ratio micro-vias |
| US5919329A (en) * | 1997-10-14 | 1999-07-06 | Gore Enterprise Holdings, Inc. | Method for assembling an integrated circuit chip package having at least one semiconductor device |
-
1996
- 1996-11-08 US US08/747,169 patent/US5847327A/en not_active Expired - Lifetime
-
1997
- 1997-10-30 AU AU50946/98A patent/AU5094698A/en not_active Abandoned
- 1997-10-30 WO PCT/US1997/019635 patent/WO1998020559A1/en not_active Ceased
- 1997-10-30 JP JP52153798A patent/JP4237259B2/ja not_active Expired - Lifetime
-
1998
- 1998-08-19 US US09/136,201 patent/US6344371B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6344371B2 (en) | 2002-02-05 |
| AU5094698A (en) | 1998-05-29 |
| US20010029065A1 (en) | 2001-10-11 |
| JP2000503490A (ja) | 2000-03-21 |
| US5847327A (en) | 1998-12-08 |
| WO1998020559A1 (en) | 1998-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4237259B2 (ja) | チップパッケージ基板およびその製造方法 | |
| JPH10284556A (ja) | ウェハーレベルの接触シートとその製造方法 | |
| US5896038A (en) | Method of wafer level burn-in | |
| JP2000504495A (ja) | チップモジュール中の配線能力を改善するための方法及び装置 | |
| US5830565A (en) | High planarity and low thermal coefficient of expansion base for semi-conductor reliability screening | |
| JPH10150084A (ja) | ウェハーレベルのバーンインベースユニット基材とその製法 | |
| US6822170B2 (en) | Embedding resin and wiring substrate using the same | |
| US5909123A (en) | Method for performing reliability screening and burn-in of semi-conductor wafers | |
| JP5892157B2 (ja) | プリント配線基板、プリント配線基板の製造方法および半導体装置 | |
| JPH10144750A (ja) | ウェハーレベルのバーンイン装置 | |
| US5966593A (en) | Method of forming a wafer level contact sheet having a permanent z-axis material | |
| US20130033671A1 (en) | Liquid crystal polymer (lcp) surface layer adhesion enhancement | |
| JP4226655B2 (ja) | 後の金属化のためにバイアを調整する方法 | |
| JPH0690074A (ja) | 超小型電子回路パッケージの製造方法 | |
| JPH11177237A (ja) | ビルドアップ多層プリント配線板とその製造方法 | |
| JP3236812B2 (ja) | 多層配線基板 | |
| US5779921A (en) | Method for selectively plating an organic substrate | |
| JPH11243157A (ja) | 半導体搭載用基板とその製造法 | |
| JPH11340610A (ja) | スルーホール充填用樹脂組成物及び多層プリント配線板 | |
| JP2011254026A (ja) | 複合体の製造方法及び複合体 | |
| JP2004087991A (ja) | 多層配線基板の製造方法 | |
| JP2024064977A (ja) | プリント配線板の製造方法、プリント配線板及び半導体パッケージ | |
| JPH10246751A (ja) | ウェハーレベル接触シートの使用方法 | |
| WO1998020713A1 (en) | Dimensionally stable solder mask material and method of application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041027 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080416 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |