JP4237259B2 - Chip package substrate and manufacturing method thereof - Google Patents

Chip package substrate and manufacturing method thereof Download PDF

Info

Publication number
JP4237259B2
JP4237259B2 JP52153798A JP52153798A JP4237259B2 JP 4237259 B2 JP4237259 B2 JP 4237259B2 JP 52153798 A JP52153798 A JP 52153798A JP 52153798 A JP52153798 A JP 52153798A JP 4237259 B2 JP4237259 B2 JP 4237259B2
Authority
JP
Japan
Prior art keywords
metal
metal core
chip package
dielectric
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52153798A
Other languages
Japanese (ja)
Other versions
JP2000503490A (en
JP2000503490A5 (en
Inventor
ジェイ. フィッシャー,ポール
イー. ゴーレル,ロビン
エフ. シルベスター,マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WL Gore and Associates Inc
Original Assignee
WL Gore and Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WL Gore and Associates Inc filed Critical WL Gore and Associates Inc
Publication of JP2000503490A publication Critical patent/JP2000503490A/en
Publication of JP2000503490A5 publication Critical patent/JP2000503490A5/ja
Application granted granted Critical
Publication of JP4237259B2 publication Critical patent/JP4237259B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955Void-containing component partially impregnated with adjacent component
    • Y10T428/249958Void-containing component is synthetic resin or natural rubbers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T442/00Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
    • Y10T442/30Woven fabric [i.e., woven strand or strip material]
    • Y10T442/3382Including a free metal or alloy constituent
    • Y10T442/3415Preformed metallic film or foil or sheet [film or foil or sheet had structural integrity prior to association with the woven fabric]

Description

発明の分野
本発明は、処理中およびチップパッケージの製造中の物質の動きの可変性を減少させる高密度チップパッケージ用の寸法的に安定な芯を志向する。高密度チップパッケージに安定性を与える安定な芯は、好ましくは金属で形成され、同時に形成される誘電体層および金属層を含む。続いて、高密度チップパッケージの製造を可能にするためバイアが形成される。
発明の背景
高密度チップパッケージの基板は、集積回路チップのインプット/アウトプット(I/O)をチップパッケージ基板の中に埋まっているルーチング層または電源/接地層と接続する多くのバイアを必要とする。過去にバイア形成のために使用された従来の機械的な孔あけ工程は、レーザーによるバイアの孔あけ工程に取って代わられている。レーザーによるバイアの孔あけ工程は、従来の機械的な孔あけ工程よりも低いコストで、バイアをはるかに速く形成する可能性を提供する。このバイア形成の速い速度を可能にするためには、かつて使用されてきたものよりも薄い誘電体を使用することが有利である。薄い誘電体はマイクロバイア、すなわち直径<100μmのバイア形成を可能にする。
これらのマイクロバイアを形成した後、効果的にそれらを金属化するために、アスペクト比(バイアの高さをその直径で割った値)を前もって決められた値に保たなければならない。例えば一方閉塞バイアの場合、従来の金属化方法がマイクロバイアの壁面に十分な量の金属を付着させるのに適切であることを確実にするには、アスペクト比はおよそ1にしなければならない。
理解されるはずだが、ガラス織物補強材を含む誘電体材料にマイクロ一方閉塞バイアを形成することは不利である。より具体的にはガラス織物補強誘電体を使用すると、ガラス織物を除去するために必要なレーザーの能力は、一方閉塞バイアを接続させようとする層上の埋め込み銅パッドを除去するのに必要なレーザーの能力と同じぐらい大きくなってしまう。従って、レーザーは銅パッドを貫き下の層までレーザーが届いてしまい、こうしてバイアを拡張してしまう。意図的でなく拡張されたバイアは、金属化後に後続の層に短絡してしまい、回路全体をスクラップにしてしまう。
ガラス織物を含む誘電体材料にマイクロ一方閉塞バイアを形成することに関する欠点を解消するために、誘電体材料の製造者は従来のガラス強化プレプレグの代わりに、薄く、補強していないプレプレグを導入した。しかしながらそのような薄く、補強されていないプレプレグの使用は、高密度プリント回路板およびチップパッケージ基板の製造において、他の困難を生み出した。より具体的には、誘電体材料からガラス織物を取り除くことは、チップパッケージ基板の寸法安定性を減少させた。誘電体材料の構成材料として熱硬化性樹脂を使用すると、樹脂の積層および硬化により、一般的にこれらの樹脂は多層回路板、またはチップパッケージ基板の収縮を誘発する。この収縮は大きくても数千ppm程度で、収縮は基板製造の際に補償できるので、それ自体は製造上の問題にならない。しかしながら、一つの不変の回路設計でさえ収縮の程度に可変性がある。収縮の程度のこの可変性は、高密度プリント回路板およびチップパッケージ基板の歩留まりの低下を導くことがある。例えば、もし多層回路の内部層の一つが銅の平面からなる電源または接地層であり、もしバイアがこの層のクリアランスを通過しなければならないなら、積層中に引き起こされる収縮の可変性はパネルからパネルへの接地クリアランスの位置の変化をもたらしかねない。これらの回路にバイアを孔開けするとき、これらのバイアはいくらかの割合で接地または電源層のクリアランスを失い、銅とぶつかることがある。金属化の後これらのバイアは接地層または電源層と短絡し、結果として回路をスクラップにしてしまうだろう。
ガラス織物により支持されない誘電体材料を持つ高密度チップパッケージの製造を容易にするために、寸法的に安定な芯の要求がある。
発明の概要
本発明は、好ましくは銅で作られる金属芯の両面に、同時に回路層を作ることによって高密度チップパッケージ基板の製造をする方法を含む。銅の芯は基板で使用される補強されていない薄い誘電体材料の寸法的な安定性を改善する。金属芯によって、積層中の物質の移動は減少し、それにより高密度チップパッケージの加工および製造は容易になる。金属芯は、チップの同時スイッチングノイズ(simultaneous switching noise)の減少を助ける埋め込み静電容量も与える。
本発明の寸法的に安定な芯は、それを通してエッチングされた少なくとも一つのクリアランスを持つ金属芯、金属芯の両面にありクリアランスを充填している誘電体層、誘電体層の両面の金属キャップ層、および金属キャップ層を通り、金属芯に孔開けしたバイアを含む。金属芯を電気的に絶縁する場合、バイアを金属キャップ層、誘電体層および金属芯のクリアランスを通して延びるように作り、このようにして金属芯を孤立させる。金属層をそのようなバイアの壁面に付着させる。誘電体層および金属キャップ層を金属芯の上面と下面に同時に配置することができる。更なる誘電体層および金属キャップ層を、同様な方法でキャップの上面と下面にやはり同時に積層することができる。必要ならば更なるバイアを形成する。繰り返して誘電体層および金属キャップ層、およびバイアを付け加えることで、寸法的に安定な高密度チップパッケージを提供する。
金属芯および金属層は、チップパッケージの熱膨張率(CTE)がプリント回路板のCTEと一致するような、銅または任意の他のふさわしい金属でよい。誘電体は支持されていない任意のプレプレグでよい。更にバイアは一方閉塞バイアまたは貫通(through)バイアでよい。バイアは、孔開けするとき物質を取り除くレーザーを使用して孔開けされる。
本発明による寸法的に安定な芯の製造方法は、銅のような金属芯を供給し、金属芯の上面と下面へ誘電体層を配置し、銅のような金属キャップ層を誘電体層の上面と下面へ配置し、そして誘電体層および金属キャップ層を共に金属芯に積層することを含む。この方法は更に、金属キャップ層、誘電体層および金属芯、または金属芯のクリアランスを通してバイアを孔開けすること、そして次に多層の高密度チップパッケージを製造するために上記の工程を繰り返すことを含む。
【図面の簡単な説明】
上記の概要も下記の本発明の好ましい態様の詳細な説明も、添付した図面と結び付けて読むと、より良く理解されよう。本発明を説明するために、現在のところ好ましい態様をそれらの図面でもって示す。しかしながら本発明が図示されたとおりの配置および手段に限定されないことを理解すべきである。図面において、
図1は処理前の金属芯の側面図である。
図2はエッチング前のパターン化したホトレジストを持つ金属芯の側面図である。
図3は貫通してエッチングされたクリアランスの持つ図1の金属芯の側面図である。
図4は金属芯に誘電体層および金属「キャップ」層を積層した後の基板の側面図である。
図5はバイアがレーザーによって孔開けされて、金属化され、および回路トレース(trace)が形成された後の本発明による基板の側面図である。
図6は更なる誘電体層および金属「キャップ」の層を加えた後の図4の基板の側面図である。
図7は一方閉塞バイアを孔開けした後の、本発明による完成したチップパッケージの側面図である。
図8は本発明の好ましい態様による基板の側面図である。
図9は本発明で誘電体層として使用することができる延伸膨張ポリテトラフルオロエチレン(ePTFE)材の走査型電子顕微鏡写真である。
図10は本発明における一つの誘電体材料を形成するために、接着性充填剤を含むマトリクッスを形成する延伸膨張PTFE材の走査型電子顕微鏡写真である。
図11は伝導性のZ軸材を使用して一緒に積層した2つの基板を示すものである。
図12〜14は不規則に形作られた伝導性の経路を含む伝導性のZ軸材の構造を図式的に示すものである。
図15〜18は伝導性のZ軸材を作るために便用されるいくらかのePTFEマトリクッスのノードフィブリル構造物を示す走査型電子顕微鏡写真である。
図19は伝導性のZ軸材と共に積層された一方閉塞バイアを含む2つの基板を示すものである。
発明の詳細な説明
本発明は高密度チップパッケージ用の寸法的に安定な芯を志向する。この安定な芯はクリアランスを含む金属芯であり、好ましくは銅である。誘電体層を金属芯の上面と下面に配置する。金属キャップ層は誘電体層の上面と下面にそれぞれ配置する。誘電体層および金属キャップ層はパッケージの両面に同時に配置することができる。次に一方閉塞バイアまたは貫通バイアを金属キャップ層を通して、誘電体層および金属芯のクリアランスヘ、およびこれらを通して孔開けする。レーザーは、バイアを作製するべき場所の物質を除去することでバイアの孔をあけるのに使用する。金属芯が電源または接地平面である場合、バイアは直接金属芯を通して作製する。金属芯が絶縁された金属芯であれば、そのときはバイアは金属芯のクリアランスを通して延在し、すなわち金属芯は直接それらと接触するバイアを持たない。
チップパッケージの積層工程の間、安定な芯は基板の物質の移動を減少させ、基板ごとの一様な収縮を達成する。このことはそれぞれの基板がおなじ働きをするのを可能にする。更に、複数の寸法的に安定な芯のチップパッケージを一緒に結合して、高密度チップパッケージを得ることができる。
図1に見られるように、金属芯10は銅シートのような金属シートであり、金属の反対側の両面に粗い表面12および14を持つ。この金属シートは「二重処埋(double treat)」法として知られる方法で処理されている。この粗い表面は誘電体層をより良く付着するのを可能にする。金属芯の熱膨張率(CTE)が、最終的にチップパッケージを取り付けるプリント回路板のCTEに接近して合っている限り、銅の代わりに他の金属を使用できる。例えば、CIC、すなわち銅−INVAR 36−銅の積層体、が一体の銅芯の代わりに使用できる。使用されるニッケル合金は30重量%〜42重量%のニッケルを含むことができる。金属芯10は完成した基板に寸法的な安定性を与えるのに十分な厚さ、例えば0.0005インチ〜0.0028インチ(12.7μm〜71.1μm)、好ましくは0.0014インチ(35.6μm)といった厚さでなければならない。この範囲の厚さはチップパッケージにより低い曲げ弾性率を与える。
図2に示すように、通常の方法を使用してホトレジスト22を金属芯10の両方の面に塗り、バイアを形成すべきクリアランス20のパターンを描く。描いた場所を従来の方法で化学的にエッチングし、銅を取り除いてクリアランス20(図3)を作製する。このクリアランス20は後で作製するバイアよりも直径が大きい。バイアの寸法は金属芯の上に配置される誘電体のタイプに依存する。ホトレジストは通常の方法で取り除く。
図4に示すように、少なくとも1つのクリアランス20を含む金属芯10は誘電体層30および32を含む。好ましくは、誘電体層30および32は金属芯10の表面12および14に同時に作製する。誘電体層30および32のCTEは40ppm/℃ぐらいの大きさになり得る。誘電体層30および32はクリアランス20を満たすのに十分な厚さがなければならない。誘電体層30および32の厚さは少なくとも5μm以上であり、典型的には25μm〜50μmである。厚さは基板の寸法安定性を失わないように選ぶ。誘電体厚さは金属芯10の厚さよりもかなり大きいべきではなく、さもなければ基板の寸法安定性が減少してしまう。
金属芯10は、それぞれ誘電体層30および32の表面34および36上の金属キャップ層40および42を含む。金属キャップ層40および42は誘電体層の表面34および36に、同時に配置する。この金属キャップ層は銅で作る。金属キャップ層40および42は任意のふさわしい伝導性の金属で作ることができる。金属芯10,誘電体層30および32,および金属キャップ層40および42を任意のふさわしい積層方法を使用して一緒に積層する。
本発明の1つの態様では層30および32はW.L.Gore and Associates製のSPEEDBOARD C(商標)から作製した。誘電体層30および32は、300〜350psiの圧力、および177℃の温度になるまで1分あたり5〜7℃の温度上昇率で、芯10に積層した。温度は177℃で30分間保った。次に温度を220〜225℃に上げて、60分間維持した。基板を加圧しつつ、積層体を数時間かけてゆっくりと冷却した。
図5で示すように、積層した誘電体層30および32、並びに金属キャップ層40および42を、金属キャップ層40および42並びに誘電体層30および32を通して孔開けされる少なくとも1つのバイア50を含むように加工する。
図5は、例えばレーザーのような任意の既知の方法を使用して孔開けすることができる貫通バイアとしてのバイア50を示す。貫通バイア50の場合、クリアランス20を通らないときは、レーザーが誘電体層30および32並びに金属芯10を貫くことができなくてはならない。貫通バイア50のアスペクト比は1:1から20:1、またはより大きくできる。一方閉塞バイアを作製するときはレーザーは誘電体層30または32を貫かなくてはならないが、金属芯10を貫いてはならない。異型的な1:1のアスペクト比を維持すべきである。しかしながらアスペクト比は1:1に限定されない。
本発明によれば、ふさわしいアスペクト比で均一なレーザーバイア形成を行うために、レーザーのパルス幅を変えるパルス繰返数を、1kHz〜10MHzまでの範囲にする。バイア中に残る残留物は、次に再びパルスの強度を調整して除去する。エネルギー密度を0.5〜20J/cm2の範囲にすることができ、パルス繰返数を1kHz〜10MHzまで変えることにより、その場でかつ事実上瞬時にエネルギー密度を変えることができるレーザーを使用する。
図7のような本発明の1つの態様では、一方閉塞バイアはパルス化(pulsed)Nd:YAGレーザーのような固体パルスレーザーのレーザーで作製した。Nd:YAGレーザーの基本的な出力は波長が1064nmにある。この波長は電磁スペクトルの赤外線の部分である。β−バリウムボレート(BBO)結晶を光路に導入することで、調波発生は紫外線領域に入る355nm(第3調波)および266nm(第4調波)の光の出力を促進する。355nmおよび266nmの波長は、本発明の積層した基板にバイアを孔開けするのに特にふさわしい。
一般的に、パルスの長さ、エネルギー密度およびパルス数は作製するバイアのタイプおよび積層した基板で使用される材料のタイプに依存して変えることができる。銅の層、並びに接着剤、充填剤および延伸膨張ポリテトラフルオロエチレン(ePTFE)から構成される誘電体の層が交互になったもので作られた積層基板に266nmレーザーを使用して一方閉塞バイアを孔あけする場合には、エネルギー密度は1.5J/cm2、1パルスあたりのエネルギーは10J、および出力密度は20MW/cm2である。355nmの波長では、エネルギー密度を3.5J/cm2、1パルスあたりのエネルギーを30J、および出力密度が35MW/cm2に設定することにより、一方閉塞バイアを作製する。355nmレーザーを使用する一方閉塞バイアのパルス後の工程では、エネルギー密度は11J/cm2、1パルスあたりのエネルギーは100J、および出力密度は200MW/cm2であるように条件を調整することが必要である。
接着剤−充填剤−ePTFE誘電体材料に355nmレーザーを使用して一方閉塞バイアを形成する場合には、エネルギー密度は7J/cm2、1パルスあたりのエネルギーは65J、および出力密度は100MW/cm2である。パルス後の工程では、これらのパラメーターをエネルギー密度が11J/cm2、1パルスあたりのエネルギーが100J、および出力密度が200MW/cm2となるように調整することが必要であろう。
図5に示すように、貫通バイア50はバイア50の表面に金属層60を形成することにより金属化する。金属層60は、例えば、通常の方法を使用してバイア50の表面に形成した無電解銅の層、およびこの無電解銅の層の上に形成された電解銅の層といったものを含む。金属層60は金属キャップ層40および42並びに誘電体層30および32上へ拡張する。次にトレース(図示せず)すなわち信号配線をこの技術分野で知られる技術で、金属キャップ層40、42および金属層60にエッチングする。すなわち、内層のトレースすなわち最後の層上にないトレースの場合、一番上の金属キャップ層40、42および金属層60にホトレジストを用いて描画する。ホトレジストをパターン化して、その後ホトレジストがホトレジストの下の領域に信号トレースを画成するように現像する。パターン化したホトレジスト間の金属をその後エッチングし、バイアの周囲のトレースを残して全ての残ったホトレジストを除去する。これはサブトラクティブ法と称される。
最後の層のトレース、すなわち最後の層上のトレースについては、一番上の金属キャップ層40、42および金属層60にホトレジストで描画する。その後ホトレジストをパターン化し、信号トレースが作製されるところでホトレジストを除去するように現像する。ホトレジストが除去されたところに、追加の銅のような金属をメッキする。その後、ニッケル、金、スズまたははんだのような耐エッチング性の金属を追加の金属上にメッキし、ホトレジストを除去し、そしてホトレジストの下の金属キャップ層40、42をエッチングする。残るべき領域は金属でメッキされ、エッチングすべき領域は露出される。これはセミ−アディティブ法と称される。
好ましくは、寸法的に安定な基板を作るのを更に助けるために、金属層60のできるだけ多くを誘電体層30および32上に残すべきである。金属層60が接地または電源平面である場合には、採用される方法の操作で銅のような金属が大量に残されるだろう。
図6は本発明の別の態様を示しており、ここでは金属キャップ層40、42および金属層60は最後の層ではない。この態様では追加の誘電体層70および72を金属層60の表面62および64にそれぞれ配置する。追加の誘電体層70および72はバイア50を満たし、金属層60、誘電体層30と32および残っている金属キャップ層40と42の上に広がる。追加の誘電体層70および72はトレースを封入する。
銅のような追加の金属キャップ層80および82を誘電体層70および72の表面74および76にそれぞれ配置する。追加の誘電体層70および72と同様に、追加の金属キャップ層80および82はパッケージの両面に同時に配置することができる。その時、誘電体層70および72並びに金属キャップ層80および82を上に説明したようにして一緒に積層する。
図7は一方閉塞バイアを図6の基板に追加した態様を示している。一方閉塞バイア90および92は、上に説明したようなレーザー孔あけ技術を使用して、それぞれ金属キャップ層80および82と、誘電体層70および72とに作られる。このバイア90および92は一方閉塞バイアとして示されているが、基板を完全に貫いて延びて、基板中のいずれかの層を他のいずれかの層に接続するような貫通バイアでもよいだろう。次に、このバイア90および92を、ふさわしいメッキ法を使用して金属層100を作ることにより金属化する。一方閉塞バイア90および92は、この分野で知られる技術を使用して金属トレース(図示せず)を持つよう更に処理することができるパッド100を持つ。7,9またはそれ以上の層を作るために、上に挙げたようにして、誘電体層およびキャップ層を同時にまたは別のやり方で追加することを続けることが可能である。
好ましいチップパッケージおよび好ましいチップパッケージの製造方法を説明してきたことを理解すべきである。しかしながら例えば、誘電体層および金属層は基板上に同時にではなく、一度に一層づつ配置することができる。
本発明のもう一つの態様では、図5または7で示したような基板、または前に示したように3,5,7若しくはそれ以上の層を含む他のもののような基板を、非常に高密度のチップパッケージ若しくは非常に高密度のプリント回路板を作るために一緒に結合することができる。それぞれの基板層は伝導性のZ軸材を使用して共に結合される。
上に挙げたように同時に作られた誘電体層および金属キャップ層を持つ銅の金属芯を有するチップパッケージに対しては、チップパッケージにおよそ300〜350psiの圧力および177℃の温度に達するまでおよそ5〜7℃/分の温度上昇率が適用される。温度は177℃でおよそ30分間維持する。その後温度はおよそ60分間およそ220℃〜225℃まで上げられる。チップパッケージはその後、結合工程を通して維持される約300〜350psiの圧力下でゆっくり冷却する。冷却には数時間かける。
図8は電気的に絶縁した銅芯110およびプレプレグシート120を持つ本発明によるチップパッケージを示す。プレプレグシート120はSPEEDBOARD(商標)という名前でW.L.Gore & Associatesにより製造される。この様なプレプレグシートは1MHz〜10GHzで誘電率が2.6〜2.7、ガラス転移温度(Tg)が220℃、流動性(fIow)が4%未満、および硬化温度が177℃〜225℃である。プレプレグシート120は約25μm〜約175μmの範囲の厚さを持つ。
図8の基板を評価し、従来のポリイミド樹脂芯を使用する系と比較した。図8の基板を利用した光学的な位置合わせの目標を、最終的な積層工程の後で計測し、従来のポリイミド芯を含む基板を持つチップパッケージと比較して、それぞれのチップパッケージの寸法的な変動性を求めた。積層後の収縮の標準偏差は従来のポリイミド樹脂芯構造物では200ppm程度であることが分かった。本発明の教示により作られたチップパッケージでは、積層後の収縮の標準偏差はたった25ppm程度であることが分かった。
高密度チップパッケージについては、このような積層後の収縮の標準偏差の実質的な減少は、短絡またはオープンしたバイアによるスクラップをかなり減少させることができる。大きな積層後の収縮の標準偏差の効果はプリント回路板の縁で大きくなるので、それはまたより大きい寸法のパネルで基板の組立を行うことも可能にする。
上の例では、パッケージを作るのに特定の誘電体材料を使用した。しかしながら本発明では、ポリイミド樹脂類、およびポリイミド積層板、エポキシ樹脂、他の樹脂材料と組み合わせたエポキシ樹脂、有機材料と言ったような任意の好適な誘電体材料を、単独でまたは充填剤と組み合わせた上記の任意のもののいずれかで使用することができるが、好適な誘電材料はこれらに限定されない。好ましい誘電体には、フルオロポリマーマトリクッス、延伸膨張ポリテトラフルオロエチレン(ePTFE)、または共重合体若しくは配合物が含まれ、上記のフルオロポリマーはポリテトラフルオロエチレン(PTFE)であることができる。ふさわしいフルオロポリマーには、限定するわけではないが、接着性充填剤混合物を含むまたは含まないポリテトラフルオロエチレンまたは延伸膨張ポリテトラフルオロエチレンが含まれる。
好ましい材料にはポリテトラフルオロエチレンマトリクッス中にシアネートエステル樹脂を含む不織材料のプレプレグであるSPEEDBOARD(商標)Cの様な、W.L.Gore & Associatesから入手できるSPEEDBOARD(商標)ボンドプライが含まれる。SPEEDBOARD(商標)Cは1MHz〜10GHzで誘電率(Dk)が2.6〜2.7、1MHz〜10GHzで損失正接が0.004、絶縁耐力が1000V/mil、ガラス転移温度(Tg)が220℃、樹脂の含有率が66〜68重量%であり、様々な厚さで入手できる。
もう一つのふさわしい誘電体は図9で示した延伸膨張PTFEマトリクッスで、それはシアネートエステル化合物、エポキシ化合物、ビストリアジン化合物およびポリ(ビス−マレイミド)樹脂の中の少なくとも2つの混合物を含む。たとえばワニス溶液をM−30(Ciba Geigy)を5.95ポンド、RSL 1462(Shell Resins,Inc)を4.07ポンド、2,4,6−トリブロモフェニルを末端基とするテトラブロモビスフェノールAカーボネートオリゴマー(BC−58)(Great Lakes Inc.)を4.57ポンド、ビスフェノールA(Aldrich Company)を136g、Irganox 1010を23.4g,Mn HEX−CEM10%ミネラルスピリット溶液を18.1g、およびMEKを8.40kg混ぜて作った。このワニス溶液を更に希釈して2つの別々の浴、すなわち20%(w/w)および53.8%(w/w)にした。この2つのワニス溶液を別々の含浸浴に注ぎ、e−PTFEウェブを連続的に片方を通した後すぐ他方へと、ぞれぞれの含浸浴に通した。均一性を補償するためにワニスを常に撹拌した。含浸されたウェブをその後直ぐに、加熱した炉に通して全てまたはほとんど全ての溶媒を除去し、接着剤を部分的に硬化させて、ロールに集めた。このePTFEウェブは、例えば25μm、40μmといったような任意の望ましい厚さにできる。25μmの厚さの材料は質量がおよそ0.9gであり、単位面積当たりの重さはおよそ11.2〜13.8g/m2である。
本発明の他の態様は、接着剤−充填剤混合物を吸収、または含浸させる多孔質マトリクッス系から作られる誘電体層30,32,70および72で定義される。図10は、そのような多孔質マトリクッス系の1つの態様を例示するePTFEマトリクッスのノード−フィブリル下部構造を示す。
一般に本発明において多孔質マトリクッスは、基板の初期気孔率の結果、充填剤および熱可塑性または熱硬化性接着剤を大量に吸収する不織基板である。この様な多孔質マトリクッスをその後加熱して接着剤を部分的に硬化させ、そしてB段階の複合材料を形成する。基板は参照してここに組み入れられる米国特許第3,953,566号明細書および第4,482,516号明細書の多孔質の延伸膨張ポリテトラフルオロエチレン材料のようなフルオロポリマーを含む。好ましくは、平均流動気孔サイズ(mean flow pore size)(MFPS)は最も大きな粒子の約2〜5倍以上であるべきであり、最大粒子のおよそ2.4倍より大きいMFPSが特に好ましい。しかしながら、平均粒子サイズ(particle size)に対する平均流動気孔サイズが1.4より大きくなる比を選んで、好適な複合材料を調整できることはやはり本発明の範囲に含まれる。受け入れられる複合材料はまた、平均粒子サイズに対する最小気孔サイズの比が少なくとも0.8より大きいとき、または最大粒子サイズに対する最小気孔サイズの比が少なくとも0.4より大きいときにも調整できる。このような比はMicrotrak(商標)モデル FRA Particle Analyzerで調べることができる。
あるいは、相対的な気孔サイズおよび粒子サイズを測定するための別の方法を、最小気孔サイズが最大粒子サイズの約1.4倍以上であるとして計算してもよい。
上で説明した延伸膨張フルオロポリマー基板に加えて、超高分子量(UHMW)ポリエチレン、延伸膨張ポリプロピレン等の多孔質延伸膨張ポリオレフィン、またはペースト押し出しによって調整されて犠牲充填剤を取り入れたポリテトラフルオロエチレン、多孔質の無機または有機発泡体、微孔質のセルロースアセテートを使用することもできる。
多孔質の基板の初期気孔率は少なくとも30%であり、好ましくは少なくとも50%、最も好ましくは少なくとも70%であり、この基板は、複合材料全体の脆性と粒子が沈降するのを防止するための柔軟な強化材を供給する一方、熱硬化性または熱可塑性の接着剤樹脂および微粒子充填剤ペーストが気孔中に含浸するのを容易にする。
充填剤は、Microtrak(商標)モデル FRA Partical Analyzer装置による解析をしたとき、ヒストグラムにより最大粒子サイズ、最小粒子サイズおよび平均粒子サイズを表す粒子集合を含む。
接着剤に混入するのに好適な充填剤には、BaTiO3、SiO2、Al23、ZnO、ZrO2、TiO2、沈降セラミックスやゾル−ゲルセラミックス、例えば、シリカ、チタニアおよびアルミナのようなもの、非伝導性の炭素(カーボンブラック)およびこれらの混合物が含まれるが、好適な充填剤はこれらに限定されない。特に好ましい充填剤はSiO2、ZrO2、TiO2を単独でまたは非伝導性炭素と組み合わせて使用するものである。最も好ましい充填剤には、米国特許第4,705,762号明細書で教示される蒸気金属燃焼方法でつくられる充填剤、例えば、本質的に中実、すなわち中空の球でない、均一な表面曲率および高い球形度を持つシリカ、チタニア、およびアルミナ粒子を作るためのケイ素、チタンおよびアルミニウムといったものが含まれるがこれらに限定されない。
充填剤は、シリル化剤および/または接着剤マトリクッスと反応する薬剤により、充填剤を疎水性にする良く知られた技術で、例えばカップリング剤を使用して処理してもよい。好適なカップリング剤には、シラン、チタネート、およびジルコネートおよびアルミネートが含まれる。好適なシリル化剤は、機能性シリル化剤、シラザン、シラノール、シロキサンが含まれるが、機能性シリル化剤はこれらに限定されない。好適なシラザンには、ヘキサメチルジシラザン(Huls H730)およびヘキサメチルシクロトリシラザン、ビス(トリメチルシリル)アセトアミド(Huls B2500)のようなシリルアミド、トリメチルシリルウレアのようなシリルウレア、およびトリメチルシリルイミダゾールのようなシリルイミダゾールが含まれるがこれらに限定されない。
チタネートカップリング剤の例としてはテトラアルキル型、モノアルコキシ型、配位(coordinate)型、キレート型、第四塩型、ネオアルコキシ型、シクロヘテロ原子型が挙げられる。好ましいチタネートにはテトラアルキルチタネート、Tyzor(商標)TOT(テトラキス(2−エチル−ヘキシル)チタネート)、Tyzor(商標)TPT(テトライソプロピルチタネート)、キレート化チタネート、Tyzor(商標)GBA(チタンアセチルアセチルアセトネート)、Tyzor(商標)DC(チタンエチルアセトアセトネート)、Tyzor(商標)CLA(DuPontの特許)、モノアルコキシ(Ken−React(商標)KR TTS)、Ken−React(商標)、KR−55テトラ(2,2ジアリルオキシメチル)ブチル、ジ(ジトリデシル)ホスフィットチタネート、LICA(商標)38ネオフェニル(ジアリル)オキシ、トリ(ジオクチル)ピロ−フォスフェートチタネートが含まれる。
ふさわしいジルコネートにはKenrichのカタログの22ページに詳細を示したジルコネートのいずれも含まれ、特に、KZ55−テトラ(2,2ジアリルオキシメチル)ブチル、ジ(ジトリデシル)フォスフィットジルコネート、NZ−01−ネオペンチル(ジアリル)オキシ、トリネオデカノイルジルコネート、NZ−09−ネオペンチル(ジアリル)オキシ、およびトリ(ドデシル)ベンゼン−スルホニルジルコネートが含まれる。
本発明で使用できるアルミネートには、ジイソブチル(オレイル)アセトアセチルアルミネート(KA301)、ジイソプロピル(オレイル)アセトアセチルアルミネート(KA322)およびKA489が含まれるが、アルミネートはKenrich(商標)に限定されない。
上記に加えて、架橋したビニルポリマーのような、例えばビニルベンゼン、ビニルピリジン、または非常に高い希釈度(MEK中0.1〜1.0%の溶液)で初めに適用される開示された熱硬化性マトリックス接着剤のいずれかのサイズ剤といった、特定のポリマーが使用できる。また、ジクミルペルオキシドのような特定の有機過酸化物も充填剤と反応させることができる。
接着剤自身は熱硬化性または熱可塑性でよく、ポリグリシジルエーテル、ポリシアヌレート、ポリイソシアヌレート、ビス−トリアジン樹脂、ポリ(ビス−マレイミド)、ノルボルネンを末端基とするポリイミド、ポリノルボルネン、アセチレンを端末機とするポリイミド、ポリブタジエンおよび機能化したそのコポリマー、環状オレフィンポリシクロブテン、ポリシロキサン、ポリシスカロキサン、機能化したポリフェニレンエーテル、ポリアクリレート、ノボラックポリマーおよびコポリマー、フルオロポリマーおよびコポリマー、メラミンポリマーおよびコポリマー、ポリ(ビスフェニルシクロブタン)、およびこれらの配合物またはプレポリマーを含むことができる。前記の接着剤は、難燃性または高められた靱性を付加するために、それら自身を共に混合しまたは他のポリマー若しくは接着剤と混合してもよい、ということを理解すべきである。
ここで使用する平均流動気孔サイズおよび最小気孔サイズは、値を直接報告するCoulter(商標)Porometer II(英国LutonのCoulter Electronics Ltd.)を使用して決定した。平均粒子サイズおよび最大粒子サイズはMicrotrak(商標)の光散乱粒子サイズ分析器、型番FRA(米国ペンシルバニア州North WalesのMicrotrak Division of Leeds & Northup)を使用して決定した。平均粒子サイズ(APS)は50%の粒子がこれよりも大きくなる値として定義する。最大粒子サイズ(LPS)はMicrotrak(商標)ヒストグラムで検出できる最大の粒子として定義する。あるいは最大粒子サイズを、Microtrak(商標)モデルFRA Particle Analyzerが100%の粒子が通過したことを示すときの最小の点として定義する。
一般に、接着剤−充填物の誘電体を調整する方法は、(a)油滑された押し出し形成プレフォームを伸張して、小さい粒子および接着剤が自由に隙間または気孔容積に流れ込めるのに十分なミクロ構造にするようにポリテトラフルオロエチレンを延伸膨張すること、(b)ポリマー材料、例えば熱硬化性または熱可塑性の材料、および充填剤から、ペーストを作ること、(c)浸漬、コーティング、または圧力の供給により、接着剤−充填剤のペーストを、延伸膨張ポリテトラフルオロエチレンのような高多孔質の骨組み(scaffold)に含浸させること、を必要とする。
表1は基板の平均流動気孔サイズ(MFPS)および粒子サイズの関係の効果を示す。平均流動気孔サイズ(MFPS)の最大粒子サイズに対する比が1.4以下のとき、不十分な結果が観察される。この場合、均一な複合材料は観察されず、ほとんどの微粒子充填剤は微多孔質の基板に均一に入り込まない。最大粒子に対するMFPSの比が約2.0よりも大きいとき、均一な複合材料が得られる。最大粒子に対するMFPSの比が大きくなればなるほど、均一な分散液を微多孔質基板が吸収することが多くなることも認められる。

Figure 0004237259
例1
微細分散液は、難燃化したジシアナミド/2−メチルイミダゾールに触媒されるビスフェノール−Aに基づくポリグリシジルエーテル(Nelco N−4002−5,Nelco Corp)の20%(w/w)MEK溶液に、281.6gのTiO2(TI Pure R−900,Du Pont Company)を混合して調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後、延伸膨張PTFEの布きれをこの樹脂混合物に浸した。柔軟な複合材料を与えるために、ウェブを引っ張り応力をかけて165℃で1分間乾燥した。この様に作られた部分的に硬化した接着剤複合材料は、57重量%のTiO2、13重量%のPTFEおよび30重量%のエポキシ接着剤を含んでいた。接着剤シートのいくつかのプライを銅箔の間に重ねて、225℃の温度で90分間、真空補助油圧プレスを使用して600psiでプレスし、その後加圧下で冷却した。この結果、誘電率が19.0で、平均の層の厚さが100μm(0.0039”(3.9mil))の誘電体積層体厚さで280℃のはんだ付けの衝撃に30秒間耐える銅の積層板ができた。
例2
微細分散液は、フェニルトリメトキシシラン(04330,Huls/Petrarch)で前処理した386gのSiO2(HW−11−89,Harbison Walker Corp.)を200gのビスマレイミドトリアジン樹脂(BT206OBJ,三菱ガス化学)および388gのMEKのマンガン触媒入り溶液に混ぜ入れて調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後、0.0002”の厚さの延伸膨張PTFEの布きれをこの樹脂混合物に浸して、取り出し、そしてその後で柔軟な複合材料を与えるために、引っ張り応力をかけて165℃で1分間乾燥した。このプレプレグのいくつかのプライを銅箔の間に重ねて、225℃の温度で90分間、真空補助油圧プレスを使用して250psiでプレスし、その後加圧下で冷却した。結果としてこの様に作られた誘電体は、53重量%のSiO2、5重量%のPTFEおよび42重量%の接着剤を含んでおり、銅に良く密着して、誘電率が(10GHzにおいて)3.3および誘電正接が(10GHzにおいて)0.005であることを示した。
例3
微細分散液は、483gのSiO2(HW−11−89)を、274.7gのビスマレイミドトリアジン樹脂(BT2060BJ,三菱ガス化学)および485gのMEKのマンガン触媒入り溶液に混ぜ入れて調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後、0.0002”の厚さの延伸膨張PTFEの布きれをこの樹脂混合物に浸して、取り出し、そしてその後で柔軟な複合材料を与えるために、引っ張り応力をかけて165℃で1分間乾燥した。このプレプレグのいくつかのプライを銅箔の間に重ねて、225℃の温度で90分間、真空補助油圧プレスを使用して250psiでプレスし、その後加圧下で冷却した。結果としてこの様に作られた誘電体は、57重量%のSiO2、4重量%のPTFEおよび39重量%の接着剤を含んでおり、銅に良く密着して、誘電率が(10GHzにおいて)3.2および誘電正接が(10GHzにおいて)0.005であることを示した。
例4
微細分散液は、15.44kgのTiO2粉末(TI Pure R−900,DuPont Company)を、3.30kgのビスマレイミドトリアジン樹脂(BT206OBH,三菱ガス化学)および15.38kgのMEKマンガン触媒入り溶液に混ぜ入れて調整した。この分散液は、均一性を確実にするために、絶えず撹拌した。その後0.0004”のTiO2入りの延伸膨張PTFEの布きれ(Mortimerの米国特許第4,985,296号明細書の手法により充填した、ただしTiO2添加量は40%とし、最後に膜を圧縮しなかった)を、樹脂混合物に浸して、取り出し、そしてその後で柔軟な複合材料を与えるために、引っ張り応力をかけて165℃で1分間乾燥した。このように作られた部分的に硬化した接着性複合材は、70重量%のTiO2、9重量%のPTFEおよび21重量%の接着剤を含んでいた。このプレプレグのいくつかのプライを銅箔の間に重ねて、220℃の温度で90分間、真空補助油圧プレスを使用して500psiでプレスし、その後加圧下で冷却した。このように得られた誘電体は、銅に良く密着して、誘電率が10.0、および誘電正接が0.008であることを示した。
例5
微細分散液は、7.35kgのSiO2(ADMATECHS SO−E2,タツモリ社)を、7.35kgのMEKおよび73.5gのカップリング剤、すなわち3−グリシジルオキシプロピルトリメトキシシラン(Dynasylan GLYMO(Petrach System))と混合して調整した。SO−E2は、粒子サイズが0.4〜0.6mm、比表面積が4〜8m2/g、および嵩密度が0.2〜0.4g/cc(ゆるい(loose))の非常に球状なシリカを持つものと製造者により説明されている。
この分散系に、シアノ化したフェノール樹脂、Primaset PT−30(Lonza Corp.)の50%(w/w)メチルエチルケトン(MEK)溶液932g、RSL 1462(Shell Resins,Inc.(CAS#25068−38−6))の50%(w/w)MEK溶液896g、BC−58(Great Lakes,Inc.)の50%(w/w)MEK溶液380g、ビスフェノールA(Aldrich Company)の50%MEK溶液54g、Irganox 1010(Ciba Geigy)12.6g,マンガン2−エチルヘキサノエート(Mn−HEX−CEM(OMG Ltd.))の0.6%溶液3.1g、および2.40kgのMEKを加えた。この分散系を約1〜3ガロン/分の速度で約20分間Misonics連続フローセルに通して超音波撹拌にかけた。このように得られた微細分散系を、浴全体の固形分濃度が11.9%(w/w)になるように、更に薄めた。
微細分散系を含浸浴に注いだ。延伸膨張ポリテトラフルオロエチレンウェブは図10のノードフィブリル構造物を持ち、以下のような物性を持つ。
Figure 0004237259
フレーザー(Frazier)数は試験される物質の通気性に関係する。通気性は、空気流量を計るためのおよそ6平方インチの円形の領域に設けられるガスケット付きの掴み具にウェブを固定することで測定する。上流側を乾燥した圧縮空気の供給源を持つ管路内の流量計につないだ。試料掴み具の下流側は大気に解放した。試験は、0.5インチ水柱の圧力を試料の上流側にかけ、インライン流量計(流量計につないだボールフロートロータメータ)を通る空気の流量を記録して行う。
ボール破裂強さは破壊時の最大値を測定することにより、試料の相対強さを計る試験である。ウェブを2つの板の間に固定しながら、直径1インチのボールで試験する。ChatillonのForce Gauge Ball/Brust Testを使用した。媒体を計測装置に緊張させて配置し、ウェブを破裂プローブのボールに接触させるように持ち上げることで圧力をかける。破壊時の圧力を記録する。
上で記述したウェブを、均一性を確実にするために約3フィート/分の速度で、常に撹拌している含浸浴に通過させた。含浸させたウェブを、全てまたはほとんど全ての溶媒を取り除くために、加熱した炉を直ぐに通して、ロールに集めた。
このプレプレグのいくつかのプライを銅箔の間に重ねて、220℃の温度で90分間、真空補助油圧プレスを使用して200psiでプレスし、その後加圧下で冷却した。このように得られた誘電体は、銅に良く接着して、誘電率(10GHzで)が3.0、および誘電正接が(10GHzで)0.0085であることを示した。
例4および例7で使用した微粒子充填剤の物理的性質を以下で比較する。
Figure 0004237259
例6
融解ケイ素の蒸気燃焼から調整したSiO2に基づく、含浸した接着剤充填剤混合物を含むePTFEマトリクッスを以下のように調整した。2つの先駆物質混合物を最初に調整した。1つはシリカが例5と同様のシラン処理したシリカを含むスラリーの形をしており、他方は樹脂および他の成分の触媒なしの配合物である。
混合物I
このシリカスラリーは、例5のMEK中のSO−E2シリカの50/50配合物で、シリカはシリカの重量の1%に等しい被覆シランを含む。5ガロンの容器に17.5ポンドのMEKおよび79gのシランを加え、二つの成分を混ぜてMEKへのシランの均一な分散を確実にした。その後、例5の17.5ポンドのシリカを加えた。5ガロンの容器2つ分のMEK−シリカ−シラン混合物を反応容器に加え、内容物、すなわちスラリーをおよそ1時間超音波分散器に通し、再循環させて、存在し得る全てのシリカ集合体を破壊した。超音波処理を完了し、その後反応器の内容物を連続的に撹拌しながら、この内容物をおよそ80℃の温度でおよそ1時間加熱した。反応した混合物はその後10ガロンの容器に移した。
混合物II
所定の樹脂配合物製品はおよそ60%の固形分を含む触媒なしの樹脂配合物(接着剤)を含有しているMEKに基づく溶液であって、固形分はいずれも重量百分率で、PT−30シアン化フェノール樹脂が41.2%、RSL 1462エポキシ樹脂が39.5%、BC58難燃材が16.7%、Irganox 1010安定剤が1.5%、およびビスフェノールA助触媒が1%の厳密な混合物であった。
10ガロンの容器の中に、14.8ポンドのPT−30および15〜20ポンドのMEKを加え、激しく撹拌して完全にPT−30を溶かした。その後6ポンドのBC58を計り、MEK/PT−30溶液に加えて、激しく撹拌し、BC58を溶かした。安定剤、244.5gのIrganox 1010およびビスフェノールA 163gを加えた。10ガロンの容器を再秤量し、14.22ポンドのRSL 1462を加えた。更なるMEKを加えて混合物の重さを60ポンドにした。この内容物を1〜2時間、または固形成分が完全に解けるのに必要な時間激しく撹拌した。
所望の製品は、シランで処理したシリカ、触媒なしの樹脂配合物、およびMEKの混合物であり、固形分の68重量%はシリカ、および全固形分は混合物の5〜50重量%である。厳密な固形分濃度は実験ごとに変わり、含浸させる膜にも一部依存する。触媒の濃度はPT−30およびRSL 1462の合計の10ppmであった。
混合物IおよびIIの固形分含有量を測定して、先駆物質の精度を検定し、それまでに起こった全ての溶媒のフラッシュを補償した。その後、混合物Iを10ガロンの容器に加えて12ポンドの固形分、例えば51.5%が固形分なら23.48ポンドの混合物Iを供給した。次に混合物IIを容器に加えて5.64ポンドの固形分、例えば59.6%が固形分なら9.46ポンドの混合物IIを供給した。3.45gのマンガン触媒溶液(ミネラルスピリット中0.6%)を混合物IおよびIIの混合物に加え、徹底的に混合して高固形分含有量の混合物を作った。
ePTFEマトリクッスを含浸するための浴の混合物、すなわち28%が固形分混合物であるこの高固形分含有量の混合物に十分なMEKを加えて全体の重さを63ポンドにすることで調整した。
その後、ePTFEマトリクッスをこの浴混合物で含浸して、誘電体物質を作った。
例7
微細分散液を、26.8gのファーネスブラック(Special Schwarz 100,Degussa Corp.,Ridgefield Park,New Jersey)および79gのカップリング剤、3−グリシジルオキシプロピル−トリメトキシシラン(Petrach System)を混合して調整した。分散系を1分間超音波撹拌にかけ、その後で予め超音波撹拌された17.5ポンドのMEK中で17.5ポンドのSiO2(SO−E2)が撹拌されている分散系に加えた。最終的な分散系を、還流下で1時間一定な上部混合(overhead mixing)をしながら加熱し、その後室温まで冷却させた。
別に、接着剤ワニスを、57.5%(w/w)Primaset PT−30のMEK混合物3413g、76.8%(w/w)RSL 1462のMEK混合物2456g、53.2%(w/w)BC58(Great lakes,Inc.)のMEK溶液1495g,23.9%(w/w)ビスフェノールA(Aldrich Company)のMEK溶液200g、71.5gのIrganox 1010、0.6%(w/w)Mu HEX−CEM(OMG Ltd.)のミネラルスピリット溶液3.21g、および2.40kgのMEKを加えて調整した。
別の容器に、上記分散系3739gを、ファーネスブラック(Special Schwarz 100,Degussa Corp.,Ridgefield Park,New Jersey)0.0233g、上記接着剤ワニス1328、およびMEK38.3ポンドとともに入れた。この混合物を含浸浴に注ぎ、ePTFEウェブを3フィート/分または約3フィート/分の速度で含浸浴に通した。この分散系を常に撹拌して均一性を確実にした。含浸されたウェブをすぐに加熱した炉に通し、全てまたはほとんど全ての溶媒を除去し、ロールに集めた。
このプレプレグのいくつかのプライを銅箔の間に重ねて、200℃の温度で90分間、真空補助油圧プレスを使用して200psiでプレスし、その後加圧下で冷却した。結果として得られた誘電体は銅に対する良好な接着性を示した。
例8
接着剤ワニスを、57.5%(w/w)Primaset PT−30(P.N.P−88−1591)のMEK溶液3413g、76.8%(w/w)RSL 1462のMEK溶液2456g、53.2%(w/w)BC58(Great lakes,Inc.)のMEK溶液1495g、23.9%(w/w)ビスフェノールA(Aldrich Company)のMEK溶液200g、Irganox 1010 71.5g、0.6%(w/w)Mn HEX−CEMのミネラルスピリット溶液3.21g、およびMEK2.40kgを加えて調整した。
別の容器に、上記接着剤ワニス分散系1328g、MEK42.3ポンド、ファーネスブラック(Special Schwarz 100,Degussa Corp.,Ridgefield Park,New Jersey)6.4gおよび、SiO2(SO−E2)1860.9gを入れた。この混合物を含浸浴に注ぎ、ePTFEウェブを3フィート/分または約3フィート/分の速度で含浸浴に通した。この分散系を常に撹拌して均一性を確実にした。含浸されたウェブを直ぐに加熱した炉に通し、全てまたはほとんど全ての溶媒を除去し、ロールに集めた。
このプレプレグのいくつかのプライを錫箔の間に重ねて、220℃の温度で90分間、真空補助油圧プレスを使用して200psiでプレスし、その後加圧下で冷却した。結果として得られた誘電体は銅に対する良好な接着性を示した。
上記のように、本発明はチップパッケージ用の寸法的に安定な芯を供給する。この芯は、例えば銅または銅でメッキしたINVARのような金属芯である。銅はチップパッケージのCTEを、それを結合するプリント回路板のCTEにあわせやすいので、好ましい材料の一つである。このことは、金属がパッケージに必要な安定性を供給するので、パッケージを扱いやすくする。チップパッケージの上面と下面にメッキし、層を同時に積層することは、チップパッケージの製造工程をより効率的にするのを可能にする。加えて、基板のそれぞれの面のそれぞれの層の金属量を均衡させて、パッケージをチップに取り付けやすくする。金属芯の更なる利点には、チップの同時スイッチングノイズを減少させる埋め込み静電容量を提供することが含まれる。
図11に示したように、参照してここに組み入れられる米国特許第5,498,467号明細書で教示されるような、伝導性のZ軸材を使用する多層基板を使用してもよい。例えば、多層をこのような伝導性Z軸材を使用して一緒に結合し、非常に密なプリント回路板が得られる。100またはそれ以上の層に達すると考えることができよう。図11では、基板140および150はそれぞれ互いに同一であり、構造的に図5の寸法的に安定な基板に類似する。基板140および150は、以下で詳細に説明される伝導性のZ軸材160と共に積層される。図19は、以下で図12〜14を参照に説明する伝導性のZ軸材160と共に積層する図8の基板と類似の、基板290および300を示す。
図11で例示される多層パッケージは、Z軸材の肉厚を通って延在する不規則な形の伝導経路を持つ上で挙げた米国特許第5,498,467号明細書に記載されるような、伝導性のZ軸材を使用して作製する。伝導性Z軸材を形成するための基材は、一つの面から他方の面への連続な気孔を持つ平板の、連続気泡の、多孔質部材である。この多孔質で平板の部材は、気孔を画定する材料が図12〜14で示すようにZ軸平面を通る垂直に画成された断面内でZ軸方向に通る不規則な経路を作る内部形態を持っていなければならない。
伝導性のZ軸部材のふさわしい材料は、5×10-6m〜5×10-4m(5〜500μm)程度の範囲の厚さを持ち、これにはナイロンといったような織布または不織布、グラスファイバーまたはポリエステル布帛または綿等が含まれる。この部材は、可撓性である多孔質ポリマーのフィルムまたは膜でもよく、例として多孔質ポリオレフィン、例えば多孔質ポリエチレン、多孔質ポリプロピレンや、多孔質フルオロポリマーや、または連続気泡、多孔質のポリウレタンといったといったものでもよい。更に、片方の面から他方の面につながる連続気孔を持つ薄い多孔質セラミックプレートのような、連続気泡、多孔質の無機材を使用できる。
多孔質フルオロポリマーには、多孔質ポリテトラフルオロエチレン(PTFE)、多孔質の延伸膨張ポリテトラフルオロエチレン(ePTFE)、ポリテトラフルオロエチレンおよびポリエステルもしくはポリスチレンの多孔質共重合体、テトラフルオロエチレンおよびフッ素化エチレン−プロピレン(FEP)もしくはC1〜C4のアルコキシ基を持つペルフルオロアルコキシ−テトラフルオロエチレン(PFA)の共重合体が含まれるが、多孔質フルオロポリマーはこれらに限定されない。好ましい多孔質材料には、延伸膨張ポリプロピレン、多孔質ポリエチレンおよび多孔質ポリテトラフルオロエチレンが含まれる。最も好ましくは、この材料は、ノードがフィブリルで相互接続されたミクロ構造を持ち、気孔率が20〜90%の、延伸膨張ポリテトラフルオロエチレンであり、例えば参照してここに組み入れられる米国特許第3,953,566号明細書の教示に従って調整される材料のようなものである。
一般にZ軸部材は約5〜500μm、好ましくは約5〜125μmの厚さを持つ。しかしながら、紫外光が試料を貫く限り厚さは決定的な要素にはならない。
図12〜14を参照して、Z軸部材を形成するための材料170は、フィブリル200で相互接続するノード190の間の空間として定義される気孔180を持つ延伸膨張ポリテトラフルオロエチレンである。フィブリル200で相互接続するノード190の内部構造は、平板の部材の片方の側230から他方の側240へと、垂直に定められた断面220内のZ軸を通る不規則な連続経路に、結果としてなる材料の密集体(material density)である。(図14を参照)
米国特許第5,498,467号明細書により教示されるように、Z軸方向に通る領域220を金属塩の付着を受けやすくして選択的に伝導性の部材250(図14)を用意する。この金属塩は照射エネルギーを受けると非伝導性の金属核に変えられ、ついでこれが、無電解金属メッキ浴からの伝導性金属の析出を触媒するために働く。多孔質部材170の気孔180は初め、アルコール、または有機の水性界面活性剤のような湿潤剤で湿らせる。メタノール、プロパノール、テトラフルオロエチレン/ビニルアルコール共重合体またはその種の他のものが使用できる。湿潤剤は部材の材料が、ニッケルまたは銅のような伝導性金属を受け入れるように働く。特に好ましいのは銅である。
感照射性金属塩組成物は、感光性還元剤、金属塩、ハロゲン化イオン源、および第二還元剤(seocnd reducing agent)の溶液を含む液体の感照射性組成物である。感照射性溶液は、水、金属塩、感光性還元剤、第二還元剤を含有し、および任意に(表面をぬらしにくい場合に)界面活性剤を含有する。金属塩には、酢酸銅、蟻酸銅、臭化銅、硫酸銅、塩化銅、塩化ニッケル、硫化ニッケル、臭化ニッケル、第一鉄含有化合物、例えば硫酸第一鉄、塩化第一鉄等、並びにパラジウム、白金、銀、金、およびロジウムのような貴金属が含まれるが、含有塩はこれらに限定されない。
ふさわしい感光性還元剤は、芳香族ジアゾ化合物、鉄塩、例えばシュウ酸第二鉄または第一鉄、硫酸第二鉄アンモニウム等、ニクロム酸塩、例えばニクロム酸塩アンモニウム等、ジスルホン酸アントラキノンまたはその塩、グリシン(特に湿った表面条件で活性)、L−アスコルビン酸、アジ化物、および他の同様なものであり、また金属促進剤、例を挙げれば、例えば塩化第一スズといったスズ化合物、または銀、パラジウム、金、水銀、コバルト、ニッケル、亜鉛、鉄などの化合物であって、後者の群は1リットルに対して1mg〜2gの量で任意に加えられる。
第二還元剤には、グリセロール、エチレングリコール、ペンタエリトリトール、メソエリトリトール、1,3−プロパンジオール、ソルビトール、マンニトール、プロピレングリコール、1,2−ブタンジオール、ピコナール、スクロース、デキストリン、といったような多価アルコールや、トリエタノールアミン、プロピレンオキシド、ポリエチレングリコール、ラクトース、スターチ、エチレンオキシドおよびゼラチンなどの化合物が含まれるが、第二還元剤はこれらに限定されない。やはり第二還元剤として使用できる化合物は、ホルムアルデヒド、ベンズアルデヒド、アセトアルデヒド、n−ブチルアルデヒドなどのアルデヒドや、ナイロン、アルブミンおよびゼラチンなどのトリアミドが含まれ、4−ジメチルアミノトリフェニルメタン、4’、4’、4’’−トリ−ジ−メチルアミノ−トリフェニルメタンなどのトリフェニルメタン染料のロイコ塩基や、3,6−ビスジメチルアミノキサンテンおよび3,6−ビスジメチルアミノ−9−(2−カルボキシエチル)キサンテンなどのキサンテン染料のロイコ塩基や、エチレングリコールジエチルエーテル、ジエチレングリコール、ジエチルエーテルテトラエチレングリコールジメチルエーテルなどのポリエーテルや、他の同様なものが含まれるが、第二還元剤として使用できる化合物はこれらに限定されない。
ソルビトールによって例証される保湿剤でもある第二還元剤は、明らかに現像する前に「乾燥」した被膜への調湿効果の理由から、1つの態様では処理溶液の保湿剤用の成分として利用される。それは、被膜中の全ての未転化の感照射性組成を塩基で洗い流す現像工程の間、部材の内部材料の金属被膜の密度を維持するのを実質的に補助する。
ふさわしい界面活性剤には、Rohm&Hass Co.製のTRITON X−100のようなポリエテノキシ非イオンエーテル、およびOlin Mathieson Company製の界面活性剤6Gおよび10Gのようなノニルフェノールとグリシドールの反応に基づく非イオン界面活性剤がある。
この処理溶液、すなわち、感照射性組成物は、通常水溶液のpHを2〜4(好ましくは2.5〜3.8)の間に調整するために酸性塩の形の酸性化剤、および少量のハロゲン化物イオン(ヨウ素、臭素または塩素イオン)含み、それにより添加剤の組み合わせが、処理した平板の材料を照射エネルギーにさらすことにより後で作られる被膜の密度を実質的に高めることに驚異的な効果を与える。酸性度を調整することはその目的のためだけの薬剤を導入することを必ずしも必要とするとは限らない。なぜなら、調整は、酸性の性質の感光性還元剤(例えば、アスコルビン酸、グリセリンなど)またはハロゲン化物イオンを導入するための他の何らかの添加剤(例えば塩酸)で例証されるような、他の機能も持った酸性の物質により、完全にまたは部分的になされることがあるからである。同様に、一部のまたは全てのハロゲン化物イオンを、還元できる金属塩(例えば、第二銅)の成分として導入してもよい。
感受性にした溶液のpHを制御または調節するために使用できる多くのふさわしい酸性物質のうちには、フルオロホウ酸、クエン酸、乳酸、リン酸、硫酸、酢酸、蟻酸、ホウ酸、塩酸、硝酸および他の同様なものがある。幅広い種類の臭化物、塩化物及びヨウ化物塩およびその他のハロゲンを発生させる水溶性の化合物を利用して、処理溶液の要求されるハロゲン化物イオン含有量の一部または全てを供給してもよい。これらにはとりわけ、一般に金属とこれらのハロゲンとの塩で、臭化第二銅、塩化ニッケル、塩化コバルト、塩第二銅、ヨウ化ナトリウム、ヨウ化カリウム、塩化リチウム、ヨウ化マグネシウム、臭化マグネシウム、臭化ナトリウム、臭化カリウム、および他の同様なもので例証されるようなものを含めることができる。臭化物塩は、少なくとも特定の場合に基板上での感度を対応する塩化物よりも高くする(すなわち、より濃く密な析出物)生じるので、より好ましい。
ハロゲン化物イオンは溶質のうちより少ない割合のみを構成し、典型的には、溶解固形分の全重量基準で、約0.045〜1.6%、好ましくは約0.13〜0.45%の範囲でよい。ハロゲンの量は他の表し方をすれば、感受性溶液1リットル当たりのハロゲンが約0.9〜25ミリ当量、好ましくは2.5〜9ミリ当量、例えば臭化第二銅では0.3〜1.0g/リットルにしてよい。ハロゲン化物イオンの割合を増加させることは、そのような増加が処理の感受効果を最適な量で得られるもの未満に徐々に減少させるので、通常好ましくない。また、当量として表されるこれらのハロゲン化物イオンの割合は、処理溶液の第二銅または他の還元性非貴金属カチオンのそれよりも少ない。例えば、そのような金属イオンの当量のハロゲン化物イオン当量に対する比は、通常少なくとも2:1,好ましくは4:1〜100:1の範囲である。
感照射性組成物を材料170に適用して気孔を画成している材料を完全にぬらし、それにより多孔質部材を、組成物が材料170の気孔180を透過しまたは貫通して、多孔質の平面材料の片方の面から他方の面までの気孔を画成する材料に沿って気孔の内部に被膜を形成するのに十分な時間、感照射性組成物にさらす。この後、被覆した多孔質部材を自然乾燥または50℃以下での炉での加熱で乾燥する。この段階で、処理用組成物の感光性を保持するために、材料は黄色光条件下で処理すべきである。また、処理に不利な影響をおよぼしかねない部材材料による水の吸収の可能性があるので、部材を70°Fより低い温度、60%以下の相対湿度に保つべきである。
被覆した多孔質部材の片方の表面の選ばれた場所を不透明の覆い260(図12)でマスクし、カバーした領域にその後の照射線が当たらないようにする。マスク260は結果として、非伝導性領域の一つおきのバンドにより切離されZ軸方向に通り抜ける任意の、所望の、形、大きさ、配列の点状の伝導性領域、または伝導性領域の交互のバンドまたはストリップをもたらすことができる。点は通常円形であるが、正方形、長方形などの他の幾何学的な形状であることができよう。点の大きさは小さくて0.0001インチ、大きくて0.025インチほどでよく、好ましくは0.001インチ、0.002インチ、0.003インチ、0.004インチ、0.005インチ、0.008インチ、0.009インチまたはこれらの端数(fraction)でよく、ここで、隣接する点の中心間の距離として定義されるピッチは、好ましくは点の寸法の少なくとも2倍で、例えば1milの点では、2milのピッチである。
マスクされた部材170を、光、電子ビーム、x線、および同様なもの等の照射線、好ましくは紫外線に、金属塩の金属カチオンを部材の肉厚を通して還元して金属核にするのに十分な時間かつ十分なパワーで暴露する。その後で部材170のマスクを取り除き、酸性またはアルカリ性の洗浄溶液で洗浄して、不透明なカバーで保護されていた感照射性組成物を洗い流す。酸性またはアルカリ性洗浄(または定着)溶液を数分より長く、例えば5分以下の間、接触したままにしなければ、溶液は照射線が金属カチオンを金属核に還元した領域に影響を及ばさない。
具体的には、図12で示すように、処理される部材170は金属マスク、ジアゾまたはハロゲン化銀フィルムで選択的にマスクされる。マスクした部材170をその後、500nmより短い波長の視準されていないまたは視準された紫外光源で、写真描写する。安定なホトイメージを作るために、触媒、非伝導性の金属核、それ自身は最小で200mJの照射エネルギーを必要とする。
この紫外光エネルギーは、多孔質部材の肉厚を貫くのに十分強力である。この様に、続くメッキ工程では、伝導性の金属が連続的にZ軸を通してメッキして、Z軸に電気的な連続性を与える。必要なら、紫外光エネルギーを平面部材の両面に当てることができる。
5分間のならし(normalization)期間後、触媒された材料を30〜90秒の短時間、硫酸溶液で、例えば8重量%の硫酸と92重量%の脱イオン水からなる溶液で、または水酸化ナトリウムで10より高いpHに調節した、40g/リットルのエチレンジアミン四酢酸、100ml/リットルのホルムアルデヒドからなるアルカリ溶液で洗浄する。この洗浄工程の目的は、光還元像を保持しながら材料から露光されなかった触媒を除去することである。
選択的な像を含む洗浄された材料を、次に反応性金属カチオン置換溶液で安定化する。
Figure 0004237259
像はより安定なカチオン、例えばパラジウムによる銅の置換反応を受ける。この様に薄い層の量では銅がより速く酸化する傾向があり、パラジウムが無電解液中での還元反応をより速く開始させる能力もあることから、より安定な系が所望される。部材をこの溶液中に少なくとも30秒とどめ、次に脱イオン水中で約1分間洗浄する。
触媒反応を受けた部材を選択的に、1またはそれ以上の伝導性金属で約50〜60マイクロインチの析出厚さに無電解メッキする。この様な金属には銅、ニッケル、金、銀、白金、コバルト、パラジウム、ロジウム、アルミニウムおよびクロムが含まれる。電解浴に入れられている間、部材を揺動運動させて撹拌し、基板の最も奥の領域への金属の拡散を促進する。メッキは、最初に脱イオン水中ですすぎを行い、その後で材料中でパラジウムの上に、かつ基板の肉厚を通して銅を析出させるのに十分な時間、撹拌している無電解銅浴に浸漬して行われる。
この様に、Z軸方向に材料を貫く選択された領域内で、材料のノード190およびフィブリル200を、Z軸部290並びに上部および下部の接触パッド270および280を持つ伝導性金属層230で、少なくとも部分的に覆う。伝導性の金属は、上部および下部のパッド270および280の間の選択された領域を通る連続の伝導経路290を形成する。
以下の例では、使用する触媒処理溶液を1リットルの脱イオン水に下記のものを加えて調整した。
Figure 0004237259
使用した定着溶液は8重量%の硫酸、92重量%の蒸留水であった。安定剤も使用し、以下の成分を含む。
Figure 0004237259
例9
米国特許第5,498,467号明細書により教示されるように、W.L.Gore & Associatesから得られる伸張した多孔質ポリテトラフルオロエチレン膜を、室温で約30分間メタノール75%、エタノール25%およびテトラフルオロエチレンとビニルアルコールの共重合体1重量%の溶液に浸漬することにより、湿潤剤で処理した。
湿潤した膜をその後、触媒処理溶液に60秒間浸漬し、その後50℃の炉の中で3分間乾燥した。その後、膜の片方の表面を直径6milおよび6milピッチ(中心から中心まで)の点を持つジアゾフィルムでマスクした。
その後、膜を1600mJの視準された紫外光源に約2分間暴露した。5分間のならし期間の後、紫外光で処理した膜を、30秒間定着溶液中で洗浄し、暴露されなかった触媒処理溶液を除去した。次に、選択的に描画した膜を1分間安定化溶液に浸漬して安定化し、その後蒸留水で1分間洗浄した。
安定化した膜をその後、脱イオン水1リットル当たりを基準として、
Figure 0004237259
の銅メッキ浴組成物(Shipleys 3)に浸漬した。
膜を7.5分間撹拌棒を使用してこの浴の中で撹拌し、銅がZ軸を通る触媒された部分の膜の気孔の全体にわたって拡散するのを促進した。
伝導性のZ軸材の経路に、2つの他の伝導性材料の間のコネクター界面として機能するよう接着剤を充填することができる。ふさわしい接着剤には、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、シアネートエステル樹脂、その他同様なものが含まれる。通常、接着剤は膜を接着剤の溶液中に浸漬して気孔へ吸収させている。エポキシ樹脂の場合には、ふさわしい溶媒はメチルエチルケトンである。接着剤を伝導性のZ軸材に吸収または含浸させたなら、結合能力を与えるために、それを160℃で焼成してB段階の伝導性Z軸部材を作る。
例10
6mil(150μm)の厚さの、伸張した、多孔質ポリテトラフルオロエチレン膜を、2プロパノールに1分間浸漬して湿潤させた。その後、例9のようにそれを触媒処理溶液に1分間浸漬して、乾燥し、マスクし、紫外光に暴露した。それをその後、例9の様に定着および安定化溶液で処理し、次に例9のように銅でメッキした。
例11
2milの厚さの伸張した多孔質ポリテトラフルオロエチレン膜を、マスクするストリップを10milピッチの3milのパッドにすることを除いて、例9と同様に調整した。
例12〜14
Z軸に沿って延びる不規則な形の伝導性経路を持つ伝導性Z軸材料を作るため、多孔質ポリエチレン、多孔質ポリプロピレンおよび連続気孔の多孔質ポリウレタンから作られた膜について、例9の手順を踏襲した。
例15
図15(倍率1000倍)で示すノード−フィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜から作った膜は、25℃で密度0.22g/cm3および空気容積70%の厚さ76μmのもので、W.L.Gore & Associatesより入手可能であって、伝導性Z軸材を作るためにマスクするストリップを5milピッチの2milのパッドにすることを除いて例9の様に調整された。
例16
W.L.Gore & Associatesにより入手可能な、25℃で密度0.4g/cm3および空気容積20%の厚さ40μmの、図16(倍率1500倍)で示すノード−フィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜は、伝導性Z軸膜を作るために、マスクするストリップを15milピッチの8milパッドにすることを除いて例9の様に調整された。
例17
25℃で密度0.35g/cm3および空気容積30%の厚さ100μmの、図17(倍率1000倍)のノードフィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜は、W.L.Gore & Associatesにより入手可能で、伝導性のZ軸材を作るために、マスクするストリップを15milピッチの8milパッドにすることを除いて、例9の様に調整された。
例18
25℃で密度0.20g/cm3および空気容積70%の厚さ150μmの、図18(倍率1000倍)のノードフィブリル構造を持つ伸張した多孔質ポリテトラフルオロエチレン膜は、W.L.Gore & Associatesにより入手可能で、伝導性のZ軸材を作るために、マスクするストリップを15milピッチの8milパッドにすることを除いて、例1の様に調整した。
上で説明した伝導性の経路を含む例10〜18の伝導性Z軸材料に、2つの他の伝導性材料間のコネクター界面となるように接着剤を充填することができる。ふさわしい接着剤にはエポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、シアネートエステル樹脂、または同様なものが含まれる。通常、接着剤は接着剤溶液中に膜を浸すことで気孔へ吸収させている。エポキシ樹脂について言えば、ふさわしい溶媒はメチルエチルケトンである。例9のように、結合能力を与えるためのZ軸材料にエポキシ接着剤を含浸させて、160℃で焼成してB段階のZ軸複合材料を供給する。
ここでは本発明の特定の態様について図示および説明したが、本発明は図示および説明したようなものに限定されない。請求の範囲の記載の請求項の範囲内で変更や改変を本発明の一部として取り入れ、具体化してもよいことは明らかである。Field of Invention
The present invention is directed to a dimensionally stable core for high density chip packages that reduces the variability of material movement during processing and chip package manufacture. The stable core that provides stability to the high-density chip package is preferably made of metal and includes a dielectric layer and a metal layer formed simultaneously. Subsequently, vias are formed to enable the manufacture of high density chip packages.
Background of the Invention
High density chip package substrates require many vias that connect the input / output (I / O) of the integrated circuit chip to a routing layer or power / ground layer embedded in the chip package substrate. Traditional mechanical drilling processes used in the past for via formation have been replaced by laser via drilling processes. The laser via drilling process offers the potential to form vias much faster at a lower cost than conventional mechanical drilling processes. In order to allow this fast rate of via formation, it is advantageous to use a thinner dielectric than has been used previously. Thin dielectrics allow the formation of microvias, ie vias <100 μm in diameter.
After forming these microvias, the aspect ratio (via height divided by its diameter) must be kept at a predetermined value in order to effectively metallize them. For example, in the case of closed vias, the aspect ratio should be approximately 1 to ensure that conventional metallization methods are adequate to deposit a sufficient amount of metal on the microvia wall.
As should be appreciated, it is disadvantageous to form micro one-closed vias in dielectric materials including glass fabric reinforcements. More specifically, using a glass fabric reinforced dielectric, the laser's ability to remove the glass fabric is necessary to remove the embedded copper pad on the layer to which the closure via is to be connected. It becomes as big as the ability of the laser. Thus, the laser penetrates the copper pad and reaches the layer below, thus expanding the via. Unintentionally expanded vias can short circuit to subsequent layers after metallization and scrap the entire circuit.
In order to eliminate the disadvantages associated with forming micro one-closed vias in dielectric materials including glass fabrics, dielectric material manufacturers have introduced thin, unreinforced prepregs instead of conventional glass reinforced prepregs. . However, the use of such thin, unreinforced prepregs has created other difficulties in the manufacture of high density printed circuit boards and chip package substrates. More specifically, removing the glass fabric from the dielectric material reduced the dimensional stability of the chip package substrate. When thermosetting resins are used as the constituent material of the dielectric material, these resins generally induce shrinkage of the multilayer circuit board or the chip package substrate due to the lamination and curing of the resins. This shrinkage is about several thousand ppm at most, and since the shrinkage can be compensated for during the production of the substrate, it is not a manufacturing problem in itself. However, even one invariant circuit design is variable in the degree of shrinkage. This variability in the degree of shrinkage can lead to lower yields of high density printed circuit boards and chip package substrates. For example, if one of the inner layers of a multilayer circuit is a power or ground layer consisting of a copper plane, and the vias must pass through the clearance of this layer, the variability in shrinkage caused during lamination is from the panel. This may change the position of the ground clearance to the panel. When drilling vias in these circuits, these vias may lose ground or power layer clearance at some rate and collide with copper. After metallization, these vias will short to the ground or power layer, resulting in scrap circuitry.
There is a need for a dimensionally stable core to facilitate the manufacture of high density chip packages with dielectric materials that are not supported by a glass fabric.
Summary of the Invention
The present invention includes a method of manufacturing a high density chip package substrate by simultaneously forming circuit layers on both sides of a metal core, preferably made of copper. The copper core improves the dimensional stability of the unreinforced thin dielectric material used in the substrate. The metal core reduces the movement of the material during stacking, thereby facilitating the processing and manufacturing of high density chip packages. The metal core also provides an embedded capacitance that helps reduce the simultaneous switching noise of the chip.
The dimensionally stable core of the present invention comprises a metal core with at least one clearance etched through it, a dielectric layer on both sides of the metal core and filling the clearance, and a metal cap layer on both sides of the dielectric layer And vias drilled through the metal cap layer and through the metal core. When electrically insulating a metal core, vias are made to extend through the clearance of the metal cap layer, dielectric layer and metal core, thus isolating the metal core. A metal layer is attached to the wall surface of such a via. The dielectric layer and the metal cap layer can be simultaneously disposed on the upper surface and the lower surface of the metal core. Additional dielectric layers and metal cap layers can also be laminated simultaneously on the top and bottom surfaces of the cap in a similar manner. Form additional vias if necessary. By repeatedly adding dielectric and metal cap layers and vias, a dimensionally stable high density chip package is provided.
The metal core and metal layer may be copper or any other suitable metal such that the coefficient of thermal expansion (CTE) of the chip package matches the CTE of the printed circuit board. The dielectric may be any unsupported prepreg. In addition, the vias can be occluded vias or through vias. Vias are drilled using a laser that removes material when drilled.
A method of manufacturing a dimensionally stable core according to the present invention supplies a metal core such as copper, disposes a dielectric layer on the upper and lower surfaces of the metal core, and attaches a metal cap layer such as copper to the dielectric layer. And laminating the dielectric layer and the metal cap layer together on the metal core. The method further includes drilling the vias through the metal cap layer, dielectric layer and metal core, or metal core clearance, and then repeating the above steps to produce a multi-layer high density chip package. Including.
[Brief description of the drawings]
The foregoing summary, as well as the following detailed description of preferred embodiments of the invention, will be better understood when read in conjunction with the appended drawings. For the purpose of illustrating the invention, there are shown in the drawings preferred embodiments which are presently preferred. It should be understood, however, that the invention is not limited to the precise arrangements and instrumentalities shown. In the drawing
FIG. 1 is a side view of a metal core before processing.
FIG. 2 is a side view of a metal core having a patterned photoresist before etching.
FIG. 3 is a side view of the metal core of FIG. 1 with clearance etched through.
FIG. 4 is a side view of the substrate after laminating a dielectric layer and a metal “cap” layer on a metal core.
FIG. 5 is a side view of a substrate according to the present invention after vias have been drilled with a laser, metallized, and circuit traces have been formed.
FIG. 6 is a side view of the substrate of FIG. 4 after adding additional dielectric layers and metal “cap” layers.
FIG. 7 is a side view of a completed chip package according to the present invention after one-sided vias have been drilled.
FIG. 8 is a side view of a substrate according to a preferred embodiment of the present invention.
FIG. 9 is a scanning electron micrograph of an expanded polytetrafluoroethylene (ePTFE) material that can be used as a dielectric layer in the present invention.
FIG. 10 is a scanning electron micrograph of an expanded PTFE material forming a matrix containing an adhesive filler in order to form one dielectric material in the present invention.
FIG. 11 shows two substrates laminated together using a conductive Z-axis material.
FIGS. 12-14 schematically illustrate the structure of a conductive Z-axis member including irregularly shaped conductive paths.
FIGS. 15-18 are scanning electron micrographs showing some ePTFE matrix node fibril structures used for making conductive Z-axis materials.
FIG. 19 shows two substrates including one closed vias laminated with conductive Z-axis material.
Detailed Description of the Invention
The present invention is directed to a dimensionally stable core for high density chip packages. This stable core is a metal core with clearance, preferably copper. Dielectric layers are disposed on the upper and lower surfaces of the metal core. The metal cap layer is disposed on each of the upper surface and the lower surface of the dielectric layer. The dielectric layer and the metal cap layer can be simultaneously disposed on both sides of the package. One closed via or through via is then drilled through and through the metal cap layer to the dielectric layer and metal core clearance. The laser is used to drill the vias by removing the material where the vias are to be made. If the metal core is a power or ground plane, the via is made directly through the metal core. If the metal core is an insulated metal core, then the vias extend through the clearance of the metal core, i.e. the metal core does not have vias in direct contact with them.
During the chip package stacking process, the stable core reduces the movement of the substrate material and achieves uniform shrinkage from substrate to substrate. This allows each substrate to perform the same function. Furthermore, a plurality of dimensionally stable core chip packages can be joined together to obtain a high density chip package.
As can be seen in FIG. 1, the metal core 10 is a metal sheet, such as a copper sheet, with rough surfaces 12 and 14 on opposite sides of the metal. This metal sheet has been processed in a process known as the “double treat” method. This rough surface allows for better adhesion of the dielectric layer. Other metals can be used in place of copper as long as the coefficient of thermal expansion (CTE) of the metal core closely matches the CTE of the printed circuit board to which the chip package will eventually be attached. For example, CIC, a copper-INVAR 36-copper laminate, can be used in place of an integral copper core. The nickel alloy used can contain 30% to 42% by weight of nickel. The metal core 10 is thick enough to provide dimensional stability to the finished substrate, for example 0.0005 inch to 0.0028 inch (12.7 μm to 71.1 μm), preferably 0.0014 inch (35 .6 μm). A thickness in this range gives the chip package a lower flexural modulus.
As shown in FIG. 2, photoresist 22 is applied to both sides of the metal core 10 using conventional methods to draw a pattern of clearances 20 in which vias are to be formed. The drawn location is chemically etched by conventional methods to remove the copper and create the clearance 20 (FIG. 3). This clearance 20 is larger in diameter than a via that will be produced later. Via dimensions depend on the type of dielectric placed on the metal core. The photoresist is removed in the usual way.
As shown in FIG. 4, the metal core 10 including at least one clearance 20 includes dielectric layers 30 and 32. Preferably, the dielectric layers 30 and 32 are formed simultaneously on the surfaces 12 and 14 of the metal core 10. The CTE of dielectric layers 30 and 32 can be as high as 40 ppm / ° C. Dielectric layers 30 and 32 must be thick enough to satisfy clearance 20. The thickness of the dielectric layers 30 and 32 is at least 5 μm or more, and typically 25 μm to 50 μm. The thickness is chosen so as not to lose the dimensional stability of the substrate. The dielectric thickness should not be significantly greater than the thickness of the metal core 10 or the dimensional stability of the substrate will be reduced.
Metal core 10 includes metal cap layers 40 and 42 on surfaces 34 and 36 of dielectric layers 30 and 32, respectively. Metal cap layers 40 and 42 are simultaneously disposed on the surfaces 34 and 36 of the dielectric layer. This metal cap layer is made of copper. The metal cap layers 40 and 42 can be made of any suitable conductive metal. Metal core 10, dielectric layers 30 and 32, and metal cap layers 40 and 42 are laminated together using any suitable lamination method.
In one embodiment of the invention, layers 30 and 32 are made of W.W. L. Made from SPEEDBOARD C ™ from Gore and Associates. Dielectric layers 30 and 32 were laminated to core 10 at a pressure of 300-350 psi and a temperature increase rate of 5-7 ° C. per minute until a temperature of 177 ° C. was reached. The temperature was kept at 177 ° C. for 30 minutes. The temperature was then raised to 220-225 ° C. and maintained for 60 minutes. The laminate was slowly cooled over several hours while pressing the substrate.
As shown in FIG. 5, the laminated dielectric layers 30 and 32 and the metal cap layers 40 and 42 include at least one via 50 drilled through the metal cap layers 40 and 42 and the dielectric layers 30 and 32. To be processed.
FIG. 5 shows the via 50 as a through via that can be drilled using any known method, such as a laser. In the case of through vias 50, the laser must be able to penetrate the dielectric layers 30 and 32 and the metal core 10 when not passing through the clearance 20. The aspect ratio of the through via 50 can be 1: 1 to 20: 1 or higher. On the other hand, when making a closed via, the laser must penetrate the dielectric layer 30 or 32, but not the metal core 10. An atypical 1: 1 aspect ratio should be maintained. However, the aspect ratio is not limited to 1: 1.
According to the present invention, in order to perform uniform laser via formation with an appropriate aspect ratio, the number of pulse repetitions for changing the pulse width of the laser is set to a range of 1 kHz to 10 MHz. Residues remaining in the via are then removed again by adjusting the intensity of the pulse. Energy density 0.5 ~ 20J / cm2A laser is used that can change the energy density in situ and virtually instantaneously by changing the number of pulse repetitions from 1 kHz to 10 MHz.
In one embodiment of the present invention as in FIG. 7, the occluded via was made with a solid pulsed laser, such as a pulsed Nd: YAG laser. The basic output of the Nd: YAG laser is at a wavelength of 1064 nm. This wavelength is the infrared part of the electromagnetic spectrum. By introducing β-barium borate (BBO) crystal into the optical path, harmonic generation promotes the output of light at 355 nm (third harmonic) and 266 nm (fourth harmonic) entering the ultraviolet region. The wavelengths of 355 nm and 266 nm are particularly suitable for drilling vias in the laminated substrate of the present invention.
In general, the pulse length, energy density, and number of pulses can vary depending on the type of via being made and the type of material used in the laminated substrate. Using a 266 nm laser on a laminated substrate made of alternating layers of copper and dielectric layers composed of adhesive, filler and expanded polytetrafluoroethylene (ePTFE), one closed via When drilling holes, the energy density is 1.5 J / cm.2Energy per pulse is 10 J, and power density is 20 MW / cm2It is. At a wavelength of 355 nm, the energy density is 3.5 J / cm.2Energy per pulse is 30 J, and power density is 35 MW / cm2On the other hand, a closed via is made. In the process after the pulse of the closed via using a 355 nm laser, the energy density is 11 J / cm.2Energy per pulse is 100 J, and power density is 200 MW / cm2It is necessary to adjust the conditions so that
When using a 355 nm laser in adhesive-filler-ePTFE dielectric material while forming a closed via, the energy density is 7 J / cm.2Energy per pulse is 65J, and power density is 100MW / cm2It is. In the process after the pulse, these parameters are set so that the energy density is 11 J / cm.2Energy per pulse is 100 J, and power density is 200 MW / cm2It will be necessary to adjust so that
As shown in FIG. 5, the through via 50 is metalized by forming a metal layer 60 on the surface of the via 50. The metal layer 60 includes, for example, an electroless copper layer formed on the surface of the via 50 using an ordinary method, and an electrolytic copper layer formed on the electroless copper layer. Metal layer 60 extends over metal cap layers 40 and 42 and dielectric layers 30 and 32. Traces (not shown) or signal wirings are then etched into the metal cap layers 40, 42 and the metal layer 60 using techniques known in the art. That is, in the case of an inner layer trace, that is, a trace that is not on the last layer, the top metal cap layers 40 and 42 and the metal layer 60 are drawn using a photoresist. The photoresist is patterned and then developed so that the photoresist defines a signal trace in the area under the photoresist. The metal between the patterned photoresist is then etched to remove all remaining photoresist leaving traces around the vias. This is called a subtractive method.
For the trace of the last layer, that is, the trace on the last layer, the top metal cap layers 40 and 42 and the metal layer 60 are drawn with photoresist. The photoresist is then patterned and developed to remove the photoresist where signal traces are made. Where the photoresist is removed, an additional copper-like metal is plated. Thereafter, an etch-resistant metal such as nickel, gold, tin or solder is plated on the additional metal, the photoresist is removed, and the metal cap layers 40, 42 under the photoresist are etched. The areas to be left are plated with metal and the areas to be etched are exposed. This is called a semi-additive process.
Preferably, as much of the metal layer 60 as possible should remain on the dielectric layers 30 and 32 to further assist in making a dimensionally stable substrate. If the metal layer 60 is a ground or power plane, the operation of the method employed will leave a large amount of metal such as copper.
FIG. 6 illustrates another aspect of the present invention, where the metal cap layers 40, 42 and the metal layer 60 are not the last layer. In this embodiment, additional dielectric layers 70 and 72 are disposed on surfaces 62 and 64 of metal layer 60, respectively. Additional dielectric layers 70 and 72 fill via 50 and extend over metal layer 60, dielectric layers 30 and 32, and remaining metal cap layers 40 and 42. Additional dielectric layers 70 and 72 encapsulate the traces.
Additional metal cap layers 80 and 82, such as copper, are disposed on the surfaces 74 and 76 of the dielectric layers 70 and 72, respectively. As with the additional dielectric layers 70 and 72, the additional metal cap layers 80 and 82 can be placed on both sides of the package simultaneously. At that time, dielectric layers 70 and 72 and metal cap layers 80 and 82 are laminated together as described above.
FIG. 7 shows a mode in which a closed via is added to the substrate of FIG. On the other hand, closed vias 90 and 92 are made in metal cap layers 80 and 82 and dielectric layers 70 and 72, respectively, using a laser drilling technique as described above. The vias 90 and 92 are shown as closed vias, but may be through vias that extend completely through the substrate and connect any layer in the substrate to any other layer. . The vias 90 and 92 are then metallized by making a metal layer 100 using a suitable plating method. Occluded vias 90 and 92, on the other hand, have pads 100 that can be further processed to have metal traces (not shown) using techniques known in the art. To create 7, 9 or more layers, it is possible to continue adding dielectric layers and cap layers simultaneously or otherwise, as listed above.
It should be understood that the preferred chip package and the method of manufacturing the preferred chip package have been described. However, for example, the dielectric layer and the metal layer can be disposed one layer at a time on the substrate rather than simultaneously.
In another embodiment of the present invention, a substrate such as that shown in FIG. 5 or 7 or others including 3, 5, 7 or more layers as previously shown is very high. They can be joined together to make a dense chip package or a very dense printed circuit board. Each substrate layer is bonded together using a conductive Z-axis material.
For a chip package having a copper metal core with a dielectric layer and a metal cap layer made at the same time as listed above, the chip package is approximately 300-350 psi until a temperature of 177 ° C. is reached. A temperature rise rate of 5-7 ° C./min is applied. The temperature is maintained at 177 ° C. for approximately 30 minutes. The temperature is then raised to approximately 220 ° C. to 225 ° C. for approximately 60 minutes. The chip package is then slowly cooled under a pressure of about 300-350 psi maintained throughout the bonding process. Allow several hours for cooling.
FIG. 8 shows a chip package according to the present invention having an electrically insulated copper core 110 and prepreg sheet 120. The prepreg sheet 120 is named WPE under the name SPEEDBOARD ™. L. Manufactured by Gore & Associates. Such a prepreg sheet has a dielectric constant of 2.6 to 2.7, a glass transition temperature (Tg) of 220 ° C., a fluidity (fIow) of less than 4%, and a curing temperature of 177 ° C. to 225. ° C. The prepreg sheet 120 has a thickness in the range of about 25 μm to about 175 μm.
The substrate of FIG. 8 was evaluated and compared with a system using a conventional polyimide resin core. The goal of optical alignment using the substrate of FIG. 8 is measured after the final stacking process and compared to a chip package with a substrate containing a conventional polyimide core, the dimensionality of each chip package. Variability was sought. It was found that the standard deviation of shrinkage after lamination was about 200 ppm in the conventional polyimide resin core structure. It has been found that for chip packages made in accordance with the teachings of the present invention, the standard deviation of shrinkage after stacking is only about 25 ppm.
For high density chip packages, such a substantial reduction in post-stack shrinkage standard deviation can significantly reduce scrap due to shorted or open vias. Since the effect of the standard deviation of shrinkage after large stacking is greater at the edge of the printed circuit board, it also allows the assembly of the substrate with larger sized panels.
In the above example, a specific dielectric material was used to make the package. However, in the present invention, any suitable dielectric material, such as polyimide resins, and polyimide laminates, epoxy resins, epoxy resins combined with other resin materials, organic materials, alone or in combination with fillers Although any of the above can be used, suitable dielectric materials are not limited to these. Preferred dielectrics include fluoropolymer matrix, expanded polytetrafluoroethylene (ePTFE), or copolymers or blends, where the fluoropolymer can be polytetrafluoroethylene (PTFE). Suitable fluoropolymers include, but are not limited to, polytetrafluoroethylene with or without an adhesive filler mixture or expanded polytetrafluoroethylene.
Preferred materials include W.P., such as SPEEDBOARD ™ C, a prepreg of a nonwoven material comprising a cyanate ester resin in a polytetrafluoroethylene matrix. L. SPEEDBOARD ™ bond ply available from Gore & Associates is included. SPEEDBOARD ™ C has a dielectric constant (Dk) of 2.6 to 2.7, a loss of tangent of 0.004, a dielectric strength of 1000 V / mil, a glass transition temperature (Tg) Is 220 ° C. and the resin content is 66 to 68% by weight, and is available in various thicknesses.
Another suitable dielectric is the expanded PTFE matrix shown in FIG. 9, which comprises a mixture of at least two of a cyanate ester compound, an epoxy compound, a bistriazine compound and a poly (bis-maleimide) resin. For example, the varnish solution is 5.95 pounds of M-30 (Ciba Geigy), 4.07 pounds of RSL 1462 (Shell Resins, Inc), tetrabromobisphenol A carbonate terminated with 2,4,6-tribromophenyl. 4.57 pounds of oligomer (BC-58) (Great Lakes Inc.), 136 g of bisphenol A (Aldrich Company), 23.4 g of Irganox 1010, 18.1 g of Mn HEX-CEM 10% mineral spirit solution, and MEK 8. Made by mixing 40 kg. The varnish solution was further diluted to two separate baths, 20% (w / w) and 53.8% (w / w). The two varnish solutions were poured into separate impregnation baths and the e-PTFE web was passed through each impregnation bath immediately after passing one through the other. The varnish was constantly stirred to compensate for uniformity. The impregnated web was then immediately passed through a heated oven to remove all or almost all of the solvent and the adhesive was partially cured and collected on a roll. The ePTFE web can be of any desired thickness, for example 25 μm, 40 μm. The material having a thickness of 25 μm has a mass of about 0.9 g and a weight per unit area of about 11.2 to 13.8 g / m.2It is.
Another aspect of the invention is defined by dielectric layers 30, 32, 70 and 72 made from a porous matrix system that absorbs or impregnates the adhesive-filler mixture. FIG. 10 shows an ePTFE matrix node-fibril substructure illustrating one embodiment of such a porous matrix system.
In general, a porous matrix in the present invention is a nonwoven substrate that absorbs a large amount of filler and thermoplastic or thermosetting adhesive as a result of the initial porosity of the substrate. Such porous matrix is then heated to partially cure the adhesive and form a B-stage composite. The substrate comprises a fluoropolymer such as the porous expanded polytetrafluoroethylene material of US Pat. Nos. 3,953,566 and 4,482,516, incorporated herein by reference. Preferably, the mean flow pore size (MFPS) should be about 2-5 times greater than the largest particles, with MFPS being more than approximately 2.4 times larger than the largest particles. However, it is still within the scope of the present invention that a suitable composite can be tuned by selecting a ratio such that the average flow pore size to the average particle size is greater than 1.4. Acceptable composites can also be adjusted when the ratio of minimum pore size to average particle size is at least greater than 0.8, or when the ratio of minimum pore size to maximum particle size is at least greater than 0.4. Such ratios can be examined with the Microtrak ™ model FRA Particle Analyzer.
Alternatively, another method for measuring relative pore size and particle size may be calculated assuming that the minimum pore size is greater than or equal to about 1.4 times the maximum particle size.
In addition to the expanded fluoropolymer substrate described above, ultra-high molecular weight (UHMW) polyethylene, a porous expanded polyolefin such as expanded polypropylene, or polytetrafluoroethylene that is prepared by paste extrusion and incorporates a sacrificial filler, Porous inorganic or organic foams and microporous cellulose acetate can also be used.
The initial porosity of the porous substrate is at least 30%, preferably at least 50%, most preferably at least 70%, and this substrate is intended to prevent brittleness of the overall composite material and settling of particles. While providing a flexible reinforcement, it facilitates the impregnation of the pores with a thermosetting or thermoplastic adhesive resin and particulate filler paste.
The filler includes a collection of particles representing the maximum particle size, the minimum particle size, and the average particle size according to a histogram when analyzed with a Microtrak ™ model FRA Partial Analyzer device.
Suitable fillers for incorporation into the adhesive include BaTiOThree, SiO2, Al2OThree, ZnO, ZrO2TiO2Suitable fillers include, but are not limited to, precipitated ceramics and sol-gel ceramics such as silica, titania and alumina, non-conductive carbon (carbon black) and mixtures thereof. Particularly preferred fillers are SiO2, ZrO2TiO2Are used alone or in combination with non-conductive carbon. Most preferred fillers include fillers made by the steam metal combustion method taught in US Pat. No. 4,705,762, such as a uniform surface curvature that is essentially solid, i.e., not a hollow sphere. And silicon, titanium, and aluminum to make silica, titania, and alumina particles with high sphericity, but are not limited to these.
The filler may be treated by well known techniques that render the filler hydrophobic with agents that react with the silylating agent and / or the adhesive matrix, for example using a coupling agent. Suitable coupling agents include silanes, titanates, and zirconates and aluminates. Suitable silylating agents include functional silylating agents, silazanes, silanols, and siloxanes, but functional silylating agents are not limited thereto. Suitable silazanes include hexamethyldisilazane (Huls H730) and hexamethylcyclotrisilazane, silylamides such as bis (trimethylsilyl) acetamide (Huls B2500), silylureas such as trimethylsilylurea, and silylimidazoles such as trimethylsilylimidazole. Is included, but is not limited to these.
Examples of titanate coupling agents include tetraalkyl type, monoalkoxy type, coordinated type, chelate type, quaternary salt type, neoalkoxy type, and cycloheteroatom type. Preferred titanates include tetraalkyl titanate, Tyzor ™ TOT (tetrakis (2-ethyl-hexyl) titanate), Tyzor ™ TPT (tetraisopropyl titanate), chelated titanate, Tyzor ™ GBA (titanium acetylacetylacetate). Nate), Tyzor ™ DC (titanium ethyl acetoacetonate), Tyzor ™ CLA (DuPont patent), monoalkoxy (Ken-React ™ KR TTS), Ken-React ™, KR-55 Tetra (2,2 diallyloxymethyl) butyl, di (ditridecyl) phosphite titanate, LICA ™ 38 neophenyl (diallyl) oxy, tri (dioctyl) pyro-phosphate titanate.
Suitable zirconates include any of the zirconates detailed on page 22 of the Kenrich catalog, in particular KZ55-tetra (2,2diallyloxymethyl) butyl, di (ditridecyl) phosphite zirconate, NZ-01- Neopentyl (diallyl) oxy, trineodecanoyl zirconate, NZ-09-neopentyl (diallyl) oxy, and tri (dodecyl) benzene-sulfonyl zirconate.
Aluminates that can be used in the present invention include diisobutyl (oleyl) acetoacetyl aluminate (KA301), diisopropyl (oleyl) acetoacetylaluminate (KA322) and KA489, although the aluminate is not limited to Kenrich ™. .
In addition to the above, the disclosed heat initially applied at a very high dilution (0.1-1.0% solution in MEK), for example vinyl benzene, vinyl pyridine, or the like, such as a cross-linked vinyl polymer. Certain polymers can be used, such as any size of curable matrix adhesive. Certain organic peroxides such as dicumyl peroxide can also be reacted with the filler.
The adhesive itself may be thermosetting or thermoplastic, such as polyglycidyl ether, polycyanurate, polyisocyanurate, bis-triazine resin, poly (bis-maleimide), norbornene-terminated polyimide, polynorbornene, acetylene. Terminal polyimide, polybutadiene and its functionalized copolymers, cyclic olefin polycyclobutene, polysiloxane, polyciscaloxane, functionalized polyphenylene ether, polyacrylate, novolac polymers and copolymers, fluoropolymers and copolymers, melamine polymers and copolymers , Poly (bisphenylcyclobutane), and blends or prepolymers thereof. It should be understood that the adhesives described above may be mixed together or mixed with other polymers or adhesives to add flame retardancy or increased toughness.
The average flow pore size and minimum pore size used here were determined using a Coulter ™ Porometer II (Coulter Electronics Ltd., Luton, UK) reporting the values directly. Average and maximum particle sizes were determined using a Microtrak ™ light scattering particle size analyzer, model number FRA (Microtrak Division of Lees & Northup, North Wales, PA, USA). Average particle size (APS) is defined as the value at which 50% of the particles are larger. Maximum particle size (LPS) is defined as the largest particle that can be detected with a Microtrak ™ histogram. Alternatively, the maximum particle size is defined as the smallest point when the Microtrak ™ model FRA Particle Analyzer indicates that 100% of the particles have passed.
In general, the method of adjusting the adhesive-fill dielectric is (a) sufficient to stretch the oil-sliding extruded preform to allow small particles and adhesive to flow freely into the gap or pore volume. Stretching and expanding polytetrafluoroethylene to a microstructure; (b) making a paste from a polymeric material, such as a thermosetting or thermoplastic material, and a filler; (c) dipping, coating, or The supply of pressure requires the adhesive-filler paste to be impregnated into a highly porous scaffold such as expanded polytetrafluoroethylene.
Table 1 shows the effect of the relationship between the mean flow pore size (MFPS) and particle size of the substrate. Insufficient results are observed when the ratio of mean flow pore size (MFPS) to maximum particle size is 1.4 or less. In this case, no uniform composite material is observed and most particulate filler does not penetrate uniformly into the microporous substrate. A uniform composite material is obtained when the ratio of MFPS to maximum particles is greater than about 2.0. It can also be seen that the higher the ratio of MFPS to largest particles, the more the microporous substrate will absorb the uniform dispersion.
Figure 0004237259
Example 1
The fine dispersion was added to a 20% (w / w) MEK solution of polyglycidyl ether based on bisphenol-A (Nelco N-4002-5, Nelco Corp) catalyzed by flame retardant dicyanamide / 2-methylimidazole. 281.6 g TiO2(TI Pure R-900, Du Pont Company) was mixed and adjusted. This dispersion was constantly stirred to ensure uniformity. Thereafter, a piece of expanded PTFE cloth was dipped in the resin mixture. The web was dried at 165 ° C. for 1 minute under tensile stress to give a flexible composite. A partially cured adhesive composite made in this way is 57% by weight TiO 2.213 wt% PTFE and 30 wt% epoxy adhesive. Several plies of adhesive sheet were stacked between the copper foils and pressed at 225 ° C. for 90 minutes at 600 psi using a vacuum assisted hydraulic press and then cooled under pressure. As a result, a copper having a dielectric constant of 19.0, an average layer thickness of 100 μm (0.0039 ″ (3.9 mil)) and a dielectric laminate thickness that can withstand 280 ° C. soldering impact for 30 seconds. The laminated board was made.
Example 2
The fine dispersion was 386 g SiO pretreated with phenyltrimethoxysilane (04330, Huls / Petrarch).2(HW-11-89, Harbison Walker Corp.) was mixed with 200 g of bismaleimide triazine resin (BT206OBJ, Mitsubishi Gas Chemical) and 388 g of MEK in a manganese catalyst solution. This dispersion was constantly stirred to ensure uniformity. Thereafter, a 0.0002 ″ thick expanded PTFE fabric swatch was dipped into the resin mixture, removed, and then dried at 165 ° C. for 1 minute under tensile stress to give a flexible composite. Several plies of this prepreg were stacked between copper foils, pressed at 250 psi using a vacuum assisted hydraulic press at a temperature of 225 ° C. for 90 minutes, and then cooled under pressure, resulting in this The dielectric made is 53 wt% SiO2It contains 5 wt.% PTFE and 42 wt.% Adhesive, adheres well to copper, has a dielectric constant of 3.3 (at 10 GHz) and a dielectric loss tangent (at 10 GHz) of 0.005. Indicated.
Example 3
The fine dispersion was 483 g SiO2(HW-11-89) was prepared by mixing 274.7 g of bismaleimide triazine resin (BT2060BJ, Mitsubishi Gas Chemical) and 485 g of MEK with a manganese catalyst. This dispersion was constantly stirred to ensure uniformity. Thereafter, a 0.0002 ″ thick expanded PTFE fabric swatch was dipped into the resin mixture, removed, and then dried at 165 ° C. for 1 minute under tensile stress to give a flexible composite. Several plies of this prepreg were stacked between copper foils, pressed at 250 psi using a vacuum assisted hydraulic press at a temperature of 225 ° C. for 90 minutes, and then cooled under pressure, resulting in this The dielectric made is 57 wt% SiO2It contains 4 wt% PTFE and 39 wt% adhesive, has good adhesion to copper and has a dielectric constant of 3.2 (at 10 GHz) and a dielectric loss tangent (at 10 GHz) of 0.005. Indicated.
Example 4
The fine dispersion was 15.44 kg TiO2The powder (TI Pure R-900, DuPont Company) was prepared by mixing in 3.30 kg of bismaleimide triazine resin (BT206OBH, Mitsubishi Gas Chemical) and 15.38 kg of MEK manganese catalyst solution. This dispersion was constantly stirred to ensure uniformity. Then 0.0004 ”TiO2Filled expanded PTFE fabric pieces (filled by the technique of Mortimer US Pat. No. 4,985,296, except TiO2The addition amount was 40%, and the membrane was not compressed at the end), soaked in the resin mixture, removed and then dried at 165 ° C. for 1 minute under tensile stress to give a flexible composite. . The partially cured adhesive composite made in this way is 70% by weight TiO.29 wt% PTFE and 21 wt% adhesive. Several plies of this prepreg were stacked between copper foils and pressed at a temperature of 220 ° C. for 90 minutes at 500 psi using a vacuum assisted hydraulic press and then cooled under pressure. The dielectric thus obtained was in close contact with copper and showed a dielectric constant of 10.0 and a dielectric loss tangent of 0.008.
Example 5
The fine dispersion was 7.35 kg of SiO.2(ADMATECHS SO-E2, Tatsumori) was prepared by mixing with 7.35 kg of MEK and 73.5 g of a coupling agent, ie 3-glycidyloxypropyltrimethoxysilane (Dynasylan GLYMO (Petrach System)). SO-E2 has a particle size of 0.4 to 0.6 mm and a specific surface area of 4 to 8 m.2/ G, and the manufacturer explains that it has very spherical silica with a bulk density of 0.2-0.4 g / cc (loose).
To this dispersion, 932 g of 50% (w / w) methyl ethyl ketone (MEK) solution of cyanated phenolic resin, Primaset PT-30 (Lonza Corp.), RSL 1462 (Shell Resins, Inc. (CAS # 25068-38- 6)) 50% (w / w) MEK solution 896 g, BC-58 (Great Lakes, Inc.) 50% (w / w) MEK solution 380 g, Bisphenol A (Aldrich Company) 50% MEK solution 54 g, Irganox 1010 (Ciba Geigy) 12.6 g, manganese 2-ethylhexanoate (Mn-HEX-CEM (OMG Ltd.)) 3.1% solution, and 2.40 kg of MEK were added. The dispersion was subjected to ultrasonic agitation through a Misonics continuous flow cell at a rate of about 1-3 gallons / minute for about 20 minutes. The finely dispersed system thus obtained was further diluted so that the solid content concentration of the entire bath was 11.9% (w / w).
The fine dispersion was poured into the impregnation bath. The expanded polytetrafluoroethylene web has the node fibril structure of FIG. 10 and has the following physical properties.
Figure 0004237259
The Frazier number is related to the breathability of the substance being tested. Breathability is measured by securing the web to a gasketed gripping tool that is provided in a circular area of approximately 6 square inches for measuring air flow. The upstream side was connected to a flow meter in a pipeline with a source of dry compressed air. The downstream side of the sample gripper was released to the atmosphere. The test is performed by applying a 0.5 inch water column pressure upstream of the sample and recording the air flow through an in-line flow meter (ball float rotameter connected to the flow meter).
Ball burst strength is a test for measuring the relative strength of a sample by measuring the maximum value at the time of fracture. Test with a 1 inch diameter ball while the web is secured between the two plates. A Chatillon Force Gauge Ball / Brush Test was used. The medium is placed in tension on the measuring device and pressure is applied by lifting the web into contact with the ball of the burst probe. Record the pressure at failure.
The web described above was passed through a constantly stirring impregnation bath at a rate of about 3 feet / minute to ensure uniformity. The impregnated web was collected in rolls immediately through a heated oven to remove all or almost all of the solvent.
Several plies of this prepreg were stacked between copper foils and pressed at a temperature of 220 ° C. for 90 minutes using a vacuum assisted hydraulic press at 200 psi and then cooled under pressure. The dielectric thus obtained adhered well to copper and showed a dielectric constant (at 10 GHz) of 3.0 and a dielectric loss tangent (at 10 GHz) of 0.0085.
The physical properties of the particulate filler used in Examples 4 and 7 are compared below.
Figure 0004237259
Example 6
SiO prepared from steam combustion of molten silicon2An ePTFE matrix containing an impregnated adhesive filler mixture based on was prepared as follows. Two precursor mixtures were first prepared. One is in the form of a slurry in which the silica contains silane-treated silica as in Example 5, and the other is a catalyst-free blend of resin and other components.
Mixture I
This silica slurry is a 50/50 blend of SO-E2 silica in the MEK of Example 5, where the silica contains a coated silane equal to 1% of the weight of the silica. To a 5 gallon container, 17.5 pounds of MEK and 79 g of silane were added and the two components were mixed to ensure a uniform dispersion of the silane in MEK. Thereafter, 17.5 pounds of silica from Example 5 was added. The MEK-silica-silane mixture for two 5 gallon containers is added to the reaction vessel and the contents, ie, the slurry, are passed through an ultrasonic disperser for approximately 1 hour and recirculated to remove any silica aggregate that may be present. Destroyed. The contents were heated at a temperature of approximately 80 ° C. for approximately 1 hour while the sonication was complete, followed by continuous stirring of the reactor contents. The reacted mixture was then transferred to a 10 gallon container.
Mixture II
A given resin blend product is a MEK-based solution containing a catalyst-free resin blend (adhesive) containing approximately 60% solids, all solids in weight percent, PT-30 Exactly 41.2% cyanide phenolic resin, 39.5% RSL 1462 epoxy resin, 16.7% BC58 flame retardant, 1.5% Irganox 1010 stabilizer, and 1% bisphenol A promoter Mixture.
In a 10 gallon container, 14.8 pounds of PT-30 and 15-20 pounds of MEK were added and stirred vigorously to completely dissolve the PT-30. Then 6 pounds of BC58 was weighed and added to the MEK / PT-30 solution and stirred vigorously to dissolve the BC58. Stabilizer, 244.5 g Irganox 1010 and 163 g bisphenol A were added. A 10 gallon container was reweighed and 14.22 pounds of RSL 1462 was added. Additional MEK was added to weigh the mixture to 60 pounds. The contents were stirred vigorously for 1-2 hours or as long as the solid components were completely dissolved.
The desired product is a mixture of silica treated with silane, a resin formulation without catalyst, and MEK, with 68% solids by weight of silica and total solids by 5-50% by weight of the mixture. The exact solids concentration varies from experiment to experiment and depends in part on the membrane to be impregnated. The concentration of catalyst was 10 ppm of the sum of PT-30 and RSL 1462.
The solids content of Mixtures I and II were measured to test for precursor accuracy and to compensate for any solvent flushes that occurred so far. Mixture I was then added to a 10 gallon container to provide 12 pounds of solids, for example 23.48 pounds of Mixture I if 51.5% solids. Mixture II was then added to the vessel to provide 5.64 pounds of solids, for example 9.46 pounds of Mixture II if 59.6% solids. 3.45 g of manganese catalyst solution (0.6% in mineral spirits) was added to the mixture of Mixtures I and II and mixed thoroughly to make a high solids content mixture.
The mixture of baths to impregnate the ePTFE matrix was adjusted by adding enough MEK to this high solids content mixture where 28% was a solids mixture to bring the total weight to 63 pounds.
Thereafter, ePTFE matrix was impregnated with this bath mixture to make a dielectric material.
Example 7
The fine dispersion was mixed with 26.8 g of furnace black (Special Schwartz 100, Degussa Corp., Ridgefield Park, New Jersey) and 79 g of coupling agent, 3-glycidyloxypropyl-trimethoxysilane (Petrac System). It was adjusted. The dispersion was subjected to 1 minute of ultrasonic agitation followed by 17.5 pounds of SiO in 17.5 pounds of MEK pre-sonicated.2(SO-E2) was added to the stirred dispersion. The final dispersion was heated at reflux with constant overhead mixing for 1 hour and then allowed to cool to room temperature.
Separately, the adhesive varnish was mixed with 57.5% (w / w) Primaset PT-30 MEK mixture 3413 g, 76.8% (w / w) RSL 1462 MEK mixture 2456 g, 53.2% (w / w). BC58 (Great lakes, Inc.) MEK solution 1495 g, 23.9% (w / w) Bisphenol A (Aldrich Company) MEK solution 200 g, 71.5 g Irganox 1010, 0.6% (w / w) Mu It was prepared by adding 3.21 g of a mineral spirit solution of HEX-CEM (OMG Ltd.) and 2.40 kg of MEK.
In a separate container, 3739 g of the above dispersion was placed with 0.0233 g of Furnace Black (Special Schwarz 100, Degussa Corp., Ridgefield Park, New Jersey), the adhesive varnish 1328, and 38.3 pounds of MEK. This mixture was poured into an impregnation bath and the ePTFE web was passed through the impregnation bath at a rate of 3 feet / minute or about 3 feet / minute. The dispersion was constantly stirred to ensure uniformity. The impregnated web was immediately passed through a heated oven to remove all or almost all of the solvent and collected on a roll.
Several plies of this prepreg were stacked between copper foils and pressed at 200 psi using a vacuum assisted hydraulic press at a temperature of 200 ° C. for 90 minutes and then cooled under pressure. The resulting dielectric showed good adhesion to copper.
Example 8
Adhesive varnish was mixed with 57.5% (w / w) Primaset PT-30 (PNP 88-1591) MEK solution 3413 g, 76.8% (w / w) RSL 1462 MEK solution 2456 g, 53.2% (w / w) BC58 (Great lakes, Inc.) MEK solution 1495 g, 23.9% (w / w) Bisphenol A (Aldrich Company) MEK solution 200 g, Irganox 1010 71.5 g, 0. It was adjusted by adding 3.21 g of a mineral spirit solution of 6% (w / w) Mn HEX-CEM and 2.40 kg of MEK.
In a separate container is 1328 g of the adhesive varnish dispersion, 42.3 lbs of MEK, 6.4 g of Furnace Black (Special Schwartz 100, Degussa Corp., Ridgefield Park, New Jersey) and SiO.2(SO-E2) 1860.9 g was added. This mixture was poured into an impregnation bath and the ePTFE web was passed through the impregnation bath at a rate of 3 feet / minute or about 3 feet / minute. The dispersion was constantly stirred to ensure uniformity. The impregnated web was immediately passed through a heated oven to remove all or almost all of the solvent and collected on a roll.
Several plies of this prepreg were stacked between tin foils and pressed at 200 psi using a vacuum assisted hydraulic press at a temperature of 220 ° C. for 90 minutes and then cooled under pressure. The resulting dielectric showed good adhesion to copper.
As mentioned above, the present invention provides a dimensionally stable core for chip packages. This core is, for example, copper or a metal core such as INVAR plated with copper. Copper is one of the preferred materials because it makes it easier to match the CTE of the chip package to the CTE of the printed circuit board that bonds it. This makes the package easier to handle because the metal provides the necessary stability to the package. Plating the top and bottom surfaces of the chip package and laminating the layers simultaneously allows the chip package manufacturing process to be more efficient. In addition, the amount of metal in each layer on each side of the substrate is balanced to facilitate attachment of the package to the chip. Additional advantages of the metal core include providing embedded capacitance that reduces the simultaneous switching noise of the chip.
As shown in FIG. 11, a multilayer substrate using conductive Z-axis material may be used as taught in US Pat. No. 5,498,467, which is incorporated herein by reference. . For example, multiple layers can be bonded together using such conductive Z-axis material to obtain a very dense printed circuit board. One can think of reaching 100 or more layers. In FIG. 11, substrates 140 and 150 are each identical to each other and are structurally similar to the dimensionally stable substrate of FIG. Substrates 140 and 150 are laminated with a conductive Z-axis member 160 which will be described in detail below. FIG. 19 shows substrates 290 and 300 similar to the substrate of FIG. 8 that are laminated with a conductive Z-shaft 160 described below with reference to FIGS.
The multilayer package illustrated in FIG. 11 is described in US Pat. No. 5,498,467, cited above, with an irregularly shaped conduction path extending through the thickness of the Z-axis material. Such a conductive Z-axis material is used. The base material for forming the conductive Z-axis material is a flat, open-cell, porous member having continuous pores from one surface to the other. This porous, flat plate member has an internal configuration that creates an irregular path through which the material defining the pores passes in the Z-axis direction in a vertically defined cross-section through the Z-axis plane as shown in FIGS. Must have.
Suitable material for conductive Z-axis member is 5 × 10-6m-5x10-FourIt has a thickness in the range of about m (5 to 500 μm), and includes woven or non-woven fabric such as nylon, glass fiber or polyester fabric or cotton. This member may be a flexible porous polymer film or membrane, for example, a porous polyolefin such as porous polyethylene, porous polypropylene, porous fluoropolymer, or open cell, porous polyurethane. It may be such. Furthermore, open-cell, porous inorganic materials such as a thin porous ceramic plate having continuous pores connected from one surface to the other surface can be used.
Porous fluoropolymers include porous polytetrafluoroethylene (PTFE), porous expanded polytetrafluoroethylene (ePTFE), polytetrafluoroethylene and polyester or polystyrene porous copolymers, tetrafluoroethylene and fluorine. Ethylene-propylene (FEP) or C1~ CFourA perfluoroalkoxy-tetrafluoroethylene (PFA) copolymer having the following alkoxy group is included, but the porous fluoropolymer is not limited thereto. Preferred porous materials include expanded polypropylene, porous polyethylene and porous polytetrafluoroethylene. Most preferably, this material is expanded polytetrafluoroethylene having a microstructure in which the nodes are interconnected with fibrils and a porosity of 20-90%, for example, U.S. Pat. Such as a material prepared in accordance with the teaching of US Pat. No. 3,953,566.
Generally, the Z-axis member has a thickness of about 5 to 500 μm, preferably about 5 to 125 μm. However, the thickness is not a critical factor as long as the ultraviolet light penetrates the sample.
With reference to FIGS. 12-14, the material 170 for forming the Z-axis member is expanded polytetrafluoroethylene with pores 180 defined as spaces between nodes 190 interconnected by fibrils 200. The internal structure of the nodes 190 interconnected by the fibrils 200 results in an irregular continuous path through the Z-axis in the vertically defined cross-section 220 from one side 230 to the other side 240 of the plate member. A material density of the material. (See Figure 14)
As taught by US Pat. No. 5,498,467, a selectively conductive member 250 (FIG. 14) is provided by making the region 220 passing in the Z-axis direction susceptible to metal salt deposition. . This metal salt is converted to a non-conductive metal core upon irradiation energy, which then serves to catalyze the deposition of the conductive metal from the electroless metal plating bath. The pores 180 of the porous member 170 are initially moistened with a wetting agent such as alcohol or an organic aqueous surfactant. Methanol, propanol, tetrafluoroethylene / vinyl alcohol copolymer or the like can be used. The wetting agent serves to allow the material of the member to accept a conductive metal such as nickel or copper. Particularly preferred is copper.
The radiation-sensitive metal salt composition is a liquid radiation-sensitive composition that includes a solution of a photosensitive reducing agent, a metal salt, a halide ion source, and a second reducing agent. The radiation-sensitive solution contains water, a metal salt, a photosensitive reducing agent, a second reducing agent, and optionally a surfactant (if it is difficult to wet the surface). Metal salts include copper acetate, copper formate, copper bromide, copper sulfate, copper chloride, nickel chloride, nickel sulfide, nickel bromide, ferrous-containing compounds such as ferrous sulfate, ferrous chloride, and the like Including noble metals such as palladium, platinum, silver, gold, and rhodium, but the containing salts are not limited to these.
Suitable photosensitive reducing agents include aromatic diazo compounds, iron salts such as ferric or ferrous oxalate, ammonium ferric sulfate, etc., dichromates such as ammonium dichromate, anthraquinone disulfonate or salts thereof. , Glycine (especially active in wet surface conditions), L-ascorbic acid, azide, and other similar, and metal promoters, for example, tin compounds such as stannous chloride, or silver , Palladium, gold, mercury, cobalt, nickel, zinc, iron and the like, the latter group being optionally added in an amount of 1 mg to 2 g per liter.
The second reducing agent may be a polyvalent such as glycerol, ethylene glycol, pentaerythritol, mesoerythritol, 1,3-propanediol, sorbitol, mannitol, propylene glycol, 1,2-butanediol, piconal, sucrose, dextrin. Compounds such as alcohol and triethanolamine, propylene oxide, polyethylene glycol, lactose, starch, ethylene oxide and gelatin are included, but the second reducing agent is not limited to these. Compounds that can also be used as the second reducing agent include aldehydes such as formaldehyde, benzaldehyde, acetaldehyde, and n-butyraldehyde, and triamides such as nylon, albumin, and gelatin, and 4-dimethylaminotriphenylmethane, 4 ′, 4 Leuco bases of triphenylmethane dyes such as' 4 ''-tri-di-methylamino-triphenylmethane, 3,6-bisdimethylaminoxanthene and 3,6-bisdimethylamino-9- (2-carboxy It includes leuco bases of xanthene dyes such as ethyl) xanthene, polyethers such as ethylene glycol diethyl ether, diethylene glycol, diethyl ether tetraethylene glycol dimethyl ether, and other similar ones, but they are used as secondary reducing agents. Compounds which can be is not limited thereto.
The second reducing agent, which is also a humectant exemplified by sorbitol, is used in one embodiment as a moisturizing component of the processing solution, because of its moisturizing effect on the film that is clearly “dried” before development. The It substantially assists in maintaining the metal coating density of the internal material of the member during the development process in which all unconverted radiation sensitive composition in the coating is washed away with a base.
Suitable surfactants include Rohm & Hass Co. There are non-ionic surfactants based on the reaction of nonylphenol and glycidol, such as polyethenoxy nonionic ethers such as TRITON X-100 manufactured by Olympus, and surfactants 6G and 10G from Olin Mathieson Company.
This treatment solution, i.e. the radiation-sensitive composition, usually comprises an acidifying agent in the form of an acid salt and a small amount to adjust the pH of the aqueous solution to between 2 and 4 (preferably 2.5 to 3.8). Of halide ions (iodine, bromine or chlorine ions), so that the combination of additives substantially increases the density of the subsequently formed coating by exposing the treated plate material to irradiation energy Give a good effect. Adjusting acidity does not necessarily require the introduction of a drug only for that purpose. Because the adjustment can be performed with other functions, as illustrated by photosensitive reducing agents of acidic nature (eg, ascorbic acid, glycerin, etc.) or some other additive (eg hydrochloric acid) to introduce halide ions. This is because it may be completely or partially made by an acidic substance having a large amount. Similarly, some or all halide ions may be introduced as a component of a metal salt that can be reduced (eg, cupric).
Among the many suitable acidic substances that can be used to control or adjust the pH of the sensitized solution are fluoroboric acid, citric acid, lactic acid, phosphoric acid, sulfuric acid, acetic acid, formic acid, boric acid, hydrochloric acid, nitric acid and others There are similar ones. A wide variety of bromide, chloride and iodide salts and other halogen-generating compounds may be utilized to provide some or all of the required halide ion content of the processing solution. These include, among others, generally salts of metals with these halogens, cupric bromide, nickel chloride, cobalt chloride, cupric salt, sodium iodide, potassium iodide, lithium chloride, magnesium iodide, bromide. Such as illustrated by magnesium, sodium bromide, potassium bromide, and the like can be included. Bromide salts are more preferred because they result in higher sensitivity on the substrate than the corresponding chlorides (ie, denser and denser precipitates) at least in certain cases.
Halide ions constitute only a smaller percentage of the solute, typically about 0.045 to 1.6%, preferably about 0.13 to 0.45%, based on the total weight of dissolved solids. The range is acceptable. In other terms, the amount of halogen is about 0.9 to 25 milliequivalents, preferably 2.5 to 9 milliequivalents per liter of sensitive solution, such as 0.3 to It may be 1.0 g / liter. Increasing the proportion of halide ions is usually not preferred because such an increase will gradually reduce the susceptibility effect of the treatment to less than that obtained in an optimal amount. Also, the proportion of these halide ions expressed as equivalents is less than that of cupric or other reducing non-noble metal cations in the treatment solution. For example, the ratio of equivalents of such metal ions to halide ion equivalents is usually in the range of at least 2: 1, preferably 4: 1 to 100: 1.
The radiation sensitive composition is applied to the material 170 to completely wet the material defining the pores, thereby allowing the porous member to pass through or penetrate the pores 180 of the material 170 so that the porous material is porous. The planar material is exposed to the radiation sensitive composition for a time sufficient to form a coating within the pores along the material defining the pores from one side to the other. Thereafter, the coated porous member is naturally dried or dried by heating in a furnace at 50 ° C. or lower. At this stage, the material should be processed under yellow light conditions to preserve the photosensitivity of the processing composition. Also, the member should be kept at a temperature below 70 ° F. and a relative humidity of 60% or less because of the potential for water absorption by the member material which can adversely affect processing.
A selected location on one surface of the coated porous member is masked with an opaque covering 260 (FIG. 12) to prevent subsequent irradiation from hitting the covered area. The mask 260 results in any desired shape, size, arrangement of punctiform conductive regions, or conductive regions separated by every other band of nonconductive regions and passing through in the Z-axis direction. Alternate bands or strips can be produced. The points are usually circular, but could be other geometric shapes such as squares, rectangles. The dot size can be as small as 0.0001 inch and as large as 0.025 inch, preferably 0.001 inch, 0.002 inch, 0.003 inch, 0.004 inch, 0.005 inch, 0 .008 inches, 0.009 inches, or fractions thereof, where the pitch defined as the distance between the centers of adjacent points is preferably at least twice the size of the points, for example 1 mil In the point, the pitch is 2 mil.
Enough to reduce the masked member 170 to radiation, such as light, electron beam, x-rays, and the like, preferably ultraviolet light, to reduce the metal cations of the metal salt through the thickness of the member into metal nuclei. Exposure with sufficient time and sufficient power. After that, the mask of the member 170 is removed and washed with an acidic or alkaline cleaning solution to wash away the radiation-sensitive composition protected by the opaque cover. If the acidic or alkaline cleaning (or fixing) solution is not left in contact for longer than a few minutes, for example 5 minutes or less, the solution will not affect the areas where the radiation has reduced metal cations to metal nuclei.
Specifically, as shown in FIG. 12, the member 170 to be processed is selectively masked with a metal mask, diazo or silver halide film. The masked member 170 is then photographed with an uncollimated or collimated ultraviolet light source with a wavelength shorter than 500 nm. In order to create a stable photo image, the catalyst, the non-conductive metal core, itself requires a minimum of 200 mJ of irradiation energy.
This ultraviolet light energy is strong enough to penetrate the thickness of the porous member. In this way, in the subsequent plating process, the conductive metal is continuously plated through the Z axis to give electrical continuity to the Z axis. If necessary, ultraviolet light energy can be applied to both sides of the planar member.
After a 5 minute normalization period, the catalyzed material is treated with a sulfuric acid solution for a short period of 30-90 seconds, for example, with a solution of 8 wt% sulfuric acid and 92 wt% deionized water, or hydroxylated Wash with an alkaline solution of 40 g / l ethylenediaminetetraacetic acid, 100 ml / l formaldehyde, adjusted to a pH higher than 10 with sodium. The purpose of this washing step is to remove the unexposed catalyst from the material while retaining the photoreduced image.
The washed material containing the selective image is then stabilized with a reactive metal cation displacement solution.
Figure 0004237259
The image undergoes a substitution reaction of copper with a more stable cation, such as palladium. Such a thin layer amount tends to oxidize copper faster, and palladium is also capable of initiating a reduction reaction in an electroless solution faster, so a more stable system is desired. The member is left in this solution for at least 30 seconds and then washed in deionized water for about 1 minute.
The catalyzed member is selectively electrolessly plated with one or more conductive metals to a deposition thickness of about 50-60 microinches. Such metals include copper, nickel, gold, silver, platinum, cobalt, palladium, rhodium, aluminum and chromium. While being placed in the electrolytic bath, the member is swung to agitate and promote the diffusion of metal to the deepest region of the substrate. The plating is first rinsed in deionized water and then immersed in a stirred electroless copper bath for a sufficient time to deposit copper on the palladium in the material and through the thickness of the substrate. Done.
In this manner, within selected regions that penetrate the material in the Z-axis direction, the material nodes 190 and fibrils 200 are formed with a conductive metal layer 230 having a Z-axis portion 290 and upper and lower contact pads 270 and 280, Cover at least partially. The conductive metal forms a continuous conductive path 290 through selected areas between the upper and lower pads 270 and 280.
In the following examples, the catalyst treatment solution used was prepared by adding the following to 1 liter of deionized water.
Figure 0004237259
The fixing solution used was 8% by weight sulfuric acid and 92% by weight distilled water. A stabilizer is also used and contains the following ingredients:
Figure 0004237259
Example 9
As taught by US Pat. No. 5,498,467, W.W. L. By immersing the stretched porous polytetrafluoroethylene membrane obtained from Gore & Associates in a solution of 75% methanol, 25% ethanol and 1% by weight copolymer of tetrafluoroethylene and vinyl alcohol at room temperature for about 30 minutes. And treated with a wetting agent.
The wet membrane was then immersed in the catalyst treatment solution for 60 seconds and then dried in a 50 ° C. oven for 3 minutes. Thereafter, one surface of the membrane was masked with a diazo film having points of 6 mil diameter and 6 mil pitch (center to center).
The membrane was then exposed to a 1600 mJ collimated ultraviolet light source for about 2 minutes. After a 5 minute break-in period, the UV treated film was washed in the fixer solution for 30 seconds to remove the unexposed catalyst treatment solution. Next, the selectively drawn membrane was stabilized by immersing in the stabilizing solution for 1 minute, and then washed with distilled water for 1 minute.
The stabilized membrane is then based on per liter of deionized water,
Figure 0004237259
Was immersed in a copper plating bath composition (Shipleys 3).
The membrane was stirred in this bath using a stir bar for 7.5 minutes to facilitate the diffusion of copper throughout the pores of the catalyzed portion of the membrane through the Z axis.
The conductive Z-axis material path can be filled with an adhesive to act as a connector interface between two other conductive materials. Suitable adhesives include epoxy resins, acrylic resins, urethane resins, silicone resins, polyimide resins, cyanate ester resins, and the like. Usually, the adhesive is absorbed in the pores by immersing the film in a solution of the adhesive. In the case of epoxy resins, a suitable solvent is methyl ethyl ketone. Once the adhesive has been absorbed or impregnated into the conductive Z-axis material, it is fired at 160 ° C. to provide a B-stage conductive Z-axis member in order to provide bonding capability.
Example 10
A stretched, porous polytetrafluoroethylene membrane, 6 mil (150 μm) thick, was wetted by immersion in 2 propanol for 1 minute. It was then immersed in the catalyst treatment solution for 1 minute as in Example 9, dried, masked and exposed to ultraviolet light. It was then treated with the fixing and stabilizing solution as in Example 9 and then plated with copper as in Example 9.
Example 11
A 2 mil thick stretched porous polytetrafluoroethylene membrane was prepared as in Example 9 except that the masking strip was a 3 mil pad with a 10 mil pitch.
Examples 12-14
The procedure of Example 9 for a membrane made from porous polyethylene, porous polypropylene and continuous pore porous polyurethane to make a conductive Z-axis material with an irregularly shaped conductive path extending along the Z-axis. Followed.
Example 15
A film made from a stretched porous polytetrafluoroethylene film having a node-fibril structure shown in FIG. 15 (1000 times magnification) has a density of 0.22 g / cm at 25 ° C.ThreeAnd an air volume of 70% and a thickness of 76 μm. L. Available from Gore & Associates and adjusted as in Example 9 except that the strip to be masked to make a conductive Z-shaft was a 2 mil pad with a 5 mil pitch.
Example 16
W. L. Density 0.4 g / cm at 25 ° C, available from Gore & AssociatesThreeA stretched porous polytetrafluoroethylene membrane with a node-fibril structure shown in FIG. 16 (1500 times magnification) with a thickness of 40 μm and an air volume of 20% is a stripping mask to make a conductive Z-axis membrane Was adjusted as in Example 9 except that the 8 mil pad was a 15 mil pitch.
Example 17
Density 0.35g / cm at 25 ° CThreeAnd an expanded porous polytetrafluoroethylene membrane having a node fibril structure of FIG. L. To make a conductive Z-axis material, available from Gore & Associates, it was adjusted as in Example 9 except that the strip to be masked was an 8 mil pad with a 15 mil pitch.
Example 18
Density 0.20g / cm at 25 ° CThreeAnd an expanded porous polytetrafluoroethylene membrane having a node fibril structure of FIG. L. To make a conductive Z-axis material available from Gore & Associates, it was adjusted as in Example 1 except that the masking strip was an 8 mil pad with a 15 mil pitch.
The conductive Z-axis material of Examples 10-18, including the conductive paths described above, can be filled with an adhesive to provide a connector interface between two other conductive materials. Suitable adhesives include epoxy resins, acrylic resins, urethane resins, silicone resins, polyimide resins, cyanate ester resins, or the like. Usually, the adhesive is absorbed into the pores by immersing the film in an adhesive solution. For epoxy resins, a suitable solvent is methyl ethyl ketone. As in Example 9, the Z-axis material to provide bonding capability is impregnated with an epoxy adhesive and fired at 160 ° C. to provide a B-stage Z-axis composite material.
Although specific embodiments of the invention have been illustrated and described herein, the invention is not limited to that shown and described. It will be apparent that changes and modifications may be incorporated and embodied as part of the present invention within the scope of the appended claims.

Claims (17)

(A)貫通して作られている少なくとも1つのクリアランスを持つ金属の芯;
(B)前記金属芯の上面及び下面のそれぞれに配置されている誘電体層、ここで、前記誘電体層は、粒状充填材及び接着性樹脂を含有する混合物を保持している延伸膨張ポリテトラフルオロエチレン材料であり、前記延伸膨張ポリテトラフルオロエチレン材料の平均流動気孔サイズの、前記粒状充填材の平均粒子サイズに対する比は、約1.4よりも大きく、且つ前記混合物は、前記延伸膨張ポリテトラフルオロエチレン材料の気孔容積にわたって実質的に均一に分布している;
(C)それぞれの前記誘電体層上に配置されている金属キャップ層、並びに
(D)前記金属キャップ層間を電気的に接続している導電性のバイア;
を有する、チップパッケージ基板。
(A) a metal core having at least one clearance made therethrough;
(B) Dielectric layers disposed on the upper surface and the lower surface of the metal core, respectively, wherein the dielectric layer is a stretched polytetrasilane holding a mixture containing a granular filler and an adhesive resin A ratio of the average flow pore size of the expanded polytetrafluoroethylene material to the average particle size of the particulate filler is greater than about 1.4, and the mixture includes the expanded expanded polytetrafluoroethylene material. Distributed substantially uniformly throughout the pore volume of the tetrafluoroethylene material;
(C) a metal cap layer disposed on each of the dielectric layers; and (D) a conductive via electrically connecting the metal cap layers;
A chip package substrate.
(A)貫通して作られている少なくとも1つのクリアランスを持つ金属の芯;
(B)前記金属芯の上面及び下面のそれぞれに配置されている誘電体層、ここで、前記誘電体層は、粒状充填材及び接着性樹脂を含有する混合物を保持している延伸膨張ポリテトラフルオロエチレン材料であり、前記混合物は、前記延伸膨張ポリテトラフルオロエチレン材料の気孔容積にわたって実質的に均一に分布しており、且つ前記延伸膨張ポリテトラフルオロエチレン材料の平均流動気孔サイズの、前記粒状充填材の最大粒子サイズに対する比は、少なくとも約2である;
(C)それぞれの前記誘電体層上に配置されている金属キャップ層;並びに
(D)前記金属キャップ層間を電気的に接続している導電性のバイア;
を有する、チップパッケージ基板。
(A) a metal core having at least one clearance made therethrough;
(B) Dielectric layers disposed on the upper surface and the lower surface of the metal core, respectively, wherein the dielectric layer is a stretched polytetrasilane holding a mixture containing a granular filler and an adhesive resin A particulate fluoroethylene material, wherein the mixture is substantially uniformly distributed throughout the pore volume of the expanded polytetrafluoroethylene material and has an average flow pore size of the expanded polytetrafluoroethylene material. The ratio of filler to maximum particle size is at least about 2;
(C) a metal cap layer disposed on each of the dielectric layers; and (D) a conductive via electrically connecting the metal cap layers;
A chip package substrate.
(A)貫通して作られている少なくとも1つのクリアランスを持つ金属の芯;
(B)前記金属芯の上面及び下面のそれぞれに配置されている誘電体層、ここで、前記誘電体層は、粒状充填材及び接着性樹脂を含有する混合物を保持している延伸膨張ポリテトラフルオロエチレン材料であり、前記混合物は、前記延伸膨張ポリテトラフルオロエチレン材料の気孔容積にわたって実質的に均一に分布しており、前記延伸膨張ポリテトラフルオロエチレン材料の最小気孔サイズの、前記粒状充填材の最大粒子サイズに対する比は、少なくとも約1.4である;
(C)それぞれの前記誘電体層上に配置されている金属キャップ層;並びに
(D)前記金属キャップ層間を電気的に接続している導電性のバイア;
を有する、チップパッケージ基板。
(A) a metal core having at least one clearance made therethrough;
(B) Dielectric layers disposed on the upper surface and the lower surface of the metal core, respectively, wherein the dielectric layer is a stretched polytetrasilane holding a mixture containing a granular filler and an adhesive resin The particulate filler, wherein the mixture is substantially uniformly distributed across the pore volume of the expanded polytetrafluoroethylene material, and is the minimum pore size of the expanded polytetrafluoroethylene material. The ratio of to the maximum particle size is at least about 1.4;
(C) a metal cap layer disposed on each of the dielectric layers; and (D) a conductive via electrically connecting the metal cap layers;
A chip package substrate.
前記金属芯が銅である、請求項1、2又は3に記載のチップパッケージ基板。The chip package substrate according to claim 1, wherein the metal core is copper. 前記金属芯がおよそ1.4mil(35.6μm)以下の厚さである、請求項1、2又は3に記載のチップパッケージ基板。The chip package substrate according to claim 1, wherein the metal core has a thickness of about 1.4 mil (35.6 μm) or less. 前記誘電体層が、およそ5μm以上の厚さである、請求項1、2又は3に記載のチップパッケージ基板。The chip package substrate according to claim 1, wherein the dielectric layer has a thickness of about 5 μm or more. 前記誘電体層が、約25μm〜約50μmの範囲の厚さを持つ、請求項1、2又は3に記載のチップパッケージ基板。4. The chip package substrate of claim 1, 2 or 3, wherein the dielectric layer has a thickness in the range of about 25 [mu] m to about 50 [mu] m. 前記接着性樹脂が、シアネートエステル樹脂である、請求項1、2又は3に記載のチップパッケージ基板。The chip package substrate according to claim 1, wherein the adhesive resin is a cyanate ester resin. 前記金属芯が、その上面及び下面に積層した銅シートを持つ、30重量%〜42重量%のニッケルを含むニッケル合金である、請求項1、2又は3に記載のチップパッケージ基板。4. The chip package substrate according to claim 1, wherein the metal core is a nickel alloy containing 30 wt% to 42 wt% nickel having a copper sheet laminated on an upper surface and a lower surface thereof. (a)クリアランスを持つ金属芯を作る工程;
(b)前記金属芯の上面に第1の誘電体層を配置し、且つ前記金属芯の下面に第2の誘電体層を配置する工程、ここで、前記第1及び第2の誘電体層はそれぞれ、粒状充填材及び接着性樹脂を含有する混合物を保持している延伸膨張ポリテトラフルオロエチレン材料を有し、前記混合物は、前記延伸膨張ポリテトラフルオロエチレン材料の気孔容積にわたって実質的に均一に分布しており、前記延伸膨張ポリテトラフルオロエチレン材料の平均流動気孔サイズの、前記粒状充填材の平均粒子サイズに対する比は、約1.4超である
(c)前記第1の誘電体層の上面及び前記第2の誘電体層の下面のそれぞれに、金属キャップ層を配置する工程;
(d)前記金属芯のそれぞれの面に、第1及び第2の誘電体層、並びに金属キャップ層を積層する工程;並びに
(e)前記金属芯のクリアランスを通して、前記金属芯のそれぞれの面の前記金属キャップ層間を電気的に接続する少なくとも1つの導電性バイアを形成する工程;
を含む、チップパッケージ基板の製造方法。
(A) a step of making a metal core having a clearance;
(B) disposing a first dielectric layer on the upper surface of the metal core and disposing a second dielectric layer on the lower surface of the metal core, wherein the first and second dielectric layers; Each having an expanded polytetrafluoroethylene material holding a mixture containing a particulate filler and an adhesive resin, wherein the mixture is substantially uniform across the pore volume of the expanded polytetrafluoroethylene material. The ratio of the average flow pore size of the expanded polytetrafluoroethylene material to the average particle size of the particulate filler is greater than about 1.4 ;
(C) disposing a metal cap layer on each of the upper surface of the first dielectric layer and the lower surface of the second dielectric layer;
(D) laminating first and second dielectric layers and a metal cap layer on each surface of the metal core; and
(E) forming at least one conductive via that electrically connects the metal cap layers on each side of the metal core through the clearance of the metal core;
A method for manufacturing a chip package substrate, comprising:
(f)工程(b)〜(e)を2〜100回繰り返す工程;
を更に含む、請求項10に記載の方法。
(F) A step of repeating steps (b) to (e) 2 to 100 times;
The method of claim 10 , further comprising:
前記積層工程(d)が、
(i)前記誘電体層及び金属キャップ層へ、およそ300〜350psi(2.07〜2.41MPa)の圧力を適用する工程、
(ii)177℃の温度に達するまで、1分当たり5〜7℃の温度上昇率で加熱する工程、
(iii)177℃の温度をおよそ30分間維持する工程、
(iv)温度を220℃〜225℃まで上昇させ、この温度でおよそ60分間の保持する工程、及び
(v)圧力を維持しながらチップパッケージをゆっくり冷却する工程、
を含む、請求項10に記載の方法。
The laminating step (d)
(I) applying a pressure of approximately 300 to 350 psi (2.07 to 2.41 MPa) to the dielectric layer and the metal cap layer;
(Ii) heating at a rate of temperature increase of 5-7 ° C. per minute until a temperature of 177 ° C. is reached;
(Iii) maintaining a temperature of 177 ° C. for approximately 30 minutes;
(Iv) raising the temperature to 220 ° C. to 225 ° C. and holding at this temperature for approximately 60 minutes; and (v) slowly cooling the chip package while maintaining the pressure;
The method of claim 10 , comprising:
前記金属芯が銅である、請求項10に記載の方法。The method of claim 10, wherein the metal core is copper. 前記金属キャップ層が銅キャップ層である、請求項10に記載の方法。The method of claim 10, wherein the metal cap layer is a copper cap layer. 前記第1及び第2の誘電層が熱硬化性プレプレグである、請求項10に記載の方法。The method of claim 10, wherein the first and second dielectric layers are thermosetting prepregs. 前記熱硬化性プレプレグが、ポリテトラフルオロエチレンマトリクッス中にシアネートエステル樹脂を含む不織材料である、請求項15に記載の方法。The method of claim 15 , wherein the thermosetting prepreg is a nonwoven material comprising a cyanate ester resin in a polytetrafluoroethylene matrix. 前記第1及び第2の誘電体層が、前記金属芯のクリアランスを完全に満たすのに十分な厚さを持つ、請求項16に記載の方法。The method of claim 16 , wherein the first and second dielectric layers have a thickness sufficient to fully satisfy the clearance of the metal core.
JP52153798A 1996-11-08 1997-10-30 Chip package substrate and manufacturing method thereof Expired - Lifetime JP4237259B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/747,169 1996-11-08
US08/747,169 US5847327A (en) 1996-11-08 1996-11-08 Dimensionally stable core for use in high density chip packages
PCT/US1997/019635 WO1998020559A1 (en) 1996-11-08 1997-10-30 Dimensionally stable core for use in high density chip packages and a method of fabricating same

Publications (3)

Publication Number Publication Date
JP2000503490A JP2000503490A (en) 2000-03-21
JP2000503490A5 JP2000503490A5 (en) 2005-07-14
JP4237259B2 true JP4237259B2 (en) 2009-03-11

Family

ID=25003954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52153798A Expired - Lifetime JP4237259B2 (en) 1996-11-08 1997-10-30 Chip package substrate and manufacturing method thereof

Country Status (4)

Country Link
US (2) US5847327A (en)
JP (1) JP4237259B2 (en)
AU (1) AU5094698A (en)
WO (1) WO1998020559A1 (en)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0943392B1 (en) * 1998-03-18 2004-06-23 Mitsubishi Gas Chemical Company, Inc. Method of making through hole with laser, copper-clad laminate suitable for making hole, and auxiliary material for making hole
KR20080024239A (en) * 1998-09-17 2008-03-17 이비덴 가부시키가이샤 Multilayer build-up wiring board
US6214445B1 (en) * 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
JP3696429B2 (en) * 1999-02-22 2005-09-21 日本化学工業株式会社 Conductive electroless plating powder, method for producing the same, and conductive material comprising the plating powder
US6711812B1 (en) * 1999-04-13 2004-03-30 Unicap Electronics Industrial Corporation Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
US6492600B1 (en) 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
US6350623B1 (en) * 1999-10-29 2002-02-26 California Institute Of Technology Method of forming intermediate structures in porous substrates in which electrical and optical microdevices are fabricated and intermediate structures formed by the same
KR100346400B1 (en) * 1999-12-16 2002-08-01 엘지전자주식회사 Multi-layer pcb and the manufacturing method the same
AUPQ605800A0 (en) 2000-03-06 2000-03-30 Silverbrook Research Pty Ltd Printehead assembly
US6555016B2 (en) * 2000-12-28 2003-04-29 Advanced Semiconductor Engineering, Inc. Method of making multilayer substrate
US6951707B2 (en) 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US6713587B2 (en) 2001-03-08 2004-03-30 Ppg Industries Ohio, Inc. Electrodepositable dielectric coating compositions and methods related thereto
US7000313B2 (en) 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
US6671950B2 (en) 2001-03-08 2004-01-06 Ppg Industries Ohio, Inc. Multi-layer circuit assembly and process for preparing the same
US8065795B2 (en) 2001-03-08 2011-11-29 Ppg Industries Ohio, Inc Multi-layer circuit assembly and process for preparing the same
US7228623B2 (en) 2001-03-08 2007-06-12 Ppg Industries Ohio, Inc. Process for fabricating a multi layer circuit assembly
US6492736B1 (en) * 2001-03-14 2002-12-10 Lsi Logic Corporation Power mesh bridge
JP2002319761A (en) * 2001-04-23 2002-10-31 Nitto Denko Corp Method for producing wiring board
US6858253B2 (en) 2001-05-31 2005-02-22 3M Innovative Properties Company Method of making dimensionally stable composite article
US6964749B2 (en) * 2001-06-04 2005-11-15 Polymer Group, Inc. Three-dimensional nonwoven substrate for circuit board
US6611039B2 (en) * 2001-09-28 2003-08-26 Hewlett-Packard Development Company, L.P. Vertically oriented nano-fuse and nano-resistor circuit elements
US6660945B2 (en) 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
US6867491B2 (en) * 2001-12-19 2005-03-15 Intel Corporation Metal core integrated circuit package with electrically isolated regions and associated methods
US20030123238A1 (en) * 2001-12-27 2003-07-03 Chia-Hsing Yu Enhanced PCB and stacked substrate structure
US7005727B2 (en) * 2001-12-28 2006-02-28 Intel Corporation Low cost programmable CPU package/substrate
TWI286826B (en) * 2001-12-28 2007-09-11 Via Tech Inc Semiconductor package substrate and process thereof
US6773532B2 (en) 2002-02-27 2004-08-10 Jds Uniphase Corporation Method for improving heat dissipation in optical transmitter
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
JP2004031555A (en) * 2002-06-25 2004-01-29 Nec Corp Circuit board device and connection method between substrates
EP1520454B1 (en) 2002-06-27 2012-01-25 PPG Industries Ohio, Inc. Single or multi-layer printed circuit board with extended breakaway tabs and method of manufacture thereof
JP3956204B2 (en) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 MULTILAYER RESIN WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, METAL PLATE FOR LAMINATED RESIN WIRING BOARD
US6807732B2 (en) * 2002-07-24 2004-10-26 Agilent Technologies, Inc. Methods for modifying inner-layer circuit features of printed circuit boards
US6854179B2 (en) * 2002-07-25 2005-02-15 Agilent Technologies, Inc. Modification of circuit features that are interior to a packaged integrated circuit
US6737158B1 (en) * 2002-10-30 2004-05-18 Gore Enterprise Holdings, Inc. Porous polymeric membrane toughened composites
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
US6883153B2 (en) * 2003-01-10 2005-04-19 Intel Corporation Minimization of microelectronic interconnect thickness variations
US7476813B2 (en) * 2003-05-14 2009-01-13 Rambus Inc. Multilayer flip-chip substrate interconnect layout
TW577250B (en) * 2003-05-29 2004-02-21 Via Tech Inc Circuit board and process thereof
EP1507448A1 (en) * 2003-08-12 2005-02-16 Elmicron AG Base material, substrate and connection module
US20050112344A1 (en) * 2003-08-20 2005-05-26 Redfern Sean M. Apparatus and method for use in printed circuit board drilling applications
US7378598B2 (en) * 2004-02-19 2008-05-27 Hewlett-Packard Development Company, L.P. Printed circuit board substrate and method for constructing same
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
CA2563347C (en) 2004-04-20 2014-01-14 Genzyme Corporation Surgical mesh-like implant
JP4361826B2 (en) * 2004-04-20 2009-11-11 新光電気工業株式会社 Semiconductor device
US6992389B2 (en) * 2004-04-28 2006-01-31 International Business Machines Corporation Barrier for interconnect and method
TWI237380B (en) * 2004-11-19 2005-08-01 Advanced Semiconductor Eng Build-up via for suppressing simultaneous switching noise
US7237334B2 (en) * 2005-08-18 2007-07-03 Intel Corporation Method of providing a printed circuit board using laser assisted metallization and patterning of a microelectronic substrate
US20070080455A1 (en) * 2005-10-11 2007-04-12 International Business Machines Corporation Semiconductors and methods of making
US20070152311A1 (en) * 2005-12-30 2007-07-05 Saikumar Jayaraman Chip-packaging compositions including bis-maleimides, packages made therewith, and methods of assembling same
US7314778B2 (en) * 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides
US7863183B2 (en) * 2006-01-18 2011-01-04 International Business Machines Corporation Method for fabricating last level copper-to-C4 connection with interfacial cap structure
WO2008069260A1 (en) * 2006-11-30 2008-06-12 Sanyo Electric Co., Ltd. Circuit element mounting board, circuit device using the same, and air conditioner
US8313891B2 (en) * 2007-05-21 2012-11-20 Vectraone Technologies, Llc Printed circuits and method for making same
US20090020315A1 (en) * 2007-05-21 2009-01-22 Steven Lee Dutton Automated direct emulsion process for making printed circuits and multilayer printed circuits
US8293461B2 (en) * 2007-05-21 2012-10-23 Vectraone Technologies, Llc Direct emulsion process for making printed circuits
WO2008157630A1 (en) * 2007-06-18 2008-12-24 Steven Lee Dutton Direct emulsion process for making printed circuits
EP2191701B1 (en) 2007-09-28 2013-03-20 Tri-Star Laminates, Inc. Entry sheet, method of manufacturing thereof and methods for drilling holes in printed circuit boards
TWI342729B (en) * 2008-02-19 2011-05-21 Unimicron Technology Corp Manufacturing method of circuit board
US9299643B2 (en) * 2008-09-29 2016-03-29 Cypress Semiconductor Corporation Ruthenium interconnect with high aspect ratio and method of fabrication thereof
JP5170253B2 (en) * 2008-11-20 2013-03-27 富士通株式会社 Wiring board and method of manufacturing wiring board
WO2011002031A1 (en) * 2009-06-30 2011-01-06 三洋電機株式会社 Substrate for mounting components, and semiconductor module
EP2562196B1 (en) * 2010-04-21 2018-02-21 Mitsubishi Gas Chemical Company, Inc. Thermosetting composition
US8198551B2 (en) 2010-05-18 2012-06-12 Endicott Interconnect Technologies, Inc. Power core for use in circuitized substrate and method of making same
EP2577724B1 (en) 2010-06-03 2019-12-11 Viasystems Technologies Corp., L.L.C. Method of manufacturing printed circuit board
WO2012045000A1 (en) 2010-09-30 2012-04-05 Aviat Networks, Inc. Systems and methods for improved chip device performance
CN102260378B (en) * 2011-05-06 2013-03-20 广东生益科技股份有限公司 Composite material, high-frequency circuit board manufactured therefrom and manufacturing method of high-frequency circuit board
FR2978443B1 (en) * 2011-07-26 2014-05-09 Thales Sa MATERIAL FOR DIELECTRIC SUBSTRATE FOR PRINTED CIRCUIT AND ANTENNAS, METHOD FOR MANUFACTURING SUCH SUBSTRATE CARRYING MEANS FOR INTERCONNECTION BETWEEN TRACKS AND DIELECTRIC SUBSTRATE THUS OBTAINED
US9532465B2 (en) 2012-03-28 2016-12-27 Ttm Technologies, Inc. Method of fabricating a printed circuit board interconnect assembly
JP2013211474A (en) * 2012-03-30 2013-10-10 Olympus Corp Substrate and semiconductor device
JP2014086651A (en) * 2012-10-26 2014-05-12 Ibiden Co Ltd Printed wiring board and manufacturing method for printed wiring board
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
KR102130547B1 (en) * 2013-03-27 2020-07-07 삼성디스플레이 주식회사 Flexible substrate and flexible display device including this
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US20170013715A1 (en) 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
WO2017154167A1 (en) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 Multilayer laminate plate and production method for multilayered printed wiring board using same
JP6729199B2 (en) * 2016-09-01 2020-07-22 三菱ケミカル株式会社 Method for producing iodine-based polarizing film
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
CN111010797A (en) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 Circuit board, equipment and via hole forming method

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE392582B (en) * 1970-05-21 1977-04-04 Gore & Ass PROCEDURE FOR THE PREPARATION OF A POROST MATERIAL, BY EXPANDING AND STRETCHING A TETRAFLUORETENE POLYMER PREPARED IN AN PASTE-FORMING EXTENSION PROCEDURE
US4482516A (en) * 1982-09-10 1984-11-13 W. L. Gore & Associates, Inc. Process for producing a high strength porous polytetrafluoroethylene product having a coarse microstructure
EP0151490B1 (en) * 1984-02-09 1991-01-16 Toyota Jidosha Kabushiki Kaisha Process for producing ultra-fine ceramic particles
US4680220A (en) * 1985-02-26 1987-07-14 W. L. Gore & Associates, Inc. Dielectric materials
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPS62251136A (en) * 1986-04-25 1987-10-31 三菱樹脂株式会社 Metal composite laminated board
US4997698A (en) * 1987-05-04 1991-03-05 Allied-Signal, Inc. Ceramic coated metal substrates for electronic applications
JPS63274196A (en) * 1987-05-06 1988-11-11 Mitsubishi Electric Corp Metal core printed circuit board
US4868350A (en) * 1988-03-07 1989-09-19 International Business Machines Corporation High performance circuit boards
JPH01228191A (en) * 1988-03-09 1989-09-12 Eito Kogyo:Kk Metal core printed wiring board and manufacture thereof
US4854038A (en) * 1988-03-16 1989-08-08 International Business Machines Corporation Modularized fabrication of high performance printed circuit boards
US4985296A (en) * 1989-03-16 1991-01-15 W. L. Gore & Associates, Inc. Polytetrafluoroethylene film
US5045642A (en) * 1989-04-20 1991-09-03 Satosen, Co., Ltd. Printed wiring boards with superposed copper foils cores
US5034801A (en) * 1989-07-31 1991-07-23 W. L. Gore & Associates, Inc. Intergrated circuit element having a planar, solvent-free dielectric layer
DE3935680A1 (en) * 1989-10-26 1991-05-02 Standard Elektrik Lorenz Ag Metal core circuit plate - has copper plate with through hole contacts sandwiched between insulating plates
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5103293A (en) * 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US5301118A (en) * 1991-11-18 1994-04-05 International Business Machines Corporation Monte carlo simulation design methodology
US5199163A (en) * 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
DE59309575D1 (en) * 1992-06-15 1999-06-17 Heinze Dyconex Patente METHOD FOR PRODUCING CIRCUIT BOARDS USING A SEMI-FINISHED PRODUCT WITH EXTREMELY TIGHT WIRING FOR THE SIGNALING
US5548034A (en) * 1992-07-31 1996-08-20 International Business Machines Corporation Modified dicyanate ester resins having enhanced fracture toughness
TW256798B (en) * 1992-10-05 1995-09-11 Du Pont
JP2819523B2 (en) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション Printed wiring board and method of manufacturing the same
US5383788A (en) * 1993-05-20 1995-01-24 W. L. Gore & Associates, Inc. Electrical interconnect assembly
US5638598A (en) * 1993-06-17 1997-06-17 Hitachi Chemical Company, Ltd. Process for producing a printed wiring board
US5536579A (en) * 1994-06-02 1996-07-16 International Business Machines Corporation Design of high density structures with laser etch stop
US5512390A (en) 1994-07-21 1996-04-30 Photran Corporation Light-weight electrical-storage battery
US5498467A (en) * 1994-07-26 1996-03-12 W. L. Gore & Associates, Inc. Process for preparing selectively conductive materials by electroless metal deposition and product made therefrom
US5753358A (en) * 1994-08-25 1998-05-19 W. L. Gore & Associates, Inc. Adhisive-filler polymer film composite
US5512360A (en) * 1994-09-20 1996-04-30 W. L. Gore & Associates, Inc. PTFE reinforced compliant adhesive and method of fabricating same
JP3821870B2 (en) * 1994-10-07 2006-09-13 スリーエム カンパニー Flame retardant thermosetting resin composition
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5652284A (en) 1995-11-09 1997-07-29 Exxon Research & Engineering Company Thermoplastic elastomer-asphalt nanocomposite composition
WO1998020557A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US5868950A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques
US5879787A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Method and apparatus for improving wireability in chip modules
US5863446A (en) * 1996-11-08 1999-01-26 W. L. Gore & Associates, Inc. Electrical means for extracting layer to layer registration
US5910255A (en) * 1996-11-08 1999-06-08 W. L. Gore & Associates, Inc. Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation
US5731047A (en) * 1996-11-08 1998-03-24 W.L. Gore & Associates, Inc. Multiple frequency processing to improve electrical resistivity of blind micro-vias
US5965043A (en) * 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Method for using ultrasonic treatment in combination with UV-lasers to enable plating of high aspect ratio micro-vias
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device

Also Published As

Publication number Publication date
US6344371B2 (en) 2002-02-05
US5847327A (en) 1998-12-08
US20010029065A1 (en) 2001-10-11
AU5094698A (en) 1998-05-29
JP2000503490A (en) 2000-03-21
WO1998020559A1 (en) 1998-05-14

Similar Documents

Publication Publication Date Title
JP4237259B2 (en) Chip package substrate and manufacturing method thereof
JPH10284556A (en) Water level contact sheets and its manufacturing method
US5896038A (en) Method of wafer level burn-in
JP2000504495A (en) Method and apparatus for improving wiring capability in a chip module
US5830565A (en) High planarity and low thermal coefficient of expansion base for semi-conductor reliability screening
JPH10150084A (en) Burn-in base unit material at wafer level and its manufacture
US6822170B2 (en) Embedding resin and wiring substrate using the same
US5909123A (en) Method for performing reliability screening and burn-in of semi-conductor wafers
JPH10247707A (en) Applying method of permanent z axial material
JPH10144750A (en) Burn-in device for wafer level
JP5892157B2 (en) Printed circuit board, method for manufacturing printed circuit board, and semiconductor device
US20130033671A1 (en) Liquid crystal polymer (lcp) surface layer adhesion enhancement
JP4226655B2 (en) How to adjust vias for later metallization
JPH0690074A (en) Manufacture of microelectronic circuit package
JPH11177237A (en) Build-up multilayer printed wiring board and manufacture thereof
JP3236812B2 (en) Multilayer wiring board
US5779921A (en) Method for selectively plating an organic substrate
JPH11243157A (en) Semiconductor mounting board and manufacture thereof
JPH11340610A (en) Resin composition for filling through-hole and multilayer printed wiring board
JP2004087991A (en) Multilayer wiring substrate fabricating method
JPH11243159A (en) Semiconductor mounting board and manufacture thereof
JPH10246751A (en) Method for using wafer level contact sheet
WO1998020713A1 (en) Dimensionally stable solder mask material and method of application
JP2011254026A (en) Method of producing composite and composite
JPH07162145A (en) Printed wiring board adhesive agent and manufacture of printed board using it

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term