JPH10189673A - 電子部品のバーンインスクリーニング方法 - Google Patents

電子部品のバーンインスクリーニング方法

Info

Publication number
JPH10189673A
JPH10189673A JP9322016A JP32201697A JPH10189673A JP H10189673 A JPH10189673 A JP H10189673A JP 9322016 A JP9322016 A JP 9322016A JP 32201697 A JP32201697 A JP 32201697A JP H10189673 A JPH10189673 A JP H10189673A
Authority
JP
Japan
Prior art keywords
burn
conductive
layer
wafer
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9322016A
Other languages
English (en)
Inventor
John J Budnaitis
ジェイ.バドネイティス ジョン
Jimmy Leong
レオン ジミー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WL Gore and Associates Inc
Original Assignee
WL Gore and Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WL Gore and Associates Inc filed Critical WL Gore and Associates Inc
Publication of JPH10189673A publication Critical patent/JPH10189673A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体ウェハーを信頼性よくスクリーニング
するため、とりわけウェハーレベルのバーンインに適す
るスクリーニング方法を提供する。 【解決手段】 温度制御された環境中にバーンインユニ
ットを配置し、そのバーンインユニットは下方に垂れる
導電性バンプを有し、そのバーンインユニットを下降さ
せ、その導電性バンプを、スクリーニングされる電子部
品の対応する導電性パッドに接続させ、テスト信号を発
生させ、そのテスト信号を、そのバーンインユニットを
通してその電子部品上のその導電性パッドまで伝達す
る、ことを特徴とする電子部品のバーンインスクリーニ
ング方法である。好ましくは、そのバーンインが少なく
とも約90℃の温度で行われ、そのバーンインユニット
が、下側表面に複数の第1端子と第2端子を備えた低熱
膨張率又はマッチした複合熱膨張率のベースを有する高
度に平面性のあるベースユニットを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウェハーを
信頼性よくスクリーニングするための装置と方法、とり
わけウェハーレベルのバーンイン(WLBI)、ダイス
状にされたダイのバーンイン(DDBI)、パッケージ
式ダイのバーンイン(PDBI)などに使用される高度
に平坦なバーンイン装置と方法に関する。より詳しく
は、本発明は、ウェハー、ダイス状にされたダイ、及び
パッケージ式電子部品をスクリーニングするための互い
に電気接続された平らなベース、一時的Z軸接続部材、
及びZ軸ウェハーレベル接触シートを備えたバーンイン
基材を有するバーンイン装置、それらのアセンブリー、
及び用途に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】集積回
路チップを製造する半導体メーカーは、半導体ウェハー
を製造することから出発する。各ウェハーは、一般に、
直径が100mm、125mm、150mm、200m
m又は300mmであり、ウェハー上に1つから数千ま
での任意の数のチップ又はダイを有する。ウェハーの製
造が完了すると、チップ又はダイがウェハーから切断さ
れ又は「ダイスにされ(diced) 」、次いでプリント回路
ボード又はその他の用途に装着されるために、単一チッ
プ又は多数チップパッケージに搭載されることができ
る。
【0003】ウェハーの製造が完了すると、製造後の各
チップは、電気的に設計基準に合致するか、チップが装
着されるべきシステムの性能基準に合致するか、動作に
信頼性があるかが評価されるため、ウェハー上の各チッ
プをテストすることが通常行われる。チップが電気的テ
スト又は信頼性のテストに不合格であると、そのチップ
は、チップを修理するかチップに設計された余力的特徴
を発揮させなければ、システムに装着することが適切で
ない。チップの性能テストは、各種の用途に適当ないろ
いろな種類に、また、異なる価格での販売に、チップを
迅速に分類するために使用されることができる。
【0004】信頼性テストは、不都合な短寿命期間を有
するチップをふるい落とすために使用される。一般に、
チップ群のかなりの割合が、製造時の十分とは言えない
条件のため、それらの寿命の早期に駄目になることがあ
る。続いて、非常に低い割合の群が、チップの延命した
使用期間の中で駄目になる。半導体チップの信頼性のス
クリーニングは、一般に、テスト中のチップにテスト信
号パターンを送り、チップ上の全てのデバイスとトレー
スを繰り返して刺激するプロセスによって行われ、一般
に、最初の6か月の作動をシミュレーションするため、
高められた温度で行われる。このため、このスクリーニ
ング方法はバーンインとして知られる。
【0005】チップのバーンインは、促進された不良を
引き起こす傾向にある。このような不良の2つの例は、
ビア界面やゲートや接合点でのコンタミが引き起こす不
良であり、また、設計幅(技術や時代によっても異なる
が、現状は0.35μm)の50%のオーダーの非常に
薄い領域に狭まることがある製造時に不具合となった金
属線である。これらの狭められた領域の金属は、電気移
動(electromigration)として知られるメカニズムによ
って電流の流れる方向にドリフトする傾向にあり、その
ドリフト速度は、電流密度に正比例し、高められた温度
によって加速される。十分な電気移動の後、金属の狭め
られた領域で開路状態が生じ、いくつかのテスト信号パ
ターンについてチップの論理不良を起こすことがある。
FETトランジスター技術を用いてトランジスターが作
成されたゲート酸化物領域は、しばしば信頼性不良の源
でもある。トランジスターのゲート酸化物領域の厚さ
は、厳しい許容範囲内にコントロールされる必要があ
る。製造後にチップ上の1つ以上のトランジスターのゲ
ート酸化物領域が過度に薄いと、テストパターンがチッ
プに適用されるときのトランジスター中の高電場によっ
てゲート酸化物が破壊されることがある。破壊すると、
テストパターンからの出力は不良を明示する。
【0006】非常に価値があるものの、バーンインプロ
セスは、半導体メーカーにとって歴史的に時間がかかり
コストが高いプロセスであった。既存のバーンインは、
一般に、90℃〜125℃の温度で24〜168時間の
随意の時間で集積回路について行われる。当然ながら、
この信頼性テストの遅い速度は、機能的半導体の大量生
産を妨げ、大きなコストを付加する。
【0007】チップのパッケージにして多数のダイスに
されたチップがその上に配置され、次いでそのパッケー
ジがバーンインボード上のソケットに入るバーンインボ
ードを作成することにより、公知のバーンインプロセス
の低い処理量に対処することを多くのメーカーが試み
た。その後、テストホード上の各チップは、高められた
温度でテストパターンにより同時に作動される。このよ
うにして、多くのチップが一度にバーンインされる。こ
れらのシステムは、大容積のチップをバーンインするの
に必要な時間を効率的に減らす。しかしながら、欠陥の
ある又は信頼性のないダイをパッケージにする付加的な
コストは、このような公知のバーンインプロセスの大き
な欠点である。
【0008】ベアダイバーンイン(BDBI)は、マル
チチップモジュール(MCM)及びその他のベアダイ用
途、例えばチップオンボード(COB)のノウングッド
ダイ(KGD)の評価を与えるために必要である。ベア
ダイのバーンインがなければ、マルチチップモジュール
(及びその他のベアダイ用途)の収率は厳しく損なわ
れ、より高い製造コストをもたらす。現状のベアダイバ
ーンインは、テキサスインスツールメント社の「Die
Mate」(登録商標)製品に代表され、この場合、
ベアダイは一時的パッケージの中に入れられ、バーンイ
ンテストが行われる。この方法において必要な配列と取
扱工程は、信頼性のある又は「ノウングッド」であるベ
アダイを提供するために、コスト、プロセスの複雑さ、
及び時間を付加する。
【0009】バーンインプロセスの処理量を改良するた
めのもう1つの技術は、ダイスにされていない集積回路
又はチップを含む全ウェハーの全体又は一部にバーンイ
ンを行うことである。このプロセスは、ウェハーレベル
のバーンイン(WLBI)として公知である。ウェハー
レベルのバーンインにおいて、テスト装置からの電気端
子は、1つ以上のチップの接触パッドと緊密な接触にさ
れる。したがって、チップをバーンインボードにハンダ
付けするよりも損傷が少ない。しかしながら、テスト装
置の電気端子の平面性の問題と、テスト装置とテスト中
のウェハーの熱膨張率の間の不一致の問題が存在する。
【0010】これらの問題は、現在までいくつかの異な
る技術によって取り組まれてきた。例えば、当該工業
は、高い温度、高い圧力の、内側のインバーシートの外
側上の銅のラミネーションであるCICとして知られる
材料を使用する。この材料に関する1つの欠点は、取り
得る最大厚さが厚さ62ミルのシートであることであ
る。第2の欠点は、CICが製造されるとき、大きなス
プール上にロール巻きにされることである。その結果、
スプールの外側からスプールの内側までの材料が、異な
る塑性変形とそれによる異なる曲率半径を有する。
【0011】ロール巻きにされるCICのもう1つの欠
点は、所望の厚さと平面性を得るため、4片のCICが
一緒にラミネートされなければならないことである。2
層が下に1層が上に曲げられるため、偶数のCIC層が
存在しなければならない。このことは、1方向またはそ
の他の方向に超過バランスをもたらす。このため、CI
Cシートの数は、偶数の2、4又は6でなければならな
い。このような多くのCICシートを使用する欠点は、
CICが非常に高密度のため、ベースがより厚ければそ
れがより重くなることである。
【0012】CICシステムのもう1つの欠点は、製造
後に、ローラーによるラミネーションプロセスを経るイ
ンバー36の両側の銅の個々の片が存在することであ
る。上側対下側の銅の厚さは変化する。この異なる厚さ
のため、上側から下側まで応力差による狂いが生じ、こ
のことは温度変化の際に非常に好ましくない。CICの
厚さは、プロセスを通して変化することもある。CIC
を均一な厚さに機械加工することができず、これは、一
方の側で他方よりも多く機械で厚さを減らすからであ
る。
【0013】CICシステムのもう1つの欠点は、最大
の熱膨張率(CTE)を有する材料の銅が外側にあるこ
とである。このため、より大きな応力がCICに発生す
る。ウェハーに接触させるために使用される1つの技術
は、S形プローブ又はPogo(登録商標)ピンのよう
な電気端子を使用する。S形の曲げが可能なワイヤープ
ローブを用いると、テスト装置はウェハーの近くにやら
れ、S形プローブはテスト装置の方に押し戻される。こ
こで、ウェハーを覆うテスト装置の高さは、テスト装置
及び/又はウェハーの平面性が不足していても、各S形
プローブとウェハーのチップ上の接触パッドの間の接触
を保証するように、変化されることができる。しかしな
がら、S形プローブは、ウェハー上のチップの接触パッ
ドと整合することが難しく、これは、それらがXとYの
位置と同時に圧縮時にZ方向で変化するためである。ま
た、使用されるピンの数は、ウェハーあたりのダイ数と
ダイあたりの接触数に応じ、20000〜40000又
はそれ以上のオーダーであり、このため、整合していな
いピンや食い違ったピンの可能性を高める。
【0014】Pogo(登録商標)ピンは、S形プロー
ブと同様な欠点が問題である。Pogo(登録商標)ピ
ンは圧縮可能であり、したがって、バーンイン基材とテ
スト中のウェハーの間の多少の平面性の相違を補うが、
Pogo(登録商標)ピンは、それらを適所に保持する
設備の中に装入される必要があるため、Pogo(登録
商標)ピンは、整合の課題を提示する。機械的設備は、
通常の公差により若干異なる位置の孔を有することがで
きる。
【0015】ウェハーレベルのバーンインについてのも
う1つの技術は、Tuckermanらの米国特許第5
541524号に記載されている。コイン状にされた金
属接触パッドを有するバーンイン基材を形成するプロセ
スが記載されている。次に、コインの上部にハンダが形
成される。次いでハンダ上部が、バーンインテストの間
にチップパッドに接触される。ここで、ハンダ上部は、
実質的に平らでなくてもよいが、チップパッドと接触し
て変形しなければならない。即ち、ハンダ上部とチップ
パッドの全ての間の接触を得るため、チップパッドの一
部を損傷させ得る圧縮力が加えられなければならない。
しかも、ハンダ上部は、バーンインの完全性を保証する
ため、それらを溶融して半球に戻すことによって周期的
に再加工される必要がある。しかしながら、これは、装
置よりも小さいウェハーをテストするために使用可能で
あるに過ぎない。現在のところ、装置が200mmのウ
ェハーについて製作されるなら、このシステムは150
mmのウェハーをテストできるに過ぎず、200mmの
ウェハーのテストについての解決を与えない。
【0016】ウェハーレベルのバーンインについてのも
う1つの技術は、Littleburyらの米国特許第
4968931号に記載されている。そこでは複数の接
触パッドを有する可撓性のある膜プローブが、対をなす
チップパッドを備えた集積回路を有するウェハーに押し
つけられる。膨張可能なブラダー(bladder) が、可撓性
のある部材のプローブの後方に配置され、プローブ接触
パッドをチップ接触パッドに接触させる。しかしなが
ら、このブラダーは平面の全体的な不規則性を補うこと
ができるに過ぎない。ブラダーが膨張すると、膜は伸長
されて接点を動かす。即ち、整合が難しい。また、ウェ
ハーからテスト電子回路に信号を伝えるため、限られた
数のトレースのみが施されることができ、システムの複
雑性を厳しく制約する。また、このシステムは高い熱膨
張率を有し、熱的熟成の際に位置の変化をもたらす。
【0017】このように、高度に平面性があり且つ柔軟
であるが、同時にウェハー上のチップパッドに接触する
ためのデバイスの接点の構造的完全性を維持する、ウェ
ハーレベルのバーンインデバイスを提供するニーズが存
在する。また、ハンダリフローやクリーニングの必要を
解消するバーンインシステムに対するニーズが存在す
る。また、バンプのような接点を有し、均一な構造であ
り、テスト中のウェハー又はボードの接点を接続するた
めに高度の構造的完全性を有して正確に配置されるバー
ンインデバイスを提供するニーズが存在する。さらに、
テスト中のウェハーにマッチする低い熱膨張率を有する
ベースを備え、150℃にも及ぶ、さらには200℃も
の高められた温度で大径ウェハーを首尾よくバーンイン
することが可能なバーンインデバイスを提供するニーズ
が存在する。
【0018】
【課題を解決するための手段及び発明の効果】本発明
は、高度に平面性のあるバーンイン装置を使用し、半導
体ウェハーの信頼性のあるスクリーニングを行うための
システムと方法に関する。本バーンイン装置は、高度に
平面性のあるベースを有するバーンイン基材ユニット、
所望によりエラストマーを含むことができる柔軟で再使
用可能なZ軸部材ユニット、及び再使用可能なZ軸部材
ユニットにラミネートされたウェハーレベル接触シート
ユニットを含んでなる。
【0019】バーンイン基材とウェハーレベル接触シー
トは、それらの間にサンドイッチされた柔軟なZ軸部材
の厚さを貫いて延びる不規則形状の導電性Z軸経路を通
して互いに電気接続される。Z軸経路は、X軸とY軸の
方向においては互いに電気的に絶縁される。バーンイン
基材からのテスト信号は、登録されてスクリーニングさ
れる部品と接触するウェハーレベルの接触シートの下側
表面上のバンプを通り、スクリーニングされる部品に伝
達される。各バンプは、その上側端部で4〜8ミルのパ
ッドを有し、実質的に平らな形状と、0.25ミル〜2
ミル(約8μm〜50μm)のオーダー、好ましくは
0.5ミル〜2ミル(約12μm〜50μm)の表面直
径を有するチップで成端する。即ち、パッド寸法とチッ
プ寸法の比は2:1〜32:1、好ましくは4:1〜3
2:1である。
【0020】本ラミネート式ウェハーレベル接触シート
ユニットは、上側表面と下側表面を有し、集積回路その
他の電子部品の接触パッドに対応して配列可能な、その
下側表面上の均一な形状の複数の導電性バンプを備え
る。このバンプチップの幾何学的形状は、半導体部品の
接触パッドの上に形成された酸化物層を貫くのに十分で
ある。ラミネート式接触シートは、さらに、その上側表
面上に複数の接触パッドを備え、その各々は、選択的な
Z軸導電性を有する連続気孔の多孔質層を通して対応す
る導電性バンプに個々に電気接続される。
【0021】ベースユニットは、その上側部分上に配置
されたバランス用層とその下側部分上の回路層を有す
る。ベースユニットは、直線1フィートあたり0.01
インチ未満、好ましくは直線1フィートあたり0.00
1インチ未満の程度の平面度(degree of planarity) を
有する。バランス用シートは、回路層を相殺してバラン
スさせるための「ダミイ」層を含むことができる。複数
の第1と第2の端子は回路層の一部を形成し、第1端子
は、所望によりエラストマーを含むことができる柔軟で
選択的導電性のZ軸部材に接続される。第2端子はテス
ト信号発生器と第1端子に接続可能である。
【0022】選択的にZ軸導電性の柔軟な部材は、ベー
スユニットの下側表面と、ウェハーレベルのラミネート
式接触シートユニットの上側表面の間に配置される。こ
の選択的導電性部材は、XとYとZの軸を有する平らで
連続気孔の多孔質材料を含んでなり、その垂直に画定さ
れた横断面領域はX軸とY軸の方向で電気的に絶縁され
る。本横断面領域は、材料の一方の面から他方の面に延
在し、導電性金属で被覆され、それによって、ラミネー
ト式ウェハーレベル接触シートユニット上の対応する接
触パッドに第1端子を電気接続することができる。
【0023】本発明の選択的導電性部材は、多孔質材料
の中にエラストマーを含むことができる。エラストマー
が多孔質基材と組み合わせて使用される場合、その一時
的部材は、エラストマーを含まないZ軸部材よりも再使
用適性があり、より柔軟性が低い。一般に、電子部品の
バーンインスクリーニングは、温度コントロールされた
環境中にバーンインユニットを置くことを含み、この結
果、下方に垂れる導電性バンプは、スクリーニングされ
るべき電子部品の対応する導電性パッドに接続されるこ
とができる。テスト信号が発生されると、それはバーン
インユニットを通して電気部品の導電性パッドに伝達さ
れる。スクリーニングは、通常、少なくとも90℃、好
ましくは125℃〜200℃の温度で、8〜168時
間、好ましくは8〜24時間にわたって行われる。スク
リーニング時間はバーンイン温度によって決まり、温度
が低いとバーンイン時間が長い。テスト信号は、その端
子から導電性バンプを通して第1端子、Z軸導電性経路
の第1セット、Z軸導電性経路の第2セットに伝達され
る。
【0024】より詳しくは、本発明は、集積回路や半導
体ウェハーのような電子部品のバーンインスクリーニン
グのためのシステムを提供し、例えば、ウェハーは、直
線1フィートあたり0.01インチ未満の程度の平面度
と、ウェハーの熱膨張率に±3ppmの範囲で一致する
熱膨張率を備えたベース部材を有するバーンインユニッ
トと接触される。発生したテスト信号は、バーンインユ
ニットを通してウェハー上の導電性パッドに伝達され
る。
【0025】また、本発明は、高い平面性のバーンイン
システムの導電性バンプが電子部品の導電性パッドに接
続されるバーンインスクリーニング方法に関する。バン
プは、直径約10μm〜50μmのチップを有する。本
発明のその他の目的、長所、及び顕著な特徴は、添付の
図面と共に考慮することにより、好ましいが限定されな
い本発明の態様を開示する以下の詳細な説明より明らか
になるであろう。
【0026】
【発明の実施の形態】本発明のバーンイン装置は、(1)
高い平面性のベースを備えたバーンイン基材ユニット、
(2) 所望によりエラストマーを含む柔軟で再使用可能な
Z軸部材ユニット、及び(3) 積み重ねられた配列の再使
用可能なZ軸部材ユニットにラミネートされたウェハー
レベルの接触シートユニット、及びそのアセンブリーを
含んでなる。バーンイン基材ユニット(その下側部分又
は表面上に回路層を備える)とウェハーレベルの接触シ
ートは、それらの間に柔軟で再使用可能なZ軸部材ユニ
ットが配置されると、互いに電気接続される。
【0027】図1に、複数のチップ2を有する半導体ウ
ェハー1が示されている。ウェハー1は、シリコンウェ
ハー又は任意のその他の適切な材料でよく、例えば、ゲ
ルマニウム、シリコンゲルマニウム、炭化ケイ素、砒化
ガリウム、セレン、テルル、InSb、BP、CdS、
ZnSe、ZnTe、PbS、InP、PbSe、Pb
Te、InAs、GaSb、ZnS、及びBi2 Te3
が挙げられる。ウェハー1上の各チップ2は、テスト中
に下記のテスト装置に電気接触を施される複数の接触パ
ッド3を有する。チップ2はメモリチップでよく、例え
ば、限定されるものではないが、ダイナミックランダム
アクセスメモリ(DRAMS)、特定用途向け集積回路
(ASICS)、アナログチップ、又はこれらの任意の
組み合わせが挙げられる。チップ2は、一般に、ウェハ
ー上の列4又は行5に配置され、テストの完了後、その
チップは、チャンネルにそって切ることによってウェハ
ーから切り取られたり、又は「ダイスにされる」ことが
できる。その後、ダイスにされたチップは、シングルチ
ップモジュール(SCM)、マルチチップモジュール
(MCM)にそれらをパッケージ化することにより、又
はそれらをプリント回路ボード(COB)に直接搭載す
ることにより、各種用途に使用される。
【0028】本発明のバーンイン装置の予備テストモー
ドが図2に示されている。本バーンイン装置6は、ベー
スユニット7、柔軟で選択的に導電性のZ軸部材8(エ
ラストマーを含むことがある)、ラミネート式ウェハー
レベル接触シート9、半導体ウェハー1を受け入れるた
めのチャック15、及びテスト信号発生器10を備える。ベ
ースユニット7は、高い平面性の構造を有し、ウェハー
1の上に配置され、ウェハーの1つ又は複数のエッジを
越えて延在する。
【0029】ベースユニットは上側表面11と下側表面12
を有する。下側表面12は複数の第1端子13と第2端子14
を有する。第1端子13と第2端子14はベースユニット7
の中で一緒に電気接続される。第1端子13は、ウェハー
1上のチップ2の接触パッドのパターンに対応するパタ
ーンを有するウェハー1の上で、ベースユニット7の中
央にまとめられる。また、第2端子14は、ベースユニッ
ト7の下側表面12上にあり、第1端子13の周辺の外側に
まとめられる。第2端子14は、第1端子13の回りでリン
グを形成することができ、第1端子の1つの面上に実質
的にまとめられることができ、あるいは、第1端子13の
まとまりの外側の、ベースユニット7の全下側表面12を
覆って分配されることもできる。第2端子14は、テスト
信号発生器10に接点で接続可能である。
【0030】ジグ16は、バーンインシステムを取り囲
み、また、Z軸材料8と接触シート9をかみ合わせ、そ
の上のバンプ18をウェハー1のパッドにかみ合わせるた
めにベース7に圧力を加えることができる機構17を備え
る。バンプは、図34と図35の中に最もよく見られ
る。図3に大要で示したように、端子14と発生器10の間
の接続は、上側表面20上の複数の圧縮可能なピン21(例
えば、Pogo(登録商標)ピン又はS形ピン)を端子
とする突起部材によって達成されることができる。圧縮
可能なピン21は、突起部材を介してテスト信号発生器10
に電気接続され、ベースユニット7上の第2端子14のパ
ターンに合致するパターンで配置される。
【0031】本発明のラミネート式ウェハーレベル接触
シート9は、ウェハー1と実質的に同じサイズでよく、
第1端子13とウェハー1上の接触パッド3に対応するパ
ターンで配置された接触パッド20を有する。端子13は、
銅、ニッケル、金、白金、パラジウム、又はコバルトの
ような少なくとも1つの金属層からなる接触パッドであ
り、1μm〜50μmの層の厚さ、25μm×25μm
〜250μm×250μmの寸法、任意の所望の形状を
有する。
【0032】ラミネート式ウェハーレベル接触シート9
の表面上の接触パッド20は、ベースユニット7上の第1
端子13に整合し、選択的に導電性の部材8によってベー
スユニットの下側表面に一時的に取り付けられる。選択
的に導電性の部材8は、ベースユニット7の第1端子13
とラミネート式ウェハーレベル接触シート9上の接触パ
ッド20の間の電気接触を与える。
【0033】また、ウェハーレベル接触シート9は、そ
の下側表面上に0.25〜2.0ミルの直径を有するチ
ップを末端とする突起バンプ18を有する。この突起バン
プ18(図34と図35に最もよく見られる)は、参照番
号67で示されている。突起バンプ18は、ウェハー1上の
接触パッド3に対応するパターンを有し、ラミネート式
ウェハーレベル接触シート9(図34に最もよく見られ
る)の上側表面上の接触パッド20と個々に電気接続され
る。
【0034】ウェハー1がチャック15の上に置かれる
と、ウェハー1上の接触パッド3のパターンがラミネー
ト式ウェハーレベル接触シート9上の突起バンプ18のパ
ターンと対応するように、ウェハー1が配列される。こ
の配列は、例えば、ウェハー1の突起部(図示せず)に
合致するウェハーレベル接触シート9上に形成されたピ
ットを用い、光学的配列、赤外線配列、X線配列、又は
機械的配列などのいくつかの技術の任意のものによって
達成されることができる。ウェハー1は、機械的ジグ16
と17によって、ウェハー1とチャック15の間の真空(図
示せず)の発生によって、又は機械的連結によってチャ
ック15に支持されることができる。
【0035】図3は、図2のバーンイン装置を示し、こ
こで、ラミネート式ウェハーレベル接触シート9の突起
バンプ18は、ウェハー1の接触パッド3と密着してい
る。また、ベースユニット7上の第2端子14は、テスト
信号発生器10上の圧縮可能なピン21と接触している。あ
るいは、接触は、バーンインデバイスの突起バンプをウ
ェハー1の接触パッド3に、また、第2端子14をテスト
信号発生器10の圧縮可能なピン21に押しつけるピストン
によって形成されることもできる。接触は、テスト信号
発生器の突起部材とベースユニットの間に真空を形成す
ることによっても達成されることができる。
【0036】テスト中のチップ2上の集積回路の温度を
所望のバーンイン温度まで高めるため、ウェハー1に熱
を供給する加熱用エレメント(図示せず)が、チャック
15の中に収められることができる。ウェハー上にハイパ
ワーのチップが存在する場合、テスト中のチップ2によ
って生じる熱が、集積回路の温度を所望のバーンイン温
度より高くすることがある。このような場合、ウェハー
は、冷空気をウェハーの上に吹きつけることにより、又
はチャック15の中に冷却用エレメントを含めることによ
り、又は多くのその他の公知技術によって冷却されるこ
とができる。あるいは、全ジグが温度制御された環境の
中に配置され、バーンイン操作のための高められた温度
を提供することもできる。半導体の製造とテストにおけ
る温度を制御するための技術は公知である。
【0037】図4は、本発明の別な態様を示し、ここで
は、バーンインデバイス6に加えられる圧縮力は、バル
ブ付導管25を通る流体の源(図示せず)を有する膨張可
能なブラダー24によって加えられる。膨張は、液体又は
ガスによって達成されることができ、テスト中のウェハ
ーに対するバーンインデバイスの全ての傾斜を補うのに
役立つことができる。
【0038】本発明の別な態様において、テスト信号発
生器10は、硬質コネクターや可撓性のある導電性テープ
などのいろいろな技術によって第2端子14に接続される
ことができる。第2端子14は、下のウェハー1の領域内
に実質的に収められたパターンに配置され、バーンイン
デバイスの表面12上に位置されることができる。この仕
方において、バーンインデバイス6そのものは、ウェハ
ーそのものよりサイズが超えないであろう。
【0039】−ベースユニット−ベースユニットは、図
5に最もよく見られ、低い熱膨張率(CTE)の材料か
らなる、又は低い及び高い熱膨張率の材料のラミネート
された層によって得られたマッチした複合熱膨張率を有
する高い平面性のベース25を有する。このベースユニッ
トは、良好な回路層26の積層を有し、各層は金属層と誘
導体層を有する。ベースユニット7の層27は、回路層26
をバランスさせるのに使用されるダミー層27を含む。下
側表面28は第1と第2の端子13と14を備える。
【0040】図6は、良好な回路層32、低熱膨張率のベ
ース31、又は低い複合熱膨張率若しくはマッチした熱膨
張率を有するベース31、及びバランス用層30を備える本
発明のベースユニットを示す。このベースユニット29
は、パッド層33、3つの信号層34、36、及び37、コア層
35、低熱膨張率のベース層31、及びバランス用層30を有
する。層33〜37は、ベースユニット29の「良好な」回路
層26を形成する。3つの信号層34、36、及び37を有する
ことは、ベースユニット29の第1と第2の端子13と14の
間の多数の信号を道筋づけるのを容易にする。信号層の
間にコア層35を配置することは、信号層34、36、37の各
々の上の信号トレースの予測可能なインピーダンスを与
え、ベースユニット29内の電気ノイズを減らす。低い熱
膨張率のベース31は、ベースユニット29の熱膨張を束縛
し、ベースユニット29の高い平面性を維持するのに寄与
する。良好な層33〜37とバランス用層30は5つの層を有
するが、これより多い又は少ない層も可能である。バラ
ンス用層30は、「良好な」回路層26の数と同等に多数で
あることが好ましい。バランス用層は、低い熱膨張率の
ベース31の反対側の「良好な」回路層26の中の対応する
層の銅と誘電体密度にマッチすべきである。低い熱膨張
率のベース31の反対側の密度のマッチは、ベースユニッ
ト29の平面性を維持する助けとなる。
【0041】バランス用層30は、ベースユニット29の電
気性能に全く寄与しなくてよく、専らベースユニット29
の平面性を維持するために使用されることができる。し
たがって、製造上の欠陥によってスクラップにされた
が、低い熱膨張率のベースの反対側の対応する「良好
な」信号層34、36、37とコア層35に実質的に類似の密度
を有する信号層とコア層を用いて実施されてもよい。こ
こで、バランス用層は、付加的な「良好な」回路化層で
あることもできる。
【0042】コア層35は、誘電体層にラミネートされた
導電性材料の連続シートで形成される。導電性材料は半
オンスの銅又は1オンスの銅でよい。銅の代わりに、限
定されるものではないが、ステンレス鋼、モリブデンな
どのような高い熱膨張率を有する任意の金属が使用され
ることもできる。導電性材料のシートは実質的に連続な
平面でよいが、あるいは導電性材料のシートは網であっ
てもよい。信号層34、36、37(図8に示す)上の信号ト
レース43からのノイズから切り離すため、コア層35は、
第2端子14に接続され、電源やアースのような電圧を帯
びることができる。さらに、コア層35は、誘電体の誘電
率、信号トレース43の形状、及びコア層35の金属面より
高い又は低い信号トレース43の高さに基づいて予測可能
なインピーダンスよりも高い又は低い信号トレース43を
与える。コア層35は、コア層35の反対側の信号層34、3
6、37の電気接続を可能にするビア41(図7に示す)に
貫通されことができる。さらに、コア層35は、ビア41を
介してパッド層33上の第1端子13に直接接続され、テス
ト中のウェハー1に電力又はアースを供給することがで
きる。
【0043】本発明の別な態様において、バランス用層
30は、低熱膨張率のベース31を貫くビア41によって、又
はベースユニット29の上側と下側の表面に架かるC形可
撓線回路によって、バランス用層上の活性信号トレース
を道筋づけてその信号トレースを第1と第2の端子13と
14に接続することにより、ベースユニット29に電気的に
組み込まれることができる。さらに、バランス用シート
30は、ウェハーのバーンインテストを容易にする1つ以
上の能動又は受動回路を支持することができる。
【0044】図7は、パッド層33の逆にされた図を示
す。パッド層33は、誘電体層39に接触して配置された導
電性接触パッド38を有する。接触パッド38は、パッド層
33の誘電体層39の表面40の全体に分配され、ベースユニ
ット7又は29の第1と第2の端子13と14に接続手段を提
供する。パッド38は、図示されたように、誘電体の表面
より上に突き出てよく、円形、長方形、円錐形、台形な
どの任意の所望の形状を有することができる。本発明の
1つの態様において、接触パッド38は円形であり、腐食
に抵抗し且つ接触抵抗を下げるため、ニッケル又は金の
外側コーティングを備えた銅の下側層で形成される。こ
こで、外側材料は、任意の貴金属、例えば限定されるも
のではないが白金又はパラジウムであることができる。
同様に、接触パッド38の外側金属層は、任意の非酸化性
金属又は金属合金であることができる。接触パッド38の
銅は、当該技術で周知の一部除去エッチングプロセスに
よって母材の銅箔から形成されることが好ましい。次
に、電解又は無電解プロセスによるメッキなどの任意の
技術を用い、銅の上に外側コーティングが形成されるこ
とができる。ビア41が、接触パッド38の直ぐ下のパッド
層33の誘電体層39に形成されて示されている。ビアホー
ル41は、穿孔やレーザーアブレーションなどの多くの公
知技術によって誘電体層39に形成されることができる。
【0045】一般に、種々の延伸膨張ポリテトラフルオ
ロエチレンを主成分とする誘電体材料は、紫外線範囲で
作動するモード固定の固体状態レーザー、とりわけ0.
5〜20J/cm2 の範囲のエネルギー密度を生成する
ことができ、1000Hzから10000Hzまでパル
ス反復速度を変化させることによってその場で事実上瞬
間的な変化を行うことができるものを用いて、レーザー
穿孔されることができる。これらのパルス反復速度の変
化は、Nd:YAGレーザーについて、40〜100ナ
ノ秒のパルス幅の変化をもたらす。一般に、最初のアブ
レーション工程の後に誘電体残留物をアブレーションす
る後パルス工程を行う場合、短期間にパルス密度が倍増
されることができ、1〜10パルスが典型的であろう。
【0046】本発明の1つの態様において、パルス化さ
れたNd:YAGレーザーのような固体状態のパルス化
レーザーのレーザーを用い、ブラインドビアが形成され
る。Nd:YAGレーザーからの基本的出力は1064
nmの波長である。この波長は電磁スペクトルの赤外部
分にある。光路調波発生のβ型硼酸バリウム(BBO)
結晶を装備することにより、紫外範囲に含まれる355
nm(第3調波)と266nm(第4調波)での光のア
ウトプットを促進させる。
【0047】355nmと266nmの波長は、本発明
のラミネート式基材にビアを穿孔するのに特に首尾よく
適する。パルス長さ、エネルギー密度、及びパルス数
は、形成されるビアのタイプとラミネート式基材に使用
された材料の種類に応じて変更されてよい。例えば、2
66nmのレーザーを用い、銅と接着剤・フィラー・e
PTFE誘電体の交互の層からなるラミネート式基材に
ブラインドビアを穿孔するためには、エネルギー密度は
1.5J/cm2 、パルスあたりのエネルギーは10μ
J、パワー密度は35メガワット/cm2 である。35
5nmの波長において、エネルギー密度を3.5J/c
2 に設定することによってブラインドビアが形成さ
れ、パルスあたりのエネルギーは30μJであり、パワ
ー密度は35メガワット/cm2 である。355nmで
のブラインドビアについての後パルス工程は、エネルギ
ー密度が11J/cm2 、パルスあたりのエネルギーが
100μJ、パワー密度が200メガワット/cm2
あるように条件を調節することを必要とする。
【0048】355nmのレーザーを用い、接着剤・フ
ィラー・ePTFE誘電体にブラインドビアを形成する
場合、エネルギー密度は7J/cm2 、パルスあたりの
エネルギーは65μJであり、パワー密度は100メガ
ワット/cm2 である。後パルス工程は、エネルギー密
度は11J/cm2 、パルスあたりのエネルギーは10
0μJ、パワー密度は200メガワット/cm2 である
ようにパラメーターを調節する必要があろう。
【0049】次いで、ビアホール41が、例えば銅のよう
な金属でメッキされ、パッド層33の上側表面40上の接触
パッド38からパッド層33の下側表面42まで導電性経路を
形成することができる。1つ以上の信号層34、36、37が
パッド層33の上に配置される。ここで、パッド層33は随
意であり、パッド層33の一部として先に記載した接触パ
ッド38は、信号層34上に直接施されることができる。信
号層34、36、37は、図8に示したように、誘電体層の端
から端まで分配された複数の導電性セグメント又は信号
トレース43を備える。
【0050】図8に見られるように、信号トレース43
は、ベースユニット7又は29の第1端子13と第2端子14
の間に導電性経路44を形成する。信号トレース43は、一
部除去エッチングプロセスによって形成された銅が一般
的であり、また好ましい。第1端子13から第2端子14ま
での完全な導電性経路が、第1端子13よりパッド層33の
誘電体層39中のビアホール91(図示せず)を上に通って
信号層上の信号トレース43に至り、信号層の信号トレー
ス43を横切って別なビアホールに至り、パッド層33の誘
電体を下方に走って対応する第2端子14に至る経路を作
成することにより形成される。同様に、第1と第2の端
子13と14は、多数の信号層に架かる信号トレース43とビ
ア41のより複雑な経路によって電気接続されることがで
きる。
【0051】図9は、本発明の1つの態様による低熱膨
張率ベース31を示す。ベース31は、インバー36、銅、
及びインバー36(それぞれ層45、46、及び47)の3プ
ライ積層からなる。インバー36に代えて、30重量%
〜42重量%のニッケルを含むニッケルと鉄の合金が使
用されることもできる。また、インバー36及び層45と
47に代えて、限定されるものではないが、ニッケル合金
など、ウェハーユニットテストデバイスにマッチする任
意の低熱膨張率材料が使用されることもできる。2つの
ニッケル合金シートはt1 の合計厚さを有し、銅シート
46は厚さt2 を有し、ここでt1 とt2 の比は、半導体
ウェハーの熱膨張率にマッチするように選択される。t
1 とt2 の比は4:1〜14:1でよく、限定されるも
のではないが10:1、11:1、12:1の比などで
ある。
【0052】本発明の1つの態様において、ニッケル層
はそれぞれ約115ミルの厚さを有し、ニッケル層と銅
層の比はシリコンウェハーにマッチする熱膨張率を与え
る。ここで、銅層の厚さに対するニッケル層の厚さ又は
その他の材料の厚さの比は、ベースに、ゲルマニウム、
シリコンゲルマニウム、炭化ケイ素、砒化ガリウム、セ
レン、テルルからなるウェハーの熱膨張率にマッチする
熱膨張率を与える。
【0053】ニッケル合金は低い熱膨張率を有し、した
がって、温度が高くなるとウェハー1に対するベースユ
ニット31の膨張を束縛する作用をする。好ましくは、イ
ンバー36と銅の材料の14インチ平方のシートが使用
される。ここで、円形又は長方形のシートが使用される
こともできる。シートは寸法が6〜20インチであり、
即ち、直径又は辺の長さが例えば8、12、14、1
6、20インチである。
【0054】インバー36及びシート45と47は、直線1
フィートあたり0.020〜0.0001インチ、好ま
しくは直線1フィートあたり0.01〜0.0001イ
ンチの平面度(degree of planarity) を有して約115
ミルの厚さにそれぞれ機械加工されることが好ましい。
最も好ましくは、平面度は直線1フィートあたり0.0
01インチである。
【0055】銅層46は約21ミルの厚さであり、直線1
フィートあたり0.0005インチの平面度を有する。
銅層は、前記金属又は金属合金層とその銅層の合計厚さ
の約8〜10%、例えば9.1%を構成する。インバー
36、銅、及びインバー36の積層は、Speedbo
ard(登録商標)C(W.L.Gore and A
ssociates社から入手可能)のような誘電体48
を用い、銅の表面にインバー36の各片をラミネートす
ることによって作成されるるが、これは下記に説明す
る。低熱膨張率ベースの誘電体層は25μm〜250μ
mの厚さである。
【0056】シート厚さがそれぞれ115ミルと21ミ
ルのニッケル合金と銅シートが1つの態様において使用
されるが、ニッケル合金の厚さが銅の厚さを上回るな
ら、任意の寸法が選択されてよい。 −誘電体− 本発明のベースユニットとウェハーレベル接触シートに
使用される誘電体材料は、任意の耐熱性誘電体材料であ
ることができる。例えば、適切な誘電体材料には、限定
されるものではないが、ポリイミドとポリイミドのラミ
ネート、エポキシ樹脂、有機材料、又はポリテトラフル
オロエチレンを少なくとも部分的に含み(フィラー入り
又はフィラーなし)、接着剤を含浸された後に部分的に
硬化してB段階材料を形成した誘電体材料が挙げられ
る。適切な材料は、W.L.Gore and Ass
ociates社から入手可能なSpeedboard
(登録商標)結合層である。理解されるはずのように、
Speedboard(登録商標)Cはセラミックフィ
ラーを含まず、ポリテトラフルオロエチレンマトリック
スの中にシアネートエステル樹脂を含む不織材料のプリ
プレグである。Speedboard(登録商標)C
は、1MHz〜10GHzにおいて約2.6〜2.7の
誘電率(Dk)、1MHz〜10GHzにおいて0.0
04の誘電正接、1000V/ミルを上回る耐電圧、2
20℃のガラス転移点Tg 、66〜68重量%の樹脂分
を有し、いろいろな厚さで入手可能である。
【0057】誘電体材料の別な部類は、多孔質マトリッ
クス系が吸収又は含浸された接着剤・フィラー混合物を
含むものである。多孔質マトリックスは、基材の最初の
空隙体積の結果として多量のフィラーと熱硬化性又は熱
可塑性接着剤が含められ、加熱されて接着剤を部分硬化
し、B段階の複合材料を形成する不織基材である。基材
は、Goreの米国特許第3953566号、Bowm
anらの米国特許第4482516号の多孔質延伸膨張
ポリテトラフルオロエチレン材料のようなフルオロポリ
マーを含み、これらの特許はそれぞれ本願でも参考にし
て取り入れられている。望ましくは、平均流量気孔サイ
ズ(MFPS)は、最大粒子サイズの約2〜5倍以上で
あるべきであり、フィラーのそれの約2.4倍を上回る
平均流量気孔サイズが特に好ましい。ここで、平均流量
気孔サイズ(MFPS)と平均粒子サイズの比を1.4
を上回るように選択することによって適切な複合材料が
調製され得ることも、本発明の範囲の中に含まれる。ま
た、平均粒子サイズに対する最小気孔サイズが少なくと
も0.8を上回る、又は最大粒子サイズに対する最小気
孔サイズが少なくとも0.4を上回るとき、許容できる
複合材料が調製可能である。平均流量気孔サイズと粒子
サイズの比はマイクロトラックFRA分析器を用いて行
われる。
【0058】あるいは、相対的な気孔と粒子のサイズを
測定するための別なメカニズムが、最小気孔サイズが最
大粒子サイズの約1.4倍以上であるとして計算される
こともできる。延伸膨張フルオロポリマー基材の他に、
多孔質延伸膨張ポリオレフィンの例えば超高分子量(U
HMW)ポリエチレン、延伸膨張ポリプロピレン、ペー
スト押出と、犠牲フィラー、多孔質の無機又は有機フォ
ーム、微細多孔質セルロースアセテートを混和すること
によって調製されたポリテトラフルオロエチレンが使用
されることもできる。
【0059】多孔質基材は、少なくとも30%、好まし
くは少なくとも50%、最も好ましくは少なくとも70
%の初期空隙体積を有し、空隙の中に熱硬化性又は熱可
塑性接着剤樹脂と微粒子フィラーのペーストの含浸を容
易にし、同時に全体的な複合材料の脆性と粒子の沈降を
防ぐために融通性のある強化を提供する。フィラーは、
Microtrak(登録商標)型式FRAの粒子分析
装置で分析した場合、粒子の集合を形成し、ヒストグラ
ムによって最大粒子サイズ、最小粒子サイズ、及び平均
粒子サイズを表示する。
【0060】接着剤に混和されるべき適切なフィラーに
は、限定されるものではないが、BaTiO3 、SiO
2 、Al2 3 、ZnO、ZrO2 、TiO2 、沈降し
たゾルゲルセラミックの例えばシリカ、チタニア、及び
アルミナ、非伝導性炭素(カーボンブラック)、及びこ
れらの混合物が挙げられる。特に好ましいフィラーはS
iO2 、ZrO2 、TiO2 そのもの、又はこれらと非
伝導性炭素との組み合わせである。最も好ましいフィラ
ーは、米国特許第4705762号に教示の蒸気金属燃
焼プロセスによって製造されたフィラーであり、限定さ
れるものではないが、例えば、本質的に充実、即ち中空
球でなく、均一な表面曲率と高度な球形性を有する、ケ
イ素、チタン、アルミニウムから得られるシリカ、チタ
ニア、アルミアの粒子である。
【0061】フィラーは、シリル化剤によって及び/又
はカップリング剤使用によるような接着剤マトリックス
に反応する薬剤を使用することによってフィラーを疎水
性にする周知の技術により処理されることができる。適
切なカップリング剤には、シラン、チタネート、ジルコ
ネート、及びアルミネートが挙げられる。適切なシリル
化剤には、限定されるものではないが、官能性シリル化
剤、シラザン、シラノール、シロキサンを挙げることが
できる。適切なシラザンには、限定されるものではない
が、ヘキサメチルジシラザン(Huls H730) とヘキサメチ
ルシクロトリシラザン、シリルアミドの例えばビス(ト
リメチルシリル)アセトアミド(Huls B2500)、シリルユ
リアの例えばトリメチルシリルユリア、及びシリルイミ
ダゾールの例えばトリメチルシリルイミダゾールが挙げ
られる。
【0062】チタネートカップリング剤は、テトラアル
キル型、モノアルコキシ型、配位型、キレート型、第4
塩型、ネオアルコキシ型、クロロヘテロ原子型によって
例示される。好ましいチタネートには、テトラアルキル
チタネート、Tyzor(登録商標)TOT〔テトラキ
ス(2- エチル- ヘキシル)チタネート〕、Tyzor
(登録商標)TPT〔テトライソプロピルチタネー
ト〕、キレート化チタネート、Tyzor(登録商標)
GBA〔チタンアセチルアセチルアセトネート〕、Ty
zor(登録商標)DC〔チタンエチルアセトアセトネ
ート〕、Tyzor(登録商標)CLA(デュポン社の
所有)、モノアルコキシ(Ken−React(登録商
標)KRVTTS)、Ken−React(登録商
標)、KR55テトラ(2,2- ジアリロキシメチル)ブチ
ル、ジ(ジトリデシル)ホスフィットチタネート、LI
CA(登録商標)38ネオペンチル(ジアリル)オキ
シ、トリ(ジオクチル)ピロ- ホスフェートチタネート
が挙げられる。
【0063】適切なジルコネートは、Kenrichカ
タログの22頁に詳しく記載されている任意のジルコネ
ートであり、とりわけKZ55- テトラ(2,2- ジアリロ
キシメチル)ブチル、ジ(ジトリデシル)ホスフィット
ジルコネート、NZ−01−ネオペンチル(ジアリル)
オキシ、トリネオデカノイルジルコネート、NZ−09
−ネオペンチル(ジアリル)オキシ、トリ(ドデシル)
ベンゼン- スルホニルジルコネートが挙げられる。
【0064】本発明に使用可能なアルミネートには、限
定されるものではないが、Kenrich(登録商
標)、ジイソブチル(オレイル)アセトアセチルアルミ
ネート(KA301)、ジイソプロピル(オレイル)ア
セトアセチルアルミネート(KA322)、及びKA4
89が挙げられる。上記の他に、例えば、ジビニルベン
ゼンやジビニルピリジンような架橋したビニルポリマ
ー、又は最初に非常に高い希釈率(MEK中の0.1〜
1.0%の溶液)で施される開示された任意の熱硬化性
マトリックス接着剤のサイジングのようなある種のポリ
マーが使用可能である。また、ジクミルペルオキシドの
ようなある種の有機過酸化物がフィラーと反応されるこ
ともできる。
【0065】接着剤そのものは熱硬化性又は熱可塑性で
よく、ポリグリシジルエーテル、ポリシアヌレート、ポ
リイソシアネート、ビス- ドリアジン樹脂、ポリ(ビス
- マレイミド)、ノルボルネンを末端とするポリイミ
ド、ポリノルボルネン、アセチレンを末端とするポリイ
ミド、ポリブタジエン及びその官能化コポリマー、環状
オレフィンポリシクロブテン、ポリシロキサン、官能化
ポリフェニレンエーテル、ポリアクリレート、ノボラッ
クポリマーとそのコポリマー、フルオロポリマーとその
コポリマー、メラミンポリマーとそのコポリマー、ポリ
(ビスフェニルシクロブタン)、及びこれらの配合物又
はプレポリマーを挙げることができる。上記の接着剤
は、難燃性や高められた靱性を付与するように、それら
を相互に配合されることもでき、又は別なポリマーや添
加剤を配合されることもできると理解すべきである。
【0066】本願において、平均流量気孔サイズと最小
気孔サイズは、それらの値を直接提示するCoulte
r(登録商標)ポロメロターII(英国のLutonに
あるコールターエレクトロニクス社)を用いて測定し
た。平均粒子サイズと最大粒子サイズは、マイクロトラ
ック光散乱粒子サイズ分析器の型番FRA(米国ペンシ
ルバニア州のノースウェールズにあるLeeds &
Northupのマイクロトラック部門)を用いて測定
した。平均粒子サイズ(APS)は、粒子の50%がそ
れよりも大きい値と定義される。最大粒子サイズ(LP
S)は、マイクロトラックのヒストグラムで最大の検出
可能な粒子と定義される。あるいは、最大粒子サイズ
は、マイクロトラックFRAが100%の粒子がそれを
通過したと決定したときの最小点と定義される。
【0067】一般に、接着剤とフィラーの誘電体の調製
方法は、(a) 潤滑されて押出されたプレフォームを、小
さな粒子と接着剤が空隙又は気孔体積の中に自由に流れ
込むことを可能にするのに十分な微細構造まで伸長する
ことによって、ポリテトラフルオロエチレンシートを延
伸膨張する、(b) 例えば熱硬化性又は熱可塑性材料のポ
リマーとフィラーからペーストを作成する、(c) 浸漬、
コーティング、圧力供給によって、延伸膨張ポリテトラ
フルオロエチレンのような高度に多孔質の足場の中に接
着剤とフィラーのペーストを吸収させることを含む。
【0068】本発明のフィラー入り接着剤フィルムを調
製するため、微粒子状フィラーは、微細に分散された混
合物を提供するように、溶媒又は水溶液又は溶融接着剤
の中に混入される。微粒子状のフィラーは、通常サイズ
が40μm未満であり、好ましくは、1〜10μmの平
均粒子サイズを有する。ポリテトラフルオロエチレンの
結節とフィブリルの構造の平均気孔サイズは、微粒子の
十分な侵入を可能にするのに十分大きい必要がある。基
材が延伸膨張ポリテトラフルオロエチレンであるべき場
合、Bowmanらの米国特許第4482516号に教
示のものに似た構造が望ましい。望ましくは、平均流量
気孔サイズ(MFPS)は、最大粒子サイズの約2〜5
倍又はそれ以上であるべきであり、フィラーサイズの約
2.4倍を上回る平均流量気孔サイズがとりわけ好まし
い。ここで、平均流量気孔サイズ(MFPS)と平均粒
子サイズの比を1.4を上回るように選択することによ
って適当な複合材料が調製されることができることも本
発明の範囲内である。最小気孔サイズ対平均粒子サイズ
の比が少なくとも0.8を上回る、又は最小気孔サイズ
対最大気孔サイズの比が少なくとも0.4を上回ると
き、許容できる複合材料がまた調製されることができ
る。平均流量気孔サイズ対粒子サイズの比は、マイクロ
トラックFRA分析器で測定される比である。
【0069】あるいは、最小気孔サイズが最大粒子サイ
ズの約1.4倍以上であるとして、相対的な気孔と粒子
のサイズの別な評価メカニズムが計算されることもでき
る。表1は、基材の平均流量気孔サイズ(MFPS)と
粒子サイズの関係の効果を示す。平均流量気孔サイズ
(MFPS)と最大粒子サイズの比が1.4以下である
と、劣った結果が見られる。この場合、均一な複合材料
が観察されず、フィラー粒子の殆どは、微細多孔質の基
材に均一には侵入しない。平均流量気孔サイズ(MFP
S)対最大粒子サイズの比が約2.0を上回ると、均一
な複合材料が得られる。また、平均流量気孔サイズ対最
大粒子サイズの比が大きい程、均一な分散系が微細多孔
質基材の中に入り込む相対的な割合が高い。
【0070】
【表1】
【0071】
【実施例】
例1 281.6gのTiO2 (TI Pure R-900、デュポン社)
を、MEK中の難燃化されたジシアンアミド/2-メチル
イミダゾール触媒のビスフェノールAを基剤とするポリ
グリシジルエーテル(Nelco N-4002-5,ネルコ社)の20
重量%溶液中に混ぜ入れることによって微細な分散系を
調製した。均一性を保証するため、この分散系を絶えず
攪拌した。延伸膨張ポリテトラフルオロエチレン(PT
FE)の小片をこの樹脂混合物の中に浸した。可撓性の
ある複合材料を得るため、このウェブを張力下で165
℃にて1分間乾燥した。このようにして得られた部分硬
化した接着剤複合材料は、57重量%のTiO2 、13
重量%のPTFE、及び30重量%のエポキシ接着剤を
含んだ。この接着剤シートの数層を銅箔の間に配置し、
真空を利用した液圧プレスにより225℃の温度で90
分間600psiでプレスし、次いで圧力下で冷却し
た。これにより19.0の誘電率を有する銅ラミネート
が得られ、100μm(0.0039インチ(3.9ミ
ル))の誘電体ラミネート厚さの平均層厚さにおいて、
280℃のハンダ衝撃に30秒間耐えた。
【0072】例2 フェニルトリメトキシシラン(04330, Huls/Petrarch)
で前処理した386gのSiO2 (HW-11-89, Harbison
Walker社)を、200gのビスマレイミドトリアジン樹
脂(BT206OBJ, 三菱ガス化学社)と388gのMEKの
マンガン触媒溶液に混ぜ入れることによって微細な分散
系を調製した。均一性を保証するため、この分散系を絶
えず攪拌した。次いで厚さ0.0002インチの延伸膨
張PTFEの小片をこの樹脂混合物の中に浸し、取り出
し、次いで可撓性のある複合材料を得るため、張力下で
165℃にて1分間乾燥した。このプリプレグの数層を
銅箔の間に配置し、真空を利用した液圧プレスにより2
25℃の温度で250psiで90分間プレスし、次い
で圧力下で冷却した。このようにして得られたこの生成
した誘電体は、53重量%のSiO2 、5重量%のPT
FE、及び42重量%の接着剤を含み、銅に対する良好
な接着性、3.3の誘電率(10GHz)、及び0.0
05の誘電正接(10GHz)を示した。
【0073】例3 274.7gのビスマレイミドトリアジン樹脂(BT206O
BJ, 三菱ガス化学社)と485gのMEKのマンガン触
媒溶液の中に483gのSiO2 (HW-11-89)を混ぜ入れ
ることによって微細な分散系を調製した。均一性を保証
するため、この分散系を絶えず攪拌した。次いで厚さ
0.0002インチの延伸膨張PTFEの小片をこの樹
脂混合物の中に浸し、取り出し、次いで可撓性のある複
合材料を得るため、張力下で165℃にて1分間乾燥し
た。このプリプレグの数層を銅箔の間に配置し、真空を
利用した液圧プレスにより225℃の温度で90分間に
わたって250psiでプレスし、次いで圧力下で冷却
した。このようにして得られた生成した誘電体は、57
重量%のSiO2 、4重量%のPTFE、及び39重量
%の接着剤を含み、銅に対する良好な接着性、3.2の
誘電率(10GHz)、及び0.005の誘電正接(1
0GHz)を示した。
【0074】例4 15.44kgのTiO2 粉末(TI Pure R-900、デュポ
ン社)を、3.30kgのビスマレイミドトリアジン樹
脂(BT206OBJ, 三菱ガス化学社)と15.38kgのM
EKのマンガン触媒溶液の中に混ぜ入れることによって
微細な分散系を調製した。この分散系を、均一性を保証
するように絶えず攪拌した。TiO2 を充填した延伸膨
張PTFE(TiO2 の充填率が40%であって膜を最
後に圧縮しなかった以外は、モルチマーの米国特許第4
985296号の教示にしたがって充填した)の小片
を、次いでこの樹脂混合物の中に浸し、取り出し、次い
で可撓性のある複合材料を得るため、張力下で165℃
にて1分間乾燥した。このようにして得られた部分硬化
した接着剤複合材料は、70重量%のTiO2 、9重量
%のPTFE、及び21重量%のエポキシ接着剤を含ん
だ。このプリプレグの数層を銅箔の間に配置し、真空を
利用した液圧プレスにより220℃の温度で500ps
iにて90分間プレスし、次いで圧力下で冷却した。こ
の得られた誘電体は、銅に対する良好な接着性、10.
0の誘電率、及び0.008の誘電正接を示した。
【0075】例5 7.35kgのSiO2 (ADMATECHS SO-E2, Tatsumori
LTD)に7.35kgのMEKと73.5gのカップリン
グ剤、即ち、3-グリシジルオキシプロピルトリメトキシ
シラン(Dynasylan GLYMO (Petrach Systems)) を混合す
ることによって微細分散系を調製した。SO−E2は、
メーカーによると0.4〜0.6μmの粒子直径、4〜
8m2 /gの比表面積、0.2〜0.4g/cc(ルー
ス)の嵩密度を有する高い球形性のシリカと説明されて
いる。
【0076】この分散系に、メチルエチルケトン(ME
K)中のシアン化フェノール樹脂のプリマセットPT−
30(ロンザ社)の50重量%溶液の932g、MEK
中のRSL1462(シェルレジンズ社(CAS#25068-38-
6)) の50重量%溶液の896g、MEK中のBC−5
8(グレートレークス社)の50重量%溶液の380
g、MEK中のビスフェノールA(アルドリッチ社)の
50%溶液の54g、12.6gのイルガノックス10
10(チバガイギー社)、マンガン-2- エチルヘキサノ
エート(Mn HEX-CEM(OMG社))の0.6%溶液の3.1
g、及び2.40kgのMEKを添加した。この分散系
を、約1〜3ガロン/分の速度で約20分間にわたって
Misonics連続フローセルによる超音波攪拌に供
した。このようにして得られた微細分散系を、固形分1
1.9重量%の全浴濃度(overall bath concentration)
までさらに希釈した。
【0077】この微細分散系を含浸浴に注ぎ入れた。延
伸膨張ポリテトラフルオロエチレンのウェブは、図10
の結節とフィブリルの構造と次の特性を有した。
【0078】
【表2】
【0079】フレージャー数は、評価される材料の空気
透過率に関係する。空気透過率は、空気の流れの測定の
ために約6平方インチの円形領域に設けられたガスケッ
ト付固定具にウェブを締めつけることによって測定され
る。上流側は、乾燥圧縮空気の供給源に直列の流量計に
接続された。サンプル固定具の下流側は大気に開放され
た。テストは、サンプルの上流側に水柱0.5インチの
圧力を加え、直列の流量計(流量計に接続されたボール
浮遊式ローターメーター)を通過する空気の流量を記録
することによって行われる。
【0080】ボール破裂強度は、破壊の最大値を測定す
ることによってサンプルの相対的な強度を評価するテス
トである。ウェブは、2枚のプレートの間に締めつけら
れながら、直径1インチのボールで攻撃される。Cha
tillonフォースゲージボール破裂試験を使用し
た。媒体が測定装置にぴんと張って配置され、破裂プロ
ーブのボールに接触するようにウェブを持ち上げること
によって圧力が加えられる。破断時の圧力が記録され
る。
【0081】上記のウェブは、均一性を保証するため、
ある速度又は約3フィート/分で常時攪拌した含浸浴の
中を通した。含浸したウェブは、溶媒の全て又は殆どを
除去するため直ちに加熱オーブンを通過させ、ロール上
に回収する。このプリプレグの数層を銅箔の間に配置
し、真空を利用した液圧プレスで220℃の温度で90
分間にわたって200psiでプレスし、次いで圧力下
で冷却した。得られた誘電体は、銅に対する良好な接着
性、3.0の誘電率(10GHz)、及び0.0085
の誘電正接(10GHz)を示した。
【0082】例4と例7で使用した粒子状フィラーの物
理的特性を下記に比較する。
【0083】
【表3】
【0084】例6 溶融ケイ素の蒸気燃焼によって調製したSiO2 を主成
分とするフィラーと接着剤の含浸された混合物を含む延
伸膨張ポリテトラフルオロエチレン(ePTFE)マト
リックスを次のようにして調製した。最初に2つの前駆
体混合物を調製した。1つは、例5に類似のシラン処理
シリカを含むスラリーの形態であり、もう1つは、樹脂
と別な成分の触媒添加されていない配合物とした。
【0085】−混合物I− シリカスラリーは、MEK中の例5のSO−E2シリカ
の50/50配合物であり、本シリカは、シリカの1重
量%に等しいシランのコーティングを含んだ。5ガロン
の容器に17.5ポンドのMEKと79gのシランを添
加し、MEK中のシランの均一な分散を保証するため、
2つの成分を混合した。次いで例5のシリカの17.5
ポンドを添加した。MEK・シリカ・シラン混合物の2
つの5ガロン容器を反応器に加え、その内容物、即ちス
ラリーを、約1時間にわたって超音波分散器によって再
循環させ、存在し得る全てのシリカ凝集物を破壊した。
超音波攪拌を終え、内容物を連続的に混合しながら、反
応器の内容物を約1時間約80℃に加熱した。次いで反
応した混合物を10ガロンの容器に移した。
【0086】−混合物II− 所望の樹脂配合物の生成物は、約60%の固形分を含有
する触媒添加されていない樹脂配合物を含むMEKを基
剤とした混合物(接着剤)であり、その固形分は、正確
には、41.2%のPT−30シアン化フェノール樹
脂、39.5%のRSL1462エポキシ樹脂、16.
7%のBC58難燃剤、1.5%のイルガノックス10
10安定剤、及び1%のビスフェノールA共触媒の混合
物であり、%はいずれも重量基準である。
【0087】10ガロンの容器の中に14.8ポンドの
PT−30と15〜20ポンドのMEKを添加し、PT
−30を完全に溶かすように激しく攪拌した。次いで6
ポンドのBC58を秤量し、MEK/PT−30の溶液
に添加し、BC58を溶媒和するために激しく攪拌し
た。安定剤の244.5gのイルガノックス1010、
及びビスフェノールAの163gを添加した。10ガロ
ンの容器を再度秤量し、14.22ポンドのRSL14
62を添加した。追加のMEKを添加し、混合物の重量
を60ポンドにした。次いで約1〜2時間にわたって、
又は固体成分を完全に溶かすのに必要なだけ長くその内
容物を激しく攪拌した。
【0088】所望の生成物は、シランで処理したシリ
カ、触媒添加されていない樹脂配合物、及びMEKの混
合物であり、その固形分の68重量%がシリカであり、
全固形分は混合物の5〜50重量%である。正確な固形
分濃度は実験ごとに変わり、一部は含浸される膜によっ
て決まる。触媒レベルは、PT−30とRSL1462
の合計に対して10ppmである。
【0089】混合物IとIIの固形分を、前駆体の正確
性を実証するため、及び生じた全ての溶媒の飛散を補償
するために測定した。混合物Iを10ガロンの容器に添
加し、12ポンドの固体分、例えば、23.48ポンド
の混合物I中の51.5%の固形分を得た。次いで混合
物IIをその容器に添加し、5.64ポンドの固体分、
例えば、9.46ポンドの混合物II中の59.6%の
固形分を得た。マンガン触媒溶液(ミネラルスピリット
中の0.6%)の3.45gを混合物Iと混合物IIの
混合物に添加し、十分に混合し、高い固形分の混合物を
作成した。その高固形分の混合物に十分なMEKを添加
して63ポンドの全重量にすることによって、ePTF
Eマトリックスを含浸するための固形分28%の混合物
の浴混合物を調製した。
【0090】次に、ePTFEマトリックスをこの浴混
合物で含浸し、誘電体材料を作成した。 例7 26.8gのファーネフブラック(ニュージャージ州の
リッジフィールドパークにあるデグッサ社より入手の S
pecial Schwarz 100) 、及び79gのカップリング剤(D
ynaslan GLYMO CAS #2530-83-8、3-グリシジルオキシプ
ロピル- トリメトキシシラン(Petrach Systems))を混合
することによって微細分散系を調製した。この分散系を
1分間にわたって超音波攪拌に供し、次いで予め超音波
攪拌しておいた17.5ポンドのMEK中の17.5ポ
ンドのSiO2(SO−E2)の攪拌中の分散系に添加し
た。一定の頂部からの混合をしながら最終的な分散系を
加熱して1分間の還流を行い、次いでこれを室温まで放
冷した。
【0091】これとは別に、MEK中のプリマセットP
T−30の57.5重量%混合物の3413g、MEK
中のRSL1462の76.8重量%混合物の2456
g、MEK中のBC58(グレートレークス社)の5
3.2重量%溶液の1495g、MEK中のビスフェノ
ールA(アルドリッチ社)の23.9重量%溶液の20
0g、71.5gのイルガノックス1010、ミネラル
スピリット中のMn HEX−CEM(OMG社)の
0.6重量%溶液の3.21g、及び2.40kgのM
EKを加えることによって接着剤ワニスを調製した。
【0092】別な容器の中に、上記の分散系の3739
g、及び0.0233gのファーネフブラック(ニュー
ジャージ州のリッジフィールドパークにあるデグッサ社
より入手の Special Schwarz 100) 、1328gの上記
の接着剤ワニス、及び38.3ポンドのMEKを添加し
た。この混合物を含浸浴に注ぎ入れ、ある速度又は約3
フィート/分でePTFEウェブを含浸浴の中に通し
た。均一性を保証するため、この分散系を絶えず攪拌し
た。含浸したウェブは、溶媒の全て又は殆どを除去する
ために直ちに加熱オーブンを通過させ、ロール上に回収
した。
【0093】このプリプレグの数層を銅箔の間に配置
し、真空を利用した液圧プレスで200℃の温度で90
分間にわたって200psiでプレスし加圧下に冷却し
た。得られた誘電体は、銅に対する良好な接着性を示し
た。 例8 MEK中のプリマセットPT−30(PMN P-88-1591) の
57.5重量%溶液の3413g、MEK中のRSL1
462の76.8重量%溶液の2456g、MEK中の
BC−58(グレートレークス社)の53.2重量%溶
液の1495g、MEK中のビスフェノールA(アルド
リッチ社)の23.9重量%溶液の200g、71.5
gのイルガノックス1010、ミネラルスピリット中の
Mn HEX−CEM(OMG社)の0.6重量%溶液
の3.21g、及び2.40kgのMEKを加えること
によって接着剤ワニスを調製した。
【0094】別な容器の中に、上記の接着剤ワニスの1
328gを、42.3ポンドのMEK、6.40gのフ
ァーネフブラック(ニュージャージ州のリッジフィール
ドパークにあるデグッサ社より入手の Special Schwarz
100) 、及び1860.9gのSiO2(SO−E2)と
共に加えた。この混合物を含浸浴に注ぎ入れ、ある速度
又は約3フィート/分でePTFEウェブを含浸浴の中
を通した。均一性を保証するため、この分散系を絶えず
攪拌した。含浸したウェブは、溶媒の全て又は殆どを除
去するため直ちに加熱オーブンを通過させ、ロール上に
回収した。
【0095】このプリプレグの数層を銅箔の間に配置
し、真空を利用した液圧プレスで220℃の温度で90
分間にわたって200psiでプレスし加圧下に冷却し
た。得られた誘電体は、銅に対する良好な接着性を示し
た。例6の誘電性材料を用い、図9の低熱膨張率のベー
スを調製した。図9のフィラー入りePTFEの層を用
い、銅コアの各面上にラミネートした。次に、誘電体材
料の各露出面にインバー36を配置した。この複合材料
を圧力下で加熱し、ベースユニット31を作成した。
【0096】図1と2を参照しながら先に説明したよう
に、Z軸材料は構成部分2と9に使用される。選択的に
導電性のZ軸基材の部材は、再使用可能で柔軟である。
Meolaの米国特許第5498467号に教示のよう
に、ベース基材は、x軸とy軸で画定される平面内に横
たわる平らな連続気孔の多孔質材料であり、材料の一方
の面から他方の面に延びるZ軸経路を有する。Z軸材料
が随意のエラストマーを含むとき、それは、ベースユニ
ット7の下側表面12と、ラミネート式ウェハーレベル接
触シート9の上側表面の間に配置される。随意のエラス
トマーを有する選択的に導電性の部材8は、選択的に導
電性の部材の下側表面から、一般にZ軸方向に上側表面
まで延びる、一連の電気的に絶縁された不規則形状の導
電性経路を有する。ベースユニット7とラミネート式ウ
ェハーレベル接触シート9の間の適所にあると、導電性
経路は、ベースユニット7の第1端子13を、ラミネート
式ウェハーレベル接触シート9の上側表面上の接触パッ
ド20に電気接続する。
【0097】下記の説明するように、Z軸材料が、ラミ
ネート式ウェハーレベル接触シート9を作成するために
使用される場合、それは部分硬化したB段階の結合用接
着剤を含む。しかしながら、それはZ軸材料8と接触す
るため、それから容易に離脱され、別なウェハーレベル
接触シート9に取り付けるために再使用されることがで
きる。
【0098】材料8とラミネート式ウェハーレベル接触
シート9の双方に使用可能なZ軸部材に適切な材料は、
5×10-6m〜5×10-4m(5μm〜500μm)の
オーダーの厚さを有し、例えば50μm、75μm、1
00μm、150μmなどであり、ナイロン、ガラス繊
維、ポリエステル布帛、又は綿などの織物又は不織布で
ある。また、この部材は、多孔質ポリオレフィンのよう
な可撓性のある多孔質ポリマー材料又は膜でよく、例え
ば、多孔質ポリエチレン、多孔質ポリプロピレン、多孔
質フルオロポリマー、又は開放連続気孔の多孔質ポリウ
レタンが挙げられる。さらに、1つの面から他方の面ま
で連続気孔を有する薄い多孔質セラミック板のような開
放連続気孔の多孔質無機材料も使用可能である。
【0099】多孔質フルオロポリマーには、限定される
ものではないが、多孔質ポリテトラフルオロエチレン
(PTFE)、多孔質延伸膨張ポリテトラフルオロエチ
レン(ePTFE)、ポリテトラフルオロエチレンとポ
リエステル又はポリスチレンの多孔質コポリマー、テト
ラフルオロエチレンのコポリマーとフッ化エチレンプロ
ピレンのコポリマー(FEP)又はC1 〜C4 のアルコ
キシ基を有するペルフルオロアルコキシ- テトラフルオ
ロエチレンのコポリマー(PFA)が挙げられる。多孔
質材料には、延伸膨張ポリプロピレン、多孔質ポリエチ
レン、及び多孔質ポリテトラフルオロエチレンが挙げら
れる。
【0100】Z軸材料の基材として使用される材料は、
米国特許第3953566号の教示にしたがって調製さ
れた材料のような、フィブリルによって相互に接続され
た結節の微細構造と約20%〜90%の空隙体積を有す
る延伸膨張ポリテトラフルオロエチレンであり、この特
許は本願でも参考にして取り入れられており、図11の
ePTFEによって例示されるている。
【0101】Z軸基材として使用される平らな多孔質材
料は、約5〜125μmの厚さを有するが、導電性経路
を形成するために使用される紫外線の強度がサンプルを
貫くことができれば、その厚さはそれ程重要な因子では
ない。図10〜13を参照して、Z軸部材を形成するた
めの材料が微細多孔質PTFE(延伸膨張ポリテトラフ
ルオロエチレン)であるとき、気孔49は、図10に示さ
れたように、フィブリル51によって相互に接続された結
節50の間の空間として画定される。この場合、フィブリ
ル51によって相互に接続された結節50の内部構造は、Z
軸の垂直に画定された横断面の中に、平らな部材の一方
の面から他方までZ軸を貫く不規則な連続経路52をもた
らす材料密度の構造である(図13参照)。
【0102】選択的に導電性の部材53(図13)は、金
属塩の堆積を受け入れるZ軸方向を貫く領域32(図1
2)を作成することによって調製され、この金属塩は、
放射エネルギーに曝されると非導電性の金属核に転化さ
れ、これが無電解金属堆積溶液から導電性金属の堆積を
促進させる作用をする。上記の画定された多孔質部材の
気孔49は、先ず、アルコールのような湿潤剤や有機物の
水系界面活性剤によって湿潤される。メタノール、プロ
パノール、テトラフルオロエチレン/ビニルアルコール
コポリマーなどが使用されることができる。湿潤剤は、
部材の材料を、ニッケルや銅のような導電性金属を受け
入れるようにする作用を行う。
【0103】感放射性の金属塩組成物は、感光性還元
剤、金属塩、ハロゲン化物イオン源、及び第2還元剤の
溶液を含む、液体の放射エネルギーに敏感な組成物であ
る。好ましくは、感放射性溶液は、水、金属塩、感光性
還元剤、第2還元剤、及び所望により(表面を湿らすこ
とが難しい場合は)界面活性剤を含む。金属塩には、限
定されるものではないが、酢酸銅、ギ酸銅、臭化銅、硫
酸銅、塩化銅、塩化ニッケル、硫酸ニッケル、臭化ニッ
ケル、第1鉄含有化合物の例えば硫酸第1鉄、塩化第1
鉄、貴金属の例えばパラジウム、白金、銀、金、及びロ
ジウムが挙げられる。
【0104】適切な感光性還元剤は、芳香族ジアゾ化合
物、鉄塩の例えばシュウ酸第1又は第2鉄、硫酸アンモ
ニウム第2鉄、二クロム酸塩の例えば二クロム酸アンモ
ニウム、アントラキノンジスルホン酸又はその塩、グリ
シン(特に湿り表面条件下で活性なもの)、L-アスコル
ビン酸、アジ化物など、及び金属促進剤の例えば塩化第
1錫のような錫化合物、又は銀、パラジウム、金、水
銀、コバルト、ニッケル、亜鉛、鉄などの化合物であ
り、後者の群は、所望により1ミリグラム〜2グラム/
リットルの量で添加される。
【0105】第2還元剤には、限定されるものではない
が、ポリヒドロキシアルコールの例えばグリセロール、
エチレングリコール、ペンタエリトリトール、メソエリ
トリトール、1,3-プロパンジオール、ソルビトール、マ
ンニトール、プロピレングリコール、1,2-ブタンジオー
ル、ピナコール、スクロース、デキストリン、及びトリ
エタノールアミン、プロピレンオキサイド、ポリエチレ
ングリコール、ラクトース、スターチ、エチレンオキサ
イド、ゼラチンなどの化合物が挙げられる。また、第2
還元剤として有用な化合物は、アルデヒドの例えばホル
ムアルデヒド、ベンズアルデヒド、アセトアルデヒド、
n-ブチルアルデヒド、ポリアミドの例えばナイロン、ア
ルブミン、及びゼラチン、トリフェニルメタン染料のロ
イコ塩基の例えば4-ジメチルアミノトリフェニルメタ
ン、4',4',4"- トリ−ジ−メチルアミノ−トリフェニル
メタン、キサンテン染料のロイコ塩基の例えば3,6-ビス
ジメチルアミノキサンテンと3,6-ビスジメチルアミノ-9
-(2-カルボキシエチル)キサンテン、ポリエーテルの例
えばエチレングリコールジエチルエーテル、ジエチレン
グリコール、ジエチルエーテルテトラエチレングリコー
ルジメチルエーテルなどである。
【0106】また、ソルビトールで例示される湿潤剤で
もある第2還元剤は、一般に、処理溶液の成分として好
ましく、この理由は、湿潤剤が、現像前に「ドライ」コ
ーティングに水分調整効果を及ぼすためと思われる。こ
れは、コーティング中の未転化の感放射性組成物が基材
から洗い落とされる現像工程の際に、部材の内部材料上
の金属コーティングの密度を維持するのにかなりの助け
を与える。
【0107】適切な界面活性剤には、ポリエテノキシノ
ニオン系エーテルの例えばTriton X−100
(Rohm & Haas 社製)、ノニルフェノールとグリシドー
ルの間の反応に基づくノニオン系界面活性剤の例えばS
urfactants6Gと10G(Olin Mathieson 社
製)が挙げられる。この処理溶液、即ち、感放射性組成
物は、水溶液のpHを通常約2.0〜4.0(好ましく
は2.5〜3.8)に調節するための酸塩の形態の酸性
化剤と少量のハロゲン化物イオン(ヨウ化物、臭化物又
は塩化物のイオン)を含み、この結果、添加物の組み合
わせは、処理された平坦な材料を放射エネルギーに曝す
ことによってその後に形成されるコーティングの密度の
かなりの増加をもたらすことに驚くべき効果を与える。
酸性に調節することは、その目的のためだけに薬剤を導
入することを必らずしも必要とせず、これはその調節
が、酸性の感光性還元剤(例えば、アスコルビン酸、グ
リセリンなど)やハロゲン化物イオンを導入するための
いくつかの添加剤(例えば、塩酸)によって例示される
ような別な役割もまた有する酸性物質によって全体的に
又は部分的に行われ得るからである。同様に、ハロゲン
化物イオンの一部又は全部が還元性金属塩(例えば、塩
化第2銅)の成分として導入されることもできる。
【0108】増感溶液のpHを制御又は調節するのに使
用され得る多くの適切な酸性物質には、ホウフッ化水
酸、クエン酸、乳酸、燐酸、硫酸、酢酸、ギ酸、ホウ
酸、塩酸、硝酸などが挙げられる。処理溶液の所望のハ
ロゲン化物イオン分の一部又は全てを提供するため、各
種の臭化物、塩化物、ヨウ化物の塩、及びその他のハロ
ゲン化物を発生する水溶性化合物が使用されることがで
きる。これらには、とりわけ、金属一般の塩並びに、臭
化第2銅、塩化ニッケル、塩化コバルト、塩化第2銅、
ヨウ化ナトリウム、ヨウ化カリウム、塩化リチウム、ヨ
ウ化マグネシウム、臭化マグネシウム、臭化ナトリウ
ム、臭化カリウムなどで例示されるこれら金属のハロゲ
ン化物が挙げられる。臭化物塩が好ましく、これは、少
なくともある例において、それらが対応の塩化物よりも
基材上に高度の感受性(即ち、より濃く密度の高い析
出)を与えるためである。
【0109】ハロゲン化物イオンは、溶質のわずかな割
合のみを構成し、一般に、溶解した固体の全重量を基準
に約0.045〜1.6%、好ましくは約0.13〜
0.45%の範囲でよい。ハロゲンの量は、別な表現と
して、増感溶液の1リットルあたり約0.9〜25ミリ
当量のハロゲン、好ましくは約2.5〜9ミリ当量でよ
く、例えば臭化第2銅では0.3〜1.0g/lであ
る。ハロゲン化物イオンの割合を高めることは、通常望
ましくなく、これは、そのような増加が、最適量で得ら
れるものよりも低く処理の増感作用を漸次に減じるよう
に観察されるためである。また、当量として表わされる
これらのハロゲン化物イオンの割合は、処理溶液中の第
2銅その他の還元性の非貴金属カチオンのそれよりも少
ない。例えば、このような金属イオン対ハロゲン化物イ
オンの当量比は、通常少なくとも2:1の範囲であり、
好ましくは約4:1〜100:1である。
【0110】感放射性組成物は、気孔を画定する材料を
完全に湿らし、それによって、材料の気孔を通って組成
物が侵入又は浸透するのに十分な時間にわたって多孔質
部材が感放射性組成物に曝され、多孔質で平坦な材料の
一方の側から他方の側まで気孔を画定する材料にそって
気孔内部にコーティングを形成するように、材料に施さ
れる。その後、コーティングされた多孔質部材は、50
℃未満で空気乾燥又はオーブン加熱することによって乾
燥される。この段階では、処理用組成物の感光性を保持
するため、その材料は黄色光の条件下で取り扱われるべ
きである。また、その部材は、プロセスに悪影響を及ぼ
すことがある部材の材料により起こり得る水の吸収のた
め、70°F未満の温度と60%以下の相対湿度に保た
れるべきである。
【0111】コーティングされた多孔質部材の一方の側
の表面は、以降に放射が被覆領域に衝突しないように、
選択領域で不透明カバー55(図11)によってマスキン
グされる。このマスキングは、電気コネクターとしての
使用に対しては、任意の所望の形状、サイズ、配列のド
ット形状の導電性領域、あるいは、非導電性領域(電気
絶縁性)の交互のバンドによって隔てられたZ軸方向に
貫ぬく導電性領域の交互のバンド又はストリップをもた
らすことができる。ドットは通常円形であるが、正方形
や長方形などのその他の幾何学形状を有することもでき
る。ドットのサイズは0.0001インチのように小さ
く、また0.025インチのように大きくできるが、好
ましくは0.001インチ、0.002インチ、0.0
03インチ、0.004インチ、0.005インチ、
0.008インチ、0.009インチ、又はこれらの間
であり、隣接ドットの中心間の距離として定義されるピ
ッチは、好ましくは、ドットの寸法の少なくとも2倍で
あり、例えば1ミルのドットでは2ミルのピッチであ
る。
【0112】図11のマスキングされた部材は、光、電
子ビーム、X線などのような放射(radiation) 、好まし
くは紫外線放射に、材料の厚さの端から端まで金属塩の
金属カチオンを金属核に還元するのに十分な時間とパワ
ーで曝される。次いでその部材は、マスキングを除去さ
れ、酸性又はアルカリ性の洗浄溶液で洗浄され、不透明
カバーで保護されていた感放射性組成物が洗い落とされ
る。酸性又はアルカリ性の洗浄(又は固定)溶液は、溶
液が数分間(例えば、5分間以下)より長くその領域に
接触したままでなければ、放射が金属カチオンを金属核
に還元した領域に影響を及ぼさない。
【0113】具体的には、処理された部材が、図11に
示されたように、金属マスク、ジアゾ又は銀ハロゲン化
物フィルムで選択的にマスキングされる。このマスキン
グされた部材が、500ナノメートル未満の波長の視準
されていない又は視準された紫外線源で光により映像化
される。触媒の非導電性金属核そのものは、安定な光像
を形成するには少なくとも200ミリジュールの放射エ
ネルギーを必要とする。
【0114】紫外線エネルギーは、多孔質部材の厚さを
貫通するのに十分強い。このため、以降のメッキ操作に
おいて、導電性金属はZ軸を通って連続的にメッキし、
Z軸に電気的連続性を与える。所望により、紫外線エネ
ルギーは、平坦な部材の両側に適用されてもよい。5分
間のならし期間の後、触媒化された材料が、次いで硫酸
溶液(例えば、8重量%の硫酸と92重量%の脱イオン
水からなる溶液)、又はアルカリ性溶液(40g/lの
エチレンジアミンテトラ酢酸、100ml/リットルの
ホルムアルデヒドからなり、水酸化ナトリウムを用いて
10を超えるpHに調節)の中で、30〜90秒の短い
時間で洗浄される。この洗浄工程の目的は、光還元像を
保持しながら、曝されていない触媒を材料から除去する
ことである。
【0115】選択の像を有する洗浄された材料は、次に
反応性金属カチオン置換溶液を用いて安定化される。便
利な溶液は次の通りである。
【0116】
【表4】
【0117】像は、銅の、より安定なカチオンの例えば
パラジウムによる置換反応を受ける。このような薄層の
量で銅が酸化する性向とパラジウムが無電解浴で還元反
応をより敏速に開始する能力のため、より安定な系が望
ましい。部材はこの溶液中に少なくとも30秒間保持さ
れ、次に脱イオン水中で約1分間洗浄される。触媒化さ
れた材料は、1種以上の導電性金属で、約50〜60マ
イクロインチの析出厚さまで選択的に無電解メッキされ
る。このような金属には銅、ニッケル、金、銀、白金、
コバルト、パラジウム、ロジウム、アルミニウム、及び
クロムが挙げられる。無電解浴中の時間の間、基材の最
も内部まで金属が拡散するのを促進するため、部材が揺
すられながら撹拌される。メッキは、先ず脱イオン水の
中ですすぎ、次いで撹拌されている無電解銅浴の中に十
分な時間にわたって浸し、パラジウムの上に且つ基材の
厚さを貫ぬいて材料に銅を析出させることによって行わ
れる。このように、Z軸方向に材料を貫ぬく選択領域の
中で、材料の結節50とフィブリル51は、Z軸部分57と上
側と下側の接触パッド58と59を有する導電性金属層56で
少なくとも部分的に被覆される(図13参照)。このよ
うに、導電性金属56は、上側と下側のパッド58と59の間
に、選択領域を貫ぬく連続的な導電性経路52を形成す
る。
【0118】Z軸部材料が部材8として使用される場
合、先に示した気孔49を満たすエラストマー60を吸収さ
れることができる。エラストマーには、ゴム弾性を有す
る任意の材料を挙げることができ、例えば、限定される
ものではないが、シロキサン(シリコーン)を基剤とす
るエラストマー、アクリル樹脂、ブチルゴム、クロロス
ルホン化ポリエチレン、エチレン−プロピレンゴム、フ
ッ化エラストマー、及び熱可塑性ゴムのポリスチレン、
ポリエチレン、ネオプレン、ポリブタジエンなどがあ
る。好ましくは、エラストマーはDow Cornin
g(登録商標)3−1753であり、これは供給時に、
−55℃〜200℃の使用範囲を有する半透明の液体で
あり、25℃で0.98の比重と25℃で385cps の
粘度を有する。Dow Corning(登録商標)3
−1753の相似被覆は、シリコーンエラストマーに硬
化し、これは溶融したりかなりの程度に軟化することは
ない。その他の好ましいエラストマーは、供給時に半透
明で、25℃において0.98の比重と230cps の粘
度を有するDow Corning(登録商標)3−1
765と、半透明で25℃において0.98の比重と4
50cps の粘度を有するDow Corning(登録
商標)1−1405である。
【0119】吸収用溶液は、オクタメチルトリシロキサ
ン(05−20)、メチルジメチルホルメート(DM
F)、テトラヒドロフラン(THF)、ミネラルスピリ
ット、低級アルコールの例えばC1 〜C6 アルコール、
好ましくはイソプロパノール、及びダウコーニング社か
ら入手可能なケトン溶媒のような適切な溶媒中の、Do
w Corning(登録商標)3−1753,1−1
405、及びゼネラルエレクトリック社から入手可能な
PSA595シリコーンのような非接着性のシリコーン
エラストマーから調製され、ここで、エラストマーは溶
液の10〜70重量%を含む。エラストマーは、撹拌又
は同様な混合技術によって十分に溶媒に混合され、溶解
し、エラストマー溶液を形成する。エラストマー溶液
は、タンクその他の適切な容器の中に入れられ、次いで
選択的に導電性のZ軸材料がエラストマー溶液の中に浸
漬され、その溶液を材料の気孔の中に吸収させ又は含浸
させる。浸漬はディッピングでよい。ディッピングは好
ましい含浸技術であるが、Z軸材料にエラストマー溶液
を含浸することができる、例えば加圧スプレーのような
任意のその他のプロセスも使用可能である。
【0120】エラストマー溶液を含むZ軸材料は、乾燥
用ラックに置かれ、2〜15分間、好ましくは5〜10
分間、最も好ましくは5分間空気乾燥する。乾燥時間
は、気孔サイズ、材料の厚さ、及び溶媒の量によって調
節される。空気乾燥のより長い又はより短い時間が、よ
り厚いZ軸材料が空気乾燥されるべき場合又はより多く
の溶媒量が存在する場合に必要なことがある。次に、空
気乾燥されたZ軸含浸材料を乗せたラックが、約95℃
〜145℃、好ましくは約120℃の温度に維持された
加熱オーブンの中に10〜70分間、好ましくは30分
間にわたって入れられ、溶媒を除去する。乾燥と加熱
は、残存する溶媒含有率が約1.0重量%未満、好まし
くは0.2重量%未満に低下するまで行われる。
【0121】他方で、ラミネート式ウェハーレベル接触
シート9にZ軸材料が使用される場合、Z軸材料は結合
用接着剤を含浸される。Z軸材料が2つの別な導電性材
料の間のコネクター境界材として使用される場合、その
材料の通路は接着剤で満たされることができる。適切な
接着剤には、エポキシ樹脂、アクリル樹脂、ウレタン樹
脂、シリコーン樹脂、ポリイミド樹脂、シアネートエス
テル樹脂などが挙げられる。接着剤は、その接着剤溶液
の中に部材を浸すことによって気孔の中に都合よく吸収
される。エポキシ樹脂について、適切な溶媒はメチルエ
チルケトンである。結合性能を与えるためにZ軸材料の
中に接着剤が吸収又は含浸された後、接着剤は160℃
に加熱され、接着剤を部分的に硬化させる。
【0122】−Z軸材料の例− 次の例において、使用した触媒処理溶液は、1リットル
の脱イオン水に次のものを添加することによって調製し
た。
【0123】
【表5】
【0124】使用した固定溶液は8重量%の硫酸と92
重量%の蒸留水であった。また、次の成分を含む安定化
溶液を使用した。
【0125】
【表6】
【0126】例9 米国特許第5498467号に教示のように、W.L.
Gore & Associates社から入手した伸
長された多孔質ポリテトラフルオロエチレン膜を、75
%のメタノール、25%のエタノール、及びテトラフル
オロエチレンとビニルアルコールのコポリマーの1重量
%の溶液に、室温で約30秒間浸すことによって、湿潤
剤で処理した。
【0127】次いで、湿潤した膜を、触媒処理用溶液に
60秒間浸し、次いで50℃のオーブンで3分間乾燥し
た。膜の1つの表面を、直径6ミルでピッチ12ミル
(中心から中心)のジアゾフィルムのドットでマスキン
グした。次いで膜を、1600ミリジュールの視準され
た紫外線源に約2分間曝した。5分間のならし期間の
後、紫外線処理した膜を次いで固定溶液中で30秒間洗
浄し、曝されていない触媒処理用溶液を除去した。次い
で安定化溶液に1分間浸すことによって選択的に映像化
された膜を安定化させ、次いで蒸留水中で1分間洗浄し
た。
【0128】次いで安定化された膜を、1リットルの脱
イオン水を基準に次の成分の銅メッキ用浴組成物(Ship
leys 3)の中に浸した。
【0129】
【表7】
【0130】撹拌棒を用い、膜を浴の中で7.5分間撹
拌し、Z軸の端から端までの触媒化された部分の膜の気
孔の全体にわたり、銅の拡散を促進した。 例10 米国特許第5498467号に教示のように、6ミル
(150μm)の厚さの伸長された多孔質ポリテトラフ
ルオロエチレン膜を、2-プロパノールに曝して1分間浸
すことによって湿潤させた。次いで触媒処理用溶液に1
分間浸し、乾燥し、マスキングし、紫外線に曝し、次い
で例9と同様にして、固定と安定化の溶液に曝した。こ
のZ軸材料を例9と同様にして銅でメッキし、例9と同
様にして銅でコーティングした。
【0131】例11 2ミルの厚さの伸長された多孔質ポリテトラフルオロエ
チレン膜を例9と同様にして調製し、但し、マスキング
ストリップは10ミルのピッチで3ミルのパッドとし
た。 例12〜14 例9の手順を、多孔質ポリエチレン、多孔質ポリプロピ
レン、及び開放連続気孔の多孔質ポリウレタンからなる
膜について繰り返し、Z軸にそって延びる不規則形状の
導電性経路を有するZ軸材料を作成した。
【0132】−ゴム弾性で選択的導電性のZ軸材料− 例15 次の溶液をタンクに入れ、フレームに支持されたZ軸材
料を溶液に浸すことによって、例9のZ軸材料にその溶
液を吸収させた。
【0133】
【表8】
【0134】含浸されたZ軸材料を、乾燥用ラックの中
で5分間空気乾燥した。乾燥用ラックを、120℃に加
熱されたオーブンの中に30分間入れ、溶媒を除去し
た。下記の例16〜20においては、Z軸材料はシリコ
ーンエラストマーを含浸される。ここで、Z軸材料はエ
ラストマーを含まなくても使用される。 例16 図17(1000倍の倍率)に示された結節とフィブリ
ルの構造を有する伸長された多孔質ポリテトラフルオロ
エチレン膜からなる膜は、厚さ76μmで、25℃にお
いて0.22g/cm3 の密度と70%の空隙体積を有
し、W.L.Gore & Associates社か
ら入手可能であり、例1と同様にして調製しZ軸膜を作
成したが、但し、マスキングストリップは5ミルのピッ
チの2ミルのパッドとした。このZ軸膜を、20%のD
ow Corning(登録商標)3−1753シリコ
ーンを含むシリコーン溶液で含浸した。
【0135】例17 図14(1000倍の倍率)の結節とフィブリルの構造
を有する例16のものと同様なポリテトラフルオロエチ
レン膜を用意し、例1と同様にしてZ軸膜を作成した
が、但し、マスキングストリップは15ミルのピッチの
8ミルとした。このZ軸膜を、30%のDow Cor
ning(登録商標)3−1753シリコーンを含むシ
リコーン溶液で含浸した。
【0136】例18 図15(1500倍の倍率)に示された結節とフィブリ
ルの構造を有し、厚さ40μmで、25℃において0.
4g/cm3 の密度を有し、W.L.Gore& As
sociates社から入手可能な伸長された多孔質ポ
リテトラフルオロエチレン膜を用意し、例1と同様にし
てZ軸膜を作成したが、但し、マスキングストリップは
15ミルのピッチの8ミルとした。このZ軸膜を、30
%のDow Corning(登録商標)3−1753
シリコーンを含むシリコーン溶液で含浸した。
【0137】例19 図16(1000倍の倍率)の結節とフィブリルの構造
を有し、厚さ100μmで、25℃において0.35g
/cm3 の密度と70%の空隙体積を有し、W.L.G
ore & Associates社から入手可能な伸
長された多孔質ポリテトラフルオロエチレン膜を用意
し、例1と同様にしてZ軸膜を作成したが、但し、マス
キングストリップは15ミルのピッチの8ミルとした。
このZ軸膜を、30%のDow Corning(登録
商標)3−1753シリコーンを含むシリコーン溶液で
含浸した。
【0138】例20 図17(1000倍の倍率)の結節とフィブリルの構造
を有する伸長された多孔質ポリテトラフルオロエチレン
膜は、厚さ150μmで、25℃において0.20g/
cm3 の密度と70%の空隙体積を有し、W.L.Go
re & Associates社から入手可能であ
り、例1と同様にして調製しZ軸膜を作成したが、但
し、マスキングストリップは15ミルのピッチの8ミル
とした。このZ軸膜を、30%のDow Cornin
g(登録商標)3−1765シリコーンを含むシリコー
ン溶液で含浸した。
【0139】例21〜23 上記の例9〜11のZ軸基材の膜に結合性能を与えるた
め、エポキシ接着剤を含浸し、160℃に加熱した。 例24〜29 エラストマーのマトリックスを形成する例15〜20の
それぞれのZ軸材料を未含浸の状態でエポキシ接着剤樹
脂に接触させ、160℃に加熱し、Z軸接着剤を作成す
る。
【0140】図18と19は、それぞれピッチ15ミル
の1つの8ミルのパッドと複数の8ミルのパッドの走査
型電子顕微鏡写真である。 −ラミネート式ウェハーレベルの接触シート− 図20〜34を参照しながらラミネート式ウェハーレベ
ル接触シート9を説明するが、これは、ベースユニット
の第1端子13と下側表面上に隆起した導電性金属バンプ
に対応するパターンで配置された接触パッド(図34)
を備えた上側表面を有する。各接触パッドは、ラミネー
ト式ウェハーレベル接触シート9の下側表面上の導電性
バンプに電気接続される。バーンインデバイスが使用中
にあるとき、導電性バンプは、テスト中のウェハーの接
触パッドと接触する。
【0141】図34に見られるように、ラミネート式ウ
ェハーレベル接触シートは、第1層61と第2層62を有す
る。第1層61は誘電体材料63からなり、1つの表面65に
形成された少なくとも1つの導電性ビア64が、他方の表
面上の導電性パッド66にそれぞれ接続される。これらの
層は、ウェハーレベル接触シートの一部を形成するよう
に加工される基材を形成する。第1層61は基材67であ
り、好ましくはW.L.Gore & Associa
tes社から入手可能なGoreflex(登録商標)
である。Goreflex(登録商標)の代わりに、誘
電体材料63は、Speedboard(登録商標)C又
は接着剤・フィラー・ePTFE複合材料から形成さ
れ、銅が被着されている。
【0142】第2層62は、一連の電気的に絶縁された不
規則形状の導電性Z軸経路を有する多孔質Z軸材料から
なり、その第2層の下側表面上に導電性の金属バンプ又
は接点を有する。導電性バンプ67は、ブラインドビア64
と、接着剤含有Z軸材料の不規則形状の導電性Z軸経路
を通って第1層61上の導電性パッド66に接続される。図
20〜34に見られるように、図34のラミネート式ウ
ェハーレベル接触シートは、それぞれ図20と24の第
1と第2の誘電性ラミネート基材67と68から作成され
る。各誘電体は、上側と下側の銅層(図20)をラミネ
ートされる。基材67は、導電体層69(例えば銅)、Sp
eedboard(登録商標)C又は接着剤ペースト・
ePTFE複合材料からなる誘電体層70、及び導電体層
71(例えば銅)を含んでなる。誘電体層70は、ガラス強
化誘電体層のような、レーザーやプラズマプロセスによ
るエッチングに抵抗性の材料を含むべきでない。適切な
誘電体材料には、限定されるものではないが、ポリイミ
ドとポリイミドのラミネート、エポキシ樹脂、有機材
料、又は少なくとも部分的にポリテトラフルオロエチレ
ンを含む誘電体材料が挙げられる。1つの誘電体材料
は、W.L.Gore & Associates社か
ら商品名SPEEDBOARD(商標)誘電体材料とし
て入手可能であり、あるいは、上記の接着剤・SiO2
を充填された多孔質基材がある。
【0143】誘電体層70の厚さは重要である。この厚さ
は、得られる金属接点の高さを決める。フォトレジスト
が銅層69と71にそれぞれ施され、窪み又はビアのような
ウェルが形成されるべき場所に像が形成される。露出
(像形成)領域(図示せず)の銅は、塩化第2銅を基剤
としたエッチング剤溶液のような任意の適切な通常の銅
エッチング剤でエッチング除去される。露出領域内の銅
がエッチング除去されると、誘電体層70の一部が見え
る。次いでフォトレジストが基材から除去されることが
できる。露出した誘電体部分は、その中に金属接点が形
成される「ウェル」72(図21)を画定するため、レー
ザーでアブレーション除去される。理解されるはずのよ
うに、銅層69は、露出した誘電体部分70のアブレーショ
ンを可能にするマスクとして機能する。銅層71は止めの
作用をし、ウェル72の底を画定することができる。
【0144】露出した誘電体部分のアブレーションは、
銅層を除去することなく有機物誘電体の選択的アブレー
ションに適切な任意のレーザーによって達成されること
ができる。エキシマレーザー、3倍又は4倍周波数のY
AGレーザーのような紫外波長で動作するレーザーがと
りわけ適切である。ここで、その他のタイプのレーザー
も適切である。レーザーは、大きなレーザースポットで
基材表面が掃引される走査モード又は焦点ビームの、い
ずれで操作されてもよい。露出した誘電体部分のレーザ
ーアブレーションの他に、露出した誘電体部分を選択的
に除去する、例えば、限定されるものではないが、プラ
ズマエッチング、反応性イオンエッチング、又は化学的
エッチングのようなその他のプロセスが採用されること
もできる。ここで、レーザーアブレーションプロセスが
とりわけ首尾よく適するが、これはウェルの形状の全体
により多くの制御を可能にするためである。走査モード
のレーザーアブレーションプロセスの場合、単なる回折
がテーパー付き円錐形状をもたらすであろう。
【0145】結果として、ブラインドビア72が形成され
る。その後、ウェル又はビア72の内側が、銅のような導
電性金属73でコーティングされる。銅は、無電解メッ
キ、スパッタリング、蒸発、又は直接の電着を可能にす
る導電性コーティングの堆積によって堆積させることが
できる。その後、基材67の全体的上部と同時に予定のパ
ッド領域74がフォトレジスト75でコーティングされる
(図22)。基材67の底部上の露出した銅76が、塩化第
2銅を基剤としたエッチング剤溶液のような任意の適切
な通常の銅エッチング剤でエッチング除去される。次い
で基材の上部と底部の表面からフォトレジスト75が除去
され、銅パッド77を残存させる(図23)。所望によ
り、第1ニッケル層と第2金層が、パッド77の外側表面
上に堆積されることができ、ニッケル層は、金層が銅層
の中に拡散することを抑える役割をする。
【0146】第2誘電性ラミネート基材68(図24)は
基材67と同じであり、上側の銅層78、誘電体80、及び下
側の銅層79を備える。基材67と同様に、誘電体層80は、
ガラス強化された誘電体層のような、レーザーやプラズ
マプロセスによるエッチングに抵抗する材料を含むべき
でない。ここでもまたフォトレジストがそれぞれ銅層78
と79(図示せず)に施され、また、ウェル、窪み、又は
ビア81が形成される領域に通常技術を用いて像形成され
る。像形成されて露出された領域(図示せず)での銅層
78は、塩化第2銅を基剤としたエッチング剤溶液のよう
な任意の適切な通常の銅エッチング剤でエッチング除去
される。露出した領域内の銅がエッチングされると、誘
電体層80の露出部分が見え、レーザーでアブレーション
除去され、「ウェル」81(図25)を画定する。ウェル
又はビア81が画定された後、基材67に関して先に説明し
たように、ウェル又はビア81の側壁上に銅のような表面
導電体層82を堆積させる任意の適切な仕方で、ベース基
材が加工される。次いでフォトレジスト83が基材68の上
部に施され(図26)、パッド及び/又はトレースを作
成するために像形成され、同時にメッキと又は金属被覆
を避けるために基材68の底部についても行われる。
【0147】フォトレジストで保護されていない領域
は、ニッケルのような銅に対して選択的にエッチングす
る金属でメタライズされ、ニッケル層84を形成する(図
27)。その後、堆積したニッケルは、低抵抗接点を形
成するため、金の層でコーティングされることができ
る。次いでフォトレジストが、基材の上側と下側の表面
から除去される(図28)。
【0148】次いでその加工した第1と第2の誘電体ラ
ミネート基材85と86の間に、加工した基材85をそのZ軸
材料87の上にして選択的導電性Z軸材料87を配置するこ
とによって(図29)、ラミネート式ウェハーレベル接
触シートが組み立てられる。3つの層が、435°Fの
温度と325psiの圧力下で一緒にラミネートされ、
これによってそのZ軸材料87の接着剤が基材85と86をそ
れに結合させる。
【0149】3層ユニット88が形成されると(図3
0)、先に説明した銅エッチング溶液を用いて銅層89が
エッチング除去され、層90を残す(図31)。その後、
誘電体90が除去され、バンプ92を有する銅層91を残す
(図32)。次いでフォトレジスト93が加工された基材
上のビア94と周りの領域96と97に施され(図33)、銅
層98と露出銅層95が除去される(図34)。フォトレジ
ストが除去され、ウェハーレベル接触シートが形成され
る。導電性ビア94は導電性パッド99に接続され、次いで
それがZ軸材料87の導電性Z軸経路を介してバンプ67に
接続される。
【0150】ビア上に金属コーティングを形成するのに
適切なプロセスには、限定されるものではないが、通常
の無電解銅メッキ法、スパッタリング、蒸発、又は直接
の電着を可能にする導電性コーティングの堆積、又はそ
の他の任意の適切な方法が挙げられる。この堆積を厚く
するために追加の電解的に堆積された銅が付加され、そ
れによって、付加的な加工工程のためのより丈夫な表面
を提供することもできる。
【0151】図35は、上記の方法によってウェハーレ
ベル接触シート上に形成されたバンプの走査型電子顕微
鏡写真である。図36では、図26の基材がやや拡大さ
れており、導電性バンプを提供するために形成されるビ
アとパッド表面の寸法を与える。図36に見られるよう
に、ビアは、上側直径A(Aは25μm〜75μm)、
底部直径B(Bは10μm〜60μm)、及び高さC
(Cは20μm〜75μm)を有する。フォトレジスト
83から形成されるパッドの直径Dは35μm〜150μ
mである。バンプ67(図34と37に示す)は、5μm
〜50μmの端部直径(公差±2μm)を有する実質的
に平らなチップ101 を備え、これはビア81によって一時
的に支持される。
【0152】本発明を、特定の態様について説明した
が、当業者には、以上の説明に照らして多くの変化や変
更があり得ることは明白である。したがって、本発明
は、特許請求の範囲の思想と範囲の中に収まる全ての変
更や変化を包含するものである。
【図面の簡単な説明】
【図1】ウェハー上に形成された複数の集積回路チップ
を有するウェハーを示し、各チップはチップに電気接続
させるための接触パッドのパターンを有する。
【図2】ウェハーに接触する前の持ち上げられた、ラミ
ネート式接触シートの導電性バンプを備えたウェハーレ
ベルバーンイン用のバーンインデバイスを示す。
【図3】ウェハーの接触パッドに緊密に接触するラミネ
ート式接触シートの導電性バンプを備えた図2のバーン
インデバイスを示す。
【図4】バーンインデバイスの別な態様を示し、ラミネ
ート式接触シートとテスト中のウェハーの間の緊密な接
触が膨張可能なブラダーによって制御される。
【図5】本発明による上側のバランス用「ダミイ」層と
下側の良好な「回路」層を備えたベースユニットを示
す。
【図6】信号層、低熱膨張率ベース層、及び5つのバラ
ンス用層を有するベースユニットを示す。
【図7】接触パッドと誘電体層を貫くビアホールを示す
パッド層の横断面図を示す。
【図8】誘電体層上の信号トレースを例示する信号層の
図を示す。
【図9】低熱膨張率のベース層を通る横断面図を示し、
その構成部分の層を例示する。
【図10】開放連続気孔の多孔質基材を貫いて延びる不
規則なZ軸経路の構造を大要で示す。
【図11】開放連続気孔の多孔質基材を貫いて延びる不
規則なZ軸経路の構造を大要で示す。
【図12】開放連続気孔の多孔質基材を貫いて延びる不
規則なZ軸経路の構造を大要で示す。
【図13】基材の厚みを貫いて延び、導電性表面の接点
で成端する独立したZ軸導電性経路を有する多孔質基材
を示す。
【図14】Z軸材料を調製するために使用され、0.2
2g/cm3 の密度、76μmの厚さ、及び70%の空
隙体積を有するePTFE材料の走査型電子顕微鏡写真
である。
【図15】Z軸材料を調製するために使用され、0.4
0g/cm3 の密度、40μmの厚さ、及び20%の空
隙体積を有するePTFE材料の走査型電子顕微鏡写真
である。
【図16】Z軸材料を調製するために使用され、0.3
5g/cm3 の密度、100μmの厚さ、及び70%の
空隙体積を有するePTFE材料の走査型電子顕微鏡写
真である。
【図17】Z軸材料を調製するために使用され、0.2
0g/cm3 の密度、150μmの厚さ、及び70%の
空隙体積を有するePTFE材料の走査型電子顕微鏡写
真である。
【図18】Z軸材料上の8ミルのパッドを示す。
【図19】Z軸材料上の15ミルピッチの8ミルのパッ
ドの列を示す。
【図20】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図21】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図22】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図23】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図24】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図25】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図26】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図27】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図28】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図29】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図30】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図31】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図32】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図33】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図34】本発明のラミネート式ウェハーレベル接触シ
ートを製造するための一連のプロセスを示す。
【図35】本発明のウェハーレベル接触シート上に形成
されたバンプの走査型電子顕微鏡写真である。
【図36】本発明のウェハーレベル接触シート上の導電
性バンプを形成するための、ビアと周りのフォトレジス
トの拡大された図を示す。
【図37】独立した導電性バンプとその寸法を示す。
【図38】接着剤・フィラー複合材料を調製するために
使用されるePTFE材料の走査型電子顕微鏡写真を示
す。
【符号の説明】
1…ウェハー 2…チップ 6…バーンイン装置 7…ベースユニット 9…ラミネート式ウェハーレベル接触シート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジミー レオン アメリカ合衆国,ウェスコンシン 54701, オー クレア,ウエスト マクアーサー アベニュ 1025,アパートメント 216

Claims (31)

    【特許請求の範囲】
  1. 【請求項1】 温度制御された環境中にバーンインユニ
    ットを配置し、そのバーンインユニットは下方に垂れる
    導電性バンプを有し、 そのバーンインユニットを下降させ、その導電性バンプ
    を、スクリーニングされる電子部品の対応する導電性パ
    ッドに接続させ、 テスト信号を発生させ、そのテスト信号を、そのバーン
    インユニットを通してその電子部品上のその導電性パッ
    ドまで伝達する、ことを特徴とする電子部品のバーンイ
    ンスクリーニング方法。
  2. 【請求項2】 そのバーンインが少なくとも約90℃の
    温度で行われる請求項1に記載の方法。
  3. 【請求項3】 そのバーンインが少なくとも約150℃
    の温度で行われる請求項1に記載の方法。
  4. 【請求項4】 そのバーンインが約125℃〜200℃
    の間の温度で行われる請求項1に記載の方法。
  5. 【請求項5】 そのバーンインユニットが、下側表面に
    複数の第1端子と第2端子を備えた低熱膨張率又はマッ
    チした複合熱膨張率のベースを有する高度に平面性のあ
    るベースユニットを備え、そのテスト信号を伝達する工
    程が、その第2端子からのテスト信号をその第1端子に
    伝達することを含む請求項1に記載の方法。
  6. 【請求項6】 そのバーンインユニットが、Z軸導電性
    層を備え且つZ軸導電性経路とその導電性バンプを有す
    るラミネート式ウェハーレベル接触シートを備え、その
    伝達工程が、その第1端子からのテスト信号をそのZ軸
    導電性経路を通してその導電性バンプに伝達する請求項
    5に記載の方法。
  7. 【請求項7】 その第1端子からそのZ軸経路に伝達さ
    れるその信号が、先ず、そのベースユニットとそのウェ
    ハーレベル接触シートの間に配置された中間のZ軸材料
    中のZ軸導電性経路を通して伝達される請求項6に記載
    の方法。
  8. 【請求項8】 そのテスト信号が、多孔質マトリックス
    の一方の面から他方の面まで延び且つX軸とY軸の方向
    に互いに電気的に絶縁された不規則形状の導電性Z軸経
    路を通して伝達される請求項7に記載の方法。
  9. 【請求項9】 そのテスト信号を、電子部品を備えた半
    導体ウェハーに伝達することを含む請求項1に記載の方
    法。
  10. 【請求項10】 そのテスト信号が、先ずそのウェハー
    レベル接触シートのZ軸材料の上側表面に接触する誘電
    体材料中の導電性ブラインドビアを通してそのテスト信
    号を送ることにより、そのウェハーレベル接触シート中
    のその経路を通して伝達される請求項5に記載の方法。
  11. 【請求項11】 低熱膨張率のベース層を提供すること
    によって、そのバーンインユニットの平面性を維持する
    組み合わせをさらに含む請求項1に記載の方法。
  12. 【請求項12】 その平面性を維持する工程が、そのベ
    ース層の下側表面にその第1と第2の端子を有する下側
    回路層を備え、その上側表面にバランス用層を備えたそ
    のベース層を提供することを含む請求項11に記載の方
    法。
  13. 【請求項13】 バランス用層の積層を提供することを
    含み、各バランス用層が、その高度に平面性のあるベー
    スユニットの対応する回路層の密度に実質的にマッチす
    る密度を有する導電性層と誘電体層を備える請求項12
    に記載の方法。
  14. 【請求項14】 直径が約75mm〜300mmの半導
    体ウェハーをバーンインスクリーニングすることを含む
    請求項9に記載の方法。
  15. 【請求項15】 直径が約150mm〜200mmの半
    導体ウェハーをバーンインスクリーニングすることを含
    む請求項9に記載の方法。
  16. 【請求項16】 直径が約200mm〜300mmの半
    導体ウェハーをバーンインスクリーニングすることを含
    む請求項9に記載の方法。
  17. 【請求項17】 その平面性を維持する工程が、ウェハ
    ーの熱膨張率に±3ppm/℃の範囲でマッチする熱膨
    張率を有するベースを提供することを含む請求項11に
    記載の方法。
  18. 【請求項18】 直線1フィートあたり約0.01イン
    チ未満の平面度とウェハーの熱膨張率にマッチする熱膨
    張率を備えたベース部材を有するバーンインユニットに
    半導体ウェハーを接触させ、テスト信号を発生させ、温
    度を高めて、そのテスト信号をそのバーンインユニット
    を通してそのウェハー上の導電性パッドに伝達すること
    を特徴とする電子部品のバーンインスクリーニング方
    法。
  19. 【請求項19】 そのバーンインが少なくとも約125
    ℃の温度で行われる請求項18に記載の方法。
  20. 【請求項20】 そのバーンインが少なくとも約150
    ℃の温度で行われる請求項18に記載の方法。
  21. 【請求項21】 そのバーンインが約125℃〜200
    ℃の温度で行われる請求項18に記載の方法。
  22. 【請求項22】 直径が約75mm〜300mmの半導
    体ウェハーをバーンインスクリーニングすることを含む
    請求項18に記載の方法。
  23. 【請求項23】 直径が約150mm〜200mmの半
    導体ウェハーをバーンインスクリーニングすることを含
    む請求項18に記載の方法。
  24. 【請求項24】 直径が約200mm〜300mmの半
    導体ウェハーをバーンインスクリーニングすることを含
    む請求項18に記載の方法。
  25. 【請求項25】 高度に平面性のあるバーンイン装置の
    導電性バンプに電子部品の導電性パッドを接触させ、そ
    のバンプは均一な形状であり且つ実質的に平らなチップ
    を有し、テスト信号を発生させ、そのテスト信号をその
    導電性バンプを通して、その電子部品上のその導電性パ
    ッドに伝達させることを特徴とする電子部品のバーンイ
    ンスクリーニング方法。
  26. 【請求項26】 直径が約75mm〜300mmの半導
    体ウェハーをバーンインスクリーニングすることを含む
    請求項25に記載の方法。
  27. 【請求項27】 直径が約200mm〜300mmの半
    導体ウェハーをバーンインスクリーニングすることを含
    む請求項25に記載の方法。
  28. 【請求項28】 そのバーンインが少なくとも約125
    ℃の温度で行われる請求項25に記載の方法。
  29. 【請求項29】 そのバーンインが少なくとも約150
    ℃の温度で行われる請求項25に記載の方法。
  30. 【請求項30】 そのバーンインが約125℃〜200
    ℃の間の温度で行われる請求項25に記載の方法。
  31. 【請求項31】 直径約10μm〜50μmのバンプチ
    ップがその導電性パッドに接触する請求項25に記載の
    方法。
JP9322016A 1996-11-08 1997-11-10 電子部品のバーンインスクリーニング方法 Pending JPH10189673A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/747168 1996-11-08
US08/747,168 US5896038A (en) 1996-11-08 1996-11-08 Method of wafer level burn-in

Publications (1)

Publication Number Publication Date
JPH10189673A true JPH10189673A (ja) 1998-07-21

Family

ID=25003947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9322016A Pending JPH10189673A (ja) 1996-11-08 1997-11-10 電子部品のバーンインスクリーニング方法

Country Status (4)

Country Link
US (2) US5896038A (ja)
EP (1) EP0841568A3 (ja)
JP (1) JPH10189673A (ja)
KR (1) KR19980042138A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340895B1 (en) 1999-07-14 2002-01-22 Aehr Test Systems, Inc. Wafer-level burn-in and test cartridge
US6413113B2 (en) 1999-07-14 2002-07-02 Aehr Test Systems Kinematic coupling
US6562636B1 (en) 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6580283B1 (en) 1999-07-14 2003-06-17 Aehr Test Systems Wafer level burn-in and test methods

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US5830565A (en) * 1996-11-08 1998-11-03 W. L. Gore & Associates, Inc. High planarity and low thermal coefficient of expansion base for semi-conductor reliability screening
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
JP2000258495A (ja) * 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6710609B2 (en) * 2002-07-15 2004-03-23 Nanonexus, Inc. Mosaic decal probe
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US20070245553A1 (en) * 1999-05-27 2007-10-25 Chong Fu C Fine pitch microfabricated spring contact structure & method
US6578264B1 (en) * 1999-06-04 2003-06-17 Cascade Microtech, Inc. Method for constructing a membrane probe using a depression
JP3980801B2 (ja) 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法
US6838890B2 (en) * 2000-02-25 2005-01-04 Cascade Microtech, Inc. Membrane probing system
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US20050068054A1 (en) * 2000-05-23 2005-03-31 Sammy Mok Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech Inc Wafersonde
US20020074633A1 (en) * 2000-12-18 2002-06-20 Larson Lary R. Interconnection of active and passive components in substrate
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
CN1575350A (zh) * 2001-08-24 2005-02-02 纳米纳克斯公司 用于在溅射薄膜中产生均匀、各向同性应力的方法和装置
US6800495B2 (en) * 2002-09-20 2004-10-05 Cypress Semiconductor Corporation Lot-optimized wafer level burn-in
US7244125B2 (en) * 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US7114961B2 (en) * 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US7628617B2 (en) * 2003-06-11 2009-12-08 Neoconix, Inc. Structure and process for a contact grid array formed in a circuitized substrate
US7758351B2 (en) * 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US6916181B2 (en) * 2003-06-11 2005-07-12 Neoconix, Inc. Remountable connector for land grid array packages
US8584353B2 (en) * 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US20100167561A1 (en) * 2003-04-11 2010-07-01 Neoconix, Inc. Structure and process for a contact grid array formed in a circuitized substrate
US20070020960A1 (en) * 2003-04-11 2007-01-25 Williams John D Contact grid array system
US7597561B2 (en) * 2003-04-11 2009-10-06 Neoconix, Inc. Method and system for batch forming spring elements in three dimensions
US20050120553A1 (en) * 2003-12-08 2005-06-09 Brown Dirk D. Method for forming MEMS grid array connector
US7056131B1 (en) * 2003-04-11 2006-06-06 Neoconix, Inc. Contact grid array system
US7113408B2 (en) * 2003-06-11 2006-09-26 Neoconix, Inc. Contact grid array formed on a printed circuit board
TWI239685B (en) * 2003-05-13 2005-09-11 Jsr Corp Flaky probe, its manufacturing method and its application
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
US7070419B2 (en) * 2003-06-11 2006-07-04 Neoconix Inc. Land grid array connector including heterogeneous contact elements
US6869290B2 (en) * 2003-06-11 2005-03-22 Neoconix, Inc. Circuitized connector for land grid array
US20050227510A1 (en) * 2004-04-09 2005-10-13 Brown Dirk D Small array contact with precision working range
US7427868B2 (en) 2003-12-24 2008-09-23 Cascade Microtech, Inc. Active wafer probe
US20050205988A1 (en) * 2004-03-19 2005-09-22 Epic Technology Inc. Die package with higher useable die contact pad area
US7090503B2 (en) * 2004-03-19 2006-08-15 Neoconix, Inc. Interposer with compliant pins
US7025601B2 (en) * 2004-03-19 2006-04-11 Neoconix, Inc. Interposer and method for making same
TWI309094B (en) * 2004-03-19 2009-04-21 Neoconix Inc Electrical connector in a flexible host and method for fabricating the same
US7347698B2 (en) 2004-03-19 2008-03-25 Neoconix, Inc. Deep drawn electrical contacts and method for making
US7695053B1 (en) * 2004-04-16 2010-04-13 Bae Systems Survivability Systems, Llc Lethal threat protection system for a vehicle and method
AU2005237985B2 (en) * 2004-04-20 2010-10-21 Genzyme Corporation Surgical mesh-like implant
US20060000642A1 (en) * 2004-07-01 2006-01-05 Epic Technology Inc. Interposer with compliant pins
US7354276B2 (en) * 2004-07-20 2008-04-08 Neoconix, Inc. Interposer with compliant pins
JP2008512680A (ja) 2004-09-13 2008-04-24 カスケード マイクロテック インコーポレイテッド 両面プロービング構造体
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US20070050738A1 (en) * 2005-08-31 2007-03-01 Dittmann Larry E Customer designed interposer
US7357644B2 (en) * 2005-12-12 2008-04-15 Neoconix, Inc. Connector having staggered contact architecture for enhanced working range
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7544304B2 (en) * 2006-07-11 2009-06-09 Electro Scientific Industries, Inc. Process and system for quality management and analysis of via drilling
WO2008033428A2 (en) * 2006-09-12 2008-03-20 Innoconnex, Inc. Compliance partitioning in testing of integrated circuits
US7786740B2 (en) * 2006-10-11 2010-08-31 Astria Semiconductor Holdings, Inc. Probe cards employing probes having retaining portions for potting in a potting region
US20080305580A1 (en) * 2007-06-07 2008-12-11 Berger Alexander J Bonding of structures together including, but not limited to, bonding a semiconductor wafer to a carrier
JP2008305937A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US8852378B2 (en) * 2008-07-15 2014-10-07 Corporation For National Research Initiatives Tailorable titanium-tungsten alloy material thermally matched to semiconductor substrates and devices
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
CN104327772B (zh) * 2013-07-22 2016-10-26 北京京东方光电科技有限公司 封框胶组合物及其制备方法、液晶面板
CN113563717B (zh) * 2021-07-27 2022-10-25 金旸(厦门)新材料科技有限公司 一种抗菌低析出阻燃聚酰胺材料及其制备方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL135260B (ja) * 1963-08-16 1900-01-01
US3609547A (en) * 1970-03-27 1971-09-28 Eugene A Slusser Integrated circuit test system
SE392582B (sv) * 1970-05-21 1977-04-04 Gore & Ass Forfarande vid framstellning av ett porost material, genom expandering och streckning av en tetrafluoretenpolymer framstelld i ett pastabildande strengsprutningsforfarande
FR2114169A6 (ja) * 1970-11-18 1972-06-30 Honeywell Bull
CA1063730A (en) * 1975-11-11 1979-10-02 Robert F. Cobaugh Printed circuit board assembly
US4540229A (en) * 1982-04-12 1985-09-10 At&T Bell Laboratories Electrical interconnection apparatus
US4482516A (en) * 1982-09-10 1984-11-13 W. L. Gore & Associates, Inc. Process for producing a high strength porous polytetrafluoroethylene product having a coarse microstructure
US5007841A (en) * 1983-05-31 1991-04-16 Trw Inc. Integrated-circuit chip interconnection system
EP0131067B2 (en) * 1983-07-11 1995-08-16 Toshiba Chemical Corporation Conductive synthetic resin molding material
EP0151490B1 (en) * 1984-02-09 1991-01-16 Toyota Jidosha Kabushiki Kaisha Process for producing ultra-fine ceramic particles
US4683550A (en) * 1984-07-30 1987-07-28 Burr-Brown Corporation Personal computer instrumentation system including carrier board having bus-oriented plug-in instrumentation modules
US4733461A (en) * 1984-12-28 1988-03-29 Micro Co., Ltd. Method of stacking printed circuit boards
US4654248A (en) * 1985-12-16 1987-03-31 Gte Communication Systems Corporation Printed wiring board with zones of controlled thermal coefficient of expansion
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US4840570A (en) * 1988-06-27 1989-06-20 Teknekron Infoswitch Corporation Plug-in card module
US5440240A (en) * 1991-06-04 1995-08-08 Micron Technology, Inc. Z-axis interconnect for discrete die burn-in for nonpackaged die
US4985296A (en) * 1989-03-16 1991-01-15 W. L. Gore & Associates, Inc. Polytetrafluoroethylene film
US5034801A (en) * 1989-07-31 1991-07-23 W. L. Gore & Associates, Inc. Intergrated circuit element having a planar, solvent-free dielectric layer
US5100740A (en) * 1989-09-25 1992-03-31 General Electric Company Direct bonded symmetric-metallic-laminate/substrate structures
US4963225A (en) * 1989-10-20 1990-10-16 Tektronix, Inc. Method of fabricating a contact device
US4968931A (en) * 1989-11-03 1990-11-06 Motorola, Inc. Apparatus and method for burning in integrated circuit wafers
US5007163A (en) * 1990-04-18 1991-04-16 International Business Machines Corporation Non-destructure method of performing electrical burn-in testing of semiconductor chips
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5541524A (en) * 1991-08-23 1996-07-30 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
US5574382A (en) * 1991-09-17 1996-11-12 Japan Synthetic Rubber Co., Ltd. Inspection electrode unit for printed wiring board
US5279975A (en) * 1992-02-07 1994-01-18 Micron Technology, Inc. Method of testing individual dies on semiconductor wafers prior to singulation
US5477160A (en) * 1992-08-12 1995-12-19 Fujitsu Limited Module test card
JP3338716B2 (ja) * 1992-10-27 2002-10-28 日本エンジニアリング株式会社 半導体チップの選別装置
JPH06325810A (ja) * 1993-03-08 1994-11-25 Whitaker Corp:The コンタクトモジュール及びそれを使用するピングリッドアレイ
FR2703839B1 (fr) * 1993-04-09 1995-07-07 Framatome Connectors France Connecteur intermédiaire entre carte de circuit imprimé et substrat à circuits électroniques.
DE69416200T2 (de) * 1993-06-16 1999-06-02 Nitto Denko Corp Sondenkonstruktion
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
US5498467A (en) * 1994-07-26 1996-03-12 W. L. Gore & Associates, Inc. Process for preparing selectively conductive materials by electroless metal deposition and product made therefrom
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US5543724A (en) * 1994-10-03 1996-08-06 Motorola, Inc. Method and apparatus for locating conductive features and testing semiconductor devices
US5602491A (en) * 1995-03-16 1997-02-11 Motorola, Inc. Integrated circuit testing board having constrained thermal expansion characteristics
JP3670338B2 (ja) * 1995-04-19 2005-07-13 Jsr株式会社 回路基板検査用アダプター装置
US5661042A (en) * 1995-08-28 1997-08-26 Motorola, Inc. Process for electrically connecting electrical devices using a conductive anisotropic material
US5707881A (en) * 1996-09-03 1998-01-13 Motorola, Inc. Test structure and method for performing burn-in testing of a semiconductor product wafer
US5731073A (en) * 1996-10-01 1998-03-24 W. L. Gore & Associates, Inc. Reusable, selectively conductive, Z-axis, elastomeric composite substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340895B1 (en) 1999-07-14 2002-01-22 Aehr Test Systems, Inc. Wafer-level burn-in and test cartridge
US6413113B2 (en) 1999-07-14 2002-07-02 Aehr Test Systems Kinematic coupling
US6562636B1 (en) 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
US6580283B1 (en) 1999-07-14 2003-06-17 Aehr Test Systems Wafer level burn-in and test methods
US7541822B2 (en) 1999-07-14 2009-06-02 Aehr Test Systems Wafer burn-in and text employing detachable cartridge
US7619428B2 (en) 1999-07-14 2009-11-17 Aehr Test Systems Wafer level burn-in and electrical test system and method
US7928754B2 (en) 1999-07-14 2011-04-19 Aehr Test Systems Wafer level burn-in and electrical test system and method

Also Published As

Publication number Publication date
EP0841568A3 (en) 1998-07-08
US20020021138A1 (en) 2002-02-21
US5896038A (en) 1999-04-20
KR19980042138A (ko) 1998-08-17
EP0841568A2 (en) 1998-05-13

Similar Documents

Publication Publication Date Title
JPH10189673A (ja) 電子部品のバーンインスクリーニング方法
JPH10150084A (ja) ウェハーレベルのバーンインベースユニット基材とその製法
US5766979A (en) Wafer level contact sheet and method of assembly
JPH10270513A (ja) 高い平面性と低い熱膨張率を有するベースとその製造方法
JPH10173016A (ja) 一時的z軸材料の使用方法
JPH10247707A (ja) 恒久的z軸材料の使用方法
JPH10144750A (ja) ウェハーレベルのバーンイン装置
US6344371B2 (en) Dimensionally stable core for use in high density chip packages and a method of fabricating same
JP5603095B2 (ja) 高縦横比を有するマイクロスルーヴァイアの製造ばらつきを最小にする多周波数処理
JP4782762B2 (ja) 電子パッケージアセンブリ
JP5281047B2 (ja) 355nmでのヴァイア入口の形成を向上させるための多パルスによる間隔どりの処理
US6544638B2 (en) Electronic chip package
JP4642945B2 (ja) 積層基板内にブラインドヴァイアを形成する方法および積層基板
JPH10246751A (ja) ウェハーレベル接触シートの使用方法