JP5603095B2 - 高縦横比を有するマイクロスルーヴァイアの製造ばらつきを最小にする多周波数処理 - Google Patents
高縦横比を有するマイクロスルーヴァイアの製造ばらつきを最小にする多周波数処理 Download PDFInfo
- Publication number
- JP5603095B2 JP5603095B2 JP2010030457A JP2010030457A JP5603095B2 JP 5603095 B2 JP5603095 B2 JP 5603095B2 JP 2010030457 A JP2010030457 A JP 2010030457A JP 2010030457 A JP2010030457 A JP 2010030457A JP 5603095 B2 JP5603095 B2 JP 5603095B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- substrate
- laser
- energy density
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
- B23K26/382—Removing material by boring or cutting by boring
- B23K26/389—Removing material by boring or cutting by boring of fluid openings, e.g. nozzles, jets
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1383—Temporary protective insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laser Beam Processing (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
図1に示されているヴァイアは、図3に示されているレーザシステム20を用いて形成される。レーザシステム20は、レーザ光学系を通して導かれるパルスレーザビーム22aを出力するレーザ源22を内含する。光学系には、鏡24及び26、及びブラインドヴァイアが形成された時点で用いられるパターン化マスク30を通して集束ビームを、X−Y位置づけテーブル34上で位置づけされた加工部材32上へと導く集束レンズ28、が含まれている。集束ビームは、マスク30の下にある基板上に集束スポットを形成する。集束スポットは、円形又は楕円形のものであり得る。
図5Aを参照すると、多層積層基板42には、本発明の方法及びレーザ穿孔装置に従ってそこに形成されたブラインドヴァイア44が内含されている。標準的には、ブラインドヴァイアは1つの誘電体層のみを通して形成されかつ2つの隣接する伝導層の間で接続の経路を設定するために用いられる。しかしながら、多層の伝導層を接続するため複数の積層基板層を通って進むブラインドヴァイアを、本発明を用いて形成することもできる。
本発明はさらに、図3に示されているレーザ穿孔装置を用いたスルーヴァイアの形成を内含する。本技術を用いると、入口直径が75μm以下で3:1〜25:1の縦横比をもつスルーヴァイアを穿孔することが可能である。
スルーヴァイアが最初に穿孔されるとき頻繁に、底面伝導層70にあるヴァイア出口開口部(図7A及び7B)は、上部伝導層66におけるヴァイア入口開口部よりも小さい。後−パルス処理を行なうことによって、公称出口直径及びスルーヴァイア出口幅のばらつきの両方をさらに改善することができる。すなわち、レーザシステムの出口条件は、4つの方法のうちの1つでヴァイアが穿孔された後スルーヴァイア62全体にわたりその場で変更され、その後レーザビームは、標準的により小さなトレパニング用円形パターンを用いて、付加的にさらに一回トレパニングされる。
ブラインドヴァイアとスルーヴァイアの両方が上述の方法によりレーザ穿孔され、吸光層が除去された後、クリーニング段階が開始される。
約45mm2 の面積内の1500以上のブラインドヴァイア又は0.75ヴァイア/mm2 以上のヴァイア密度といったように、積層基板の特定層の中に多数のブラインドヴァイアが穿孔される必要がある場合、上述のブラインドヴァイアレーザ処理は、各ブラインドヴァイアを初期穿孔するため走査モード動作で横方向に励起された大気(圧)(TEA) CO2 レーザを用い、次に、各ブラインドヴァイアの品質を高め各ブラインドヴァイアの平均抵抗値及び抵抗値のばらつきを減少させるべく後−パルス処理を行なうため穿孔モード動作で固体第3又は第4YAG レーザを用いて、実現することができる。例えば、図3のレーザ22は、約9μm〜11μmの波長、約 150Hzのパルス繰返し周波数及び約 100nsのパルス幅をもつ60WのTEA CO2 レーザであってよく、これは厚み50μmの誘電体層内に直径50μmのブラインドヴァイアを初期穿孔するため走査モード動作で使用できる。この例では、TEA CO2 レーザは、初期穿孔がブラインドヴァイアあたり2又は3パルスの動作となるように、パルスあたり26J/cm2 を適用するように調整される。全てのブラインドヴァイアがTEA レーザにより穿孔された後、基板は、上述の通り、ヴァイアの平均抵抗値及び抵抗値のばらつきを低減させるべくブラインドヴァイア後−パルス処理のため適当なパルス化YAG レーザへと切換えられる。
上述のように、レーザ穿孔のために4倍のNd−YAG レーザ(波長 266nm)が使用される場合、ヴァイアの入口品質を、レーザビーム内の非点収差について補正することにより、確保することができる。ここで再び図3を参照すると、レーザ源22と基板又は加工部材32の間のビームパス内にプレート41が介在させられる。特に、ビーム22aはプレート41内に形成されたアパーチャの中を通過する。プレート41は、ビームのレイリー範囲(Rayleigh range) 以下の点においてビームパス内に位置づけされる。アパーチャ41のサイズはビーム22aのサイドローブ(side lobe)を阻止するように選択される。
積層基板を製造する場合、各伝導層の基準位置合せ(fiducial registration)を決定するために、本発明のレーザ穿孔技術を使用することができる。円形状といったような少なくとも2つの位置合せマークが、図1内に示されたコア層2の上に形成されている。各々の層が形成されるにつれて、コア2上に形成された位置合せマークを次の層の心合せのための基準位置合せ点として使用できるように、位置合せマークを露呈するためコア層2まで下へ穿孔するために、レーザ穿孔及び後−パルス処理が使用される。基準位置合せマークを露呈するべく各層を穿孔するプロセスは、既知の自動調心技術を用いて形成される最終外側導体層を除いて、全ての層について行なわれる。
本発明は、低インダクタンスの伝導性ヴァイアを作る方法を内含している。図8Aは、ブラインド−埋込み−ブラインドヴァイアパターンに基づく、低インダクタンスのヴァイアをもつ多層基板88の横断面図を示す。基板は、誘電体層90, 92及び94と伝導層96, 98, 100 及び102 を層状化することによって形成される。これらの層は、上述の材料及びプロセスを用いて作られる。埋込みヴァイア104 は、隣接する伝導層98及び100 の間の電気的相互接続を提供し、その後の層状化により封じ込められる前に、ブラインドヴァイアの形成に関し上述した方法によって形成された。
本発明は、積層構造において各伝導層の基準位置合せを検査する方法を提供している。図9を参照すると、例えば抵抗性材料として銅又はニッケルメッキの金を用いて既知の要領で多層基板の各伝導層上の同じ場所で抵抗性領域112 を形成することによって、ケルビン抵抗器110 が生成される。リード線114 及び116 が、抵抗性領域112 の相対向する各端部に接続されている。
R2 は、スルーヴァイア122 とリード線120 の間の抵抗性領域112 の部分抵抗値である。
そして、1T は、リード118 と120 を離隔する予め定められた設計上の距離である。
部分抵抗値R1 は、次の式により決定される。
1l は、リード線118 とスルーヴァイア122 の間の距離である。
そして、Wは、抵抗性領域112 の幅である。
抵抗性領域112 の部分抵抗値R2 は、次の式により決定される。
本発明に従った積層基板の一実施形態は、フリップチップ単一チップモジュール(SCM)パッケージを製造する上で使用される。図10は、本発明に従って作られたフリップチップタイプのチップ/パッケージシステム124 を例示する。システム124 は、はんだボール接続130 のアレイを通してプリント配線板(PWB)128 に機械的及び電気的に取付けられている相互接続デバイス126 として積層基板を内含している。はんだボール接続130 のアレイは、完全なアレイであってもよいし、或いは、半導体デバイス132 の下の領域内で減っていて(depopulated) もよい。
本発明では、単独又は充填材と組合わされた形でのポリイミド及びポリイミド積層材、エポキシ樹脂、その他の樹脂材料と組合わせたエポキシ樹脂、有機材料といったような(ただしこれらに制限されるわけではない)適当なあらゆる誘電体材料を使用することができる。好ましい誘電体材料としては、フッ素重合体がPTFE, ePTFE 又は共重合体又はブレンドであり得る、フッ素重合体マトリクスが含まれる。適当なフッ素重合体としては、接着性充填材混合物を伴う又は伴わないポリテトラフルオロエチレン又は延伸膨張ポリテトラフルオロエチレンがあるが、これらに制限されるわけではない。
MEK 中の難燃化されたジシアナミド/2−メチルイミダゾールを触媒とするビスフェノール−Aベースのポリグリシジルエーテル(Nelco N-4002-5, Nelco Corp.)の20%(w/w)溶液の中に 281.6gのTiO2(TI Pure R-900, DuPont Company)を混合することによって、細かい分散を調製した。この分散を常時撹拌して均質性を確保した。その後、延伸膨張PTFEの布切れを樹脂混合物の中に浸漬させた。1分間 165℃で、テンションを加えながらウェブを乾燥させて、可とう性複合材を得た。このように製造した部分的に硬化された接着剤複合材は、57重量パーセントのTiO2, 13重量パーセントのPTFEそして30重量パーセントのエポキシ接着剤で構成されていた。銅箔の間に複数の接着剤シートプライを積上げ、90分間 225℃の温度で真空式油圧プレス内で600psiにて圧縮し、圧力下で冷却した。こうして19.0の誘電率をもつ銅の積層板が結果として得られ、これは、 100mm(0.0039″(3.9ミル))の誘電体積層板厚みの平均プライ厚で、280 ℃で30秒のはんだ衝撃に耐えた。
フェニルトリメトキシシラン(04330, Hulo/Petrarch)で前処理された 386gのSiO2 (HW−11−89, Harbison Walker Corp.)を、 200gのビスマレイミドトリアジン樹脂 (BT2060BJ,三菱ガス化学)及び 388gのMEK のマンガンを触媒とした溶液の中に混合することによって細かい分散を調製した。分散を常時撹拌して均質性を確保した。その後厚み0.0002″の延伸膨張PTFEの布きれを樹脂混合物の中に浸漬し、とり出しその後テンション下で1分間 165℃で乾燥させて可とう性複合材を得た。このプリプレグを数プライ、銅箔の間に積み上げ、90分間 225℃の温度で真空式油圧プレス内で250psiで加圧し、次に圧力下で冷却した。このように製造され、その結果として得られた誘電体は、53重量パーセントのSiO2,5重量パーセントのPTFE及び42重量パーセントの接着剤で構成され、銅に対する優れた付着力、3.3 の誘電率(10GHz で)そして0.005 の散逸係数(10GHz で) を示した。
274.7gのビスマレイミドトリアジン樹脂(BT2060BJ,三菱ガス化学)と 485gのMEK のマンガンを触媒とした溶液の中に 483gのSiO2 (HW-11-89) を混合することによって細かい分散を調製した。分散を常時撹拌して均質性を確保した。その後厚み0.0002″の延伸膨張PTFEの布きれを樹脂混合物の中に浸漬し、とり出しその後テンション下で1分間 165℃で乾燥させて可とう性複合材を得た。このプリプレグを数プライ、銅箔の間に積上げ、90分間 225℃の温度で真空式油圧プレス内で250psiで加圧し、次に圧力下で冷却した。このように製造された結果として得られた誘電体は、57重量パーセントのSiO2,4重量パーセントのPTFE及び39重量パーセントの接着剤で構成され、銅に対する優れた付着力、3.2 の誘電率(10GHz で)そして0.005 の散逸係数(10GHz で) を示した。
3.30kgのビスマレイミドトリアジン樹脂(BT206OBH,三菱ガス化学)及び 15.38kgのMEK のマンガンを触媒とした溶液の中に 15.44kgのTiO2粉末(TI Pure R-900, DuPont Company)を混合することによって、細かい分散を調製した。分散を常時撹拌して均質性を確保した。その後0.0004″のTiO2充填延伸膨張PTFEの布きれ(40%のTiO2装填及び最後に膜を圧縮しなかったという点を除いて、Mortimerの米国特許第 4,985,296号の教示に従って充填されたもの)を樹脂混合物内に浸漬し、取り出し、次に 165℃で1分間テンション下で乾燥させて可とう性複合材を得た。このように生成された部分的に硬化された接着性複合剤は、70重量パーセントのTiO2,9重量パーセントのPTFE及び21重量パーセントの接着剤で構成されていた。このプリプレグの複数のプライを銅箔の間に積上げ、90分間 220℃の温度で真空式油圧プレス内で500psiで加圧し、その後圧力下で冷却した。結果として得られたこの誘電体は、銅に対する優れた付着力、10.0という誘電率そして0.008 という散逸係数を示した。
7.35kgのMEK 及び73.5gのカップリング剤すなわち3−グリシジルオキシプロピルトリメトキシシラン(Dynasylan GLYMO (Petrach Systems) と7.35kgのSiO2(ADMATECHS SO−E2, Tatsumori LTD)を混合することによって細かい分散を調製した。SO−E2は、製造業者により、 0.4〜0.6 μmの粒径、4〜8m2 /gの比表面積、 0.2〜0.4 g/ccの(緩んだ)バルク密度をもつ球状度の高いシリカを有するものとして記述されている。
溶融シリコンの蒸気燃焼から調製されたSiO2に基づく含浸された接着剤−充填剤混合物を含むePTFE マトリクスを、次のように調製する。まず最初に2つの前駆体混合物を調製した。1つの前駆体混合物は、例5のものに類似したシラン処理したシリカを含有するスラリーの形をしており、もう1つの混合物は、樹脂及びその他の成分の触媒無しのブレンドである。
シリカスラリーは、シリカがその重量の1%に等しいシランコーティングされたものを含有している、MEK 中の例5のSO−E2シリカの50/50のブレンドである。5ガロン入り容器に、17.5ポンドのMEK 及び79グラムのシランを添加し、MEK 中のシランの均等な分散を確保するため2つの成分を混合した。その後、例5のシリカを17.5ポンド添加した。 MEK−シリカ−シラン混合物の2つの5ガロン入り容器を反応容器に添加し、中味すなわちスラリーを、存在し得るあらゆるシリカ集塊を粉砕するべく約1時間、超音波分散装置を通して再循環させた。音波処理を完了し、反応容器の中味を、連続的に混合しながら、約1時間約80℃まで加熱した。その後、反応済み混合物を10ガロン入り容器内に移した。
望ましい樹脂ブレンド製品は、固体部分が正確に41.2%のPT−30シアン酸化フェノール樹脂、39.5%のRSL1462 エポキシ樹脂、16.7%のBC58難燃剤、 1.5%のIrganox 1010安定剤及び1%のビスフェノールA共触媒(百分率は全て重量百分率である)の混合物である、約60%の固体を含有する触媒なしの樹脂ブレンド(接着剤)を含むMEK ベースの混合物である。
例 7
26.8グラムのFurnace Black (Special Schwarz 100, Degussa Corp., Ridgefield Park, New Jersey) 及び79グラムのカップリング剤(Dynaslan GLYMO CAS #2530−83−8;3−グシリジルオキシプロピル−トリメトキシシラン(Petrach Systems))を混合することにより、細かい分散を調製した。分散を1分間超音波撹拌に付し、次に、予め超音波撹拌した17.5ポンドのMEK 中の17.5ポンドのSiO2(SO−E2)の撹拌分散に対しこれを添加した。還流下で1時間、恒常にオーバヘッド混合しながら最終的分散を加熱し、次に室温まで冷却させた。
MEK 中の Primaset PT−30(PMN P−88−1591)の57.5%(w/w)溶液3413グラム、MEK 中のRSL1462 の76.8%(w/w)溶液2456グラム、MEK 中のBC58(Great Lakes, Inc.)の53.2%(w/w)溶液1495グラム、MEK 中のビスフェノールA(Aldrich Company)の23.9%(w/w)溶液 200グラム、71.5グラムのIrganox 1010、ミネラルスピリット中のMn HEX-CEMの 0.6%(w/w)溶液3.21グラム及び2.40kgのMEK を添加することにより、接着性ワニスを調製した。
Claims (31)
- 積層基板の中に1つのスルーヴァイアを形成する方法であって、
前記方法は、
コア層と、各々が底部誘電体層及び該底部誘電体層上に形成された上部伝導層を有する、該コア層上に形成された少なくとも1つの単層とを備える積層基板を提供する段階、
前記積層基板の中に該スルーヴァイアを形成する間、前記積層基板の底部側面の平面性を維持する段階、及び
少なくとも1つの最も外側の単層を通って延び、各々が、最も外側の単層の伝導層の中に入口アパーチャを有し、このそれぞれの入口アパーチャが各々75μm以下の入口幅を有し、少なくとも1つのスルーヴァイアが、10:1以上の縦横比をもつ該スルーヴァイアであり、該スルーヴァイアの入口面積と出口面積の差の範囲が10μm2 であるような、少なくとも1つのスルーヴァイアを形成する段階、
をそなえて成り、
前記方法は、さらに、
該スルーヴァイアの中心で出発し、徐々に該スルーヴァイアの第1の所定外径まで外向きに渦巻き形に進む第1の予め定められたパターンでトレパニングされる複数のレーザパルスであって、各々が第1のパルスあたりエネルギー密度を有する複数のレーザパルスを用いて、前記積層基板の上部露出表面から前記積層基板の底部露出表面まで、積層基板内に該スルーヴァイアをレーザ穿孔して該スルーヴァイアを形成する段階、及び
該スルーヴァイアの中心で出発し、徐々に該スルーヴァイアの第2の所定外径まで外向きに渦巻き形に進む第2の予め定められたパターンでトレパニングされる複数のレーザパルスであって、各々が第2のパルスあたりエネルギー密度をもつ複数のレーザパルスを用いて、該スルーヴァイアを再度レーザ穿孔して該スルーヴァイアの仕上げ加工をする段階、
をそなえて成り、該第2のパルスあたりエネルギー密度が該第1のパルスあたりエネルギー密度より大きく、該第2の予め定められたパターンの直径が、該第1の予め定められたパターンの直径よりも小さくなっていることを特徴とする方法。 - 前記第1の予め定められたパターンでトレパニングされるレーザパルス間の間隔どりは0.5μm〜6μmである、請求項1に記載の方法。
- 該スルーヴァイアの入口幅が75μm以下である、請求項1に記載の方法。
- 該スルーヴァイアの縦横比が3:1〜25:1である、請求項3に記載の方法。
- 該第1の予め定められたパターンは第1の直径をもつ円であり、該第2の予め定められたパターンが第2の直径をもつ円であり、該第1の直径が該第2の直径よりも大きい、請求項4に記載の方法。
- 該基板をレーザ穿孔する前に該基板の該露出した上部表面上に重合体吸光層を設ける段階、
該吸光層を通して該基板内に該スルーヴァイアをレーザ穿孔することにより、アブレーション(ablation)された材料を形成する段階、
アパーチャをとり囲む該吸光層上に該アブレーションされた材料を再度堆積させる段階、及び
該吸光層及び該吸光層上の該アブレーションされ再度堆積せしめられた材料を除去することにより該スルーヴァイアの入口の仕上げを向上する段階、
をさらにそなえて成る、請求項4に記載の方法。 - 該基板が伝導(conductive)層を内含し、該第1のパルスあたりエネルギー密度が該伝導層のアブレーションエネルギー密度しきい値よりも大きい、請求項6に記載の方法。
- 該レーザが 355nmの波長で発光し、該第1のパルスあたりエネルギー密度が5J/cm2 より大きい、請求項7に記載の方法。
- 該基板に対し適用される該第1のパルスあたりエネルギー密度が11J/cm2 である、請求項8に記載の方法。
- 各パルスが 100ns以下のパルス幅を有する、請求項9に記載の方法。
- 該レーザが 266nmの波長で発光し、該第1のパルスあたりエネルギー密度が 1.5J/cm2 より大きい、請求項7に記載の方法。
- 該基板に適用される該第1のパルスあたりエネルギー密度が5J/cm2 である、請求項11に記載の方法。
- 各パルスが 100ns以下のパルス幅を有する、請求項12に記載の方法。
- 該基板が伝導層を内含し、該第2のパルスあたりエネルギー密度が該伝導層のアブレーションエネルギー密度しきい値よりも大きい、請求項6に記載の方法。
- 該レーザが 355nmの波長で発光し、該第2のパルスあたりエネルギー密度が5J/cm2 より大きい、請求項14に記載の方法。
- 該基板に対し適用される該第2のパルスあたりエネルギー密度が11J/cm2 である、請求項15に記載の方法。
- 各パルスが 100ns以下のパルス幅を有する、請求項16に記載の方法。
- 該レーザが 266nmの波長で発光し、該第2のパルスあたりエネルギー密度が 1.5J/cm2 より大きい、請求項14に記載の方法。
- 該基板に適用される該第2のパルスあたりエネルギー密度が5J/cm2 である、請求項18に記載の方法。
- 各パルスが 100ns以下のパルス幅を有する、請求項19に記載の方法。
- 第1の予め定められたパターンでトレパニングされる複数のレーザパルスを用いて該基板の上部表面から該基板の底部表面まで該基板内に該スルーヴァイアをレーザ穿孔する段階、及び第2の予め定められたパターンでトレパニングされる複数のレーザパルスを用いて該基板内の複数の場所で該スルーヴァイアをレーザ穿孔する段階を行なうことによって、複数のスルーヴァイアを形成する段階をさらにそなえて成る、請求項6に記載の方法。
- 各ブラインドヴァイアについて複数のレーザパルスを用いて該基板の中に少なくとも1つのブラインドヴァイアをレーザ穿孔する段階をさらにそなえて成る、請求項21に記載の方法。
- 該基板が誘電体層上に形成された伝導層を内含し、該伝導層は該基板の上部露出層であり、該伝導層は該基板内の各ブラインドヴァイアの場所に対応する場所で予め形成されたアパーチャ(aperture)を有し、各アパーチャは該誘電体層の表面を露出させており、
レーザ穿孔により該基板内に該ブラインドヴァイアを形成する段階には、該誘電体層のアブレーションエネルギー密度しきい値よりも大きく該伝導層のアブレーションエネルギー密度しきい値より小さいパルスあたりエネルギー密度を各々のブラインドヴァイアについて該基板に適用する段階が含まれている、請求項22に記載の方法。 - 各ブラインドヴァイアの入口幅が75μm以下である、請求項23に記載の方法。
- 少なくとも1つのブラインドヴァイアが1:1以上の縦横比を有する、請求項24に記載の方法。
- 該レーザが 355nmの波長で発光し、各ブラインドヴァイアをレーザ穿孔するために該基板に適用されるパルスあたりエネルギー密度が 0.5J/cm2 〜11J/cm2 である、請求項25に記載の方法。
- 各ブラインドヴァイアをレーザ穿孔するために該基板に適用されるパルスあたりエネルギー密度が5J/cm2 である、請求項26に記載の方法。
- 各パルスが 100ns以下のパルス幅を有する、請求項27に記載の方法。
- 該レーザが 266nmの波長で発光し、各ブラインドヴァイアを穿孔するために該基板に適用されるパルスあたりエネルギー密度が 0.5J/cm2 〜3J/cm2 である、請求項25に記載の方法。
- 各ブラインドヴァイアを穿孔するために該基板に対し適用されるパルスあたりエネルギー密度が2J/cm2 である、請求項29に記載の方法。
- 各パルスが 100ns以下のパルス幅を有する、請求項30に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/745,241 | 1996-11-08 | ||
| US08/745,241 US6103992A (en) | 1996-11-08 | 1996-11-08 | Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10521461A Division JP2000503259A (ja) | 1996-11-08 | 1997-10-22 | 高縦横比を有するマイクロスルーヴァイアの製造ばらつきを最小にする多周波数処理 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010162606A JP2010162606A (ja) | 2010-07-29 |
| JP5603095B2 true JP5603095B2 (ja) | 2014-10-08 |
Family
ID=24995850
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10521461A Withdrawn JP2000503259A (ja) | 1996-11-08 | 1997-10-22 | 高縦横比を有するマイクロスルーヴァイアの製造ばらつきを最小にする多周波数処理 |
| JP2010030457A Expired - Lifetime JP5603095B2 (ja) | 1996-11-08 | 2010-02-15 | 高縦横比を有するマイクロスルーヴァイアの製造ばらつきを最小にする多周波数処理 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10521461A Withdrawn JP2000503259A (ja) | 1996-11-08 | 1997-10-22 | 高縦横比を有するマイクロスルーヴァイアの製造ばらつきを最小にする多周波数処理 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US6103992A (ja) |
| JP (2) | JP2000503259A (ja) |
| AU (1) | AU4994497A (ja) |
| WO (1) | WO1998020535A2 (ja) |
Families Citing this family (126)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6951828B2 (en) * | 1995-11-10 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Plasma CVD method |
| US6281147B1 (en) * | 1995-11-10 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Plasma CVD method |
| US5998759A (en) * | 1996-12-24 | 1999-12-07 | General Scanning, Inc. | Laser processing |
| JPH1174651A (ja) * | 1997-03-13 | 1999-03-16 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
| JPH11266068A (ja) * | 1998-01-14 | 1999-09-28 | Canon Inc | 配線基板及び配線基板の製造方法 |
| US6406939B1 (en) | 1998-05-02 | 2002-06-18 | Charles W. C. Lin | Flip chip assembly with via interconnection |
| SG75841A1 (en) * | 1998-05-02 | 2000-10-24 | Eriston Invest Pte Ltd | Flip chip assembly with via interconnection |
| MY144503A (en) * | 1998-09-14 | 2011-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
| JP2000229412A (ja) * | 1998-12-07 | 2000-08-22 | Canon Inc | インクジェット記録ヘッド及びその製造方法 |
| US6300590B1 (en) * | 1998-12-16 | 2001-10-09 | General Scanning, Inc. | Laser processing |
| SG82590A1 (en) | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips and via-fill |
| TW396462B (en) | 1998-12-17 | 2000-07-01 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
| TW522536B (en) | 1998-12-17 | 2003-03-01 | Wen-Chiang Lin | Bumpless flip chip assembly with strips-in-via and plating |
| US6335495B1 (en) * | 1999-06-29 | 2002-01-01 | International Business Machines Corporation | Patterning a layered chrome-copper structure disposed on a dielectric substrate |
| JP2001185653A (ja) * | 1999-10-12 | 2001-07-06 | Fujitsu Ltd | 半導体装置及び基板の製造方法 |
| CN100521868C (zh) | 1999-10-26 | 2009-07-29 | 伊比登株式会社 | 多层印刷配线板及多层印刷配线板的制造方法 |
| JP2001124961A (ja) * | 1999-10-29 | 2001-05-11 | Kyocera Corp | 光部品実装用基板及びその製造方法 |
| US6441313B1 (en) * | 1999-11-23 | 2002-08-27 | Sun Microsystems, Inc. | Printed circuit board employing lossy power distribution network to reduce power plane resonances |
| US7838794B2 (en) | 1999-12-28 | 2010-11-23 | Gsi Group Corporation | Laser-based method and system for removing one or more target link structures |
| US7723642B2 (en) | 1999-12-28 | 2010-05-25 | Gsi Group Corporation | Laser-based system for memory link processing with picosecond lasers |
| US7671295B2 (en) * | 2000-01-10 | 2010-03-02 | Electro Scientific Industries, Inc. | Processing a memory link with a set of at least two laser pulses |
| US6696008B2 (en) * | 2000-05-25 | 2004-02-24 | Westar Photonics Inc. | Maskless laser beam patterning ablation of multilayered structures with continuous monitoring of ablation |
| DE10029269B4 (de) * | 2000-06-14 | 2005-10-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten |
| JP4320926B2 (ja) * | 2000-06-16 | 2009-08-26 | パナソニック株式会社 | レーザ穴加工方法及び装置 |
| US6627998B1 (en) * | 2000-07-27 | 2003-09-30 | International Business Machines Corporation | Wafer scale thin film package |
| US6562657B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
| US6403460B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a semiconductor chip assembly |
| US6562709B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
| US6660626B1 (en) | 2000-08-22 | 2003-12-09 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
| US6436734B1 (en) | 2000-08-22 | 2002-08-20 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
| US6402970B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
| US6350633B1 (en) | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
| US6551861B1 (en) | 2000-08-22 | 2003-04-22 | Charles W. C. Lin | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive |
| US6350632B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with ball bond connection joint |
| US6350386B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
| US6511865B1 (en) | 2000-09-20 | 2003-01-28 | Charles W. C. Lin | Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly |
| US6448108B1 (en) | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
| US6544813B1 (en) | 2000-10-02 | 2003-04-08 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
| US6876072B1 (en) | 2000-10-13 | 2005-04-05 | Bridge Semiconductor Corporation | Semiconductor chip assembly with chip in substrate cavity |
| US7094676B1 (en) | 2000-10-13 | 2006-08-22 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
| US7264991B1 (en) | 2000-10-13 | 2007-09-04 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive |
| US7129575B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped metal pillar |
| US7071089B1 (en) | 2000-10-13 | 2006-07-04 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a carved bumped terminal |
| US7075186B1 (en) | 2000-10-13 | 2006-07-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with interlocked contact terminal |
| US6740576B1 (en) | 2000-10-13 | 2004-05-25 | Bridge Semiconductor Corporation | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly |
| US6440835B1 (en) | 2000-10-13 | 2002-08-27 | Charles W. C. Lin | Method of connecting a conductive trace to a semiconductor chip |
| US7262082B1 (en) | 2000-10-13 | 2007-08-28 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture |
| US7132741B1 (en) | 2000-10-13 | 2006-11-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with carved bumped terminal |
| US6673710B1 (en) | 2000-10-13 | 2004-01-06 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip |
| US6984576B1 (en) | 2000-10-13 | 2006-01-10 | Bridge Semiconductor Corporation | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip |
| US6576493B1 (en) | 2000-10-13 | 2003-06-10 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
| US6699780B1 (en) | 2000-10-13 | 2004-03-02 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching |
| US7414319B2 (en) * | 2000-10-13 | 2008-08-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with metal containment wall and solder terminal |
| US6537851B1 (en) | 2000-10-13 | 2003-03-25 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace to a semiconductor chip |
| US7009297B1 (en) | 2000-10-13 | 2006-03-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal particle |
| US6667229B1 (en) | 2000-10-13 | 2003-12-23 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip |
| US7190080B1 (en) | 2000-10-13 | 2007-03-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
| US6492252B1 (en) | 2000-10-13 | 2002-12-10 | Bridge Semiconductor Corporation | Method of connecting a bumped conductive trace to a semiconductor chip |
| US7129113B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture |
| US6576539B1 (en) | 2000-10-13 | 2003-06-10 | Charles W.C. Lin | Semiconductor chip assembly with interlocked conductive trace |
| US6548393B1 (en) | 2000-10-13 | 2003-04-15 | Charles W. C. Lin | Semiconductor chip assembly with hardened connection joint |
| US7319265B1 (en) | 2000-10-13 | 2008-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with precision-formed metal pillar |
| US6949408B1 (en) | 2000-10-13 | 2005-09-27 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
| US6908788B1 (en) | 2000-10-13 | 2005-06-21 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using a metal base |
| US6872591B1 (en) | 2000-10-13 | 2005-03-29 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a conductive trace and a substrate |
| US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
| US6653170B1 (en) | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
| US6762124B2 (en) | 2001-02-14 | 2004-07-13 | Avery Dennison Corporation | Method for patterning a multilayered conductor/substrate structure |
| IES20020202A2 (en) * | 2001-03-22 | 2002-10-02 | Xsil Technology Ltd | A laser machining system and method |
| US20070173075A1 (en) * | 2001-03-29 | 2007-07-26 | Joohan Lee | Laser-based method and system for processing a multi-material device having conductive link structures |
| US7027155B2 (en) * | 2001-03-29 | 2006-04-11 | Gsi Lumonics Corporation | Methods and systems for precisely relatively positioning a waist of a pulsed laser beam and method and system for controlling energy delivered to a target structure |
| CZ20033505A3 (cs) * | 2001-07-02 | 2004-12-15 | Virtek Laser Systems, Inc. | Způsob vyhloubení otvoru v tvrdém, nekovovém podkladu |
| EP1755161A3 (en) * | 2001-08-24 | 2007-05-02 | 3M Innovative Properties Company | Interconnect module with reduced power distribution impedance |
| US6847527B2 (en) * | 2001-08-24 | 2005-01-25 | 3M Innovative Properties Company | Interconnect module with reduced power distribution impedance |
| US6890619B2 (en) * | 2001-11-13 | 2005-05-10 | Agilent Technologies, Inc. | Optical systems and refractive index-matching compositions |
| US6951995B2 (en) | 2002-03-27 | 2005-10-04 | Gsi Lumonics Corp. | Method and system for high-speed, precise micromachining an array of devices |
| US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
| US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
| US7113131B2 (en) * | 2002-05-02 | 2006-09-26 | Micrometal Technologies, Inc. | Metalized dielectric substrates for EAS tags |
| EP1525630A2 (de) * | 2002-07-29 | 2005-04-27 | Siemens Aktiengesellschaft | Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu |
| US20040104463A1 (en) * | 2002-09-27 | 2004-06-03 | Gorrell Robin E. | Crack resistant interconnect module |
| US6855953B2 (en) * | 2002-12-20 | 2005-02-15 | Itt Manufacturing Enterprises, Inc. | Electronic circuit assembly having high contrast fiducial |
| JP4059085B2 (ja) * | 2003-01-14 | 2008-03-12 | 松下電器産業株式会社 | 高周波積層部品およびその製造方法 |
| US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
| US7425759B1 (en) | 2003-11-20 | 2008-09-16 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal and filler |
| US7538415B1 (en) | 2003-11-20 | 2009-05-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal, filler and insulative base |
| US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
| US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
| US7057133B2 (en) * | 2004-04-14 | 2006-06-06 | Electro Scientific Industries, Inc. | Methods of drilling through-holes in homogenous and non-homogenous substrates |
| JP2005342738A (ja) * | 2004-06-01 | 2005-12-15 | D D K Ltd | レーザ加工方法及び該方法を用いたレーザ加工用素材 |
| US7446419B1 (en) | 2004-11-10 | 2008-11-04 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar of stacked metal balls |
| US7750483B1 (en) | 2004-11-10 | 2010-07-06 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal |
| US7268421B1 (en) | 2004-11-10 | 2007-09-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond |
| US7706671B2 (en) | 2005-03-16 | 2010-04-27 | B2M Asset Management, Llc | Multi-function liquid container |
| US9138913B2 (en) * | 2005-09-08 | 2015-09-22 | Imra America, Inc. | Transparent material processing with an ultrashort pulse laser |
| KR20070035234A (ko) * | 2005-09-27 | 2007-03-30 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 제조하기 위한 제조 장치 |
| US7356923B2 (en) * | 2005-12-02 | 2008-04-15 | Tessera, Inc. | Rigid flex interconnect via |
| TWI298613B (en) * | 2006-05-19 | 2008-07-01 | Foxconn Advanced Tech Inc | Method for manufacturing via holes used in printed circuit boards |
| JP4222400B2 (ja) * | 2006-09-26 | 2009-02-12 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| US7494843B1 (en) | 2006-12-26 | 2009-02-24 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding |
| US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
| US7557304B2 (en) * | 2006-11-08 | 2009-07-07 | Motorola, Inc. | Printed circuit board having closed vias |
| WO2008069055A1 (ja) * | 2006-11-28 | 2008-06-12 | Kyocera Corporation | 配線基板およびそれを用いた半導体素子の実装構造体 |
| JP2008159686A (ja) * | 2006-12-21 | 2008-07-10 | Nippon Mektron Ltd | キャパシタを内蔵するプリント配線板の製造法 |
| US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
| US8498464B2 (en) * | 2007-09-27 | 2013-07-30 | Siemens Medical Solutions Usa, Inc. | Intrinsic co-registration for modular multimodality medical imaging systems |
| US8237080B2 (en) * | 2008-03-27 | 2012-08-07 | Electro Scientific Industries, Inc | Method and apparatus for laser drilling holes with Gaussian pulses |
| DE102008021636B3 (de) * | 2008-04-30 | 2009-11-19 | Esk Ceramics Gmbh & Co. Kg | Verfahren zum Fixieren eines Verbindungselements auf einem Werkstück und Bauteil aus einem Werkstück mit einem darauf fixierten Verbindungselement |
| TWI367712B (en) * | 2008-09-16 | 2012-07-01 | Unimicron Technology Corp | Wiring board and process for fabricating the same |
| CN101925253A (zh) * | 2009-06-17 | 2010-12-22 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板及其钻孔方法 |
| US9064784B1 (en) | 2009-06-18 | 2015-06-23 | Marvell International Ltd. | Ball grid array package with laser vias and methods for making the same |
| AT12325U1 (de) | 2009-06-30 | 2012-03-15 | Austria Tech & System Tech | Mehrlagige leiterplatte, insbesondere flammbeständige und/oder rauchgas unterdrückende mehrlagige leiterplatte |
| US9136286B2 (en) * | 2009-08-07 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Display panel and electronic book |
| US8304863B2 (en) | 2010-02-09 | 2012-11-06 | International Business Machines Corporation | Electromigration immune through-substrate vias |
| JP2011233835A (ja) * | 2010-04-30 | 2011-11-17 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US8763240B2 (en) * | 2010-07-02 | 2014-07-01 | Tfri, Inc. | Fabrication process for embedded passive components |
| US9093392B2 (en) * | 2010-12-10 | 2015-07-28 | Stats Chippac Ltd. | Integrated circuit packaging system with vertical interconnection and method of manufacture thereof |
| US9046250B2 (en) * | 2011-03-03 | 2015-06-02 | Koninklijke Philips N.V. | Circuit board assembly that includes plural LEDs electrically connected to underlying pads |
| US9434025B2 (en) | 2011-07-19 | 2016-09-06 | Pratt & Whitney Canada Corp. | Laser drilling methods of shallow-angled holes |
| US20130020291A1 (en) * | 2011-07-19 | 2013-01-24 | Pratt & Whitney Canada Corp. | Laser drilling methods of shallow-angled holes |
| US8631557B2 (en) * | 2011-07-19 | 2014-01-21 | Pratt & Whitney Canada Corp. | Laser drilling methods of shallow-angled holes |
| US8716625B2 (en) * | 2012-02-03 | 2014-05-06 | Trumpf Werkzeugmaschinen Gmbh + Co. Kg | Workpiece cutting |
| DE102012005831A1 (de) * | 2012-03-22 | 2013-09-26 | Giesecke & Devrient Gmbh | Substrat für einen portablen Datenträger |
| US9992871B2 (en) | 2015-11-10 | 2018-06-05 | Intel Corporation | Systems and methods for controlled effective series resistance component |
| US10388566B2 (en) | 2016-03-11 | 2019-08-20 | International Business Machines Corporation | Solder fill into high aspect through holes |
| KR102856791B1 (ko) * | 2022-08-04 | 2025-09-08 | 최지훈 | 레이저 드릴링 방법 |
Family Cites Families (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA962021A (en) * | 1970-05-21 | 1975-02-04 | Robert W. Gore | Porous products and process therefor |
| US3999004A (en) * | 1974-09-27 | 1976-12-21 | International Business Machines Corporation | Multilayer ceramic substrate structure |
| US4437109A (en) * | 1980-11-07 | 1984-03-13 | General Electric Company | Silicon-on-sapphire body with conductive paths therethrough |
| US4602318A (en) * | 1981-04-14 | 1986-07-22 | Kollmorgen Technologies Corporation | Substrates to interconnect electronic components |
| FR2505094A1 (fr) * | 1981-04-29 | 1982-11-05 | Trt Telecom Radio Electr | Procede de realisation des circuits hyperfrequences |
| US4473737A (en) * | 1981-09-28 | 1984-09-25 | General Electric Company | Reverse laser drilling |
| US4348253A (en) * | 1981-11-12 | 1982-09-07 | Rca Corporation | Method for fabricating via holes in a semiconductor wafer |
| US4482516A (en) * | 1982-09-10 | 1984-11-13 | W. L. Gore & Associates, Inc. | Process for producing a high strength porous polytetrafluoroethylene product having a coarse microstructure |
| US4445978A (en) * | 1983-03-09 | 1984-05-01 | Rca Corporation | Method for fabricating via connectors through semiconductor wafers |
| US4511757A (en) * | 1983-07-13 | 1985-04-16 | At&T Technologies, Inc. | Circuit board fabrication leading to increased capacity |
| US4720308A (en) * | 1984-01-03 | 1988-01-19 | General Electric Company | Method for producing high-aspect ratio hollow diffused regions in a semiconductor body and diode produced thereby |
| US4595428A (en) * | 1984-01-03 | 1986-06-17 | General Electric Company | Method for producing high-aspect ratio hollow diffused regions in a semiconductor body |
| US4547836A (en) * | 1984-02-01 | 1985-10-15 | General Electric Company | Insulating glass body with electrical feedthroughs and method of preparation |
| DE3581293D1 (de) * | 1984-02-09 | 1991-02-21 | Toyota Motor Co Ltd | Verfahren zur herstellung von ultrafeinen keramikpartikeln. |
| US4647476A (en) * | 1984-03-05 | 1987-03-03 | General Electric Company | Insulating glass body with electrical feedthroughs and method of preparation |
| US4943032A (en) * | 1986-09-24 | 1990-07-24 | Stanford University | Integrated, microminiature electric to fluidic valve and pressure/flow regulator |
| US4901136A (en) * | 1987-07-14 | 1990-02-13 | General Electric Company | Multi-chip interconnection package |
| US4896944A (en) * | 1988-07-25 | 1990-01-30 | Irwin Timothy L | Method and apparatus for trepanning workpieces |
| US4915981A (en) * | 1988-08-12 | 1990-04-10 | Rogers Corporation | Method of laser drilling fluoropolymer materials |
| US5166493A (en) * | 1989-01-10 | 1992-11-24 | Canon Kabushiki Kaisha | Apparatus and method of boring using laser |
| US5126532A (en) * | 1989-01-10 | 1992-06-30 | Canon Kabushiki Kaisha | Apparatus and method of boring using laser |
| US4954313A (en) * | 1989-02-03 | 1990-09-04 | Amdahl Corporation | Method and apparatus for filling high density vias |
| US4894115A (en) * | 1989-02-14 | 1990-01-16 | General Electric Company | Laser beam scanning method for forming via holes in polymer materials |
| US4985296A (en) * | 1989-03-16 | 1991-01-15 | W. L. Gore & Associates, Inc. | Polytetrafluoroethylene film |
| US4913656A (en) * | 1989-04-07 | 1990-04-03 | Rogers Corporation | Electrical connector |
| US5459634A (en) * | 1989-05-15 | 1995-10-17 | Rogers Corporation | Area array interconnect device and method of manufacture thereof |
| US5019997A (en) * | 1989-06-05 | 1991-05-28 | General Electric Company | Adaptive lithography accommodation of tolerances in chip positioning in high density interconnection structures |
| US5073687A (en) * | 1989-06-22 | 1991-12-17 | Canon Kabushiki Kaisha | Method and apparatus for working print board by laser |
| US5009607A (en) * | 1989-07-24 | 1991-04-23 | Rogers Corporation | Flexible circuit connector |
| WO1991003375A1 (en) * | 1989-08-31 | 1991-03-21 | David Sarnoff Research Center, Inc. | Manufacture of printed circuit boards |
| US5108785A (en) * | 1989-09-15 | 1992-04-28 | Microlithics Corporation | Via formation method for multilayer interconnect board |
| US4959119A (en) * | 1989-11-29 | 1990-09-25 | E. I. Du Pont De Nemours And Company | Method for forming through holes in a polyimide substrate |
| DE4115043A1 (de) * | 1991-05-08 | 1997-07-17 | Gen Electric | Dichtgepackte Verbindungsstruktur, die eine Kammer enthält |
| US5245751A (en) * | 1990-04-27 | 1993-09-21 | Circuit Components, Incorporated | Array connector |
| US5071359A (en) * | 1990-04-27 | 1991-12-10 | Rogers Corporation | Array connector |
| US5293626A (en) * | 1990-06-08 | 1994-03-08 | Cray Research, Inc. | Clock distribution apparatus and processes particularly useful in multiprocessor systems |
| US5251097A (en) * | 1990-06-11 | 1993-10-05 | Supercomputer Systems Limited Partnership | Packaging architecture for a highly parallel multiprocessor system |
| US5171964A (en) * | 1990-07-23 | 1992-12-15 | International Business Machines Corporation | High accuracy, high flexibility, energy beam machining system |
| US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
| US5197184A (en) * | 1990-09-11 | 1993-03-30 | Hughes Aircraft Company | Method of forming three-dimensional circuitry |
| US5442475A (en) * | 1991-07-15 | 1995-08-15 | Cray Research, Inc. | Optical clock distribution method and apparatus |
| US5293025A (en) * | 1991-08-01 | 1994-03-08 | E. I. Du Pont De Nemours And Company | Method for forming vias in multilayer circuits |
| JP2872453B2 (ja) * | 1991-08-13 | 1999-03-17 | 日立精工株式会社 | レーザによるプリント基板の穴明け加工方法 |
| US5223692A (en) * | 1991-09-23 | 1993-06-29 | General Electric Company | Method and apparatus for laser trepanning |
| US5391516A (en) * | 1991-10-10 | 1995-02-21 | Martin Marietta Corp. | Method for enhancement of semiconductor device contact pads |
| US5224265A (en) * | 1991-10-29 | 1993-07-06 | International Business Machines Corporation | Fabrication of discrete thin film wiring structures |
| US5378318A (en) * | 1992-06-05 | 1995-01-03 | Vlsi Technology, Inc. | Planarization |
| US5428803A (en) * | 1992-07-10 | 1995-06-27 | Cray Research, Inc. | Method and apparatus for a unified parallel processing architecture |
| JPH0677336A (ja) * | 1992-08-24 | 1994-03-18 | Nec Corp | 接続孔の埋め込み方法 |
| US5355397A (en) * | 1992-09-24 | 1994-10-11 | Cray Research, Inc. | Clock start up stabilization for computer systems |
| WO1994008443A1 (en) * | 1992-09-29 | 1994-04-14 | Berg N Edward | Method and apparatus for fabricating printed circuit boards |
| US5466892A (en) * | 1993-02-03 | 1995-11-14 | Zycon Corporation | Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture |
| US5454161A (en) * | 1993-04-29 | 1995-10-03 | Fujitsu Limited | Through hole interconnect substrate fabrication process |
| US5378313A (en) * | 1993-12-22 | 1995-01-03 | Pace; Benedict G. | Hybrid circuits and a method of manufacture |
| JP2760288B2 (ja) * | 1993-12-28 | 1998-05-28 | 日本電気株式会社 | ビアホール形成法及びフィルム切断法 |
| DE69424393T2 (de) * | 1993-12-28 | 2001-02-15 | Nec Corp., Tokio/Tokyo | Verfahren zur Bildung von Kontaktbohrungen in einer isolierenden Membran und Verfahren zum Schneiden der Membran |
| GB2286787A (en) * | 1994-02-26 | 1995-08-30 | Oxford Lasers Ltd | Selective machining by dual wavelength laser |
| US5509553A (en) * | 1994-04-22 | 1996-04-23 | Litel Instruments | Direct etch processes for the manufacture of high density multichip modules |
| US5593606A (en) * | 1994-07-18 | 1997-01-14 | Electro Scientific Industries, Inc. | Ultraviolet laser system and method for forming vias in multi-layered targets |
| GB9420182D0 (en) * | 1994-10-06 | 1994-11-23 | Int Computers Ltd | Printed circuit manufacture |
| US5541367A (en) * | 1994-10-31 | 1996-07-30 | Dell Usa, L.P. | Printed circuit board having a land with an inwardly facing surface and method for manufacturing same |
| US5541731A (en) * | 1995-04-28 | 1996-07-30 | International Business Machines Corporation | Interferometric measurement and alignment technique for laser scanners |
| JP3098398B2 (ja) * | 1995-05-19 | 2000-10-16 | 日本電気株式会社 | ビアホール形成方法及びレーザ光照射装置 |
| US5744780A (en) * | 1995-09-05 | 1998-04-28 | The United States Of America As Represented By The United States Department Of Energy | Apparatus for precision micromachining with lasers |
| US5841102A (en) * | 1996-11-08 | 1998-11-24 | W. L. Gore & Associates, Inc. | Multiple pulse space processing to enhance via entrance formation at 355 nm |
| US5910255A (en) * | 1996-11-08 | 1999-06-08 | W. L. Gore & Associates, Inc. | Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation |
-
1996
- 1996-11-08 US US08/745,241 patent/US6103992A/en not_active Expired - Lifetime
-
1997
- 1997-10-22 JP JP10521461A patent/JP2000503259A/ja not_active Withdrawn
- 1997-10-22 WO PCT/US1997/019101 patent/WO1998020535A2/en not_active Ceased
- 1997-10-22 AU AU49944/97A patent/AU4994497A/en not_active Abandoned
-
1999
- 1999-06-24 US US09/339,789 patent/US6132853A/en not_active Expired - Lifetime
-
2000
- 2000-02-22 US US09/507,821 patent/US6203891B1/en not_active Expired - Lifetime
-
2010
- 2010-02-15 JP JP2010030457A patent/JP5603095B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6103992A (en) | 2000-08-15 |
| JP2010162606A (ja) | 2010-07-29 |
| US6132853A (en) | 2000-10-17 |
| US6203891B1 (en) | 2001-03-20 |
| WO1998020535A2 (en) | 1998-05-14 |
| AU4994497A (en) | 1998-05-29 |
| JP2000503259A (ja) | 2000-03-21 |
| WO1998020535A3 (en) | 1998-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5603095B2 (ja) | 高縦横比を有するマイクロスルーヴァイアの製造ばらつきを最小にする多周波数処理 | |
| JP5043606B2 (ja) | 積層基板内のヴァイアインダクタンスを低減させる方法、及び集積回路チップパッケージを製造する方法 | |
| JP4642945B2 (ja) | 積層基板内にブラインドヴァイアを形成する方法および積層基板 | |
| JP5281047B2 (ja) | 355nmでのヴァイア入口の形成を向上させるための多パルスによる間隔どりの処理 | |
| US6018196A (en) | Semiconductor flip chip package | |
| US5965043A (en) | Method for using ultrasonic treatment in combination with UV-lasers to enable plating of high aspect ratio micro-vias | |
| US5910255A (en) | Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation | |
| US6143401A (en) | Electronic chip package | |
| US5868950A (en) | Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques | |
| US6023041A (en) | Method for using photoabsorptive coatings and consumable copper to control exit via redeposit as well as diameter variance | |
| US5863446A (en) | Electrical means for extracting layer to layer registration | |
| US6130015A (en) | Method for using fiducial schemes to increase nominal registration during manufacture of laminated circuit | |
| WO1998020529A1 (en) | Method for minimizing pink ring in blind laser vias | |
| WO1998020558A1 (en) | Electronic package having reduced radius of curvature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120820 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130806 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140617 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140821 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5603095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |