KR19980042132A - 고 평면성, 저 열 팽창 계수의 베이스 및 그 제조 방법 - Google Patents

고 평면성, 저 열 팽창 계수의 베이스 및 그 제조 방법 Download PDF

Info

Publication number
KR19980042132A
KR19980042132A KR1019970058288A KR19970058288A KR19980042132A KR 19980042132 A KR19980042132 A KR 19980042132A KR 1019970058288 A KR1019970058288 A KR 1019970058288A KR 19970058288 A KR19970058288 A KR 19970058288A KR 19980042132 A KR19980042132 A KR 19980042132A
Authority
KR
South Korea
Prior art keywords
metal
planar base
high planar
layer
inches
Prior art date
Application number
KR1019970058288A
Other languages
English (en)
Inventor
존제이.버드나이티스
Original Assignee
존에스.캠벨
더블유.엘.고어앤드어소시에이츠,인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존에스.캠벨, 더블유.엘.고어앤드어소시에이츠,인코오포레이티드 filed Critical 존에스.캠벨
Publication of KR19980042132A publication Critical patent/KR19980042132A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1433Application-specific integrated circuit [ASIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12931Co-, Fe-, or Ni-base components, alternative to each other
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249987With nonvoid component of specified composition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T442/00Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
    • Y10T442/30Woven fabric [i.e., woven strand or strip material]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 반도체 웨이퍼에 대한 신뢰성 선별을 행하기 위한 시스템 및 그 선별 방법에 관한 것으로, 특히 높은 평면성 장치 및 웨이퍼 레벨 번인(WLBI), 다이스 다이 번인(DDBI), 패키지 다이 번인(PDBI)을 포함하는 그 이용 방법에 관한 것이다. 번인 시스템은 웨이퍼, 다이스 다이 및 패키지된 전기 성분들을 선별하기 위해, 평면 베이스, 임시의 Z축 접속 부재 및 전기적으로 서로 결합된 Z축 웨이퍼 레벨 접촉 시트를 갖는 번인 기판을 포함한다.

Description

고 평면성, 저 열 팽창 계수의 베이스 및 그 제조 방법
본 발명은 반도체 웨이퍼들을 신뢰성 있게 선별하기 위한 시스템 및 그 선별 방법에 관한 것으로, 특히 매우 평면적인 번인 장치 및 웨이퍼 레벨 번인(WLBI), 다이스 다이 번인(DDBI), 패키지 다이 번인(PDBI)과 같은 그 이용 방법에 관한 것이다. 더욱 상세하게, 본 발명은 웨이퍼, 다이스 다이 및 패키지 전기 성분들을 선별하기 위해, 평면 베이스, 임시의 Z축 접속 부재(member) 및 전기적으로 서로 결합된 Z축 웨이퍼 레벨 콘택 시트를 갖는 번인 기판을 포함하는 번인 시스템에 관한 것이다.
집적 회로 칩을 제조하는 반도체 제조 업자는 처음에 반도체 웨이퍼를 먼저 제조함으로써 그 공정을 시작한다. 각각의 웨이퍼는 통상 100㎜, 125㎜, 150㎜, 200㎜ 또는 300㎜의 지름을 가지며, 웨이퍼에는 한개에서 부터 수천개의 칩이 포함된다. 웨이퍼의 제조가 완성되면, 칩 또는 다이는 절단되거나, 또는 웨이퍼로 부터 다이스 된 후에, 인쇄 회로 기판 또는 다른 장치들에 실현되기 위하여, 단일 칩 또는 다중 칩 패키지에 장착된다.
웨이퍼의 제조가 완성되면, 통상의 방법으로 웨이퍼상의 각각의 칩을 테스트하여, 제조된 각각의 칩이 전기적으로 설계 기준과 부합되는지, 칩이 이용되는 시스템의 작동 기준에 부합되는지, 신뢰성 있는 동작을 행하는 지의 여부를 결정한다. 만일, 칩에 대한 전기적 테스트 및 신뢰성 테스트에 의해, 페일이 판정되면, 이 칩은 칩내에 설계될 수 있는 리던던시 회로를 활성화시키거나, 해당 칩을 교정하지 않는 이상 시스템의 실행에 있어 적합하지 않게 된다. 칩의 성능 테스트는 다른 장치 및 세일된 가격에 적합하게, 고속으로 칩을 분류하기 위한 다른 범주가 이용될 수 있다.
신뢰성 테스트는 바람직하지 않은 단축된 수명을 갖는 칩들을 선별한다. 통상적으로, 상당한 퍼센티지의 칩 그룹은 제조 공정 동안의 한계적인 조건들 때문에, 그들의 수명이 단축되어 페일된다. 그러므로, 그 그룹의 매우 작은 퍼센티지만이 사용자가 칩을 이용하고 있는 기간에 페일된다. 반도체 칩의 신뢰성 선별 공정은 통상적으로 칩상의 와이어 및 모든 장치를 반복적으로 자극하는 테스트하에서, 테스트 신호 형태를 칩에 공급하는 과정에 의해 수행되고, 통상 상승된 온도로 6 개월간의 동작을 시뮬레이션한다. 이러한 선별 공정을 번인이라 칭한다.
칩에서의 번인 공정은 페일의 가속화를 인의적으로 유발시키는 것도 있다. 그러한 페일의 두가지 예는 즉, 게이트와 정션 사이의 계면과, 제조 공정 동안에 기형 처리된 금속 와이어에 페일을 유발시킨 오염원이 있으며, 여기서 기형 금속 와이어는 기술 및 시간에 의해 변경될 수 있지만, 현재 0.35㎛의 설계 폭에 약 50%에 해당하는 매우 얇은 영역으로 넥다운(neck down)된 것이다. 이러한 넥다운 영역에서의 금속은 잘 알려진 전자 이동 메카니즘에 의해, 전류 흐름 방향으로 이동하려는 경향이 있으며, 이때의 이동 속도는 전류 밀도에 직접 비례하며, 상승된 온도에 의해 가속화 하게 된다. 충분한 전자 이동이 이루어진 후에, 개방 회로 상태에서의 금속의 넥다운 현상이 발생되며, 소정의 테스트 신호 패턴에 의해, 국부적인 페일이 유발된다. 전계 효과 트랜지스터(FET) 기술을 이용하여 형성된 트랜지스터의 게이트 산화막 영역 또한 신뢰성 페일을 발생시키는 근원이 되기도 한다. 트랜지스터의 게이트 산화막의 두께는 정확한 허용치의 범위내에서 조절되어야만 한다. 칩상의 하나 이상의 트랜지스터의 게이트 산화막 영역이 너무 얇게 제조되었다면, 테스트 패턴이 칩에 인가될 때에 칩내의 전계가 너무 높기 때문에, 그 게이트 산화막은 파괴되어 버린다. 이와 같은 게이트 산화막의 파괴로 인해, 테스트 패턴의 출력에 의한 페일 판정이 나타나게 된다.
번인 공정은 전술한 바와 같이 매우 유용한 반면에, 반도체 제조에 있어 많은 시간과 비용이 소요된다. 현재의 번인 테스트 공정은 통상적으로, 24 시간 내지 168 시간 동안, 약 90℃ 에서 125℃ 사이의 온도 조건으로, 집적 회로상에서 수행된다. 이와 같이 시간이 많이 소모되는 신뢰성 테스트는 대량으로 반도체 제품을 생산하는 데 방해 요소가 되며, 막대한 비용이 추가로 소모된다.
다수의 제조 업자들은, 복수개의 다이스 칩들이 칩 패키지 상태로서, 소켓속으로 들어가게 되는 번인 보드(burn-in board)를 생성함에 의해, 번인 공정의 처리 지연을 줄이는 방안을 제시하고 있다. 한편, 테스트 보드에의 각 칩들은 상승된 온도에서 동시에 테스트 패턴이 적용된다. 따라서, 다수의 칩들은 일시에 번인되는 것이다. 이러한 시스템은 대량의 칩들을 번인 테스트하는 데에 소요되는 시간을 효과적으로 단축시킨다. 하지만, 결함이 있거나 신뢰하지 않은 칩들을 패키징 하는데에 있어 소모되는 추가의 비용은, 공지된 전술한 번인 공정의 사용을 기피하게 하는 요인이 된다.
베어 다이 번인(이하 BDBI ;Bare Die Burn in)은 멀티 칩 모듈(MCM ; Multi Chip Module) 및 이와 다른 베어 다이 장치, 예컨대 칩 온 보드(COB ; Chip On Board)에 대한 넌 굳 다이(KGD ; Known Good Die)를 제공하는 데 필요하다. 베어 다이 번인 처리 없이, MCM(이와 다른 베어 다이 장치)의 수율은 심각하게 떨어지게 되며 결국, 보다 높은 비용이 소모된다. 현재의 BDBI 는, 베어 다이가 임시의 패키지에 놓여지게 된 후, 번인 테스트가 행해지는 텍사스 인스투르먼트사의 다이 메이트(상표 등록명) 제품에 의해 상용화되고 있다. 이러한 공정에서, 필요 조건인 정렬, 단계들의 처리등은, 가격을 상승시키고 있으며, 공정이 복잡해지고, 넌 굳 다이 또는 신뢰성 있는 베어 다이를 제공하기 위해서는 많은 시간이 소요된다.
번인 공정의 처리 시간을 개선하는 다른 기술 중에는, 절단되지 않은 집적 회로 또는 칩을 포함하는 전체 웨이퍼의 일부 또는 전체에 대하여 번인을 행하는 공정이 있다. 이러한 공정은 웨이퍼 레벨 번인(WLBI)으로 잘 알려져 있다. 웨이퍼 레벨 번인 공정에 있어서, 테스트 장치로 부터의 전기 단자는, 하나 또는 그 이상의 칩의 콘택 패드와 밀접하게 접촉되어야 한다. 하지만, 테스트 장치의 전기 단자의 편면성에 대한 문제와 더불어, 테스트시에, 웨이퍼 및 테스트 장치 사이의 열 팽창율 계수의 불합치와 같은 문제가 있다.
이러한 문제들을 해결하기 위한 새로운 기술들이 여러 해에 걸쳐 제시되고 있다. 예를들어, 이 산업 분야에서는 내부의 INVAR 시트의 외측에 고압, 고온의 구리 박편이 있는 CIC 로서 알려진 물질을 이용하고 있다. 이러한 물질의 결점 중에 하나는, 획득될 수 있는 최대 두께가 62mil 시트라는 데 있다. 두 번째 결점은, CIC 를 제조하기 위해서는, 큰 스풀(spool)속에서 롤링(압연)하는 데 있다. 그러므로, 그 스풀내에서와, 그 스풀 밖에서의 물질은 다른 가소성 변형을 가지게 되며, 결국 다른 곡률을 갖게 된다.
롤링된 CIC 가 갖는 다른 결점은, 원하는 두께와 높은 평면성을 구현하기 위해서, 4 조각의 CIC 가 함께 박층되어야 한다는 데 있다. 심지어, 더 많은 수의 CIC 층이 요구되기도 하는데, 이는 2개의 층은 굽혀질 수도 있고, 하나는 축소될 수도 있기 때문이다. 이러한 현상에 의해, 한 방향 또는 이와 다른 방향으로의 불균형이 초래된다. 그래서, 많은 수의 CIC 시트 즉, 2,4 또는 6 개 이상의 시트가 있어야만 한다. 많은 시트의 CIC를 이용하는 데에 대한 결점은, CIC 가 매우 조밀하기 때문에, 베이스가 두꺼워지면 질수 록, 보다 무거워지는 데 있다.
제조 동안에, CIC 시스템의 또 다른 단점은, INVAR 36 의 양면상에 있는 개별 구리 조각이, 롤러를 통한 박층 공정에 영향을 받는 데 있다. 이러한 공정 동안, 상단, 하단의 구리의 두께가 변화하게 된다. 다른 두께를 가짐에 의해, 상단으로 부터 하단까지의 응력 차이로 인한 뒤틀림이 발생하며, 이것은 열 팽창 동안에 매우 심각한 결과를 초래하게 한다. CIC의 두께 또한, 전술한 공정에 의해 변화될 수 있다. 균일한 두께를 갖는 CIC를 위해서는 기계식 처리를 행할 수 없다. 그 이유는 CIC의 양측 중, 어느 한측 보다 다른측에 더 많은 기계식 처리가 행해질 수 있기 때문이다. CIC 시스템의 또 다른 단점은, 구리와 같은 가장 높은 열 팽창 계수(CTE)를 갖는 물질이 양외측에 있다는 데 있다. 이로 인해, 보다 큰 응력이 CIC 에 발생하게 된다. 웨이퍼를 접촉하는 데 이용되는 하나의 기술은 S 모양의 프로브(probe) 또는 포고(상표 등록명)핀과 같은 전기 단자를 포함한다. S 모양의 굴신 가능한 와이어 프로브에 의해, 테스트 장치는 웨이퍼에 근접하게 도입될 수 있으며, S 모양의 프로브는 그 테스트 장치에 반대 방향으로 향하게 압축된다. 웨이퍼에 대한 테스트 장치의 크기는, 테스트 장치 및/또는 웨이퍼와의 평면성이 부족함에도 불구하고, 각각의 S 모양의 프로브 및 웨이퍼의 칩에 있는 콘택 패드 사이의 접촉을 보장하도록, 변화될 수 있다. 하지만, S 모양의 프로브는 웨이퍼상의 칩에 있는 콘택 패드와 정렬시키기 어렵다. 그 이유는 상기 프로브들은 X,Y 변위 뿐만 아니라, Z 방향의 압축이 다르기 때문이다. 또한, 이용되는 복수개의 핀들은, 다이 당 콘택 및 웨이퍼 당 다이수에 의존하면서, 약 20,000 내지 40,000 이상이 될 수 있기 때문에, 비정렬되거나, 불합치된 핀들이 증가하게 된다.
포고(상표 등록명) 핀은 S 모양의 프로브와 유사한 결점을 갖는다.
비록, 포고(상표 등록명)핀은 압축 가능하여, 테스트 시, 웨이퍼와 번인 기판 사이에의 평면성 부족을 어느정도 보상할 수 있더라도, 포고(상표 등록명)핀은 고정물로서 제자리에 그들을 지지해야 하기 때문에, 정렬성이 떨어지게 된다. 기계적 도구 처리는 정상 허용치에 기인한 약간의 다른 위치의 구멍들을 가질 수 있다.
웨이퍼 레벨 번인에 대한 또 다른 기술은 발명자 터커만에게 허여된 미국 특허번호 제5,541,524호에 기재되어 있다. 여기에는 코인(coin) 처리된 금속성 콘택 패드를 갖는 번인 기판을 생성하는 과정이 개시되어 있다. 그 결과로서, 코인의 상단에 땝납이 형성된다. 이후, 땝납의 상단은, 번인 테스트 공정 동안, 칩 패드와 함께 접촉된다. 여기서, 땝납의 상단은 실질적으로 평탄하지 않을 수도 있으며, 칩 패드와 접촉할 때 변형되어야만 한다. 그러므로, 칩 패드와 모든 땝납 상단 사이의 접촉을 달성하기 위해서는 압축력이 인가되어야 하지만, 이로 인해 칩 패드의 일부의 손상이 발생하게 된다. 더욱이, 땝납 상단은, 번인의 일체성을 보장하기 위해, 반구체가 되게 후방으로 녹이는 처리가 주기적으로 반복되어야만 한다. 하지만, 이러한 것은 테스트 장치 보다 작은 웨이퍼를 테스트하는 데 국한하여 이용될 수 있다. 최근에, 이러한 시스템은, 테스트 장치가 200㎜ 웨이퍼 상에 제조될 경우, 오직 150㎜ 웨이퍼를 테스트 할 수 있기 때문에, 200㎜ 웨이퍼를 테스트하는 데에 대한 해결책을 제공하지 못하고 있다.
웨이퍼 레벨 번인에 관련된 또 다른 기술은 발명자 리틀베리등에게 허여된 미국 특허 번호 제4,968,931호에 개시되어 있다. 여기서, 복수개의 콘택 패드를 갖는 굴신 가능한 막 형태의 프로브는 매팅 칩 패드와 함께 구성된 집적 회로를 갖는 웨이퍼의 대향하여 압축된다. 팽창 가능한 블래더(inflatable bladder)가 굴신가능한 부재(member)인 프로브 후방에 위치되어, 프로브 콘택 패드가 칩 콘택 패드에 접촉하게 된다. 하지만, 이 블래더는 평면성에 있어서의 전체 불균일 정도만을 보상하는데 국한된다. 블래더가 팽창되면, 전술한 막 형태가 확장되어, 접촉 점이 움직이게 된다. 결국, 정렬이 어렵게 된다. 또한, 웨이퍼로 부터의 신호를 테스트 전기 장치에 가하기 위한 트레이스(trace)의 수가 제한되므로, 복잡한 시스템의 실현에 제한을 받게 된다. 게다가, 이 시스템은 높은 열 팽창 계수를 가지며, 결국 열적 에이징(thermal aging) 동안, 위치의 변화가 발생될 수 있다.
따라서, 본 발명의 목적은 보다 높은 평면성 및 유동성을 가짐과 동시에, 웨이퍼상의 칩 패드와 접촉하기 위한, 소자 콘택들의 구조적인 일체성을 유지하는 웨이퍼 레벨 번인 장치를 제공함에 있다.
본 발명의 다른 목적은 땜납 리플로우(reflow) 또는 정제(cleaning)할 필요성 없는 번인 시스템을 제공함에 있다.
본 발명의 또 다른 목적은 균일한 배열, 정확한 배치, 구조적인 일체성으로서, 테스트 시, 보드 또는 웨이퍼의 콘택을 접속하기 위한 범프(bump)와 같은 콘택을 갖는 번인 장치를 제공함에 있다.
본 발명의 또 다른 목적은 테스트 시, 150℃ 높게는 200℃의 상승 온도에서, 큰 지름의 웨이퍼를 성공적으로 번인할 수 있게, 웨이퍼와 일치된 낮은 열팽창 계수의 베이스를 갖는 번인 장치를 제공함에 있다.
도 1은 복수개의 집적 회로 칩이 형성된 웨이퍼를 설명하기 위한 도면이며, 각 칩은 칩에 대한 전기적 접속용으로 성형된 콘택 패드를 포함한다.
도 2는 웨이퍼를 접촉하기 이전의 박층식 콘택 시트의 도전 범프를 갖는 웨이퍼 레벨 번인용 번인 장치를 설명하기 위한 도면이다.
도 3은 웨이퍼의 콘택 패드와 함께 밀착 접촉된 도 2의 박층식 콘택 시트의 도전 범프를 갖는 번인 장치를 설명하기 위한 도면이다.
도 4는 테스트시, 웨이퍼와 박층식 콘택 시트 사이의 밀착 접촉이 팽창 가능한 블래더에 의해 제어되는 번인 장치의 다른 일실시예를 설명하기 위한 도면이다.
도 5는 본 발명에 따라 상단에는 균일화하기 위한 더미 층을 갖고, 하단에는 굳(good) 회로층을 갖는 베이스 유닛을 설명하기 위한 도면이다.
도 6은 신호 층, 저 CTE 베이스 층, 5개의 균일화층을 갖는 베이스 유닛을 설명하기 위한 도면이다.
도 7은 유전체 층을 통해 비아 홀 및 콘택 패드를 나타내는 패드층의 수직 절단면도이다.
도 8은 유전체 층상에 신호 트레이스를 설명하기 위한 신호층을 나타내는 도면이다.
도 9는 저 CTE 베이스층을 통해, 그의 성분층을 설명하기 위한 수직 절단면도이다.
도 10 내지 12는 불규칙 Z축 경로가 오픈 셀, 다공성 기판을 통해 확장하는 형상을 구조적으로 나타내는 도면이다.
도 13은 기판의 두께를 관통하여 확장하며, 도전 표면 콘택에 종단되는 절연, Z축 도전 경로를 갖는 다공성 기판을 설명하기 위한 도면이다.
도 14는 70%의 기공량, 76㎛의 두께, 0.22gm/㎤의 밀도를 갖는 준비된 Z 축 물질이 이용된 ePTFE 물질에 대한 SEM(주사식 전자 현미경:Scanning Electron Micrograph) 사진이다.
도 15는 20%의 기공량, 40㎛의 두께, 0.40gm/㎤의 밀도를 갖는 준비된 Z 축 물질이 이용된 ePTFE 물질에 대한 SEM 사진이다.
도 16은 70%의 기공량, 100㎛의 두께, 0.35gm/㎤의 밀도를 갖는 준비된 Z 축 물질이 이용된 ePTFE 물질에 대한 SEM 사진이다.
도 17은 70%의 기공량, 150㎛의 두께, 0.20gm/㎤의 밀도를 갖는 준비된 Z 축 물질이 이용된 ePTFE 물질에 대한 SEM 사진이다.
도 18은 Z축 물질상에 있는 8mil 패드를 나타내는 도면이다.
도 19는 Z축 물질상에 15mil의 피치를 갖는 8mil 패드의 어레이를 나타내는 도면이다.
도 20 내지 34는 본 발명의 박층식 웨이퍼 레벨 콘택 시트를 형성하는 공정 수순을 설명하기 위한 도면이다.
도 35는 본 발명의 웨이퍼 레벨 콘택 시트상에 형성된 범프의 SEM 사진이다.
도 36은 본 발명의 웨이퍼 레벨 콘택 시트상에 도전 범프를 형성하기 위한 비아 및 주변의 포토레지스트를 확대한 도면이다.
도 37은 절연된 도전 범프 및 그의 크기를 설명하기 위한 도면이다.
도 38은 준비된 접착제-충진제 혼합 물질이 이용된 ePTFE 물질에 대한 SEM 사진이다.
〈발명의 주요 부분에 대한 부호의 설명〉
1:반도체 웨이퍼
2:칩
3:콘택 패드
6:번인 장치
7:베이스 유닛
8:Z축 부재
9:박층식 웨이퍼 레벨 콘택 시트
10:테스트 신호 발생기
11,12:상하단 표면
13,14:제1,2 단자
15: 척
16:지그
17:기구
18:범프
20:콘택 패드
21:압축핀
본 발명은 반도체 웨이퍼 상에서, 높은 평면성의 번인 장치를 이용하는 신뢰성 선별 공정을 행하기 위한 시스템 및 그 방법에 관한 것이다. 번인 장치는, 높은 평면성의 베이스를 갖는 번인 기판 유닛과, 선택적 엘라스토머를 포함한 유동성, 반복 사용 가능한 Z 축 부재 유닛과, 반복 사용 가능한 Z 축 박층 웨이퍼 레벨 콘택 시트 유닛을 포함한다.
번인 기판과 웨이퍼 레벨 콘택 시트는, 샌드 위치 모양으로 형성된 유동성 Z 축 부재의 두께를 통해 확장하는 불규칙한 모양의 도전성 Z 축 경로를 관통하여, 서로 전기적으로 접속된다. Z 축 경로는 X 축 및 Y 축 방향으로 서로 전기적으로 절연된다.
번인 기판으로 부터의 테스트 신호는, 선별되고 있는 성분들에 접촉되어 있거나, 정합되어 있는 웨이퍼 레벨 콘택 시트의 하단 표면상의 범프를 통해, 선별되고 있는 성분들에 전송된다. 각 범프의 상단 단부에는 4mil에서 8mil의 패드를 갖고 있으며, 실질적으로 평면 배열을 하는 팁(tip)으로 종단되며, 그 표면 지름은 약 0.25mil 및 2mil(약 8내지 50㎛)이고, 바람직하게는 0.5mil 내지 2mil(약 12내지 50㎛)의 표면 지름을 갖는다. 결국, 팁 크기에 대한 패드의 크기 비는 2:1 내지 32:1 사이이며, 바람직하게는 4:1 내지 32:1 사이가 된다.
박층식 웨이퍼 레벨 콘택 시트 유닛은 상하단 표면을 가지며, 그 하단 표면상에는 복수개로 균일하게 배열된 도전성 범프들이 전기적 성분 또는 집적 회로의 콘택 패드에 대응하게 정렬되어 있다. 범프 팁은 반도체 성분의 콘택 패드상에 형성된 산화막층을 관통하는 데 충분한 기하학적 배열을 갖는다. 박층식 콘택 시트는 상단 표면상에 형성되며, 선택적 도전 Z축을 갖는 오픈 셀, 다공성 층을 통하여, 도전 범프에 대응하게, 서로 전기적으로 접속된 복수개의 콘택 패드를 추가로 포함한다.
베이스 유닛은 그의 상단에 배치된 균일층들과, 그의 하단에 배치된 회로층을 갖는다. 베이스 유닛은 직선 피트 당 0.01 이하의 평면성을 가지며, 바람직하게는 0.01의 평면성을 갖는다. 균일층은 회로층과의 높이를 조율하고 상쇄하기 위해 더미 층을 포함할 수 있다. 복수개의 제1 및 제2 단자는 회로층의 일부를 형성함과 동시에, 제1 단자는 선택적으로 엘라스토머를 포함 할 수 있는 유동성, 선택적 도전성인 Z축 부재에 접속된다. 제2 단자는 제1 단자와 테스트 신호 발생기에 접속 가능하다.
선택적 Z축 도전 유동성 부재는, 웨이퍼 레벨의 박층식 콘택 시트 유닛의 상단 표면과 베이스 유닛의 하단 표면 사이에 위치된다. 선택적 도전 부재는, X축 및 Y축 방향으로 전기적으로 절연된 교차 영역을 수직 한정하는 X, Y, Z축을 갖는 평면성, 오픈 셀, 다공성 물질을 포함한다. 교차 영역은 그 물질의 일측으로 부터 다른 측으로 확장하며, 도전 금속을 덮어, 제1 단자를, 박층식 웨이퍼 레벨 콘택 시트 유닛상의 콘택 패드에 대응하게, 전기적으로 결합할 수 있다.
본 발명의 선택식 도전 부재는 다공성 물질의 엘라스토머를 포함할 수 있다. 엘라스토머가 다공성 기판을 결합하는 데 이용될때, 이 임시의 부재(member)는, 엘라스토머가 부족한 Z 부재 보다 더 많은 반복 사용이 가능하게 되며, 유동성이 더 적게 된다.
일반적으로, 전기 성분에 대한 번인 선별 공정은, 온도 제어 분위기에서 위치 설정된 번인 유닛을 포함하여, 하향하는 도전 범프를, 선별되는 전기 성분의 도전 패드에 대응하게 결합시킬 수 있다. 테스트 신호가 발생할 경우, 이 신호는 번인 유닛을 경유하여 전기 성분의 도전 패드에 전송된다. 선별 공정은 바람직하게는 8 시간에서 24시간 동안, 통상 8 시간에서 168 시간 동안, 바람직하게는 125℃ 및 200℃이지만, 적어도 90℃의 온도에서 행해진다. 선별 공정의 시간은 번인 온도, 낮은 온도, 번인 시간의 길이에 의존하게 된다. 테스트 신호는 상기 단자로 부터, 도전 범프를 관통하여, 제1 단자, 제1 세트의 Z 축 도전 경로, 제2 세트의 Z 축 도전 경로로 전송된다.
더 구체적으로, 본 발명은 집적 회로 또는 반도체 웨이퍼와 같은 전기 성분을 번인 선별하기 위한 시스템을 제공하는 것으로서, 여기서 웨이퍼는, 이 웨이퍼 +/-3ppm의 열팽창 계수와 일치되는 열팽창 계수와, 직선 피트당 0.01 인치 보다 작은 평면성으로 이루어진 베이스 부재를 갖는 번인 유닛과 접속된다. 발생된 테스트 신호는 번인 유닛을 통하여, 웨이퍼 상의 도전 패드에 전송된다.
본 발명은 번인 선별 절차에 관한 것으로, 여기서 상당히 평탄화된 번인 시스템의 도전 범프들은 전기 성분의 도전 패드에 접속된다. 범프는 약 10㎛ 에서 50㎛ 사이의 지름을 갖는 팁을 포함한다.
본 발명에 대한 현저한 특징 및 잇점은 첨부된 도면을 참조한 이하의 상세한 설명으로 부터 명백해 질 것이다.
본 발명의 번인 장치는, (1) 높은 평탄률의 베이스를 갖는 번인 기판 유닛, (2) 선택적으로 엘라스토머를 포함하는, 유동성, 반복 사용 가능한 Z축 부재 유닛, (3) 적층 어레이로서, 반복 사용 가능한 박층식 웨이퍼 레벨 콘택 시트 유닛을 포함한다.
하단부 또는 표면에 회로층과 웨이퍼 레벨 콘택 시트를 포함하는 번인 기판 유닛은, 유동성, 반복 사용 가능한 Z축 부재 유닛이 그들 사이에 위치될때, 서로 전기적으로 결합하게 된다.
도 1에서, 반도체 웨이퍼(1)는 복수개의 칩(2)들을 포함하고 있음을 도시하고 있다. 웨이퍼(1)는 실리콘 웨이퍼 또는 이와 다른 적합한 물질, 예컨대 게르마늄, 실리콘 게르마늄, 실리콘 카바이드, 갈륨 아세나이드, 셀레늄, 텔륨, InSb, BP, CdS, ZnSe, ZnTe, PbS, InP, PbSe, PbTe, InAs, GaSb, ZnS, Bi2Te3로 구성될 수 있다. 웨이퍼(1)상의 각 칩(2)은, 테스트 동안, 전술한 바와 같은 테스트 장치와 전기 접촉되는 복수개의 콘택 패드(3)을 갖는다. 칩(2)은 메모리 예컨대, 다이나믹 랜덤 억세스 메모리(DRAM), 주문자 응용 집적 회로(ASIC), 아날로그 칩, 또는 이들의 조합으로 구성된 것일 수 있다. 칩(2)은 통상적으로, 종 방향(5) 또는 열 방향(5)으로 웨이퍼 상에 정렬되어, 테스트 과정이 완료된 후, 이 칩들은 채널을 따른 톱질에 의해, 웨이퍼로부터 절단 또는 다이스 될 수 있다. 결국, 다이스 칩들은 단일 칩 모듈(SCM), 멀티칩 모듈(MCM) 패키징, 또는 인쇄 회로 기판(COB)상에 직접 장착함에 의해, 응용 장치로서 이용하게 된다.
본 발명의 번인 장치에 대한 프리 테스팅 모드(pretesting mode)는 도 2에 도시된다. 번인 장치(6)는 베이스 유닛(7), 엘라스토머가 포함될 수 있는 유동성, 선택 도전성 Z 축 부재(8), 박층식 웨이퍼 레벨 콘택 시트(9), 반도체 웨이퍼(1)를 수용하기 위한 척(15), 테스트 신호 발생기(10)를 포함한다. 베이스 유닛(7)은 상당히 평탄화된 평면 구조를 가지며, 웨이퍼(1)상에 위치되고, 웨이퍼(1)의 에지까지 또는 그 넘어로 확장된다.
베이스 유닛은 상단 표면(11)과 하단 표면(12)을 포함한다.
하단 표면(12)은 복수개의 제1 단자(13)와 제2 단자(14)를 포함한다. 제1 단자(13) 및 제2 단자(14)는 베이스 유닛(7)내에서 전기적으로 서로 접속되어 있다. 제1 단자(13)는 베이스 유닛(7) 중앙에 그룹지어져 있으며, 웨이퍼(1)상에는 칩(2)의 콘택 패드 패턴과 대응하는 패턴이 형성되어 있다. 제2 단자(14) 또한, 베이스 유닛(7)의 하단 표면(12)에 있으며, 제1 단자(13)의 외주에 그룹지어 형성되어 있다. 제2 단자(14)는 제1 단자(13) 주위에 원형을 형성하며, 사실상 제1 단자의 일측상에 그룹화되거나, 또는 베이스 유닛(7)의 제1 단자(13) 그룹 밖의 전체 하단 표면(12)에 분포될 수 있다. 제2 단자(14)는 콘택을 통해, 테스트 신호 발생기(10)에 접속될 수 있다. 지그(16)는 번인 시스템을 둘러싸며, Z 축 물질(8)로 접촉되기 위해, 베이스(7)에 압력을 인가할 수 있는 기구(17)를 포함하고, 범프(18)를 갖는 콘택 시트(9)는 웨이퍼(1)의 패드와 접촉된다. 범프는 도 34와 도 35에서 자세히 설명된다.
도 3에서 도시한 바와 같이, 단자(14)와 발생기(10) 사이의 접속은, 상단 표면(20)에, 포고(상표 등록명) 핀 또는 S 모양의 핀과 같은 복수개의 압축핀(21)이 있는 융기 부재(raised member) 단자에 의해 달성될 수 있다. 압축핀(21)은 융기 부재를 통해, 테스트 신호 발생기(10)에 전기적으로 결합되고, 베이스 유닛(7)상의 제2 단자(14)의 패턴에 일치하는 패턴으로 정렬된다.
본 발명의 박층식 웨이퍼 레벨 콘택 시트(9)는 사실상 웨이퍼(1)과 동일한 크기를 가지며, 제1 단자(13)에 대응하는 패턴으로 정렬된 콘택 패드(20)와, 웨이퍼(1)상의 콘택(3)을 갖는다. 단자(13)는 콘택 패드로서, 적어도 하나의 금속층 예컨대, 구리, 니켈, 백금, 팔라듐, 코발트로 이루어지며, 미리 설정된 모양으로, 1㎛ 와 50㎛ 의 두께 층과, 25㎛×25㎛ 와 250㎛×250㎛ 사이의 크기를 갖는다.
박층식 웨이퍼 레벨 콘택 시트(9)의 표면에 있는 콘택 패드(20)는 베이스 유닛(7)상의 제1 단자(13)에 정렬되며, 선택 도전 부재(8)에 의해, 베이스 유닛의 하단 표면에 임시 부착된다. 선택 도전 부재(8)는, 베이스 유닛(7)의 제1 단자(13)와 박층식 웨이퍼 레벨 콘택 시트(9)상의 콘택 패드(20) 사이의 전기적 접촉을 제공한다.
웨이퍼 레벨 콘택 시트(9) 또한, 하단 표면상에, 0.25 mil 내지 2.0mil 지름을 갖는 팁으로 종단된 융기 범프(18)를 갖는다. 도 34, 도 35에서 나타낸 융기 범프(18)는 인용 부호 67로서 한정된다. 융기 범프(18)는 웨이퍼(1)상의 콘택 패드(3)에 대응하는 패턴을 가지며, 도 34에 나타낸 것과 같이, 박층식 웨이퍼 레벨 콘택 시트(9)의 상단 표면상에 콘택 패드(20)에 전기적으로 결합된다.
웨이퍼(1)가 척(15)상에 위치될때, 웨이퍼(1)는 정렬되어, 웨이퍼(1)상의 콘택 패드(3)의 패턴은, 박층식 웨이퍼 레벨 콘택 시트(9)상의 융기 범프(18)의 패턴에 대응하게 된다. 정렬은 복수개의 기술, 예컨대 광학 정렬, 적외선 정렬, 엑스레이 정렬, 또는 웨이퍼(1)상의 돌출부(도시되지 않음)에 부합하는 웨이퍼 레벨 콘택 시트(9)에 형성된 핀을 이용하는 기계식 정렬에 의해 달성될 수 있다. 웨이퍼(1)는 웨이퍼(1)와 척(15) 사이에 발생된 진공 상태(도시되지 않음)에 의해, 기계식 지그(16,17)에 의해, 기계식 결합으로 고정될 수 있다.
도 3은 도 2의 번인 장치를 설명하고 있으며, 여기서 박층식 웨이퍼 레벨 콘택 시트(9)의 융기 범프(18)는 웨이퍼(1)의 콘택 패드(3)에 밀착 접촉되게 한다. 또한, 베이스 유닛(7)의 제2 단자(14)는 테스트 신호 발생기(10)상의 압축 핀(21)에 접촉되게 한다. 한편, 콘택은, 테스트 신호 발생기(10)의 압축핀(21)에 대향하는 제2 단자(14)와, 웨이퍼(1)의 콘택 패드(3)에 대향하는 번인 장치의 융기 범프를 압박하는 피스톤으로 제조될 수 있다. 콘택은 테스트 신호 발생기의 융기 부재와 베이스 유닛 사이의 진공을 생성함에 의해 달성될 수 있다.
열 공급 소자(도시하지 않음)는, 테스트 시에, 원하는 번인 온도로서, 칩(2)상의 집적 회로의 온도를 상승시키기 위해, 웨이퍼(1)에 열을 제공하도록 척(15)내에 포함될 수 있다. 웨이퍼상의 고 전력 칩의 경우에 있어, 테스트 시, 칩(2)에 의해 발생된 열은, 원하는 번인 온도 이상의 온도로서 집적 회로의 온도를 상승시킬 수 있다. 이러한 경우에, 이 웨이퍼는, 척(15)내에 냉각 소자를 포함함에 의해, 또는 다른 알려진 기술을 이용함에 의해, 웨이퍼에 냉각 공기를 제공함으로써, 그 자체의 온도를 낮출 수 있다. 한편, 모든 지그(jig)는 온도 제어된 분위기에 위치되어, 번인 공정 동안에, 상승된 온도를 제공한다. 반도체 제조 및 테스트 공정 동안에 온도를 제어하는 기술은 잘 알려져 있다.
도 4는 본 발명의 다른 실시예를 설명하고 있으며, 여기서 번인 장치(6)에 인가되는 압축력은 밸브 도관(25)을 통해, 유압원(도시되지 않음)을 갖는 팽창 가능한 블래더(24)에 의해 공급된다. 팽창은 액체 또는 가스로서 구현될 수 있으며, 테스트 시, 웨이퍼에 대한 번인 장치의 임의의 휘어짐을 보상하는 역할을 한다.
본 발명의 다른 실시예에 있어서, 테스트 신호 발생기(10)는 유동성의 도전 테이프 또는 단단한 커넥터를 포함하는 다양한 기술에 의해 제2 단자(14)에 접속될 수 있다. 제2 단자(14)는 번인 장치의 표면(12)상에 위치되며, 웨이퍼(1) 아래의 영역내에 사실상 포함되는 패턴으로 정렬된다. 이러한 시나리오에 있어, 번인 장치(6) 그 자체는 웨이퍼 자체 보다 큰 크기를 가질 수 없다.
베이스 유닛
도 5에 나타낸 베이스 유닛은, 낮고 높은(또는 저,고) CTE 물질의 박층식 층을 통해 얻어진 매칭 복합 CTE를 갖거나 또는, 낮은 열팽창 물질(CTE)로 형성된 높은 평탄율 베이스(25)를 포함한다. 베이스 유닛은, 금속층 및 유전층을 포함하는 적층식 굳(good) 회로층(26)을 포함한다. 베이스 유닛(7)의 층(27)은, 회로층(26)과 균형을 맞추는 데 이용되는 더미층(27)을 포함한다. 하단 표면(28)에는 제1 및 제2 단자(13,14)가 포함된다.
도 6은 본 발명의 베이스 유닛을 설명하는 것으로서, 굳 회로층(32), 저 CTE 베이스(31), 저 복합 CTE 또는 매칭 CTE를 갖는 베이스(31), 밸런싱층(30)을 포함한다. 베이스 유닛(29)은 패드층(33), 3 개의 신호층(34,36,37), 코아층(35),저 CTE 베이스층(31), 밸런싱층(30)을 갖는다. 층 33∼37은 베이스 유닛(29)의 굳 회로층(26)을 형성한다. 3 개의 신호층(34,36,37)은 베이스 유닛(29)의 제1 및 제2 단자(13,14) 사이의 많은 수의 신호들의 경로 선택(routing)을 용이하게 한다. 신호층 사이에서의 코아층(35)의 위치 설정은, 각 신호층(34,36,37)상의 신호 트레이스에 대한 예견성 임피던스를 제공하며, 베이스 유닛(29)내의 전기 잡음을 최소화시킨다. 저 CTE 베이스(31)는 베이스 유닛(29)의 열팽창을 억제하며, 베이스 유닛(29)의 높은 평탄율을 유지시키는 역할을 한다. 비록, 굳 층(33∼37), 밸런싱층(30)은 5 개의 층을 갖고 있지만, 그 이상 또는 그 이하의 층을 가지는 것도 가능하다.
밸런싱층(30)은 굳 회로층(26)의 수와 동일한 수로 채용되는 것이 바람직하다. 밸런싱층은 저 CTE 베이스(31)의 반대측상의 굳 회로층(26)내에 있는 층들에 대응하는 구리 및 유전체 밀도와 부합되어야만 한다. 저 CTE 베이스(31)의 반대측 상의 밀도를 일치시키는 것은 베이스 유닛(29)의 평면성을 유지시키는 데 도움이 된다.
밸런싱층(30)은 베이스 유닛(29)의 전기적 성능에 기여할 수 없으며, 전적으로 베이스 유닛(29)의 평면성을 유지하는 데 이용된다. 그러므로, 밸런싱층(30)은 제조상의 오류에 기인하여 긁혀지게 되는 신호층 및 코아층과 함께 구현되지만, 저 CTE 베이스의 반대측 상의 코아층(35)와 굳 신호층(34,36,37)에 대응하는 사실상의 유사한 밀도를 갖는다. 하지만, 밸런싱층은 추가의 굳 회로화층이 될 수 있다.
코아층(35)은 유전체층에 박층된 도전 물질의 연속 시트와 함께 형성된다. 도전 물질은 1/2 온스 구리 또는 1 온스 구리가 될 수 있다. 구리 대신에, 높은 CTE 를 갖는 임의의 금속, 반드시 이에 한정되는 것은 아니지만, 예컨대 스테인레스 스틸, 몰리브덴등의 금속이 이용될 수 있다. 도전 물질의 시트는 실질적으로 연속적인 평면성을 갖거나 또는, 도전 물질의 시트는 서로 맞물릴 수 있다. 코아층(35)은 제2 단자(14)에 접속되어, 신호층(34,36,37)(도8에 나타냄)상의 신호 트레이스(43)로 부터 잡음을 제거한 채로 전원 또는 접지 전압과 같은 전압을 전송한다. 더욱이, 코아층(35)은, 유전체의 유전 상수, 신호 트레이스(43)의 기하학성, 신호 트레이스(43)의 높이에 기초한 예견성 임피던스를 신호 트레이스(43)에 제공한다. 더욱이, 코아층(35)은 신호 트레이스(43)에 유전체의 유전 상수에 기초한 높거나 낮은 예견된 임피던스를 제공하는 역할을 하며, 신호 트레이스(43)의 기하학면과, 신호 트레이스(43)의 높이는 코아층(35)의 금속 평면 보다 높거나 또는 낮게 설정된다. 코아층(35)은 비아(41)에 의해 관통되어, 코아층(35)의 반대측상의 신호층(34,36,37)과의 전기적 접촉을 가능하게 한다. 게다가, 코아층(35)은 비아(41)를 통하여, 패드층(33)상의 제1 단자(13)에 직접 결합되어, 테스트 시에, 전원 전압 또는 접지 전압을 공급하는 역할을 한다.
본 발명의 다른 실시예에 있어서, 밸런싱층(30)은 이 밸런싱상의 활성 신호 트레이스를 경로 설정함으로써, 베이스 유닛(29)에 전기적으로 결합되며, 저 CTE 베이스(31)을 관통하는 비아(41)에 의해, 또는 C 모양의 플렉스 회로를 양끝으로 연결함으로써 베이스 유닛(29)의 상 하단 표면을 연결함에 의해, 신호 트레이스들은 제1 및 제2 단자(13,14)에 결합된다. 게다가, 밸런싱층(30)은 웨이퍼의 번인 테스트 처리를 유용하게 하는 하나 또는 그 이상의 비활성, 활성 회로를 지지할 수 있다.
도 7은 패드층(33)을 전회(invert)한 도면이다. 패드층(33)은 유전체층(39)의 반대측에 배치된 전기적 도전 콘택 패드(38)를 갖는다. 콘택 패드(38)는 패드층(33)의 유전체층(39)의 표면(40)에 분산되며, 베이스 유닛(7또는29)의 제1 및 제2 단자(13,14)를 충족시킨다. 패드(38)는 도시한 바와 같이, 유전체의 표면 상에 융기되어 있으며, 원형, 직사각형, 원뿔형, 사다리꼴형과 같은 원하는 모양으로 구현될 수 있다. 본 발명의 일실시예에 있어서, 콘택 패드(38)는 원형이며, 접촉 저항을 줄이며, 부식을 방지하기 위하여, 외주에 금 또는 니켈로 코팅 처리된, 구리의 하단층을 이루고 있다. 하지만, 외주 물질은 값비싼 물질 예컨대, 팔라듐, 백금으로 이루어질 수 있다. 이와 유사하게, 콘택 패드(38)의 외부 물질 층 또한, 금속 합금 또는 임의의 비산화성 금속으로 이루어질 수 있다. 콘택 패드(38)의 구리는, 종래의 기술에서 잘알려진 감법 에칭 공정(subtractive etch process)에 의해, 베이스 구리 포일(foil)로 부터 형성되는 것이 바람직하다. 결국, 외주 코팅은 전해 도금 또는 무전해 도금 공정을 포함하는 기술을 이용하여, 구리를 형성할 수 있다. 비아(41)가 콘택 패드(38) 아래의 패드층(33)의 유전체층(39)내에 형성되고 있음이 도시되어 있다. 비아홀(41)은 드릴링 및 레이저 애블레이션을 포함하는 잘 알려진 많은 기술들에 의해, 유전체층(39)내에 형성될 수 있다. 비아(41)는 콘택 패드(38) 아래의 패드층(33)의 유전체층(39)내에 형성되어 있음을 도면을 통해 알 수 있다. 비아홀(41)은 드릴링 및 레이저 애블레이션을 포함하는 잘 알려진 기술들에 의해, 유전체층(39)내에 형성될 수 있다.
일반적으로, 다양한 ePTFE-베이스 유전체층은, UV 범위에서 모드-락(mode-locked) 고상 레이저 처리를 이용하여, 레이저 천공될 수 있으며 특히, 이러한 처리는 0.5 내지 20J/㎠ 범위의 에너지 밀도를 발생시킬 수 있으며, 인시츄(in-situ) 처리가 가능해지고, 1,000 내지 10,000Hz의 다양한 펄스 반복율에 의해, 수직적이면서도 동시성을 갖는 에너지 밀도의 변화가 가능해진다. 이러한 펄스 반복율의 다양성에 의해, 40과 100ns 사이의 Nd:YAG 레이저에 대한 펄스 폭의 변화가 일어난다. 일반적으로, 초기의 애벌레이션 단계 후에, 후단-펄스(post-pulse) 단계가 유전체의 잔여물을 애벌레이션 처리를 행하는 경우에, 펄스 밀도는 순간 시간 주기 동안, 두배 즉, 1∼10 펄스가 일반적이게 된다.
본 발명의 일실시예에 있어서, 블라인드(blind) 비아가 펄스 처리된 Nd:YAG 레이저와 같은 고상 펄스 레이저로서 형성된다. Nd:YAG 레이저로 부터의 기본 출력은 1064㎜의 파장폭을 갖는다. 이 파장폭은 전자기 스펙트럼의 적외선 부이다. 광학 조파 발생 경로에 베타-바륨 보레이트(BBO)를 적용함에 의해, 355㎚(제3조파) 상태의 빛의 출력 및, 266㎚(제4조파)상태의 빛의 출력이 용이해지며, 그리고 이들은 자외선 범위로 떨어지게 된다.
355㎚와 266㎚ 파장폭은 본 발명의 박층식 기판내의 비아를 드릴링 처리하는 데 매우 적합하다. 펄스 길이, 에너지 밀도, 펄스의 수는 형성되는 비아 형태에 따라, 그리고 박층식 기판에서 이용되는 물질의 형태에 따라 변형될 수 있다.
예를들어, 구리와 접착제-충진제-ePTFE 유전체의 교호층으로 이루어진 박층식 기판에서의 블라인드 비아를 드릴링하기 위해서, 266㎚의 레이저, 1.5J/㎠ 에너지 밀도, 10μJ 펄스당 에너지, ㎠당 20메가와트의 전력 밀도가 이용된다. 355㎚ 파장폭에 있어서, 블라인드 비아는 3.5J/㎠ 에너지 밀도, 30μJ 펄스당 에너지, ㎠당 35메가와트의 전력 밀도로 고정됨으로써 형성된다. 355㎚ 블라인드 비아에 대한 전단-펄스 단계는 11J/㎠ 에너지 밀도, 100μJ 펄스당 에너지, ㎠당 200메가와트의 전력 밀도의 조건으로 조정되어야한다.
접착제-충진제-ePTFE 유전체내에 블라인드 비아를 형성할 경우, 355㎚의 레이저, 7J/㎠ 에너지 밀도, 65μJ 펄스당 에너지, ㎠당 100메가와트의 전력 밀도가 이용된다. 전단-펄스 단계는 11J/㎠ 에너지 밀도, 100μJ 펄스당 에너지, ㎠당 200메가와트의 전력 밀도로의 변수가 조정되어야 한다.
이후, 비아홀(41)은 금속 예컨대, 구리로 도금 처리되어, 패드층(33)의 상단 표면(40)상의 콘택 패드(38)로 부터, 패드층(33)의 하단 표면(42)로의 도전 경로를 생성한다.
패드층(33)상에는 한 개 또는 그 이상의 신호층(34,36,37)이 적층된다. 하지만, 패드층(33)은 선택적으로 채용되며, 콘택 패드(38)는 상기 패드층(33)에서 전술한 바와 같이, 신호층상에 직접 구현될 수 있다. 신호층(34,36,37)은 도 8에서 보인 바와 같이, 유전체층을 가로질러 형성된 복수개의 도전 단편 또는 신호 트레이스(93)를 포함한다.
도 8에서 나타낸 바와 같이, 신호 트레이스(43)는 제1 단자(13)와, 베이스 유닛(7또는29)의 제2 단자(14) 사이의 도전 경로(44)를 생성한다. 신호 트레이스(43)는 감법 에칭 공정에 의해 형성되며, 구리로 이루어지는 것이 일반적임과 동시에 바람직하다. 제1 단자(13)로 부터 제2 단자(14)로 향하는 도전 경로의 완성은, 패드층(33)의 유전체층(39)내의 비아홀(91)(도시되지 않음)로 부터, 신호층상의 신호 트레이스(93)를 관통하며, 신호층의 신호 트레이스(93)를 가로질러 제2 단자(14)에 대응하는 패드층(33)의 유전체를 하방으로 관통하는 또 다른 비아홀로 향하게 하는 경로를 생성함으로써 형성된다. 이와 유사하게, 제1 및 제2 단자(13,14)는 다중 신호층의 양단을 연결하는 비아(41)와, 신호 트레이스(43)의 보다 복잡한 경로에 의해 전기적으로 접속될 수 있다.
도 9는 본 발명의 일실시예에 따른 저 CTE 베이스(31)를 설명하기 위한 도면이다. 베이스(31)는 3 겹의 적층 즉, INVAR(36), 구리 및 INVAR(36), 각층(45,46,47)로 이루어진다. INVAR(36) 대신에, 30wt.% 및 42wt.% 사이의 니켈을 포함하는 니켈, 철 합금이 이용될 수 있다. 게다가, INVAR(36)과 층(45,47) 대신에, 니켈 합금에 제한 받지 않는 웨이퍼 유닛 테스트 장치에 부합한 임의의 저 CTE 물질이 이용될 수 있다. 두 개의 니켈 합금 시트는 t1의 결합 두께를 가지고, 구리 시트(46)는 t2의 결합 두께를 가지는 데, 그 t1대 t2의 비율은 반도체 웨이퍼의 열 팽창 계수에 부합하도록 선택된다. t1대 t2의 비율은 4:1 및 14:1 사이가 될 수 있으며, 이에 한정하는 것은 아니지만, 10:1, 11:1 및 12:1 도 될 수 있다.
본 발명의 일실시예에 있어서, 니켈층은 각각 약 115mil의 두께를 가지며, 구리층에 대한 니켈층의 비율은 실리콘 웨이퍼에 부합하는 열팽창 계수를 갖는다. 하지만, 구리층 두께에 대한 니켈층 두께 또는, 다른 물질의 두께는, 게르마늄, 실리콘 게르마늄, 실리콘 카바이드, 갈륨 아세나이드, 셀레늄, 텔레륨으로 형성된 웨이퍼에 대한 열팽창 계수와 부합하는 베이스의 열팽창 계수를 제공한다.
니켈 합금은 낮은 열팽창 계수를 가지기 때문에, 온도가 증가함에 따라, 웨이퍼(1)에 비해 베이스 유닛(31)의 열팽창이 억제되게 하는 역할을 한다. 14 인치의 정방형 시트 INVAR(36)와 구리 물질이 이용되는 것이 바람직하다. 하지만, 원형 또는 직사각형 시트가 이용될 수도 있다. 시트는 6 인치와 20 인치의 크기 사이에 있으며 예컨대, 그 지름 또는 측방향 길이는 8,12,14,16,20 인치가 된다.
INVAR(36) 및 시트(45,47)는, 직선 피트 당 0.001 인치와, 0.01 인치 사이가 바람직하며, 직선 피트 당 0.0001 인치와, 0.020 사이의 평면 정도를 갖는 약 115mil의 두께로 부합되는 것이 바람직하다. 평면 정도가 직선 피트 당 0.001인치가 되는 것이 가장 바람직하다.
구리층(46)은 약 21mil의 두께이며, 직선 피트 당 0.0005의 평면성을 갖는다. 구리층은 예컨대, 상기 금속 또는 금속 합금층 및 상기 구리층의 전체 두께의 9.1%인 약 8% 내지 10%를 포함한다.
INVAR(36), 구리, INVAR(36)의 적층은 더블유. 엘. 고어 앤드 어소시에이츠, 인코오포레이티드에 의해 이용 가능하게 된 스피드보드(상표 등록명)와 같은 유전체(48)를 이용하여, 구리 표면에 INVAR(36)의 조각을 박층함에 의해 형성된다.
115mil의 시트 두께, 21mil의 니켈 합금 및 구리 시트 각각은 일실시예로서 이용되는 것이며, 니켈 합금 시트의 두께가 구리의 두께 보다 큰 범위로서 임의의 크기로 선택될 수 있다.
유전체
유전체 물질은 베이스 유닛용으로 이용되며, 본 발명의 웨이퍼 레벨 콘택 시트는 임의의 고온 유전체 물질이 될 수 있다. 예를들어, 적합한 유전체 물질은, 반드시 이에 한정되는 것은 아니지만, 폴리마이드, 폴리마이드 박층, 에폭시 수지, 유기물질, 폴리테트라플로로에틸렌의 적어도 일부가 함유된 유전 물질을 포함하며, 충진제가 포함되거나 포함되지 않건간에, 일단 접착제가 주입된 곳에는 부분 정제되고 비-스테이지 물질이 형성된다. 이에 적합한 물질은 발명자 더블유. 엘. 고어 앤드 어소시에이츠, 인코오포레이티드로 부터 이용 가능하게 된 스피드보드(상표등록명) 본드 플라이를 포함한다.
스피드보드(상표등록명) C 는 세라믹 물질을 포함하고 있지 않으며, 폴리테트라플로로에틸렌 매트릭스내에 시아네이트 에스테르 수지를 포함하는 프리프레그 비직물 물질임에 유의하여야 한다. 스피드보드 C(상표등록명)는 유전 상수, 1MHz∼10MHz에서 약 2.6∼2.7(DK), 1MHz∼10MHz에서 0.004의 로스 탄젠트(loss tangent), 1000V/mil보다 큰 유전 강도, 유리 천이, 220℃의 Tg, 66∼68wt.%의 수지 함량을 포함하고, 보다 다양한 두께가 이용 가능하다.
다른 종류의 유전체 물질은 다공성 매트릭스 시스템에 흡수 또는 주입된 접착제-충진제 혼합물을 포함한다. 다공성 매트릭스는 비직물 기판이며, 상당한 량의 충진제 및 열가소성 또는 열경화성 접착제가 흡수되며, 기판 초기의 기공 체적은, 부분적으로 열처리되어 접착제를 정제하고, 비-스테이지 복합물을 형성한다.
기판은 플로로폴리머 예컨대, 본원에서 참조하고 있는 발명자 바우만등에게 허여된 미국 특허 번호 제4,482,516호와, 고어등에게 허여된 미국 특허 번호 제3,953,566호에 기재된 다공성이 확장된 폴리테트라플로로에틸렌 물질을 포함한다.
바람직하게는, MFPS(평균 유량 기공 사이즈 : mean flow pore size)는 2 내지 5 배 사이가 되어야 하며 또는, 특별히 원하는 충진제의 것 보다 약 2.4배 보다 큰 MFPS를 갖는 가장 큰 입자 이상이 되어야 한다. 하지만, 본 발명의 범위내에서, 적절한 복합 물질은 평균 입자 사이즈 비가 1.4 보다 큰 MFPS 를 선택함에 의해 준비될 수 있다. 수용 가능한 복합 물질 또한, 평균 입자 사이즈에 대한 최소 기공 사이즈가 적어도 0.8 이상이거나 또는, 최대 입자 사이즈에 대한 최소 기공 사이즈가 적어도 0.4 이상이 될 경우에 준비될 수 있다. 입자 사이즈 비의 MFPS 는 FRA 분석기에 의해 행해진다.
한편, 기공 비, 입자 사이즈에 대한 다른 매카니즘은, 가장 큰 입자 사이즈 보다 가장 작은 기공 사이즈가 약 1.4배 적을 때 산출될 수 있다.
게다가, 확장 플로로폴리머 기판, 다공성 확장 폴리올레핀 예컨대, 초 고 분자 중량 (UHMW)의 폴리에틸렌, 확장 폴리프로필렌, 폴리테트라플로로에틸렌과 같은 것은 페이스트 압축 성형(paste extrusion), 희생 충진제의 결합, 다공성 무기물 또는 유기물 폼(foam), 미세 다공성 셀룰로스 아세테이트(microporous cellulose acetate)에 의해 준비된다.
다공성 기판은 적어도 30%, 바람직하게는 적어도 50%, 가장 바람직하게는 적어도 70%의 초기 공간 체적을 가짐으로서, 열경화성 또 열경화성 접착 수지의 주입이 용이하게 되고, 공간내의 미립형 충진 페이스트는 유동성 보강력을 제공하여, 전체 복합 물질의 깨짐을 방지하고, 입자를 정착시키는 역할을 한다.
충진제는, 히스토그램을 통해, 최대 입자 사이즈, 최소 입자 사이즈 및 평균 입자 사이즈를 표시하는 마이크로트랙(상표등록명) 모델 FRA 입자 분석기 장치에 의해 분석된 입자의 집합체를 포함한다.
접착제로 결합되는 적합한 충진제는, 반드시 이에 한정되는 것은 아니지만, BaTiO3, SiO2, Al2O3, ZNO, ZrO2, TiO2, 석출 및 솔젤 세라믹 예컨대, 실리카, 티타니아 및 알루미나, 비도전성 카본(카본 블랙) 및 그들의 혼합물을 포함한다. 특히, 충진제는 SiO2, ZrO2, TiO2, 그 자체이거나 또는, 비도전성 카본과 결합된 물질이 더 바람직하다. 가장 바람직한 충진제는, 반드시 이에 한정되는 것은 아니지만, 예컨대, 움푹 패이지 않은 높은 원형률, 균일한 표면 곡률을 가진 상태의 고체인 알루미나 입자, 티타니아, 실리카를 생산하기 위해, 실리콘, 티타늄, 알루미늄과 같은 것을 증기 금속 연소 처리하는 미국 특허 번호 제4,705,762호에 따른 충진제를 포함한다.
충진제는 잘 알려진 기술인, 접착 매트릭스에 대한 반응성 작용제 및/또는 실리화 작용제(silylating agent)에 의해 소수성 충진제를 제공하며 예컨대, 결합 작용제를 이용함으로써 소수성 충진제를 제공할 수 있다. 적합한 결합 작용제는, 실레인(silane), 티타네이트(titanate), 지르코네이트, 알루미늄을 포함한다. 적합한 실리화 작용제는, 반드시 이에 한정되는 것은 아니지만, 작용 실리화제(functional silyating agent), 실레놀스(silanols), 실록산(siloxane), 적절한 실레젼(silazane)을 포함하며, 반드시 한정되는 것은 아니지만, 헥사메틸디실레젼( hexamethyldisilazane:HulsH730)과, 헥사메틸사이클로트리실레젼(hexamethylcy clotrisilazane)와, 예컨대 비스(트라이메틸실리)아세타미드(bis(trimethylsily) acetamide: Huls B2500)와 같은 실리레미드(silylamide)와, 예컨대 트라이메틸실리루레아(trimthylsilylurea)와 같은 실리루레스(silylureas)와, 예컨대 트라이메틸실리리미다졸레(trimrthylsilylimidazole)와 같은 실리미다졸레스(silylmidazoles)를 포함한다.
티타네이트(titanate) 결합 작용제는, 테트라 알킬(tetra alkyl) 형태, 모노알콕시(monoalkoxy) 형태, 코디네이트(coordinate) 형태, 셸레이트(chelate) 형태, 쿼터네리 솔트(quaternary salt) 형태, 네오알콕시(neoalkoxy) 형태, 사이클로테테로아톰(cycloheteroatom) 형태가 그 예가 될 수 있다. 바람직한 티타네이트는, 테트라 알킬 티타네이트, 티죠(Tyzor)(상표등록명), TOT{테트라키스(2-에틸-헥실)티타네이트}, 티죠(상표등록명) TPT{테트라이소프로필 티타네이트}, 셸레이트 티타네이트, 티죠(상표등록명)GBA{티나늄 아세틸레셀틸레세토네이트}, 티죠(상표등록명)디시{티타늄 에틸레셀테세토네이트}, 티죠(상표등록명)CLA{프로프라이어테리-듀퐁}, 모노알콕시(켄-리액(상표등록명)케알 티티에스), 켄-리액(상표등록명), KR-55 테트라(2,2디알리옥시메틸)뷰틸, 디(디트리데실)포스포히토오 티타네이트, LICA(상표등록명)38 네오펜틸(디알리)옥시, 트리(디옥틸)피로-포스포토오 티타네이트를 포함한다.
적절한 지르코네이트는, 켄리치 카탈로그에서의 22쪽에 상세 설명된 지르코네이트를 포함하고, 특히 KZ 55-테트라(2,2 디알리옥시메틸)뷰틸, 디(디트리데실)포스포히토 지르코네이트, NG-01-네오펜틸(디알릴)옥시, 트리네오데카놀리 지르코네이트, NG-09-네오펜틸(디알리)옥시, 트라이(도덱실)벤젠-술포닐 지르코네이트를 포함한다.
본 발명에서 이용되고 있는 알루미네이트는, 반드시 이에 한정되는 것은 아니지만, 켄-리치(상표등록명), 디소뷰티(올레일)아세토아세틸알루미네이트(KA 301), 디소프로필(올레일)아세토아세틸알루미네이트(KA 322) 및 KA 489를 포함한다.
전술한 것과 더불어, 폴리머 예컨대, 크로스-링크 비닐 폴리머 즉, 다이비닐벤젼, 다이비닐 피라이딘(divinyl pyridine) 또는, 매우 높은 희석(MEK에서 0.1 부터 1.0%까지의 용액)상태로 가장 먼저 적용된 크기 조절된 임의의 열경화성 매트릭스 접착제가 추가로 이용될 수 있다. 또한, 임의의 유기 페록사이드(organic peroxides) 예컨대, 디큐밀페록사이드(dicumylperoxide)가 충진제와 반응할 수 있다. 접착제 그 자체는 열경화성 또는 열가소성이 될 수 있으며, 폴리글리사이딜 에테르(polyglycidyl ether), 폴리시에뉴레이트(polycyanurate), 폴리소시에네이트(polyisocyanate), 비스-트라이에이진(bis-triazine) 수지, 폴리(비스-말레이미드)(poly(bis-maleimide)), 노르보르네인-터미네이트폴리마이드(norbornene-termi nated polyimide), 폴리노르보르네인(polynorbornene), 아세틸렌-터미네이트 폴리마이드(acetylene-terminated polyimide), 폴리뷰타디엔(polybutadiene) 및 그들의 기능기 코폴리머, 사이클릭 올레핀 폴리사이클로뷰텐(cyclic olefinic polyclobutene), 폴리실렉세인(polysilxanes), 기능기 폴리페닐렌 에테르(functionalized polyphenylene ether), 폴리아크릴레이트(polyacrylate), 노볼락 폴리머(novolak polymer) 및 코폴리머, 플로로폴리머 및 코폴리머, 멜라민 폴리머 및 코폴리머, 폴리(비스 페니사이클로뷰탄)(poly(bisphenycyclobutane)) 및 혼합물 또는 그의 프리폴리머를 포함한다. 상기 전술한 접착제 그 자체는, 플레임(flame) 저지 또는 강도를 향상시키기 위해, 함께 혼합될 수 있으며 또, 다른 폴리머 또는 첨가제와 함께 혼합될 수 있음에 유의하여야 한다.
여기에 있어서, MFPS 및 최소 기공 사이즈는 직접적인 수치가 기록된 코울터(상표등록명) 프로메터 Ⅱ(Coulter Electronics Ltd.,Luton UK)를 이용하여 결정된다. 평균 입자 사이즈 및 가장 큰 입자 사이즈는 마이크로트랙 광 분산 입자 사이즈 분석기 모델 번호 FRA(Microtrac Division of Leeds Northup, North Wales,PA,USA)를 이용하여 결정된다. 평균 입자 사이즈(APS)는 50%의 입자가 큰 수치로서 한정된다. 가장 큰 입자 사이즈(LPS)는 마이크로틀랙 히스토그램상의 가장 큰 감지 가능한 입자로서 한정된다. 한편, 가장 큰 입자 사이즈는 마이크로트랙 FRA 100%의 입자가 패스되는 것을 결정할 경우의 최소 포인트에서 한정된다.
일반적으로, 접착제-충진제 혼용 유전체를 준비하기 위해서는 이하의 방법을 포함한다.
(a) 작은 입자 및 접착제가 충분히 기공 체적 또는 공간으로의 자유 흐름이 가능하게 하도록, 미세 구조에 행하는 윤활 압출 모재(lubricated extruded preform)를 신축함에 의해 폴리테트라플로로에틸렌 시트를 확장하는 방법.
(b)폴리머 예컨대, 열경화성 또는 열가소성 물질 및 충진제로 부터 페이스트(paste)를 형성하는 방법.
(c) 담금, 코팅, 압력 공급에 의해, 접착제-충진제 페이스트가 상당한 다공성 골격 예컨대, 확장된 폴리테트라플로로에틸렌 내부로 흡수되게 하는 방법.
본 발명의 충진 접착 막을 준비하기 위해서, 입자성 충진제는 고루게 분산된 혼합물로 생성되도록, 용매 또는 수용성 용액 또는 용융 접착제로 혼합된다. 작은 입자 형태의 충진제는 통상 40 마이크론 크기 보다 작으며, 평균 입자 사이즈가 1 내지 10 마이크론 사이가 되는 것이 바람직하다. 폴리테트라플로로에틸렌의 노드--섬유질성 구조의 평균 기공 사이즈는 충분히 커서, 입자의 적적한 투과성이 보장되어야 한다. 만일, 기판이 확장된 폴리테트라플로로에틸렌일 경우, 이 구조는 발명자 바우만등에게 허여된 미국 특허 번호 제4,482,516호에 기재된 것과 유사한 구조를 갖게 된다. 바람직하게는, 충진제에 특히 바람직한 것보다 약 2.4 배 큰 MFPS 를 가지며, MFPS는 가장 큰 입자의 약 2 내지 5 배 사이 또는, 그 이상이 되어야 한다. 하지만, 본 발명의 범주내에서, 적합한 복합물은 평균 입자 사이즈에 대한 평균 유량 기공 사이즈(MFPS)의 비가 1.4 보다 큰 것을 선택함에 의해 준비될 수 있다. 수용 가능한 복합물 또한, 평균 입자 사이즈에 대한 최소 기공 사이즈의 비가 적어도 0.8 이상 또는, 최대 입자 사이즈에 대한 최소 기공 사이즈의 비가 적어도 0.4 이상 될 경우에 준비될 수 있다. 입자 사이즈 비에 대한 MFPS의 비는 마이크로트랙 FRA 분석기에 의해 구해진다.
한편, 입자 사이즈에 상대한 기공을 측정하기 위한 다른 매카니즘은 가장 작은 기공 사이즈가 가장 큰 입자 사이즈의 약 1.4배 보다 적을 때 산출될 수 있다.
표 1은 입자 사이즈와 MFPS의 관계의 결과를 나타낸다. 가장 큰 입자에 대한 MFPS의 비는 1.4 또는 그 이하일 경우에 최악의 결과가 관측된다. 이러한 경우에, 균일한 복합물이 관측될 수 없으며, 대부분의 입자성 충진제는 미세 기공 기판을 균일하게 관통할 수 없게 된다. 가장 큰 입자에 대한 MFPS의 비가 약 2.0 보다 클 경우에, 균일 복합물이 획득된다. 가장 큰 입자에 대한 MFPS의 비가 크면 클수록, 상대적 경우가 보다 커지므로, 미세 기공 기판으로서의 균일한 분산적 흡수가 일어나게 됨을 관측할 수 있다.
표본 기판 기공사이즈Min MFPS(㎛) (㎛) 입자사이즈Avg Max(㎛) (㎛) MFPS÷PartAvg PoreMin÷PartMax PoreMin÷PartAvg 결과
ABCD 4 74 5· 5818 32 5 105 105 106 10 1.41.012.45.3 0.40.4N/A1.8 0.80.8·3.0 부족부족양호양호
EFG 18 3217 240.2 0.4 1 16 100.5 1.6 32.04.00.8 18.01.70.125 182.80.4 양호양호부족
HI · 6014 11 18 300.5 1.6 3.322.0 ·8.8 ·28 양호양호
JK 14 2914 29 4 85 10 7.35.8 1.81.4 3.52.8 양호양호
제1실시예
미세 분산제는 281.6g TiO2(Ti 순정 R-900, 듀퐁사)를 MEK 내에 20%(w/w) 플레임 저지 다이시아나마이드(dicyanamide)/2-메틸리미데졸(methylimidazole) 촉매작용(catalyzed) 바이스페놀(bisphenol)-A 베이스 폴리글리사이들리 에테르(based polyglycidyl ether)(Nelco N-4002-5, 넬코사: Nelco Corp.) 용액에 혼합함에 의해 준비된다. 분산은 연속적으로 발생하여, 균일성이 보장된다. 이후, 확장 PTFE의 견본(swatch)은 수지 혼합물에 담겨진다. 웨브(web)는 유동 복합물이 되도록, 장력 상태에서 1 분 동안 165℃로 건조된다. 그러므로, 생성된 부분적으로 정제된 접착 복합물은 57 무게 백분율의 TiO2, 13 무게 백분율의 PTFE와, 30 무게 백분율의 에폭시 접착제로 이루어진다. 다수의 겹층으로 구성된 접착 시트는 구리 포일 사이에 놓여지며, 90분 동안, 225℃의 온도에서, 진공-보조 수압(vacuum-assisted hydraulic press)의 600psi로 압력을 받은 후에, 압력하에서 냉각된다. 결국, 19.0의 유전 상수의 구리 박층이 생성되고, 유전 박층에 대한 평균 겹 두께가 100㎛(0.0039(3.9mil)), 280℃에서 30초간 솔더 쇼크를 지지한다.
제2실시예
미세 분산제는 페닐트라이메톡시실레인(phenyltrimethoxysilane)(04330,H uls/Petrarch)로 선처리된 386g SiO2(HW-11-89, 하비손 워커사: Harbison Walker Corp.)을, 388g의 MEK와, 200g 바이스말레이미드 트리아진 수지(bismaleimide triazine resin)(BT2060BJ, 미쯔비시 가스 화학 : Mitsubishi Gas Chemical)에 혼합함에 의해 준비된다. 분산은 균일성을 보장하도록 연속 발생된다. 0.0002" 두께의 확장 PTFE의 견본은 수지 혼합물에 담겨진 후에 제거되고, 이후 유동성 복합물이 가능하도록, 장력하에서, 1분 동안 165℃로 건조된다. 이러한 프리프레그의 몇겹은 구리 포일 사이에 놓여지며, 90분 동안, 225℃의 온도에서, 진공-보조 수압(vacuum-assisted hydraulic press)의 250psi로 압력을 받고, 이후에 압력하에서 냉각된다. 그러므로, 발생된 유전체는 53 무게 백분율의 SiO2, 5무게 백분율의 PTFE, 42 무게 백분율 접착제로 구성되고, 구리에 양호한 접착성을 나타내며, 3.3의 유전 상수(10GHz상태)와, 0.005의 방열 계수(10GHz상태)를 나타낸다.
제3실시예
미세 분산제는 483g SiO2(HW-11-89)를 274.7g 바이스멜레이미드 트라이아진 수지(bismaleimide triazine resin)(BT2060BJ, 미쯔비시 가스 화학 : Mitsubishi Gas Chemical)의 마그네스(manganese)-촉매 작용 용액과, 485g MEK에 혼합함에 의해 준비된다. 분산은 연속적으로 발생되어, 균일성이 보장된다. 이후, 0.0002" 두께의 확장 PTFE의 견본은 유동성 복합물이 생성하도록, 수지 혼합물에 담겨지고, 제거된 후, 1분 동안, 장력 조건하에서, 165℃로 건조된다. 다수의 겹을 구성된 이러한 프리프레그(prepreg)는 구리 포일 사이에 놓여지며, 90분 동안 225℃의 온도에서 진공-보조 수압 250psi로 압력을 받은 후에, 압력하에서 냉각된다. 그러므로, 생성된 유전체에는 57 무게 백분율의 SiO2, 4 무게 백분율 PTFE, 39 무게 백분율 접착제, 구리에 대한 양호한 접착력, 3.2의 유전 상수와, 0.005 분산 계수(10GKz)를 포함한다.
제4실시예
미세 분산제는 15.44kg TiO2분말(Tl 순정 R-900, 듀퐁사)을, 3.30kg 바이스멜레이미드 트라이아진 수지(bismaleimide triazine resin)(BT2060BH, 미쯔비시 가스 화학 : Mitsubishi Gas Chemical)의 마그네스(manganese)-촉매 작용 용액과, 15.38kg MEK에 혼합함에 의해 준비된다. 분산은 연속적으로 발생되어, 균일성이 보장된다. 이후, 0.0004 TiO2-충진 두께의 확장 PTFE(막은 압축되지 않고, 로딩 40%를 제외하는 모르티머어(Mortimer)의 미국 특허 번호 제4,985,296호의 기술에 의해 충진된 TiO2)의 견본은 유동성 복합물이 생성하도록, 수지 혼합물에 담겨지고, 제거된 후, 1분 동안, 장력 조건하에서, 165℃로 건조된다. 부분적으로 정제된 접착 복합물은 70 무게 백분율의 TiO2, 9 무게 백분율 PTFE, 21 무게 백분율 접착제를 포함한다. 이러한 프리프레그의 다수개의 겹들은 구리 포일 사이에 놓여지게 되며, 90분 동안, 220℃의 온도하에서, 진공-보조 수압 500psi로 압력을 받은 후에, 압력하에 냉각된다. 결국, 유전체는 구리에 대해 양호한 접착력을 나타내며, 10.0의 유전 상수와, 0.008의 방열 계수를 나타낸다.
제5실시예
미세 분산제는 7.35kg SiO2(ADMATECHSO-E2, Tatsumori LTD)와, 7.35kg MEK 및 73.5kg의 결합 작용제 예컨대, 3-글리사이들옥시프로필트리-메톡시실레인(3- glycidyloxypropyltri-methoxysilane(Dynasylan GLYMO(petrach system)) 혼합에 의해 준비된다. SO-E2는 0.4 내지 0.6㎛의 입자 지름, 4∼8m2/g의 특정 표면적, 0.2∼0.4 g/cc(loose)의 벌크 밀도를 갖는 상당한 원형 실리카로의 제조에 의해 설명된다.
이러한 분산제에 대해, 시아네이트 페놀릭 수지(cyanated phenolic resin) 즉, 메틸에틸케톤(MEK)내에 Primaset PT-30(Lonza Corp.)의 932g 50%(w/w) 용액이 첨가된다. MEK에서 RSL 1462(Shell Resins, Inc.(CAS # 25068-38-6)의 50%(w/w)의 896g, MEK에서 비스페놀 에이(bisphenol A)(알드리치사:Aldrich Company)의 50% 용액 54g, 12.6g 이르가녹스(lrganox) 1010(Ciba Geigy), 마그네시스 2-에틸헥사노에이트(Manganese 2-ethylhexanoate(Mn HEX-CEM(OMG Ltd.)의 0.6% 3.1g, 및 2.40kg MEK가 첨가된다. 이러한 분산은 약 1∼3gal./minute 의 속도로, 약 20 분 동안, 미소닉 연속 유량 셀(Misonics continuous flow cell)을 통한 초음파 진동에 영향을 받는다. 그러므로, 획득된 미세 분산제는 11.9% 고체(w/w)의 전체 욕 농도에 희석된다.
미세 분산제는 주입 욕내에 쏟아진다. 확장 폴리타트라플로로에틸렌 웨브는 도 5의 노드 섬유질 구조를 갖고, 이하에서와 같은 특징을 갖는다.
프레지어커버리지볼 버스트두께MFPS 20.559g/㎡3.2lbs6.5mil9.0microns
프레지어(Frazier) 수는 분석된 물질의 공기 투과율에 관한 것이다. 공기 투과율은 공기 흐름 측정용으로서, 대략 6 제곱 인치의 원형 영역내에 제공된 개스켓 정착물의 웨브를 클램핑함에 의해 측정된다. 역류측은 건조 압축 공기원과의 인라인식 유량계에 접속된다. 테스트는 견본의 역류측을 향하게 0.5 인치 웨이퍼에 압력을 인가함에 의해 달성되며, 인라인식(in-line) 유량계(유량계에 접속된 볼 부유 로타미터)를 통해 통과하는 공기의 유량을 기록한다.
볼 버스트 강도는 일종의 테스트로서, 최대의 파괴 정도를 결정함에 의해 상대적인 견본의 강도를 측정하는 것이다. 웨브는 두 개의 판 사이에 클램핑되는 동안에 1 인치 지름의 볼과 함께 테스트된다. 챠틸론, 포스 게이지 볼/버스트 테스트(Chatillon, Force Gauge Ball/Burst Test)가 이용되었다. 이 매체는 측정 장치내에 놓여지며, 버스트 프로브(burst probe)의 볼에 접속되게 웨브의 상승에 의해 고정된 압력을 받는다. 깨어질때의 압력은 기록된다.
전술한 웨브(web)는, 균일성을 보장하기 위해, 약 3ft./min 또는 속도로서, 연속 진동식 주입욕(impregnation web)을 관통하여 통과(pass)된다. 주입 웨브는 열처리 오븐(oven)에 즉시 통과되어, 거의 모든 용매 또는 그 전체를 제거하고, 롤(roll) 상에 집중된다. 이러한 프리프레그의 다수의 겹들은 구리 포일 사이에 놓여지며, 90분 동안, 220℃ 온도에서, 진공-보조 수압에 200psi의 압력을 받은 후에, 압력하에서 냉각된다. 이러한 방법에 의한 유전체는 구리에 양호한 접착력을 나타내며, 3.0의 유전 상수(10GHz), 0.0085(10GHz)의 방열 계수를 갖는다.
제4실시예와, 제7실시예에서 이용된 입자식 충진제의 물리적 특징은 이하에서 표 3을 통해 비교된다.
성질 Tatsumori(ADMATECHS) Harbison Walker
제조 기술 증기식 금속 연소 무정질 용융 실리카
명칭 Silica SO-E2 HW-11-89
중간 입자 사이즈 0.5micron 5micron
모양 구형 불규칙, 둘쭉날쭉
표면 영역 6∼10㎡/g 10㎡/g
벌크 밀도 0.47g/cc 1.12g/cc
특정 밀도 2.26g/cc 2.16g/cc
제6실시예
용융 실리콘의 증기식 연소로 부터 준비된 SiO2에 근거하며, 주입식 접착제-충진제 혼합물을 포함하는 ePTFE 매트릭스는 아래와 같은 방법에 의해 준비된다. 2 개의 이전 혼합물은 초기에 준비된다. 그 중 한 개는 제5실시예의 것과 유사한 실리카 처리된 실레인을 포함하는 슬러리 형태이며, 다른 한 개는 수지 및 다른 성분에 대한 비촉매성 혼합물이다.
혼합물 Ⅰ
실리카 슬러리는 MEK에서의 제5실시예의 SO-E2 실리카에 대한 50/50 혼합이며 여기서, 실리카는 실리카 무게의 1%와 유사한 코팅된 실레인을 함유하는 실리카이다. 5 갤런 용기에 대해, MEK의 17.5 파운드 및, 실레인의 79 그램이 첨가되고, MEK 내의 실레인의 균일한 분산을 보장하기 위해, 2 가지의 성분이 혼합된다. 이후에, 제5실시예의 17.5 파운드의 실리카가 첨가된다. MEK-실리카-실레인 혼합물의 2 개의 5 갤런 용기는 반응 용기에 첨가되고, 내용물 즉, 슬러리는 존재할 지 모르는 임의의 실리카 응집체를 분해시키기 위해, 대략 1 시간 동안, 초음파 분산기를 통해 반복 순환된다. 초음파 분해가 완성되고, 반응 용기의 내용물은 약 1 시간 동안, 대략 80℃의 열을 인가 받으며, 그 동안에 그 내용물은 연속적으로 혼합된다. 이후에, 반응된 혼합물은 10 갤런의 용기로 이동된다.
혼합물 Ⅱ
원하는 수지 혼화성 생성물은 약 60%의 고체, 비촉매성 수지 혼화제(접착제)이 포함된 혼합물에 기초한 MEK이며, 여기서 고체 부분의 무게 백분율은, 41.2% PT-30 시네이트 페놀릭(cyanated phenolic) 수지의 혼합물, 39.5% RSL 1462 에폭시(epoxy) 수지, 16.7% BC58 플레임 저지제, 1.5% 이르가녹스(lrganox) 1010 안정제 및, 1% 비스페놀(bisphenol) A 코-카탈리스트이다.
10 갤런 용기 내에는, 14.8파운드의 PT-30과, 15 내지 20 파운드의 MEK가 첨가되며, 강력히 작용하여 완전한 용매 화합물 PT-30이 되게 한다. 6파운드의 BC58이 측정되고, MEK/PT-30 용액에 첨가되며, 강력히 작용하여 용매 화합물 BC58이 되게 한다. 244.5그램의 안정제인 이르가녹스 1010 및, 비스페놀 A 163그램이 첨가된다. 10 갤런의 용기는 가중되고, RSL 1462의 14.22 파운드가 첨가된다. 추가의 MEK가 첨가되어, 혼합물의 무게가 60파운드가 되게 한다. 이후에, 내용물은 대략 1내지 2시간 동안 예컨대, 고체 성분을 완전히 분해시킬 수 있는 시간 동안으로 강력히 반응시킨다. 원하는 생성물은 고체의 무게 백분율이 68%이며, 전체의 고체는 5%와 50%의 혼합물에 대한 무게 백분율인 MEK와, 비촉매성 수지 혼화제, 실레인과 함께 처리된 실리카의 혼합물이다. 정확한 고체의 농도는 반응의 진행 정도에 따라 변화하게 되며, 주입되는 막의 일부에 의존하게 된다. 촉매 레벨은 PT-30 및 RSL1462의 합계에 비례한 10ppm이다. 혼합물 Ⅰ 및 혼합물 Ⅱ의 용적(solid content)은 이전의 정확성 및, 발생될 수 있는 임의의 용제 플래시를 보상을 검증하여 결정한다. 이후, 혼합물 Ⅰ은 10 갤런 용기에 첨가되어, 12파운드의 고체 예컨대, 51.5%의 용적, 23.48파운드의 혼합물 Ⅰ을 제공한다. 이후, 혼합물 Ⅱ는 그 용기에 첨가되어, 5.64 파운드의 고체 예컨대, 59.6% 고체, 9.46 파운드의 혼합물 Ⅱ를 제공한다. 마그네시스 촉매 용액(0.6%의 미네랄성 물질)의 3.45그램은, 혼합물 Ⅰ과 혼합물 Ⅱ의 혼합물에 참가되며, 매우 높은 용적 혼합물을 형성하도록 혼화된다. ePTFE 매트릭스, 28% 고체 혼합물을 주입하기 위한 욕 혼합물(bath mixture)는 63 파운드의 총 무게에 대해 높은 용적 혼합물의 충분한 MEK를 첨가함에 의해 준비된다. 이후에, ePTFE 매트릭스는 유전 물질을 형성하기 위한 전술한 욕 혼합물에 주입된다.
제7실시예
미세 분산제는 26.8그램 Furnace Black(Special Schwarz 100, Degussa Corp.,Ridgefield Park, New Jersey) 및, 79그램 결합 작용제(Dynaslan GLYMO CAS#2530-83-8;3-glycidyloxyproply-trimethoxysilane(Petrach System))의 혼합에 의해 준비된다. 분산제는 1분 동안의 초음파 진동에 영향을 받은 후에, 이전에 초음파식으로 작용되었던 17.5 파운드의 MEK내에, 17.5 파운드 SiO2(SO-E3)의 활성 분산제를 첨가한다. 최종 분산은 역류(reflux) 상태에서 1 시간 동안, 연속적인 혼합 처리와 함께 열을 공급받는다.
개별적으로, 접착성 바니시(varnish)가 아래와 같은 첨가 물질에 의해 준비된다. 즉, MEK내의 Primaset PT-30의 57.5%(w/w) 3413그램과, MEK내의 RSL 1462의 76.8%(w/w) 2456그램과, MEK내의 BC58(그래이트 레이크 인코오포레이티드:Great Lakes,.lnc.)의 53.2%(w/w) 1495 그램과, MEK내의 비스페놀 A 용액(알드리치 사:Aldrich Company)의 23.9%(w/w) 200 그램과, 미네랄성 및 2.40kg의 MEK내의 Mu HEX-CEM(OMG Ltd.)의 0.6%(w/w) 용액의 3.21그램, 71.5그램의 이르가녹스 1010을 첨가함에 의해 상기 접착성 바니시(varnish)가 준비된다.
개별 용기내에서, 전술한 3739 그램의 분산제가, 0.0233 그램의 Furnace Black(Special Schwarz 100, Degussa Corp.,Ridgefield Park, New Jersey)와, 전술한 접착성 바니시 1328그램과, 38.3 파운드 MEK와 함께 첨가된다. 이러한 혼합물은 주입 욕에 부어지며, ePTFE 웨브는 약 3ft/min. 또는 속도로서 주입욕에 관통된다. 이러한 분산제는 균일성을 보장하기 위해 연속적으로 진동된다. 주입 웨브는 전체 또는 거의 모든 용매를 제거하기 위해, 순간적으로 열 공급 오븐에 관통되며 그리고, 롤에 모이게 된다.
이러한 프리프레그의 다중겹들은 구리 포일 사이에 놓여지게 되며, 90분 동안, 200℃의 온도로 진공-보조 수압 200psi의 압력을 받게되며, 이후에 압력하에서 냉각된다. 이러한 결과로서, 유전체는 구리에 대하여 양호한 접착력을 갖게 된다.
제8실시예
접착성 바니시(varnish)가 아래와 같은 첨가 물질에 의해 준비된다. 즉, MEK내의 Primaset PT-30(PMN P-88-1591)의 57.5%(w/w) 3413그램과, MEK내의 RSL 1462의 76.8%(w/w) 2456그램과, MEK내의 BC58(그래이트 레이크 인코오포레이티드:Great Lakes,.lnc.)의 53.2%(w/w) 1495 그램과, MEK내의 비스페놀 A 용액(알드리치 사:Aldrich Company)의 23.9%(w/w) 200 그램과, 미네랄성 및 2.40kg의 MEK내의 Mn HEX-CEM의 0.6%(w/w) 용액의 3.21그램, 71.5그램의 이르가녹스 1010을 첨가함에 의해 상기 접착성 바니시(varnish)가 준비된다.
개별 용기내에서, 전술한 1328 그램의 분산제에는 43.2 파운드의 MEK, 6.40 그램의 Furnace Black(Special Schwarz 100, Degussa Corp.,Ridgefield Park, New Jersey)와, 1860.9그램의 SiO2가 함께 첨가된다. 이러한 혼합물은 주입 욕에 부어지며, ePTFE 웨브는 약 3ft/min. 또는 속도로서 주입욕에 관통된다. 이러한 분산제는 균일성을 보장하기 위해 연속 진동된다. 주입 웨브는 전체 또는 거의 모든 용매를 제거하기 위해, 순간적으로 열 공급 오븐에 관통되며 그리고, 롤에 모이게 된다.
이러한 프리프레그의 다중겹들은 구리 포일 사이에 놓여지게 되며, 90분 동안, 200℃의 온도로 진공-보조 수압 200psi의 압력을 받게되며, 이후, 압력하에서 냉각된다. 이러한 결과로서, 유전체는 구리에 대하여 양호한 접착력을 갖게 된다.
도 9의 저 CTE 베이스는 제6실시예의 유전 물질을 이용함으로써 준비된다. 구리 코아는 도 9의 충진된 ePTFE 층과 함께 그들의 각 층상에 박층된다. 이후에, INVAR 36은 유전 물질의 노출된 각층에 놓여지게 된다. 이 복합물은 베이스 유닛(31)을 형성하도록, 압력하에서 열처리 된다.
도 1과 도 2와 관련하여 설명한 바 있는 Z-축 물질은 성분(2,9)용으로 이용된다. 선택적인 도전성 Z-축 기판 부재는 반복 사용성 및 유동성을 갖는다. 멜라(Meola)에게 허여된 미국 특허 번호 제5,498,467호에 기재된 바와 같이, 기본 기판은 x 및, y-축에 의해 한정된 평면 상에 놓여져 있는 평면성, 오픈 셀, 다공성 물질이며, 다른 측 물질의 한측으로 부터 확장하는 Z-축 경로를 갖는다. Z-축 물질이 선택적 엘라스토머를 포함할 경우, 그것은 베이스 유닛(7)의 하단 표면(12)과, 박층식 웨이퍼 레벨 콘택 시트(9)의 상단 표면 사이에 위치하게 된다. 선택적 엘라스토머를 갖는 선택적 도전 부재(8)는 선택적 도전 부재의 하단 표면으로 부터, 일반적으로 Z-축 방향의 상단 표면까지 확장되며, 전기적으로 절연되고, 불규칙한 모양을 갖는 일련의 전기적 도전 경로를 포함한다. 그것이 베이스 유닛(7)과 박층식 웨이퍼 레벨 콘택 시트(9) 사이에 위치될 때, 전기적 도전 경로는 박층식 웨이퍼 레벨 콘택 시트(9)의 상단 표면위의 콘택 패드(20)에 대하여, 베이스 유닛(7)의 제1단자(13)에 전기적으로 결합된다.
Z-축 물질이 박층식 웨이퍼 레벨 콘택 시트(9)를 형성하는데 이용될 때, 부분 정제된, 비 스테이지(B-stage)인 결합용 접착제를 포함한다. 하지만, Z-축 물질(8)과 접촉하기 때문에, 그들로 부터의 용이한 이탈이 가능하며, 또 다른 웨이퍼 레벨 콘택 시트(9)를 부착하도록 반복 사용될 수 있다.
물질(8)과 박층식 웨이퍼 레벨 콘택 시트(9)의 양쪽에 대해 이용될 수 있는 Z-축 부재용 물질로 적합한 것은, 그 두께가 약 5×10-6m 및 5×10-4m(5㎛ 및 500㎛) 예컨대, 50㎛,75㎛,100㎛,150㎛ 등을 가지며, 직물성 또는 비직물성 섬유 예컨대, 나일론, 유리 섬유 또는 폴리에스테르 섬유 또는 무명등과 같은 것으로 이루어진다. 부재(member) 또한 유동성을 갖는 다공성 폴리머 물질 또는 막(membrane) 예컨대, 다공성 폴리올레핀, 다공성 폴리에틸렌, 다공성 폴리프로필렌, 다공성 플로로포리머, 또는 오픈 셀, 다공성 폴리우레탄등으로 이루어진다. 추가적으로, 오픈 셀, 다공성 무기성 물질 예컨대, 한측으로 부터 다른 측으로의 연속 기공을 갖는 박막형 다공성 세라믹 플레이트가 이용될 수 있다.
다공성 플로로폴리머들은, 반드시 이에 한정되는 것은 아니지만, 다공성 폴리테트라플로로에틸렌(PTFE), 다공성 확장 폴리테트라플로로에틸렌(ePTFE), 폴리테트라플로로에틸렌과 폴리에스테르 또는 폴리스티렌의 코폴리머, 테트라플로로에틸렌과 플로리네이트 에틸렌 프로필렌(FEP) 또는 C1-C4알콕시 그룹을 갖는 퍼플로로알콕시-테트라플로로에틸렌(PFA)의 코폴리머를 포함한다. 다공성 물질은 확장 폴리프로필렌, 다공성 폴리에틸렌 및 다고성 폴리테트라플로로에틸렌을 포함한다.
Z-축 물질의 기판으로서 이용되는 물질은 섬유질, 약 20% 내지 90%의 공간 체적 예컨대, 도 11의 ePTFE에 의해 예증되었으며, 본원에서 참조하고 있는 미국 특허 번호 제3,953,566호의 기재에 따라 준비된 물질에 상호 접속된 노드의 미세 구조를 갖는 확장 폴리테트라플로로에틸렌이다.
Z-축 기판으로 이용되는 평면 다공성 물질은 약 5 및 125㎛ 사이의 두께를 가지지만, 도전성 경로를 형성하는 초음파 강도가 견본을 관통하는 경우에서의 그 두께는 주요 인자가 되지 못한다.
도 10 내지 13을 참조하면, Z-축 부재를 형성하기 위한 물질이 미세 다공성 확장 PTFE(expanded polytetrafluoroethylene)일 경우에, 기공(49)은 도 10에 나타낸 바와 같이, 섬유질(51)과 상호 접속된 노드(50)사이의 공간으로서 한정된다. 이러한 경우에, 섬유질(51)과 상호 접속된 노드(50)의 내부 구조는 평면 부재의 일측으로 부터 다른 측으로의 Z-축의 절단면을 수직 한정하는 곳의 Z-축을 통하는 불규칙한 연속 경로(52)가 되게 하는 조밀한 물질로 구성된다.
선택적 도전 부재(53)(도 13)은 금속 염 증착을 수용하는 Z-축 방향을 통해 영역(32)(도 12)에서 준비되는데, 방사 에너지에 의해 노출된 금속 염은 비도전성 금속 핵으로 변환되어, 비전해 금속 증착 용액으로부터의 도전성 금속의 증착을 촉진시키는 역할을 하게 된다. 전술한 바와 같은 다공성 부재의 기공(49)은 먼저, 습윤제 예컨대, 알코올, 유기성 수성 계면 활성제에 의해 습윤된다. 메탄올, 프로판올, 테트라플로로에틸렌/비닐 알코올 코폴리머 또는 이와 유사한 것들이 이용된다. 습윤제는 부재(member)의 물질이 니켈 또는 구리와 같은 도전 물질을 수용하게 하는 역할을 한다.
방사 감도성 금속 염 복합물은 일종의 액체 방사 감도성 복합물로서, 광감도 환원 작용 용액, 금속 염, 할로겐 이온원, 제2환원 작용제를 포함한다. 바람직하게는, 방사 감도성 용액은 물, 금속 염, 광감도 환원 작용제, 제2 환원 작용제 및, 선택적(표면을 습윤하기 곤란함)계면 활성제를 포함한다. 금속 염은, 반드시 이에 한정되는 것은 아니지만, 구리 아세테이트, 구리 포름산염, 구리 브롬화물, 구리 황산염, 구리 염화물, 니켈 염화물, 니켈 황산염, 니켈 브롬화물, 철함유 화합물 예컨대, 제1철 황산염, 제1철 염화물 및, 희귀 금속 예컨대, 팔라듐, 백금, 은, 금 및, 로듐 등을 포함한다.
적합한 광감도 환원 작용제는, 방향성 디아조 화합물, 철 염 예컨대, 제1철 또는 제2철 수산염, 제2철 암모늄 황산염, 중크롬산염 예컨대, 암모늄 중크롬산염, 안트라퀴논 중황산염산 또는 그의 염류, 글리신(특히 습한 표면 조건하에서의 활성제), L-아스코르브산, 아지드 화합물등 뿐만 아니라, 금속 촉진제 예컨대, 주석 화합물, 코발트, 니켈, 아연, 철 등을 포함하며, 후자의 그룹은 선택적으로 리터당 1mil 그램 내지 2 mil 그램의 양이 첨가된다.
제2 환원 작용제는, 반드시 이에 한정되는 것은 아니지만, 폴리하이드록시 알코올 예컨대, 글리세롤, 에틸렌 글리세롤, 펜타에리트리톨, 메소에리트리톨, 1,3-프로판에디올, 소르비톨, 마니톨, 프로필렌 글리콜, 1,2-뷰타네디올, 피나콜, 수크로세, 덱스트린 및, 화합물 예컨대, 트라이에탄올라민, 프로필렌 옥사이드, 폴리에틸렌 글리콜, 락토스, 녹말, 에틸렌 옥사이드 및 젤라틴을 포함한다. 제2 환원 작용제로서 또한 이용되는 화합물은, 알데히드 예컨대, 포름알데히드, 벤자알데히드, 아세트알데히드, n-뷰티르알데히드, 폴리아미드 예컨대, 나일론, 알부민 및 젤라틴 즉, 트라이페닐 메탄 다이 예컨대, 4-다이메틸아미노트라이페닐메탄, 4',4',4-트라이-다이-메틸아미노-트라이페닐메탄의 루코 b 효소와, 크산텐 다이 예컨대, 3,6-비스다이메틸아미노 크산텐과 3,6-비스 다이메틸아미노-9-(2-카복시에틸)크산텐의 루코 베이스와, 폴리에테르 예컨대, 에틸렌 글리콜 다이에틸 에테르, 다이에틸렌 글리콜, 다이에틸 에테르 테트라에틸렌 글리콜 다이메틸 에테르 등을 포함한다.
제2 환원 작용제는 또한, 수분 조절은 명백하게 현상 이전의 건조 코팅의 영향을 나타내기 때문에, 휴멕턴트용으로서, 일반적으로 휴멕턴트의 용액 처리된 성분으로서 바람직한 소르비톨에 의해 예증된 일종의 휴멕턴트이다. 이것은 코팅내에서, 임의의 변환되지 않는 방사-감도성 복합물을 베이스로부터 세척하여 제거시키는 현상 단계 동안, 부재(member)를 구성하는 내부 물질의 금속 코팅의 밀도를 유지하는데 실질적인 도움이 된다.
적절한 계면 활성제 중에는, 폴리에테녹시 넌이오니아 에테르(polyethenoxy nonionic ethers) 예컨대, 롬 앤드 하스사(Rohm Haas Co.,)에 의해 제조된 Triton X-100 및, 노닐기 페놀(nonyl phenol)과 글리시돌(glycidol) 예컨대, 올린 매티에존사(Olin Mathieson Company)에 의해 제조된 계면 활성제 6G와 10G 사이의 반응에 기초한 넌이오니아 계면 활성제가 있다.
이러한 처리 용액 예컨대, 방사 감도성 복합물은 2.0 및 4.0(바람직하게는 2.5 내지 3.8) 사이의 수용액의 pH를 조정하도록, 산성염 형태의 산성화 작용제와, 작은 양의 할로겐화물 이온(요오드화물, 브롬화물 또는 염화물 이온)을 포함하여, 첨가제의 결합이 실질적으로 방사 에너지에 대한 처리된 평면 물질의 노출에 의해 형성되는 코팅 밀도를 사실상 강화시키는 향상된 효과를 제공하게 한다.
산성도를 조정하는 것은 그 목적을 위해 항상 작용제를 도입할 필요가 있는 것은 아니다. 왜냐하면, 다른 기능성을 갖는 산성 물질 예컨대, 산성 성질(예를들어, 아스코르빅산, 글리세린등)의 광감도 환원 작용제 또는, 할로겐화물 이온(예를들어, 하이드로클로릭산)을 도입하기 위한 약간의 첨가제에 의해, 전체적으로 또는 부분적으로 그 조정이 달성될 수 있다. 이와 유사하게, 일부 또는 전체의 할로겐화물 이온은 금속 염(예를들어, 구리 염화물)의 성분으로서 도입될 수도 있다.
감도성 용액의 pH의 조정 또는 제어하는데 적용될 수 있는 다수의 적합한 산성화 물질중에는, 플로로보릭산, 구연산, 래택스산, 포스포릭산, 황산, 아세트산, 포름산, 붕산, 염화수소산, 질산등이 있다. 폭넓은 브롬화물, 염화물 및 요오드화염 및 다른 할로겐화물 발생액 용해 화합물이 이용되어, 처리 용액의 원하는 할로겐화물 이온 량을 부분적으로 또는 전체적으로 제공할 수 있다. 이러한 것은 그중에서도, 일반적인 금속염 및, 구리 브롬화물, 니켈 염화물, 코발트 염화물, 구리 염화물, 소듐 염화물, 칼륨 요오드화물, 리튬 염화물, 마그네슘 요오드화물, 마그네슘 브롬화물, 소듐 브롬화물, 칼륨 브롬화물 등이 포함될 수 있다. 이중, 브롬화염은, 염화물에 대응하는 어떠한 예들보다도 기판상의 매우 높은 감도성(예들들어, 어둡고 밀한 위치)을 제공하기 때문에, 가장 적합하다.
할로겐화물 이온은 용액에서 최소의 비율로 구성되며, 통상 약 0.045 내지 1.6%의 범위를 가지며, 용해 고체의 전체 무게에 기초한 0.13 내지 0.45% 의 범위가 바람직하다. 할로겐 양은 감도성 용액의 리터당 약 0.9 와 25mil 등량 사이이며 바람직하게는, 구리 브롬화물의 약 2.5mil 등량 예컨대, 0.3∼1.0gm/l가 바람직하다. 할로겐화물 이온 비율의 증가는 일반적으로 바람직하지 않는데, 이러한 증가로 인하여, 최적양으로 얻을 수 있는 이하로 처리에 대한 감도 결과가 줄어들게 된다. 또한, 등량으로서 표현된 이러한 할로겐화물 이온의 비율은, 처리 용액에서의 구리 또는, 이와 다른 환원가능한 비부식성 금속 카티온의 비율 보다 적다. 예를들면, 할로겐화물 이온에 대한 그러한 금속 이온의 등량 비는 일반적으로 적어도 2:1 의 범위이며, 바람직하게는 약 4:1 내지 100:1의 범위를 갖는다.
방사 감도성 복합물은 완전히 습윤시키도록 그 물질에 적용되어, 기공을 한정시키는 데, 여기서 그 기공 부재는, 복합물이 투과되는데 필요한 또는, 물질의 기공을 관통하는데 필요한, 충분한 시간 동안의 방사 감도성 복합물에 영향을 받게 되어, 다공성 평탄 물질의 일측으로 부터 다른 측까지의 기공이 한정되는 물질의 기공 내에는 코팅이 형성된다. 이후에, 코팅된 다공성 부재는 공기에 의해 건조되거나, 오븐에서 약 50℃ 이하로 열처리된다. 이러한 단계에서, 처리 복합물의 광감도성 성질을 보존하기 시키기 위해, 그 물질은 노란색 광 조건하에서 처리되어야만 한다. 부재 또한, 70F 보다 적은 온도 상태로 유지되어야 하며, 공정에 대해 불리한 영향을 받을 수 있는 부재의 물질에 의한 액체 흡수의 가능성 때문에, 60%의 상대 습도보다 커서는 안된다.
코팅된 다공성 부재의 일측 표면에는 불투명한 커버(55)(도 11)에 의해 선택된 영역에 마스크되어, 후속하는 방사가 커버된 영역과의 충돌이 방지된다. 마스크 처리에 의해, 도트(dot) 모양의 도전 영역으로 임의의 원하는 모양, 사이즈, 어레이 또는, 교차식 밴드 또는, 전기 접속자로서 이용되기 위해, 비도전성 영역(전기적 절연)의 교차식 밴드에 의해 분리되며, Z-축 방향을 통해 제거된 도전 영역이 된다. 도트는 일반적으로 원형이며, 다른 형상 예컨대, 정사각형, 직사각형등으로 이루어질 수 있다. 도트 사이즈는 0.0001 인치 만큼 작을 수 있으며, 0.025 인치 만큼 크며, 바람직하게는 0.001 인치, 0.002 인치, 0.003 인치, 0.004 인치, 0.005 인치, 0.008 인치, 0.009 인치이며 또는, 그들 단편의 피치(pitch)는, 인접한 도트의 중심 사이의 거리로서 한정되는 것과 같이, 적어도 도트 지름 예컨대, 1mil 도트의 2 배인, 2mil 피치(pitch)가 되는 것이 바람직하다.
도 11의 마스크 처리된 부재(member)는 방사 예컨대, 광, 전자 빔, 엑스레이 바람직하게는, 자외선 방사등에 일정 시간 동안, 부재의 두께를 관통하여, 금속핵에 대한 금속염내의 금속 카티온을 환원시키는 데 충분한 전력에 노출된다. 이후에, 부재는 마스크 제거되며, 산 또는 알칼리 세정 용액과 함께 세척되어, 투명한 커버에 의해 보호되었던 방사 감도성 복합물을 제거한다. 만일, 용액이 수분 동안 예컨대, 5분 보다 길거나 그 이하의 시간 동안 그 영역과 접촉하지 않을 경우, 산 또는 알칼리 세정(또는 고정) 용액은 금속 핵에 대한 금속 카티온을 줄이는 방사 영역에 영향을 받지 않는다.
엄밀히 말하자면, 도 11에 나타낸 바와 같이, 처리된 부재는 금속 마스크, 디아조 또는 실버 할로겐 막으로 선택적 마스크 처리된다. 이후, 마스크 처리된 부재는 마스크 처리된 부재는 500마노미터의 파장 보다 작은 시준 또는 비시준된 자외선원 중 하나에 포토 이미지 처리 된다. 촉진제 즉 비도전성 금속 핵, 그 자체는 안정한 포토 이미지를 달성하기 위해, 최소한 200mil 주울의 방사 에너지를 필요로 한다.
UV 광은 다공성 부재의 두께를 관통하는 데 충분히 강한 에너지를 갖는다. 그러므로, 후 속의 도금 공정에 있어서, 도전 금속은 Z-축을 통해 연속하여 도금 처리가 이루어지게 되며, Z-축에의 전기적 연속성을 제공한다. 원할 경우, UV 광 에너지는 평면 부재의 양측에 인가될 수 있다.
5 분의 표준 주기가 경과후에, 촉매성 물질은, 황산 용액 예컨대, 8% 의 무게의 황산과, 92% 무게의 탈이온 액체에 의해 세정되거나 또는, 알칼리 용액 예컨대, 40g/l의 에틸렌 다이아민 테트라아세트산과, 100ml/l의 포름알데히드에 세정되어, 소듐 하이드록사이드와 함께 10보다 큰 pH로 조정된다. 이러한 세정 단계의 목적은 포토-환원성 이미지를 보유하는 동안, 물질로 부터 노출되지 않은 촉매를 제거함에 있다.
선택적 이미지를 함유하는 세정된 물질은 다음 단계에서, 반응성 금속 카티온 치환 용액으로 안정화된다. 일반적인 용액은 아래의 표 4와 같다.
반응성 금속 카티온 용액
0.25g/l의 팔라듐 염화물8% 무게의 황산92% 무게의 D.I용액
이미지는 더 안정한 카티온 예컨대, 팔라듐과 함께 구리의 치환 반응에 영향을 받는다. 구리가 박층식으로 산화되려는 경향과, 팔라듐이 전해욕에서 환원 반응을 더욱 빠르게 개시하려는 경향 때문에, 더욱더 안정된 시스템이 요구된다. 부재는 적어도 30초 동안에 이 용액에 유지되어야 하며, 이후에 1분 동안 D.I 액체에 담겨진다.
촉매성 부재는 선택적으로 전기 분해식 도금이 행해져, 하나 이상의 도전성 금속이 약 50 내지 60 마이크로 인치의 증착 두께로 도금된다. 그러한 금속은 구리, 니켈, 금, 은, 백금, 코발트, 팔라듐, 로듐, 알루미늄, 크롬을 포함한다. 전해욕 내에서의 시간 동안, 그 부재는 로킹 운동으로 진동되어, 금속이 기판의 최가장자리 영역에 까지 확산이 되게끔 한다. 도금 처리는 먼저, 탈이온 액체에서 헹궈지게 되며, 이후에 진동 전해 구리 욕내에, 기판 두께를 통하여, 팔라듐위의 물질내에 구리가 증착되는 데 충분한 시간 동안 담기게 된다. 그러므로, Z-축 방향에서의 물질을 통해 선택된 영역내에, 물질 노드(50) 및 섬유질(51)은 적어도 부분적으로, Z-축 부분(57) 및 상하단 콘택 패드(58,59)를 갖는 도전성 금속 층(56)에 도포된다. 그러므로, 도 13을 참조하면, 도전성 금속(56)은, 상하단 패드(58,59) 사이의 선택 영역을 통해, 연속한 도전 경로(24)를 형성한다.
만일, Z-축 물질이 부재(8)로서 이용될 경우에, 이전에 지칭된 기공(49)을 충진하는 엘라스토머(60)로 흡수될 수 있다. 엘라스토머는 탄성체적 성질을 갖는 임의의 물질 예컨대, 반드시 이에 한정되는 것은 아니지만, 엘라스토머에 기초한 실록산(실리콘), 아크릴, 뷰틸 러버(butyl rubber), 황산염 폴리에틸렌, 에틸렌-프로필렌 러버, 플루오르화 엘라스토머 및, 폴리에스티렌, 폴리에틸렌, 네오프렌, 폴리뷰타디엔 등을 포함하는 열가소성 러버(고무)를 포함한다. 바람직하게는 엘라스토머는 -55℃ 내지 200℃ 의 이용 범위를 갖는 투명성 액체이며, 25℃에서는 특정 중력 0.98를 가지며, 25℃에 385cps의 점도를 갖는 다우 코닝(Dow Corning :상표 등록명)3-1753으로 제공된다. 다우 코닝(상표 등록명)3-1753의 등각 코팅은 용융 또는 연성화될 수 없는 실리콘 엘라스토머를 경화시킬 수 있다. 다우 코닝(상표 등록명)3-1765에 의해 제공될 수 있는 다른 엘라스토머는 투명하며, 25℃에서 0.98의 비중을 가지며, 230cps의 점도를 갖는다. 투명성을 갖는 다우 코닝(상표 등록명)1-1405는 투명하며, 25℃에서 0.98의 비중, 450cps의 점도를 갖는다.
흡수 용액은 비접착성 실리콘 엘라스토머 예컨대, 다우 코닝(상표 등록명)3-1753, 1-1405와, 제너럴 일렉트릭사의 PSA 595 실리콘으로 부터 준비되며, 적절한 용매로서는 예컨대, 옥타메틸트라이실록산(05-20), 메틸 다이메틸포르마메이트(DMF), 테트라하이드로푸렌(THF), 미네랄, 저 알코올 예컨대, C1-C6알코올, 바람직하게는 이소프로판올을 포함함과 동시에, 10% 내지 70% 용액에 대한 무게를 포함하는 엘라스토머인 다우 코닝으로 부터의 케톤을 포함한다. 엘라스토머는 완전히 혼합되며, 용매에서 분해되어, 스터링(stirring) 기술 또는 이와 유사한 혼합 기술에 의해, 엘라스토머 용액을 형성한다. 엘라스토머 용액은 탱크 또는 다른 적합한 용기내에 놓여지며, 이후에 선택 도전 Z-축 물질은 엘라스토머 용액에 담기게 되어, 물질의 기공으로 용액이 흡수 또는 주입되어진다. 담금 처리는 디핑(dipping)처리로 행해질 수 있다. 디핑 처리는 일종의 주입 기술이지만, Z-축 물질을 주입할 수 있는 임의의 다른 공정이 이용될 수 있다.
엘라스토머 용액을 포함하는 Z-축 물질은 2 내지 15 분 동안, 바람직하게는 5 내지 10 분 동안, 가장 바람직하게는 5 분 동안, 공기 건조로서, 드라이 랙에 놓여진다. 건조 시간은 기공 사이즈, 물질 두께, 용매의 양에 따라 조절된다. 공기 건조의 길고 또는 짧음은 보다 두꺼운 Z-축 물질이 공기 건조되고 또한, 보다 큰 용매량이 존재할 경우에 중요한 요인이 된다. 이후에, 공기 건조된 Z-축 주입 물질을 함유하는 랙은 열공급 오븐에 놓여지며, 10과 70분 사이, 바람직하게는 용매를 제거하기 위한 30분 시간 주기 동안에 약 95℃ 와 145℃ 사이의 온도에, 바람직하게는 약 120℃의 온도로 유지되어 진다.
건조 및 열공급은 잔존하는 용매량이 약 1.0%의 무게, 바람직하게는 0.2%의 무게 보다 작게 감소될 때 까지 행해진다.
만일, Z-축 물질이 박층식 웨이퍼 레벨 콘택 시트(9)의 용도로서 이용될 경우에, Z-축 물질은 결합용 접착제에 흡수된다. 만일 그 물질이 두 개의 다른 도전성 물질 사이의 접속자 계면으로서 이용될 경우에, Z-축 물질의 통로는 접착제로 충진될 수 있다. 적합한 접착제는 에폭시 수지, 아크릴 수지, 우레탄 수지, 실리콘 수지, 폴리아미드 수지, 시안산염 에스테르 수지 등을 포함한다. 접착제는 일반적으로 접착 용액내에 부재를 담금 처리함에 의해, 기공으로 흡수된다. 에폭시 수지의 경우에, 적합한 용매는 메틸에틸케톤이 된다. 결합능을 제공하기 위해, 접착제가 흡수되거나 또는, Z-축 물질로 주입되면, 그것은 160℃로 베이킹되며, 부분적으로 접착제가 경화된다.
Z-축 물질 실시예
아래의 실시예에서, 이용된 촉매성 처리 용액은 D.I 용액의 1리터를 첨가함에 의해 준비된다.
이용된 고정 용액은 8% 무게의 황산, 92% 무게의 증류액으로 이루어진다. 안정화 용액 또한 이용되며, 아래와 같은 성분을 포함한다.
안정화 용액
0.25g/l의 팔라듐 염화물8% 무게의 황산92% 무게의 증류액
제9실시예
'467특허에서 나타낸 바와 더블유. 엘. 고어 앤드 어소시에이츠, 인코오포레이티드 에 의해 획득된 확장된 다공성 폴리테트라플로로에틸렌 부재는, 약 30초 동안, 상온에서, 75%의 메탄올, 25%의 에탄올 및 1%무게 백분율로 구성된 테트라플로로에틸렌 및 비닐 알코올 용액내에 담금 처리함에 의해 습윤제와 함께 처리된다.
이후에, 습윤된 부재는 촉매성 처리 용액에 60초 동안 디핑(dipping)처리 하고, 이후에 50℃로 약 3분 동안 건조시킨다. 이후, 부재의 일측 표면은 12mil의 피치(중심 대 중심)와 6mil의 지름으로된 디아조(diazo) 막의 도트로 마스크 처리된다.
그후에, 부재는 약 2분 동안 1600mil 주울로, 콜리메이트 UV 광원에 노출된다. 약 5분의 소준 기간 후에, UV 처리된 부재는 고정 용액에서 30초간 세정되어, 노출되지 않은 촉매성 처리 용액을 제거한다. 이후에, 선택적으로 이미지 처리된 부재는 1 분 동안 안정화 용액에 디핑됨으로써 안정화되고, 이후에 1 분 동안 증류액내에서 세정된다.
안정화된 부재는 이후에, 1리터의 D.I 용액을 기초로한 구리 도금 욕 복합물(Shipley 3)에 디핑 처리된다.
도금 용액
30 그램의 에틸렌디아민 테트라 아세트산6 내지 8 그램의 소듐 하이드록사이드5 내지 7 그램의 제2구리 황산염2 내지 3 그램의 포름알데히드2 그램의 미리 설정된 계면 활성제
부재는 71/2 분동안 진동 욕을 이용한 욕조에서 진동되어, Z-축을 관통하며, 촉매화된 부분내의 부재의 기공을 통하여, 구리의 확산이 증대된다.
제10실시예
'467 특허에 게재된 바와 같이, 6mil(150마이크로미터) 두께, 확장됨과 동시에 다공성인 폴리테트라플로로에틸렌 부재는, 1 분 동안의 디핑 처리에 의해, 2 프로페놀에 그것이 영향을 받게 함으로써 습윤된다. 이후에, 1분 동안 촉매성 처리 용액에 디핑되며, 건조, 마스크 처리 및, UV 광에 영향을 받게 된 후에, 제9실시예에서와 같이, 고정 및 안정화 용액에 영향을 받게 된다. Z-축 물질은 제9실시예에서 처럼 처리되며, 제9실시예에서 처럼 코팅 처리된다.
제11실시예
2 mil 두께의 확장 다공성 폴리테트라플로로에틸렌 부재는, 10mil 길이의 3mil 패드인 마스크 스트립을 제외한, 제9실시예에서와 같은 방법으로 준비된다.
제12∼14실시예
제9실시예의 절차는 다공성 폴리에틸렌, 다공성 폴리프로필렌 및, 오픈 셀, 다공성 폴리우레탄로 형성된 부재를 위해 수반되어, Z-축을 따라 확장된 불규칙한 모양의 도전성 경로를 갖는 Z-축 물질을 생성한다.
엘라스토머 선택적 도전성 Z-축 물질
제15실시예
제9실시예의 Z-축 물질은 탱크내에 용액을 배치하고, Z-축 물질을 디핑 처리함에 의해 아래의 용액이 흡수되며, 이것은 용액의 프레임으로 지지된다.
엘라스토머 용액
22그램의 실리콘 3-1765(다우 코닝)78그램의 OS-20 용매(다우 코닝)
주입된 Z-축 물질은 건조 랙내에서 5분 동안 공기 건조된다. 건조 랙은 오븐내에 위치되며, 용매를 제거하기 위해, 30 분 동안 120℃로 열처리된다.
후술하는 제16내지 20실시예에서, Z-축 물질은 실리콘 엘라스토머와 함께 주입된다. 하지만, Z-축 물질 또한 엘라스토머 없이 이용될 수 있다.
제16실시예
도 17(1000×크기)에서 나타낸 노드-섬유질성 구조를 갖는 확장된 다공성 폴리테트라플로로에틸렌 부재로 부터 형성된 부재는, 0.22gm/㎤의 밀도와 함께 76㎛의 두께를 가지며, 25℃에서 70%의 공기 체적을 갖고, 더블유. 엘. 고어 앤드 어소시에이츠, 인코오포레이티드로 부터 이용 가능하게 되었으며, 5mil 피치를 갖는 2mil 패드인 마스킹 스트립을 제외한 상태로서, Z-축 부재로 부터 형성되는 제1실시예와 같이 준비된다. Z-축 부재에는 30%의 다우 코닝(상표 등록명)3-1753 실리콘을 함유하는 실리콘 용액이 주입된다.
제17실시예
도 14(1000×크기)에서의 노드-섬유질성 구조를 갖는 제16실시예와 유사한 유사한 폴리테트라플로로에틸렌 부재는, 15mil 피치를 갖는 8mil 패드인 마스킹 스트립을 제외한 상태로서, Z-축 부재로 부터 형성되는 제1실시예와 같이 준비된다. Z-축 부재에는 30%의 다우 코닝(상표 등록명)3-1753 실리콘을 함유하는 실리콘 용액이 주입된다.
제18실시예
더블유. 엘. 고어 앤드 어소시에이츠, 인코오포레이티드에 의해 이용 가능하게 되었으며, 25℃에서, 40㎛의 두께, 0.4gm/㎤ 의 밀도 및, 20%의 공기 체적을 가지며, 도 15(1500×크기)에서 나타낸 노드-섬유질성 구조를 갖는 확장된 다공성 폴리테트라플로로에틸렌은 15mil 피치를 갖는 8mil 패드인 마스킹 스트립을 제외 상태로서, Z-축 부재를 형성하기 위한 제1실시예와 같이 준비된다. Z-축 부재에는 30%의 다우 코닝(상표 등록명)3-1753 실리콘을 함유하는 실리콘 용액이 주입된다.
제19실시예
더블유. 엘. 고어 앤드 어소시에이츠, 인코오포레이티드에 의해 이용 가능하게 되었으며, 약 25℃에서, 70%의 공기 체적, 0.35gm/㎤의 밀도, 100㎛의 두께를 가지며, 도 16(1000×크기)의 노드-섬유질성 구조의 확장된 다공성 폴리테트라플로로에틸렌은, 15mil의 피치를 갖는 8mil 패드인 마스킹 스트립을 제외한 상태로서, Z-축 부재를 형성하기 위한 제1실시예로서 준비된다. Z-축 부재에는 30%의 다우 코닝(상표 등록명)3-1753 실리콘을 함유하는 실리콘 용액이 주입된다.
제20실시예
더블유. 엘. 고어 앤드 어소시에이츠, 인코오포레이티드에 의해 이용 가능하게 되었으며, 약 25℃에서, 70%의 공기 체적, 0.20gm/㎤의 밀도, 150㎛의 두께를 가지며, 도 17(1000×크기)의 노드-섬유질성 구조의 확장된 다공성 폴리테트라플로로에틸렌은, 15mil의 피치를 갖는 8mil 패드인 마스킹 스트립을 제외한 상태로서, Z-축 부재를 형성하기 위한 제1실시예로서 준비된다. Z-축 부재에는 30%의 다우 코닝(상표 등록명)3-1765 실리콘을 함유하는 실리콘 용액이 주입된다.
제21∼23실시예
전술한 제9∼11실시예의 Z-축 기판 부재는, 결합 성능을 제공하기 위해, 에폭시 접착제가 주입되고, 160℃에서 베이킹된다.
제24∼29실시예
엘라스토머를 위한 매트릭스를 형성하는 제15∼20실시예에서의 Z-축 물질들은, 에폭시 접착 수지로서, 주입되지 않은 상태로 접촉되며, Z-축 접착 물질을 형성하도록 160℃로 열처리된다.
도 18 및 도 19는 각각 8mil 패드 및, 15mil 피치를 갖는 8mil 패드에 대한 전자/현미경으로 주사한 것이다.
박층식 웨이퍼 레벨 콘택 시트
박층식 웨이퍼 레벨 콘택 시트(9)는 도 20∼34를 참조하여 설명되어지며, 베이스 유닛의 제1 단자(13)에 대응하는 패턴으로 정렬된 콘택 패드(도 34)를 갖는 상단 표면(8)과, 하단 표면에 융기된 도전성 금속 범프로 이루어진다. 각각의 콘택 패드는 박층식 웨이퍼 레벨 콘택 시트(9)의 하단 표면에 있는 도전성 범프에 전기적으로 결합된다. 번인 장치가 이용될 때, 도전 성 범프는 테스트 시에, 웨이퍼의 콘택 패드에 접촉된다.
도 34에서 나타낸 바와 같이, 박층식 웨이퍼 레벨 콘택 시트는 제1 층(61) 및 제2 층(62)을 포함한다. 제1 층(61)은 하나의 표면(65)내에 형성되며, 다른 표면에 있는 도전 패드(66)에 각각 결합되는 적어도 하나의 도전 비아(64)를 갖는 유전 물질(63)로 부터 형성된다. 이러한 층들은 웨이퍼 레벨 콘택 시트의 일부를 형성하도록 처리되는 기판을 형성한다. 제1 층(61)은 일종의 기판(67)이며, 보다 바람직하게는, 더블유. 엘. 고어 앤드 어소시에이츠, 인코오포레이티드에 의해 이용 가능하게 된 코어플렉스(상표 등록명)이다. 고어 플렉스(상표 등록명) 대신에, 유전체 물질(63)은 스피드보드 Co 또는, 접착제-충진제-ePTFE 복합물, 구리를 갖는 클래드(clad)로 부터 형성된다.
제2 층(62)은 도전성 금속 범프 또는 제2 층의 하단 표면상의 콘택을 갖는 Z-축 경로와, 일련의 전기적으로 절연되며, 불규칙한 모양의 도전성을 갖는 다공성 Z-축 물질로 부터 형성된다. 도전성 범프(67)은 블라인드 비아(64)를 통해 제1층(61)상의 도전성 패드(66) 및, Z-축 물질을 함유하는 접착체내의 불규칙한 모양의 Z-축 경로에 결합된다.
도 20∼34를 참조하면, 도 34의 박층식 웨이퍼 콘택 시트는 도 20과 도 24 각각의 제1 및 제2 유전체 박층식 기판(67,68)로 부터 제조된다. 각각의 유전체는 상단 및 하단의 구리 층(도 20)을 갖게 박층된다.
기판(67)은 도전층(69)(예컨대, 구리등)과, 스피드보드 C(상표 등록명) 또는 접착 페이스트 ePTFE 복합물 및, 도전층(71)(예컨대, 구리등)로 부터 형성된 유전체층(70)를 포함한다. 유전체층(70)은 레이저 또는 플라즈마 공정 예컨대, 유리 강화 유전체층과 같은 에칭에 대해 저항성있는 물질을 함유해서는 않된다. 접합한 유전 물질은, 반드시 이에 한정하는 것은 아니지만, 폴리마이드 및 폴리마이드 박층, 에폭시 수지, 유기 물질 또는, 적어도 일부의 폴리테트라플로로에틸렌의 적어도 일부를 구성하는 유전 물질을 포함한다. 하나의 유전 물질은, 스피드 보드(상표 등록명) 유전 물질 또는 전술한 바 있는 접착제 SiO2로 충진된 다공성 기판하에서, 더블유. 엘. 고어 앤드 어소시에이츠, 인코오포레이티드로 부터 획득될 수 있다.
유전체층(70)의 두께는 중요하다. 이러한 두께는 결국 금속 콘택의 높이를 한정하게 된다. 포토레지스트가 구리층(69,71) 각각에 적용되며, 이미지 처리되어, 웰(well) 예컨대, 함몰부 또는 비아가 형성된다. 노출된(이미지 처리된) 영역(도시하지 않음)내의 구리는 적합한 종래의 구리 식각제 예컨대, 식각 용액에 기초한 구리 염화물에 의해 식각된다. 노출된 영역내의 구리가 식각된 후에, 유전체(70)의 일부가 보이게 된다. 이후에 포토레지스트가 기판으로 부터 제거된다.
노출된 유전체 일부가 레이저에 의해 애벌레이션되어, 웰(72)이 한정되며, 이곳에 금속 콘택이 형성된다.(도 21) 한편, 구리층(69)은 마스크로서의 기능을 행하며, 노출된 유전체 일부(70)의 애벌레이션을 허용하고 있음에 유의하여야 한다. 구리층(71)은 스톱층으로서의 역할을 행하며, 웰(72)의 하단부를 한정한다. 노출된 유전체 일부의 애벌레이션은 구리층의 제거 없이, 유기성 유전체를 선택적으로 애벌레이션하는 적합한 임의의 레이저에 의해 달성 가능 하다. UV 파장으로 동작하는 레이저 예컨대, 엑시머 레이저 또는, 3중, 4중 주파수 처리된 YAG 레이저가 특히 가장 적절하다. 하지만, 다른 종류의 레이저 또한 이용 가능하다. 레이저는 주사성 모드로 동작 될 수 있으며, 그곳에서의 기판 표면은 커다란 레이저 스폿으로 또는, 포커싱된 빔에 의해 제거된다. 노출된 유전체 부분의 레이저 애벌레이션에 덧붙여, 다른 공정이 채용되어, 노출된 유전체 부분을 선택적으로 제거시킬 수 있다. 예컨대, 반드시 이에 한정되는 것은 아니지만, 플라즈마 에칭, 반응성 이온 에칭, 또는 화학 에칭등이 있다. 하지만, 레이저 애벌레이션 공정이 특히 적절하며, 이는 웰의 모양을 더 정밀하게 제어할 수 있게 한다. 단순한 회절은 주사 모드의 레이저 애벌레이션 공정의 경우에, 끝이 점점 가늘어지는 원뿔 모양이 발생시킬 수 있다.
결국, 블라인드 비아(72)가 형성된다. 이후에, 웰 또는 비아(72)의 내면은 도전성 금속(73) 예컨대, 구리로 코팅된다. 구리는 적절한 기술 예컨대, 전기 분해 도금, 스퍼터링, 증발 또는, 직접 전자 증착이 가능하게 하는 도전성 코팅 증착에 의해 증착 될 수 있다.
이러한 과정 후에, 기판(67) 뿐만 아니라, 이후에의 패드 영역(74)의 전체 상부는 포토레지스트(75)(도 22)에 의해 코팅된다. 기판(67)의 바닥면에의 노출된 구리(76)는 적합한 종래의 구리 식각제 예컨대, 식각제 용액에 기초한 구리 염화물에 의해 식각된다. 이후에, 포토레지스트(75)가 구리 패드(77)(도 23)가 남아있는 기판의 상단 및 하단 표면으로 부터 제거된다. 선택적으로, 제1 니켈 및 제2 골드층은 패드(77)의 외측에 증착될 수 있으며, 이때의 니켈층은 구리층 내부로 골드층의 확산을 감소시키는 역할을 한다.
제2 유전체 박층 기판(68)(도 24)은 기판(67)과 동일하며, 상단 구리 층(78), 유전체층(80) 및 하단 구리 층(79)을 포함한다. 기판(67)과 함께, 유전체층(80)은 레이저 또는 플라즈마 공정에 의해 예컨대, 유리 강화 유전체 층을 식각되는 것을 저지하는 물질이 포함되어서는 안된다.
다시 말하자면, 포토레지스터는 각각의 구리층(78,79)(도시하지 않음)에 적용되며, 함몰부 또는 비아(81)이 형성되는 웰 영역에는 종래의 기술에 의해 이미지 처리된다. 이미지 처리된 구리 층(78)와, 노출된 영역(도시하지 않음)은 적합한 종래의 식각제 예컨대, 식각 용액에 기초한 구리 염화물에 의해 식각된다. 노출된 영역에서 구리가 식각된 후에, 유전체 층(80)의 노출 부분이 보이게 되며, 웰(81)(도 25)를 한정하도록, 레이저로서 애벌레이션시킨다. 웰 또는 비아(81)가 한정되어진 후에, 베이스 기판은, 기판(67)과 관련하여 전술한 웰 또는 비아(81)의 측벽에, 구리와 같은 표면 도전 층(82)을 증착하는 방법으로 처리된다. 이후에, 포토레지스트(83)이 기판(68)(도 26)의 상부에 적용되며, 뿐만 아니라, 기판(68)의 바닥면에 도금화 또는 금속화를 피하기 위해 패드 및/또는 트레이스를 형성하는 이미지 처리가 적용된다.
포토레지스트에 의해 보호되지 못한 영역은 구리에 대한 식각 선택비를 갖는 금속 예컨대, 니켈등으로 금속화되어, 니켈층(84)을 형성한다.(도 27) 이후에, 증착된 니켈은 저 저항성 접촉을 형성하도록, 골드층으로 코팅된다. 이후, 포토레지스트가 기판의 상하단 표면으로 부터 제거된다.(도 28)
박층식 웨이퍼 레벨 콘택 시트는 이후에, Z-축 물질(87)의 상단에 있는 상기 처리된 제1 유전성 박층식 기판(85) 및, 제2 유전성 박층식 기판(86) 사이에, 선택적으로 도전성 Z-축 물질(87)이 위치됨으로써 어셈블링된다. 3개의 층들은 435F의 온도 및 325psi 압력하에서, 함께 박층 처리되는데, 여기서 상기 Z-축 물질(87)내의 접착제는 기판(85,86)을 결합시킨다.
3개의 층 유닛(88)이 형성된 후(도 30)에, 구리층(89)가 전술한 구리 식각 용액을 이용하여 제거되어, 층(90)이 잔존하게 된다.(도 31) 이후에, 유전체(90)가 제거되어, 범프(92)를 갖는 구리층(91)이 잔존하게 된다. (도 32) 포토레지스트(93)이 이후에, 처리된 기판에 있는 주변 영역(96,97) 및 비아(94), 구리층(98)에 적용되어, 노출된 구리층(95)이 제거된다. 포토레지스트가 제거되며, 웨이퍼 레벨 콘택 시트가 형성된다. 도전성 비아(94)는 Z-축 물질(87)내의 도전성 Z-축 경로를 통하여, 범프(67)에 이후에 결합되는 도전성 패드(99)에 결합된다.
비아상의 금속 코팅을 형성하는데 적합한 공정은, 반드시 이에 한정되는 것은 아니지만, 종래의 전기분해 구리 도금 처리, 스퍼터링, 증발 또는, 직접적인 전가증착을 가능하게 하는 도전성 코팅 증착 또는 임의의 다른 공정들에 의해 수행된다. 추가의 전기적 증착된 구리는 이러한 증착에 대한 두께 조절용으로서 이용될 수 있으며, 추가의 공정 단계로 인해 튼튼한 표면을 제공할 수 있다.
도 35는 전술한 방법에 따라 웨이퍼 레벨 콘택 시트에 형성된 범프의 SEM 사진이다.
도 36에서, 도 26의 기판은 도전성 범프를 제공하기 위해 형성되는 패드 표면과 비아의 크기를 약간 확장하여 제공한 것이다. 도 36에서 나타낸 바와 같이, 비아는 상단 지름 A, 바닥 지름 B, 높이 C를 가지며 여기서, A는 25㎛와 75㎛ 사이이며, B는 10㎛와 60㎛ 사이이고, C는 20 ㎛와 75㎛사이이다. 포토레지스트(83)로 부터 형성되는 패드의 지름 D는 35㎛와 150㎛ 사이에 있다. 도 34 및 도 37에서 나타낸 범프(67)는 실질적으로 평면 팁(101)을 가지며, 이 평면 팁은 5㎛와 50㎛ 사이의 종단 지름과, ±2㎛의 허용 오차를 가지며, 이것은 비아(81)에 의해 임시 지지된다.
상기한 바와 같은 본 발명에 의해 전술한 목적들을 효과적으로 달성할 수 있으며, 구체적으로는 땜납 리플로우(reflow) 또는 정제(cleaning)할 필요성 없이, 보다 높은 평면성 및 유동성을 가짐과 동시에, 웨이퍼상의 칩 패드와 접촉하기 위해 소자 콘택들의 구조적인 일체성이 유지되는 개선된 웨이퍼 레벨 번인 장치를 제공할 수 있는 효과가 있다.
이와 같이 본 발명의 바람직한 실시예가 개시나 설명되었지만, 이것을 한정하고자 하는 의도는 아니며, 이하의 특허청구범위에서 또는 이의 동등물로서 한정된 것과 같은 본 발명의 기술적 사상의 범위내에서의 모든 변경을 포함하고 있음에 유의하여야 한다.

Claims (89)

  1. 베이스가 직선 피트당 약 0.010 인치 보다 작은 평면성을 갖는 것을 특징으로 하는 고 평면성 베이스.
  2. 제1항에 있어서, 상기 베이스는 반도체 웨이퍼의 열 팽창 계수 ±3ppm℃에 부합하는 열 팽창 계수를 갖는 것을 특징으로 하는 고 평면성 베이스.
  3. 제1항에 있어서, 상기 베이스는 반도체 웨이퍼의 열 팽창 계수 ±3ppm℃에 부합하는 복합 열 팽창 계수를 갖는 것을 특징으로 하는 고 평면성 베이스.
  4. 제1항에 있어서, 상기 베이스는 저 열 팽창 계수를 갖는 금속 또는 금속 합금의 제1 층 및 제2 층을 갖고, 각각의 상기 금속 또는 금속 합금은 직선 피트당 0.0001 인치 및 0.01 인치 사이의 평면도를 갖도록 일치된 표면을 갖는 것을 특징으로 하는 고 평면성 베이스.
  5. 제4항에 있어서, 상기 금속 또는 금속 합금층은 니켈 합금이고, 상기 베이스는 상기 제1 및 제2 니켈 합금층 사이에 구리층을 추가로 포함하는 것을 특징으로 하는 고 평면성 베이스.
  6. 제5항에 있어서, 상기 구리층 및 상기 제1,2니켈 합금층 사이에 각각 제1,2 접착성 유전체층이 배치되는 것을 특징으로 하는 고 평면성 베이스.
  7. 제5항에 있어서, 상기 니켈 합금은 약 36wt/%의 니켈을 함유하는 것을 특징으로 하는 고 평면성 베이스.
  8. 제5항에 있어서, 상기 니켈 합금은 약 1ppm/℃ 보다 작거나 약 4ppm/℃ 사이의 열 팽창 계수를 갖는 것을 특징으로 하는 고 평면성 베이스.
  9. 제6항에 있어서, 층으로 이루어진 상기 제1 및 제2 유전성 접착제는 적어도 200℃의 Tg를 갖는 것을 특징으로 하는 고 평면성 베이스.
  10. 제6항에 있어서, 상기 유전체층은 상기 접착 물질을 지지하는 다공성 폴리머를 포함하는 것을 특징으로 하는 고 평면성 베이스.
  11. 제10항에 있어서, 상기 다공성 폴리머는 다공성 폴리올레핀인 것을 특징으로 하는 고 평면성 베이스.
  12. 제10항에 있어서, 상기 다공성 폴리머는 다공성 폴리프로필렌 또는 다공성 폴리에틸렌인 것을 특징으로 하는 고 평면성 베이스.
  13. 제10항에 있어서, 상기 다공성 폴리머는 직물 또는 섬유질성 물질인 것을 특징으로 하는 고 평면성 베이스.
  14. 제10항에 있어서, 상기 다공성 폴리머는 플로로폴리머인 것을 특징으로 하는 고 평면성 베이스.
  15. 제14항에 있어서, 상기 다공성 플로로폴리머는 적어도 폴리테트라플로로에틸렌을 포함하는 것을 특징으로 하는 고 평면성 베이스.
  16. 제5항에 있어서, 상기 다공성 플로로폴리머는 확장 폴리테트라플로로에틸렌인 것을 특징으로 하는 고 평면성 베이스.
  17. 제4항에 있어서, 상기 금속 또는 금속 합금층은 결합된 두께가 t1이며, 화학적으로 구별된 중간의 금속 또는 금속 합금층이 두께 t2로서 그들 사이에 배치되며, t2에 대한 t1의 비는 반도체 웨이퍼의 열 팽창 계수와 부합하는 것을 특징으로 하는 고 평면성 베이스.
  18. 제4항에 있어서, 상기 금속 또는 금속 합금 각각의 층은 약 115mil두께를 갖는 것을 특징으로 하는 고 평면성 베이스.
  19. 제17항에 있어서, 상기 중간층 두께에 대한 상기 금속 또는 금속 합금의 상기 비는 실리콘 웨이퍼와 부합하는 열 팽창 계수를 제공하는 것을 특징으로 하는 고 평면성 베이스.
  20. 제17항에 있어서, 상기 두께 비는 게르마늄, 실리콘 게르마늄, 실리콘 카바이드, 갈륨, 셀레늄 또는 텔륨으로 부터 형성되는 웨이퍼와 부합하는 열 팽창 계수를 제공하는 것을 특징으로 하는 고 평면성 베이스.
  21. 제2항에 있어서, 상기 베이스는 직선 피트당 약 0.001 인치와 같거나 보다 작은 평면성을 갖는 것을 특징으로 하는 고 평면성 베이스.
  22. 제6항에 있어서, 상기 유전체층 각각은 일정한 두께를 가지며, 상기 금속 또는 금속 합금과 결합될 경우에, ±3ppm℃의 웨이퍼 열 팽창 계수와 부합하는 열 팽창 계수를 갖는 것을 특징으로 하는 고 평면성 베이스.
  23. 제6항에 있어서, 상기 유전체층 각각은 약 0.021 인치의 두께를 갖는 것을 특징으로 하는 고 평면성 베이스.
  24. 제5항에 있어서, 상기 니켈 합금층은 약 6인치×6인치 및 20인치×20인치 사이의 크기를 갖는 것을 특징으로 하는 고 평면성 베이스.
  25. 제10항에 있어서, 상기 다공성 폴리머는 약 30% 및 90% 사이의 기공 체적을 갖는 것을 특징으로 하는 고 평면성 베이스.
  26. 제10항에 있어서, 상기 접착제 또한 충진제 혼합물을 함유하는 것을 특징으로 하는 고 평면성 베이스.
  27. 제26항에 있어서, 상기 충진제는 상기 유전체층의 전체 무게에 대해 적어도 25wt% 백분율로 구성되는 것을 특징으로 하는 고 평면성 베이스.
  28. 제26항에 있어서, 상기 충진제는 상기 유전체층의 전체 무게에 대해 약 90wt% 및 30wt% 사이로 구성되는 것을 특징으로 하는 고 평면성 베이스.
  29. 제26항에 있어서, 상기 충진제는 상기 유전체층의 전체 무게에 대해 약 70wt% 및 30wt% 사이로 구성되는 것을 특징으로 하는 고 평면성 베이스.
  30. 제26항에 있어서, 상기 충진제는 비도전성 카본을 포함하는 것을 특징으로 하는 고 평면성 베이스.
  31. 제30항에 있어서, 상기 비도전성 카본은 퍼네이스 블랙인 것을 특징으로 하는 고 평면성 베이스.
  32. 제26항에 있어서, 상기 충진제는 용융 실리콘의 증기 연소로 부터 준비된 SiO2를 포함하는 것을 특징으로 하는 고 평면성 베이스.
  33. 제32항에 있어서, 상기 충진제 또한 비도전성 카본을 포함하는 것을 특징으로 하는 고 평면성 베이스.
  34. 제33항에 있어서, 상기 비도전성 카본은 퍼네이스 블랙인 것을 특징으로 하는 고 평면성 베이스.
  35. 제26항에 있어서, 상기 충진제는 용융 티타늄 및 알루미늄의 증기 연소로 부터 각각 준비된 TiO2또는 Al2O3를 포함하는 것을 특징으로 하는 고 평면성 베이스.
  36. 제6항에 있어서, 상기 접착제는 에폭시 수지인 것을 특징으로 하는 고 평면성 베이스.
  37. 제6항에 있어서, 상기 접착제는 아크릴 수지인 것을 특징으로 하는 고 평면성 베이스.
  38. 제6항에 있어서, 상기 접착제는 우레탄 수지인 것을 특징으로 하는 고 평면성 베이스.
  39. 제6항에 있어서, 상기 접착제는 실리콘 수지인 것을 특징으로 하는 고 평면성 베이스.
  40. 제6항에 있어서, 상기 접착제는 폴리마이드 수지인 것을 특징으로 하는 고 평면성 베이스.
  41. 제6항에 있어서, 상기 접착제는 시아네이트 에스테르 수지인 것을 특징으로 하는 고 평면성 베이스.
  42. 제6항에 있어서, 상기 접착제는 에폭시 수지, 아크릴 수지, 우레탄 수지, 실리콘 수지, 폴리미드 수지 또는 시아네이트 수지 성분으로 부터 선택되며, 적어도 2개의 접착 성분들로 구성된 혼합물을 포함하는 것을 고 평면성 베이스.
  43. 고 평면성 및 낮은 열 팽창 계수를 갖는 베이스를 제조하기 위한 방법에 있어서,
    낮은 열 팽창 계수를 갖는 금속 또는 금속 합금으로 구성된 제1 및 제2층을 제공하는 단계와,
    직선 피트당 0.003인치 보다 적은 평면도를 갖도록 상기 제1 및 제2 합금층의 표면을 기계식 처리하는 단계와,
    상기 제1 및 제2 금속 또는 금속 합금층 서로를 박층 처리하는 단계를 포함하는 것을 특징으로 하는 베이스 제조 방법.
  44. 제43항에 있어서, 상기 박층 처리 단계는 상기 제1 및 제2 금속 또는 금속 합금층 사이에 구리층을 박층 처리하는 단계를 포함하는 것을 특징으로 하는 베이스 제조 방법.
  45. 제43항에 있어서, 상기 금속 또는 금속 합금은 니켈 합금으로서 약 36wt% 의 니켈이 함유되는 것을 특징으로 하는 베이스 제조 방법.
  46. 제45항에 있어서, 상기 니켈 합금은 약 4ppm/℃내지 약 1 이하의 ppm/℃ 사이의 열 팽창 계수를 갖는 것을 특징으로 하는 베이스 제조 방법.
  47. 제44항에 있어서, 상기 박층 처리 단계는 각각의 금속 또는 금속 합금 및 상기 구리층에 대하여 적어도 200℃의 Tg를 각각 갖는 제 1및 제2 유전체층을 박층 처리하는 단계를 포함하는 것을 특징으로 하는 포함하는 것을 특징으로 하는 베이스 제조 방법.
  48. 제47항에 있어서, 상기 유전체층은 접착 물질이 그 속으로 흡수되는 다공성 폴리머로 부터 형성되는 것을 특징으로 하는 베이스 제조 방법.
  49. 제48항에 있어서, 상기 다공성 폴리머는 다공성 폴리올레핀인 것을 특징으로 하는 베이스 제조 방법.
  50. 제48항에 있어서, 상기 다공성 폴리머는 다공성 폴리프로필렌 또는 다공성 폴리에틸렌인 것을 특징으로 하는 베이스 제조 방법.
  51. 제48항에 있어서, 상기 다공성 폴리머는 직물 또는 섬유질성 물질인 것을 특징으로 하는 베이스 제조 방법.
  52. 제48항에 있어서, 상기 다공성 폴리머는 플로로폴리머인 것을 특징으로 하는 베이스 제조 방법.
  53. 제48항에 있어서, 상기 다공성 플로로폴리머는 적어도 폴리테트라플로로에틸렌을 포함하는 것을 특징으로 하는 베이스 제조 방법.
  54. 제48항에 있어서, 상기 플로로폴리머는 확장 폴리테트라플로로에틸렌인 것을 특징으로 하는 베이스 제조 방법.
  55. 제44항에 있어서, 결합 두께 t1을 갖는 상기 금속 또는 금속 합금층과, 두께 t2를 갖는 상기 중간 구리층을 선택하는 단계를 추가로 포함하는데 이때, t2에 대한 t1의 비는 반도체 웨이퍼의 열 팽창 계수와 부합하도록 선정되는 것을 특징으로 하는 베이스 제조 방법.
  56. 제55항에 있어서, 상기 금속 또는 금속 합금층 각각은 약 115mil 두께를 갖는 것을 특징으로 하는 베이스 제조 방법.
  57. 제55항에 있어서, 상기 중간 금속 또는 금속 합금의 시트 두께에 대한 상기 금속 또는 금속 합금층의 비는 ±3ppm℃의 실리콘 웨이퍼와 부합하는 열 팽창 계수를 제공하는 것을 특징으로 하는 베이스 제조 방법.
  58. 제55항에 있어서, 상기 두께 비는 ±3ppm℃의 게르마늄, 실리콘 게르마늄, 실리콘 카바이드, 갈륨 아세나이드, 셀레늄 또는 텔륨으로 부터 형성되는 웨이퍼와 부합하는 열 팽창 계수를 제공하는 것을 특징으로 하는 베이스 제조 방법.
  59. 제43항에 있어서, 상기 베이스는 직선 피트당 약 0.001의 평면성을 갖는 것을 특징으로 하는 베이스 제조 방법.
  60. 제47항에 있어서, 상기 유전체층은 각층의 두께를 근거로 선택되며, 상기 금속 또는 금속 합금과 결합될 경우에, 베이스는 웨이퍼의 열 팽창 계수와 부합하는 열 팽창 계수를 갖게 되는 것을 특징으로 하는 베이스 제조 방법.
  61. 제47항에 있어서, 상기 유전체층 각각은 약 0.021 인치인 것을 특징으로 하는 베이스 제조 방법.
  62. 제43항에 있어서, 상기 금속 또는 금속 합금층은 약 6인치×6인치 및 20인치×20인치 사이의 크기를 각각 갖는 것을 특징으로 하는 베이스 제조 방법.
  63. 제62항에 있어서, 상기 금속 또는 금속 합금층은 각각 약 8인치×8인치의 크기를 갖는 것을 특징으로 하는 베이스 제조 방법.
  64. 제62항에 있어서, 상기 금속 또는 금속 합금층은 약 12.0인치×12.0인치의 크기를 각각 갖는 특징으로 하는 베이스 제조 방법.
  65. 제62항에 있어서, 상기 금속 또는 금속 합금층은 약 14.0인치×14.0인치의 크기를 갖는 것을 특징으로 하는 베이스 제조 방법.
  66. 제62항에 있어서, 상기 금속 또는 금속 합금 시트는 약 4인치 및 24인치 사이의 측크기를 갖는 것을 특징으로 하는 베이스 제조 방법.
  67. 제62항에 있어서, 상기 금속 또는 금속 합금 시트는 약 18.0인치씩의 크기를 갖는 것을 특징으로 하는 베이스 제조 방법.
  68. 제62항에 있어서, 상기 금속 또는 금속 합금 시트는 약 20.0인치씩의 크기를 갖는 것을 특징으로 하는 베이스 제조 방법.
  69. 제48항에 있어서, 상기 다공성 폴리머는 약 50% 및 90% 사이의 기공 체적을 갖는 것을 특징으로 하는 베이스 제조 방법.
  70. 제48항에 있어서, 상기 다공성 폴리머는 접찹제 충진제 혼합물로 주입되는 것을 특징으로 하는 베이스 제조 방법.
  71. 제70항에 있어서, 상기 충진제는 약 25wt% 및 90wt% 백분율의 사이의 충진제를 포함하는 것을 특징으로 하는 베이스 제조 방법.
  72. 제70항에 있어서, 상기 충진제는 상기 유전체층의 전체 무게에 대해 약 30wt% 및 70wt% 사이의 충진제를 포함하는 것을 특징으로 하는 베이스 제조 방법.
  73. 제72항에 있어서, 상기 충진제는 비도전성 카본을 포함하는 것을 특징으로 하는 베이스 제조 방법.
  74. 제73항에 있어서, 상기 비도전성 카본은 퍼네이스 블랙인 것을 특징으로 하는 베이스 제조 방법.
  75. 제72항에 있어서, 상기 충진제는 용융 실리콘의 증기 연소로 부터 준비된 SiO2를 포함하는 것을 특징으로 하는 베이스 제조 방법.
  76. 제75항에 있어서, 상기 충진제 또한 비도전성 카본을 포함하는 것을 특징으로 하는 베이스 제조 방법.
  77. 제76항에 있어서, 상기 비도전성 카본은 퍼네이스 블랙인 것을 특징으로 하는 베이스 제조 방법.
  78. 제72항에 있어서, 상기 충진제는 용융 티타늄 및 알루미늄의 증기 연소로 부터 준비된 각각의 TiO2또는 Al2O3를 포함하는 것을 특징으로 하는 베이스 제조 방법.
  79. 제48항에 있어서, 상기 접착제는 에폭시 수지인 것을 특징으로 하는 베이스 제조 방법.
  80. 제48항에 있어서, 상기 접착제는 아크릴 수지인 것을 특징으로 하는 베이스 제조 방법.
  81. 제48항에 있어서, 상기 접착제는 우레탄 수지인 것을 특징으로 하는 베이스 제조 방법.
  82. 제48항에 있어서, 상기 접착제는 실리콘 수지인 것을 특징으로 하는 베이스 제조 방법.
  83. 제48항에 있어서, 상기 접착제는 폴리미드 수지인 것을 특징으로 하는 베이스 제조 방법.
  84. 제48항에 있어서, 상기 접착제는 시아네이트 에스테르 수지인 것을 특징으로 하는 베이스 제조 방법.
  85. 제48항에 있어서, 상기 접착제는 고온의 접착제의 혼합물인 것을 특징으로 하는 베이스 제조 방법.
  86. 제48항에 있어서, 상기 제 1및 제2 유전체층 각각은 적어도 200℃의 Tg를 갖는 것을 특징으로 하는 베이스 제조 방법.
  87. 제6항에 있어서, 상기 베이스의 상기 유전체층 각각은 약 25mm와 250mm 사이인 것을 특징으로 하는 고 평면성 베이스.
  88. 제5항에 있어서, 상기 구리층은 상기 구리층과 상기 금속 또는 금속 합금층의 전체 두께에 대해 약 10%를 포함하는 것을 특징으로 하는 고 평면성 베이스.
  89. 제6항에 있어서, 상기 접착제는 에폭시 접착제의 혼합물인 것을 특징으로 하는 고 평면성 베이스.
KR1019970058288A 1996-11-08 1997-11-06 고 평면성, 저 열 팽창 계수의 베이스 및 그 제조 방법 KR19980042132A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/748,516 1996-11-08
US08/748,516 US5830565A (en) 1996-11-08 1996-11-08 High planarity and low thermal coefficient of expansion base for semi-conductor reliability screening

Publications (1)

Publication Number Publication Date
KR19980042132A true KR19980042132A (ko) 1998-08-17

Family

ID=25009783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058288A KR19980042132A (ko) 1996-11-08 1997-11-06 고 평면성, 저 열 팽창 계수의 베이스 및 그 제조 방법

Country Status (4)

Country Link
US (2) US5830565A (ko)
EP (1) EP0841695A3 (ko)
JP (1) JPH10270513A (ko)
KR (1) KR19980042132A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010080590A2 (en) * 2008-12-19 2010-07-15 Applied Materials, Inc. High temperature electrostatic chuck bonding adhesive

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886535A (en) * 1996-11-08 1999-03-23 W. L. Gore & Associates, Inc. Wafer level burn-in base unit substrate and assembly
US5830565A (en) * 1996-11-08 1998-11-03 W. L. Gore & Associates, Inc. High planarity and low thermal coefficient of expansion base for semi-conductor reliability screening
US6165544A (en) * 1998-01-09 2000-12-26 Noda Screen Co., Ltd. Method of exposure of photo-curing resin applied to printed circuit board
US6703640B1 (en) * 1998-01-20 2004-03-09 Micron Technology, Inc. Spring element for use in an apparatus for attaching to a semiconductor and a method of attaching
US6456100B1 (en) 1998-01-20 2002-09-24 Micron Technology, Inc. Apparatus for attaching to a semiconductor
US6333264B1 (en) 1998-09-02 2001-12-25 Micron Technology, Inc. Semiconductor processing method using high pressure liquid media treatment
US6392289B1 (en) 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
US6337576B1 (en) 1999-07-19 2002-01-08 Alpine Microsystems, Inc. Wafer-level burn-in
JP3980801B2 (ja) 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法
US6252289B1 (en) * 2000-01-10 2001-06-26 Agere Systems Guardian Corporation Electrical contact and housing for use as an interface between a testing fixture and a device under test
AUPQ605800A0 (en) * 2000-03-06 2000-03-30 Silverbrook Research Pty Ltd Printehead assembly
JP2002343756A (ja) 2001-05-21 2002-11-29 Tokyo Seimitsu Co Ltd ウェーハ平面加工装置
TWI234218B (en) * 2002-03-29 2005-06-11 Toshiba Corp Semiconductor test device, contact substrate for testing semiconductor device, testing method of semiconductor device, semiconductor device and the manufacturing method thereof
US6857283B2 (en) 2002-09-13 2005-02-22 Isothermal Systems Research, Inc. Semiconductor burn-in thermal management system
US6880350B2 (en) 2002-09-13 2005-04-19 Isothermal Systems Research, Inc. Dynamic spray system
GB2395357A (en) * 2002-11-14 2004-05-19 Univ Cardiff Plasma etching fluorinated polymer substrates
DE10308916A1 (de) * 2003-02-28 2004-09-16 Infineon Technologies Ag Anordnung zum elektrischen Kontaktieren eines Substrats
US6921272B2 (en) * 2003-05-12 2005-07-26 International Business Machines Corporation Method and apparatus for providing positive contact force in an electrical assembly
TWI278950B (en) * 2003-07-10 2007-04-11 Toshiba Corp Contact sheet for testing of electronic parts, testing device for electronic parts, testing method for electronic parts, manufacturing method for electronic parts, and the electronic parts
US6971081B2 (en) * 2003-09-26 2005-11-29 Lsi Logic Corporation Routing for reducing impedance distortions
AU2005237985B2 (en) 2004-04-20 2010-10-21 Genzyme Corporation Surgical mesh-like implant
US20070004838A1 (en) * 2005-07-01 2007-01-04 Dimanshteyn Felix A Ultra-low petroleum plastics
US20070152311A1 (en) * 2005-12-30 2007-07-05 Saikumar Jayaraman Chip-packaging compositions including bis-maleimides, packages made therewith, and methods of assembling same
US7314778B2 (en) * 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides
KR101218471B1 (ko) 2009-06-02 2013-01-21 도쿄엘렉트론가부시키가이샤 테스트 유닛 및 테스트 시스템
JP5296117B2 (ja) * 2010-03-12 2013-09-25 東京エレクトロン株式会社 プローブ装置
EP2719445A1 (en) * 2012-10-09 2014-04-16 Clariant International Ltd. Process for concentrating small organic molecules from liquid or gaseous mixtures using a composite membrane comprising a fluoropolymer and hydrophobic siliceous particles
US10570257B2 (en) 2015-11-16 2020-02-25 Applied Materials, Inc. Copolymerized high temperature bonding component
KR102015336B1 (ko) * 2017-06-12 2019-08-28 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US26837A (en) * 1860-01-17 craig
NL135260B (ko) * 1963-08-16 1900-01-01
US3609547A (en) * 1970-03-27 1971-09-28 Eugene A Slusser Integrated circuit test system
SE392582B (sv) * 1970-05-21 1977-04-04 Gore & Ass Forfarande vid framstellning av ett porost material, genom expandering och streckning av en tetrafluoretenpolymer framstelld i ett pastabildande strengsprutningsforfarande
FR2114169A6 (ko) * 1970-11-18 1972-06-30 Honeywell Bull
CA1063730A (en) * 1975-11-11 1979-10-02 Robert F. Cobaugh Printed circuit board assembly
US4540229A (en) * 1982-04-12 1985-09-10 At&T Bell Laboratories Electrical interconnection apparatus
US4482516A (en) * 1982-09-10 1984-11-13 W. L. Gore & Associates, Inc. Process for producing a high strength porous polytetrafluoroethylene product having a coarse microstructure
US5007841A (en) * 1983-05-31 1991-04-16 Trw Inc. Integrated-circuit chip interconnection system
EP0131067B2 (en) * 1983-07-11 1995-08-16 Toshiba Chemical Corporation Conductive synthetic resin molding material
EP0151490B1 (en) * 1984-02-09 1991-01-16 Toyota Jidosha Kabushiki Kaisha Process for producing ultra-fine ceramic particles
US4683550A (en) * 1984-07-30 1987-07-28 Burr-Brown Corporation Personal computer instrumentation system including carrier board having bus-oriented plug-in instrumentation modules
US4733461A (en) * 1984-12-28 1988-03-29 Micro Co., Ltd. Method of stacking printed circuit boards
US4654248A (en) * 1985-12-16 1987-03-31 Gte Communication Systems Corporation Printed wiring board with zones of controlled thermal coefficient of expansion
US4840570A (en) * 1988-06-27 1989-06-20 Teknekron Infoswitch Corporation Plug-in card module
US5440240A (en) * 1991-06-04 1995-08-08 Micron Technology, Inc. Z-axis interconnect for discrete die burn-in for nonpackaged die
US5039335A (en) * 1988-10-21 1991-08-13 Texas Instruments Incorporated Composite material for a circuit system and method of making
US4985296A (en) * 1989-03-16 1991-01-15 W. L. Gore & Associates, Inc. Polytetrafluoroethylene film
US5034801A (en) * 1989-07-31 1991-07-23 W. L. Gore & Associates, Inc. Intergrated circuit element having a planar, solvent-free dielectric layer
US4963225A (en) * 1989-10-20 1990-10-16 Tektronix, Inc. Method of fabricating a contact device
US4968931A (en) * 1989-11-03 1990-11-06 Motorola, Inc. Apparatus and method for burning in integrated circuit wafers
US5007163A (en) * 1990-04-18 1991-04-16 International Business Machines Corporation Non-destructure method of performing electrical burn-in testing of semiconductor chips
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5541524A (en) * 1991-08-23 1996-07-30 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
US5279975A (en) * 1992-02-07 1994-01-18 Micron Technology, Inc. Method of testing individual dies on semiconductor wafers prior to singulation
JPH06325810A (ja) * 1993-03-08 1994-11-25 Whitaker Corp:The コンタクトモジュール及びそれを使用するピングリッドアレイ
FR2703839B1 (fr) * 1993-04-09 1995-07-07 Framatome Connectors France Connecteur intermédiaire entre carte de circuit imprimé et substrat à circuits électroniques.
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
DE69411940T2 (de) * 1993-11-03 1998-11-26 Gore & Ass Elektrisch leitfähige klebstoffe
US5498467A (en) * 1994-07-26 1996-03-12 W. L. Gore & Associates, Inc. Process for preparing selectively conductive materials by electroless metal deposition and product made therefrom
US5686356A (en) * 1994-09-30 1997-11-11 Texas Instruments Incorporated Conductor reticulation for improved device planarity
US5602491A (en) * 1995-03-16 1997-02-11 Motorola, Inc. Integrated circuit testing board having constrained thermal expansion characteristics
US5766979A (en) * 1996-11-08 1998-06-16 W. L. Gore & Associates, Inc. Wafer level contact sheet and method of assembly
US5886535A (en) * 1996-11-08 1999-03-23 W. L. Gore & Associates, Inc. Wafer level burn-in base unit substrate and assembly
US5896038A (en) * 1996-11-08 1999-04-20 W. L. Gore & Associates, Inc. Method of wafer level burn-in
US5830565A (en) * 1996-11-08 1998-11-03 W. L. Gore & Associates, Inc. High planarity and low thermal coefficient of expansion base for semi-conductor reliability screening
US5909123A (en) * 1996-11-08 1999-06-01 W. L. Gore & Associates, Inc. Method for performing reliability screening and burn-in of semi-conductor wafers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010080590A2 (en) * 2008-12-19 2010-07-15 Applied Materials, Inc. High temperature electrostatic chuck bonding adhesive
WO2010080590A3 (en) * 2008-12-19 2010-09-30 Applied Materials, Inc. High temperature electrostatic chuck bonding adhesive

Also Published As

Publication number Publication date
EP0841695A3 (en) 1998-05-20
US5830565A (en) 1998-11-03
JPH10270513A (ja) 1998-10-09
US6046060A (en) 2000-04-04
EP0841695A2 (en) 1998-05-13

Similar Documents

Publication Publication Date Title
KR19980042135A (ko) 웨이퍼 레벨 콘택 시트 및 그 어셈블리 방법
KR19980042138A (ko) 웨이퍼 레벨 번인 방법
KR19980042133A (ko) 웨이퍼 레벨 번인 베이스 유닛 기판 및 그 어셈블리
KR19980042132A (ko) 고 평면성, 저 열 팽창 계수의 베이스 및 그 제조 방법
KR19980042134A (ko) 임시 z-축 물질의 사용 방법
KR19980042136A (ko) 영구 z-축 물질의 사용 방법
US5966022A (en) Wafer level burn-in system
US6544638B2 (en) Electronic chip package
US6344371B2 (en) Dimensionally stable core for use in high density chip packages and a method of fabricating same
US5841102A (en) Multiple pulse space processing to enhance via entrance formation at 355 nm
US6203891B1 (en) Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US5731047A (en) Multiple frequency processing to improve electrical resistivity of blind micro-vias
US5965043A (en) Method for using ultrasonic treatment in combination with UV-lasers to enable plating of high aspect ratio micro-vias
WO1998020537A1 (en) Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation
US6023041A (en) Method for using photoabsorptive coatings and consumable copper to control exit via redeposit as well as diameter variance
US6130015A (en) Method for using fiducial schemes to increase nominal registration during manufacture of laminated circuit
KR19980042137A (ko) 웨이퍼 레벨 콘택 시트의 이용 방법
WO1998020529A1 (en) Method for minimizing pink ring in blind laser vias

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee