JP2000252765A - 高周波増幅器および増幅素子 - Google Patents

高周波増幅器および増幅素子

Info

Publication number
JP2000252765A
JP2000252765A JP11048472A JP4847299A JP2000252765A JP 2000252765 A JP2000252765 A JP 2000252765A JP 11048472 A JP11048472 A JP 11048472A JP 4847299 A JP4847299 A JP 4847299A JP 2000252765 A JP2000252765 A JP 2000252765A
Authority
JP
Japan
Prior art keywords
band
frequency
amplifying
frequency amplifier
carriers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11048472A
Other languages
English (en)
Other versions
JP3665711B2 (ja
Inventor
Shigeru Okawa
滋 大川
Kiyotaka Takahashi
清隆 高橋
Takumi Takayashiki
巧 高屋敷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04847299A priority Critical patent/JP3665711B2/ja
Priority to CNB991270940A priority patent/CN1279692C/zh
Priority to US09/474,166 priority patent/US6392491B1/en
Publication of JP2000252765A publication Critical patent/JP2000252765A/ja
Application granted granted Critical
Publication of JP3665711B2 publication Critical patent/JP3665711B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 本発明は、複数の搬送波が個別に変調され、
かつ合成されることによって生成されたマルチキャリア
信号を増幅する高周波増幅器に関し、小規模のハードウ
エアで多様な周波数配置に対して柔軟に適応できること
を目的とする。 【解決手段】 複数の搬送波が個別に変調され、かつ合
成されることによって生成されたマルチキャリア信号を
増幅する増幅手段１１と、増幅手段１１の後段と共にそ
の増幅手段１１の出力端を終端し、かつマルチキャリア
信号の占有帯域に阻止域を有すると共に、複数の搬送波
の周波数軸上における何れかの間隔Δｆに等しい周波数
の変調積と、このマルチキャリア信号との変調積として
発生する雑音のレベルが所定の上限値以下となる伝達特
性で、その間隔Δｆに等しい周波数に通過域を有する濾
波手段１２とを備えて構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の搬送波が個
別に変調され、かつ合成されることによって生成された
マルチキャリア信号を増幅する高周波増幅器に関する。
【０００２】
【従来の技術】ＣＤＭＡ(Code Division Multiple Acce
ss) 方式は、本来的に秘匿性と耐干渉性とを有し、かつ
無線周波数の有効利用が可能な多元接続方式として、種
々の通信システムに適用されつつある。さらに、ＣＤＭ
Ａ方式は、近年、応答性および精度が高い送信電力制御
を実現する技術の確立によって遠近問題の解決が可能と
なったために、移動通信システムにも積極的に適用され
つつある。
【０００３】また、このようなＣＤＭＡ方式が適用され
た移動通信システムの無線基地局の送信系は、例えば、
図１３に示すように、所定の周波数配置およびゾーン構
成に基づいて割り付けられ、かつ搬送波の周波数が異な
る複数Ｎの無線周波信号の電力を個別に増幅する高周波
増幅器１０１-1〜１０１-Nと、これらの高周波増幅器１
０１-1〜１０１-Nの出力に個別に得られる無線周波信号
を合成することによって、空中線系等に与えるべきマル
チキャリア信号を生成する合波器１０２とから構成され
る。
【０００４】なお、以下では、上述した無線周波信号の
数Ｎについては、簡単のため、「２」であると仮定し、
これらの無線周波信号の搬送波の周波数を「ｆ1」、
「ｆ2」と表記することとする。
【０００５】このような構成の送信系では、高周波増幅
器１０１-1、１０１-2は、それぞれ占有帯域内にｆ1 を
含む第一の無線周波信号と、占有帯域内にｆ2 を含む第
二の無線周波信号との電力を増幅する。すなわち、高周
波増幅器１０１-1、１０１-2はこれらの第一の無線周波
信号と第二の無線周波信号とを個別にの双方を増幅する
ので、これらの高周波増幅器１０１-1、１０１-2に備え
られた増幅素子の特性に非線形な領域があっても、これ
らの無線周波信号の混変調（相互変調）に起因する雑音
は発生しない。
【０００６】なお、このような雑音については、以下で
は、単に「混変調歪み」と称することとする。
【０００７】
【発明が解決しようとする課題】ところで、上述した従
来例では、無線基地局に割り付けられた搬送波の周波数
の数Ｎが大きいほど、増幅器１０１-1〜１０１-Nの数Ｎ
が増加するために、ハードウエアの規模が大きくなる。
また、無線基地局のハードウエアの構成については、一
般に、割り付けられ得る搬送波の数の最大値Ｎmax に対
して適応が可能であることが要求される。
【０００８】しかし、無線基地局については、ハードウ
エアの規模が大きいほど、置局条件（消費電力、実装に
要する床面積および体積等）にかかわる制約が増加し、
かつ信頼性が低下する可能性があった。また、これらの
制約の増加および信頼性の低下については、例えば、複
数Ｎの無線周波信号を合成する合波器と、その合波器の
出力に得られたマルチキャリア信号を一括して増幅する
単一の共用増幅器との組み合わせによって緩和され得
る。
【０００９】しかし、この共用増幅器については、上述
した複数Ｎの無線周波信号の混変調歪みのレベルが所望
の上限値以下に抑圧される程度に高い直線性が要求さ
れ、これらの無線周波信号の数Ｎが大きく、かつ該当す
る無線基地局によって形成される無線ゾーンとが広いほ
ど大きなダイナミックレンジが要求される。
【００１０】したがって、このような共用増幅器は、技
術的には実現が可能であっても、実際には、コストその
他の制約によって適用が許容されない場合が多かった。
また、上述した混変調歪みは、一般に、該当する無線基
地局に割り付けられた複数Ｎの搬送波の周波数ｆ1〜ｆN
（図１４(1)、(2))と、これらの周波数ｆ1 〜ｆ N の周波
数軸上における間隔Δｆに等しい周波数の混変調歪み
（以下、「基本変調積」という。）（図１４(3))との和
および差の周波数成分として生成される（図１４(4))。
【００１１】なお、以下では、間隔Δｆについては、簡
単のため、任意の整数ｋ(＝１〜(N-1)）に対して Δｆ＝ｆk+1−ｆk の式で与えられるように、隣接する搬送波の周波数の差
であると仮定する。しかし、この基本変調積の周波数Δ
ｆが大きいほど、上述した共用増幅器の内部において接
地に供される線路のインピーダンス（インダクタンス）
が増加するために、一般に、その基本変調積のレベルも
同様に増加する。
【００１２】すなわち、既述の共用増幅器は、増幅され
るべきマルチキャリア信号に含まれる複数Ｎの無線周波
信号の周波数軸上における間隔Δｆが大きいほど発生す
る混変調歪みのレベルも増加するために、その混変調歪
みのレベルが許容される程度に小さな値となる低インピ
ーダンスの回路で構成されなければならなかった。さら
に、広帯域ＣＤＭＡ方式が適用された移動通信システム
では、基本変調積の周波数Δｆは、一般に、十数ＭHzな
いし数十ＭHzと大きな値になる。
【００１３】したがって、上述した低インピーダンスの
回路からなる共用増幅器は、ランニングコストその他の
制約の範囲において消費電力の増加が許容され、かつ増
幅素子その他の機械的寸法や熱設計にかかわる技術的な
制約に対する対処が可能でなければ、広帯域ＣＤＭＡ方
式に対する適用は困難であった。
【００１４】本発明は、小規模のハードウエアで多様な
周波数配置に対する柔軟な適応が可能である高周波増幅
器を提供することを目的とする。
【００１５】
【課題を解決するための手段】図１は、請求項１〜５に
記載の発明の原理ブロック図である。
【００１６】請求項１に記載の発明は、複数の搬送波が
個別に変調され、かつ合成されることによって生成され
たマルチキャリア信号を増幅する増幅手段１１と、増幅
手段１１の出力端に接続され、かつマルチキャリア信号
の占有帯域に阻止域を有すると共に、複数の搬送波の周
波数軸上における何れかの間隔Δｆに等しい周波数の変
調積と、このマルチキャリア信号との変調積として発生
する雑音のレベルが所定の上限値以下となる伝達特性
で、その間隔Δｆに等しい周波数に通過域を有する濾波
手段１２とを備えたことを特徴とする。
【００１７】請求項２に記載の発明は、請求項１に記載
の高周波増幅器において、濾波手段１２は、間隔Δｆに
等しい周波数以下の低域に通過域を有することを特徴と
する。請求項３に記載の発明は、請求項１または請求項
２に記載の高周波増幅器において、濾波手段１２は、マ
ルチキャリア信号の二次の高調波が分布する帯域、ある
いはその帯域を含む高域に通過域を有することを特徴と
する。
【００１８】請求項４に記載の発明は、複数の搬送波が
個別に変調され、かつ合成されることによって生成され
たマルチキャリア信号を増幅する増幅手段１１と、増幅
手段１１の出力端に接続され、かつマルチキャリア信号
の占有帯域に阻止域を有すると共に、そのマルチキャリ
ア信号の二次の高調波が分布する帯域、あるいはその帯
域を含む高域に通過域を有する濾波手段２１とを備えた
ことを特徴とする。
【００１９】請求項５に記載の発明は、請求項１ないし
請求項４の何れか１項に記載の高周波増幅器において、
濾波手段１２、２１は、増幅手段１１とその増幅手段１
１の出力側に接続された負荷との間に並列に接続された
ことを特徴とする。図２は、請求項６に記載の発明の原
理ブロック図である。請求項６に記載の発明は、請求項
１ないし請求項５の何れか１項に記載の高周波増幅器を
構成する増幅手段１１に備えられ、その増幅手段１１の
増幅作用を能動的に実現すると共に、この高周波増幅器
を構成する濾波手段１２、２１と共に集積回路として一
体化されたことを特徴とする。
【００２０】請求項１に記載の発明にかかわる高周波増
幅器では、増幅手段１１は、複数の搬送波が個別に変調
され、かつ合成されることによって生成されたマルチキ
ャリア信号を増幅する。濾波手段１２は、このマルチキ
ャリア信号の占有帯域に阻止域を有し、かつ上述した異
なる搬送波の周波数軸上における何れかの間隔Δｆに等
しい周波数に通過域を有する。
【００２１】さらに、濾波手段１２は、上述した間隔Δ
ｆに周波数が等しい変調積と既述のマルチキャリア信号
との変調積として発生する雑音のレベルが所定の上限値
以下となる伝達特性を有し、かつ増幅手段１１の出力端
に接続される。また、このような雑音は、増幅手段１１
の非直線性に起因して発生する非線形歪みの主要な成分
であるので、増幅手段１１の特性および所望の周波数配
置に適応した濾波手段１２の濾波特性が予め設定される
限り、これらの増幅手段１１と濾波手段１２とからなる
小規模の回路で高い電力効率およびＳＮ比が達成され
る。
【００２２】請求項２に記載の発明にかかわる高周波増
幅器では、請求項１に記載の高周波増幅器において、濾
波手段１２は、間隔Δｆに等しい周波数以下の低域に通
過域を有する。すなわち、増幅の対象となるマルチキャ
リア信号の生成に供された搬送波の数が多く、あるいは
これらの搬送波の周波数配置が多様であったり変更され
得る場合であっても、濾波手段１２の特性が変更される
ことなく、安定にＳＮ比が維持される。
【００２３】請求項３に記載の発明にかかわる高周波増
幅器では、請求項１または請求項２に記載の高周波増幅
器において、濾波手段１２は、マルチキャリア信号の二
次の高調波が分布する帯域、あるいはその帯域を含む高
域に通過域を有する。すなわち、増幅手段１１の非直線
性に起因して生じる高調波成分は周波数がΔｆである変
調積と共に濾波手段１２によって抑圧されるので、請求
項１、２に記載の高周波増幅器に比べて高いＳＮ比が得
られる。
【００２４】請求項４に記載の発明にかかわる高周波増
幅器では、増幅手段１１は、複数の搬送波が個別に変調
され、かつ合成されることによって生成されたマルチキ
ャリア信号を増幅する。濾波手段２１は、このマルチキ
ャリア信号の占有帯域に阻止域を有し、そのマルチキャ
リア信号の二次の高調波が分布する帯域、あるいはその
帯域を含む高域に通過域を有する。
【００２５】また、このような濾波特性を有する濾波手
段２１は、増幅手段１１の出力端に接続される。したが
って、増幅手段１１の特性および所望の周波数配置に適
応した濾波手段２１の濾波特性が予め設定される限り、
これらの増幅手段１１と濾波手段１２とからなる小規模
の回路で高い電力効率およびＳＮ比が達成される。
【００２６】請求項５に記載の発明は、請求項１ないし
請求項４の何れか１項に記載の高周波増幅器において、
濾波手段１２、２１は、増幅手段１１とその増幅手段１
１の出力側に接続された負荷との間に並列に接続され
る。すなわち、濾波手段１２、２１の入出力インピーダ
ンスは、上述した増幅手段１１の出力インピーダンスと
負荷のインピーダンスとが既知の値である限り、これら
のインピーダンスに適応した値として与えられる。
【００２７】したがって、濾波手段１２、２１の濾波特
性については、このようなインピーダンスに適応した伝
達関数として所望の精度による設定が可能となる。請求
項６に記載の発明にかかわる増幅素子は、請求項１ない
し請求項５の何れか１項に記載の高周波増幅器を構成す
る増幅手段１１に備えられ、その増幅手段１１の増幅作
用を能動的に実現すると共に、この高周波増幅器を構成
する濾波手段１２、２１と共に集積回路として一体化さ
れる。
【００２８】すなわち、濾波手段１２、２１が増幅手段
１１の出力端を終端するために供される線路の長さは、
その濾波手段１２、２１が上述したように増幅素子と一
体されることによって、請求項１ないし請求項５に記載
の発明において同様に形成される線路の長さに比べて短
くなる。すなわち、濾波手段１２、２１が外部に配置さ
れる場合に比べてこのような線路のインピーダンスが小
さな値となるので、増幅の対象となるマルチキャリア信
号の生成に供された搬送波の数が多く、あるいはこれら
の搬送波の周波数軸上における間隔が大きい場合であっ
ても、高いＳＮ比が達成される。
【００２９】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態について詳細に説明する。図３は、請求項１〜
３、５に記載の発明に対応した実施形態を示す図であ
る。図において、入力端はコンデンサ４１を介して増幅
素子であるＦＥＴ４２のゲートに接続され、そのＦＥＴ
４２のゲートにはインダクタ４３を介して所定のバイア
ス電圧Ｖgsが印加される。ＦＥＴ４２のソースは接地さ
れ、そのＦＥＴ４２のドレインはコンデンサ４４を介し
て出力端に接続される。さらに、ＦＥＴ４２のドレイン
には、並列に接続されたインダクタ４５およびコンデン
サ４６からなる並列共振器４７を介して所定の電源電圧
Ｖdsが印加さる。これらのバイアス電圧Ｖgsおよび電源
電圧Ｖdsを個別に与える電源線４８-1、４８-2は、それ
ぞれコンデンサ４９-1、４９-2とコンデンサ５０-1、５
０-2を介して接地される。
【００３０】図４は、請求項１〜３、５に記載の発明に
対応した実施形態の組み立て図である。図において、図
３に示すものについては、同じ符号を付与して示すこと
とする。
【００３１】図において、回路基板５１-1の一方の面に
は、直線状に配置された矩形状のストリップ線路５２-
1、５２-2と、これらのストリップ線路５２-1、５２-2
に並行に配置された矩形状の線路からなる電源線４８-1
と接地パターン５３-1とが形成される。ストリップ線路
５２-1、５２-2の端部の内、互いに対向する一対の端部
にはコンデンサ４１の両端が接続され、そのストリップ
線路５２-2と電源線４８-1との間にはインダクタ４３の
両端が接続される。電源線４８-1と接地パターン５３-1
との間には、コンデンサ４９-1、４９-2が並列に接続さ
れる。
【００３２】回路基板５１-2の一方の面には、直線状に
配置された矩形状のストリップ線路５２-3、５２-4と、
これらのストリップ線路５２-3、５２-4に並行に配置さ
れた矩形状の線路からなる電源線４８-2と接地パターン
５３-2とが形成される。ストリップ線路５２-2の端部の
内、コンデンサ４１に接続された端部と反対の端部と、
ストリップ線路５２-3の一方の端部とには、それぞれＦ
ＥＴ４２のゲートとドレインとが接続される。ストリッ
プ線路５２-3の端部の内、ＦＥＴ４２のドレインに接続
された端部と反対の端部と、ストリップ線路５２-4の一
方の端部とにはコンデンサ４４の両端が接続され、その
ストリップ線路５２-3と電源線４８-2とにはインダクタ
４５とコンデンサ４６との両端がそれぞれ接続される。
電源線４８-2と接地パターン５３-2とには、コンデンサ
５０-1、５０-2の両端がそれぞれ接続される。
【００３３】なお、本実施形態と図１に示すブロック図
との対応関係については、コンデンサ４１、４４、４９
-1、４９-2、５０-1、５０-2、ＦＥＴ４２、インダクタ
４３、４５および電源線４８-1、４８-2は増幅手段１１
に対応し、並列共振器４７は濾波手段１２に対応する。
図５は、請求項１〜５に記載の発明に対応した本実施形
態の動作を説明する図である。
【００３４】以下、図３〜図５を参照して請求項１〜
３、５に記載の発明に対応した本実施形態の動作を説明
する。ＦＥＴ４２の動作点は、そのＦＥＴ４２に既述の
バイアス電圧Ｖgsおよび電源電圧Ｖdsが印加されること
によって、ＡＢ級、あるいはＢ級の増幅器として適正な
動作点に設定される。
【００３５】また、コンデンサ４１、４４の静電容量、
インダクタ４３、４５のインダクタンスおよびストリッ
プ線路５２-1〜５２-4の特性インピーダンスおよび線路
長は、前段および後段に配置された回路とＦＥＴ４２と
の間のインピーダンス整合が所望の精度で達成される値
にそれぞれ予め設定される。さらに、コンデンサ４９-
1、４９-2、５０-1、５０-2の静電容量は、搬送波の周
波数がそれぞれｆ1〜ｆN（以下では、簡単のため、ｆ1
およびｆ2 の２波のみであると仮定する。）である無線
周波信号が合成されてなり、かつ増幅の対象となるマル
チキャリア信号に対して、電源線４８-1、４８-2のイン
ピーダンスが所望の小さな値となる値に予め設定され
る。
【００３６】また、並列共振器４７を構成するインダク
タ４５のインダクタンスとコンデンサ４６の静電容量に
ついては、下記の条件(1)、(2) が成立する値に予め設定
される。 (1) 並列共振器４７の共振周波数ｆｒがｆｒ＝（ｆ1＋
ｆ2）／２の式で与えられる値に所望の精度で等しい値
となる（図５(1))。
【００３７】(2) ＦＥＴ４２の非直線性の偏差の範囲に
おいて、このＦＥＴ４２のドレインに接続された内部の
等価回路と、コンデンサ４４と、そのコンデンサ４４を
介して接続されるべき後段の回路とが個別に有するイン
ピーダンスとの組み合わせの下で、既述の基本変調積の
レベルがその基本変調積との変調積として発生する混変
調歪みのレベルが許容される程度に小さな値に抑圧され
る（図５(2))。
【００３８】したがって、上述したマルチキャリア信号
が増幅される過程で生じた基本変調積の成分が並列共振
器４７によって所望の値に抑圧されるために、この基本
変調積との変調積として生成される混変調歪みも同様に
抑圧される。
【００３９】このように本実施形態によれば、後段の回
路と共に出力端を終端する並列共振器４５が付加された
簡単な構成の回路によって、その並列共振器４５の共振
周波数、先鋭度およびインピーダンスが所望の周波数配
置に適応し、かつ上述した条件(1)、(2)が成立する値に
設定される限り、ＦＥＴ４２が増幅素子として備えられ
た単一の高周波増幅器によって所望のレベルのマルチキ
ャリア信号が高いＳＮ比で得られる。
【００４０】さらに、本実施形態によれば、マルチキャ
リア信号に含まれる複数の無線周波信号が一括して高い
ＳＮ比で増幅されるので、駆動電力に併せて、保守およ
び運用にかかわるコストの低減がはかられ、かつ適用さ
れるべき無線基地局の置局条件にかかわる制約の緩和と
信頼性の向上とがはかられる。なお、本実施形態では、
搬送波の周波数ｆ1〜ｆNが所定の周波数配置に基づいて
既知の値として与えられているが、このような周波数配
置が既知でない場合であっても、増幅されるべきマルチ
キャリア信号の占有帯域と搬送波の周波数の周波数軸上
における間隔の最大値とが既知である限り、その最大値
以下の帯域に分布し得る基本変調積のレベルが所望のレ
ベルに抑圧される値に並列共振器４７の振幅特性が予め
設定されることによって、多様な周波数配置に対する本
願発明の適用が可能となる。
【００４１】また、本実施形態では、並列共振器４７の
先鋭度が既述の条件(2) を満たす値に設定されている
が、例えば、図５(3)、(4)に示すように、マルチキャリ
ア信号の２次の高調波成分が所望の値以下に抑圧される
値にこのような先鋭度が予め設定される場合には、スプ
リアス特性と電力効率とが共に高められる。さらに、本
実施形態では、並列共振回路４７の一端が電源線４８-2
に直結されることによって交流的に接地されているが、
例えば、図６に示すように、マルチキャリア信号の占有
帯域におけるインピーダンスがこの並列共振回路４７の
インピーダンスより十分小さく、かつ直流的な結合を阻
止するコンデンサ６１を介して直接接地されてもよい。
なお、図６において、符号「６２」は、マルチキャリア
信号に対するインピーダンスが微少であるインダクタで
ある。
【００４２】また、本実施形態では、基本変調積のレベ
ルを所望の値に抑圧するフィルタとして並列共振器４７
が適用されているが、所望の周波数配置に適応し、その
周波数配置の下で発生し得る基本変調積が抑圧される特
性を有するならば、例えば、図７(a)、(b)にそれぞれ示
すように、基本変調積の周波数Δｆに減衰極を有するノ
ッチフィルタと、その周波数Δｆを含む低域に通過域を
有するフィルタとの何れがこの並列共振器４７に代えて
備えられてもよい。
【００４３】図８は、請求項４に記載の発明に対応した
実施形態を示す図である。図において、図３に示すもの
と機能および構成が同じものについては、同じ符号を付
与して示し、ここでは、その説明を省略する。本実施形
態と請求項１〜３、５に記載の発明に対応した実施形態
との構成の相違点は、並列共振器４７に代えてインダク
タ７１が備えられ、かつ直列に配置されたインダクタ７
２およびコンデンサ７３からなる直列共振器７４を介し
てＦＥＴ４２のドレインが接地された点にある。
【００４４】なお、本実施形態と図１に示すブロック図
との対応関係については、直列共振器７４（インダクタ
７２およびコンデンサ７３）は濾波手段２１に対応する
点を除いて、請求項１〜３、５に記載の発明に対応した
実施形態における対応関係と同じである。図９は、請求
項４に記載の発明に対応した本実施形態の組み立て図で
ある。
【００４５】図において、図４に示すものと機能および
構成が同じものについては、同じ符号を付与して示し、
ここでは、その説明を省略する。本実施形態と請求項１
〜３、５に記載の発明に対応した実施形態との実装面に
おける相違点は、ストリップ線路５２-3が形成された回
路基板５１-2の面に、そのストリップ線路５２-3の端部
の内、ＦＥＴ４２のドレインに接続された一方の端部の
近傍から所定の距離隔たった位置に矩形状のランド８１
Ｒが形成され、そのランド８１Ｒからさらに所定の距離
隔たった位置に接地された矩形状のランド８１Ｇが形成
され、インダクタ７２の両端がストリップ線路５２-3の
一方の端部とランド８１Ｒとに接続され、インダクタ７
１の両端がそのストリップ線路５２-3の他方の端部と電
源線４８-2とに接続され、コンデンサ７３の両端がラン
ド８１Ｒとランド８１Ｇとに接続された点にある。
【００４６】以下、図５、図８および図９を参照して請
求項４に記載の発明に対応した本実施形態の動作を説明
する。インダクタ７１は、電源線４８-2からＦＥＴ４２
のドレインに至る直流の駆動電力の供給路となる。さら
に、このインダクタ７１は、ＦＥＴ４２とコンデンサ４
４を介して接続される後段との間におけるインピーダン
ス整合を達成する値のインダクタンスを有する。
【００４７】また、直列共振器７４を構成するインダク
タ７２のインダクタンスと、コンデンサ７３の静電容量
は、下記の条件(a)、(b)が成立する値に予め設定され
る。 (a) 図５(5) に示すように、直列共振器７４の共振周波
数ｆｒがマルチキャリア信号の２次の高調波成分の占有
帯域のほぼ中心に設定される。 (b) 既述のインピーダンス整合が確度高く維持され、か
つマルチキャリア信号の占有帯域において所望の伝達特
性が得られる。
【００４８】このような直列共振器７４はマルチキャリ
ア信号が増幅される過程で生じる高調波成分を抑圧する
ので、従来例に比べてスプリアス特性が改善される。な
お、本実施形態では、マルチキャリア信号の二次の高調
波成分が直列共振器７４によって抑圧されているが、例
えば、図１０(a)〜(c)に示すように、 ・ その高調波成分が分布する帯域に通過域を有する帯
域通過フィルタ、 ・ マルチキャリア信号に含まれる個々の搬送波の二倍
の周波数について個別に通過域を有するくし形フィル
タ、 ・ その高調波成分が分布する帯域より低域に阻止域を
有する高域フィルタの何れかがこの直列共振器７４に代
えて備えられてもよい。
【００４９】図１１は、請求項６に記載の発明に対応し
た第一の実施形態を示す図である。図において、図６に
示すものと同じものについては、同じ符号を付与して示
し、ここでは、その詳細な説明を省略する。本実施形態
の特徴は、図６に示す実施形態において、ＦＥＴ４２に
代えて実装が可能である下記のＦＥＴ９１の構成にあ
る。
【００５０】ＦＥＴ９１は、 ・ ソース端子を兼ねるパッケージ９２と、 ・ そのパッケージ９２に図示されない絶縁材を介して
取り付けられ、かつゲート端子とドレイン端子とに相当
するリード９３Ｇ、９３Ｄと、 ・ これらのリード９３Ｇ、９３Ｄと共にパッケージ９
２の内部の所定の面に取り付けられたタブ９４と、 ・ そのタブ９４の上に配置され、かつ金線９５-1〜９
５-4を介してリード９３Ｇに接続されると共に、金線９
６-1〜９６-4を介してリード９３Ｄに接続されたＦＥＴ
チップ９６と、 ・ このＦＥＴチップ９６と共にタブ９４の上に配置さ
れた矩形状の導体パターン９７と、 ・ その導体パターン９７の周囲に間隙を介して環状に
形成された第一の環状パターン９８-1と、 ・ その第一の環状パターン９８-1の外側に間隙を介し
て環状に形成され、かつタブ９４（パッケージ９２）に
接地された第二の環状パターン９８-2と、 ・ 両端がリード９３Ｄと導体パターン９７とに接続さ
れた金線９９-1と、 ・ 両端がリード９３Ｄと第一の導体パターン９８-1と
に接続された金銭９９-2と から構成される。
【００５１】なお、本実施形態と図２に示すブロック図
との対応関係については、導体パターン９７、第一の環
状パターン９８-1、第二の環状パターン９８-2および金
線９９-1、９９-2は、濾波手段１２に対応する。このよ
うな構成のＦＥＴ９１では、導体パターン９７、第一の
導体パターン９８-1および第二の導体パターン９８-2の
形状、寸法および配置に併せて、タブ９４に積層あるい
は成膜され、かつこれらのパターンが形成されるべき面
を形成する素材に固有の比誘電率が予め所定の値に設定
されることによって、導体パターン９７と第一の導体パ
ターン９８-1との間と、その第一の導体パターン９８-1
と第二の導体パターン９８-2との間とには、それぞれ静
電容量がコンデンサ４６、６１の静電容量と同じである
キャパシタが形成される。
【００５２】また、金線９９-1、９９-2は、形状および
寸法が予め所定の値に設定されることによって、それぞ
れインダクタ６２、４５に等価なインダクタとなる。す
なわち、図６に示す並列共振器４７およびコンデンサ６
１がＦＥＴ４２に代えて実装が可能であるＦＥＴ９１の
内部に一体化されて形成され、そのコンデンサ６１の一
端はこのＦＥＴ９１のソースに相当するタブ９４（パッ
ケージ９２）に直接接地される。
【００５３】このように本実施形態によれば、図４に点
線の枠で示されるように並列共振器４７がＦＥＴ４２の
外部で接地される場合に比べて、基本変調積が確度高く
抑圧されるので、マルチキャリア信号に含まれる複数の
搬送波の周波数の間隔が大きい場合であっても、請求項
１、２に記載の発明に比べて、混変調歪みが効率的に抑
圧される。
【００５４】図１２は、請求項６に記載の発明に対応し
た第二の実施形態を示す図である。図において、図８お
よび図１１に示すものと同じものについては、同じ符号
を付与して示し、ここでは、その詳細な説明を省略す
る。本実施形態の特徴は、図８に示す実施形態におい
て、ＦＥＴ４２に代えて実装が可能である下記のＦＥＴ
９１Ａの構成にある。
【００５５】ＦＥＴ９１Ａと図１１に示すＦＥＴ９１と
の構成の相違点は、第二の環状パターン９８-2が形成さ
れず、その第二の環状パターン９８-2に代えて第一の環
状パターン９８-1がタブ９４（パッケージ９２）に接地
され、金線９９-2が備えられない点にある。なお、本実
施形態と図２に示すブロック図との対応関係について
は、導体パターン９７、第一の環状パターン９８-1およ
び金線９９-1は、濾波手段２１に対応する。
【００５６】このような構成のＦＥＴ９１Ａでは、導体
パターン９７および第一の導体パターン９８-1の形状、
寸法および配置に併せて、タブ９４に積層あるいは成膜
され、かつこれらのパターンが形成されるべき面を形成
する素材に固有の比誘電率が予め所定の値に設定される
ことによって、導体パターン９７と第一の導体パターン
９８-1との間に、静電容量がコンデンサ７３の静電容量
と同じであるキャパシタが形成される。
【００５７】また、金線９９-1は、形状および寸法が予
め所定の値に設定されることによって、インダクタ７２
に等価なインダクタとなる。すなわち、図８に示す直列
共振器７４はＦＥＴ４２に代えて実装が可能であるＦＥ
Ｔ９１Ａの内部に一体化されて形成され、その直列共振
器７４の一端はこのＦＥＴ９１Ａのソースに相当するタ
ブ９４（パッケージ９２）に直接接地される。
【００５８】このように本実施形態によれば、図９に点
線の枠で示されるように、ＦＥＴ４２のドレインがその
ＦＥＴ４２の外部に配置された直列共振器７４を介して
接地される場合に比べて、二次の高調波成分が確度高く
抑圧されるので、請求項４に記載の発明に比べて、ＳＮ
比が高められる。なお、本実施形態では、ＦＥＴチップ
９６と並列共振器４７あるいは直列共振器７４とは、タ
ブ９４上に配置され、かつ金線９６-1〜９６-4、９９-
1、９９-2およびリード９３Ｄを介してが互いに結線さ
れることによって、マルチチップ集積回路として一体化
されている。
【００５９】しかし、これらの金線９６-1〜９６-4、９
９-1、９９-2と、並列共振器４７あるいは直列共振器７
４とは、例えば、モノリシック集積回路やハイブリッド
集積回路として一体化されてもよい。また、上述した各
実施形態では、ＣＤＭＡ方式が適用された移動通信シス
テムの送信系に請求項１〜６に記載の発明が適用されて
いるが、これらの発明は、既述のマルチキャリア信号を
増幅することが要求される電子機器であれば、多元接続
方式、変調方式、周波数帯、周波数配置およびチャネル
配置の如何にかかわらず適用可能であり、かつ移動通信
システム以外の無線伝送系や有線伝送系において無線周
波帯あるいは中間周波帯で所定の処理を行う送信系や受
信系にも同様に適用可能である。
【００６０】さらに、上述した各実施形態では、増幅素
子としてＦＥＴ４２、９１、９１Ａが適用されたＡＢ級
の電力増幅器に請求項１〜６に記載の発明が適用されて
いるが、これらの発明は、増幅素子、その増幅素子の動
作点、前段あるいは後段との結合に供される回路の方
式、増幅の対象となるマルチキャリア信号のレベル、周
波数帯および占有帯域幅、達成されるべき利得、ＳＮ
比、直線性、電力効率に併せて、帰還回路が付加されて
いるか否かの如何にかかわらず適用可能である。
【００６１】
【発明の効果】上述したように請求項１、４に記載の発
明では、増幅手段の特性および所望の周波数配置に適応
した濾波特性が濾波手段に予め設定される限り、小規模
の回路で高い電力効率およびＳＮ比が達成される。ま
た、請求項２に記載の発明では、増幅の対象となるマル
チキャリア信号の生成に供された搬送波の数が多く、あ
るいはこれらの搬送波の周波数配置が多様であったり変
更され得る場合であっても、濾波手段の特性が変更され
ることなく、安定にＳＮ比が維持される。
【００６２】さらに、請求項３に記載の発明では、請求
項１、２に記載の発明に比べて高いＳＮ比が得られる。
また、請求項５に記載の発明では、濾波手段が接続され
るべき回路のインピーダンスに適応した伝達関数とし
て、その濾波特性の濾波特性が精度よく設定される。
【００６３】また、請求項６に記載の発明では、増幅の
対象となるマルチキャリア信号の生成に供された搬送波
の数が多く、あるいはこれらの搬送波の周波数軸上にお
ける間隔が大きい場合であっても、高いＳＮ比が安定に
達成される。したがって、これらの発明が適用された機
器やシステムでは、低廉化および小型化に併せて、信頼
性の向上がはかられ、かつ保守や運用にかかわる作業の
効率化とコストの削減とが可能となる。
【図面の簡単な説明】
【図１】請求項１〜５に記載の発明の原理ブロック図で
ある。
【図２】請求項６に記載の発明の原理構成図である。
【図３】請求項１〜３、５に記載の発明に対応した実施
形態を示す図である。
【図４】請求項１〜３、５に記載の発明に対応した実施
形態の組み立て図である。
【図５】請求項１〜５に記載の発明に対応した本実施形
態の動作を説明する図である。
【図６】請求項１〜３、５に記載の発明に対応した他の
実施形態を示す図である。
【図７】並列共振器に代わるフィルタの振幅特性を示す
図である。
【図８】請求項４に記載の発明に対応した実施形態を示
す図である。
【図９】請求項４に記載の発明に対応した実施形態の組
み立て図である。
【図１０】直列共振器に代わるフィルタの振幅特性を示
す図である。
【図１１】請求項６に記載の発明に対応した第一の実施
形態を示す図である。
【図１２】請求項６に記載の発明に対応した第二の実施
形態を示す図である。
【図１３】ＣＤＭＡ方式に適応した送信系の電力増幅部
の構成例を示す図である。
【図１４】マルチキャリア信号の周波数配置および発生
し得る混変調歪みの分布を示す図である。
【符号の説明】
１１ 増幅手段 １２，２１ 濾波手段 ４１，４４，４６，４９，５０，６１，７３ コンデン
サ ４２，９１，９１Ａ ＦＥＴ ４３，４５，６２，７１，７２ インダクタ ４７ 並列共振器 ４８ 電源線 ５１ 回路基板 ５２ ストリップ線路 ５３ 接地パターン ７４ 直列共振器 ８１Ｇ、８１Ｒ ランド ９２ パッケージ ９３Ｄ、９３Ｇ リード ９４ タブ ９５，９６，９９ 金線 ９７ 導体パターン ９８-1 第一の環状パターン ９８-2 第二の環状パターン １０１ 高周波増幅器 １０２ 合波器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｆ 3/21 (72)発明者 高橋 清隆 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 高屋敷 巧 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 Ｆターム(参考） 5F038 AC05 AZ01 AZ03 AZ04 BE07 CA01 CD02 DF01 DF02 EZ07 EZ20 5J091 AA01 AA04 AA41 CA41 CA61 CA92 FA20 HA09 HA29 HA33 KA00 KA13 KA68 QA04 SA14 TA01 TA03 5J092 AA01 AA04 AA41 CA41 CA61 CA92 FA20 HA09 HA29 HA33 KA00 KA13 KA68 QA04 SA14 TA01 TA03 VL04

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 複数の搬送波が個別に変調され、かつ合
    成されることによって生成されたマルチキャリア信号を
    増幅する増幅手段と、 前記増幅手段の出力端に接続され、かつ前記マルチキャ
    リア信号の占有帯域に阻止域を有すると共に、前記複数
    の搬送波の周波数軸上における何れかの間隔Δｆに等し
    い周波数の変調積と、このマルチキャリア信号との変調
    積として発生する雑音のレベルが所定の上限値以下とな
    る伝達特性で、その間隔Δｆに等しい周波数に通過域を
    有する濾波手段とを備えたことを特徴とする高周波増幅
    器。
  2. 【請求項２】 請求項１に記載の高周波増幅器におい
    て、 濾波手段は、 間隔Δｆに等しい周波数以下の低域に通過域を有するこ
    とを特徴とする高周波増幅器。
  3. 【請求項３】 請求項１または請求項２に記載の高周波
    増幅器において、 濾波手段は、 マルチキャリア信号の二次の高調波が分布する帯域、あ
    るいはその帯域を含む高域に通過域を有することを特徴
    とする高周波増幅器。
  4. 【請求項４】 複数の搬送波が個別に変調され、かつ合
    成されることによって生成されたマルチキャリア信号を
    増幅する増幅手段と、 前記増幅手段の出力端に接続され、かつ前記マルチキャ
    リア信号の占有帯域に阻止域を有すると共に、そのマル
    チキャリア信号の二次の高調波が分布する帯域、あるい
    はその帯域を含む高域に通過域を有する濾波手段とを備
    えたことを特徴とする高周波増幅器。
  5. 【請求項５】 請求項１ないし請求項４の何れか１項に
    記載の高周波増幅器において、 濾波手段は、 増幅手段とその増幅手段の出力側に接続された負荷との
    間に並列に接続されたことを特徴とする高周波増幅器。
  6. 【請求項６】 請求項１ないし請求項５の何れか１項に
    記載の高周波増幅器を構成する増幅手段に備えられ、そ
    の増幅手段の増幅作用を能動的に実現すると共に、この
    高周波増幅器を構成する濾波手段と共に集積回路として
    一体化されたことを特徴とする増幅素子。
JP04847299A 1999-02-25 1999-02-25 高周波増幅器および増幅素子 Expired - Fee Related JP3665711B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04847299A JP3665711B2 (ja) 1999-02-25 1999-02-25 高周波増幅器および増幅素子
CNB991270940A CN1279692C (zh) 1999-02-25 1999-12-29 高频放大器和放大元件
US09/474,166 US6392491B1 (en) 1999-02-25 1999-12-29 High-frequency amplifier and amplification element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04847299A JP3665711B2 (ja) 1999-02-25 1999-02-25 高周波増幅器および増幅素子

Publications (2)

Publication Number Publication Date
JP2000252765A true JP2000252765A (ja) 2000-09-14
JP3665711B2 JP3665711B2 (ja) 2005-06-29

Family

ID=12804337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04847299A Expired - Fee Related JP3665711B2 (ja) 1999-02-25 1999-02-25 高周波増幅器および増幅素子

Country Status (3)

Country Link
US (1) US6392491B1 (ja)
JP (1) JP3665711B2 (ja)
CN (1) CN1279692C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039537A (ja) * 2003-07-15 2005-02-10 Stanley Electric Co Ltd 広帯域増幅器
US11152900B2 (en) 2018-12-11 2021-10-19 Sumitomo Electric Industries, Ltd. Multistage amplifier

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001249730A1 (en) * 2000-03-28 2001-10-08 California Institute Of Technology Concurrent multi-band low noise amplifier architecture
US6917815B2 (en) * 2001-03-14 2005-07-12 California Institute Of Technology Concurrent dual-band receiver architecture
TW486861B (en) * 2001-07-04 2002-05-11 Ind Tech Res Inst Impedance matching circuit for a multi-band power amplifier
JP2005117618A (ja) * 2003-09-19 2005-04-28 Sharp Corp 集積回路及び光ピックアップ装置
JP5285842B2 (ja) * 2006-04-13 2013-09-11 パナソニック株式会社 集積回路実装基板および電力線通信装置
US7724084B2 (en) * 2007-01-25 2010-05-25 Research In Motion Limited System and method for controlling radio frequency transmissions from an electronic device
US8143951B2 (en) 2010-07-08 2012-03-27 Telefonaktiebolaget L M Ericsson (Publ) Broadband transistor bias network
KR101758086B1 (ko) * 2011-04-12 2017-07-17 숭실대학교산학협력단 개선된 선형적 특징을 가지는 전력 증폭기
US9083291B2 (en) * 2011-08-12 2015-07-14 Bae Systems Information And Electronic Systems Integration Inc. Low voltage high efficiency gallium arsenide power amplifier
US8803615B2 (en) * 2012-01-23 2014-08-12 Qualcomm Incorporated Impedance matching circuit with tunable notch filters for power amplifier
JP5808699B2 (ja) * 2012-03-05 2015-11-10 ルネサスエレクトロニクス株式会社 高周波増幅器
US8624676B2 (en) 2012-03-08 2014-01-07 Telefonaktiebolaget L M Ericsson (Publ) Broadband transistor bias network
CN102832892B (zh) * 2012-08-09 2015-09-16 中国电子科技集团公司第五十五研究所 一种星用Ku波段功率放大器
WO2017141453A1 (ja) * 2016-02-17 2017-08-24 株式会社村田製作所 電力増幅器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2059507A1 (de) * 1970-12-03 1972-06-08 Krupp Gmbh Schaltanordnung zum Bedaempfen eines breitbandigen Grundstoerpegels und ihm ueberlagerter Stoersignale
US3987370A (en) * 1975-02-06 1976-10-19 Frequency Devices, Inc. Active filter
US5008634A (en) * 1988-11-18 1991-04-16 C. B. Labs, Inc. System for controlling the dynamic range of electric musical instruments
JP2919175B2 (ja) 1992-05-06 1999-07-12 日本電気株式会社 線形補償回路
JP2503917B2 (ja) 1993-09-22 1996-06-05 日本電気株式会社 高効率電力増幅器
JPH07240638A (ja) 1994-03-01 1995-09-12 Sumitomo Electric Ind Ltd 高周波増幅器
JP2552089B2 (ja) 1994-05-23 1996-11-06 埼玉日本電気株式会社 Ｆｅｔ増幅器の消費電力低減方式
US5589799A (en) * 1994-09-29 1996-12-31 Tibbetts Industries, Inc. Low noise amplifier for microphone
JP2720851B2 (ja) 1995-10-25 1998-03-04 日本電気株式会社 増幅器のバイアス電流制御回路
US5712593A (en) * 1996-02-05 1998-01-27 Motorola, Inc. Linear power amplifier with distortion detection
JP3060981B2 (ja) 1997-02-21 2000-07-10 日本電気株式会社 マイクロ波増幅器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039537A (ja) * 2003-07-15 2005-02-10 Stanley Electric Co Ltd 広帯域増幅器
JP4688410B2 (ja) * 2003-07-15 2011-05-25 スタンレー電気株式会社 広帯域増幅器
US11152900B2 (en) 2018-12-11 2021-10-19 Sumitomo Electric Industries, Ltd. Multistage amplifier

Also Published As

Publication number Publication date
JP3665711B2 (ja) 2005-06-29
US6392491B1 (en) 2002-05-21
CN1264957A (zh) 2000-08-30
CN1279692C (zh) 2006-10-11

Similar Documents

Publication Publication Date Title
JP3665711B2 (ja) 高周波増幅器および増幅素子
JP4520204B2 (ja) 高周波電力増幅器
US20040145034A1 (en) Semiconductor device
Sowlati et al. A 2.4-GHz 0.18-μm CMOS self-biased cascode power amplifier
US9685915B2 (en) Amplification stage and wideband power amplifier
US7564303B2 (en) Semiconductor power device and RF signal amplifier
EP1532731B1 (en) High power doherty amplifier
US7193473B2 (en) High power Doherty amplifier using multi-stage modules
US7119623B2 (en) Output circuit for a semiconductor amplifier element
US20080094141A1 (en) High-frequency power amplifier
US6177834B1 (en) Output matched LDMOS power transistor device
KR102512837B1 (ko) 결합된 기저대역, 기본 및 고조파 튜닝 네트워크를 갖는 rf 전력 증폭기
WO2006016299A1 (en) Integrated f-class amplifier with output parasitic capacitance compensation
JP2005516444A (ja) 補償されたｒｆ増幅器デバイス
JPH10233638A (ja) マイクロ波増幅器
US20220311385A1 (en) Power amplifier circuit
CN110875722B (zh) 高频放大器
US6731174B2 (en) Radio frequency power amplifier device
JP2001185962A (ja) 増幅器
WO2021161721A1 (ja) 電力増幅回路、高周波回路及び通信装置
JPH1141042A (ja) マイクロ波増幅器
US9240812B2 (en) Power amplification device and transmitter
WO2022208879A1 (ja) ドハティ増幅器
JP2004349933A (ja) バイアス回路
JPH06164266A (ja) マイクロ波増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050404

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees