JP2552089B2 - Ｆｅｔ増幅器の消費電力低減方式 - Google Patents
Ｆｅｔ増幅器の消費電力低減方式Info
- Publication number
- JP2552089B2 JP2552089B2 JP6107336A JP10733694A JP2552089B2 JP 2552089 B2 JP2552089 B2 JP 2552089B2 JP 6107336 A JP6107336 A JP 6107336A JP 10733694 A JP10733694 A JP 10733694A JP 2552089 B2 JP2552089 B2 JP 2552089B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- drain
- voltage
- high frequency
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000001514 detection method Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
- H03F1/0238—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply using supply converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はセルラー電話システム用
等の無線装置に使用されしかも複数の高周波数信号を共
通増幅しうるＦＥＴ（電界効果トランジスタ）増幅器の
消費電力低減方式に関する。
等の無線装置に使用されしかも複数の高周波数信号を共
通増幅しうるＦＥＴ（電界効果トランジスタ）増幅器の
消費電力低減方式に関する。
【０００２】
【従来の技術】従来のこの種のＦＥＴ増幅器において、
消費電力の低減を図る技術として、公開特許公報，平３
−１６７９０９号（発明の名称：ＦＥＴ増幅器）に開示
された技術がある。この技術では、自身の回路において
増幅すべき入力信号（高周波数信号）の有無を検出し、
上記入力信号のあることを検出すると、増幅素子である
ＦＥＴのドレイン電流をＯＮしてこのＦＥＴを動作状態
としている。逆に増幅すべき入力信号がないときには、
このＦＥＴ増幅器は、上記ＦＥＴのドレイン電流をＯＦ
Ｆとして電力消費を減少させている。
消費電力の低減を図る技術として、公開特許公報，平３
−１６７９０９号（発明の名称：ＦＥＴ増幅器）に開示
された技術がある。この技術では、自身の回路において
増幅すべき入力信号（高周波数信号）の有無を検出し、
上記入力信号のあることを検出すると、増幅素子である
ＦＥＴのドレイン電流をＯＮしてこのＦＥＴを動作状態
としている。逆に増幅すべき入力信号がないときには、
このＦＥＴ増幅器は、上記ＦＥＴのドレイン電流をＯＦ
Ｆとして電力消費を減少させている。
【０００３】
【発明が解決しようとする課題】上述した従来技術を用
いたＦＥＴ増幅器では、高周波数信号が全く入力されな
いときには消費電力の低減効果があるものの、入力され
得る高周波数信号のうちの一部だけがこのＦＥＴ増幅器
に入力されるような低トラヒック状態では、消費電力の
低減機能が動作しないという欠点があった。
いたＦＥＴ増幅器では、高周波数信号が全く入力されな
いときには消費電力の低減効果があるものの、入力され
得る高周波数信号のうちの一部だけがこのＦＥＴ増幅器
に入力されるような低トラヒック状態では、消費電力の
低減機能が動作しないという欠点があった。
【０００４】また、この種のＦＥＴ増幅器は、低トラヒ
ック状態において消費電力を低減させながら、同時に、
リニアリティ等の非直線歪みおよび振幅／位相周波数特
性等の直線歪みを管理し、増幅された高周波数信号の信
号劣化を所定値以下に保つことが要求されている。
ック状態において消費電力を低減させながら、同時に、
リニアリティ等の非直線歪みおよび振幅／位相周波数特
性等の直線歪みを管理し、増幅された高周波数信号の信
号劣化を所定値以下に保つことが要求されている。
【０００５】
【課題を解決するための手段】本発明のＦＥＴ増幅器の
消費電力低減方式の一つは、複数の高周波数信号をＦＥ
Ｔで共通増幅可能なＦＥＴ増幅器と、前記ＦＥＴに供給
するバイアス電力を前記高周波数信号の入力数に応じて
変化させるバイアス電力供給回路とを備えている。
消費電力低減方式の一つは、複数の高周波数信号をＦＥ
Ｔで共通増幅可能なＦＥＴ増幅器と、前記ＦＥＴに供給
するバイアス電力を前記高周波数信号の入力数に応じて
変化させるバイアス電力供給回路とを備えている。
【０００６】前記ＦＥＴ増幅器の消費電力低減方式の一
つは、前記バイアス電力供給回路が、前記高周波数信号
の入力数に応じて、前記ＦＥＴのドレイン端子に供給す
るドレイン電圧を変化させるとともに、前記ＦＥＴの電
流をほぼ一定にするように前記ＦＥＴのゲート電圧を変
化させる構成をとることができる。
つは、前記バイアス電力供給回路が、前記高周波数信号
の入力数に応じて、前記ＦＥＴのドレイン端子に供給す
るドレイン電圧を変化させるとともに、前記ＦＥＴの電
流をほぼ一定にするように前記ＦＥＴのゲート電圧を変
化させる構成をとることができる。
【０００７】また、前記バイアス電力供給回路が、供給
された直流電圧から前記高周波数信号の入力数に対応す
る電圧をコンバータ出力端子に生じるＤＣ／ＤＣコンバ
ータと、前記コンバータ出力端子と前記ＦＥＴのドレイ
ン端子との間に挿入されて前記ＦＥＴのドレイン電流値
を検出するドレイン電流検出手段と、検出された前記ド
レイン電流値を受けこのドレイン電流値を一定値に保つ
ように前記ＦＥＴのゲート電圧を変化させるゲート電圧
生成手段とを含む定電流回路とを有する構成をとること
ができる。
された直流電圧から前記高周波数信号の入力数に対応す
る電圧をコンバータ出力端子に生じるＤＣ／ＤＣコンバ
ータと、前記コンバータ出力端子と前記ＦＥＴのドレイ
ン端子との間に挿入されて前記ＦＥＴのドレイン電流値
を検出するドレイン電流検出手段と、検出された前記ド
レイン電流値を受けこのドレイン電流値を一定値に保つ
ように前記ＦＥＴのゲート電圧を変化させるゲート電圧
生成手段とを含む定電流回路とを有する構成をとること
ができる。
【０００８】また、前記ＦＥＴ増幅器の消費電力低減方
式の別の一つは、前記バイアス電力供給回路が、前記Ｆ
ＥＴのドレイン端子にドレイン電圧を供給するとともに
前記ＦＥＴのゲート端子にゲート電圧を供給し、前記高
周波数信号の入力数が増大すると前記ドレイン電圧を高
くし，前記高周波数信号の入力数が減少すると前記ドレ
イン電圧を低くして前記ＦＥＴのドレイン電流をほぼ一
定に保つ構成をとることができる。
式の別の一つは、前記バイアス電力供給回路が、前記Ｆ
ＥＴのドレイン端子にドレイン電圧を供給するとともに
前記ＦＥＴのゲート端子にゲート電圧を供給し、前記高
周波数信号の入力数が増大すると前記ドレイン電圧を高
くし，前記高周波数信号の入力数が減少すると前記ドレ
イン電圧を低くして前記ＦＥＴのドレイン電流をほぼ一
定に保つ構成をとることができる。
【０００９】本発明のＦＥＴ増幅器の消費電力低減方式
の別の一つは、複数の高周波数信号をＦＥＴで共通増幅
可能なＦＥＴ増幅器と、前記高周波数信号の入力数が変
化しても前記ＦＥＴ増幅器の発生する高調波歪み成分の
ピークレベルを一定にするように前記ＦＥＴのドレイン
端子に供給するドレイン電圧およびゲート端子に供給す
るゲート電圧を変化させるバイアス電力供給回路とを備
える。
の別の一つは、複数の高周波数信号をＦＥＴで共通増幅
可能なＦＥＴ増幅器と、前記高周波数信号の入力数が変
化しても前記ＦＥＴ増幅器の発生する高調波歪み成分の
ピークレベルを一定にするように前記ＦＥＴのドレイン
端子に供給するドレイン電圧およびゲート端子に供給す
るゲート電圧を変化させるバイアス電力供給回路とを備
える。
【００１０】前記バイアス電力供給回路の一つは、前記
高周波数信号の入力数が増大すると前記ドレイン電圧を
高くし前記高周波数信号の入力数が減少すると前記ドレ
イン電圧を低くするＤＣ／ＤＣコンバータと、前記ＦＥ
Ｔのドレイン電流を検出するドレイン電流検出回路と、
検出された前記ドレイン電流の値を受けて前記ＦＥＴの
ドレイン電流を一定にするように前記ＦＥＴのゲート端
子に供給するゲート電圧を変化させる定電流回路とを備
える構成をとることができる。
高周波数信号の入力数が増大すると前記ドレイン電圧を
高くし前記高周波数信号の入力数が減少すると前記ドレ
イン電圧を低くするＤＣ／ＤＣコンバータと、前記ＦＥ
Ｔのドレイン電流を検出するドレイン電流検出回路と、
検出された前記ドレイン電流の値を受けて前記ＦＥＴの
ドレイン電流を一定にするように前記ＦＥＴのゲート端
子に供給するゲート電圧を変化させる定電流回路とを備
える構成をとることができる。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１は本発明による第１の実施例のブロッ
ク図である。また、図２は本実施例のＦＥＴ増幅器に用
いたＤＣ／ＤＣコンバータ３において、制御電圧Ｖｃｏ
ｎｔに対応する出力電圧Ｖｏを示す図である。
ク図である。また、図２は本実施例のＦＥＴ増幅器に用
いたＤＣ／ＤＣコンバータ３において、制御電圧Ｖｃｏ
ｎｔに対応する出力電圧Ｖｏを示す図である。
【００１３】本実施例のＦＥＴ増幅器は、複数の高周波
数信号を共通増幅しうるＦＥＴ増幅器部と、このＦＥＴ
増幅器部にバイアス電力を供給するバイアス電力供給回
路部とからなる。
数信号を共通増幅しうるＦＥＴ増幅器部と、このＦＥＴ
増幅器部にバイアス電力を供給するバイアス電力供給回
路部とからなる。
【００１４】ＦＥＴ増幅器部は、ＲＦ入力端子７に複数
（または１つの）の高周波数信号を入力し、これらの高
周波数信号をコンデンサ８を介してＦＥＴ９のゲート端
子Ｇに供給する。ＦＥＴ９は、ドレイン端子Ｓを接地し
ており、定電流回路４のゲート電圧出力端子４３からチ
ョークコイル５を介して負のゲート電圧Ｖｇｓをゲート
端子Ｇに受け、定電流回路４のドレイン電圧出力端子４
４からチョークコイル６を介して正のドレイン電圧Ｖｄ
ｓをドレイン端子Ｄに受けている。ＦＥＴ９は高周波数
信号を共通増幅し、この共通増幅された高周波数信号は
コンデンサ１０を介してＲＦ出力端子１１に出力され
る。ここで、このＦＥＴ増幅器部は、上記各構成要素に
加え、一般に、上記高周波数信号の入力源とのインピー
ダンス整合をとるための入力整合回路および増幅された
上記高周波数信号の出力回路とのインピーダンス整合を
とるための出力整合回路をさらに必要とする。これら整
合回路およびＦＥＴ９へのドレイン電圧Ｖｄｓ，ゲート
電圧Ｖｇｓの供給法等については、ＮＥＣ半導体技術資
料：ＴＥＡ−５７４および富士通半導体デバイスデータ
ブック：“ＧａＡｓＦＥＴ”：ｐｐ４００に記載されて
いる。なお、定電流回路４はバイアス電力供給回路部に
属する。
（または１つの）の高周波数信号を入力し、これらの高
周波数信号をコンデンサ８を介してＦＥＴ９のゲート端
子Ｇに供給する。ＦＥＴ９は、ドレイン端子Ｓを接地し
ており、定電流回路４のゲート電圧出力端子４３からチ
ョークコイル５を介して負のゲート電圧Ｖｇｓをゲート
端子Ｇに受け、定電流回路４のドレイン電圧出力端子４
４からチョークコイル６を介して正のドレイン電圧Ｖｄ
ｓをドレイン端子Ｄに受けている。ＦＥＴ９は高周波数
信号を共通増幅し、この共通増幅された高周波数信号は
コンデンサ１０を介してＲＦ出力端子１１に出力され
る。ここで、このＦＥＴ増幅器部は、上記各構成要素に
加え、一般に、上記高周波数信号の入力源とのインピー
ダンス整合をとるための入力整合回路および増幅された
上記高周波数信号の出力回路とのインピーダンス整合を
とるための出力整合回路をさらに必要とする。これら整
合回路およびＦＥＴ９へのドレイン電圧Ｖｄｓ，ゲート
電圧Ｖｇｓの供給法等については、ＮＥＣ半導体技術資
料：ＴＥＡ−５７４および富士通半導体デバイスデータ
ブック：“ＧａＡｓＦＥＴ”：ｐｐ４００に記載されて
いる。なお、定電流回路４はバイアス電力供給回路部に
属する。
【００１５】一方、バイアス電力供給回路部は、電源電
圧Ｖｉｎを電源入力端子１に受け、上記高周波数信号の
入力数の対数にほぼ比例した制御電圧Ｖｃｏｎｔを制御
電圧入力端子２に受ける。この制御電圧Ｖｃｏｎｔは、
このＦＥＴ増幅器を含む無線装置から得ることができ
る。例えば、このＦＥＴ増幅器が自動車電話システムの
基地局で使用される場合には、図示しない制御電圧生成
回路が、この基地局から送信する高周波数信号の情報を
得、この高周波数信号の数を対数変換して制御電圧Ｖｃ
ｏｎｔを作成すればよい。ＤＣ／ＤＣコンバータ３は、
電源電圧Ｖｉｎと制御電圧Ｖｃｏｎｔとを受け、制御電
圧Ｖｃｏｎｔに比例したコンバータ出力電圧Ｖｏを生じ
る（図２参照）。なお、上述の特性を有するＤＣ／ＤＣ
コンバータとしては、ＰＡＫ−ＡおよびＰＡＫ−ＡＭシ
リーズのＤＣ／ＤＣコンバータ（菊水電子工業（株）
製）を用いることができる。
圧Ｖｉｎを電源入力端子１に受け、上記高周波数信号の
入力数の対数にほぼ比例した制御電圧Ｖｃｏｎｔを制御
電圧入力端子２に受ける。この制御電圧Ｖｃｏｎｔは、
このＦＥＴ増幅器を含む無線装置から得ることができ
る。例えば、このＦＥＴ増幅器が自動車電話システムの
基地局で使用される場合には、図示しない制御電圧生成
回路が、この基地局から送信する高周波数信号の情報を
得、この高周波数信号の数を対数変換して制御電圧Ｖｃ
ｏｎｔを作成すればよい。ＤＣ／ＤＣコンバータ３は、
電源電圧Ｖｉｎと制御電圧Ｖｃｏｎｔとを受け、制御電
圧Ｖｃｏｎｔに比例したコンバータ出力電圧Ｖｏを生じ
る（図２参照）。なお、上述の特性を有するＤＣ／ＤＣ
コンバータとしては、ＰＡＫ−ＡおよびＰＡＫ−ＡＭシ
リーズのＤＣ／ＤＣコンバータ（菊水電子工業（株）
製）を用いることができる。
【００１６】コンバータ出力電圧Ｖｏは定電流回路４の
正電圧入力端子４１に供給される。定電流回路４はコン
バータ出力電圧Ｖｏに対応するバイアス電力を上記ＦＥ
Ｔ増幅器部に供給する。すなわち、定電流回路４は、ド
レイン電圧出力端子４４からドレイン電圧Ｖｄｓを出力
し、ゲート電圧出力端子４３からゲート電圧Ｖｇｓを出
力する。これらＦＥＴ９へのバイアス電圧供給は、好ま
しくは、定電圧回路４が、コンバータ出力電圧Ｖｏとほ
ぼ同じドレイン電圧Ｖｄｓを生じ、またコンバータ出力
電圧Ｖｏが変化しても、ドレイン電圧出力端子４４から
供給するＦＥＴ９のドレイン電流Ｉｄがほぼ一定値に保
たれるようにゲート電圧Ｖｇｓを変化させる。このよう
に制御すると、本実施例のＦＥＴ増幅器は、高周波数信
号の入力数の少ない低トラヒック時に消費電力を低減で
き、また後述するとおり、高周波数信号の入力数が変化
しても振幅／位相周波数特性の変化をごく少なくするこ
とができる。
正電圧入力端子４１に供給される。定電流回路４はコン
バータ出力電圧Ｖｏに対応するバイアス電力を上記ＦＥ
Ｔ増幅器部に供給する。すなわち、定電流回路４は、ド
レイン電圧出力端子４４からドレイン電圧Ｖｄｓを出力
し、ゲート電圧出力端子４３からゲート電圧Ｖｇｓを出
力する。これらＦＥＴ９へのバイアス電圧供給は、好ま
しくは、定電圧回路４が、コンバータ出力電圧Ｖｏとほ
ぼ同じドレイン電圧Ｖｄｓを生じ、またコンバータ出力
電圧Ｖｏが変化しても、ドレイン電圧出力端子４４から
供給するＦＥＴ９のドレイン電流Ｉｄがほぼ一定値に保
たれるようにゲート電圧Ｖｇｓを変化させる。このよう
に制御すると、本実施例のＦＥＴ増幅器は、高周波数信
号の入力数の少ない低トラヒック時に消費電力を低減で
き、また後述するとおり、高周波数信号の入力数が変化
しても振幅／位相周波数特性の変化をごく少なくするこ
とができる。
【００１７】ここで、本実施例のＦＥＴ増幅器は、高周
波数信号の入力数が変化しても，つまりコンバータ出力
電圧Ｖｏが変化しても、上記ＦＥＴ増幅器部の発生する
高調波歪み成分のピークレベルがほぼ一定になるよう
に、定電流回路４がＦＥＴ９のドレイン端子Ｄに供給す
るドレイン電圧Ｖｇｓを変化させるのが好ましい。
波数信号の入力数が変化しても，つまりコンバータ出力
電圧Ｖｏが変化しても、上記ＦＥＴ増幅器部の発生する
高調波歪み成分のピークレベルがほぼ一定になるよう
に、定電流回路４がＦＥＴ９のドレイン端子Ｄに供給す
るドレイン電圧Ｖｇｓを変化させるのが好ましい。
【００１８】いま、上記ＦＥＴ増幅部のＦＥＴ９が高周
波数信号をほぼリニアな増幅領域で増幅している場合に
は、増幅された高周波数信号の出力レベルは、この高周
波数信号の入力数のほぼ１０ｌｏｇ（ｄＢ）に比例す
る。また、上記高周波数信号相互間に発生する高調波歪
成分は、３次高調波歪み成分に換算して説明すると、高
周波数信号の入力数のほぼ２０ｌｏｇ（ｄＢ）に比例す
る。つまり、高周波数信号の入力数の変化に拘らずＦＥ
Ｔ９に同一のドレイン電圧およびゲート電圧を供給して
いる場合には、高周波数信号の入力数が１００波から１
０波（１／１０：−１０ｄＢ）に減少すると、ＲＦ出力
端子１１における３次高調波歪み成分は２０ｄＢ減少す
ることになる。
波数信号をほぼリニアな増幅領域で増幅している場合に
は、増幅された高周波数信号の出力レベルは、この高周
波数信号の入力数のほぼ１０ｌｏｇ（ｄＢ）に比例す
る。また、上記高周波数信号相互間に発生する高調波歪
成分は、３次高調波歪み成分に換算して説明すると、高
周波数信号の入力数のほぼ２０ｌｏｇ（ｄＢ）に比例す
る。つまり、高周波数信号の入力数の変化に拘らずＦＥ
Ｔ９に同一のドレイン電圧およびゲート電圧を供給して
いる場合には、高周波数信号の入力数が１００波から１
０波（１／１０：−１０ｄＢ）に減少すると、ＲＦ出力
端子１１における３次高調波歪み成分は２０ｄＢ減少す
ることになる。
【００１９】ここで、一般の通信システムにおいては３
次高調波歪み等の不要波成分の輻射規定は絶対レベルで
規定されることが多い。つまり、高周波数信号の入力数
が少ない場合には、ＦＥＴ９に供給するドレイン電圧Ｖ
ｄｓを低下させることによりこのＦＥＴ増幅器の消費電
力を減少させ，このためにこのＦＥＴ増幅器のインター
セプト点の低下並びにリニアリティの劣化が生じさせて
も、ＲＦ出力端子１１における高周波数信号の３次高調
波（または高次高調波）歪み成分のピークレベルが規定
の限界内にあれば問題ないことが多い。
次高調波歪み等の不要波成分の輻射規定は絶対レベルで
規定されることが多い。つまり、高周波数信号の入力数
が少ない場合には、ＦＥＴ９に供給するドレイン電圧Ｖ
ｄｓを低下させることによりこのＦＥＴ増幅器の消費電
力を減少させ，このためにこのＦＥＴ増幅器のインター
セプト点の低下並びにリニアリティの劣化が生じさせて
も、ＲＦ出力端子１１における高周波数信号の３次高調
波（または高次高調波）歪み成分のピークレベルが規定
の限界内にあれば問題ないことが多い。
【００２０】そこで、本実施例のＦＥＴ増幅器では、高
周波数信号の入力数が減少すると、高調波歪みの劣化の
許容範囲でＦＥＴ９のドレイン電圧を減少させるが、同
時にドレイン電流Ｉｄをほぼ一定値で変化させないよう
にゲート電圧Ｖｇｓを浅くし（−Ｖｇｓは小さくし）
て、ドレイン電圧Ｖｇｓとドレイン電流Ｉｄとの積で表
せる消費電力を低減させている。なお、ドレイン電圧Ｖ
ｄｓを変化させてもドレイン電流Ｉｄをほぼ一定値に保
つと、このＦＥＴ増幅器は、後述するとおり、高周波数
信号の入力数によらず、高調波歪み成分のピークレベル
をほぼ一定レベルに保つと同時に振幅／位相周波数特性
の変化を少なくする効果がある。
周波数信号の入力数が減少すると、高調波歪みの劣化の
許容範囲でＦＥＴ９のドレイン電圧を減少させるが、同
時にドレイン電流Ｉｄをほぼ一定値で変化させないよう
にゲート電圧Ｖｇｓを浅くし（−Ｖｇｓは小さくし）
て、ドレイン電圧Ｖｇｓとドレイン電流Ｉｄとの積で表
せる消費電力を低減させている。なお、ドレイン電圧Ｖ
ｄｓを変化させてもドレイン電流Ｉｄをほぼ一定値に保
つと、このＦＥＴ増幅器は、後述するとおり、高周波数
信号の入力数によらず、高調波歪み成分のピークレベル
をほぼ一定レベルに保つと同時に振幅／位相周波数特性
の変化を少なくする効果がある。
【００２１】図３は本実施例に用いたＦＥＴ９の高周波
等価回路図である。図４は図３の等価回路におけるＦＥ
Ｔ９のゲート電圧Ｖｇとｓドレイン容量Ｃｄとの関係を
示す図である。また、図５は図３の等価回路におけるＦ
ＥＴ９のドレイン電圧（ドレイン／ソース間電圧）Ｖｄ
ｓとゲート容量Ｃｇとの関係を示す図である。なお、図
３，図４および図５は、「ＮＯＮＬＩＮＥＡＲ ＭＩＣ
ＲＯＷＡＶＥ ＣＩＲＣＵＩＴＳ，Ｓｔｅｐｈｅｎ
Ａ．Ｍａａｓ著，Ａｒｔｅｃｈ Ｈｏｕｓｅ刊，ｐｐ６
４〜ｐｐ６５」より引用している。
等価回路図である。図４は図３の等価回路におけるＦＥ
Ｔ９のゲート電圧Ｖｇとｓドレイン容量Ｃｄとの関係を
示す図である。また、図５は図３の等価回路におけるＦ
ＥＴ９のドレイン電圧（ドレイン／ソース間電圧）Ｖｄ
ｓとゲート容量Ｃｇとの関係を示す図である。なお、図
３，図４および図５は、「ＮＯＮＬＩＮＥＡＲ ＭＩＣ
ＲＯＷＡＶＥ ＣＩＲＣＵＩＴＳ，Ｓｔｅｐｈｅｎ
Ａ．Ｍａａｓ著，Ａｒｔｅｃｈ Ｈｏｕｓｅ刊，ｐｐ６
４〜ｐｐ６５」より引用している。
【００２２】図３において、ゲート端子抵抗Ｒｇ，ソー
ス端子抵抗Ｒｓおよびドレイン端子抵抗ＲｄはＦＥＴ９
のゲート端子Ｇ，ソース端子Ｓおよびドレイン端子Ｄに
付随する導体抵抗をそれぞれ表わし、内部抵抗Ｒｉはゲ
ート／ソース間の抵抗を表わす。ゲート容量Ｃｇ，ドレ
イン容量Ｃｄおよびドレイン／ソース間容量Ｃｄｓは、
ゲート／ソース間，ドレイン／ゲート間およびドレイン
／ソース間の寄生容量をそれぞれ表わす。なお、ドレイ
ン電流Ｉｄを生じさせるドレイン電流源が、ドレイン端
子抵抗Ｒｄの内部端子側とソース端子抵抗Ｒｓの内部端
子側との間に挿入されている。なお、ドレイン電圧Ｖｄ
とＶｄｓと、およびゲート電圧ＶｇとＶｇｓとは、抵抗
Ｒｇ，Ｒｉ，ＲｄおよびＲｓによる電圧降下分を除いて
ほぼ同じ値を示す。
ス端子抵抗Ｒｓおよびドレイン端子抵抗ＲｄはＦＥＴ９
のゲート端子Ｇ，ソース端子Ｓおよびドレイン端子Ｄに
付随する導体抵抗をそれぞれ表わし、内部抵抗Ｒｉはゲ
ート／ソース間の抵抗を表わす。ゲート容量Ｃｇ，ドレ
イン容量Ｃｄおよびドレイン／ソース間容量Ｃｄｓは、
ゲート／ソース間，ドレイン／ゲート間およびドレイン
／ソース間の寄生容量をそれぞれ表わす。なお、ドレイ
ン電流Ｉｄを生じさせるドレイン電流源が、ドレイン端
子抵抗Ｒｄの内部端子側とソース端子抵抗Ｒｓの内部端
子側との間に挿入されている。なお、ドレイン電圧Ｖｄ
とＶｄｓと、およびゲート電圧ＶｇとＶｇｓとは、抵抗
Ｒｇ，Ｒｉ，ＲｄおよびＲｓによる電圧降下分を除いて
ほぼ同じ値を示す。
【００２３】ＦＥＴ９の増幅度指数である相互コンダク
タンスｇｍは、（ドレイン電流Ｉｄの変化分／ゲート電
圧Ｖｇ）で表されるドレイン電流Ｉｄの関数であり、ド
レイン電流Ｉｄは（ドレイン電圧Ｖｄ／（ドレイン端子
抵抗Ｒｄ＋ソース端子抵抗Ｒｓ）で表わされるドレイン
電圧Ｖｄの関数であり、ドレイン電圧Ｖｄのみを小さく
するとドレイン電流Ｉｄも小さくなってしまう。従っ
て、ドレイン電圧Ｖｇを低下させてもＦＥＴ９の相互コ
ンダクタンスｇｍを一定値に保つためには、ドレイン電
流Ｉｄを定電流に保つ必要があり、ゲート電圧Ｖｇを０
Ｖ方向に変化させ，つまりより浅くしなければならな
い。上述の関係を保つと、このＦＥＴ増幅器は、高周波
数信号の入力数の対数にほぼ比例した飽和出力を持つこ
とになるので、高調波歪みのインターセプト点は高周波
数信号の入力数の対数に比例したレベルになり、３次高
調波歪み成分および高次高調波歪み成分のピークレベル
も高周波数信号の入力数によって変化しないことにな
る。
タンスｇｍは、（ドレイン電流Ｉｄの変化分／ゲート電
圧Ｖｇ）で表されるドレイン電流Ｉｄの関数であり、ド
レイン電流Ｉｄは（ドレイン電圧Ｖｄ／（ドレイン端子
抵抗Ｒｄ＋ソース端子抵抗Ｒｓ）で表わされるドレイン
電圧Ｖｄの関数であり、ドレイン電圧Ｖｄのみを小さく
するとドレイン電流Ｉｄも小さくなってしまう。従っ
て、ドレイン電圧Ｖｇを低下させてもＦＥＴ９の相互コ
ンダクタンスｇｍを一定値に保つためには、ドレイン電
流Ｉｄを定電流に保つ必要があり、ゲート電圧Ｖｇを０
Ｖ方向に変化させ，つまりより浅くしなければならな
い。上述の関係を保つと、このＦＥＴ増幅器は、高周波
数信号の入力数の対数にほぼ比例した飽和出力を持つこ
とになるので、高調波歪みのインターセプト点は高周波
数信号の入力数の対数に比例したレベルになり、３次高
調波歪み成分および高次高調波歪み成分のピークレベル
も高周波数信号の入力数によって変化しないことにな
る。
【００２４】上述のとおりにドレイン電圧Ｖｄｓおよび
ゲート電圧Ｖｇｓを制御すると、ドレイン容量Ｃｄおよ
びゲート容量Ｃｇの各各は、図４および図５の矢印の通
り変化することは明らかである。ここで、ドレイン容量
Ｃｄは、ドレイン／ソース間容量Ｃｄｓと同じドレイン
電圧Ｖｄｓの関数であるため、ドレイン／ソース間容量
Ｃｄｓと同じような変化を示す。
ゲート電圧Ｖｇｓを制御すると、ドレイン容量Ｃｄおよ
びゲート容量Ｃｇの各各は、図４および図５の矢印の通
り変化することは明らかである。ここで、ドレイン容量
Ｃｄは、ドレイン／ソース間容量Ｃｄｓと同じドレイン
電圧Ｖｄｓの関数であるため、ドレイン／ソース間容量
Ｃｄｓと同じような変化を示す。
【００２５】いま、ＦＥＴ９のドレイン電圧Ｖｄｓを下
げると、ゲート容量Ｃｇは増加する（図５参照）。ま
た、ゲート端子Ｇから見ると（図３参照）、ドレイン容
量Ｃｄとドレイン／ソース間容量Ｃｄｓとが直列に見
え、これらの合成容量Ｃ＝（Ｃｄ×Ｃｄｓ）／（Ｃｄ＋
Ｃｄｓ）はゲート電圧Ｖｇｓを浅くすると減少する（図
４参照）。従って、ドレイン電圧Ｖｄｓを下げるととも
にゲート電圧Ｖｇｓも小さくすると，つまりドレイン電
流Ｉｄをほぼ一定に保つと、ゲート容量Ｃｇの増分と合
成容量Ｃの減分とが打ち消し合うことでＦＥＴ９の寄生
容量の変動が抑えられる。
げると、ゲート容量Ｃｇは増加する（図５参照）。ま
た、ゲート端子Ｇから見ると（図３参照）、ドレイン容
量Ｃｄとドレイン／ソース間容量Ｃｄｓとが直列に見
え、これらの合成容量Ｃ＝（Ｃｄ×Ｃｄｓ）／（Ｃｄ＋
Ｃｄｓ）はゲート電圧Ｖｇｓを浅くすると減少する（図
４参照）。従って、ドレイン電圧Ｖｄｓを下げるととも
にゲート電圧Ｖｇｓも小さくすると，つまりドレイン電
流Ｉｄをほぼ一定に保つと、ゲート容量Ｃｇの増分と合
成容量Ｃの減分とが打ち消し合うことでＦＥＴ９の寄生
容量の変動が抑えられる。
【００２６】逆に、ＦＥＴ９のドレイン電圧Ｖｄｓを上
げると、ゲート容量Ｃｇは減少する（図５参照）。ま
た、ゲート電圧Ｖｇｓを深くするので合成容量Ｃは増加
し、ゲート容量Ｃｇの減分と合成容量Ｃの増分とが打ち
消し合う。
げると、ゲート容量Ｃｇは減少する（図５参照）。ま
た、ゲート電圧Ｖｇｓを深くするので合成容量Ｃは増加
し、ゲート容量Ｃｇの減分と合成容量Ｃの増分とが打ち
消し合う。
【００２７】また、ＦＥＴ９のドレイン端子Ｄ側から見
ると（図３参照）、ゲート容量Ｃｇとドレイン容量Ｃｄ
とが直列に見えるため、ドレイン電圧Ｖｄｓとゲート電
圧Ｖｇｓとを上記二つの場合と同様に変化させることに
より、上記二つの場合より効果は少ないが、ＦＥＴ９の
寄生容量の変動が抑えられる。
ると（図３参照）、ゲート容量Ｃｇとドレイン容量Ｃｄ
とが直列に見えるため、ドレイン電圧Ｖｄｓとゲート電
圧Ｖｇｓとを上記二つの場合と同様に変化させることに
より、上記二つの場合より効果は少ないが、ＦＥＴ９の
寄生容量の変動が抑えられる。
【００２８】上述のとおり、このＦＥＴ９を用いるＦＥ
Ｔ増幅器は、高周波数信号の入力数の変化に伴ないＦＥ
Ｔ９のドレイン電圧Ｖｄｓを変化させても、ゲート電圧
Ｖｇｓをこれに対応して変化させてドレイン電流Ｉｄを
一定にすることにより、ＦＥＴ９の寄生容量の変化があ
っても、外部からみたＦＥＴ９のインピーダンス変化が
少ないので、振幅／位相周波数特性の変動を抑えること
ができ、また、入力側および出力回路側の整合を劣化さ
せることがなく、電力効率の劣化を来たすことがないと
いう利点もある。
Ｔ増幅器は、高周波数信号の入力数の変化に伴ないＦＥ
Ｔ９のドレイン電圧Ｖｄｓを変化させても、ゲート電圧
Ｖｇｓをこれに対応して変化させてドレイン電流Ｉｄを
一定にすることにより、ＦＥＴ９の寄生容量の変化があ
っても、外部からみたＦＥＴ９のインピーダンス変化が
少ないので、振幅／位相周波数特性の変動を抑えること
ができ、また、入力側および出力回路側の整合を劣化さ
せることがなく、電力効率の劣化を来たすことがないと
いう利点もある。
【００２９】また、このＦＥＴ増幅器を多数の高周波数
信号を広い周波数帯域に配置する自動車電話システムに
用いると、上り下りの利得アンバランスを生じることな
く、セル半径を不必要に小さくする必要もなくなるとい
う効果がある。
信号を広い周波数帯域に配置する自動車電話システムに
用いると、上り下りの利得アンバランスを生じることな
く、セル半径を不必要に小さくする必要もなくなるとい
う効果がある。
【００３０】さらに、このＦＥＴ増幅器は、振幅／位相
周波数特性の変動が少ないので、上述の多周波共通増幅
用増幅器として用いると、リニアライザによる非直線歪
みの補償が容易になるという利点もある。
周波数特性の変動が少ないので、上述の多周波共通増幅
用増幅器として用いると、リニアライザによる非直線歪
みの補償が容易になるという利点もある。
【００３１】図６は、本実施例に用いた定電流回路４の
ブロック図である。
ブロック図である。
【００３２】この定電流回路４は、コンバータ出力電圧
Ｖｏを受ける正電圧入力端子４１をＦＥＴ９のドレイン
電流Ｉｄ値を検出するための抵抗器４８を介してドレイ
ン電圧出力端子４４に接続している。即ち、ドレイン電
流Ｉｄは抵抗器４８に電位差を生じさせる。この電位差
は、差動増幅器４７によって検出され、ドレイン電流検
出値Ｉｄｄとされる。ドレイン電流検出値Ｉｄｄは、好
ましくはＣＰＵとＲＯＭとを含む集積回路で構成され，
ソフト演算の可能なＤＳＰ（デジタル・シグナル・プロ
セッサ）４６に供給される。上記ＲＯＭにはＦＥＴ９に
流すべきドレイン電流Ｉｄ，つまりドレイン電流規定値
Ｉｄ０をメモリしている。ＤＳＰ４６は、ドレイン電流
検出値Ｉｄｄとドレイン電流規定値Ｉｄ０とを比較し、
ドレイン電流検出値Ｉｄｄが大きければゲート電圧Ｖｇ
ｓを下げ，ドレイン電流検出値Ｉｄｄが小さければゲー
ト電圧Ｖｇｓを下げるデジタル信号をＤ／Ａコンバータ
（Ｄ／Ａ）４５に供給する。Ｄ／Ａコンバータ４５は上
記デジタル信号をアナログ信号であるゲート電圧Ｖｇｓ
にＤ／Ａ変換する。このゲート電圧Ｖｇｓはゲート電圧
出力端子４３に供給される。
Ｖｏを受ける正電圧入力端子４１をＦＥＴ９のドレイン
電流Ｉｄ値を検出するための抵抗器４８を介してドレイ
ン電圧出力端子４４に接続している。即ち、ドレイン電
流Ｉｄは抵抗器４８に電位差を生じさせる。この電位差
は、差動増幅器４７によって検出され、ドレイン電流検
出値Ｉｄｄとされる。ドレイン電流検出値Ｉｄｄは、好
ましくはＣＰＵとＲＯＭとを含む集積回路で構成され，
ソフト演算の可能なＤＳＰ（デジタル・シグナル・プロ
セッサ）４６に供給される。上記ＲＯＭにはＦＥＴ９に
流すべきドレイン電流Ｉｄ，つまりドレイン電流規定値
Ｉｄ０をメモリしている。ＤＳＰ４６は、ドレイン電流
検出値Ｉｄｄとドレイン電流規定値Ｉｄ０とを比較し、
ドレイン電流検出値Ｉｄｄが大きければゲート電圧Ｖｇ
ｓを下げ，ドレイン電流検出値Ｉｄｄが小さければゲー
ト電圧Ｖｇｓを下げるデジタル信号をＤ／Ａコンバータ
（Ｄ／Ａ）４５に供給する。Ｄ／Ａコンバータ４５は上
記デジタル信号をアナログ信号であるゲート電圧Ｖｇｓ
にＤ／Ａ変換する。このゲート電圧Ｖｇｓはゲート電圧
出力端子４３に供給される。
【００３３】上述の構成の定電流回路４は、大きく変化
することのあるコンバータ出力Ｖ０をドレイン電圧Ｖｄ
の制御されるべき電源として用いても、ＦＥＴ９に供給
すべきゲート電圧Ｖｇｓを十分制御できるという特徴が
ある。
することのあるコンバータ出力Ｖ０をドレイン電圧Ｖｄ
の制御されるべき電源として用いても、ＦＥＴ９に供給
すべきゲート電圧Ｖｇｓを十分制御できるという特徴が
ある。
【００３４】また、図６の定電流回路４は、上記に加え
て、Ｄ／Ａコンバータ４５の出力端子とゲート電圧出力
端子４３との間に抵抗器５０を接続し、ゲート電圧出力
端子４３と負電圧入力端子４２との間に抵抗器４９を接
続し、負電圧Ｖｎを負電圧入力端子４２に印加してい
る。そしてＤ／Ａコンバータ４５の出力であるゲート電
圧Ｖｇｓをバイアスする負電圧Ｖｎを加えてＦＥＴ９に
供給するゲート電圧Ｖｇｓを生成している。この構成に
すると、Ｄ／Ａコンバータ４５として正電圧しか発生で
きないＤ／Ａコンバータを使用することができる。ま
た、Ｄ／Ａコンバータ４５のダイナミックレンジが少な
くてもすむという利点もある。なお、差動増幅器４７，
ＤＳＰ１７およびＤ／Ａコンバータ４５の電源には安定
な電圧の電源を用いる必要がある。
て、Ｄ／Ａコンバータ４５の出力端子とゲート電圧出力
端子４３との間に抵抗器５０を接続し、ゲート電圧出力
端子４３と負電圧入力端子４２との間に抵抗器４９を接
続し、負電圧Ｖｎを負電圧入力端子４２に印加してい
る。そしてＤ／Ａコンバータ４５の出力であるゲート電
圧Ｖｇｓをバイアスする負電圧Ｖｎを加えてＦＥＴ９に
供給するゲート電圧Ｖｇｓを生成している。この構成に
すると、Ｄ／Ａコンバータ４５として正電圧しか発生で
きないＤ／Ａコンバータを使用することができる。ま
た、Ｄ／Ａコンバータ４５のダイナミックレンジが少な
くてもすむという利点もある。なお、差動増幅器４７，
ＤＳＰ１７およびＤ／Ａコンバータ４５の電源には安定
な電圧の電源を用いる必要がある。
【００３５】図７は本発明の第２の実施例のブロック図
である。
である。
【００３６】第１の実施例のＦＥＴ増幅器（図７にはＦ
ＥＴ１００と表わす）は、高周波数信号の入力数減少に
伴なって消費電力の低減を行うと、厳密には利得の低下
を生じる。そこで、本実施例のＦＥＴ増幅器には、ＲＦ
入力端子７２から高周波数信号を入力する可変減衰器７
３をＦＥＴ増幅器１００の前段にさらに設けている。可
変減衰器７３は、利得補償信号入力端子７１から制御電
圧Ｖａを受けて高周波数信号の減衰量を変化させ、高周
波数信号の入力数変化に伴なうＦＥＴ増幅器１００の利
得変化を補償する。制御電圧Ｖａは、高周波数信号の入
力数に対応する電圧であり、高周波数信号の入力数に対
応して予め測定されたＦＥＴ増幅器１００の利得変化に
基づいて決定される。なお、可変減衰器７３は、ＮＥＣ
マイクロ波デバイスデータブック，１９９２年版，ｐｐ
５０６（日本電気（株））に記載された可変減衰器等を
使用できる。
ＥＴ１００と表わす）は、高周波数信号の入力数減少に
伴なって消費電力の低減を行うと、厳密には利得の低下
を生じる。そこで、本実施例のＦＥＴ増幅器には、ＲＦ
入力端子７２から高周波数信号を入力する可変減衰器７
３をＦＥＴ増幅器１００の前段にさらに設けている。可
変減衰器７３は、利得補償信号入力端子７１から制御電
圧Ｖａを受けて高周波数信号の減衰量を変化させ、高周
波数信号の入力数変化に伴なうＦＥＴ増幅器１００の利
得変化を補償する。制御電圧Ｖａは、高周波数信号の入
力数に対応する電圧であり、高周波数信号の入力数に対
応して予め測定されたＦＥＴ増幅器１００の利得変化に
基づいて決定される。なお、可変減衰器７３は、ＮＥＣ
マイクロ波デバイスデータブック，１９９２年版，ｐｐ
５０６（日本電気（株））に記載された可変減衰器等を
使用できる。
【００３７】
【発明の効果】以上説明したように本発明は、高周波数
信号の入力数に応じてＦＥＴに供給するバイアス電力を
変化させるので、上記高周波数信号の入力数に応じてＦ
ＥＴ増幅器の消費電力を低減を実現できるという効果が
ある。
信号の入力数に応じてＦＥＴに供給するバイアス電力を
変化させるので、上記高周波数信号の入力数に応じてＦ
ＥＴ増幅器の消費電力を低減を実現できるという効果が
ある。
【００３８】また、本発明の一実施態様によるＦＥＴ増
幅器は、上記高周波数信号の入力数に応じて、上記ＦＥ
Ｔのドレイン端子に供給するドレイン電圧を変化させる
とともに上記ＦＥＴのドレイン電流をほぼ一定にするよ
うに上記ＦＥＴのゲート電圧を変化させるので、上述の
消費電力の低減に加え、上記高周波数信号の入力数によ
らず、高調波歪み成分のピークレベルをほぼ一定レベル
に保つと同時に振幅／位相周波数特性の変化を少なくす
る効果がある。この効果は、このＦＥＴ増幅器のリニア
ライジングを容易にするという効果，および広帯域通信
システムへの適用を容易にするという効果を伴なう。
幅器は、上記高周波数信号の入力数に応じて、上記ＦＥ
Ｔのドレイン端子に供給するドレイン電圧を変化させる
とともに上記ＦＥＴのドレイン電流をほぼ一定にするよ
うに上記ＦＥＴのゲート電圧を変化させるので、上述の
消費電力の低減に加え、上記高周波数信号の入力数によ
らず、高調波歪み成分のピークレベルをほぼ一定レベル
に保つと同時に振幅／位相周波数特性の変化を少なくす
る効果がある。この効果は、このＦＥＴ増幅器のリニア
ライジングを容易にするという効果，および広帯域通信
システムへの適用を容易にするという効果を伴なう。
【００３９】また、このＦＥＴ増幅器は、入力側および
出力回路側の整合を劣化させることがなく、電力効率の
劣化を来たすことがないという効果がある。
出力回路側の整合を劣化させることがなく、電力効率の
劣化を来たすことがないという効果がある。
【図１】本発明による第１の実施例のブロック図であ
る。
る。
【図２】第１の実施例のＦＥＴ増幅器に用いたＤＣ／Ｄ
Ｃコンバータ３において、制御電圧Ｖｃｏｎｔに対応す
る出力電圧Ｖｏを示す図である。
Ｃコンバータ３において、制御電圧Ｖｃｏｎｔに対応す
る出力電圧Ｖｏを示す図である。
【図３】第１の実施例に用いたＦＥＴ９の高周波等価回
路図である。
路図である。
【図４】図３の等価回路におけるＦＥＴ９のゲート電圧
Ｖｇｓとドレイン容量Ｃｄとの関係を示す図である。
Ｖｇｓとドレイン容量Ｃｄとの関係を示す図である。
【図５】図３の等価回路におけるＦＥＴ９のドレイン電
圧Ｖｄｓとゲート容量Ｃｇとの関係を示す図である。
圧Ｖｄｓとゲート容量Ｃｇとの関係を示す図である。
【図６】第１の実施例に用いた定電流回路４のブロック
図である。
図である。
【図７】本発明の第２の実施例のブロック図である。
１ 電源入力端子 ２ 制御電圧入力端子 ３ ＤＣ／ＤＣコンバータ ４ 定電流回路 ５，６ チョークコイル ７ ＲＦ入力端子 ８，１０ コンデンサ ９ ＦＥＴ（電界効果トランジスタ） １１ ＲＦ出力端子 ４１ 正電圧入力端子 ４２ 負電圧入力端子 ４３ ゲート電圧出力端子 ４４ ドレイン電圧出力端子 ４５ Ｄ／Ａコンバータ（Ｄ／Ａ） ４６ ＤＳＰ（デジタル・シグナル・プロセッサ） ４７ 差動増幅器 ４９，５０ 抵抗器 ７１ 利得補償信号入力端子 ７２ ＲＦ入力端子 ７３ 可変減衰器 １００ ＦＥＴ増幅器
Claims (6)
- 【請求項１】 複数の高周波数信号をＦＥＴで共通増幅
可能なＦＥＴ増幅器と、前記ＦＥＴに供給するバイアス
電力を前記高周波数信号の入力数に応じて変化させるバ
イアス電力供給回路とを備えることを特徴とするＦＥＴ
増幅器の消費電力低減方式。 - 【請求項２】 前記バイアス電力供給回路が、前記高周
波数信号の入力数に応じて、前記ＦＥＴのドレイン端子
に供給するドレイン電圧を変化させるとともに前記ＦＥ
Ｔのドレイン電流をほぼ一定にするように前記ＦＥＴの
ゲート電圧を変化させることを特徴とする請求項１記載
のＦＥＴ増幅器の消費電力低減方式。 - 【請求項３】 前記バイアス電力供給回路が、供給され
た直流電圧から前記高周波数信号の入力数に対応する電
圧をコンバータ出力端子に生じるＤＣ／ＤＣコンバータ
と、前記コンバータ出力端子と前記ＦＥＴのドレイン端
子との間に挿入されて前記ＦＥＴのドレイン電流値を検
出するドレイン電流検出手段と、検出された前記ドレイ
ン電流値を受けこのドレイン電流値を一定値に保つよう
に前記ＦＥＴのゲート電圧を変化させるゲート電圧生成
手段とを含む定電流回路とを有することを特徴とする請
求項２記載のＦＥＴ増幅器の消費電力低減方式。 - 【請求項４】 前記バイアス電力供給回路が、前記ＦＥ
Ｔのドレイン端子にドレイン電圧を供給するとともに前
記ＦＥＴのゲート端子にゲート電圧を供給し、前記高周
波数信号の入力数が増大すると前記ドレイン電圧を高く
し，前記高周波数信号の入力数が減少すると前記ドレイ
ン電圧を低くして前記ＦＥＴのドレイン電流をほぼ一定
に保つことを特徴とする請求項１記載のＦＥＴ増幅器の
消費電力低減方式。 - 【請求項５】 複数の高周波数信号をＦＥＴで共通増幅
可能なＦＥＴ増幅器と、前記高周波数信号の入力数が変
化しても前記ＦＥＴ増幅器の発生する高調波歪み成分の
ピークレベルを一定にするように前記ＦＥＴのドレイン
端子に供給するドレイン電圧およびゲート端子に供給す
るゲート電圧を変化させるバイアス電力供給回路とを備
えることを特徴とするＦＥＴ増幅器の消費電力低減方
式。 - 【請求項６】 前記バイアス電力供給回路が、前記高周
波数信号の入力数が増大すると前記ドレイン電圧を高く
し前記高周波数信号の入力数が減少すると前記ドレイン
電圧を低くするＤＣ／ＤＣコンバータと、前記ＦＥＴの
ドレイン電流値を検出するドレイン電流検出回路と、検
出された前記ドレイン電流値を受けて前記ＦＥＴのドレ
イン電流を一定にするように前記ＦＥＴのゲート端子に
供給するゲート電圧を変化させる定電流回路とを備える
ことを特徴とする請求項５記載のＦＥＴ増幅器の消費電
力低減方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6107336A JP2552089B2 (ja) | 1994-05-23 | 1994-05-23 | Ｆｅｔ増幅器の消費電力低減方式 |
| US08/664,025 US5670911A (en) | 1994-05-23 | 1996-05-22 | FET amplifier and bias power supply circuit for commonly amplifying multi-radio frequency (RF) signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6107336A JP2552089B2 (ja) | 1994-05-23 | 1994-05-23 | Ｆｅｔ増幅器の消費電力低減方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321561A JPH07321561A (ja) | 1995-12-08 |
| JP2552089B2 true JP2552089B2 (ja) | 1996-11-06 |
Family
ID=14456477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6107336A Expired - Fee Related JP2552089B2 (ja) | 1994-05-23 | 1994-05-23 | Ｆｅｔ増幅器の消費電力低減方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5670911A (ja) |
| JP (1) | JP2552089B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3665711B2 (ja) | 1999-02-25 | 2005-06-29 | 富士通株式会社 | 高周波増幅器および増幅素子 |
| US6130579A (en) * | 1999-03-29 | 2000-10-10 | Rf Micro Devices, Inc. | Feed-forward biasing for RF amplifiers |
| JP3660846B2 (ja) | 2000-02-23 | 2005-06-15 | 日本無線株式会社 | Ｆｅｔバイアス回路 |
| WO2002065652A1 (de) * | 2001-02-09 | 2002-08-22 | Siemens Aktiengesellschaft | Verfahren zum energiesparenden betrieb eines mobilfunkgerätes und mobilfunkgerät |
| US6563385B2 (en) * | 2001-04-18 | 2003-05-13 | Xicor, Inc. | Amplifier bias control circuit |
| US6917244B2 (en) * | 2003-06-10 | 2005-07-12 | Nokia Corporation | Power control for a switching mode power amplifier |
| EP1658671A1 (en) * | 2003-06-16 | 2006-05-24 | Paragon Communications Ltd. | Method and apparatus for dynamically regulating the supply voltage of a power amplifier |
| US6992529B2 (en) * | 2003-12-23 | 2006-01-31 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for a dual mode amplifier |
| US7245180B2 (en) * | 2005-08-02 | 2007-07-17 | Sony Ericsson Mobile Communications Ab | Intelligent RF power control for wireless modem devices |
| US7456693B2 (en) * | 2006-06-30 | 2008-11-25 | Infineon Technologies Ag | Regulation of an amplification apparatus |
| JP2009097920A (ja) * | 2007-10-15 | 2009-05-07 | Nippon Eng Kk | テスター装置 |
| EP2164170A1 (en) * | 2008-09-15 | 2010-03-17 | Forschungsverbund Berlin E.V. | Self-adjusting gate bias network for field effect transistors |
| US9531331B2 (en) * | 2015-02-19 | 2016-12-27 | Sumitomo Electric Device Innovations, Inc. | Amplifier compensating drift after sudden decrease of drain current |
| US11223331B1 (en) * | 2021-06-23 | 2022-01-11 | Alfred Ira Grayzel | High efficiency and high powerlinear amplifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03167909A (ja) * | 1989-11-27 | 1991-07-19 | Nec Corp | Ｆｅｔ増幅器 |
| US5371477A (en) * | 1991-08-05 | 1994-12-06 | Matsushita Electric Industrial Co. Ltd. | Linear amplifier |
| JP3365428B2 (ja) * | 1992-12-09 | 2003-01-14 | ソニー株式会社 | 高周波パワーアンプのバイアス制御回路 |
-
1994
- 1994-05-23 JP JP6107336A patent/JP2552089B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-22 US US08/664,025 patent/US5670911A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321561A (ja) | 1995-12-08 |
| US5670911A (en) | 1997-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7444125B2 (en) | Communications signal amplifiers having independent power control and amplitude modulation | |
| JP2552089B2 (ja) | Ｆｅｔ増幅器の消費電力低減方式 | |
| US10110173B2 (en) | Envelope tracking current bias circuit and power amplifier apparatus | |
| EP1855379A1 (en) | Output power control of an RF amplifier | |
| KR100427878B1 (ko) | 증폭회로 | |
| JP2015046858A (ja) | 電力増幅モジュール | |
| JPH1022758A (ja) | 携帯用ｒｆ送信端末装置のための温度補償された広い動作範囲の電力検出回路 | |
| US10587227B2 (en) | Amplifier and electronic circuit | |
| WO2005067139A1 (ja) | 増幅器 | |
| JP2008516510A (ja) | デュアルバイアス制御回路 | |
| US20090072905A1 (en) | Variable gain amplifier having wide gain variation and wide bandwidth | |
| CN112543005A (zh) | 幅度调制对相位调制的补偿电路、射频功率放大器及设备 | |
| CN112994629B (zh) | 一种功率放大器的偏置电路、装置及设备 | |
| US5912588A (en) | Gain control circuit for a linear power amplifier | |
| US6424212B1 (en) | Power amplifiers | |
| JP2001024447A (ja) | 歪み補償方法および無線通信装置 | |
| EP1568236B1 (en) | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics | |
| US6388525B1 (en) | Amplifier with controllable variable signal gain | |
| JPH08316759A (ja) | 広帯域増幅器 | |
| JPH04238407A (ja) | 可変利得増幅器 | |
| US7368995B2 (en) | Power amplifier with active bias circuit | |
| JP4389360B2 (ja) | 利得制御装置 | |
| EP1349268B1 (en) | MOS variable gain amplifier | |
| JP3395068B2 (ja) | モノリシック集積化ｆｅｔ電力増幅器 | |
| JP2002208823A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960709 |
|
| LAPS | Cancellation because of no payment of annual fees |