JP2000232773A - チャージポンプ回路、チャージポンプ回路の駆動方法及び電圧変換回路 - Google Patents
チャージポンプ回路、チャージポンプ回路の駆動方法及び電圧変換回路Info
- Publication number
- JP2000232773A JP2000232773A JP11034128A JP3412899A JP2000232773A JP 2000232773 A JP2000232773 A JP 2000232773A JP 11034128 A JP11034128 A JP 11034128A JP 3412899 A JP3412899 A JP 3412899A JP 2000232773 A JP2000232773 A JP 2000232773A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- stage
- voltage conversion
- supply line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 昇圧効率の向上を図ることができるチャージ
ポンプ回路を提供することにある。 【解決手段】第１昇圧ステージ１は第１ゲートトランジ
スタT11を介して外部電源電圧Vccが供給される。第１昇
圧ステージ１１と第２昇圧ステージ１２は第２ゲートト
ランジスタT12を介して接続されている。又、第２昇圧
ステージ１２は第３ゲートトランジスタT13を介して内
部電源電圧Voutを出力する。第１及び第２昇圧ステージ
１１，１２の各他端はそれぞれ駆動回路２１に接続され
ている。バイパストランジスタTBは第２ゲートトランジ
スタT12と第３ゲートトランジスタT12との間に接続され
ている。バイパストランジスタTBは第３ゲートトランジ
スタT13とともに駆動回路２１によってオン・オフ制御
されることによって、第１昇圧ステージ１を使って１段
昇圧ポンピング動作が行われる。
ポンプ回路を提供することにある。 【解決手段】第１昇圧ステージ１は第１ゲートトランジ
スタT11を介して外部電源電圧Vccが供給される。第１昇
圧ステージ１１と第２昇圧ステージ１２は第２ゲートト
ランジスタT12を介して接続されている。又、第２昇圧
ステージ１２は第３ゲートトランジスタT13を介して内
部電源電圧Voutを出力する。第１及び第２昇圧ステージ
１１，１２の各他端はそれぞれ駆動回路２１に接続され
ている。バイパストランジスタTBは第２ゲートトランジ
スタT12と第３ゲートトランジスタT12との間に接続され
ている。バイパストランジスタTBは第３ゲートトランジ
スタT13とともに駆動回路２１によってオン・オフ制御
されることによって、第１昇圧ステージ１を使って１段
昇圧ポンピング動作が行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、チャージポンプ回
路、チャージポンプ回路の駆動方法及び電圧変換回路に
係り、詳しくはその時々で電圧値が変動する入力電圧を
昇圧するのに好適なチャージポンプ回路、チャージポン
プ回路の駆動方法及び電圧変換回路に関するものであ
る。
路、チャージポンプ回路の駆動方法及び電圧変換回路に
係り、詳しくはその時々で電圧値が変動する入力電圧を
昇圧するのに好適なチャージポンプ回路、チャージポン
プ回路の駆動方法及び電圧変換回路に関するものであ
る。
【０００２】
【従来の技術】従来、半導体記憶装置、例えば例えばＤ
ＲＡＭ等の半導体記憶装置においては、同半導体記憶装
置が一時的に利用されていない場合、通常時（通常電圧
モード）より低い電圧の外部電源電圧が外部から供給さ
れるようになっている。これにより、通常電圧モードか
ら低電圧モードに変わる。つまり、低電圧モードでは、
記憶情報の保持のみを目的としてリフレッシュ動作だけ
が可能な低い電圧の外部電源電圧が外部から供給され消
費電力の低減を図っている。
ＲＡＭ等の半導体記憶装置においては、同半導体記憶装
置が一時的に利用されていない場合、通常時（通常電圧
モード）より低い電圧の外部電源電圧が外部から供給さ
れるようになっている。これにより、通常電圧モードか
ら低電圧モードに変わる。つまり、低電圧モードでは、
記憶情報の保持のみを目的としてリフレッシュ動作だけ
が可能な低い電圧の外部電源電圧が外部から供給され消
費電力の低減を図っている。
【０００３】ところで、半導体記憶装置においては、外
部から供給される外部電源電圧を昇圧して各内部回路に
供給するための電圧変換回路が設けられている。電圧変
換回路は、例えば、通常電圧モード時に供給される３．
３ボルトの外部電源電圧を４．５〜４．８ボルトに昇圧
し、低電圧モード時に供給される２．０ボルトの外部電
源電圧を３．５〜３．８ボルトに昇圧する。
部から供給される外部電源電圧を昇圧して各内部回路に
供給するための電圧変換回路が設けられている。電圧変
換回路は、例えば、通常電圧モード時に供給される３．
３ボルトの外部電源電圧を４．５〜４．８ボルトに昇圧
し、低電圧モード時に供給される２．０ボルトの外部電
源電圧を３．５〜３．８ボルトに昇圧する。
【０００４】電圧変換回路は、一般によく知られたチャ
ージポンプ回路が広く採用されている。図１０は、その
チャージポンプ回路の一例を示す。チャージポンプ回路
は、第１及び第２昇圧ステージ１，２を有している。第
１昇圧ステージ１は、ＮＭＯＳトランジスタよりなる第
１ゲートトランジスタT1を介して外部電源電圧Vccが供
給される電源線に接続されている。第１昇圧ステージ１
と第２昇圧ステージ２の間にはＰＭＯＳトランジスタよ
りなる第２ゲートトランジスタT2を介して接続されてい
る。又、第２昇圧ステージ２はＰＭＯＳトランジスタよ
りなる第３ゲートトランジスタT3を介して各回路部に内
部電源電圧Voutを供給する内部電源線に接続されてい
る。
ージポンプ回路が広く採用されている。図１０は、その
チャージポンプ回路の一例を示す。チャージポンプ回路
は、第１及び第２昇圧ステージ１，２を有している。第
１昇圧ステージ１は、ＮＭＯＳトランジスタよりなる第
１ゲートトランジスタT1を介して外部電源電圧Vccが供
給される電源線に接続されている。第１昇圧ステージ１
と第２昇圧ステージ２の間にはＰＭＯＳトランジスタよ
りなる第２ゲートトランジスタT2を介して接続されてい
る。又、第２昇圧ステージ２はＰＭＯＳトランジスタよ
りなる第３ゲートトランジスタT3を介して各回路部に内
部電源電圧Voutを供給する内部電源線に接続されてい
る。
【０００５】第１昇圧ステージ１は、第１昇圧用容量素
子C1を有している。第１昇圧用容量素子C1の一端は、第
１及び第２ゲートトランジスタT1，T2のソース端子に接
続されている。第１昇圧用容量素子C1の他端は、ＣＭＯ
Ｓトランジスタよりなる第１インバータ回路３が接続さ
れている。一方、第２昇圧ステージ２は、第２昇圧用容
量素子C2を有している。第２昇圧用容量素子C2の一端
は、第２ゲートトランジスタT2のドレイン端子と第３ゲ
ートトランジスタT3のソース端子とに接続されている。
第２昇圧用容量素子C2の他端は、ＣＭＯＳトランジスタ
よりなる第２インバータ回路４が接続されている。
子C1を有している。第１昇圧用容量素子C1の一端は、第
１及び第２ゲートトランジスタT1，T2のソース端子に接
続されている。第１昇圧用容量素子C1の他端は、ＣＭＯ
Ｓトランジスタよりなる第１インバータ回路３が接続さ
れている。一方、第２昇圧ステージ２は、第２昇圧用容
量素子C2を有している。第２昇圧用容量素子C2の一端
は、第２ゲートトランジスタT2のドレイン端子と第３ゲ
ートトランジスタT3のソース端子とに接続されている。
第２昇圧用容量素子C2の他端は、ＣＭＯＳトランジスタ
よりなる第２インバータ回路４が接続されている。
【０００６】そして、第１インバータ回路３の出力をＬ
レベル（０ボルト）するとともに第２ゲートトランジス
タT2をオフした状態で、第１ゲートトランジスタT1をオ
ンさせると、第１昇圧用容量素子C1は充電され、その容
量素子C1のゲート側端子の電位は外部電源電圧Vccとな
る。
レベル（０ボルト）するとともに第２ゲートトランジス
タT2をオフした状態で、第１ゲートトランジスタT1をオ
ンさせると、第１昇圧用容量素子C1は充電され、その容
量素子C1のゲート側端子の電位は外部電源電圧Vccとな
る。
【０００７】次に、第１ゲートトランジスタT1をオフさ
せた状態で第１インバータ回路３の出力をＨレベル（プ
ラスのαボルト）すると、第１昇圧用容量素子C1のゲー
ト側端子の電位は外部電源電圧Vccにαボルトを加算し
た値、即ち一次昇圧電圧V1（＝Vcc＋α）となる。尚、
αボルトはここでは外部電源電圧Vccとしている。つま
り、第１インバータ回路３は、外部電源電圧Vccで動作
されるようになって、その外部電源電圧VccがＨレベル
の出力信号となっている。
せた状態で第１インバータ回路３の出力をＨレベル（プ
ラスのαボルト）すると、第１昇圧用容量素子C1のゲー
ト側端子の電位は外部電源電圧Vccにαボルトを加算し
た値、即ち一次昇圧電圧V1（＝Vcc＋α）となる。尚、
αボルトはここでは外部電源電圧Vccとしている。つま
り、第１インバータ回路３は、外部電源電圧Vccで動作
されるようになって、その外部電源電圧VccがＨレベル
の出力信号となっている。
【０００８】次に、第２インバータ回路４の出力をＬレ
ベルにするとともに第３ゲートトランジスタT3をオフさ
せた状態で第２ゲートトランジスタT2をオンさせると、
第２昇圧用容量素子C2は充電され、その容量素子C2のゲ
ート側端子の電位は一次昇圧電圧V1（＝Vcc＋α）とな
る。
ベルにするとともに第３ゲートトランジスタT3をオフさ
せた状態で第２ゲートトランジスタT2をオンさせると、
第２昇圧用容量素子C2は充電され、その容量素子C2のゲ
ート側端子の電位は一次昇圧電圧V1（＝Vcc＋α）とな
る。
【０００９】次に、第２ゲートトランジスタT2をオフさ
せた状態で第２インバータ回路４の出力をＨレベル（プ
ラスのαボルト）すると、第２昇圧用容量素子C2のゲー
ト側端子の電位は一次昇圧電圧V1にαボルトを加算した
値、即ち二次昇圧電圧V2（＝V1＋α＝Vcc＋２α）とな
る。尚、αボルトは外部電源電圧Vccとしている。つま
り、第２インバータ回路４は、外部電源電圧Vccで動作
されるようになって、その外部電源電圧VccがＨレベル
の出力信号となっている。
せた状態で第２インバータ回路４の出力をＨレベル（プ
ラスのαボルト）すると、第２昇圧用容量素子C2のゲー
ト側端子の電位は一次昇圧電圧V1にαボルトを加算した
値、即ち二次昇圧電圧V2（＝V1＋α＝Vcc＋２α）とな
る。尚、αボルトは外部電源電圧Vccとしている。つま
り、第２インバータ回路４は、外部電源電圧Vccで動作
されるようになって、その外部電源電圧VccがＨレベル
の出力信号となっている。
【００１０】次に、第３ゲートトランジスタT3をオンさ
せると、第２昇圧用容量素子C2に充電されて得られた二
次昇圧電圧V2（＝Vcc＋２α）は、内部電源電圧Voutと
して各内部回路に供給される。つまり、チャージポンプ
回路は、外部電源電圧Vccを２αボルト昇圧した内部電
源電圧Voutを生成する。そして、上記のような動作を繰
り返すことによって、一端が内部電源電圧Vout源に接続
され、他端が外部電源電圧Vcc源又は接地（図では接
地）に接続された安定化容量C0に電荷が充電さ内部電源
電圧源の電位が上昇する。
せると、第２昇圧用容量素子C2に充電されて得られた二
次昇圧電圧V2（＝Vcc＋２α）は、内部電源電圧Voutと
して各内部回路に供給される。つまり、チャージポンプ
回路は、外部電源電圧Vccを２αボルト昇圧した内部電
源電圧Voutを生成する。そして、上記のような動作を繰
り返すことによって、一端が内部電源電圧Vout源に接続
され、他端が外部電源電圧Vcc源又は接地（図では接
地）に接続された安定化容量C0に電荷が充電さ内部電源
電圧源の電位が上昇する。
【００１１】
【発明が解決しようとする課題】ところで、前記したよ
うにチャージポンプ回路に供給される外部電源電圧Vcc
は、通常電圧モードと低電圧モードとでは相違する。チ
ャージポンプ回路の昇圧効率は、外部電源電圧Vccの変
動に対して大きく変動し、外部電源電圧Vccが低電圧に
なるほど効率が急激に低下する。従って、低電圧モード
を備える半導体記憶装置においては、低電圧モード時に
供給能力が不足しないように、チャージポンプ回路の定
数、即ち第１及び第２昇圧用容量素子C1，C2の容量は低
電圧モードを基準に設定している。
うにチャージポンプ回路に供給される外部電源電圧Vcc
は、通常電圧モードと低電圧モードとでは相違する。チ
ャージポンプ回路の昇圧効率は、外部電源電圧Vccの変
動に対して大きく変動し、外部電源電圧Vccが低電圧に
なるほど効率が急激に低下する。従って、低電圧モード
を備える半導体記憶装置においては、低電圧モード時に
供給能力が不足しないように、チャージポンプ回路の定
数、即ち第１及び第２昇圧用容量素子C1，C2の容量は低
電圧モードを基準に設定している。
【００１２】ところが、低電圧モードを基準にチャージ
ポンプ回路の定数を設定すると、リード動作やライト動
作等の通常電圧モード時には、外部電源電圧Vccが高く
なることから逆に昇圧能力が過剰になり無駄な消費電力
の上昇を招くといった問題が生じる。
ポンプ回路の定数を設定すると、リード動作やライト動
作等の通常電圧モード時には、外部電源電圧Vccが高く
なることから逆に昇圧能力が過剰になり無駄な消費電力
の上昇を招くといった問題が生じる。
【００１３】そこで、通常電圧モード時には消費電力を
低減させるために、第１昇圧ステージ５１（第１昇圧用
容量素子C1）で一次昇圧電圧V1を生成した後、第２及び
第３ゲートトランジスタT2，T3を同時にオンさせる。そ
して、第２インバータ回路４の出力をＬレベルに同定し
て一次昇圧電圧V1を第２昇圧ステージ２（第２昇圧用容
量素子C2）で昇圧動作させることなく内部電源電圧Vout
として出力せる１段昇圧ポンピングの方法が考えられ
る。尚、１段昇圧ポンピングに対して第１及び第２昇圧
ステージ１，２を昇圧動作させて二次昇圧電圧V2を内部
電源電圧Voutとして出力せる方法を２段昇圧ポンピング
という。
低減させるために、第１昇圧ステージ５１（第１昇圧用
容量素子C1）で一次昇圧電圧V1を生成した後、第２及び
第３ゲートトランジスタT2，T3を同時にオンさせる。そ
して、第２インバータ回路４の出力をＬレベルに同定し
て一次昇圧電圧V1を第２昇圧ステージ２（第２昇圧用容
量素子C2）で昇圧動作させることなく内部電源電圧Vout
として出力せる１段昇圧ポンピングの方法が考えられ
る。尚、１段昇圧ポンピングに対して第１及び第２昇圧
ステージ１，２を昇圧動作させて二次昇圧電圧V2を内部
電源電圧Voutとして出力せる方法を２段昇圧ポンピング
という。
【００１４】しかしながら、第１昇圧ステージ１（第１
昇圧用容量素子C1）で生成した一次昇圧電圧V1は、第２
及び第３ゲートトランジスタT2，T3を介して内部電源電
圧Voutとして出力される。従って、第２及び第３ゲート
トランジスタT2，T3を介して電荷が流れることから、そ
の分の電圧ドロップや電流ドロップは避けられず、昇圧
効率の低下を招く。詳述すると、第２及び第３ゲートト
ランジスタT2，T3はＰＭＯＳトランジスタであるので、
直流動作的にはそのソース・ドレイン間で電圧ドロップ
は生じないが、これら両トランジスタT2，T3を直列に接
続するので、実行的なチャネル長は長くなり、交流動作
的には第１の昇圧用容量素子C1から放電された電荷の全
てが第３トランジスタT3から出力できずに電圧ドロップ
や昇圧効率の低下をきたす。又、第２の昇圧用容量素子
C2に対する電荷の充電もチャージポンプ回路の昇圧効率
を低下させる要因となっている。
昇圧用容量素子C1）で生成した一次昇圧電圧V1は、第２
及び第３ゲートトランジスタT2，T3を介して内部電源電
圧Voutとして出力される。従って、第２及び第３ゲート
トランジスタT2，T3を介して電荷が流れることから、そ
の分の電圧ドロップや電流ドロップは避けられず、昇圧
効率の低下を招く。詳述すると、第２及び第３ゲートト
ランジスタT2，T3はＰＭＯＳトランジスタであるので、
直流動作的にはそのソース・ドレイン間で電圧ドロップ
は生じないが、これら両トランジスタT2，T3を直列に接
続するので、実行的なチャネル長は長くなり、交流動作
的には第１の昇圧用容量素子C1から放電された電荷の全
てが第３トランジスタT3から出力できずに電圧ドロップ
や昇圧効率の低下をきたす。又、第２の昇圧用容量素子
C2に対する電荷の充電もチャージポンプ回路の昇圧効率
を低下させる要因となっている。
【００１５】この問題は、第１昇圧ステージ２を休止さ
せて第２昇圧ステージ２をチャージポンプ動作させる１
段昇圧ポンピング動作の場合でも同様であった。又、前
記したように供給能力を上げるために回路定数を大きく
することが必須であるが、第１及び第２昇圧用容量素子
C1，C2の容量を大きくすることチップ面積を増大しなけ
ればならず半導体装置の大型化及びコストアップを招
く。
せて第２昇圧ステージ２をチャージポンプ動作させる１
段昇圧ポンピング動作の場合でも同様であった。又、前
記したように供給能力を上げるために回路定数を大きく
することが必須であるが、第１及び第２昇圧用容量素子
C1，C2の容量を大きくすることチップ面積を増大しなけ
ればならず半導体装置の大型化及びコストアップを招
く。
【００１６】尚、この種のチャージポンプ回路を設計す
る場合、最良の回路定数を決定する必要がある。これ
は、低電圧モードから通常電圧モードに、反対に通常電
圧モードから低電圧モードに移行する時、１段昇圧ポン
ピングと２段昇圧ポンピングの制御を切り替える際、そ
の各制御における昇圧電位の諸特性を予め正常に測定す
ることによりその切り替えタイミングと最良の回路定数
とが得られる。そのために、２段昇圧ポンピング動作に
おける外部電源電圧Vccに対する内部電源電圧Voutの特
性と、１段昇圧ポンピング動作における外部電源電圧Vc
cに対する内部電源電圧Voutの特性を予め知るための試
験が必要となる。
る場合、最良の回路定数を決定する必要がある。これ
は、低電圧モードから通常電圧モードに、反対に通常電
圧モードから低電圧モードに移行する時、１段昇圧ポン
ピングと２段昇圧ポンピングの制御を切り替える際、そ
の各制御における昇圧電位の諸特性を予め正常に測定す
ることによりその切り替えタイミングと最良の回路定数
とが得られる。そのために、２段昇圧ポンピング動作に
おける外部電源電圧Vccに対する内部電源電圧Voutの特
性と、１段昇圧ポンピング動作における外部電源電圧Vc
cに対する内部電源電圧Voutの特性を予め知るための試
験が必要となる。
【００１７】本発明は上記問題点を解消するためになさ
れたものであって、その第１の目的は、外部電源電圧に
対して昇圧効率を低下させることなく昇圧することがで
きるチャージポンプ回路、チャージポンプ回路の駆動方
法及び電圧変換回路を提供することにある。
れたものであって、その第１の目的は、外部電源電圧に
対して昇圧効率を低下させることなく昇圧することがで
きるチャージポンプ回路、チャージポンプ回路の駆動方
法及び電圧変換回路を提供することにある。
【００１８】第２の目的は、最良の回路定数を決定する
際の諸特性を求めるための試験が簡単な回路構成で容易
に行うことができる電圧変換回路を提供することにあ
る。
際の諸特性を求めるための試験が簡単な回路構成で容易
に行うことができる電圧変換回路を提供することにあ
る。
【００１９】
【課題を解決するための手段】請求項１及び２の発明に
よれば、チャージポンプ回路において、特定の電圧変換
ステージ（昇圧ステージ）と入力電源線との間、又は、
特定の電圧変換ステージ（昇圧ステージ）と出力電源線
との間にバイパストランジスタを備えた。従って、特定
の電圧変換ステージ（昇圧ステージ）と入力電源線との
間にある電圧変換ステージ（昇圧ステージ）及びゲート
トランジスタ以外の電圧変換ステージ（昇圧ステージ）
及びゲートトランジスタと、又は、特定の電圧変換ステ
ージ（昇圧ステージ）と出力電源線との間にある電圧変
換ステージ（昇圧ステージ）及びゲートトランジスタ以
外の電圧変換ステージ（昇圧ステージ）及びゲートトラ
ンジスタと、バイパストランジスタと協働して動作させ
るとき、充電又は放電の電荷はバイパストランジスタを
介して流れる。その結果、電圧ドロップは小さくなり昇
圧効率の向上が図れる。
よれば、チャージポンプ回路において、特定の電圧変換
ステージ（昇圧ステージ）と入力電源線との間、又は、
特定の電圧変換ステージ（昇圧ステージ）と出力電源線
との間にバイパストランジスタを備えた。従って、特定
の電圧変換ステージ（昇圧ステージ）と入力電源線との
間にある電圧変換ステージ（昇圧ステージ）及びゲート
トランジスタ以外の電圧変換ステージ（昇圧ステージ）
及びゲートトランジスタと、又は、特定の電圧変換ステ
ージ（昇圧ステージ）と出力電源線との間にある電圧変
換ステージ（昇圧ステージ）及びゲートトランジスタ以
外の電圧変換ステージ（昇圧ステージ）及びゲートトラ
ンジスタと、バイパストランジスタと協働して動作させ
るとき、充電又は放電の電荷はバイパストランジスタを
介して流れる。その結果、電圧ドロップは小さくなり昇
圧効率の向上が図れる。
【００２０】請求項３及び４に記載の発明によれば、特
定の電圧変換ステージ（昇圧ステージ）と入力電源線と
の間にある電圧変換ステージ（昇圧ステージ）を除く電
圧変換ステージ（昇圧ステージ）を、又は、該特定の電
圧変換ステージ（昇圧ステージ）と出力電源線との間に
ある電圧変換ステージ（昇圧ステージ）を除く電圧変換
ステージ（昇圧ステージ）を使って入力電源線に供給さ
れる入力電圧を電圧変換（昇圧）させその変換電圧（昇
圧電圧）を出力電源線に出力する時には、前記特定の電
圧変換ステージ（昇圧ステージ）と入力電源線との間に
ある電圧変換ステージ（昇圧ステージ）及びゲートトラ
ンジスタ以外の電圧変換ステージ（昇圧ステージ）及び
ゲートトランジスタを、又は、前記特定の電圧変換ステ
ージ（昇圧ステージ）と出力電源線との間にある電圧変
換ステージ（昇圧ステージ）及びゲートトランジスタ以
外の電圧変換ステージ（昇圧ステージ）及びゲートトラ
ンジスタを、前記バイパストランジスタとで協働して予
め定めた順序で動作させるようにした。従って、充電又
は放電の電荷がバイパストランジスタを介して流れるこ
とから、電圧ドロップを小さくでき昇圧効率の向上を図
ることができる。
定の電圧変換ステージ（昇圧ステージ）と入力電源線と
の間にある電圧変換ステージ（昇圧ステージ）を除く電
圧変換ステージ（昇圧ステージ）を、又は、該特定の電
圧変換ステージ（昇圧ステージ）と出力電源線との間に
ある電圧変換ステージ（昇圧ステージ）を除く電圧変換
ステージ（昇圧ステージ）を使って入力電源線に供給さ
れる入力電圧を電圧変換（昇圧）させその変換電圧（昇
圧電圧）を出力電源線に出力する時には、前記特定の電
圧変換ステージ（昇圧ステージ）と入力電源線との間に
ある電圧変換ステージ（昇圧ステージ）及びゲートトラ
ンジスタ以外の電圧変換ステージ（昇圧ステージ）及び
ゲートトランジスタを、又は、前記特定の電圧変換ステ
ージ（昇圧ステージ）と出力電源線との間にある電圧変
換ステージ（昇圧ステージ）及びゲートトランジスタ以
外の電圧変換ステージ（昇圧ステージ）及びゲートトラ
ンジスタを、前記バイパストランジスタとで協働して予
め定めた順序で動作させるようにした。従って、充電又
は放電の電荷がバイパストランジスタを介して流れるこ
とから、電圧ドロップを小さくでき昇圧効率の向上を図
ることができる。
【００２１】請求項５に記載の発明によれば、入力電圧
が高い時の動作においては、充電又は放電の電荷がバイ
パストランジスタを介して流れることから、電圧ドロッ
プを小さくでき昇圧効率の向上を図ることができるとと
もに容量の小さな容量素子で実現できる。
が高い時の動作においては、充電又は放電の電荷がバイ
パストランジスタを介して流れることから、電圧ドロッ
プを小さくでき昇圧効率の向上を図ることができるとと
もに容量の小さな容量素子で実現できる。
【００２２】請求項６及び７に記載の発明によれば、モ
ード切替回路が第２のモード信号を生成した時、駆動回
路は、チャージポンプ回路の特定の電圧変換ステージ
（昇圧ステージ）と入力電源線との間にある電圧変換ス
テージ（昇圧ステージ）及びゲートトランジスタ以外の
電圧変換ステージ（昇圧ステージ）及びゲートトランジ
スタを、又は、前記特定の電圧変換ステージ（昇圧ステ
ージ）と出力電源線との間にある電圧変換ステージ（昇
圧ステージ）及びゲートトランジスタ以外の電圧変換ス
テージ（昇圧ステージ）及びゲートトランジスタを、バ
イパストランジスタとで協働して予め定めた順序で動作
させるように駆動制御する。従って、充電又は放電の電
荷がバイパストランジスタを介して流れることから、電
圧ドロップを小さくでき昇圧効率の向上を図ることがで
きる。
ード切替回路が第２のモード信号を生成した時、駆動回
路は、チャージポンプ回路の特定の電圧変換ステージ
（昇圧ステージ）と入力電源線との間にある電圧変換ス
テージ（昇圧ステージ）及びゲートトランジスタ以外の
電圧変換ステージ（昇圧ステージ）及びゲートトランジ
スタを、又は、前記特定の電圧変換ステージ（昇圧ステ
ージ）と出力電源線との間にある電圧変換ステージ（昇
圧ステージ）及びゲートトランジスタ以外の電圧変換ス
テージ（昇圧ステージ）及びゲートトランジスタを、バ
イパストランジスタとで協働して予め定めた順序で動作
させるように駆動制御する。従って、充電又は放電の電
荷がバイパストランジスタを介して流れることから、電
圧ドロップを小さくでき昇圧効率の向上を図ることがで
きる。
【００２３】請求項８に記載の発明によれば、モード切
替回路が第２のモード信号を出力する入力電圧が高い時
の動作においては、充電又は放電の電荷がバイパストラ
ンジスタを介して流れることから、電圧ドロップを小さ
くでき昇圧効率の向上を図ることができる。
替回路が第２のモード信号を出力する入力電圧が高い時
の動作においては、充電又は放電の電荷がバイパストラ
ンジスタを介して流れることから、電圧ドロップを小さ
くでき昇圧効率の向上を図ることができる。
【００２４】請求項９に記載の発明によれば、モード切
替回路が半導体装置の動作モードによって第２のモード
信号を出力する時の動作においては、充電又は放電の電
荷がバイパストランジスタを介して流れることから、電
圧ドロップを小さくでき昇圧効率の向上を図ることがで
きるとともに容量の小さな容量素子で実現できる。
替回路が半導体装置の動作モードによって第２のモード
信号を出力する時の動作においては、充電又は放電の電
荷がバイパストランジスタを介して流れることから、電
圧ドロップを小さくでき昇圧効率の向上を図ることがで
きるとともに容量の小さな容量素子で実現できる。
【００２５】請求項１０に記載の発明によれば、モード
切替回路はテストモード選択回路によって、入力電圧に
基づく第１及び第２のモード信号に無関係にテストモー
ド信号に従って第１及び第２のモード信号のいずれか一
方を出力するようにした。従って、チャージポンプ回路
の各モードにおける入力電圧に対する変換電圧（昇圧電
圧）の測定を容易に行うことができる。
切替回路はテストモード選択回路によって、入力電圧に
基づく第１及び第２のモード信号に無関係にテストモー
ド信号に従って第１及び第２のモード信号のいずれか一
方を出力するようにした。従って、チャージポンプ回路
の各モードにおける入力電圧に対する変換電圧（昇圧電
圧）の測定を容易に行うことができる。
【００２６】
【発明の実施の形態】以下、本発明を半導体装置として
のＳＤＲＡＭ（Synchronous Dynamic RandomAccess Mem
ory）に具体化した一実施形態を図１に従って説明す
る。
のＳＤＲＡＭ（Synchronous Dynamic RandomAccess Mem
ory）に具体化した一実施形態を図１に従って説明す
る。
【００２７】図１は、ＳＤＲＡＭ内に設けられた電圧変
換回路を説明するための回路である。電圧変換回路はチ
ャージポンプ回路１０、駆動回路２１及びモード切替回
路６０を有する。
換回路を説明するための回路である。電圧変換回路はチ
ャージポンプ回路１０、駆動回路２１及びモード切替回
路６０を有する。
【００２８】チャージポンプ回路１０は、電圧変換ステ
ージとしての第１及び第２昇圧ステージ１１，１２を有
している。第１昇圧ステージ１１は、ＮＭＯＳトランジ
スタよりなる第１ゲートトランジスタT11を介して外部
電源電圧Vccが供給される電源線に接続されている。外
部電源電圧Vccは、ＳＤＲＡＭが利用されている時（通
常電圧モード）とＳＤＲＡＭが利用されていいない時
（低電圧モード）とでは外部装置から電源線を介して供
給される電圧値が相違するようになっている。つまり、
外部装置から供給される外部電源電圧Vccは通常電圧モ
ード時のほうが低電圧モードより電圧値が高くなるよう
になっている。
ージとしての第１及び第２昇圧ステージ１１，１２を有
している。第１昇圧ステージ１１は、ＮＭＯＳトランジ
スタよりなる第１ゲートトランジスタT11を介して外部
電源電圧Vccが供給される電源線に接続されている。外
部電源電圧Vccは、ＳＤＲＡＭが利用されている時（通
常電圧モード）とＳＤＲＡＭが利用されていいない時
（低電圧モード）とでは外部装置から電源線を介して供
給される電圧値が相違するようになっている。つまり、
外部装置から供給される外部電源電圧Vccは通常電圧モ
ード時のほうが低電圧モードより電圧値が高くなるよう
になっている。
【００２９】第１昇圧ステージ１１と第２昇圧ステージ
１２はＰＭＯＳトランジスタよりなる第２ゲートトラン
ジスタT12を介して接続されている。又、第２昇圧ステ
ージ１２はＰＭＯＳトランジスタよりなる第３ゲートト
ランジスタT13を介して各回路部に内部電源電圧Voutを
供給する内部電源線に接続されている。この内部電源線
には、安定化容量C0が接続され、チャージポンプ回路１
０から電荷を充電する。尚、本実施形態では、外部電源
電圧Vccを入力電圧とし、内部電源電圧Voutを変換電圧
及び昇圧電圧としている。
１２はＰＭＯＳトランジスタよりなる第２ゲートトラン
ジスタT12を介して接続されている。又、第２昇圧ステ
ージ１２はＰＭＯＳトランジスタよりなる第３ゲートト
ランジスタT13を介して各回路部に内部電源電圧Voutを
供給する内部電源線に接続されている。この内部電源線
には、安定化容量C0が接続され、チャージポンプ回路１
０から電荷を充電する。尚、本実施形態では、外部電源
電圧Vccを入力電圧とし、内部電源電圧Voutを変換電圧
及び昇圧電圧としている。
【００３０】第１昇圧ステージ１１は、第１昇圧用容量
素子C11を有している。第１昇圧用容量素子C11の一端
は、第１及び第２ゲートトランジスタT11，T12のソース
端子に接続されている。第１昇圧用容量素子C11の他端
は、駆動回路２１に接続されいる。
素子C11を有している。第１昇圧用容量素子C11の一端
は、第１及び第２ゲートトランジスタT11，T12のソース
端子に接続されている。第１昇圧用容量素子C11の他端
は、駆動回路２１に接続されいる。
【００３１】一方、第２昇圧ステージ１２は、第２昇圧
用容量素子C12を有している。第２昇圧用容量素子C12の
一端は、第２ゲートトランジスタT12のドレイン端子と
第３ゲートトランジスタT13のソース端子とに接続され
ている。第２昇圧用容量素子C12の他端は、駆動回路２
１に接続されている。
用容量素子C12を有している。第２昇圧用容量素子C12の
一端は、第２ゲートトランジスタT12のドレイン端子と
第３ゲートトランジスタT13のソース端子とに接続され
ている。第２昇圧用容量素子C12の他端は、駆動回路２
１に接続されている。
【００３２】ＰＭＯＳトランジスタよりなるバイパスト
ランジスタTBは、そのソース端子が前記第２ゲートトラ
ンジスタT12のソース端子に接続され、そのドレイン端
子が前記第３ゲートトランジスタT12のドレイン端子に
接続されている。そして、バイパストランジスタTBは前
記した第１〜第３ゲートトランジスタT11〜T13とともに
駆動回路２１によってオン・オフ制御される。
ランジスタTBは、そのソース端子が前記第２ゲートトラ
ンジスタT12のソース端子に接続され、そのドレイン端
子が前記第３ゲートトランジスタT12のドレイン端子に
接続されている。そして、バイパストランジスタTBは前
記した第１〜第３ゲートトランジスタT11〜T13とともに
駆動回路２１によってオン・オフ制御される。
【００３３】次に、駆動回路２１を説明する前に、同駆
動回路２１によって駆動されるチャージポンプ回路１０
の動作を図４及び図５に従って説明する。チャージポン
プ回路１０の動作は、外部電源電圧Vccが高い通常電圧
モードと、外部電源電圧Vccが低い低電圧モードとで動
作が相違する。
動回路２１によって駆動されるチャージポンプ回路１０
の動作を図４及び図５に従って説明する。チャージポン
プ回路１０の動作は、外部電源電圧Vccが高い通常電圧
モードと、外部電源電圧Vccが低い低電圧モードとで動
作が相違する。
【００３４】［低電圧モード］まず、低電圧モードから
説明する。低電圧モードにおいては、チャージポンプ回
路１０は、従来と同様に第１及び第２昇圧ステージ１
１，１２を動作させるいわゆる２段昇圧ポンピング動作
を行う。従って、２段昇圧ポンピング動作では、バイパ
ストランジスタTBを常時オフ状態になっている。
説明する。低電圧モードにおいては、チャージポンプ回
路１０は、従来と同様に第１及び第２昇圧ステージ１
１，１２を動作させるいわゆる２段昇圧ポンピング動作
を行う。従って、２段昇圧ポンピング動作では、バイパ
ストランジスタTBを常時オフ状態になっている。
【００３５】そして、第１ゲートトランジスタT11のゲ
ートには、図４に示すような第１制御信号S1が入力され
る。又、第２ゲートトランジスタT12のゲートは第２制
御信号S2が入力される。第２制御信号S2は、図４に示す
ように、第１制御信号S1がＬレベルに立ち下がっている
間の一定期間だけＬレベルとなる信号である。第３ゲー
トトランジスタT13のゲートには、第３制御信号S3が入
力される。第３制御信号S3は、図４に示すように、第１
及び第２制御信号S1，S2が共にＨレベルに立ち上がって
い間の一定期間だけＬレベルとなる信号である。バイパ
ストランジスタTBのゲートには、バイパス制御信号SBが
入力される。バイパス制御信号SBは、図４に示すよう
に、低電圧モード時（２段昇圧ポンピング動作時）には
常時Ｈレベルに保持されている。
ートには、図４に示すような第１制御信号S1が入力され
る。又、第２ゲートトランジスタT12のゲートは第２制
御信号S2が入力される。第２制御信号S2は、図４に示す
ように、第１制御信号S1がＬレベルに立ち下がっている
間の一定期間だけＬレベルとなる信号である。第３ゲー
トトランジスタT13のゲートには、第３制御信号S3が入
力される。第３制御信号S3は、図４に示すように、第１
及び第２制御信号S1，S2が共にＨレベルに立ち上がって
い間の一定期間だけＬレベルとなる信号である。バイパ
ストランジスタTBのゲートには、バイパス制御信号SBが
入力される。バイパス制御信号SBは、図４に示すよう
に、低電圧モード時（２段昇圧ポンピング動作時）には
常時Ｈレベルに保持されている。
【００３６】尚、本実施形態では、第１制御信号S1がＨ
レベルの電位は、第１ゲートトランジスタT11のしきい
ち電圧Vthを考慮して、容量素子C11のゲート側端子の電
位V1が外部電源電圧Vccとなるように、外部電源電圧Vcc
としきいち電圧Vthを加算した電圧又はそれ以上の電位
に設定されている。これは、通常電圧モードでも同様で
ある。
レベルの電位は、第１ゲートトランジスタT11のしきい
ち電圧Vthを考慮して、容量素子C11のゲート側端子の電
位V1が外部電源電圧Vccとなるように、外部電源電圧Vcc
としきいち電圧Vthを加算した電圧又はそれ以上の電位
に設定されている。これは、通常電圧モードでも同様で
ある。
【００３７】一方、第２、第３及びバイパス制御信号S
2，S3、SBのＨレベルの電位は、それぞれ各トランジスタ
T12，T13，TBを確実にオフ状態にする必要から外部電源
電圧Vccと同じ電位ではなく、同チャージポンプ回路１
０にて昇圧して得られた内部電源電電圧Voutと同電位の
電圧Vppの電位である。これは、通常電圧モードでも同
様である。
2，S3、SBのＨレベルの電位は、それぞれ各トランジスタ
T12，T13，TBを確実にオフ状態にする必要から外部電源
電圧Vccと同じ電位ではなく、同チャージポンプ回路１
０にて昇圧して得られた内部電源電電圧Voutと同電位の
電圧Vppの電位である。これは、通常電圧モードでも同
様である。
【００３８】一方、第１昇圧ステージ１１の第１昇圧用
容量素子C11には、第１昇圧信号SX1が入力される。第１
昇圧信号SX1は、図４に示すように、第１制御信号S1が
ＬレベルのときＨレベルに、反対に第１制御信号S1がＨ
レベルのときＬレベルとなる信号である。第２昇圧ステ
ージ１２の第２昇圧用容量素子C12には、第２昇圧信号S
X2が入力される。第２昇圧信号SX2は、図４に示すよう
に、第１昇圧信号SX1がＬレベルのときＨレベルに、反
対に第１昇圧信号SX1がＨレベルのときＬレベルとなる
信号である。
容量素子C11には、第１昇圧信号SX1が入力される。第１
昇圧信号SX1は、図４に示すように、第１制御信号S1が
ＬレベルのときＨレベルに、反対に第１制御信号S1がＨ
レベルのときＬレベルとなる信号である。第２昇圧ステ
ージ１２の第２昇圧用容量素子C12には、第２昇圧信号S
X2が入力される。第２昇圧信号SX2は、図４に示すよう
に、第１昇圧信号SX1がＬレベルのときＨレベルに、反
対に第１昇圧信号SX1がＨレベルのときＬレベルとなる
信号である。
【００３９】そして、第１制御信号S1がＨレベルに立ち
上がって第１ゲートトランジスタT11がオンすると、低
い電圧の外部電源電圧Vccに基づいて第１昇圧用容量素
子C11は充電され、その容量素子C11のゲート側端子の電
位V1は外部電源電圧Vccとなる。
上がって第１ゲートトランジスタT11がオンすると、低
い電圧の外部電源電圧Vccに基づいて第１昇圧用容量素
子C11は充電され、その容量素子C11のゲート側端子の電
位V1は外部電源電圧Vccとなる。
【００４０】容量素子C11のゲート側端子の電位V1が外
部電源電圧Vccとなると、第１制御信号S1がＬレベルに
立ち下がり、第１昇圧信号SX1がＨレベル（プラスのα
ボルト）に立ち上がる。Ｈレベルに立ち上がった第１昇
圧信号SX1に基づいて、第１昇圧用容量素子C11のゲート
側端子の電位V1は外部電源電圧Vccにαボルトを加算し
た値（＝Vcc＋α）となる。尚、αボルトは、本実施形
態では外部電源電圧Vccとしている。つまり、第１昇圧
信号SX1を出力する後記するインバータ回路５４は、外
部電源電圧Vccで動作されるようになって、その外部電
源電圧VccがＨレベルの第１昇圧信号SX1として出力され
るようになっている。
部電源電圧Vccとなると、第１制御信号S1がＬレベルに
立ち下がり、第１昇圧信号SX1がＨレベル（プラスのα
ボルト）に立ち上がる。Ｈレベルに立ち上がった第１昇
圧信号SX1に基づいて、第１昇圧用容量素子C11のゲート
側端子の電位V1は外部電源電圧Vccにαボルトを加算し
た値（＝Vcc＋α）となる。尚、αボルトは、本実施形
態では外部電源電圧Vccとしている。つまり、第１昇圧
信号SX1を出力する後記するインバータ回路５４は、外
部電源電圧Vccで動作されるようになって、その外部電
源電圧VccがＨレベルの第１昇圧信号SX1として出力され
るようになっている。
【００４１】やがて、第２制御信号S2がＬレベルに一定
期間立ち下がると、第２ゲートトランジスタT12がオン
して第２昇圧用容量素子C12は充電され、その容量素子C
12のゲート側端子の電位V2は前記第１昇圧用容量素子C1
1のゲート側端子の電位V1（＝Vcc＋α）となる。
期間立ち下がると、第２ゲートトランジスタT12がオン
して第２昇圧用容量素子C12は充電され、その容量素子C
12のゲート側端子の電位V2は前記第１昇圧用容量素子C1
1のゲート側端子の電位V1（＝Vcc＋α）となる。
【００４２】そして、第２ゲートトランジスタT12がオ
フした後に、第２昇圧信号SX2がＨレベル（プラスのα
ボルト）に立ち上がると、第２昇圧用容量素子C12のゲ
ート側端子の電位V2はαボルトを加算した値（＝V1＋α
＝Vcc＋２α）となる。尚、αボルトは、前記と同様に
外部電源電圧Vccとしている。つまり、第２昇圧信号SX2
を出力する後記するインバータ回路５９は、外部電源電
圧Vccで動作されるようになって、その外部電源電圧Vcc
がＨレベルの第２昇圧信号SX2として出力されるように
なっている。
フした後に、第２昇圧信号SX2がＨレベル（プラスのα
ボルト）に立ち上がると、第２昇圧用容量素子C12のゲ
ート側端子の電位V2はαボルトを加算した値（＝V1＋α
＝Vcc＋２α）となる。尚、αボルトは、前記と同様に
外部電源電圧Vccとしている。つまり、第２昇圧信号SX2
を出力する後記するインバータ回路５９は、外部電源電
圧Vccで動作されるようになって、その外部電源電圧Vcc
がＨレベルの第２昇圧信号SX2として出力されるように
なっている。
【００４３】やがて、第３制御信号S3がＬレベルに一定
期間立ち下がると第３ゲートトランジスタT13がオンし
て第２昇圧用容量素子C12に充電されて得られた電圧V2
（Vcc＋２α）は、内部電源電圧Voutとして各内部回路
に供給される。
期間立ち下がると第３ゲートトランジスタT13がオンし
て第２昇圧用容量素子C12に充電されて得られた電圧V2
（Vcc＋２α）は、内部電源電圧Voutとして各内部回路
に供給される。
【００４４】つまり、低電圧モードにおいて、チャージ
ポンプ回路１０は外部電源電圧Vccを２αボルト昇圧し
た内部電源電圧Voutを生成する。そして、上記の動作を
繰り返すことによって、昇圧された内部電源電圧Voutが
出力され続けることになる。
ポンプ回路１０は外部電源電圧Vccを２αボルト昇圧し
た内部電源電圧Voutを生成する。そして、上記の動作を
繰り返すことによって、昇圧された内部電源電圧Voutが
出力され続けることになる。
【００４５】［通常電圧モード］次に、通常電圧モード
について説明する。通常電圧モードにおいては、このチ
ャージポンプ回路１０は、従来と同様に第１昇圧ステー
ジ１１のみを動作させるいわゆる１段昇圧ポンピング動
作を行う。そして、従来と相違する点は、１段昇圧ポン
ピング動作では、第２及び第３ゲートトランジスタT1
2，T13を常時オフ状態にし、バイパストランジスタTBを
オン・オフ制御する点である。
について説明する。通常電圧モードにおいては、このチ
ャージポンプ回路１０は、従来と同様に第１昇圧ステー
ジ１１のみを動作させるいわゆる１段昇圧ポンピング動
作を行う。そして、従来と相違する点は、１段昇圧ポン
ピング動作では、第２及び第３ゲートトランジスタT1
2，T13を常時オフ状態にし、バイパストランジスタTBを
オン・オフ制御する点である。
【００４６】そして、第１ゲートトランジスタT11のゲ
ートには、図５に示すように、２段昇圧ポンピングの時
と同様な第１制御信号S1が入力される。又、第２及び第
３ゲートトランジスタT12，T13のゲートにそれぞれ入力
される第２及び第３制御信号S2，S3は、図５に示すよう
に、常時Ｈレベルに保持されている。さらに、バイパス
制御信号SBは、図５に示すように、第１制御信号S1がＬ
レベルに立ち下がっている間の一定期間だけＬレベルと
なる信号である。
ートには、図５に示すように、２段昇圧ポンピングの時
と同様な第１制御信号S1が入力される。又、第２及び第
３ゲートトランジスタT12，T13のゲートにそれぞれ入力
される第２及び第３制御信号S2，S3は、図５に示すよう
に、常時Ｈレベルに保持されている。さらに、バイパス
制御信号SBは、図５に示すように、第１制御信号S1がＬ
レベルに立ち下がっている間の一定期間だけＬレベルと
なる信号である。
【００４７】一方、第１昇圧ステージ１１の第１昇圧用
容量素子C11に入力される第１昇圧信号SX1は、図５に示
すように、２段昇圧ポンピング動作の時と同様な第１制
御信号S1がＬレベルのときにＨレベル、反対に第１制御
信号S1がＨレベルのときにＬレベルとなる信号である。
又、第２昇圧ステージ１２の第２昇圧用容量素子C12に
入力される第２昇圧信号SX2は、図５に示すように、常
にＬレベル（０ボルト）に保持された信号となる。
容量素子C11に入力される第１昇圧信号SX1は、図５に示
すように、２段昇圧ポンピング動作の時と同様な第１制
御信号S1がＬレベルのときにＨレベル、反対に第１制御
信号S1がＨレベルのときにＬレベルとなる信号である。
又、第２昇圧ステージ１２の第２昇圧用容量素子C12に
入力される第２昇圧信号SX2は、図５に示すように、常
にＬレベル（０ボルト）に保持された信号となる。
【００４８】そして、第１制御信号S1がＨレベルに立ち
上がって第１ゲートトランジスタT11がオンすると、高
い電圧の外部電源電圧Vccに基づいて第１昇圧用容量素
子C11は充電され、その容量素子C11のゲート側端子の電
位V1は外部電源電圧Vccとなる。
上がって第１ゲートトランジスタT11がオンすると、高
い電圧の外部電源電圧Vccに基づいて第１昇圧用容量素
子C11は充電され、その容量素子C11のゲート側端子の電
位V1は外部電源電圧Vccとなる。
【００４９】容量素子C11のゲート側端子の電位V1が外
部電源電圧Vccとなると、第１制御信号S1がＬレベルに
立ち下がり、第１昇圧信号SX1がＨレベル（プラスのα
ボルト）に立ち上がる。Ｈレベルに立ち上がった第１昇
圧信号SX1に基づいて、第１昇圧用容量素子C11のゲート
側端子の電位V1は外部電源電圧Vccにαボルトを加算し
た値（＝Vcc＋α）となる。
部電源電圧Vccとなると、第１制御信号S1がＬレベルに
立ち下がり、第１昇圧信号SX1がＨレベル（プラスのα
ボルト）に立ち上がる。Ｈレベルに立ち上がった第１昇
圧信号SX1に基づいて、第１昇圧用容量素子C11のゲート
側端子の電位V1は外部電源電圧Vccにαボルトを加算し
た値（＝Vcc＋α）となる。
【００５０】やがて、バイパス制御信号SBがＬレベルに
一定期間立ち下がると、バイパストランジスタTBがオン
して第１昇圧用容量素子C11に充電されて得られた電圧V
1（Vcc＋α）は、内部電源電圧Voutとして各内部回路に
供給される。
一定期間立ち下がると、バイパストランジスタTBがオン
して第１昇圧用容量素子C11に充電されて得られた電圧V
1（Vcc＋α）は、内部電源電圧Voutとして各内部回路に
供給される。
【００５１】つまり、通常電圧モードにおいて、チャー
ジポンプ回路１０は高い電圧の外部電源電圧Vccをαボ
ルト昇圧した内部電源電圧Voutを生成する。そして、上
記の動作を繰り返すことによって、バイパストランジス
タTBを介して昇圧された内部電源電圧Voutが出力され続
けることになる。
ジポンプ回路１０は高い電圧の外部電源電圧Vccをαボ
ルト昇圧した内部電源電圧Voutを生成する。そして、上
記の動作を繰り返すことによって、バイパストランジス
タTBを介して昇圧された内部電源電圧Voutが出力され続
けることになる。
【００５２】この時、第１昇圧ステージ１１（第１昇圧
用容量素子C11）で生成した一次昇圧電圧V1は、１つの
バイパストランジスタTBを介して内部電源電圧Voutとし
て出力される。その結果、従来のように複数のゲートト
ランジスタ（第２及び第３ゲートトランジスタT2，T3）
を介して電荷が流れるのと相違して、その分の電圧ドロ
ップや電流ドロップは小さくなり、昇圧効率を上げるこ
とができる。
用容量素子C11）で生成した一次昇圧電圧V1は、１つの
バイパストランジスタTBを介して内部電源電圧Voutとし
て出力される。その結果、従来のように複数のゲートト
ランジスタ（第２及び第３ゲートトランジスタT2，T3）
を介して電荷が流れるのと相違して、その分の電圧ドロ
ップや電流ドロップは小さくなり、昇圧効率を上げるこ
とができる。
【００５３】次に、前記各信号S1〜S3，SB，SX1，SX2を
生成してチャージポンプ回路１０を駆動制御する駆動回
路２１について説明する。図１において、駆動回路２１
は発振回路２２を備えている。発振回路２２は、予め定
めた周期の矩形波の発振パルス信号SG1を出力する。発
振回路２２は、図示しない電圧検出回路がその時々の内
部電源電圧Voutの値を検出し、同内部電源電圧Voutが各
モードにおける予め定められた基準電圧値を超えたこと
を検出した時、発振パルス信号SG1の発振を停止するよ
うになっている。
生成してチャージポンプ回路１０を駆動制御する駆動回
路２１について説明する。図１において、駆動回路２１
は発振回路２２を備えている。発振回路２２は、予め定
めた周期の矩形波の発振パルス信号SG1を出力する。発
振回路２２は、図示しない電圧検出回路がその時々の内
部電源電圧Voutの値を検出し、同内部電源電圧Voutが各
モードにおける予め定められた基準電圧値を超えたこと
を検出した時、発振パルス信号SG1の発振を停止するよ
うになっている。
【００５４】第１ナンド回路２３は、２入力端子のナン
ド回路であって、一方の入力端子には５個のインバータ
回路２４〜２８を介して発振パルス信号SG1を入力し、
他方の入力端子にはインバータ回路２４を介して発振パ
ルス信号SG1を入力する。従って、第１ナンド回路２３
の出力は、発振パルス信号SG1がＬレベルからＨレベル
に立ち上がると、直ちにＬレベルからＨレベルに立ち上
がる。又、第１ナンド回路２３の出力は、発振パルス信
号SG1がＨレベルからＬレベルに立ち下がるとインバー
タ回路２５〜２８で決まる遅延時間後にＨレベルからＬ
レベルに立ち下がる。そして、第１ナンド回路２３の出
力はインバータ回路２９にて反転され、その反転した信
号は前記第１制御信号S1として第１ゲートトランジスタ
T11のゲート端子に出力される。従って、第１制御信号S
1は、発振パルス信号SG1とほぼ同期した信号となる。
ド回路であって、一方の入力端子には５個のインバータ
回路２４〜２８を介して発振パルス信号SG1を入力し、
他方の入力端子にはインバータ回路２４を介して発振パ
ルス信号SG1を入力する。従って、第１ナンド回路２３
の出力は、発振パルス信号SG1がＬレベルからＨレベル
に立ち上がると、直ちにＬレベルからＨレベルに立ち上
がる。又、第１ナンド回路２３の出力は、発振パルス信
号SG1がＨレベルからＬレベルに立ち下がるとインバー
タ回路２５〜２８で決まる遅延時間後にＨレベルからＬ
レベルに立ち下がる。そして、第１ナンド回路２３の出
力はインバータ回路２９にて反転され、その反転した信
号は前記第１制御信号S1として第１ゲートトランジスタ
T11のゲート端子に出力される。従って、第１制御信号S
1は、発振パルス信号SG1とほぼ同期した信号となる。
【００５５】尚、インバータ回路２９と第１ゲートトラ
ンジスタT11のゲート端子との間には、昇圧用のコンデ
ンサCaが設けられている。つまり、インバータ回路２９
が外部電源電圧Vccで動作するインバータ回路であっ
て、同インバータ回路２９の出力がＨレベルになった
時、第１制御信号S1のＨレベルの電位が外部電圧Vccと
第１ゲートトランジスタT11のしきい値電圧Vthを加算し
た値以上になるように、昇圧用のコンデンサCaにて昇圧
している。
ンジスタT11のゲート端子との間には、昇圧用のコンデ
ンサCaが設けられている。つまり、インバータ回路２９
が外部電源電圧Vccで動作するインバータ回路であっ
て、同インバータ回路２９の出力がＨレベルになった
時、第１制御信号S1のＨレベルの電位が外部電圧Vccと
第１ゲートトランジスタT11のしきい値電圧Vthを加算し
た値以上になるように、昇圧用のコンデンサCaにて昇圧
している。
【００５６】第２ナンド回路３０は、２入力端子のナン
ド回路であって、一方の入力端子には６個のインバータ
回路３１〜３６を介して発振パルス信号SG1を入力し、
他方の入力端子にはインバータ回路３１，３２を介して
発振パルス信号SG1を入力する。従って、第２ナンド回
路３０の出力信号SG2は、発振パルス信号SG1がＬレベル
からＨレベルに立ち上がるとインバータ回路２５〜２８
で決まる遅延時間後にＨレベルからＬレベルに立ち下が
る。又、第２ナンド回路３０の出力信号SG2は、発振パ
ルス信号SG1がＨレベルからＬレベルに立ち下がると直
ちにＬレベルからＨレベルに立ち上がる。
ド回路であって、一方の入力端子には６個のインバータ
回路３１〜３６を介して発振パルス信号SG1を入力し、
他方の入力端子にはインバータ回路３１，３２を介して
発振パルス信号SG1を入力する。従って、第２ナンド回
路３０の出力信号SG2は、発振パルス信号SG1がＬレベル
からＨレベルに立ち上がるとインバータ回路２５〜２８
で決まる遅延時間後にＨレベルからＬレベルに立ち下が
る。又、第２ナンド回路３０の出力信号SG2は、発振パ
ルス信号SG1がＨレベルからＬレベルに立ち下がると直
ちにＬレベルからＨレベルに立ち上がる。
【００５７】第１ノア回路３７は２入力端子のノア回路
であって、一方の入力端子には前記第２ナンド回路３０
の出力信号SG2を入力し、他方の入力端子には３個のイ
ンバータ回路３８〜４０を介してモード切替回路６０か
らのモード設定信号SGMを入力する。そして、２段昇圧
ポンピング動作（低電圧モード）の時には、第１ノア回
路３７の他方の入力端子にはＬレベルの信号が入力さ
れ、前記出力信号SG2に基づく出力信号、即ち出力信号S
G2が反転した信号がインバータ回路４２に出力される。
一方、１段昇圧ポンピング動作（通常電圧モード）の時
には、第１ノア回路３７の他方の入力端子にはＨレベル
の信号が入力され、前記出力信号SG2に関係なく常にＬ
レベルの出力信号がインバータ回路４１に出力される。
であって、一方の入力端子には前記第２ナンド回路３０
の出力信号SG2を入力し、他方の入力端子には３個のイ
ンバータ回路３８〜４０を介してモード切替回路６０か
らのモード設定信号SGMを入力する。そして、２段昇圧
ポンピング動作（低電圧モード）の時には、第１ノア回
路３７の他方の入力端子にはＬレベルの信号が入力さ
れ、前記出力信号SG2に基づく出力信号、即ち出力信号S
G2が反転した信号がインバータ回路４２に出力される。
一方、１段昇圧ポンピング動作（通常電圧モード）の時
には、第１ノア回路３７の他方の入力端子にはＨレベル
の信号が入力され、前記出力信号SG2に関係なく常にＬ
レベルの出力信号がインバータ回路４１に出力される。
【００５８】インバータ回路４１の出力端子はレベルシ
フタ７０を介して前記第２ゲートトランジスタT12のゲ
ートに接続され、インバータ回路４１の出力信号は、レ
ベルシフタ７０にてそのＨレベルの電位がレベル変換さ
れて同出力信号と同相の第２制御信号S2として第２ゲー
トトランジスタT12のゲートに出力される。レベルシフ
タ７０は、インバータ回路４１の出力信号がＨレベルの
ときに、同相の第２制御信号S2のＨレベルの電位を、内
部電源電圧Voutと同じ電位の電圧Vppの電位にする回路
である。
フタ７０を介して前記第２ゲートトランジスタT12のゲ
ートに接続され、インバータ回路４１の出力信号は、レ
ベルシフタ７０にてそのＨレベルの電位がレベル変換さ
れて同出力信号と同相の第２制御信号S2として第２ゲー
トトランジスタT12のゲートに出力される。レベルシフ
タ７０は、インバータ回路４１の出力信号がＨレベルの
ときに、同相の第２制御信号S2のＨレベルの電位を、内
部電源電圧Voutと同じ電位の電圧Vppの電位にする回路
である。
【００５９】従って、２段昇圧ポンピング動作の時に
は、第２ナンド回路３０の出力信号SG2と同相の第２制
御信号S2が第２ゲートトランジスタT12のゲートに出力
される。つまり、第１制御信号S1がＬレベルに立ち下が
った後に一定時間遅れて第２制御信号S2はＬレベルに立
ち下がる。そして、第１制御信号S1がＨレベルに立ち上
がる一定時間前に第２制御信号S2はＨレベルに立ち上が
る。一方、１段昇圧ポンピング動作の時には、第２制御
信号S2が常にＨレベルとなり、第２ゲートトランジスタ
T12はオフ状態となる。
は、第２ナンド回路３０の出力信号SG2と同相の第２制
御信号S2が第２ゲートトランジスタT12のゲートに出力
される。つまり、第１制御信号S1がＬレベルに立ち下が
った後に一定時間遅れて第２制御信号S2はＬレベルに立
ち下がる。そして、第１制御信号S1がＨレベルに立ち上
がる一定時間前に第２制御信号S2はＨレベルに立ち上が
る。一方、１段昇圧ポンピング動作の時には、第２制御
信号S2が常にＨレベルとなり、第２ゲートトランジスタ
T12はオフ状態となる。
【００６０】第２ノア回路４２は２入力端子のノア回路
であって、一方の入力端子には前記第２ナンド回路３０
の出力信号SG2を入力し、他方の入力端子には４個のイ
ンバータ回路３８〜４０，４３を介してモード切替回路
６０からのモード設定信号SGMを入力する。そして、１
段昇圧ポンピング動作（通常電圧モード）の時には、第
２ノア回路４２の他方の入力端子にはＬレベルの信号が
入力され、前記出力信号SG2に基づく出力信号、即ち出
力信号SG2が反転した信号がインバータ回路４４に出力
される。一方、２段昇圧ポンピング動作（低電圧モー
ド）の時には、第２ノア回路４２の他方の入力端子には
Ｈレベルの信号が入力され、前記出力信号SG2に関係な
く常にＬレベルの出力信号がインバータ回路４４に出力
される。
であって、一方の入力端子には前記第２ナンド回路３０
の出力信号SG2を入力し、他方の入力端子には４個のイ
ンバータ回路３８〜４０，４３を介してモード切替回路
６０からのモード設定信号SGMを入力する。そして、１
段昇圧ポンピング動作（通常電圧モード）の時には、第
２ノア回路４２の他方の入力端子にはＬレベルの信号が
入力され、前記出力信号SG2に基づく出力信号、即ち出
力信号SG2が反転した信号がインバータ回路４４に出力
される。一方、２段昇圧ポンピング動作（低電圧モー
ド）の時には、第２ノア回路４２の他方の入力端子には
Ｈレベルの信号が入力され、前記出力信号SG2に関係な
く常にＬレベルの出力信号がインバータ回路４４に出力
される。
【００６１】インバータ回路４４の出力端子はレベルシ
フタ７１を介して前記バイパストランジスタTBのゲート
に接続され、インバータ回路４４の出力信号は、レベル
シフタ７１にてそのＨレベルの電位がレベル変換されて
同出力信号と同相のバイパス制御信号SBとしてバイパス
トランジスタTBのゲートに出力される。レベルシフタ７
１は、インバータ回路４４の出力信号がＨレベルのとき
に、同相のバイパス制御信号SBのＨレベルの電位を、内
部電源電圧Voutと同じ電位の電圧Vppの電位にする回路
である。
フタ７１を介して前記バイパストランジスタTBのゲート
に接続され、インバータ回路４４の出力信号は、レベル
シフタ７１にてそのＨレベルの電位がレベル変換されて
同出力信号と同相のバイパス制御信号SBとしてバイパス
トランジスタTBのゲートに出力される。レベルシフタ７
１は、インバータ回路４４の出力信号がＨレベルのとき
に、同相のバイパス制御信号SBのＨレベルの電位を、内
部電源電圧Voutと同じ電位の電圧Vppの電位にする回路
である。
【００６２】従って、１段昇圧ポンピング動作の時に
は、第２ナンド回路３０の出力信号SG2と同相のバイパ
ス制御信号SBがバイパストランジスタTBのゲートに出力
される。つまり、第１制御信号S1がＬレベルに立ち下が
った後に一定時間遅れてバイパス制御信号SBはＬレベル
に立ち下がる。そして、第１制御信号S1がＨレベルに立
ち上がる一定時間前にバイパス制御信号SBはＨレベルに
立ち上がる。一方、２段昇圧ポンピング動作の時には、
バイパス制御信号SBが常にＨレベルとなり、バイパスト
ランジスタTBはオフ状態となる。
は、第２ナンド回路３０の出力信号SG2と同相のバイパ
ス制御信号SBがバイパストランジスタTBのゲートに出力
される。つまり、第１制御信号S1がＬレベルに立ち下が
った後に一定時間遅れてバイパス制御信号SBはＬレベル
に立ち下がる。そして、第１制御信号S1がＨレベルに立
ち上がる一定時間前にバイパス制御信号SBはＨレベルに
立ち上がる。一方、２段昇圧ポンピング動作の時には、
バイパス制御信号SBが常にＨレベルとなり、バイパスト
ランジスタTBはオフ状態となる。
【００６３】第３ナンド回路４５は２入力端子のナンド
回路であって、一方の入力端子には７個のインバータ回
路３１〜３６，４６を介して発振パルス信号SG1を入力
し、他方の入力端子には３個のインバータ回路３１〜３
３を介して発振パルス信号SG1を入力する。従って、第
２ナンド回路３０の出力は、発振パルス信号SG1がＬレ
ベルからＨレベルに立ち上がると直ちにＬレベルからＨ
レベルに立ち上がる。又、第２ナンド回路３０の出力
は、発振パルス信号SG1がＨレベルからＬレベルに立ち
下がるとインバータ回路３４〜３６，４６で決まる遅延
時間後にＨレベルからＬレベルに立ち下がる。
回路であって、一方の入力端子には７個のインバータ回
路３１〜３６，４６を介して発振パルス信号SG1を入力
し、他方の入力端子には３個のインバータ回路３１〜３
３を介して発振パルス信号SG1を入力する。従って、第
２ナンド回路３０の出力は、発振パルス信号SG1がＬレ
ベルからＨレベルに立ち上がると直ちにＬレベルからＨ
レベルに立ち上がる。又、第２ナンド回路３０の出力
は、発振パルス信号SG1がＨレベルからＬレベルに立ち
下がるとインバータ回路３４〜３６，４６で決まる遅延
時間後にＨレベルからＬレベルに立ち下がる。
【００６４】第４ナンド回路４７は２入力端子のナンド
回路であって、一方の入力端子には前記第３ナンド回路
３０の出力信号SG3を入力し、他方の入力端子には４個
のインバータ回路３８〜４０，４３を介してモード切替
回路６０からのモード設定信号SGMを入力する。
回路であって、一方の入力端子には前記第３ナンド回路
３０の出力信号SG3を入力し、他方の入力端子には４個
のインバータ回路３８〜４０，４３を介してモード切替
回路６０からのモード設定信号SGMを入力する。
【００６５】そして、２段昇圧ポンピング動作（低電圧
モード）の時には、第４ナンド回路４７の他方の入力端
子にはＨレベルの信号が入力され、前記出力信号SG3に
基づく出力信号、即ち出力信号SG3が反転した信号がレ
ベルシフタ７２を介して第３制御信号S3として第３ゲー
トトランジスタT13のゲートに出力される。一方、１段
昇圧ポンピング動作（通常電圧モード）の時には、第４
ナンド回路４７の他方の入力端子にはＬレベルの信号が
入力され、前記出力信号SG3に関係なく常にＨレベルの
出力信号がレベルシフタ７２を介して第３制御信号S3と
して第３ゲートトランジスタT13のゲートに出力され
る。
モード）の時には、第４ナンド回路４７の他方の入力端
子にはＨレベルの信号が入力され、前記出力信号SG3に
基づく出力信号、即ち出力信号SG3が反転した信号がレ
ベルシフタ７２を介して第３制御信号S3として第３ゲー
トトランジスタT13のゲートに出力される。一方、１段
昇圧ポンピング動作（通常電圧モード）の時には、第４
ナンド回路４７の他方の入力端子にはＬレベルの信号が
入力され、前記出力信号SG3に関係なく常にＨレベルの
出力信号がレベルシフタ７２を介して第３制御信号S3と
して第３ゲートトランジスタT13のゲートに出力され
る。
【００６６】レベルシフタ７２は、ナンド回路４７の出
力信号がＨレベルのときに、同相の第３制御信号S3のＨ
レベルの電位を、内部電源電圧Voutと同じ電位の電圧Vp
pの電位にする回路である。
力信号がＨレベルのときに、同相の第３制御信号S3のＨ
レベルの電位を、内部電源電圧Voutと同じ電位の電圧Vp
pの電位にする回路である。
【００６７】従って、２段昇圧ポンピング動作の時に
は、第２制御信号S2より遅れて立ち上がる第１制御信号
S1がＨレベルに立ち上がった後の一定期間後に第３制御
信号S3はＬレベルに立ち下がり、第２制御信号S2より早
く立ち下がる第１制御信号S1がＬレベルに立ち下がる一
定時間前に第３制御信号S3はＨレベルに立ち上がる。一
方、１段昇圧ポンピング動作の時には、第３制御信号S3
が常にＨレベルとなり、第３ゲートトランジスタT13は
オフ状態となる。
は、第２制御信号S2より遅れて立ち上がる第１制御信号
S1がＨレベルに立ち上がった後の一定期間後に第３制御
信号S3はＬレベルに立ち下がり、第２制御信号S2より早
く立ち下がる第１制御信号S1がＬレベルに立ち下がる一
定時間前に第３制御信号S3はＨレベルに立ち上がる。一
方、１段昇圧ポンピング動作の時には、第３制御信号S3
が常にＨレベルとなり、第３ゲートトランジスタT13は
オフ状態となる。
【００６８】前記発振パルス信号SG1は、６個のインバ
ータ回路２４，５０〜５４を介して第１昇圧ステージ１
１の第１昇圧用容量素子C11に供給される。そして、第
１昇圧用容量素子C11はその最終段のインバータ回路５
４の出力信号を第１昇圧信号SX1として入力する。従っ
て、インバータ回路５４からの第１昇圧信号SX1は発振
パルス信号SG1と同相の信号となる。その結果、第１昇
圧信号SX1は、第１制御信号S1がＬレベルからＨレベル
に立ち上がるとＨレベルからＬレベルに立ち下がるとと
もに、第１制御信号S1がＨレベルからＬレベルに立ち下
がるとＬレベルからＨレベルに立ち上がる。
ータ回路２４，５０〜５４を介して第１昇圧ステージ１
１の第１昇圧用容量素子C11に供給される。そして、第
１昇圧用容量素子C11はその最終段のインバータ回路５
４の出力信号を第１昇圧信号SX1として入力する。従っ
て、インバータ回路５４からの第１昇圧信号SX1は発振
パルス信号SG1と同相の信号となる。その結果、第１昇
圧信号SX1は、第１制御信号S1がＬレベルからＨレベル
に立ち上がるとＨレベルからＬレベルに立ち下がるとと
もに、第１制御信号S1がＨレベルからＬレベルに立ち下
がるとＬレベルからＨレベルに立ち上がる。
【００６９】第５ナンド回路５５は２入力端子のナンド
回路であって、一方の入力端子にはインバータ回路２
４，５０，５６を介して発振パルス信号SG1を入力し、
他方の入力端子にはモード切替回路６０からのモード設
定信号SGMを入力する。そして、本実施形態では、モー
ド設定信号SGMは、２段昇圧ポンピング動作（低電圧モ
ード）の時にはＨレベルとなり、１段昇圧ポンピング動
作（通常電圧モード）の時にはＬレベルとなっている。
回路であって、一方の入力端子にはインバータ回路２
４，５０，５６を介して発振パルス信号SG1を入力し、
他方の入力端子にはモード切替回路６０からのモード設
定信号SGMを入力する。そして、本実施形態では、モー
ド設定信号SGMは、２段昇圧ポンピング動作（低電圧モ
ード）の時にはＨレベルとなり、１段昇圧ポンピング動
作（通常電圧モード）の時にはＬレベルとなっている。
【００７０】従って、２段昇圧ポンピング動作の時に
は、第５ナンド回路５５は、発振パルス信号SG1と同相
の出力信号を出力する。一方、１段昇圧ポンピング動作
の時には、第５ナンド回路５５は、常にＨレベルの出力
信号を出力する。
は、第５ナンド回路５５は、発振パルス信号SG1と同相
の出力信号を出力する。一方、１段昇圧ポンピング動作
の時には、第５ナンド回路５５は、常にＨレベルの出力
信号を出力する。
【００７１】第５ナンド回路５５の出力信号は、３個の
インバータ回路５７〜５９を介して第２昇圧ステージ１
２の第２昇圧用容量素子C12に供給される。そして、第
２昇圧用容量素子C12はその最終段のインバータ回路５
９の出力信号を第２昇圧信号SX2として入力する。
インバータ回路５７〜５９を介して第２昇圧ステージ１
２の第２昇圧用容量素子C12に供給される。そして、第
２昇圧用容量素子C12はその最終段のインバータ回路５
９の出力信号を第２昇圧信号SX2として入力する。
【００７２】従って、インバータ回路５９からの第２昇
圧信号SX2は、２段昇圧ポンピング動作の時には、発振
パルス信号SG1と逆相、即ち、前記第１制御信号S1と同
相の信号となる。つまり、第２昇圧信号SX2は、第１昇
圧信号SX1がＬレベルからＨレベルに立ち上がるとＨレ
ベルからＬレベルに立ち下がるとともに、第１昇圧信号
SX1がＨレベルからＬレベルに立ち下がるとＬレベルか
らＨレベルに立ち上がる。一方、１段昇圧ポンピング動
作の時には、インバータ回路５９からの第２昇圧信号SX
2は、常にＬレベルとなる。
圧信号SX2は、２段昇圧ポンピング動作の時には、発振
パルス信号SG1と逆相、即ち、前記第１制御信号S1と同
相の信号となる。つまり、第２昇圧信号SX2は、第１昇
圧信号SX1がＬレベルからＨレベルに立ち上がるとＨレ
ベルからＬレベルに立ち下がるとともに、第１昇圧信号
SX1がＨレベルからＬレベルに立ち下がるとＬレベルか
らＨレベルに立ち上がる。一方、１段昇圧ポンピング動
作の時には、インバータ回路５９からの第２昇圧信号SX
2は、常にＬレベルとなる。
【００７３】次に、前記したレベルシフタ７０、７１、
７３を図３に従って説明する。尚、レベルシフタ７０、
７１、７３は共に同一の回路構成であるので、レベルシ
フタ７０について説明する。
７３を図３に従って説明する。尚、レベルシフタ７０、
７１、７３は共に同一の回路構成であるので、レベルシ
フタ７０について説明する。
【００７４】図３において、レベルシフタ７０は、２個
のＰＭＯＳトランジスタT21，T22、２個のＮＭＯＳトラ
ンジスタT23，T24及び３個のインバータ回路７５〜７７
を有している。
のＰＭＯＳトランジスタT21，T22、２個のＮＭＯＳトラ
ンジスタT23，T24及び３個のインバータ回路７５〜７７
を有している。
【００７５】ＰＭＯＳトランジスタT21は、ソース端子
が電圧Vppが供給される電源線に接続されている。ＰＭ
ＯＳトランジスタT21のドレイン端子がＮＭＯＳトラン
ジスタT23のドレイン端子に接続されているいるととも
に、第２ゲートトランジスタT12のゲート端子に接続さ
れて第２制御信号S2を出力する。ＮＭＯＳトランジスタ
T23のソース端子は接地されている。ＰＭＯＳトランジ
スタT22は、ソース端子が電圧Vppが供給される電源線に
接続され、ドレイン端子がＮＭＯＳトランジスタT24の
ドレイン端子に接続されている。ＮＭＯＳトランジスタ
T24のソース端子が接地されている。
が電圧Vppが供給される電源線に接続されている。ＰＭ
ＯＳトランジスタT21のドレイン端子がＮＭＯＳトラン
ジスタT23のドレイン端子に接続されているいるととも
に、第２ゲートトランジスタT12のゲート端子に接続さ
れて第２制御信号S2を出力する。ＮＭＯＳトランジスタ
T23のソース端子は接地されている。ＰＭＯＳトランジ
スタT22は、ソース端子が電圧Vppが供給される電源線に
接続され、ドレイン端子がＮＭＯＳトランジスタT24の
ドレイン端子に接続されている。ＮＭＯＳトランジスタ
T24のソース端子が接地されている。
【００７６】そして、ＰＭＯＳトランジスタT21のゲー
ト端子はＰＭＯＳトランジスタT22のドレイン端子に接
続され、ＰＭＯＳトランジスタT22のゲート端子はＰＭ
ＯＳトランジスタT21のドレイン端子に接続されてい
る。又、ＮＭＯＳトランジスタT23のゲート端子にはイ
ンバータ回路７５を介して前記インバータ回路４１の出
力信号が入力されるとともに、ＮＭＯＳトランジスタT2
4のゲート端子にはインバータ回路７６，７７を介して
前記インバータ回路４１の出力信号が入力される。
ト端子はＰＭＯＳトランジスタT22のドレイン端子に接
続され、ＰＭＯＳトランジスタT22のゲート端子はＰＭ
ＯＳトランジスタT21のドレイン端子に接続されてい
る。又、ＮＭＯＳトランジスタT23のゲート端子にはイ
ンバータ回路７５を介して前記インバータ回路４１の出
力信号が入力されるとともに、ＮＭＯＳトランジスタT2
4のゲート端子にはインバータ回路７６，７７を介して
前記インバータ回路４１の出力信号が入力される。
【００７７】電圧Vppは、前記内部電源電圧Voutと同電
位であって、前記チャージポンプ回路１０が生成した内
部電源電圧Voutに基づいて生成された電圧である。そし
て、外部電源電圧Vccで動作される前記インバータ回路
４１から外部電源電圧Vccと同じ電位のＨレベルの出力
信号が出力されると、ＮＭＯＳトランジスタT23がオフ
し，ＮＭＯＳトランジスタT24がオンされる。ＮＭＯＳ
トランジスタT23がオフし，ＮＭＯＳトランジスタT24が
オンされるることにより、ＰＭＯＳトランジスタT21が
オンし、ＰＭＯＳトランジスタT22がオフされる。
位であって、前記チャージポンプ回路１０が生成した内
部電源電圧Voutに基づいて生成された電圧である。そし
て、外部電源電圧Vccで動作される前記インバータ回路
４１から外部電源電圧Vccと同じ電位のＨレベルの出力
信号が出力されると、ＮＭＯＳトランジスタT23がオフ
し，ＮＭＯＳトランジスタT24がオンされる。ＮＭＯＳ
トランジスタT23がオフし，ＮＭＯＳトランジスタT24が
オンされるることにより、ＰＭＯＳトランジスタT21が
オンし、ＰＭＯＳトランジスタT22がオフされる。
【００７８】従って、ＰＭＯＳトランジスタT21がオン
しＮＭＯＳトランジスタT23がオフすることにより、Ｐ
ＭＯＳトランジスタT21のドレイン端子の電位は、電圧V
ppの電位となる。つまり、第２制御信号S2のＨレベルの
電位は、電圧Vppの電位となる。
しＮＭＯＳトランジスタT23がオフすることにより、Ｐ
ＭＯＳトランジスタT21のドレイン端子の電位は、電圧V
ppの電位となる。つまり、第２制御信号S2のＨレベルの
電位は、電圧Vppの電位となる。
【００７９】因みに、前記インバータ回路４１からＬレ
ベルの出力信号が出力されると、ＮＭＯＳトランジスタ
T23がオンし，ＮＭＯＳトランジスタT24がオフされる。
ＮＭＯＳトランジスタT23がオンし，ＮＭＯＳトランジ
スタT24がオフされるることにより、ＰＭＯＳトランジ
スタT21がオフし、ＰＭＯＳトランジスタT22がオンされ
る。従って、ＮＭＯＳトランジスタT23がオンしＰＭＯ
ＳトランジスタT21がオフすることにより、ＰＭＯＳト
ランジスタT21のドレイン端子の電位はほぼ０電位な
る。
ベルの出力信号が出力されると、ＮＭＯＳトランジスタ
T23がオンし，ＮＭＯＳトランジスタT24がオフされる。
ＮＭＯＳトランジスタT23がオンし，ＮＭＯＳトランジ
スタT24がオフされるることにより、ＰＭＯＳトランジ
スタT21がオフし、ＰＭＯＳトランジスタT22がオンされ
る。従って、ＮＭＯＳトランジスタT23がオンしＰＭＯ
ＳトランジスタT21がオフすることにより、ＰＭＯＳト
ランジスタT21のドレイン端子の電位はほぼ０電位な
る。
【００８０】次に、モード切替回路６０について図２に
従って説明する。図２において、モード切替回路６０
は、イクスクルーシブオア（排他的論理和回路）６１、
第１及び第２トランスファーゲート６２，６３及び５個
のインバータ回路６４〜６８を備えている。テストモー
ド選択回路としてのエックスオア６１は、第１テストモ
ード信号TES1と、第２テストモード信号TES2を図示しな
い内部回路から入力する。第１及び第２テストモード信
号TES1，TES2は、外部装置から各種のテストモード信号
のうちチャージポンプ回路１０をテストをするテストモ
ード信号がＳＤＲＡＭに入力された時、ＳＤＲＡＭ内に
設けた内部回路がそのテストモード信号を判定した時に
同内部回路から出力される。
従って説明する。図２において、モード切替回路６０
は、イクスクルーシブオア（排他的論理和回路）６１、
第１及び第２トランスファーゲート６２，６３及び５個
のインバータ回路６４〜６８を備えている。テストモー
ド選択回路としてのエックスオア６１は、第１テストモ
ード信号TES1と、第２テストモード信号TES2を図示しな
い内部回路から入力する。第１及び第２テストモード信
号TES1，TES2は、外部装置から各種のテストモード信号
のうちチャージポンプ回路１０をテストをするテストモ
ード信号がＳＤＲＡＭに入力された時、ＳＤＲＡＭ内に
設けた内部回路がそのテストモード信号を判定した時に
同内部回路から出力される。
【００８１】そして、本実施形態では、外部電源電圧Vc
cに関係なく（即ち、通常電圧モード及び低電圧モード
に関係なく）、チャージポンプ回路１０を１段昇圧ポン
ピング動作させる場合（以下、固定１段昇圧ポンピング
動作という）には、第１テストモード信号TES1はＨレベ
ル、第２テストモード信号TES2はＬレベルとなる。又、
外部電源電圧Vccに関係なく（即ち、通常電圧モード及
び低電圧モードに関係なく）、チャージポンプ回路１０
を２段昇圧ポンピング動作させる場合（以下、固定２段
昇圧ポンピング動作という）には、第１テストモード信
号TES1はＬレベル、第２テストモード信号TES2はＨレベ
ルとなる。
cに関係なく（即ち、通常電圧モード及び低電圧モード
に関係なく）、チャージポンプ回路１０を１段昇圧ポン
ピング動作させる場合（以下、固定１段昇圧ポンピング
動作という）には、第１テストモード信号TES1はＨレベ
ル、第２テストモード信号TES2はＬレベルとなる。又、
外部電源電圧Vccに関係なく（即ち、通常電圧モード及
び低電圧モードに関係なく）、チャージポンプ回路１０
を２段昇圧ポンピング動作させる場合（以下、固定２段
昇圧ポンピング動作という）には、第１テストモード信
号TES1はＬレベル、第２テストモード信号TES2はＨレベ
ルとなる。
【００８２】さらに、外部電源電圧Vccに基づく通常電
圧モード又は低電圧モードで動作をさせる場合、第１及
び第２テストモード信号TES1，TES2は、共に同じレベル
（Ｈ又はＬレベル）となる信号となる。
圧モード又は低電圧モードで動作をさせる場合、第１及
び第２テストモード信号TES1，TES2は、共に同じレベル
（Ｈ又はＬレベル）となる信号となる。
【００８３】従って、第１及び第２テストモード信号TE
S1，TES2が固定１段昇圧ポンピング動作及び固定２段昇
圧ポンピング動作の場合、エックスオア回路６１の出力
信号SGXはＨレベルとなる。又、外部電源電圧Vccに基づ
く通常電圧モード又は低電圧モードで動作をさせる場
合、エックスオア回路６１の出力信号SGXはＬレベルと
なる。
S1，TES2が固定１段昇圧ポンピング動作及び固定２段昇
圧ポンピング動作の場合、エックスオア回路６１の出力
信号SGXはＨレベルとなる。又、外部電源電圧Vccに基づ
く通常電圧モード又は低電圧モードで動作をさせる場
合、エックスオア回路６１の出力信号SGXはＬレベルと
なる。
【００８４】第１トランスファーゲート６２は、ＰＭＯ
ＳトランジスタとＮＭＯＳトランジスタよりなり、その
ＰＭＯＳトランジスタのゲートはインバータ回路６４，
６５を介して出力信号SGXを入力し、ＮＭＯＳトランジ
スタのゲートはインバータ回路６４を介して出力信号SG
Xを入力する。
ＳトランジスタとＮＭＯＳトランジスタよりなり、その
ＰＭＯＳトランジスタのゲートはインバータ回路６４，
６５を介して出力信号SGXを入力し、ＮＭＯＳトランジ
スタのゲートはインバータ回路６４を介して出力信号SG
Xを入力する。
【００８５】そして、出力信号SGXがＬレベルの時、第
１トランスファーゲート６２はオンして入力端子から入
力されるモード切替信号STTGをインバータ回路６６〜６
８を介してモード設定信号SGMとして出力する。このモ
ード切替信号STTGは図示しない内部回路によって生成さ
れる。その内部回路は、外部電源の電圧レベルを検知し
外部電源電圧Vccが高い電圧の時には（通常電圧モード
で１段昇圧ポンピングで動作させる場合には）Ｈレベル
のモード切替信号STTGを、外部電源電圧Vccが低い電圧
の時には（低電圧モードで２段昇圧ポンピングで動作さ
せる場合には）Ｌレベルのモード切替信号STTGを生成し
出力するようになっている。
１トランスファーゲート６２はオンして入力端子から入
力されるモード切替信号STTGをインバータ回路６６〜６
８を介してモード設定信号SGMとして出力する。このモ
ード切替信号STTGは図示しない内部回路によって生成さ
れる。その内部回路は、外部電源の電圧レベルを検知し
外部電源電圧Vccが高い電圧の時には（通常電圧モード
で１段昇圧ポンピングで動作させる場合には）Ｈレベル
のモード切替信号STTGを、外部電源電圧Vccが低い電圧
の時には（低電圧モードで２段昇圧ポンピングで動作さ
せる場合には）Ｌレベルのモード切替信号STTGを生成し
出力するようになっている。
【００８６】従って、モード設定信号SGMは、モード切
替信号STTGがＬレベルの時にＨレベル、モード切替信号
STTGがＨレベルの時にＬレベルとなる。又、第１トラン
スファーゲート６２は、出力信号SGXがＨレベルの時、
オフしてモード切替信号STTGをモード設定信号SGMとし
て出力させないようになっている。
替信号STTGがＬレベルの時にＨレベル、モード切替信号
STTGがＨレベルの時にＬレベルとなる。又、第１トラン
スファーゲート６２は、出力信号SGXがＨレベルの時、
オフしてモード切替信号STTGをモード設定信号SGMとし
て出力させないようになっている。
【００８７】第２トランスファーゲート６３は、ＰＭＯ
ＳトランジスタとＮＭＯＳトランジスタよりなり、その
ＰＭＯＳトランジスタのゲートはインバータ回路６４を
介して出力信号SGXを入力し、ＮＭＯＳトランジスタの
ゲートはインバータ回路６４，６５を介して出力信号SG
Xを入力する。
ＳトランジスタとＮＭＯＳトランジスタよりなり、その
ＰＭＯＳトランジスタのゲートはインバータ回路６４を
介して出力信号SGXを入力し、ＮＭＯＳトランジスタの
ゲートはインバータ回路６４，６５を介して出力信号SG
Xを入力する。
【００８８】そして、出力信号SGXがＨレベルの時、第
２トランスファーゲート６３はオンして入力端子から入
力される前記第１テストモード信号TES1をインバータ回
路６６〜６８を介してモード設定信号SGMとして出力す
る。
２トランスファーゲート６３はオンして入力端子から入
力される前記第１テストモード信号TES1をインバータ回
路６６〜６８を介してモード設定信号SGMとして出力す
る。
【００８９】従って、モード設定信号SGMは、第１テス
トモード信号TES1がＨレベルの時にＬレベル、第１テス
トモード信号TES1がＬレベルの時にＨレベルとなる。つ
まり、第１テストモード信号TES1がＨレベルであって、
モード設定信号SGMがＬレベルの時には、チャージポン
プ回路１０は固定１段昇圧ポンピングの動作を行う。そ
して、第１テストモード信号TES1がＬレベルであって、
モード設定信号SGMがＨレベルの時には、チャージポン
プ回路１０は固定２段昇圧ポンピングの動作を行う。
トモード信号TES1がＨレベルの時にＬレベル、第１テス
トモード信号TES1がＬレベルの時にＨレベルとなる。つ
まり、第１テストモード信号TES1がＨレベルであって、
モード設定信号SGMがＬレベルの時には、チャージポン
プ回路１０は固定１段昇圧ポンピングの動作を行う。そ
して、第１テストモード信号TES1がＬレベルであって、
モード設定信号SGMがＨレベルの時には、チャージポン
プ回路１０は固定２段昇圧ポンピングの動作を行う。
【００９０】又、第２トランスファーゲート６３は、出
力信号SGXがＬレベルの時、オフして第１テストモード
信号TES1をモード設定信号SGMとして出力させないよう
になっている。
力信号SGXがＬレベルの時、オフして第１テストモード
信号TES1をモード設定信号SGMとして出力させないよう
になっている。
【００９１】従って、モード切替回路６０は、テスト以
外の時には、モード切替信号STTGに基づいてモード設定
信号SGMのレベルを設定する。そして、テストの時に
は、モード切替信号STTGを無効にして第１テストモード
信号TES1に基づいてモード設定信号SGMのレベルを設定
する。
外の時には、モード切替信号STTGに基づいてモード設定
信号SGMのレベルを設定する。そして、テストの時に
は、モード切替信号STTGを無効にして第１テストモード
信号TES1に基づいてモード設定信号SGMのレベルを設定
する。
【００９２】次に、上記のように構成した電圧変換回路
の作用について説明する。 [低電圧モード]低電圧モードにおいては、モード切替回
路６０に入力される第１及び第２テストモード信号TES
1，TES2は共に同じレベル（Ｈレベル又はＬレベル）と
なるとともに、モード切替信号STTGはＬレベルとなる。
モード切替回路６０はＨレベルのモード設定信号SGXを
出力する。そして、第４、第５ナンド回路４７，５５に
Ｈレベルの信号が入力され、ノア回路３７にＬレベルの
信号が入力される。又、ノア回路４２にＨレベルの信号
が入力される。
の作用について説明する。 [低電圧モード]低電圧モードにおいては、モード切替回
路６０に入力される第１及び第２テストモード信号TES
1，TES2は共に同じレベル（Ｈレベル又はＬレベル）と
なるとともに、モード切替信号STTGはＬレベルとなる。
モード切替回路６０はＨレベルのモード設定信号SGXを
出力する。そして、第４、第５ナンド回路４７，５５に
Ｈレベルの信号が入力され、ノア回路３７にＬレベルの
信号が入力される。又、ノア回路４２にＨレベルの信号
が入力される。
【００９３】従って、駆動回路２１は、第１〜第３制御
信号S1〜S3及び第１、第２昇圧信号SX1〜SX3を発振パル
ス信号SG1に基づいてタイミングで生成される。一方、
駆動回路２１は、第４制御信号S4を生成しない。そし
て、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号
SX1〜SX3は図４に示すタイミングで第１〜第３ゲートト
ランジスタT11〜T13及び第１、第２昇圧ステージ１１，
１２に入力される。この時、バイパストランジスタTBは
オフ状態に保持される。
信号S1〜S3及び第１、第２昇圧信号SX1〜SX3を発振パル
ス信号SG1に基づいてタイミングで生成される。一方、
駆動回路２１は、第４制御信号S4を生成しない。そし
て、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号
SX1〜SX3は図４に示すタイミングで第１〜第３ゲートト
ランジスタT11〜T13及び第１、第２昇圧ステージ１１，
１２に入力される。この時、バイパストランジスタTBは
オフ状態に保持される。
【００９４】従って、チャージポンプ回路１０は、第１
〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1，SX2
に基づいて２段昇圧ポンピング動作を行なう。つまり、
チャージポンプ回路１０は、低い電源電圧Vccを２段昇
圧ポンピング動作で昇圧し内部電源電圧Voutを生成し内
部回路に出力する。
〜第３制御信号S1〜S3及び第１、第２昇圧信号SX1，SX2
に基づいて２段昇圧ポンピング動作を行なう。つまり、
チャージポンプ回路１０は、低い電源電圧Vccを２段昇
圧ポンピング動作で昇圧し内部電源電圧Voutを生成し内
部回路に出力する。
【００９５】[通常電圧モード]通常電圧モードにおいて
は、モード切替回路６０に入力される第１及び第２テス
トモード信号TES1，TES2は共に同じレベル（Ｈレベル又
はＬレベル）となるとともに、モード切替信号STTGはＨ
レベルとなる。モード切替回路６０はＬレベルのモード
設定信号SGXを出力する。そして、第４、第５ナンド回
路４７，５５にＬレベルの信号が入力され、ノア回路３
７にＨレベルの信号が入力される。又、ノア回路４２に
Ｌレベルの信号が入力される。
は、モード切替回路６０に入力される第１及び第２テス
トモード信号TES1，TES2は共に同じレベル（Ｈレベル又
はＬレベル）となるとともに、モード切替信号STTGはＨ
レベルとなる。モード切替回路６０はＬレベルのモード
設定信号SGXを出力する。そして、第４、第５ナンド回
路４７，５５にＬレベルの信号が入力され、ノア回路３
７にＨレベルの信号が入力される。又、ノア回路４２に
Ｌレベルの信号が入力される。
【００９６】従って、駆動回路２１は、第１制御信号S
1、バイパス制御信号SB及び第１昇圧信号SX1を発振パル
ス信号SG1に基づいて生成する。一方、駆動回路２１
は、第２、３制御信号S2，S3及び第２昇圧信号SX2を生
成しない。そして、第１制御信号S1，バイパス制御信号
SB及び第１昇圧信号SX1は、図５に示すタイミングで第
１トランジスタT11、バイパストランジスタTB及び第１
昇圧ステージ１１に入力される。この時、第２、第３ゲ
ートトランジスタT12，T13はオフ状態に保持されるとと
もに、第２昇圧ステージ１２はポンピング動作が停止さ
れる。
1、バイパス制御信号SB及び第１昇圧信号SX1を発振パル
ス信号SG1に基づいて生成する。一方、駆動回路２１
は、第２、３制御信号S2，S3及び第２昇圧信号SX2を生
成しない。そして、第１制御信号S1，バイパス制御信号
SB及び第１昇圧信号SX1は、図５に示すタイミングで第
１トランジスタT11、バイパストランジスタTB及び第１
昇圧ステージ１１に入力される。この時、第２、第３ゲ
ートトランジスタT12，T13はオフ状態に保持されるとと
もに、第２昇圧ステージ１２はポンピング動作が停止さ
れる。
【００９７】従って、チャージポンプ回路１０は、第１
制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1
に基づいて１段昇圧ポンピング動作を行なう。つまり、
チャージポンプ回路１０は、高い電源電圧Vccを１段昇
圧ポンピング動作で昇圧し内部電源電圧Voutを生成し内
部回路に出力する。
制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1
に基づいて１段昇圧ポンピング動作を行なう。つまり、
チャージポンプ回路１０は、高い電源電圧Vccを１段昇
圧ポンピング動作で昇圧し内部電源電圧Voutを生成し内
部回路に出力する。
【００９８】[テストモード：２段ポンピング動作テス
トモード]２段ポンピング動作テストモードにおいて、
モード切替回路６０に入力される第１テストモード信号
TES1はＬレベルとなるとともに、第２テストモード信号
TES2はＨレベルとなる。モード切替回路６０はＨレベル
のモード設定信号SGXを出力する。尚、モード切替信号S
TTGはＬレベル又はＨレベルのいずれのレベルであっも
モード切替回路６０はＨレベルのモード設定信号SGXを
出力する。
トモード]２段ポンピング動作テストモードにおいて、
モード切替回路６０に入力される第１テストモード信号
TES1はＬレベルとなるとともに、第２テストモード信号
TES2はＨレベルとなる。モード切替回路６０はＨレベル
のモード設定信号SGXを出力する。尚、モード切替信号S
TTGはＬレベル又はＨレベルのいずれのレベルであっも
モード切替回路６０はＨレベルのモード設定信号SGXを
出力する。
【００９９】従って、モード切替信号STTGのレベルに関
係なく、第４、第５ナンド回路４７，５５にＨレベルの
信号が入力され、ノア回路３７にＬレベルの信号が入力
される。又、ノア回路４２にＨレベルの信号が入力され
る。その結果、駆動回路２１は、低電圧モードと同様
に、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号
SX1，SX2を図４に示すタイミングで第１〜第３ゲートト
ランジスタT11〜T13及び第１、第２昇圧ステージ１１，
１２に入力する。又、バイパストランジスタTBはオフ状
態に保持される。従って、チャージポンプ回路１０は、
第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX
1，SXBに基づいて２段昇圧ポンピング動作を行なう。
係なく、第４、第５ナンド回路４７，５５にＨレベルの
信号が入力され、ノア回路３７にＬレベルの信号が入力
される。又、ノア回路４２にＨレベルの信号が入力され
る。その結果、駆動回路２１は、低電圧モードと同様
に、第１〜第３制御信号S1〜S3及び第１、第２昇圧信号
SX1，SX2を図４に示すタイミングで第１〜第３ゲートト
ランジスタT11〜T13及び第１、第２昇圧ステージ１１，
１２に入力する。又、バイパストランジスタTBはオフ状
態に保持される。従って、チャージポンプ回路１０は、
第１〜第３制御信号S1〜S3及び第１、第２昇圧信号SX
1，SXBに基づいて２段昇圧ポンピング動作を行なう。
【０１００】そして、外部電源電圧Vccを０ボルトから
高電圧に変更させて、図６に示すように、２段昇圧ポン
ピング動作における、その時々の外部電源電圧Vccに対
する内部電源電圧Voutを測定する。つまり、２段昇圧ポ
ンピング動作における、外部電源電圧Vccに対する内部
電源電圧Voutの特性を示す特性曲線PL2を求めることが
できる。
高電圧に変更させて、図６に示すように、２段昇圧ポン
ピング動作における、その時々の外部電源電圧Vccに対
する内部電源電圧Voutを測定する。つまり、２段昇圧ポ
ンピング動作における、外部電源電圧Vccに対する内部
電源電圧Voutの特性を示す特性曲線PL2を求めることが
できる。
【０１０１】[テストモード：１段ポンピング動作テス
トモード]１段ポンピング動作テストモードにおいて、
モード切替回路６０に入力される第１テストモード信号
TES1はHレベルとなるとともに、第２テストモード信号T
ES2はLレベルとなる。モード切替回路６０はＬレベルの
モード設定信号SGXを出力する。尚、モード切替信号STT
GはＬレベル又はＨレベルのいずれのレベルであっもモ
ード切替回路６０はＬレベルのモード設定信号SGXを出
力する。
トモード]１段ポンピング動作テストモードにおいて、
モード切替回路６０に入力される第１テストモード信号
TES1はHレベルとなるとともに、第２テストモード信号T
ES2はLレベルとなる。モード切替回路６０はＬレベルの
モード設定信号SGXを出力する。尚、モード切替信号STT
GはＬレベル又はＨレベルのいずれのレベルであっもモ
ード切替回路６０はＬレベルのモード設定信号SGXを出
力する。
【０１０２】従って、モード切替信号STTGのレベルに関
係なく、駆動回路２１は、通常電圧モードと同様に、第
１制御信号S1、バイパス制御信号SB及び第１昇圧信号SX
1を図５に示すタイミングで第１ゲートトランジスタT1
1、バイパストランジスタTB及び第１昇圧ステージ１１
に入力する。又、第２、第３ゲートトランジスタT12，T
13はオフ状態に保持されるととともに第２昇圧ステージ
１２はその動作を停止する。
係なく、駆動回路２１は、通常電圧モードと同様に、第
１制御信号S1、バイパス制御信号SB及び第１昇圧信号SX
1を図５に示すタイミングで第１ゲートトランジスタT1
1、バイパストランジスタTB及び第１昇圧ステージ１１
に入力する。又、第２、第３ゲートトランジスタT12，T
13はオフ状態に保持されるととともに第２昇圧ステージ
１２はその動作を停止する。
【０１０３】従って、チャージポンプ回路１０は、第１
制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1
に基づいて１段昇圧ポンピング動作を行なう。そして、
外部電源電圧Vccを０ボルトから高電圧に変更させて、
図６に示すように、１段昇圧ポンピング動作における、
その時々の外部電源電圧Vccに対する内部電源電圧Vout
を測定する。つまり、１段昇圧ポンピング動作におけ
る、外部電源電圧Vccに対する内部電源電圧Voutの特性
を示す特性曲線PL1を求めることができる。
制御信号S1、バイパス制御信号SB及び第１昇圧信号SX1
に基づいて１段昇圧ポンピング動作を行なう。そして、
外部電源電圧Vccを０ボルトから高電圧に変更させて、
図６に示すように、１段昇圧ポンピング動作における、
その時々の外部電源電圧Vccに対する内部電源電圧Vout
を測定する。つまり、１段昇圧ポンピング動作におけ
る、外部電源電圧Vccに対する内部電源電圧Voutの特性
を示す特性曲線PL1を求めることができる。
【０１０４】次に、上記のよう構成した電圧変換回路の
特徴を以下に記載する。 （１）本実施形態によれば、１段昇圧ポンピング動作を
行う時、第２及び第３ゲートトランジスタT12，T13をオ
フ状態にして、第１昇圧ステージ１１を昇圧動作させる
とともに、第１ゲートトランジスタT11及びバイパスト
ランジスタTBをオン・オフ制御するようにした。そし
て、第１昇圧ステージ１１の第１昇圧用容量素子C11に
充電され昇圧された電圧V1をバイパストランジスタTBを
介して出力するようにした。つまり、第１昇圧用容量素
子C11の充電された電荷は、バイパストランジスタTBを
介して内部電源線に流れる。
特徴を以下に記載する。 （１）本実施形態によれば、１段昇圧ポンピング動作を
行う時、第２及び第３ゲートトランジスタT12，T13をオ
フ状態にして、第１昇圧ステージ１１を昇圧動作させる
とともに、第１ゲートトランジスタT11及びバイパスト
ランジスタTBをオン・オフ制御するようにした。そし
て、第１昇圧ステージ１１の第１昇圧用容量素子C11に
充電され昇圧された電圧V1をバイパストランジスタTBを
介して出力するようにした。つまり、第１昇圧用容量素
子C11の充電された電荷は、バイパストランジスタTBを
介して内部電源線に流れる。
【０１０５】従って、従来のように直列に接続された第
２及び第３ゲートトランジスタT2，T3を介して第１昇圧
用容量素子C11から放電された電荷を放電するのに比べ
てチャージ量を増大するとともに、第２昇圧用容量素子
C12に対する電荷の充電もないので昇圧効率の向上が図
れる。
２及び第３ゲートトランジスタT2，T3を介して第１昇圧
用容量素子C11から放電された電荷を放電するのに比べ
てチャージ量を増大するとともに、第２昇圧用容量素子
C12に対する電荷の充電もないので昇圧効率の向上が図
れる。
【０１０６】（２）本実施形態では、外部電源電圧Vcc
が低い時、２段昇圧ポンピング動作を行い、外部電源電
圧Vccが高い時、１段昇圧ポンピング動作を行うように
した。
が低い時、２段昇圧ポンピング動作を行い、外部電源電
圧Vccが高い時、１段昇圧ポンピング動作を行うように
した。
【０１０７】従って、一般に外部電源電圧Vccが低いほ
ど昇圧効率が低いチャージポンプ回路１０は、外部電源
電圧Vccが低い時に２段昇圧ポンピング動作が行われる
ことから、各昇圧用容量素子C11，C12の容量を大きくす
ることなくその低い外部電源電圧Vccに対する目的の昇
圧電圧（内部電源電圧Vout）を容易に生成することがで
きる。
ど昇圧効率が低いチャージポンプ回路１０は、外部電源
電圧Vccが低い時に２段昇圧ポンピング動作が行われる
ことから、各昇圧用容量素子C11，C12の容量を大きくす
ることなくその低い外部電源電圧Vccに対する目的の昇
圧電圧（内部電源電圧Vout）を容易に生成することがで
きる。
【０１０８】しかも、各昇圧用容量素子C11，C12の容量
を大きくする必要がないことから、容量素子C11，C12が
占めるチップ面積の割合を抑えることができ半導体装置
（ＳＤＲＡＭ）のチップサイズを小型化することができ
る。
を大きくする必要がないことから、容量素子C11，C12が
占めるチップ面積の割合を抑えることができ半導体装置
（ＳＤＲＡＭ）のチップサイズを小型化することができ
る。
【０１０９】（３）本実施形態では、低電圧モード及び
通常電圧モードの他に、モード切替回路６０はテストモ
ード信号TES1，TES2に基づいてテストモードとなる。そ
して、外部電源電圧Vccの値に関係なく、チャージポン
プ回路１０に対して常時２段昇圧ポンピング動作（固定
２段昇圧ポンピング動作）及び常時１段昇圧ポンピング
動作（固定１段昇圧ポンピング動作）を行うことができ
るようにした。
通常電圧モードの他に、モード切替回路６０はテストモ
ード信号TES1，TES2に基づいてテストモードとなる。そ
して、外部電源電圧Vccの値に関係なく、チャージポン
プ回路１０に対して常時２段昇圧ポンピング動作（固定
２段昇圧ポンピング動作）及び常時１段昇圧ポンピング
動作（固定１段昇圧ポンピング動作）を行うことができ
るようにした。
【０１１０】従って、チャージポンプ回路１０の回路設
計を行う際に必要な、１段及び２段昇圧ポンピング動作
毎のチャージポンプ回路１０の入力電圧（外部電源電圧
Vcc）に対する昇圧電圧（内部電源電圧Vout）の測定を
容易に行うことができる。
計を行う際に必要な、１段及び２段昇圧ポンピング動作
毎のチャージポンプ回路１０の入力電圧（外部電源電圧
Vcc）に対する昇圧電圧（内部電源電圧Vout）の測定を
容易に行うことができる。
【０１１１】しかも、モード切替回路６０にエックスオ
ア（排他的論理和回路）６１、第１及び第２トランスフ
ァーゲート６２，６３及びインバータ回路６４，６５を
加えるだけの簡単な回路構成なので回路規模の増大を抑
制することができる。
ア（排他的論理和回路）６１、第１及び第２トランスフ
ァーゲート６２，６３及びインバータ回路６４，６５を
加えるだけの簡単な回路構成なので回路規模の増大を抑
制することができる。
【０１１２】発明の実施の形態は上記実施形態に限定さ
れるものではなく以下のように実施してもよい。 ○前記実施形態では、第１及び第２昇圧ステージ１１，
１２を設け２段昇圧ポンピング動作と１段昇圧ポンピン
グ動作を可能にしたチャージポンプ回路１０であった
が、図７に示すように、第３昇圧用容量素子C13を備え
た第３昇圧ステージ７１及びＰＭＯＳトランジスタより
なる第４ゲートトランジスタT14を設けた３段昇圧ポン
ピング動作が可能なチャージポンプ回路１０に応用して
もよい。この場合、ＰＭＯＳトランジスタよりなる２個
のバイパスゲートトランジスタTB1，TB2を設けて、３段
昇圧ポンピング動作、２段昇圧ポンピング動作及び１段
昇圧ポンピング動作の３種類の昇圧ポンピング動作を可
能にしてもよい。
れるものではなく以下のように実施してもよい。 ○前記実施形態では、第１及び第２昇圧ステージ１１，
１２を設け２段昇圧ポンピング動作と１段昇圧ポンピン
グ動作を可能にしたチャージポンプ回路１０であった
が、図７に示すように、第３昇圧用容量素子C13を備え
た第３昇圧ステージ７１及びＰＭＯＳトランジスタより
なる第４ゲートトランジスタT14を設けた３段昇圧ポン
ピング動作が可能なチャージポンプ回路１０に応用して
もよい。この場合、ＰＭＯＳトランジスタよりなる２個
のバイパスゲートトランジスタTB1，TB2を設けて、３段
昇圧ポンピング動作、２段昇圧ポンピング動作及び１段
昇圧ポンピング動作の３種類の昇圧ポンピング動作を可
能にしてもよい。
【０１１３】又、２個のバイパスゲートトランジスタTB
11，TB12のいずれか一方を省略したチャージポンプ回路
１０に具体化してもよい。勿論、昇圧ステージを4個以
上設け、４段以上の昇圧ポンピング動作が可能なチャー
ジポンプ回路に具体化してもよい。、 ○図８に示すように、上記実施形態のチャージポンプ回
路１０を２個並列に接続し、交互に内部電源電圧Voutを
出力するようにしたチャージポンプ回路８０に具体化し
てもよい。この場合、各チャージポンプ回路１０に対し
て設けられる駆動回路２１及びモード切替回路６０もそ
れぞれ設ける。尚、駆動回路２１の発振回路２及びモー
ド切替回路６０は共用してもよい。そして、２個のチャ
ージポンプ回路１０が交互に内部電源電圧Voutを出力す
ることによって、リップルの小さな内部電源Voutが生成
される。
11，TB12のいずれか一方を省略したチャージポンプ回路
１０に具体化してもよい。勿論、昇圧ステージを4個以
上設け、４段以上の昇圧ポンピング動作が可能なチャー
ジポンプ回路に具体化してもよい。、 ○図８に示すように、上記実施形態のチャージポンプ回
路１０を２個並列に接続し、交互に内部電源電圧Voutを
出力するようにしたチャージポンプ回路８０に具体化し
てもよい。この場合、各チャージポンプ回路１０に対し
て設けられる駆動回路２１及びモード切替回路６０もそ
れぞれ設ける。尚、駆動回路２１の発振回路２及びモー
ド切替回路６０は共用してもよい。そして、２個のチャ
ージポンプ回路１０が交互に内部電源電圧Voutを出力す
ることによって、リップルの小さな内部電源Voutが生成
される。
【０１１４】勿論、３個以上の昇圧ステージを備えたチ
ャージポンプ回路に応用してもよい。 ○前記実施形態では、バイパストランジスタTBを第１ス
テージ１２の第１昇圧用容量素子C11と内部電源電圧Vou
tの電源線との間に接続した。これを、図９に示すよう
に、バイパストランジスタTBを第２ステージ１２の第２
昇圧用容量素子C12と外部電源電圧Vccの電源線との間に
接続して実施してもよい。
ャージポンプ回路に応用してもよい。 ○前記実施形態では、バイパストランジスタTBを第１ス
テージ１２の第１昇圧用容量素子C11と内部電源電圧Vou
tの電源線との間に接続した。これを、図９に示すよう
に、バイパストランジスタTBを第２ステージ１２の第２
昇圧用容量素子C12と外部電源電圧Vccの電源線との間に
接続して実施してもよい。
【０１１５】この場合、１段昇圧ポンピング動作を行な
うとき、第１及び第２ゲートトランジスタT11，T12をオ
フ状態にするとともに、第１昇圧用容量素子C11の昇圧
動作を停止させる。そして、バイパス制御信号SB、第３
制御信号S3及び第２昇圧信号SX2を出力して、第３ゲー
トトランジスタT13、バイパストランジスタTB及び第２
昇圧用容量素子T13を動作制御することになる。この場
合にも電圧ドロップを小さくでき昇圧効率の向上を図る
ことができる。 ○前記実施形態では、外部電源電圧Vccに基づいて通常
電圧モードと低電圧モードとに切り替わり、１段昇圧ポ
ンピング動作と２段昇圧ポンピング動作のいずれかの動
作を行うようにした。これを例えば、外部電源電圧Vcc
が一定の状態で、内部電源電圧Voutを低くしたい動作モ
ード信号で１段昇圧ポンピング動作に、内部電源電圧Vo
utを高くしたい動作モード信号で２段昇圧ポンピング動
作に切り替わるようにしたチャージポンプ回路及び電圧
変換回路に応用してもよい。
うとき、第１及び第２ゲートトランジスタT11，T12をオ
フ状態にするとともに、第１昇圧用容量素子C11の昇圧
動作を停止させる。そして、バイパス制御信号SB、第３
制御信号S3及び第２昇圧信号SX2を出力して、第３ゲー
トトランジスタT13、バイパストランジスタTB及び第２
昇圧用容量素子T13を動作制御することになる。この場
合にも電圧ドロップを小さくでき昇圧効率の向上を図る
ことができる。 ○前記実施形態では、外部電源電圧Vccに基づいて通常
電圧モードと低電圧モードとに切り替わり、１段昇圧ポ
ンピング動作と２段昇圧ポンピング動作のいずれかの動
作を行うようにした。これを例えば、外部電源電圧Vcc
が一定の状態で、内部電源電圧Voutを低くしたい動作モ
ード信号で１段昇圧ポンピング動作に、内部電源電圧Vo
utを高くしたい動作モード信号で２段昇圧ポンピング動
作に切り替わるようにしたチャージポンプ回路及び電圧
変換回路に応用してもよい。
【０１１６】○前記実施形態では、電圧変換ステージが
昇圧ステージであって、外部電源電圧Vccより高い内部
電源電圧Voutを生成するものであったが、例えば基板電
圧を基準に入力電圧を降圧してその基板電圧よりさらに
低い電圧（マイナス電圧）を生成する電圧変換ステージ
を備えたチャージポンプ回路及び電圧変換回路に応用し
てもよい。
昇圧ステージであって、外部電源電圧Vccより高い内部
電源電圧Voutを生成するものであったが、例えば基板電
圧を基準に入力電圧を降圧してその基板電圧よりさらに
低い電圧（マイナス電圧）を生成する電圧変換ステージ
を備えたチャージポンプ回路及び電圧変換回路に応用し
てもよい。
【０１１７】○上記実施形態では、半導体記憶装置とし
てのＳＤＲＡＭ内に電圧変換回路を設けたが、それ以外
の半導体装置内に設けて実施してもよい。勿論、電圧変
換回路のみの半導体装置として実施してもよい。
てのＳＤＲＡＭ内に電圧変換回路を設けたが、それ以外
の半導体装置内に設けて実施してもよい。勿論、電圧変
換回路のみの半導体装置として実施してもよい。
【０１１８】○上記実施形態では、半導体装置としての
ＳＤＲＡＭ内に電圧変換回路を設けたが、チャージポン
プ回路１０のみを半導体装置内に設け、それ以外を他の
半導体装置に設けて実施してもよい。勿論、チャージポ
ンプ回路１０と駆動回路２１を半導体装置内に設け、モ
ード切替回路６０を他の半導体装置に設けて実施しても
よい。
ＳＤＲＡＭ内に電圧変換回路を設けたが、チャージポン
プ回路１０のみを半導体装置内に設け、それ以外を他の
半導体装置に設けて実施してもよい。勿論、チャージポ
ンプ回路１０と駆動回路２１を半導体装置内に設け、モ
ード切替回路６０を他の半導体装置に設けて実施しても
よい。
【０１１９】○前記モード切替回路６０を低電圧モード
と通常電圧モードの２つのモードができテストモードが
できないようにした回路にして実施してもよい。例え
ば、図２において、エックスオア（排他的論理和回路）
６１、第１及び第２トランスファーゲート６２，６３及
びインバータ回路６４，６５を省略したモード切替回路
６０となる。
と通常電圧モードの２つのモードができテストモードが
できないようにした回路にして実施してもよい。例え
ば、図２において、エックスオア（排他的論理和回路）
６１、第１及び第２トランスファーゲート６２，６３及
びインバータ回路６４，６５を省略したモード切替回路
６０となる。
【０１２０】
【発明の効果】請求項１〜１０に記載の発明によれば、
充電又は放電の電荷をバイパストランジスタを介して流
して電圧ドロップを小さくするようにしたので、昇圧効
率の向上を図ることができる。
充電又は放電の電荷をバイパストランジスタを介して流
して電圧ドロップを小さくするようにしたので、昇圧効
率の向上を図ることができる。
【０１２１】又、請求項４及び８に記載の発明によれ
ば、昇圧ステージに備えた容量素子の容量を小さくでき
る。さらに、請求項１０の発明によれば、チャージポン
プ回路の各モードにおける入力電圧に対する昇圧電圧の
測定を容易に行うことができる。
ば、昇圧ステージに備えた容量素子の容量を小さくでき
る。さらに、請求項１０の発明によれば、チャージポン
プ回路の各モードにおける入力電圧に対する昇圧電圧の
測定を容易に行うことができる。
【図１】チャージポンプ回路を説明するための回路図
【図２】モード切替回路を説明するための回路図
【図３】レベルシフタを説明するための回路図
【図４】２段昇圧ポンピング動作時の動作波形図
【図５】１段昇圧ポンピング動作時の動作波形図
【図６】２段及び１段昇圧ポンピング動作の特性を示す
特性図
特性図
【図７】チャージポンプ回路の別例を示す回路図
【図８】チャージポンプ回路の別例を示す回路図
【図９】チャージポンプ回路の別例を示す回路図
【図１０】従来のチャージポンプ回路を説明するための
回路図
回路図
１０ チャージポンプ回路 １１，１２ 第１及び第２昇圧ステージ ２１ 駆動回路 ２２ 発振回路 ６０ モード切替回路 ６１ エックスオア（排他的論理和回路） ６２，６３ 第１及び第２トランスファーゲート T11〜T13 第１〜第３ゲートトランジスタ TB バイパストランジスタ Vcc 外部電源電圧 Vout 内部電源電圧 C11，C12 第１及び第２昇圧用容量素子 S1〜S3 第１〜第３制御信号 SB バイパス制御信号 SX1，SX2 第１及び第２昇圧信号 TES1，TES2 第１及び第２テストモード信号 STTG モード切替信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 好治 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5H730 AA14 BB02 BB57 DD04
Claims (10)
- 【請求項１】 入力電源線と出力電源線の間に複数個の
電圧変換ステージがそれぞれゲートトランジスタを介し
て縦続接続されたチャージポンプ回路において、 特定の電圧変換ステージと入力電源線との間、又は、特
定の電圧変換ステージと出力電源線との間にバイパスト
ランジスタを備えたことを特徴とするチャージポンプ回
路。 - 【請求項２】 請求項１に記載のチャージポンプ回路に
おいて、 前記電圧変換ステージは、容量素子を備えた昇圧ステー
ジであることを特徴とするチャージポンプ回路。 - 【請求項３】 入力電源線と出力電源線の間に複数の電
圧変換ステージがそれぞれゲートトランジスタを介して
縦続接続され、その複数の電圧変換ステージのうちの特
定の電圧変換ステージと入力電源線との間、又は、該特
定の電圧変換ステージと出力電源線との間にバイパスト
ランジスタを備えたチャージポンプ回路の駆動方法にお
いて、 前記全ての電圧変換ステージを使って入力電源線に供給
される入力電圧を電圧変換させその変換電圧を出力電源
線に出力する時には、 前記バイパストランジスタをオフ状態にして、前記全て
の電圧変換ステージ及びゲートトランジスタを予め定め
た順序で動作させ、 前記特定の電圧変換ステージと入力電源線との間にある
電圧変換ステージを除く電圧変換ステージを、又は、該
特定の電圧変換ステージと出力電源線との間にある電圧
変換ステージを除く電圧変換ステージを使って入力電源
線に供給される入力電圧を電圧変換させその変換電圧を
出力電源線に出力する時には、 前記特定の電圧変換ステージと入力電源線との間にある
電圧変換ステージ及びゲートトランジスタ以外の電圧変
換ステージ及びゲートトランジスタを、又は、前記特定
の電圧変換ステージと出力電源線との間にある電圧変換
ステージ及びゲートトランジスタ以外の電圧変換ステー
ジ及びゲートトランジスタを、前記バイパストランジス
タとで協働して予め定めた順序で動作させるようにした
チャージポンプ回路の駆動方法。 - 【請求項４】 請求項３に記載のチャージポンプ回路の
駆動方法において、 電圧変換ステージは容量素子を備えた昇圧ステージであ
り、その容量素子を充電放電動作させることを特徴とす
るチャージポンプ回路の駆動方法。 - 【請求項５】 請求項３に記載のチャージポンプ回路の
駆動方法において、 前記電圧変換ステージは、容量素子を備えた昇圧ステー
ジであり、 前記全ての昇圧ステージを使って入力電源線に供給され
る入力電圧を昇圧させその昇圧電圧を出力電源線に出力
する時とは、前記入力電源線に供給される入力電圧が低
い時であり、 前記特定の昇圧ステージと入力電源線との間にある昇圧
ステージを除くステージを、又は、該特定の昇圧ステー
ジと出力電源線との間にある昇圧ステージを除く昇圧ス
テージを使って入力電源線に供給される入力電圧を昇圧
させその昇圧電圧を出力電源線に出力する時とは、前記
入力電源線に供給される入力電圧が高い時であることを
特徴とするチャージポンプ回路の駆動方法。 - 【請求項６】 入力電源線と出力電源線の間に複数の電
圧変換ステージがそれぞれゲートトランジスタを介して
縦続接続され、その複数の電圧変換ステージのうちの特
定の電圧変換ステージと入力電源線との間、又は、該特
定の電圧変換ステージと出力電源線との間にバイパスト
ランジスタを備えたチャージポンプ回路と、 前記全ての電圧変換ステージを使い入力電源線に供給さ
れる入力電圧を電圧変換させその変換電圧を出力電源線
に出力するための第１のモード信号と、前記特定の電圧
変換ステージと入力電源線との間にある電圧変換ステー
ジ以外の電圧変換ステージ、又は、前記特定の電圧変換
ステージと出力電源線との間にある電圧変換ステージ以
外の電圧変換ステージを使い入力電源線に供給される入
力電圧を電圧変換させその変換電圧を出力電源線に出力
するための第２のモード信号を生成するモード切替回路
と、 前記第１のモード信号に基づいて、前記バイパストラン
ジスタをオフ状態にし、前記全ての電圧変換ステージ及
びゲートトランジスタを動作させるとともに、第２のモ
ード信号に基づいて、前記特定の電圧変換ステージと入
力電源線との間にある電圧変換ステージ及びゲートトラ
ンジスタ以外の電圧変換ステージ及びゲートトランジス
タを、又は、前記特定の電圧変換ステージと出力電源線
との間にある電圧変換ステージ及びゲートトランジスタ
以外の電圧変換ステージ及びゲートトランジスタを、前
記バイパストランジスタとで協働して動作させる駆動回
路とを備えた電圧変換回路。 - 【請求項７】 請求項６に記載の電圧変換回路におい
て、 前記電圧変換ステージは、容量素子を備えた昇圧ステー
ジであり、 前記モード切替回路は、前記全ての昇圧ステージを使い
入力電源線に供給される入力電圧を昇圧させその昇圧電
圧を出力電源線に出力するための第１のモード信号と、
前記特定の昇圧ステージと入力電源線との間にある昇圧
ステージ以外の昇圧ステージ、又は、前記特定の昇圧ス
テージと出力電源線との間にある昇圧ステージ以外の昇
圧ステージを使い入力電源線に供給される入力電圧を昇
圧させその昇圧を出力電源線に出力するための第２のモ
ード信号を生成することを特徴とする電圧変換回路。 - 【請求項８】 請求項６又は７に記載の電圧変換回路に
おいて、 前記モード切替回路は、入力電圧が低い時には第１のモ
ード信号を出力し、入力電圧が高い時には第２のモード
信号を出力するようにしたことを特徴とする電圧変換回
路。 - 【請求項９】 請求項６又は７に記載の電圧変換回路に
おいて、 前記モード切替回路は、前記出力電源線を介して昇圧電
圧が供給される半導体装置の動作モードによって第１の
モード信号及び第２のモード信号のいずれか一方を供給
をするようにしたことを特徴とする電圧変換回路。 - 【請求項１０】 請求項６又は７に記載の電圧変換回路
において、 前記モード切替回路は、前記入力電圧に基づく第１及び
第２のモード信号の切り替えを無効化し、テストモード
信号に従って第１及び第２のモード信号のいずれか一方
を出力するようにしたテストモード選択回路を備えたこ
とを特徴とする特徴とする電圧変換回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03412899A JP3655116B2 (ja) | 1999-02-12 | 1999-02-12 | チャージポンプ回路の駆動方法及び電圧変換回路 |
| DE69908898T DE69908898T2 (de) | 1999-02-12 | 1999-10-05 | Ladungspumpenschaltung mit Uberbrückungstransistor |
| EP99307827A EP1028517B1 (en) | 1999-02-12 | 1999-10-05 | Charge pump circuit with bypass transistor |
| TW088117505A TW452797B (en) | 1999-02-12 | 1999-10-11 | Charge pump circuit with bypass transistor |
| US09/419,065 US6373322B2 (en) | 1999-02-12 | 1999-10-15 | Charge pump circuit with bypass transistor |
| KR1019990045269A KR100587565B1 (ko) | 1999-02-12 | 1999-10-19 | 챠지 펌프 회로 및 챠지 펌프 회로의 구동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03412899A JP3655116B2 (ja) | 1999-02-12 | 1999-02-12 | チャージポンプ回路の駆動方法及び電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000232773A true JP2000232773A (ja) | 2000-08-22 |
| JP3655116B2 JP3655116B2 (ja) | 2005-06-02 |
Family
ID=12405607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03412899A Expired - Fee Related JP3655116B2 (ja) | 1999-02-12 | 1999-02-12 | チャージポンプ回路の駆動方法及び電圧変換回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6373322B2 (ja) |
| EP (1) | EP1028517B1 (ja) |
| JP (1) | JP3655116B2 (ja) |
| KR (1) | KR100587565B1 (ja) |
| DE (1) | DE69908898T2 (ja) |
| TW (1) | TW452797B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319626B2 (en) | 2005-01-24 | 2008-01-15 | Samsung Electronics Co., Ltd. | High voltage generating circuit and method and semiconductor memory device including the circuit |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW494631B (en) * | 2000-01-26 | 2002-07-11 | Sanyo Electric Co | Charge pump circuit |
| JP2002197894A (ja) * | 2000-12-25 | 2002-07-12 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP4746205B2 (ja) * | 2001-06-12 | 2011-08-10 | Ｏｋｉセミコンダクタ株式会社 | 昇圧回路及びこれを内蔵する半導体装置 |
| KR100444491B1 (ko) * | 2002-04-10 | 2004-08-16 | 주식회사 하이닉스반도체 | 리플 감소를 위한 전원 회로 및 리플 감소 방법 |
| US7480417B2 (en) * | 2004-10-19 | 2009-01-20 | Microsoft Corp. | System and method for encoding mosaiced image data employing a reversible color transform |
| KR100650806B1 (ko) * | 2004-11-05 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체 장치의 펌핑 회로 |
| KR100674961B1 (ko) * | 2005-02-26 | 2007-01-26 | 삼성전자주식회사 | 부가 펌프 회로를 구비하는 승압전압 발생회로 및 이의 승압전압 발생방법 |
| KR100732756B1 (ko) * | 2005-04-08 | 2007-06-27 | 주식회사 하이닉스반도체 | 전압 펌핑장치 |
| KR100733419B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
| KR100733414B1 (ko) * | 2005-04-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
| WO2007026289A1 (en) * | 2005-09-02 | 2007-03-08 | Nxp B.V. | Charge pump circuit for rfid integrated circuits |
| US7595608B2 (en) * | 2006-03-10 | 2009-09-29 | Atmel Corporation | Gate driver for a battery pack |
| JP2011205797A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 昇圧回路 |
| TWI794123B (zh) * | 2022-06-30 | 2023-02-21 | 國立中山大學 | 負電壓電荷幫浦系統 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531267B2 (ja) * | 1989-06-20 | 1996-09-04 | 日本電気株式会社 | チャ―ジポンプ |
| US5036229A (en) * | 1989-07-18 | 1991-07-30 | Gazelle Microcircuits, Inc. | Low ripple bias voltage generator |
| EP0696839B1 (en) * | 1994-08-12 | 1998-02-25 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Voltage elevator of the charge pump type |
| JP3497601B2 (ja) * | 1995-04-17 | 2004-02-16 | 松下電器産業株式会社 | 半導体集積回路 |
| EP0836129A1 (en) * | 1996-10-09 | 1998-04-15 | Motorola Semiconducteurs S.A. | Voltage multiplier |
| FR2761214B1 (fr) * | 1997-03-19 | 1999-05-21 | Sgs Thomson Microelectronics | Circuit elevateur de tension du type pompe de charge a nombre d'etages controle |
| US6023187A (en) * | 1997-12-23 | 2000-02-08 | Mitsubishi Semiconductor America, Inc. | Voltage pump for integrated circuit and operating method thereof |
-
1999
- 1999-02-12 JP JP03412899A patent/JP3655116B2/ja not_active Expired - Fee Related
- 1999-10-05 EP EP99307827A patent/EP1028517B1/en not_active Expired - Lifetime
- 1999-10-05 DE DE69908898T patent/DE69908898T2/de not_active Expired - Lifetime
- 1999-10-11 TW TW088117505A patent/TW452797B/zh not_active IP Right Cessation
- 1999-10-15 US US09/419,065 patent/US6373322B2/en not_active Expired - Lifetime
- 1999-10-19 KR KR1019990045269A patent/KR100587565B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7319626B2 (en) | 2005-01-24 | 2008-01-15 | Samsung Electronics Co., Ltd. | High voltage generating circuit and method and semiconductor memory device including the circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69908898D1 (de) | 2003-07-24 |
| EP1028517B1 (en) | 2003-06-18 |
| EP1028517A3 (en) | 2000-12-27 |
| KR20000056992A (ko) | 2000-09-15 |
| JP3655116B2 (ja) | 2005-06-02 |
| KR100587565B1 (ko) | 2006-06-08 |
| US20020000869A1 (en) | 2002-01-03 |
| DE69908898T2 (de) | 2004-01-15 |
| US6373322B2 (en) | 2002-04-16 |
| EP1028517A2 (en) | 2000-08-16 |
| TW452797B (en) | 2001-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5504507B2 (ja) | 集積回路装置 | |
| US6525595B2 (en) | Booster, IC card having the same, and electronic equipment having the same | |
| US7567118B2 (en) | Booster circuit | |
| JP3655116B2 (ja) | チャージポンプ回路の駆動方法及び電圧変換回路 | |
| JP2004274861A (ja) | 昇圧回路 | |
| JP2010283992A (ja) | 電源電圧生成回路、及び半導体装置 | |
| US6650172B1 (en) | Boost circuit with sequentially delayed activation of pump circuit stages | |
| TWI430548B (zh) | 升壓電路 | |
| JP3623398B2 (ja) | 昇圧電圧発生回路 | |
| CN116317542A (zh) | 一种双电荷泵电路系统 | |
| US5881012A (en) | Semiconductor integrated circuit | |
| US6831500B2 (en) | Noise-reduced voltage boosting circuit | |
| US10157645B2 (en) | Booster circuit and non-volatile memory including the same | |
| US6414882B1 (en) | Low voltage charge pump apparatus and method | |
| US5912564A (en) | Voltage-boosting circuit with mode signal | |
| JP2003244940A (ja) | 昇圧回路を備えた半導体装置 | |
| US10126765B2 (en) | Semiconductor device having internal voltage generating circuit | |
| US9246382B2 (en) | Charge pump including supply voltage-based control signal level | |
| JPH11306781A (ja) | 半導体集積回路装置 | |
| JP2000262044A (ja) | 半導体集積回路装置 | |
| JP2972723B2 (ja) | 半導体集積回路 | |
| JPH01134796A (ja) | 不揮発性半導体記憶装置 | |
| WO2023228635A1 (ja) | 半導体装置、スイッチング電源 | |
| JP2008011649A (ja) | 半導体集積回路装置 | |
| JP5338445B2 (ja) | パルス昇圧回路と出力電圧コントロール回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050302 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |