CN116317542A - 一种双电荷泵电路系统 - Google Patents
一种双电荷泵电路系统 Download PDFInfo
- Publication number
- CN116317542A CN116317542A CN202310275942.XA CN202310275942A CN116317542A CN 116317542 A CN116317542 A CN 116317542A CN 202310275942 A CN202310275942 A CN 202310275942A CN 116317542 A CN116317542 A CN 116317542A
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- gate
- drain
- inverter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 106
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 21
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 12
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 12
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 12
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 12
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 12
- 101150110971 CIN7 gene Proteins 0.000 claims description 11
- 101150110298 INV1 gene Proteins 0.000 claims description 11
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 11
- 101150070189 CIN3 gene Proteins 0.000 claims description 6
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims description 6
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 claims description 6
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims description 6
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims description 6
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 claims description 6
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 claims description 5
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 13
- 101100113690 Homo sapiens CLK1 gene Proteins 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明公开一种双电荷泵电路系统，属于集成电路领域，包括振荡器与时钟电路、次级电荷泵、电平转换电路、主级电荷泵和稳压模块。次级电荷泵为两级升压结构，输出电压可增强时钟的驱动能力、抬高其高电平；主级电荷泵采用传输管栅压提升的结构及驱动能力增强的时钟对内部电容进行充放电，提高主级电荷泵每级的传输能力及整体电路的工作效率，最终实现低电源电压下产生高压的目的。同时，通过使能时序控制稳压模块，保证了输出电压的稳定性。本发明基于传统Dickson电荷泵结构模型，可为低电源电压下的EEPROM存储单元提供编程用的高压；同时，采用提高传输管栅压的改进设计，提高了系统工作效率。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种双电荷泵电路系统。
背景技术
电荷泵电路是一种运用电荷在电容中的积累效应来产生高于电源的电压或负电压的电路，它们常被用于非挥发性记忆体，如EEPROM和FLASH，用来编程操作存储单元；也可以作为开关电容电路系统中的开关驱动高压生成部件。
在实际应用中，单个Dickson结构的正电荷泵或负电荷泵比较常见。但在同一系统中，采用两级结构的电荷泵电路，却比较少见。这是由于双泵系统的可靠性及稳定性要求相对于单泵比较高的缘故。
传统的Dickson结构中，NMOS传输管常用漏栅相接的做法，在实际升压中会有一个阀值电压的损失，且受衬偏效应的影响，越到高压其传输损失就越大。同时目前电路要求的工作电压越来越低，如EEPROM电路，要求在1.8V电源电压下工作。而EECELL单元的擦写需15V以上的高压。由于MOS器件衬偏效应对其传输能力的限制，想要在较低的工作电压下产生高压，是设计的一个难点。
发明内容
本发明的目的在于提供一种双电荷泵电路系统，以实现在较低的工作电压下提供编程所需的高压。
为解决上述技术问题，本发明提供了一种双电荷泵电路系统，包括振荡器与时钟电路、次级电荷泵、电平转换电路、主级电荷泵和稳压模块；
PUMP_EN为使能控制信号，控制主级电荷泵和次级电荷泵的开启与关断；在需进行编程时，使能控制信号PUMP_EN控制所述振荡器与时钟电路开启，产生时钟信号的其中1路供给所述次级电荷泵做充放电时钟，另外4路时钟经所述电平转换电路增强驱动能力后作为所述主级电荷泵中电容的充放电时钟；
所述次级电荷泵高压作为所述电平转换电路的高压电源，提高时钟4路时钟的输出电压及驱动能力；所述主级电荷泵输出电压为PUMP_HV，在稳压二极管作用下，形成稳压高压输出；
所述稳压模块受使能控制信号PUMP_EN控制，完成编程操作后，高压PUMP_HV通过稳压模块放电降压，变为电源电压；通过控制使能信号PUMP_EN时序，保证整个双电荷泵电路系统正常稳定工作：
控制使能信号PUMP_EN为低时，所述振荡器与时钟电路工作，所述主级电荷泵升压直到电压PUMP_HV稳压到固定高压；控制使能信号PUMP_EN由高变低时，所述振荡器与时钟电路停止工作，所述主级电荷泵输出电压PUMP_HV降压至电源电压。
在一种实施方式中，所述振荡器与时钟电路由振动器和时钟电路构成；所述振荡器包括反相器INV1～INV8、与非门NAND1～NAND4、电容C0和C1；反相器INV1～INV4依次串联，电容C0的一端接反相器INV2的输出端，另一端接地；反相器INV4的输出端接与非门NAND2的第二输入端，反相器INV1的输入端接非门NAND2的输出端；反相器INV5～INV7依次串联，电容C1的一端接反相器INV6的输出端，另一端接地；反相器INV5的输入端接反相器INV1的输出端，反相器INV7的输出端接与非门NAND1的第一输入端，与非门NAND1的第二输入端接控制使能信号PUMP_EN，输出端接与非门NAND3的第二输入端；与非门NAND2的第一输入端接控制使能信号PUMP_EN，第三输入端接与非门NAND3的输出端；与非门NAND3的第一输入端接与非门NAND2的输出端；与非门NAND4的第一输入端接与非门NAND2的输出端，第二输入端接控制使能信号PUMP_EN，输出端接反相器INV8的输入端，反相器INV8的输出端连接时钟端CLK。
在一种实施方式中，所述时钟电路包括反相器INV11～INV23、或非门NOR1～NOR2；反相器INV11和INV12串联，反相器INV11的输入端连接时钟端CLK，反相器INV12的输出端输出时钟CLK0；反相器INV13的输入端接时钟端CLK，输出端接或非门NOR1的第一输入端，或非门NOR1的输出端与反相器INV14、INV15、INV16串联，或非门NOR1的第二输入端接反相器INV18的输出端，反相器INV16的输出端输出时钟CLK1；反相器INV19的输入端接反相器INV15的输出端，反相器INV20的输入端接反相器INV19的输出端，反相器INV20的输出端输出时钟CLK2；或非门NOR2的第二输入端接时钟端CLK，第一输入端接反相器INV15的输出端，或非门NOR2的输出端和反相器INV17、INV18、INV21串联，反相器INV21的输出端输出时钟CLK3；反相器INV22的输入端接反相器INV18的输出端，输出端接反相器INV23的输入端，反相器INV23的输出端输出时钟CLK4。
在一种实施方式中，所述电平转换电路包括NMOS管MN1和MN2、PMOS管MP1和MP2、反相器INV41和INV42；IN端同时连接反相器INV41的输入端和NMOS管MN2的栅端；反相器INV41的输出端连接NMOS管MN1的栅端，NMOS管MN1的漏端同时接PMOS管MP1的漏端和PMOS管MP2的栅端，NMOS管MN1的源端接地；NMOS管MN2的源端接地，漏端同时接PMOS管MP2的漏端和PMOS管MP1的栅端；NMOS管MN1和MN2的衬底接地，PMOS管MP1的源端和衬底、PMOS管MP2的源端和衬底共同接电压HV_VCC；反相器INV42的输入端同时接PMOS管MP2的漏端和NMOS管MN2的漏端，输出端接OUT端。
在一种实施方式中，所述次级电荷泵为2级Dickson结构，包括NMOS管MN3～MN5、电容C3和C4；NMOS管MN3的栅端和漏端均接电压VCC，源端同时接电容C3的第一端、NMOS管MN4的栅端和栅端；电容C3的第二端接CLK0；NMOS管MN4的漏端、NMOS管MN5的源端和电容C4的第一端均接电压HV_VCC，NMOS管MN5栅端和漏端均接电压VCC；电容C4的第二端接地。
在一种实施方式中，所述主级电荷泵包括电容C60～C68、NMOS管MN11～MN23；NMOS管MN11的栅端和源端均接电源电压VCC，漏端接NMOS管MN12的漏端；NMOS管MN12的源端同时接电容C61的第二端和NMOS管MN13的栅端，NMOS管MN12的栅端接NMOS管MN13的漏端，NMOS管MN12的漏端同时接NMOS管MN13的源端、NMOS管MN11的漏端、NMOS管MN14的栅端和源端、电容C60的第一端；NMOS管MN14的漏端同时接NMOS管MN13的漏端和电容C62的第一端；电容C60的第二端接CLKH4，电容C62的第二端接CLKH3，电容C61的第一端接CLKH1；NMOS管MN15的源端同时接电容C63的第二端和NMOS管MN16的栅端，NMOS管MN15的栅端接NMOS管MN16的漏端，NMOS管MN15的漏端同时接NMOS管MN16的源端、NMOS管MN14的漏端、NMOS管MN17的栅端和源端；NMOS管MN17的漏端同时接NMOS管MN16的漏端和电容C64的第一端；电容C64的第二端接CLKH4，电容C63的第一端接CLKH2；NMOS管MN18的源端同时接电容C65的第二端和NMOS管MN19的栅端，NMOS管MN18的栅端接NMOS管MN19的漏端，NMOS管MN18的漏端同时接NMOS管MN19的源端、NMOS管MN17的漏端、NMOS管MN20的栅端和源端、电容C68的第一端；NMOS管MN20的漏端同时接NMOS管MN19的漏端和电容C66的第一端；电容C68的第二端接CLKH3，电容C66的第二端接CLKH4，电容C65的第一端接CLKH2；NMOS管MN21的源端同时接电容C67的第二端和NMOS管MN22的栅端，NMOS管MN21的栅端接NMOS管MN22的漏端，NMOS管MN21的漏端同时接NMOS管MN22的源端、NMOS管MN20的漏端、NMOS管MN23的栅端和源端；NMOS管MN23的漏端接NMOS管MN22的漏端；电容C67的第一端接CLKH1；NMOS管MN22的漏端、NMOS管MN23的漏端、NMOS管MN21的栅端接电压PUMP_HV。
在一种实施方式中，所述稳压模块包括PMOS管MP71～MP73、NMOS管MN71～MN75、电容C71、二极管PD71和反相器INV71；反相器INV71的输入端接控制使能信号PUMP_EN，输出端接NMOS管MN71的栅端；NMOS管MN71的漏端接NMOS管MN73的源端，源端和衬底接地；NMOS管MN72的栅端接控制使能信号PUMP_EN，漏端接NMOS管MN74的源端，源端和衬底接地；NMOS管MN73和NMOS管MN74的栅端接电源电压VCC，漏端分别接PMOS管MP71的漏端和PMOS管MP72的漏端；PMOS管MP71的栅端接PMOS管MP72的漏端，漏端接PMOS管MP72的栅端，源端和衬底接电压PUMP_HV；PMOS管MP72的源端和衬底接电压PUMP_HV；PMOS管MP73的源端接电源电压VCC，栅端接NMOS管MN73的漏端；NMOS管MN75的漏端接电源电压VCC，栅端接NMOS管MN74的漏端，源端接电压PUMP_HV；电容C71的第一端接电压PUMP_HV，第二端接地；二极管PD71的正极接地，负极接电压PUMP_HV。
本发明提供的一种双电荷泵电路系统，包括振荡器与时钟电路、次级电荷泵、电平转换电路、主级电荷泵和稳压模块。次级电荷泵为两级升压结构，输出电压可增强时钟的驱动能力、抬高其高电平；主级电荷泵采用传输管栅压提升的结构及驱动能力增强的时钟对内部电容进行充放电，提高主级电荷泵每级的传输能力及整体电路的工作效率，最终实现低电源电压下产生高压的目的。同时，通过使能时序控制稳压模块，保证了输出电压的稳定性。本发明基于传统Dickson电荷泵结构模型，可为低电源电压下的EEPROM存储单元提供编程用的高压；同时，采用提高传输管栅压的改进设计，提高了系统工作效率。
附图说明
图1是本发明提供的一种双电荷泵电路系统的框架示意图。
图2是振荡器的电路结构示意图。
图3是时钟电路的结构示意图。
图4是电平转换电路的结构示意图。
图5是次级电荷泵的电路结构示意图。
图6是主级电荷泵的电路结构示意图。
图7是稳压模块的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种双电荷泵电路系统作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种双电荷泵电路系统，其原理结构如图1所示，所述双电荷泵电路系统的整体结构包括振荡器与时钟电路、次级电荷泵、电平转换电路、主级电荷泵和稳压模块。图1中PUMP_EN为使能控制信号，控制主级电荷泵和次级电荷泵的开启与关断。在EEPROM(Electrically ErasableProgrammablereadonlymemory，带电可擦可编程只读存储器)需进行编程时，使能控制信号PUMP_EN控制所述振荡器与时钟电路开启，产生时钟信号的其中1路(即CLK0)供给所述次级电荷泵做充放电时钟，另4路(即CLK1、CLK2、CLK3和CLK4)经所述电平转换电路增强驱动能力后作为所述主级电荷泵中电容的充放电时钟。所述次级电荷泵高压作为电平转换电路的高压电源，提高时钟CLK1、CLK2、CLK3、CLK4的输出电压及驱动能力，从而提升主级电荷泵的工作效率。所述主级电荷泵输出电压为PUMP_HV，在稳压二极管作用下，形成稳压高压输出。稳压模块受使能控制信号PUMP_EN控制，EEPROM完成编程操作后，高压PUMP_HV通过稳压模块放电降压，变为电源电压。通过控制使能信号PUMP_EN时序，可保证整个双电荷泵电路系统正常稳定工作：控制使能信号PUMP_EN为低时，所述振荡器与时钟电路工作，所述主级电荷泵升压直到电压PUMP_HV稳压到固定高压。控制使能信号PUMP_EN由高变低时，所述振荡器与时钟电路停止工作，所述主级电荷泵输出电压PUMP_HV降压至电源电压。
所述振荡器与时钟电路由振动器和时钟电路构成，所述振荡器如图2所示，包括反相器INV1～INV8、与非门NAND1～NAND4、电容C0和C1；反相器INV1～INV4依次串联，电容C0的一端接反相器INV2的输出端，另一端接地；反相器INV4的输出端接与非门NAND2的第二输入端，反相器INV1的输入端接非门NAND2的输出端；反相器INV5～INV7依次串联，电容C1的一端接反相器INV6的输出端，另一端接地；反相器INV5的输入端接反相器INV1的输出端，反相器INV7的输出端接与非门NAND1的第一输入端，与非门NAND1的第二输入端接控制使能信号PUMP_EN，输出端接与非门NAND3的第二输入端；与非门NAND2的第一输入端接控制使能信号PUMP_EN，第三输入端接与非门NAND3的输出端；与非门NAND3的第一输入端接与非门NAND2的输出端；与非门NAND4的第一输入端接与非门NAND2的输出端，第二输入端接控制使能信号PUMP_EN，输出端接反相器INV8的输入端，反相器INV8的输出端连接时钟端CLK。
当控制使能信号PUMP_EN为高电平时，振荡器起振，时钟端CLK输出时钟信号。通过调整电容C0、C1的电容大小，可有效调整输出时钟频率。当控制使能信号PUMP_EN变为低电平时，振荡器停止工作。
所述时钟电路如图3所示，包括反相器INV11～INV23、或非门NOR1～NOR2；反相器INV11和INV12串联，反相器INV11的输入端连接时钟端CLK，反相器INV12的输出端输出时钟CLK0；反相器INV13的输入端接时钟端CLK，输出端接或非门NOR1的第一输入端，或非门NOR1的输出端与反相器INV14、INV15、INV16串联，或非门NOR1的第二输入端接反相器INV18的输出端，反相器INV16的输出端输出时钟CLK1；反相器INV19的输入端接反相器INV15的输出端，反相器INV20的输入端接反相器INV19的输出端，反相器INV20的输出端输出时钟CLK2；或非门NOR2的第二输入端接时钟端CLK，第一输入端接反相器INV15的输出端，或非门NOR2的输出端和反相器INV17、INV18、INV21串联，反相器INV21的输出端输出时钟CLK3；反相器INV22的输入端接反相器INV18的输出端，输出端接反相器INV23的输入端，反相器INV23的输出端输出时钟CLK4。
1路时钟(CLK0)经增大驱动能力后，作为次级电荷泵中电容的充放电时钟。CLK1、CLK2、CLK3、CLK4输出为双向非交叠时钟，经升压后，可作为主级电荷泵中电容的充放电时钟。
所述电平转换电路的结构如图4所示，包括NMOS管MN1和MN2、PMOS管MP1和MP2、反相器INV41和INV42。IN端同时连接反相器INV41的输入端和NMOS管MN2的栅端；反相器INV41的输出端连接NMOS管MN1的栅端，NMOS管MN1的漏端同时接PMOS管MP1的漏端和PMOS管MP2的栅端，NMOS管MN1的源端接地；NMOS管MN2的源端接地，漏端同时接PMOS管MP2的漏端和PMOS管MP1的栅端；NMOS管MN1和MN2的衬底接地，PMOS管MP1的源端和衬底、PMOS管MP2的源端和衬底共同接电压HV_VCC；反相器INV42的输入端同时接PMOS管MP2的漏端和NMOS管MN2的漏端，输出端接OUT端。
所述电平转换电路可实现时钟信号高电平由Vdd到HV_VCC的转换。当IN端输入为高电平VDD时，NMOS管MN1、PMOS管MP2关断，NMOS管MN2、PMOS管MP1导通，OUT端输出为HV_VDD；当IN端输入为低电平0时，NMOS管MN1、PMOS管MP2导通，NMOS管MN2、PMOS管MP1关断，OUT端输出为0。当IN端输入高电平为VDD的时钟信号时，OUT端输出高电平为HV_VCC的时钟信号。
所述次级电荷泵的电路结构如图5所示，包括NMOS管MN3～MN5、电容C3和C4；NMOS管MN3的栅端和漏端均接电压VCC，源端同时接电容C3的第一端、NMOS管MN4的栅端和栅端；电容C3的第二端接CLK0；NMOS管MN4的漏端、NMOS管MN5的源端和电容C4的第一端均接电压HV_VCC，NMOS管MN5栅端和漏端均接电压VCC；电容C4的第二端接地。
所述次级电荷泵为2级Dickson结构，升压结构全部采用NMOS管设计。在此电路中，NMOS管的阈值电压为VTH，初始态H点与HV_VCC点电位均为VCC-VTH。CLK0为时钟信号。当CLK0为低电平时，NMOS管MN3导通，电源电压VCC对电容C3充电，H点电压为VDD-VTH，当CLK0为高电平时，H点电位变为2VDD-VTH，NMOS管MN3关闭，NMOS管MN4管导通，电容C4充电，HV_VCC点电压变为2(VDD-VTH)。
所述主级电荷泵的电路结构如图6所示，包括电容C60～C68、NMOS管MN11～MN23；NMOS管MN11的栅端和源端均接电源电压VCC，漏端接NMOS管MN12的漏端；NMOS管MN12的源端同时接电容C61的第二端和NMOS管MN13的栅端，NMOS管MN12的栅端接NMOS管MN13的漏端，NMOS管MN12的漏端同时接NMOS管MN13的源端、NMOS管MN11的漏端、NMOS管MN14的栅端和源端、电容C60的第一端；NMOS管MN14的漏端同时接NMOS管MN13的漏端和电容C62的第一端；电容C60的第二端接CLKH4，电容C62的第二端接CLKH3，电容C61的第一端接CLKH1；NMOS管MN15的源端同时接电容C63的第二端和NMOS管MN16的栅端，NMOS管MN15的栅端接NMOS管MN16的漏端，NMOS管MN15的漏端同时接NMOS管MN16的源端、NMOS管MN14的漏端、NMOS管MN17的栅端和源端；NMOS管MN17的漏端同时接NMOS管MN16的漏端和电容C64的第一端；电容C64的第二端接CLKH4，电容C63的第一端接CLKH2；NMOS管MN18的源端同时接电容C65的第二端和NMOS管MN19的栅端，NMOS管MN18的栅端接NMOS管MN19的漏端，NMOS管MN18的漏端同时接NMOS管MN19的源端、NMOS管MN17的漏端、NMOS管MN20的栅端和源端、电容C68的第一端；NMOS管MN20的漏端同时接NMOS管MN19的漏端和电容C66的第一端；电容C68的第二端接CLKH3，电容C66的第二端接CLKH4，电容C65的第一端接CLKH2；NMOS管MN21的源端同时接电容C67的第二端和NMOS管MN22的栅端，NMOS管MN21的栅端接NMOS管MN22的漏端，NMOS管MN21的漏端同时接NMOS管MN22的源端、NMOS管MN20的漏端、NMOS管MN23的栅端和源端；NMOS管MN23的漏端接NMOS管MN22的漏端；电容C67的第一端接CLKH1；NMOS管MN22的漏端、NMOS管MN23的漏端、NMOS管MN21的栅端接电压PUMP_HV。
当控制使能信号PUMP_EN由低变高时，CLKH1～CLKH4有时钟信号输入，主级电荷泵电路开始工作升压。当CLKH1、CLKH4为高时，CLKH2、CLKH3为低，A点与C点电压抬高，B点电压降低，NMOS管MN12关断，NMOS管MN13、NMOS管MN14导通，A点电荷向B点移动，B点电位升高；同时，由于C点电压的抬升并维持相对不变，减少了NMOS管MN13电压传输过程中的电压损失，从而提高了传输效率。当CLKH1、CLKH4为低时，CLKH2、CLKH3为高，A点、C点电压降低，B点电压抬高。NMOS管MN13、NMOS管MN14截止，防止B点电荷向A点倒灌，NMOS管MN12导通，A点与C点电位相同。B点电荷向后一级D点传输，D点电压开始升高。在电荷不断传输与积累的效应下，电压PUMP_HV不断的升高，最终达到设计值并保持稳定。
所述稳压模块如图7所示，包括PMOS管MP71～MP73、NMOS管MN71～MN75、电容C71、二极管PD71和反相器INV71；反相器INV71的输入端接控制使能信号PUMP_EN，输出端接NMOS管MN71的栅端；NMOS管MN71的漏端接NMOS管MN73的源端，源端和衬底接地；NMOS管MN72的栅端接控制使能信号PUMP_EN，漏端接NMOS管MN74的源端，源端和衬底接地；NMOS管MN73和NMOS管MN74的栅端接电源电压VCC，漏端分别接PMOS管MP71的漏端和PMOS管MP72的漏端；PMOS管MP71的栅端接PMOS管MP72的漏端，漏端接PMOS管MP72的栅端，源端和衬底接电压PUMP_HV；PMOS管MP72的源端和衬底接电压PUMP_HV；PMOS管MP73的源端接电源电压VCC，栅端接NMOS管MN73的漏端；NMOS管MN75的漏端接电源电压VCC，栅端接NMOS管MN74的漏端，源端接电压PUMP_HV；电容C71的第一端接电压PUMP_HV，第二端接地；二极管PD71的正极接地，负极接电压PUMP_HV。
当双电荷泵电路系统工作时，电路在控制使能信号PUMP_EN的控制下，实现电压PUMP_HV在高压与电源电压之间的转化。当控制使能信号PUMP_EN为高电平时，E点为高电平，F点为低电平，PMOS管MP73、NMOS管MN75关断，电压PUMP_HV保持高电位；当控制使能信号PUMP_EN为低电平时，E点为低电平，F点为高电平，PMOS管MP73、NMOS管MN75导通，电压PUMP_HV被拉到电源电压。二极管PD71的反向击穿电压，可有效防止生成高压可能过高带来的MOS管击穿问题，起到保护电路的作用。
本发明设计的应用于低电源电压EEPROM的双电荷泵电路系统结构，提供EECELL单元编程所需的高压。基于传统Dickson结构，设计有主次两级电荷泵结构：次级电荷泵为两级升压结构，输出电压作为振荡器OSC输出级的电源电压，增强驱动能力；主级电荷泵采用该OSC作为其充放电电容的时钟信号，提高每级传输电压，提高工作效率。最终实现低电源电压下输出高压的目的。同时，通过使能时序的控制，保证电路系统的稳定性；通过稳压钳位二极管的应用，保证输出电压的稳定性，电路输出电压精度高、纹波小、效率高。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (7)
1.一种双电荷泵电路系统，其特征在于，包括振荡器与时钟电路、次级电荷泵、电平转换电路、主级电荷泵和稳压模块；
PUMP_EN为使能控制信号，控制主级电荷泵和次级电荷泵的开启与关断；在需进行编程时，使能控制信号PUMP_EN控制所述振荡器与时钟电路开启，产生时钟信号的其中1路供给所述次级电荷泵做充放电时钟，另外4路时钟经所述电平转换电路增强驱动能力后作为所述主级电荷泵中电容的充放电时钟；
所述次级电荷泵高压作为所述电平转换电路的高压电源，提高时钟4路时钟的输出电压及驱动能力；所述主级电荷泵输出电压为PUMP_HV，在稳压二极管作用下，形成稳压高压输出；
所述稳压模块受使能控制信号PUMP_EN控制，完成编程操作后，高压PUMP_HV通过稳压模块放电降压，变为电源电压；通过控制使能信号PUMP_EN时序，保证整个双电荷泵电路系统正常稳定工作：
控制使能信号PUMP_EN为低时，所述振荡器与时钟电路工作，所述主级电荷泵升压直到电压PUMP_HV稳压到固定高压；控制使能信号PUMP_EN由高变低时，所述振荡器与时钟电路停止工作，所述主级电荷泵输出电压PUMP_HV降压至电源电压。
2.如权利要求1所述的双电荷泵电路系统，其特征在于，所述振荡器与时钟电路由振动器和时钟电路构成；所述振荡器包括反相器INV1～INV8、与非门NAND1～NAND4、电容C0和C1；反相器INV1～INV4依次串联，电容C0的一端接反相器INV2的输出端，另一端接地；反相器INV4的输出端接与非门NAND2的第二输入端，反相器INV1的输入端接非门NAND2的输出端；反相器INV5～INV7依次串联，电容C1的一端接反相器INV6的输出端，另一端接地；反相器INV5的输入端接反相器INV1的输出端，反相器INV7的输出端接与非门NAND1的第一输入端，与非门NAND1的第二输入端接控制使能信号PUMP_EN，输出端接与非门NAND3的第二输入端；与非门NAND2的第一输入端接控制使能信号PUMP_EN，第三输入端接与非门NAND3的输出端；与非门NAND3的第一输入端接与非门NAND2的输出端；与非门NAND4的第一输入端接与非门NAND2的输出端，第二输入端接控制使能信号PUMP_EN，输出端接反相器INV8的输入端，反相器INV8的输出端连接时钟端CLK。
3.如权利要求2所述的双电荷泵电路系统，其特征在于，所述时钟电路包括反相器INV11～INV23、或非门NOR1～NOR2；反相器INV11和INV12串联，反相器INV11的输入端连接时钟端CLK，反相器INV12的输出端输出时钟CLK0；反相器INV13的输入端接时钟端CLK，输出端接或非门NOR1的第一输入端，或非门NOR1的输出端与反相器INV14、INV15、INV16串联，或非门NOR1的第二输入端接反相器INV18的输出端，反相器INV16的输出端输出时钟CLK1；反相器INV19的输入端接反相器INV15的输出端，反相器INV20的输入端接反相器INV19的输出端，反相器INV20的输出端输出时钟CLK2；或非门NOR2的第二输入端接时钟端CLK，第一输入端接反相器INV15的输出端，或非门NOR2的输出端和反相器INV17、INV18、INV21串联，反相器INV21的输出端输出时钟CLK3；反相器INV22的输入端接反相器INV18的输出端，输出端接反相器INV23的输入端，反相器INV23的输出端输出时钟CLK4。
4.如权利要求3所述的双电荷泵电路系统，其特征在于，所述电平转换电路包括NMOS管MN1和MN2、PMOS管MP1和MP2、反相器INV41和INV42；IN端同时连接反相器INV41的输入端和NMOS管MN2的栅端；反相器INV41的输出端连接NMOS管MN1的栅端，NMOS管MN1的漏端同时接PMOS管MP1的漏端和PMOS管MP2的栅端，NMOS管MN1的源端接地；NMOS管MN2的源端接地，漏端同时接PMOS管MP2的漏端和PMOS管MP1的栅端；NMOS管MN1和MN2的衬底接地，PMOS管MP1的源端和衬底、PMOS管MP2的源端和衬底共同接电压HV_VCC；反相器INV42的输入端同时接PMOS管MP2的漏端和NMOS管MN2的漏端，输出端接OUT端。
5.如权利要求4所述的双电荷泵电路系统，其特征在于，所述次级电荷泵为2级Dickson结构，包括NMOS管MN3～MN5、电容C3和C4；NMOS管MN3的栅端和漏端均接电压VCC，源端同时接电容C3的第一端、NMOS管MN4的栅端和栅端；电容C3的第二端接CLK0；NMOS管MN4的漏端、NMOS管MN5的源端和电容C4的第一端均接电压HV_VCC，NMOS管MN5栅端和漏端均接电压VCC；电容C4的第二端接地。
6.如权利要求5所述的双电荷泵电路系统，其特征在于，所述主级电荷泵包括电容C60～C68、NMOS管MN11～MN23；NMOS管MN11的栅端和源端均接电源电压VCC，漏端接NMOS管MN12的漏端；NMOS管MN12的源端同时接电容C61的第二端和NMOS管MN13的栅端，NMOS管MN12的栅端接NMOS管MN13的漏端，NMOS管MN12的漏端同时接NMOS管MN13的源端、NMOS管MN11的漏端、NMOS管MN14的栅端和源端、电容C60的第一端；NMOS管MN14的漏端同时接NMOS管MN13的漏端和电容C62的第一端；电容C60的第二端接CLKH4，电容C62的第二端接CLKH3，电容C61的第一端接CLKH1；NMOS管MN15的源端同时接电容C63的第二端和NMOS管MN16的栅端，NMOS管MN15的栅端接NMOS管MN16的漏端，NMOS管MN15的漏端同时接NMOS管MN16的源端、NMOS管MN14的漏端、NMOS管MN17的栅端和源端；NMOS管MN17的漏端同时接NMOS管MN16的漏端和电容C64的第一端；电容C64的第二端接CLKH4，电容C63的第一端接CLKH2；NMOS管MN18的源端同时接电容C65的第二端和NMOS管MN19的栅端，NMOS管MN18的栅端接NMOS管MN19的漏端，NMOS管MN18的漏端同时接NMOS管MN19的源端、NMOS管MN17的漏端、NMOS管MN20的栅端和源端、电容C68的第一端；NMOS管MN20的漏端同时接NMOS管MN19的漏端和电容C66的第一端；电容C68的第二端接CLKH3，电容C66的第二端接CLKH4，电容C65的第一端接CLKH2；NMOS管MN21的源端同时接电容C67的第二端和NMOS管MN22的栅端，NMOS管MN21的栅端接NMOS管MN22的漏端，NMOS管MN21的漏端同时接NMOS管MN22的源端、NMOS管MN20的漏端、NMOS管MN23的栅端和源端；NMOS管MN23的漏端接NMOS管MN22的漏端；电容C67的第一端接CLKH1；NMOS管MN22的漏端、NMOS管MN23的漏端、NMOS管MN21的栅端接电压PUMP_HV。
7.如权利要求6所述的双电荷泵电路系统，其特征在于，所述稳压模块包括PMOS管MP71～MP73、NMOS管MN71～MN75、电容C71、二极管PD71和反相器INV71；反相器INV71的输入端接控制使能信号PUMP_EN，输出端接NMOS管MN71的栅端；NMOS管MN71的漏端接NMOS管MN73的源端，源端和衬底接地；NMOS管MN72的栅端接控制使能信号PUMP_EN，漏端接NMOS管MN74的源端，源端和衬底接地；NMOS管MN73和NMOS管MN74的栅端接电源电压VCC，漏端分别接PMOS管MP71的漏端和PMOS管MP72的漏端；PMOS管MP71的栅端接PMOS管MP72的漏端，漏端接PMOS管MP72的栅端，源端和衬底接电压PUMP_HV；PMOS管MP72的源端和衬底接电压PUMP_HV；PMOS管MP73的源端接电源电压VCC，栅端接NMOS管MN73的漏端；NMOS管MN75的漏端接电源电压VCC，栅端接NMOS管MN74的漏端，源端接电压PUMP_HV；电容C71的第一端接电压PUMP_HV，第二端接地；二极管PD71的正极接地，负极接电压PUMP_HV。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310275942.XA CN116317542A (zh) | 2023-03-21 | 2023-03-21 | 一种双电荷泵电路系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310275942.XA CN116317542A (zh) | 2023-03-21 | 2023-03-21 | 一种双电荷泵电路系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116317542A true CN116317542A (zh) | 2023-06-23 |
Family
ID=86792200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310275942.XA Pending CN116317542A (zh) | 2023-03-21 | 2023-03-21 | 一种双电荷泵电路系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116317542A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116742950A (zh) * | 2023-08-09 | 2023-09-12 | 深圳市美矽微半导体有限公司 | 一种电荷泵电路 |
-
2023
- 2023-03-21 CN CN202310275942.XA patent/CN116317542A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116742950A (zh) * | 2023-08-09 | 2023-09-12 | 深圳市美矽微半导体有限公司 | 一种电荷泵电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198342B1 (en) | Charge pump circuit simple in construction and free from trouble even at low voltage | |
| US6356469B1 (en) | Low voltage charge pump employing optimized clock amplitudes | |
| US7652522B2 (en) | High efficiency low cost bi-directional charge pump circuit for very low voltage applications | |
| TWI391805B (zh) | 廣大範圍供應電壓之有效率的充電泵 | |
| US7567118B2 (en) | Booster circuit | |
| US8339183B2 (en) | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories | |
| US7855591B2 (en) | Method and system for providing a charge pump very low voltage applications | |
| US6373327B1 (en) | Voltage generating/transferring circuit | |
| EP1724784B1 (en) | High-voltage switch with low output ripple for non-volatile floating-gate memories | |
| JPH06261538A (ja) | 高電圧チャ−ジ・ポンプ | |
| US6385065B1 (en) | Low voltage charge pump employing distributed charge boosting | |
| US7439792B2 (en) | High voltage generation circuit and semiconductor device having the same | |
| CN101114524B (zh) | 升压电路 | |
| CN116317542A (zh) | 一种双电荷泵电路系统 | |
| JP2000232773A (ja) | チャージポンプ回路、チャージポンプ回路の駆動方法及び電圧変換回路 | |
| US8390365B2 (en) | Charge pump system for low-supply voltage | |
| CN110601528B (zh) | 电荷泵及存储设备 | |
| KR19990050472A (ko) | 승압전압 발생회로 | |
| KR102381493B1 (ko) | 승압 회로 및 그것을 구비한 불휘발성 메모리 | |
| CN114189147B (zh) | 电荷泵电路及存储器 | |
| US20140232452A1 (en) | Internal voltage generation circuit | |
| KR0154290B1 (ko) | 챠지펌프 회로 | |
| JP2002203395A (ja) | 昇圧回路およびそれを用いた半導体メモリ | |
| KR101040001B1 (ko) | 전압 공급 회로 | |
| JPH03160394A (ja) | 電子時計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Li Ke Inventor after: Chen Xianwen Inventor after: Zhang Zitong Inventor after: Cao Yanjie Inventor after: Deng Lanqing Inventor before: Li Ke Inventor before: Chen Xianwen Inventor before: Zhang Zitong Inventor before: Cao Yanwen Inventor before: Deng Lanqing |
|
| CB03 | Change of inventor or designer information |