CN116742950A

CN116742950A - 一种电荷泵电路

Info

Publication number: CN116742950A
Application number: CN202310994520.8A
Authority: CN
Inventors: 梁佩俊; 孙占龙
Original assignee: Shenzhen Meixi Micro Semiconductor Co ltd
Current assignee: Shenzhen Meixi Micro Semiconductor Co ltd
Priority date: 2023-08-09
Filing date: 2023-08-09
Publication date: 2023-09-12

Abstract

本发明公开了一种电荷泵电路，包括：NMOS管MN0、NMOS管MN1、PMOS管MP0、PMOS管MP1、电容C0、电容C1和反相器I1，四个MOS管整体上形成并联关系，但是漏端和栅端交叉互联，电容C0正端连接反相器I1的输入端且连接输入时钟信号CLK，反相器I1输出端连接电容C1正端；PMOS管MP0的源端连接PMOS管MP1源端且均连接输出电压VOUT。本发明电荷泵电路使得VOUT升压稳定后，抖动幅度更小、更稳定，电路工作更稳定，可大幅降低芯片工作噪声、减少电源损耗、提高芯片工作效率及稳定性。

Description

一种电荷泵电路

技术领域

本发明属于芯片技术领域，尤其涉及一种电荷泵电路，其用于使得芯片工作稳定。

背景技术

现有技术中，芯片的电荷泵电路存在输出电压VOUT升压稳定后抖动幅度较大、稳定性差的缺陷，这不利于芯片工作稳定且产生工作噪声。如图1所示的现有技术中芯片的电荷泵电路，其中，CLK为输入时钟信号，VIN为输入电压，VOUT为输出电压，INV为反相器，其中，反相器包括输入端A端和输出端Y端，MN0为NMOS管，MP0、MP1、MP2为3个PMOS管，C1为电容，I1为反相器，MP0的漏端接VIN及MP1源端，MP0的栅端连接I1输出端，MP0的源端接MP2漏端及C1正端，MP2的源端接VOUT，CLK接I1输入端、MP1栅端、MP2栅端、MN0栅端，MP1的漏端接C1负端及MN0漏端，MN0的源端接地。

当CLK为高电平时，I1输出低电平，MP0导通，MN0导通，MP1截止，MP2截止，VIN对C1充电，C1正端为VIN、负端为地；当CLK为低电平时，I1输出高电平，MP0截止，MN0截止，MP1导通，MP2导通，C1负端电平由地变为VIN，因C1两端压差为VIN，C1正端电平由VIN变为2×VIN，同时C1对VOUT放电，VOUT等于C1正端电平。即，CLK为高电平时，VIN对电容充电，CLK为低电平时，电容对VOUT放电，这导致芯片的电荷泵电路：一半时间充电，另一半时间放电，效率较低，VOUT抖动幅度较大。

如图2所示，上述现有技术的仿真结果表明，当VIN=5V，电容C1=10pF，VOUT升压稳定后抖动幅度为445mV。

在背景技术部分中公开的上述信息仅仅用于增强对本发明背景的理解，因此可能包含不构成本领域普通技术人员公知的现有技术的信息。

发明内容

本发明的目的是提供一种电荷泵电路，旨在解决VOUT升压稳定后抖动幅度较大、稳定性差的技术问题。为了实现上述目的，本发明提供如下技术方案：

本发明的一种电荷泵电路，包括：

NMOS管MN0、NMOS管MN1、PMOS管MP0、PMOS管MP1、电容C0、电容C1和反相器I1，其中，

NMOS管MN0的源端连接NMOS管MN1的源端且均连接输入电压VIN；

NMOS管MN0的漏端连接电容C0负端、PMOS管MP0漏端、NMOS管MN1栅端及PMOS管MP1栅端；

NMOS管MN0的栅端连接NMOS管MN1漏端、PMOS管MP1漏端、PMOS管MP0栅端及电容C1负端；

电容C0正端连接反相器I1的输入端且连接输入时钟信号CLK，反相器I1输出端连接电容C1正端；

PMOS管MP0的源端连接PMOS管MP1源端且均连接输出电压VOUT。

所述的一种电荷泵电路中，当输入时钟信号CLK为低电平时，NMOS管MN0导通，PMOS管MP0截止，输入电压VIN对电容C0充电，电容C0正端为地、负端为输入电压VIN，NMOS管MN1截止，PMOS管MP1导通，电容C1正端电平由地变为输入电压VIN，电容C1两端压差为输入电压VIN，电容C1负端电平由输入电压VIN变为2×VIN，同时电容C1对输出电压VOUT放电，输出电压VOUT等于电容C1负端电平。

所述的一种电荷泵电路中，当输入时钟信号CLK为高电平时，NMOS管MN1导通，PMOS管MP1截止，输入电压VIN对电容C1充电，电容C1正端为地、负端为输入电压VIN，NMOS管MN0截止，PMOS管MP0导通，电容C0正端电平由地变为输入电压VIN，电容C0两端压差为输入电压VIN，电容C0负端电平由输入电压VIN变为2×VIN，同时电容C0对输出电压VOUT放电，输出电压VOUT等于电容C0负端电平。

所述的一种电荷泵电路中，当输入时钟信号CLK为低电平或高电平时，均有一个电容对输出电压VOUT放电，同时也有输入电压VIN对另一个电容充电。

在上述技术方案中，本发明提供的一种电荷泵电路，具有以下有益效果：电荷泵电路VOUT升压稳定后抖动幅度更小、更稳定，电路工作更稳定，可大幅降低芯片工作噪声、减少电源损耗、提高芯片工作效率及稳定性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为现有技术电荷泵电路连接示意图；

图2为现有技术电荷泵电路的VOUT仿真波形示意图；

图3为本发明实施例提供的电荷泵电路连接示意图；

图4为本发明实施例提供的电荷泵电路的VOUT仿真波形示意图。

具体实施方式

为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式及附图1至图4对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

为了使本领域的技术人员更好地理解本发明的技术方案，如图3至图4所示，在一个实施例中，本发明揭示了一种电荷泵电路，其包括：

NMOS管MN0的源端连接NMOS管MN1的源端且均连接输入电压VIN；

PMOS管MP0的源端连接PMOS管MP1源端且均连接输出电压VOUT。

所述的一种电荷泵电路的优选实施例中，当输入时钟信号CLK为低电平时，NMOS管MN0导通，PMOS管MP0截止，输入电压VIN对电容C0充电，电容C0正端为地、负端为输入电压VIN，NMOS管MN1截止，PMOS管MP1导通，电容C1正端电平由地变为输入电压VIN，电容C1两端压差为输入电压VIN，电容C1负端电平由输入电压VIN变为2×VIN，同时电容C1对输出电压VOUT放电，输出电压VOUT等于电容C1负端电平。

所述的一种电荷泵电路的优选实施例中，当输入时钟信号CLK为高电平时，NMOS管MN1导通，PMOS管MP1截止，输入电压VIN对电容C1充电，电容C1正端为地、负端为输入电压VIN，NMOS管MN0截止，PMOS管MP0导通，电容C0正端电平由地变为输入电压VIN，电容C0两端压差为输入电压VIN，电容C0负端电平由输入电压VIN变为2×VIN，同时电容C0对输出电压VOUT放电，输出电压VOUT等于电容C0负端电平。

所述的一种电荷泵电路的优选实施例中，当输入时钟信号CLK为低电平或高电平时，均有一个电容对输出电压VOUT放电，同时也有输入电压VIN对另一个电容充电。

所述的一种电荷泵电路的优选实施例中，所述输出电压VOUT抖动幅度不大于30mV。

为了进一步理解本发明，如图3所示，本发明的电荷泵电路中，其也是二倍压电荷泵电路，VOUT=2×VIN，CLK为输入时钟信号，VIN为输入电压，VOUT为输出电压。MN0、MN1为2个NMOS管，MP0、MP1为2个PMOS管，C0、C1为2个电容，I1为反相器。C1+C2电容值等于图1传统电荷泵电路电容C1。MN0的源端连接VIN及MN1源端，MN0的漏端连接C0负端、MP0漏端、MN1栅端及MP1栅端，MN0的栅端连接MN1漏端、MP1漏端、MP0栅端及C1负端，MP0的源端连接VOUT及MP1源端，C0正端连接CLK及I1输入端，I1输出端连接C1正端。当CLK为低电平时，MN0导通，MP0截止，VIN对C0充电，C0正端为地、负端为VIN，MN1截止，MP1导通，C1正端电平由地变为VIN，因C1两端压差为VIN，C1负端电平由VIN变为2×VIN，同时C1对VOUT放电，VOUT等于C1负端电平；当CLK为高电平时，MN1导通，MP1截止，VIN对C1充电，C1正端为地、负端为VIN，MN0截止，MP0导通，C0正端电平由地变为VIN，因C0两端压差为VIN，C0负端电平由VIN变为2×VIN，同时C0对VOUT放电，VOUT等于C0负端电平。不管CLK为低电平还是高电平，都有电容对VOUT放电，同时也有VIN对电容充电，从而提高了充放电效率，也降低了VOUT抖动幅度。

如图4所示，对本发明所揭示的电荷泵电路进行仿真，其仿真结果表明，当VIN=5V，C0=C1=5pF，本发明的VOUT升压稳定后抖动幅度为30mV。可见，本发明在VOUT升压稳定后抖动幅度更小、更稳定，电荷泵电路工作更稳定，可大幅降低芯片工作噪声、减少电源损耗、提高芯片工作效率及稳定性。而现有电荷泵电路在VOUT升压稳定后抖动幅度较大、稳定性差，两相对比，本发明解决了VOUT升压稳定后抖动幅度较大、稳定性差的技术问题。

最后应该说明的是：所描述的实施例仅是本申请一部分实施例，而不是全部的实施例，基于本申请中的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

以上只通过说明的方式描述了本发明的某些示范性实施例，毋庸置疑，对于本领域的普通技术人员，在不偏离本发明的精神和范围的情况下，可以用各种不同的方式对所描述的实施例进行修正。因此，上述附图和描述在本质上是说明性的，不应理解为对本发明权利要求保护范围的限制。

Claims

1.一种电荷泵电路，其特征在于，其包括：

NMOS管MN0的源端连接NMOS管MN1的源端且均连接输入电压VIN；

PMOS管MP0的源端连接PMOS管MP1源端且均连接输出电压VOUT。

2.根据权利要求1所述的一种电荷泵电路，其特征在于，

当输入时钟信号CLK为低电平时，NMOS管MN0导通，PMOS管MP0截止，输入电压VIN对电容C0充电，电容C0正端为地、负端为输入电压VIN，NMOS管MN1截止，PMOS管MP1导通，电容C1正端电平由地变为输入电压VIN，电容C1两端压差为输入电压VIN，电容C1负端电平由输入电压VIN变为2×VIN，同时电容C1对输出电压VOUT放电，输出电压VOUT等于电容C1负端电平。

3.根据权利要求1所述的一种电荷泵电路，其特征在于，

当输入时钟信号CLK为高电平时，NMOS管MN1导通，PMOS管MP1截止，输入电压VIN对电容C1充电，电容C1正端为地、负端为输入电压VIN，NMOS管MN0截止，PMOS管MP0导通，电容C0正端电平由地变为输入电压VIN，电容C0两端压差为输入电压VIN，电容C0负端电平由输入电压VIN变为2×VIN，同时电容C0对输出电压VOUT放电，输出电压VOUT等于电容C0负端电平。

4.根据权利要求1所述的一种电荷泵电路，其特征在于，

当输入时钟信号CLK为低电平或高电平时，均有一个电容对输出电压VOUT放电，同时也有输入电压VIN对另一个电容充电。