CN102263499B - 时钟产生电路和电荷泵系统 - Google Patents

Abstract

一种时钟产生电路、电荷泵系统，所述时钟产生电路包括：用于产生第一频率基准时钟的时钟振荡器；时钟转换器，用于将基准时钟转换成为符合开关时钟占空比的第一时钟、符合升压时钟占空比的第二时钟；电压源单元，包括提供第一电压的第一电压源、提供第二电压的第二电压源、以及稳压器；稳压器用于调整第二电压，以获得第三电压；电压信号叠加单元，用于将第一时钟的高电平电压抬升至第一电压和第二电压之和，获得第三时钟；时钟驱动器，用于增强第二时钟和第三时钟的驱动电流，时钟驱动器包括用于增强第二时钟驱动电流的第一时钟驱动器，以及用于增强第三时钟驱动电流的第二时钟驱动器。所述电荷泵系统尺寸小、结构紧凑、工作效率高。

Description

时钟产生电路和电荷泵系统

技术领域

本发明涉及半导体技术领域，尤其涉及一种时钟产生电路和电荷泵系统。

背景技术

在信息时代，信息存储是信息技术中最重要的技术内容之一。电荷泵系统广泛应用于诸如DRAM、EEPROM、快闪存储器等存储器中，用于通过电源电压获得编程电压、擦除电压。

相应地，电荷泵系统的技术也得到了长足发展，在公开号为CN101162867的中国专利申请中就公开了一种电荷泵系统的技术方案。

参考图1，示出了一种电荷泵电路的示意图，所述电荷泵电路包括两个升压级，其中，第一个升压级包括：开关时钟驱动的第一开关21、连接于所述第一开关21的第一电容11构成，所述第一电容11的另一端由升压时钟驱动，升压时钟高电平电压为电荷泵系统的抬升电压V。电荷泵系统工作时，当升压时钟为低电平时，电源10通过第一开关21对第一电容11充电，充电结束后，第一电容的上极板电压为Vin，当升压时钟为高电平时，第一电容11的下极板电压为V，由于电容具有两极电压差不可突变的性质，此时第一电容11的上极板电压跳变为V+Vin。之后，第一电容11再通过第二开关22向第二电容12充电......这样，电荷就从左边传到了右边。这样，随着电荷泵级数的增加，电荷就源源不断地从电源转移到输出端20，从而得到具有高电压值的输出电压Vout。

参考图2，示出了现有技术中电荷泵系统的功能框图。电荷泵系统包括电荷泵电路400和时钟产生电路600，所述时钟产生电路600用于产生电荷泵电路400所需的开关时钟和升压时钟。

现有技术中，电荷泵电路中的第一开关或第二开关通常采用NMOS管，结合上述电荷泵系统的工作原理，第一电容充电时，升压时钟处于低电平，而开关时钟为高电平，才可打开NMOS管开关，所以，在这种情况下，开关时钟和升压时钟为反相时钟，并且开关时钟的高电平需大于NMOS管的开关电压。

现有技术中，为了产生开关时钟和升压时钟，时钟产生电路600有多种设计方案。

参考图3示出了现有技术电荷泵系统一实施例的示意图。所述电荷泵系统的时钟产生电路601包括：时钟振荡器100、时钟转换器200、时钟驱动器300以及电压源单元。其中，

时钟振荡器100，用于产生特定频率的基准时钟信号；

时钟转换器200，用于将特定频率的基准时钟信号转换成为符合开关时钟占空比的第一时钟、和符合升压时钟占空比第二时钟；

时钟驱动器300，用于增强第一时钟和第二时钟的驱动能力，以获得用于电荷泵电路400的开关时钟和升压时钟；

电压源单元，用于向时钟振荡器100、时钟转换器200和时钟驱动器300提供工作电压，本实施例中，所述电压源单元为第一电压源501，以VDD表示第一电压源501所提供的第一电压。

然而，第一电压VDD的电压较低，这使时钟产生电路601产生的开关时钟和升压时钟的电压较低。升压时钟电压较低造成抬升电压V较小，由于Q＝CU，在抬升电压较小的情况下，为了使电荷泵电路各级间电荷转移量不变，每级电荷泵电路需具有较大的电容，以储存大量电荷，然而，电容增大会造成电荷泵电路面积的增大，不符合电路集成性高的要求。

参考图4示出了现有技术电荷泵系统另一实施例的示意图。本实施例与图3所示实施例的不同之处在于，时钟产生电路602中的电压源单元包括第一电压源单元和第二电压源单元，所述第一电压源单元用于向时钟振荡器100、时钟转换器200提供工作电压，所述第二电压源单元用于向时钟驱动器300提供工作电压。其中，

第一电压源单元包括第一电压源501，所述第一电压源501用于提供第一电压VDD；

第二电压源单元包括第二电压源502以及稳压器503。所述第二电压源502用于提供第二电压VDDQ，所述第二电压VDDQ电压值较大，但是却具有较大的电压波动范围；所述稳压器503连接于第二电压源502和时钟驱动器300之间，用于自动调整第二电压源502提供的第二电压VDDQ，并向时钟驱动器300提供第三电压VDDQ_R，所述第三电压VDDQ_R经过稳压器503调整处理，第三电压信号的纹波较小，所述第三电压保持了第二电压VDDQ的高电压值，同时还具有良好的稳定性，这使时钟产生电路600所提供的开关时钟和升压时钟的电压较高。

然而，第二电压源单元向时钟驱动器300提供第三电压VDDQ_R时，时钟驱动器300为稳压器503的负载，由于时钟驱动器300用于驱动第一时钟和第二时钟两类时钟，因此时钟驱动器300的功耗较大，因此稳压器503需向时钟驱动器300提供较大电流，这通常需要稳压器503的导通电阻比较小，为了实现较小的导通电阻，一般采用大宽长比的稳压器503，这造成稳压器503的尺寸较大。

同时，由于时钟驱动器300会大量抽取稳压器503的电流，稳压器503所输出的第三电压VDDQ_R会有所下降，这会造成时钟驱动器300输出的时钟高电平降低，升压时钟较低，会影响电荷泵电路400电荷转移的效率；开关时钟较低，则会造成开关时钟高电平低于NMOS管的开关电压，使电荷泵电路400无法正常工作。

如何设计一种尺寸小、结构紧凑的电荷泵系统，成为设计人亟待解决的问题。

发明内容

本发明提供一种尺寸小、结构紧凑的电荷泵系统。

为解决上述问题，本发明一种时钟产生电路，包括：时钟振荡器、时钟转换器、电压信号叠加单元、时钟驱动器以及电压源单元，其中，时钟振荡器，用于产生第一频率的基准时钟；时钟转换器，用于将所述基准时钟转换成为符合开关时钟占空比的第一时钟、符合升压时钟占空比的第二时钟；电压源单元，包括提供第一电压的第一电压源、提供第二电压的第二电压源、以及稳压器；所述稳压器用于调整第二电压，以获得第三电压；电压信号叠加单元，用于将所述第一时钟的高电平电压抬升至第一电压和第二电压之和，获得第三时钟；时钟驱动器，用于增强第二时钟和第三时钟的驱动电流，所述时钟驱动器包括用于增强第二时钟驱动电流的第一时钟驱动器，以及用于增强第三时钟驱动电流的第二时钟驱动器。

可选的，所述电压信号叠加单元包括第一反相器、电容、第二反相器、以及第一PMOS管，其中，第一反相器和第二反相器的输入端相连接，所述第一反相器的输出端与电容的第一电极相连，电容的第二电极与第二反相器的电压输入端、第一PMOS管的漏极相连接，第二反相器的输出端与第一PMOS管的栅极相连接，第一PMOS管的源极接收第一电压，第一反相器的电压输入端接收第二电压。

可选的，所述第二反相器包括第二PMOS管和NMOS管，所述第二PMOS管和NMOS管的栅极相连接，第二PMOS管漏极和NMOS管的源极相连接，所述NMOS管的漏极接地。

可选的，所述第一电压源用于向时钟振荡器和时钟转换器提供工作电压。

可选的，所述第一电压源用于向时钟振荡器提供工作电压，第二电压源用于向时钟转换器提供工作电压。

相应地，本发明还提供一种包括上述任意一时钟产生电路的电荷泵系统，所述电荷泵系统还包括电荷泵电路，所述时钟产生电路用于向电荷泵电路提供升压时钟和开关时钟。

与现有技术相比，本发明具有以下优点：现有的电压源适于向时钟产生电路提供合适的工作电压，所述电荷泵系统尺寸小、结构紧凑、工作效率高。

附图说明

图1是现有技术电荷泵系统的示意图；

图2是现有技术电荷泵系统的功能框图；

图3是现有技术电荷泵系统一实施例的示意图；

图4是现有技术电荷泵系统另一实施例的示意图；

图5是本发明电荷泵系统一实施方式的示意图；

图6是图5所示电压信号叠加单元一实施例的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

针对上述问题，设计人考虑设计一种电荷泵系统，使电荷泵系统尺寸小、结构紧凑。

参考图5，示出了本发明电荷泵系统一实施例的示意图。所述电荷泵系统的时钟产生电路603包括：时钟振荡器100、时钟转换器200、电压信号叠加单元504、时钟驱动器以及电压源单元。其中，

时钟振荡器100，用于产生特定频率的基准时钟信号；

时钟转换器200，用于将特定频率的基准时钟信号转换成为符合开关时钟占空比的第一时钟、和符合升压时钟占空比的第二时钟；

电压信号叠加单元504，用于提高所述第一时钟的高电平电压，获得第三时钟；

时钟驱动器，用于增强第二时钟和第三时钟的驱动能力，具体地说，增强第二时钟和第三时钟的驱动电流。所述时钟驱动器包括第一时钟驱动器301和第二时钟驱动器302，其中，第一时钟驱动器301接收第二时钟，产生具有更大驱动电流的升压时钟；第二时钟驱动器302接收第三时钟，产生具有更大驱动电流的开关时钟；

电压源单元，用于向时钟振荡器100、时钟转换器200、电压信号叠加单元504和时钟驱动器提供工作电压。

具体地，所述电压源单元包括第一电压源501、第二电压源502、稳压器503。其中，

第一电压源501用于提供第一电压VDD，所述第一电压VDD用作时钟振荡器100、时钟转换器200的工作电压；

第二电压源502用于提供第二电压VDDQ；

稳压器503，连接于第二电压源502和第一时钟驱动器301之间，用于自动调整第二电压源502提供的第二电压VDDQ，向第一时钟驱动器301提供纹波较小、电压值较高的第三电压VDDQ_R作为工作电压。

所述第一电压源和第二电压源向电压信号叠加单元504提供工作电压。经过电压信号叠加单元504处理后，第一时钟信号的高电平电压转换为第一电压VDD与第二电压VDDQ之和，以VP表示第一电压VDD与第二电压VDDQ之和，则第三时钟的高电平值为VP。

在电荷泵电路中，用于对提高电容第二电极电压的升压时钟，需具有较小波动范围，才可以获得稳定电荷转移量，进而获得稳定的电荷泵系统的输出电压，本实施例中，经过稳压器处理得到的第三电压VDDQ_R纹波较小，适用于向第一时钟驱动器提供工作电压。

同时，电荷泵系统中，开关时钟的电压大于NMOS管的开启电压，才可用于控制开关状态，因此开关时钟的高电平需具有较高的电压值，但是其信号波动性要求相对较低。本实施例中，第三时钟的高电平电压为第四电压VP，所述第四电压VP为第一电压VDD与第二电压VDDQ之和，电压值较大，适用于向第二时钟驱动器提供工作电压。

与图3所示的现有技术电荷泵系统的实施例相比，本实施例中，稳压器503的负载只有第一时钟驱动器301，负载相对较小，因此稳压器503无需提供较大的电流，稳压器503的面积可以比较小；同时，由于稳压器的负载小，稳压器输出的第三电压VDDQ_R不会因负载抽取电流而下降，即第一时钟驱动器301输出的升压时钟高电平较高，促进电荷转移的效率，提高电荷泵电路的工作效率。

此外，通过电压信号叠加单元504后可获得高电平为第四电压VP的第三时钟，由第三时钟获得的开关时钟可以有效控制电荷泵电路中开关的通断。

参考图6示出了图5所示电压信号叠加单元504一实施例的示意图。所述电压信号叠加单元504包括：第一反相器51、电容55、第二反相器以及第一PMOS管52。

其中，第一反相器51的输入端和第二反相器的输入端相连接，作为电压信号叠加单元504的信号输入端，接收第一时钟；所述第一反相器51的输出端与电容55的第一电极相连；电容55的第二电极与第二反相器的电压输入端、第一PMOS管52的漏极相连接；第二反相器的输出端与第一PMOS管52的栅极相连接，作为电压信号叠加单元504的信号输出端。

在本实施例中，所述第二反相器包括第二PMOS管53和NMOS管54，所述第二PMOS管53和NMOS管54的栅极相连接，作为第二反相器的输入端；第二PMOS管53漏极和NMOS管54的源极相连接，作为第二反相器的输出端，所述NMOS管54的漏极接地，所述第二PMOS管53的源极为所述第二反相器的电压输入端。

电压信号叠加单元504用于叠加第一电压源501和第二电压源502输出的电压，所述第一电压源501的输出端与电压信号叠加单元504中第一反相器51的电压输入端相连，因此第一反相器的电压输入端电压为第二电压VDDQ，所述第二电压源502的输出端与电压信号叠加单元504中的第一PMOS管52的源极相连，因此第一PMOS管52的源极电压为第一电压VDD。

所述电压信号叠加单元504工作时，电压信号叠加单元504的信号输入端接收第一时钟信号，当第一时钟是高电平时，第一反相器51的输出端电压为低电平，则电容的第一电极电压V1为低电平；此外，当第一时钟是高电平时，NMOS管54导通，第二PMOS管53截止，电压信号叠加单元504的信号输出端输出低电平，所述低电平传输至第一PMOS管52的栅极，则第一PMOS管52导通，由于第一PMOS管52源极电压为第一电压VDD，则电容55第二电极电压V2为VDD，因此电容55两端的电压是VDD。

当第一时钟是低电平时，第一反相器51的输出端电压为电压输入端电压VDDQ，则电容的第一电极电压V1为VDDQ，由于电容两端的电压不能突变，则第二电极电压V2为VDDQ+VDD，以VP表示VDDQ和VDD之和；此外，当第一时钟是低电平时，NMOS管54截止，第二PMOS管53导通，电压信号叠加单元504的信号输出端输出第二电极电压VP，所述高电平传输至第一PMOS管52的栅极，则第一PMOS管52截止。

因此，第一时钟信号通过电压信号叠加单元504处理后，获得高电平为第四电压VP的第三时钟，所述第三时钟经过第二时钟驱动器的驱动之后所获得的开关时钟具有较高的高电平。

此外，图5提供的电压信号叠加单元的输入信号第一时钟为高电平时，第三时钟为低电平，第一时钟为低电平时，第三时钟为高电平，即电压信号叠加单元还用于使时钟信号反相。由于第一时钟和第二时钟为同相信号，所以第一时钟和第三时钟为反相信号。这样，电荷泵系统无需设置时钟信号反相单元，就可以获得反相的开关时钟和升压时钟。

需要说明的是，在其他实施例中，第一电压源用于提供第一电压VDD，所述第一电压VDD用作时钟振荡器100的工作电压；第二电压源用于提供第二电压VDDQ，所述第二电压VDDQ用作时钟转换器的工作电压。

需要说明的是，本发明并不限制电压信号叠加单元的实现方式，本领域技术人员还可以根据上述实施例对电压信号叠加单元进行变形、修改和替换。

综上，本发明提供了一种电荷泵系统，使现有的电压源适于向时钟产生电路提供合适的工作电压，所述电荷泵系统尺寸小、结构紧凑、工作效率高。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (4)

1.一种时钟产生电路，其特征在于，包括：时钟振荡器、时钟转换器、电压信号叠加单元、时钟驱动器以及电压源单元，其中，

时钟振荡器，用于产生第一频率的基准时钟；

时钟转换器，用于将所述基准时钟转换成为符合开关时钟占空比的第一时钟、符合升压时钟占空比的第二时钟；

电压源单元，包括提供第一电压的第一电压源、提供第二电压的第二电压源、以及稳压器；所述稳压器用于调整第二电压，以获得第三电压；

电压信号叠加单元，用于将所述第一时钟的高电平电压抬升至第一电压和第二电压之和，获得第三时钟；

时钟驱动器，用于增强第二时钟和第三时钟的驱动电流，所述时钟驱动器包括用于增强第二时钟驱动电流的第一时钟驱动器，以及用于增强第三时钟驱动电流的第二时钟驱动器；

所述第一电压用作时钟振荡器、时钟转换器的工作电压，所述第三电压用作第一时钟驱动器的工作电压，所述第一电压和第二电压用作电压信号叠加单元的工作电压，所述第三时钟的高电平电压为第四电压，所述第四电压用作第二时钟驱动器的工作电压。

2.如权利要求1所述的时钟产生电路，其特征在于，所述电压信号叠加单元包括第一反相器、电容、第二反相器、以及第一PMOS管，其中，

第一反相器和第二反相器的输入端相连接，所述第一反相器的输出端与电容的第一电极相连，电容的第二电极与第二反相器的电压输入端、第一PMOS管的漏极相连接，第二反相器的输出端与第一PMOS管的栅极相连接，第一PMOS管的源极接收第一电压，第一反相器的电压输入端接收第二电压。

3.如权利要求2所述的时钟产生电路，其特征在于，所述第二反相器包括第二PMOS管和NMOS管，所述第二PMOS管和NMOS管的栅极相连接，第二PMOS管漏极和NMOS管的源极相连接，所述NMOS管的漏极接地。

4.一种包括如权利要求1～3所述的任意一时钟产生电路的电荷泵系统，所述电荷泵系统还包括电荷泵电路，所述时钟产生电路用于向电荷泵电路提供升压时钟和开关时钟。