CN101005236A - 升压电路 - Google Patents
升压电路 Download PDFInfo
- Publication number
- CN101005236A CN101005236A CNA2006100643478A CN200610064347A CN101005236A CN 101005236 A CN101005236 A CN 101005236A CN A2006100643478 A CNA2006100643478 A CN A2006100643478A CN 200610064347 A CN200610064347 A CN 200610064347A CN 101005236 A CN101005236 A CN 101005236A
- Authority
- CN
- China
- Prior art keywords
- voltage
- booster circuit
- charge transfer
- transfer transistor
- boosting unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 238000000605 extraction Methods 0.000 claims description 57
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000011084 recovery Methods 0.000 abstract description 17
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000000284 extract Substances 0.000 description 16
- 230000001360 synchronised effect Effects 0.000 description 16
- 108090001145 Nuclear Receptor Coactivator 3 Proteins 0.000 description 14
- 102100022883 Nuclear receptor coactivator 3 Human genes 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 8
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 7
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 7
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 3
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
Abstract
当抽出电荷转移晶体管的栅极电压时用于设置电压电平的抽出下限电压被提供给复位电路。为了确保在升压单元中使用的该晶体管和电容器的击穿电压裕度，不必恒定的电压被用作抽出下限电压。因此，可以提供稳定的升压电路，其中可设置电荷转移晶体管的最佳栅极电压电平，可抑制过充电，且可缩短升压电路的恢复时间。
Description
技术领域
本发明涉及一种在非易失性半导体存储器或半导体集成电路中使用的升压电路。
背景技术
近来，在用作非易失性存储器的闪存中，需要以单电源或低电源来读和写数据。因此，当进行单独的工作时，在芯片上需要提供升压或负升压的升压电路。
图10和11的框图示出了根据相关技术的升压电路的结构。
下面将描述图10和11的构成。升压电路是由多个串联连接的升压单元901构成的。每个升压单元901包括电荷转移晶体管M3、开关晶体管M2、栅极电压升压电容C1和输出-电压电容C2。电荷转移晶体管M3将电荷从前一级转移到下一级。在前一级，开关晶体管M2使电荷转移晶体管M3的栅极电压Vg与漏极电压Vd相等，以使其具有相同的电位。栅极电压升压电容C1使电荷转移晶体管M3的栅极电压Vg与漏极电压Vd相等，然后，泵升栅极电压Vg以便与时钟CLK同步，以使电荷转移晶体管M3导通。根据时钟信号CLKS，输出-电压电容器C2导通电荷转移晶体管M3，然后，根据时钟信号CLKM，泵升源极电压Vs。图10示出了串联连接四级升压单元901的样例。随着升压单元901泵升电源Vdd，电荷被转移到下一级，和经过反向电流防止电路M1输出一输出电压Vpp。
图12示出了连接到最后一级升压单元5(901)的四相时钟信号CLK1到CLK4以及开关晶体管M2和电荷转移晶体管M3的工作状态。
最后一级升压单元4接收时钟信号CLK2和CLK3，且电荷转移晶体管M3与时钟信号CLK2同步导通，从而将电荷从前一级转移到下一级，并使漏极电压Vd和栅极电压Vg相等。类似地，在升压单元2n(n为等于或大于1的整数)中，控制电荷转移晶体管M3与时钟信号CLK2同步，并驱动开关晶体管M2与时钟信号CLK3同步。在升压单元2n-1(n为等于或大于1的整数)中，控制电荷转移晶体管M3与时钟信号CLK1同步，控制开关晶体管M2与时钟信号CLK4同步。
下面将参考图13描述以这种方式构成的升压电路的工作。图13示出了最后一级升压单元4的电荷转移晶体管的四相时钟信号CLK1到CLK4、各自的端电压和输出电压Vpp。
当时钟信号CLK3为H时，升压单元4通过开关晶体管M2使电荷转移晶体管M3的漏极电压Vd和栅极电压V相等。接着，当时钟信号CLK3被设置为L时，升压单元4进入高阻抗(Hiz)状态，同时保持电荷转移晶体管M3的高栅极电压Vg。随着时钟信号CLK2从L变为H，升压单元4泵升栅极电压Vg以导通电荷转移晶体管M3。因此，漏极的电荷被转换到源极。在电荷被转移之后，时钟信号CLK2被设置为L，从而使电荷转移晶体管M3截止。接着，随着时钟信号CLK3从L变为H，进一步泵升了源极电压Vs。因此，升压电压Vpp被输出到输出端。在已经输出升压电压Vpp的状态下，如果工作模式从重写模式变换到读出模式，则输出电压Vpp从高压转变为低压。
此时，电荷转移晶体管M3的源极电压Vs和漏极电压Vd的电压电平随着输出电压Vpp下降而减小。然而，存在这样的情况，即依据时钟信号CLK2的定时，栅极电压Vg保持在Hiz状态，以保持高电压。当栅极电压Vg为高电压时，电荷转移晶体管M3导通。因此，尽管时钟信号CLK3从L变为H，但电荷通过电荷转移晶体管M3从源极向漏极回流，因此不能泵升源极电压Vs。
如图14所示，当工作模式从输出升压电压Vpp的重写模式转变到升压电压返回到电源电压时的STOP(停止)模式时，也会出现上述问题。在作为随后的转变模式的读出模式中，泵升的效率降低，因此在升压电路中需要显著长的恢复时间。
为了解决上述问题，日本专利No.3670642已经建议了一种升压电路。
图15到17示出了在日本专利No.3670642中示出的结构的例子。
参考数字902表示提供有复位电路的升压单元，其根据栅极电压的复位信号ACTR抽出(pull out)电荷转移晶体管的栅极电压，并对应于升压单元901。参考数字903表示电压复位电路，其根据栅极电压的复位信号ACTR，将电荷转移晶体管的栅极电压Vg的电荷抽出到Vdd或者更高。电压复位电路903由在抽出电荷的时候提供相当大电势差的二极管连接的晶体管M4、M5和M6、和根据栅极电压的复位信号ACTR控制的晶体管M7组成。而且，相同的标记表示与上述升压电路中的部件相同的部件。
将描述日本专利No.3670642的升压电路的电路工作的样例。
当通过四相时钟信号CLK1到CLK4执行升压工作时，栅极电压的复位信号ACTR为L。类似于升压单元901，升压单元902将电荷从前一级转移到下一级，并执行升压工作。
如图18中所示，当升压电路的工作模式从已升压电压为高时的重写模式变换为已升压电压为低时的读出模式时，栅极电压复位信号ACTR变为H。因此电压复位电路变成工作状态，以使电荷转移晶体管的栅极电压Vg从高电压变换为低电压。当电荷转移晶体管的栅极电压Vg降低时，即使在工作模式变换为已升压电压为低时的读出模式，该电荷转移晶体管也能够被截止。因此，以源极电压Vs可以执行一般的泵升，且可以稳定地执行升压电路的工作。同样，在图19中，当工作模式从重写模式经过停止模式变换为读出模式时，也可这样执行。电压复位电路是在模式转换中很有用的元件，在这种模式转换中，工作模式从已升压电压Vpp为高的状态变换为已升压电压Vpp为低的状态。
但是，在使用升压单元902的传统的升压电路中，当栅极电压复位信号为H时，电荷转移晶体管的栅极电压总是被降低。因此，存在栅极电压Vg变得比源极电压Vs低的情况。例如，在停止态中，输出电压Vpp变为电源电压Vdd，源极电压Vs也变为电源电压Vdd。然而，栅极电压Vg变为比电源电压Vdd低。如果栅极电压Vg变为比源极电压Vs低，则开关晶体管M2导通。接着，电流从漏极通过电压复位电路903的各个晶体管M4到M7流到开关晶体管M2，以使消耗的电流或停止电流在工作转变时候增加。
另外，如果过多地抽出了栅极电压Vg，那么，漏极电压Vd和栅极电压Vg被平均以至在模式变换之后立即经过开关晶体管M2被保持在相同电位的时间(均衡时间)变的不够充分。此外，电荷转移晶体管没有充分导通，电荷转移效率下降，且升压电路的恢复时间增长。
发明内容
本发明的优点是，提供了具有高可靠性的升压电路，其中当使用低压电源时，当工作模式从输出高升压电压的模式变换到输出低升压电压的模式时，当在瞬时停止之后恢复电源时，或当发生四相时钟信号电压的变化时，电荷转移晶体管可以被导通/截止，从而可以执行稳定的升压操作。
为了实现上述目的，根据本发明的升压电路具有在复位电路中提供的抽出下限电源部分，以使电荷转移晶体管的栅极电压Vg复位以使其的复位电压的绝对值高于抽出的下限电压。
根据本发明的一个方面，升压电路包括串联连接的n级升压单元(n为等于或大于2的整数)，n级升压单元当中的至少一个升压单元包括电荷转移晶体管，其将电荷从前一级转换到下一级；输出电压升压电容器，其具有一个电极连接到电荷转移晶体管的输出侧，和另一个电极连接到其具有预定相输入的第一时钟信号；栅极电压升压电容器，具有一个电极连接到电荷转移晶体管的栅极，且另一个电极连接到具有预定相输入的第二时钟信号；和连接电荷转移晶体管的栅极与电荷转移晶体管的输入端的开关晶体管；和抽出栅极的存储电荷的复位单元，以通过抽出下限电源部分和控制信号供给部分输入抽出下限电压和控制信号，且在控制信号的基础上，在升压单元当中的至少一个升压单元中的电荷转移晶体管的栅极电压的绝对值，不降到低于抽出下限电压。
在这种结构中，可容易地防止栅极电压过高地抽出，而不考虑控制信号的周期。另外，通过开关晶体管抑制了过充电，且可缩短升压电路的恢复时间。因此，可执行高速驱动。
根据本发明的另一方面，抽出的下限电压为电源电压。
在这种结构中，抽出下限电源部分不需要产生独立的抽出下限电压，但可按原样供给电源电压。因此，可以简化电路设置。此外，由于电源电压是稳定的电压，不产生噪声，结果，电源电压不影响工作。
根据本发明的另外方面，抽出下限电压高于或等于升压电路的输出电压。
在这种结构中，当升压电路的输出电压用于抽出下限电压时，能够确保晶体管的击穿电压裕度。而且，由于可以抽出根据输出电压的电荷转移晶体管的栅极电压，所以能够进一步缩短升压电路的恢复时间。
根据本发明的另一方面，抽出下限电压等于升压电路的输出电压。
在这种结构中，不需要产生新电压。
根据本发明的另外方面，抽出下限电压高于或等于升压电路在第一级的输入电压。
在这种结构中，由于抽出下限电压高于或等于输入电压，所以这可能确保第一级的升压单元的电荷转移晶体管的输入电压和栅极电压之间的电势差。另外，可容易地防止过多地抽出电荷。作为这种设置仅对应于升压单元在初始和最终级，可抑制在抽出期间消耗的电流量的增加。在这种情况下，因为在升压单元其间，电荷会过多地抽出，可以实现抑制消耗的电流的量的效应，且恢复时间等于在日本专利No.3670642中描述的升压电路的恢复时间。
根据本发明的另一方面，抽出下限为第一级升压电路的输入电压。
在该结构中，不需要产生新电压，而按原样可施加升压电路在初始级的输入电压。
根据本发明的另一个方面，根据栅极电压的复位信号(控制信号)改变抽出下限电压的电平。
在该结构中，可以保证复位电路的内部电路(部件)的击穿电压裕度。另外，可设置抽出下限电压的电平，以从另一个电路接收电压。
根据本发明的另一个方面，抽出下限电压被施加到至少一个或多个升压单元，且具有不同电平的抽出下限电源不同的升压单元。
在该结构中，随着提供适合用于每个升压单元的抽出下限电压(因为根据级，电荷转移晶体管的栅极电压不同)，可抑制过充电，可进一步保证击穿电压裕度，且可缩短升压电路的恢复时间。
根据本发明的另一个方面，设置抽出下限电压，以便其电压电平根据第一和/或第二时钟的改变而改变。
在这种结构中，当升压电路与升压的四相时钟同步时，能够进一步保证复位电路的内部电路(元件)的击穿电压裕度。
根据本发明的另一方面，抽出下限电压具有与电荷转移晶体管的输入侧或输出侧的电压相同的电位。
在这种结构中，第一级升压单元(接近第一级升压单元的升压单元)优选提供在输入侧，因为电荷转移晶体管的栅极电压接近输入电压且电荷的抽出也需要输入电压电平。而且，最后一级升压单元(接近最后一级升压单元的升压单元)优选提供在输出侧，因为电荷转移晶体管的栅极电压接近输出电压且电荷的抽出也需要输出电压电平。
根据本发明的另一个方面，配置升压电路，以使在正电压的方向上执行升压操作。
以该方式配置的升压电路对于正升压电路是有用的。
根据本发明的另一个方面，配置升压电路，以使在负电压的方向上执行升压操作。
以该方式配置的升压电路对于负升压电路是有用的。
根据本发明，电荷转移晶体管的栅极电压Vg设置为高于或等于抽出下限电压，以即使在转换模式中或当电源瞬间停止时，执行电荷的抽出。因此，可以抑制由过度充电引起的消耗的电流或漏极电流的增加，且可稳定地执行升压电路的工作。
另外，当栅极电压Vg设置为大于或等于抽出下限电压时，可以抑制过多地抽出栅极电压Vg，和能抑制开关晶体管的不足平衡。因此，可以抑制转换效率增加。因此，可以缩短升压电路的恢复时间，且可抑制冗余升压操作以减小消耗的电流的量。
另外，可以足够地确保晶体管和电容器的击穿电压裕度，且可实现上述的效果。
附图说明
图1是说明根据本发明的第一实施例的升压电路的框图。
图2是说明根据本发明的第一实施例的升压单元的图。
图3是说明根据本发明的第一实施例的电压复位电路的图。
图4是根据第一实施例的波形图。
图5是根据第一实施例的波形图。
图6A是说明根据本发明的第二实施例的升压电路的框图。
图6B是说明根据本发明的第二实施例的升压单元的图。
图7是说明根据本发明的第三实施例的升压单元的图。
图8是说明根据本发明的第四实施例的升压单元的图。
图9是说明根据本发明的第五实施例的升压单元的图。
图10是说明根据相关技术的升压电路的框图。
图11是说明根据相关技术在升压电路中的升压单元的图。
图12是施加到升压电路的时钟的时序图。
图13是根据相关技术的升压电路的时序图。
图14是根据相关技术的升压电路的时序图。
图15是说明根据相关技术升压电路的框图。
图16是说明根据相关技术在升压电路中的升压单元的图。
图17是说明根据相关技术在升压电路中的电压复位电路的图。
图18是根据相关技术的升压电路的时序图。
图19是根据相关技术的升压电路的时序图。
具体实施方式
(第一实施例)
此后，将参考附图描述根据本发明第一实施例的升压电路。图1是说明根据本发明的第一实施例的升压电路结构的框图，图2是说明构成升压电路的一个升压单元的图，图3是说明升压单元的复位电路的图。在本实施例中，提供复位电路101用作抽出栅极存储电荷的复位单元。在该结构中，经过抽出下限电源部分和控制信号供给部分输入抽出下限电压和控制信号，且至少一个升压单元100的电荷转移晶体管中的栅极电压的绝对值不下降到低于抽出的下限电压。因此，不考虑控制信号的周期，可以很容易地防止过多地抽出栅极电压。此外，使用开关晶体管能够抑制过充电，且能够缩短升压电路的恢复时间。
换句话说，所述升压电路被提供有串联连接的四级升压单元100。当执行升压操作时，升压单元100将电荷从前一级转移到后一级以便与四相时钟信号CLK1到CLK4同步，并泵升该转移的电荷。另外，在模式变换的时候，升压单元100使用升压电路的输出电压Vpp作为抽出下限电压，从而根据栅极电压复位信号ACTR将电荷转移晶体管的栅极电压Vg降低到抽出下限电压。在最后一级，提供逆流防止电路M1，以防止升压电压的反向流动，并输出输出信号VPF。参考数字101代表复位电路，其将抽出下限电压提供给P沟道晶体管M8，并将电荷转移晶体管M3的栅极电压Vg降低到类似于所述抽出下限电压(P沟道晶体管的阈值Vt附近)，其中，如果栅极电压复位信号ACTR变为H，则P沟道晶体管M8导通。另外，相同的参考数字表示与相关技术中所述的部件相同的部件。例如，经过串联的四级升压单元100来设置升压电路。
下面，参考图4描述根据第一实施例的升压电路的工作。
与相关技术相似，在重写模式中，栅极电压复位信号ACTR被固定到L。因此，升压电路重复转移并泵升电荷以便与四相时钟信号CLK1到CLK4同步，从而输出升压电压Vpp作为输出信号输出。当模式被转换时，栅极复位信号ACTR从L变换到H。施加升压电路的输出电压Vpp作为电压复位电路101的抽出下限电压。因此，电荷转移晶体管的栅极电压Vg设置在(P沟道晶体管M8的升压电路+Vt的输出电压)附近。
即，不考虑当栅极电压复位信号变成H的时间，可根据模式变换之后的升压电压Vpp设置电荷转移晶体管的栅极电压Vg。图5示出了模式从重写模式经过停止模式变换到读出模式的情况。然而，可执行与上述相同的操作。
该电压复位电路的结构仅仅是一个例子，和如果其具有相同的功能，该电路不局限于此。另外，第一实施例的抽出下限电压也是一个例子，如果其具有与本实施例相同的功能，则该电压不局限于此。例如，即使将第一实施例的抽出下限电压设置为该升压电路的输出电压Vpp，用于抽出电荷转移晶体管M3的栅极电压的抽出下限电压不局限于此。然而，如果在升压单元100中使用的栅极电压升压电容器C1、输出电压升压电容器C2、开关晶体管M2和电荷转移晶体管M3的击穿电压中没有问题，则该抽出下限电压可以是初始级处升压电路的输入电压Vdd。另外，来自另一个电源或另一个电路的输出电压可被用作该抽出下限电压(未示出)。
根据第一实施例的升压电路，可以防止过多地抽出栅极电压Vg。因此，不仅能够抑制过充电，而且也可快速地执行升压电路的恢复操作。另外，可避免冗余泵操作，因此可以减少消耗电流的量。
(第二实施例)
下面，参考附图描述根据本发明第二实施例的升压电路。
图6A是说明根据本发明的第二实施例的升压电路的框图，图6B是说明根据本发明的第二实施例的升压电路中的升压单元的图。当执行升压操作时，升压单元200将电荷从前一级转移到后一级以便与四相时钟信号CLK1到CLK4同步，并泵升该转移的电荷。此外，在模式变换时，升压单元200使用与升压时钟同步的电荷转移晶体管M3的源极电压Vs作为抽出下限电压，从而根据栅极电压复位信号ACTR将电荷转移晶体管的栅极电压Vg降低到该抽出下限电压。另外，参考符号M1代表用于防止升压电压反向流动的逆流防止电路。参考数字101代表复位电路，其提供抽出下限电压给P沟道晶体管M8，并将电荷转移晶体管M3的栅极电压Vg减少到接近该抽出下限电压(P沟道晶体管的阈值Vt附近)，其中，如果栅极电压复位信号ACTR变为H，则P沟道晶体管M8导通。另外，相同的参考数字表示与相关技术中所述的部件相同的部件。例如，通过串联连接四级升压单元200设置升压电路。
下面将描述根据第二实施例的升压电路的工作。
与相关技术类似，在重写模式中，栅极电压复位信号ACTR被固定到L。因此，升压电路重复转移并泵升电荷以便与四相时钟信号CLK1到CLK4同步，从而输出升压电压Vpp作为输出信号输出。此时，因为使用电荷转移晶体管的源极电压Vs作为抽出下限电压VTNC，所以该抽出下限电压VTNC被设置为与源极电压Vs相同的时钟操作同步的电压。当模式转换时，栅极复位信号ACTR从L变换到H。利用被设置给电压复位电路101的抽出下限电压的电压电平来施加电荷转移晶体管的源极电压Vs。因此，电荷转移晶体管的栅极电压Vg被设置在(P沟道晶体管M8的电荷转移晶体管+Vt的源极电压Vs)附近。
即，不考虑栅极电压复位信号ACTR是否变成了H，能够根据该电荷转移晶体管的源极电压Vs设置该电荷转移晶体管的栅极电压Vg。
电压复位电路的结构仅仅是一个例子，如果其具有相同的功能，该电路不局限于此。另外，第二实施例的抽出下限电压也是一个例子，如果其具有与本实施例相同的功能，该电压不限于此。例如，即使将第二实施例的抽出下限电压设置为电荷转移晶体管的源极电压Vs，用于抽出电荷转移晶体管M3的栅极电压的抽出下限电压不限于此。然而，为了确保在升压单元200中使用的栅极电压升压电容器C1、输出电压升压电容器C2、开关晶体管M2和电荷转移晶体管M3的击穿电压裕度，可使用与四相时钟同步的电压(未示出)。
根据第二实施例的升压电路，确保了击穿电压裕度，且防止过多地抽出栅极电压Vg。因此，不仅能够抑制过充电，而且也可快速地执行升压电路的恢复操作。另外，可避免冗余泵操作，以便可以减少消耗的电流的量。
(第三实施例)
在第二实施例中，将抽出下限电压设置为电荷转移晶体管M3的源极电压。在本实施例中，然而，如同7中所示，将在第一和第二级升压单元中的抽出下限电压C设置为升压电路在初始级的输入电压VIN，且将在第三和第四级升压单元中的抽出下限电压C设置为电荷转移晶体管的输出电压Vpp。
抽出下限电压可设置为等于或大于升压电路在初始级的输入电压或升压电路的输出电压。
当升压电路的输入和输出电压被用于抽出下限电压时，可以确保该晶体管的击穿电压裕度。另外，由于根据输出电压可以抽出电荷转移晶体管的栅极电压，所以可以进一步缩短升压电路的恢复时间。另外，当升压电路在初始级的输入电压VIN或输出电压Vpp作为抽出下限电压时，不产生新电压，不需要新电压产生电路。
(第四实施例)
下面描述本发明的第四实施例。
在上述实施例中，将在第一和第二级升压单元中的抽出下限电压C设置为第一级升压电路的输入电压VIN，且将在第三和第四级升压单元中的抽出下限电压C设置为电荷转移晶体管的输出电压Vpp。然而，在本实施例中，如图8中所示，将在第一级升压单元中的抽出下限电压C设置为初始级升压电路的输入电压VIN，且将在第二或更高级升压单元中的抽出下限电压C设置为与各个级的升压电路的输出电压的电势相同。该抽出下限电压C与四相时钟同步。
在该结构中，第一级升压电路的输入电压VIN可用作在初始级的抽出下限电压，而不产生新电压。另外，当除了第一级抽出单元外的所有升压单元中的抽出下限电压被设置成在各个级的升压电路的输出电压时，可以确保第一级升压单元的电荷转移晶体管的输入电压和栅极电压之间的电势差。另外，容易地防止过度地抽出电荷。
当将抽出下限电压设置成升压电路的输出电压时，将抽出下限电压设置成与电荷转移晶体管的输入侧或输出侧处的电压相同的电势。然而，优选在输入侧提供第一级升压单元(或接近第一级升压单元的升压单元)，这是由于电荷转移晶体管的栅极电压类似于输入电压，且输入电压电平也需要抽出电荷。另外，优选在输出侧提供最后一级升压单元(或接近最后一级升压单元的升压单元)，这是由于电荷转移晶体管的栅极电压类似于输出电压，且输出电压电平也需要抽出电荷。
作为该抽出下限电压的设置仅对应于第一和最后一级升压单元，可以抑制在抽出期间消耗的电流的量的增加。在该情况下，由于在初始和最后一级之间在升压单元中可以执行过量的抽出，因此，可以实现抑制消耗电流的量的效果，且恢复时间等于专利文献1中描述的恢复时间。
(第五实施例)
下面描述本发明的第五实施例。
如同9中所示，在本实施例中，根据电压变换信号SWS，可以将抽出下限电压从Vlow变换到Vhigh，且根据栅极电压的复位信号(控制信号)改变抽出下限电压的电平。
在该结构中，可以确保复位电路的内部电路(部件)的击穿电压裕度。另外，可以设置抽出下限电压的电平，以从另一个电路接收电压。
(第六实施例)
下面描述本发明的第六实施例。
在本实施例中，将抽出下限电源到至少一个或更多的升压单元，且将具有不同电平的抽出下限电源不同升压单元的。例如，如图8中所示，对于每个升压级将抽出下限电压设置成与每个升压单元的输出电压相同的电势。另外，在初始级将抽出下限电压设置成与输入电压相同的电势，且在最后一级将抽出下限电压设置成电荷转移晶体管的输出电压，以独立供给具有适合电压电平的抽出下限电压。
当施加了适合于每个升压单元的抽出下限电压时(因为电荷转移晶体管的栅极电压在每个级不同)，可以抑制过充电，可进一步确保击穿电压裕度，且可缩短升压电路的恢复时间。
另外，可设置抽出下限电压的电位，以根据第一和第二时钟中的两个或它们中一个的改变而改变。在该设置中，当抽出下限电压与四相升压时钟同步时，所以可以进一步确保复位电路的内部电路(部件)的击穿电压裕度。
可将抽出下限电压设置成与电荷转移晶体管的输入侧或输出侧的电压相同的电平。
在该结构中，由于电荷转移晶体管的栅极电压接近于输入电压，且输入电压电位也需要用于电荷的抽出，所以优选在输入侧提供第一级升压单元(或接近第一级升压单元的升压单元)。另外，由于电荷转移晶体管的栅极电压接近于输出电压，且输出电压电平也需要用于电荷的抽出，所以优选在输出侧提供最后一级升压单元(或接近最后级升压单元的升压单元)。
在根据本发明的升压电路中，改进了其升压特性，并且由于消耗电流量的减少和恢复时间的缩短，可以提高工作的稳定性。因此，升压电路对于设置非易失性半导体存储器的重写模式和读出模式是有用的。另外，升压电路可应用到诸如DRAM的易失性半导体器件、液晶器件、移动设备的电源电路等。
Claims (13)
1.一种升压电路，包括：
串联连接的n级升压单元，其中，n是等于或大于2的整数，n级升压单元当中的至少一个升压单元包括：
电荷转移晶体管，用于将电荷从前一级转移到下一级；
输出电压升压电容器，其具有连接到电荷转移晶体管的输出侧的一个电极和被输入有具有预定相位的第一时钟信号的另一个电极；
栅极电压升压电容器，其具有连接到电荷转移晶体管的栅极的一个电极和被输入有具有预定相位的第二时钟信号的另一个电极；和
开关晶体管，用于连接电荷转移晶体管的栅极与该电荷转移晶体管的输入端；和
复位单元，用于抽出栅极的存储电荷，从而经过抽出下限电压供给部分和控制信号供给部分输入抽出下限电压和控制信号，和在控制信号的基础上，使升压单元当中的至少一个升压单元中的电荷转移晶体管的栅极电压的绝对值不降到低于该抽出下限电压。
2.根据权利要求1的升压电路，
其中，所述抽出下限电压为电源电压。
3.根据权利要求1的升压电路，
其中，所述抽出下限电压大于或等于该升压电路的输出电压。
4.根据权利要求1的升压电路，
其中，所述抽出下限电压等于该升压电路的输出电压。
5.根据权利要求1的升压电路，
其中，所述抽出下限电压大于或等于在第一级处升压电路的输入电压。
6.根据权利要求1的升压电路，
其中，所述抽出下限是在第一级处该升压电路的输入电压。
7.根据权利要求1的升压电路，
其中，根据栅极电压的复位信号改变所述抽出下限电压的电平。
8.根据权利要求1的升压电路，
其中，所述抽出下限电压被施加到至少一个或多个升压单元，且具有不同电平的抽出下限电压被施加到不同的升压单元。
9.根据权利要求1的升压电路，
其中，设置所述的抽出下限电压，以使它的电压电平根据第一和/或第二时钟的改变而改变。
10.根据权利要求1的升压电路，
其中，所述抽出下限电压具有与电荷转移晶体管的输入侧或输出侧的电压相同的电势。
11.根据权利要求1的升压电路，
其中，配置所述的升压电路，以使在正电压的方向上执行升压操作。
12.根据权利要求1的升压电路，
其中，配置所述的升压电路，以使在负电压的方向上执行升压操作。
13.一种半导体集成电路器件，其中集成有根据权利要求1的升压电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005370615A JP4170339B2 (ja) | 2005-12-22 | 2005-12-22 | 昇圧回路 |
| JP370615/05 | 2005-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101005236A true CN101005236A (zh) | 2007-07-25 |
| CN101005236B CN101005236B (zh) | 2010-11-10 |
Family
ID=38192899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100643478A Active CN101005236B (zh) | 2005-12-22 | 2006-12-22 | 升压电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7511559B2 (zh) |
| JP (1) | JP4170339B2 (zh) |
| CN (1) | CN101005236B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101594052A (zh) * | 2008-05-29 | 2009-12-02 | 松下电器产业株式会社 | 升压电路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5317335B2 (ja) * | 2009-01-29 | 2013-10-16 | セイコーインスツル株式会社 | 昇圧回路 |
| CN101924460B (zh) * | 2010-08-02 | 2012-08-15 | 西安新光明电子科技有限公司 | 一种可抑制噪声的电平移位电路 |
| US8963623B2 (en) * | 2012-02-29 | 2015-02-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low voltage and high driving charge pump |
| CN106504793B (zh) * | 2016-11-03 | 2020-01-24 | 中国电子科技集团公司第四十七研究所 | 一种为flash存储器芯片提供编程电压的升压电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3872927B2 (ja) * | 2000-03-22 | 2007-01-24 | 株式会社東芝 | 昇圧回路 |
| CN1219352C (zh) * | 2001-12-17 | 2005-09-14 | 松下电器产业株式会社 | 放大电路 |
| JP3670642B2 (ja) | 2001-12-17 | 2005-07-13 | 松下電器産業株式会社 | 昇圧回路 |
| JP4223270B2 (ja) * | 2002-11-19 | 2009-02-12 | パナソニック株式会社 | 昇圧回路およびそれを内蔵した不揮発性半導体記憶装置 |
| JP4263650B2 (ja) * | 2004-03-31 | 2009-05-13 | パナソニック株式会社 | 昇圧回路 |
-
2005
- 2005-12-22 JP JP2005370615A patent/JP4170339B2/ja active Active
-
2006
- 2006-12-22 CN CN2006100643478A patent/CN101005236B/zh active Active
- 2006-12-22 US US11/643,696 patent/US7511559B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101594052A (zh) * | 2008-05-29 | 2009-12-02 | 松下电器产业株式会社 | 升压电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7511559B2 (en) | 2009-03-31 |
| CN101005236B (zh) | 2010-11-10 |
| US20070146054A1 (en) | 2007-06-28 |
| JP2007174833A (ja) | 2007-07-05 |
| JP4170339B2 (ja) | 2008-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100514809C (zh) | 电荷泵电路 | |
| CN101589553B (zh) | 整流装置 | |
| CN101741242B (zh) | 电荷泵及其工作方法 | |
| CN102290981B (zh) | 一种电荷泵电路和采用所述电荷泵电路的闪速存储器 | |
| CN101951144A (zh) | 高效电荷泵及其工作方法 | |
| CN203219176U (zh) | 电荷泵电路 | |
| CN101005236B (zh) | 升压电路 | |
| EP2302775A1 (en) | Power Supply Arrangement for Integrated Circuit Core | |
| CN101212176A (zh) | 升压电路 | |
| CN102324840B (zh) | 电荷泵及工作方法 | |
| CN101114524B (zh) | 升压电路 | |
| KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
| US6686729B1 (en) | DC/DC switching regulator having reduced switching loss | |
| CN100574068C (zh) | 电荷泵 | |
| TWI442685B (zh) | 電荷幫浦裝置 | |
| CN104811032A (zh) | 电荷泵电路 | |
| CN110601528B (zh) | 电荷泵及存储设备 | |
| CN102280127B (zh) | 时钟产生电路及电荷泵系统 | |
| CN108092501A (zh) | 升压电路及具备该升压电路的非易失性存储器 | |
| CN115882721B (zh) | 电荷泵电路及其控制方法、芯片、电子装置 | |
| CN104091613B (zh) | 电荷泵系统及存储器 | |
| CN109450252A (zh) | 一种三轨电源生成装置 | |
| CN104811034A (zh) | 适合低电压操作的简单电荷泵电路 | |
| CN104811033A (zh) | 适合低电压操作的电荷泵电路 | |
| CN202183732U (zh) | 一种辐射仪器高压电源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200604 Address after: Kyoto Japan Patentee after: Panasonic semiconductor solutions Co.,Ltd. Address before: Osaka Japan Patentee before: Panasonic Corp. |
|
| TR01 | Transfer of patent right |