CN103427636A - 用于开关电源的瞬态响应增强控制电路 - Google Patents

Abstract

本发明涉及开关电源技术。本发明公开了一种用于开关电源的瞬态响应增强控制电路，本发明的技术方案为，用于开关电源的瞬态响应增强控制电路，包括分频器模块、存储器模块、比较器模块；所述分频器模块与开关电源高端功率管的驱动信号连接，用于根据该驱动信号产生控制信号对所述存储器模块进行控制；所述存储器模块与反馈电流连接，在所述控制信号控制下对上一个周期反馈电流的最大值进行采集和存储；所述比较器模块与存储器模块连接，将反馈电压的瞬时值与所述最大值进行比较，当反馈电压的瞬时值大于最大值时，所述比较器模块输出信号翻转，关断开关电源高端功率管。本发明有效解决了开关电源由重载跳变为轻载时瞬态响应差的缺点。

Description

用于开关电源的瞬态响应增强控制电路

技术领域

本发明涉及开关电源技术，具体涉及一种适用于开关电源的瞬态响应增强控制电路。

背景技术

DC-DC（直流-直流）开关变换器以其高效节能的优点被广泛应用于便携式电子设备中，目前一般采用电压模、电流模和基于输出纹波控制等方式进行控制，而COT（恒定导通时间）控制模式作为基于纹波控制的一个分支，在近年来以其控制环路结构简单，系统响应速度快等优点而被广泛应用。同时为了保证开关频率恒定，以优化EMI噪声，目前一些改进的ACOT（自适应导通时间）控制模式被提出。其通常将恒定导通时间设定为反比于输入电压，或正比于输出电压。但当负载电流由重载跳变到轻载时，由于COT控制的导通时间固定或者与输出电压成正比，输出电压会瞬间升高，此时恒定导通时间随之增大，导致瞬态响应恶化。

开关电源的基本结构如图1所示，包括逻辑控制模块CT、稳压模块LDO、功率管栅驱动模块HD和LD、高端功率管MHS、低端功率管MLS，由NMOS管M1、二极管D2和自举电容C2构成的自举电路等。逻辑控制模块CT输出高低端功率管栅驱动控制逻辑信号HS、LS经过驱动模块处理后产生栅驱动信号HS和LS以驱动功率管做出相应动作，当HS有效，LS无效时，高端功率管MHS导通，低端功率管MLS关断，电源向电感L充电，同时电感电流流向输出电容COUT，使得输出电压VOUT产生跟随电感电流上升的纹波；反之，当HS无效，LS有效时，高端功率管MHS关断，低端功率管MLS开启，低端功率管MLS的寄生体二极管开启为电感L进行续流，电流逐渐下降，相应的输出电压产生跟随电感电流出现向下的纹波。这一过程中，反馈电压VFB和反馈电流IS均能反映VOUT的纹波信息（通常IS反映的是采样电流交流量）。其中，NMOS管M1、二极管D2和自举电容C2构成自举电路，为高端功率管MHS的开启和关断提供浮动驱动电源轨（即BST和SW之间的电压）。

目前针对COT控制模式的研究重点大多集中于稳定性研究，例如文献“A ConstantFrequency Output-Ripple-Voltage-Based Without Using Large ESR Capacitor”by Yuan Yen Maiand Philip K.T.Mok中仅优化了输出电容ESR较小时的稳定性问题，没有提到上述瞬态响应差的问题，优化恒定频率COT控制模式开关电源瞬态响应问题的研究较为鲜见。

发明内容

本发明的目的是提供一种用于开关电源的瞬态响应增强控制电路，解决现有开关电源瞬态响应差的问题。

本发明的技术方案为，用于开关电源的瞬态响应增强控制电路，包括分频器模块、存储器模块、比较器模块；

所述分频器模块与开关电源高端功率管的驱动信号连接，用于根据该驱动信号产生控制信号对所述存储器模块进行控制；

所述存储器模块与反馈电流连接，在所述控制信号控制下对上一个周期反馈电流的最大值进行采集和存储；

所述比较器模块与存储器模块连接，将反馈电压的瞬时值与所述最大值进行比较，当反馈电压的瞬时值大于最大值时，所述比较器模块输出信号翻转，关断开关电源高端功率管；

其特征在于，所述存储器模块包括NMOS管：MN0、MN1，PMOS管：MP0～MP9，电容：CD2、CS，运算放大器：A0，电阻：R1、R2，反相器：INV4、INV5、INV6、INV7；PMOS管MP1、MP2、MP5、MP6、MP9的源端均与电源VDD相连接；PMOS管MP1的栅端与其漏端、PMOS管MP2的栅端以及PMOS管MP3的源端相连接；PMOS管MP3的栅端与其漏端、PMOS管MP4的栅端以及NMOS管MN1的漏端相连接；PMOS管MP2的漏端与PMOS管MP4的源端相连接；PMOS管MP4的漏端与PMOS管MP7的漏端、PMOS管MP0的源端、NMOS管MN0的漏端以及电阻R2的一端相连接；NMOS管MN1的栅端与运算放大器A0的输出端相连接，其源端与运算放大器A0的负向输入端以及电阻R1的一端相连接；运算放大器A0的正向输入端与基准电压VREF相连接；PMOS管MP6的栅端和漏端、PMOS管MP5的栅端以及PMOS管MP9的漏端均与PMOS管MP8的源端相连接；PMOS管MP8的栅端和漏端、PMOS管MP7的栅端均与IS相连接；PMOS管MP5的漏端与PMOS管MP7的源端相连接；NMOS管MN0的栅端、反相器INV4的输入端均与控制信号CTRL相连接；PMOS管MP0的栅端、反相器INV5的输入端均与反相器INV4的输出端相连接；反相器INV6的输入端与反相器INV5的输出端相连接，其输出端与反相器INV7的输入端、电容CD2相连接；反相器INV7的输出端与PMOS管MP9的栅端相连接；PMOS管MP0的漏端、NMOS管MN0的源端以及电容CS的一端均与输出信号VOHmax相连接；电阻R1、R2和电容CD2、CS的另一端均与地电位VSS相连接。

所述控制信号为一对反相信号。

所述分频器模块具有竞争抑制机制，用于避免出现竞争冒险。

所述分频器模块包括电平移位单元、D型触发器、与非门和3只反相器。

所述比较器模块包括一个比较器和一个与非门。

本发明的有益效果是，有效解决了传统COT控制模式开关电源由重载跳变为轻载时瞬态响应差的缺点，明显缩短了输出电压恢复时间，减小了过充电压从而实现了良好的瞬态响应特性。本发明采用电流采样模式，具有负载响应快等优点，能够有效改善开关电源在重载跳变为轻载时的瞬态响应特性。

附图说明

图1是现有技术开关电源结构示意图；

图2是本发明结构示意图；

图3是实施例的分频器模块结构示意图；

图4是实施例的存储器模块结构示意图；

图5是实施例的比较器模块结构示意图；

图6是现有技术开关电源输出电压波形示意图；

图7是采用本发明控制电路的开关电源输出电压波形示意图。

其中：MN0、MN1、M1为NMOS管；MP0～MP9为PMOS管；CD1、CD2、CS、COUT、C1、C2、C3为电容；L为电感；D1、D2为二极管；A0为运算放大器；R1、R2为电阻；INV1～INV7为反相器；NAND1、NAND2为与非门；COM为比较器；DFF为D型触发器；FD为分频器模块；FS为存储器模块；COMP为比较器模块；Level_down为电平移位单元；CT为逻辑控制模块；LDO为稳压模块；HD、LD为功率管栅驱动模块；MHS为高端功率管；MLS为低端功率管；

HS为高端功率管MHS的栅驱动信号；LS为低端功率管MLS的栅驱动信号；SW为高、低端功率管所驱动节点电压；BST为自举电压；VIN为输入电压；VDD为电源电位；VSS为地电位；VOUT为输出电压；RST为系统复位信号；VREF为基准电压；VFB为反馈电压；IS为反馈电流；VOHmax为输出电压上限值（对应IS最大值）；CTRL为分频器输出的控制信号；Vsoft为开关电源软启动信号；LOG为本发明电路的输出信号。

具体实施方式

下面结合附图及具体实施方式对本发明做进一步说明。

针对开关电源由重载跳变到轻载时输出电压瞬态响应差的问题，本发明提出了一种适用于开关电源的瞬态响应增强控制电路，具体电路结构如图2、图3、图4、图5所示。

本发明结构如图2所示，包括分频器模块FD、存储器模块FS、比较器模块COMP。具体连接关系如下：分频器模块FD的第一端与高端功率管的驱动信号HS相连接，其第二端与复位信号RST相连接，第三端与存储器模块FS第一端相连接。分频器模块根据驱动信号HS产生控制信号对存储器模块FS进行控制。

存储器模块FS的第二端、第三端分别与基准电压VREF、反馈电流IS相连接，其第四端与比较器模块COMP的第一端相连接。存储器模块在控制信号CTRL控制下对上一个周期反馈电流的最大值进行采集并存储为VOHmax。

比较器模块的第二端与反馈电压VFB相连接，第三端与软启动信号Vsoft相连接，第四端即为最终产生的控制信号LOG，输出至逻辑控制模块CT进行处理。比较器模块将反馈电压VFB的瞬时值与VOHmax进行比较，当VFB＞VOHmax时，比较器模块输出信号翻转，关断开关电源高端功率管。

分频器模块FD电路结构如图3所示，包括电平移位单元Level_down、D型触发器DFF、电容CD1、与非门NAND1以及反相器INV1、INV2和INV3。具体连接方式如下：电平移位单元的输入端与高端功率管的驱动信号HS相连接，其输出端与D型触发器DFF的时钟输入端以及反相器INV1的输入端相连接。反相器INV1的输出端与反相器INV2的输入端以及电容的一端相连接，反相器INV2的输出端与与非门NAND1一个输入端相连接。D型触发器DFF的数据输入端与反向输出端相连接构成二分频器，其复位端接复位信号RST，其正向输出端与与非门NAND1另一个输入端相连接，与非门NAND1输出端与反相器INV3的输入端相连接，反相器INV3的输出端即为分频器模块FD的输出信号CTRL。其中，电平移位单元的作用是将BST-SW电源轨的信号（即栅驱动信号HS）移位至普通电源轨VDD-VSS上；D型触发器DFF的复位端与系统启动相关连，每当系统启动时，RST对D型触发器DFF进行初始化。电容CD1产生一定的延时，其目的是为了避免信号出现竞争冒险，因为HS经过移位后在实际中是有一个较缓慢的上升沿，所以需要该信号通过INV1、CD1和INV2的处理后再与分频器的输出进行与非运算，从而避免竞争冒险，保证电路正常工作。

存储器模块电路结构如图4所示，包括NMOS管MN0、MN1，PMOS管MP0～MP9，电容CD2、CS，运算放大器A0，电阻R1、R2，反相器INV4、INV5、INV6、INV7。PMOS管MP1、MP2、MP5、MP6、MP9的源端均与电源VDD相连接；PMOS管MP1的栅端与其漏端、PMOS管MP2的栅端以及PMOS管MP3的源端相连接；PMOS管MP3的栅端与其漏端、PMOS管MP4的栅端以及NMOS管MN1的漏端相连接；PMOS管MP2的漏端与PMOS管MP4的源端相连接；PMOS管MP4的漏端与PMOS管MP7的漏端、PMOS管MP0的源端、NMOS管MN0的漏端以及电阻R2的一端相连接；NMOS管MN1的栅端与运算放大器A0的输出端相连接，其源端与运算放大器A0的负向输入端以及电阻R1的一端相连接；运算放大器A0的正向输入端与基准电压VREF相连接；PMOS管MP6的栅端和漏端、PMOS管MP5的栅端以及PMOS管MP9的漏端均与PMOS管MP8的源端相连接；PMOS管MP8的栅端和漏端、PMOS管MP7的栅端均与IS相连接；PMOS管MP5的漏端与PMOS管MP7的源端相连接；NMOS管MN0的栅端、反相器INV4的输入端均与控制信号CTRL相连接；PMOS管MP0的栅端、反相器INV5的输入端均与反相器INV4的输出端相连接；反相器INV6的输入端与反相器INV5的输出端相连接，其输出端与反相器INV7的输入端、电容CD2相连接；反相器INV7的输出端与PMOS管MP9的栅端相连接；PMOS管MP0的漏端、NMOS管MN0的源端以及电容CS的一端均与输出信号VOHmax相连接；电阻R1、R2和电容CD2、CS的另一端均与地电位VSS相连接。其中，PMOS管MP1～MP4和MP5～MP8分别构成两个共源共栅电流镜，PMOS管MP0和NMOS管MN0构成传输门单元，运算放大器A0、NMOS管MN1以及电阻R1组成电压电流转换器，由MP4、MP7流出的两股电流都经过电阻R2形成电流加法器，电容CD2起一定的延迟作用使功率管MP9延迟关闭，以避免VOHmax产生较大波动（针对采样高端功率管电流的方式而言，功率管开关动作时采样所得电流会有过冲问题）。

比较器模块电路结构如图5所示，包括比较器COM和与非门NAND2。比较器COM的同相输入端与VFB相连接，反相输入端与VOHmax相连接，其输出端与非门NAND2的一个输入端相连接，与非门NAND2的另一输入端与软启动信号Vsoft相连接，与非门NAND2的输出即为最终输出控制信号LOG。

下面结合开关电源系统对本发明的具体工作原理进行阐述。

本发明所述分频器模块根据驱动信号HS产生两分频控制信号CTRL，对存储器模块进行控制；在所述存储器模块中，当CTRL变为高电平时，反馈电流IS通过镜像作用与由基准电压VREF转化的电流VREF/R1进行叠加后流过电阻R2，得到叠加电压为

$\mathrm{VOH}=(\frac{\mathrm{VREF}}{R1}+\mathrm{IS})\·R2---\left(1\right)$

所述存储器模块的输出端由一个传输门单元和存储电容CS组成，其中传输门由两个反相的控制信号CTRL和NCTRL控制，当CTRL信号为高时传输门单元打开，电压VOH实时地被存储电容存储，直至关闭时CS上所存储的电压值即为最新的输出电压上限值VOHmax（这里CS很小，目的是为了保证采样精度和速度），此时IS达到最大值ISmax，VOH也达到最大值VOHmax

$\mathrm{VOH}\max =(\frac{\mathrm{VREF}}{R1}+\mathrm{IS}\max )\·R2---\left(2\right)$

取R1=R2=R0，得到

VOHmax=VREF+ISmax·R0               （3）

值得说明的是，所述存储器模块将上限值设定在VREF基础上是为了与反馈电压VFB进行比较，因为

$\mathrm{VFB}=\mathrm{VREF}+\frac{2\mathrm{\ΔVOUT}}{K}---\left(4\right)$

△VOUT≈2△IL·R_ESR                             （5）

△IL=M·IS                             （6）

其中，K为输出电压反馈比例系数，ΔVOUT为输出电压变化值，ΔIL为电感电流变化值，R_ESR为输出电容COUT的等效寄生电阻，M为电感电流变化量与采样电流交流量的比例系数。

考虑到VOHmax是用于限制输出电压过冲而设置的，所以需要慎重设定R0的电阻值，以防止VOHmax过大导致对输出电压起不到限制作用，或者过小导致影响系统正常工作。令VFB=VOH，可以得到R0临界值为

$R_0=\frac{4M}{K}{R}_{\mathrm{ESR}}---\left(7\right)$

选择设定R0略大于上述临界值可以有效地对输出电压过冲起到限制作用。

所述比较器模块将上述输出电压上限值VOHmax与实时变化的输出电压反馈信号VFB进行比较，当系统负载由重载跳至轻载时，V_OUT突然升高，对于自适应COT控制系统，恒定导通时间与V_OUT成正比，Ton会因此突然延长，导致加剧V_OUT升高，如图6所示。通过设定隔周期更新的输出电压上限值VOHmax与VFB相比较，当VFB达到该限制后所述比较器模块输出逻辑信号LOG，通过逻辑控制模块CT和驱动电路来及时关闭高端功率管MHS，从而减小过冲电压，缩短输出恢复时间，达到优化输出瞬态响应的目的。

值得说明的是，所述比较器模块中比较器的输出信号与系统软启动信号Vsoft进行与非运算后才会输出到逻辑处理单元，在系统软启动阶段Vsoft为低电平，用来初始化比较器模块输出，屏蔽输出信号对后续电路的影响；当软启动完成时，其值变为高电平，释放对比较器模块的控制。

图6和图7示出了现有技术开关电源和采用了本发明的控制电路的开关电源，在输出由重载跳变为轻载时电感电流IL和输出电压Vout的波形。

通过图6和图7的对比可见，现有技术开关电源在输出负载发生跳变时，过冲电压比较大（设为ΔV1），恢复时间为ΔT1，在自适应导通时间控制模式中Ton与Vout成正比，由于输出电压发生过冲，导通时间由Ton增大为Ton1，输出电压Vout的峰值也有所增加，恶化了瞬态响应，最终使得跳变后的周期和输出电压的峰值都有所增大。而采用了本发明的控制电路的开关电源采样反应输出电压信息的电感电流变化值，设定输出电压上限值以及时关断高端功率管MHS使得导通时间Ton2小于Ton1，最终使输出在负载跳变时的电压过冲值减小为ΔV2，恢复时间缩短为ΔT2，有效优化了瞬态响应。

综上所示，本发明改善开关电善开关源输出瞬态响应的控制电路有效改善了传统COT控制电路在重载跳变为轻载时较差的瞬态响应，实现了良好的输出恢复特性，缩短了恢复时间并减小了过冲电压。

Claims (5)

1.用于开关电源的瞬态响应增强控制电路，包括分频器模块、存储器模块、比较器模块；

所述分频器模块与开关电源高端功率管的驱动信号连接，用于根据该驱动信号产生控制信号对所述存储器模块进行控制；

所述存储器模块与反馈电流连接，在所述控制信号控制下对上一个周期反馈电流的最大值进行采集和存储；

所述比较器模块与存储器模块连接，将反馈电压的瞬时值与所述最大值进行比较，当反馈电压的瞬时值大于最大值时，所述比较器模块输出信号翻转，关断开关电源高端功率管；

其特征在于，所述存储器模块包括NMOS管：MN0、MN1，PMOS管：MP0～MP9，电容：CD2、CS，运算放大器：A0，电阻：R1、R2，反相器：INV4、INV5、INV6、INV7；PMOS管MP1、MP2、MP5、MP6、MP9的源端均与电源VDD相连接；PMOS管MP1的栅端与其漏端、PMOS管MP2的栅端以及PMOS管MP3的源端相连接；PMOS管MP3的栅端与其漏端、PMOS管MP4的栅端以及NMOS管MN1的漏端相连接；PMOS管MP2的漏端与PMOS管MP4的源端相连接；PMOS管MP4的漏端与PMOS管MP7的漏端、PMOS管MP0的源端、NMOS管MN0的漏端以及电阻R2的一端相连接；NMOS管MN1的栅端与运算放大器A0的输出端相连接，其源端与运算放大器A0的负向输入端以及电阻R1的一端相连接；运算放大器A0的正向输入端与基准电压VREF相连接；PMOS管MP6的栅端和漏端、PMOS管MP5的栅端以及PMOS管MP9的漏端均与PMOS管MP8的源端相连接；PMOS管MP8的栅端和漏端、PMOS管MP7的栅端均与IS相连接；PMOS管MP5的漏端与PMOS管MP7的源端相连接；NMOS管MN0的栅端、反相器INV4的输入端均与控制信号CTRL相连接；PMOS管MP0的栅端、反相器INV5的输入端均与反相器INV4的输出端相连接；反相器INV6的输入端与反相器INV5的输出端相连接，其输出端与反相器INV7的输入端、电容CD2相连接；反相器INV7的输出端与PMOS管MP9的栅端相连接；PMOS管MP0的漏端、NMOS管MN0的源端以及电容CS的一端均与输出信号VOHmax相连接；电阻R1、R2和电容CD2、CS的另一端均与地电位VSS相连接。

2.根据权利要求1所述的用于开关电源的瞬态响应增强控制电路，其特征在于，所述控制信号为一对反相信号。

3.根据权利要求1所述的用于开关电源的瞬态响应增强控制电路，其特征在于，所述分频器模块具有竞争抑制机制，用于避免出现竞争冒险。

4.根据权利要求3所述的用于开关电源的瞬态响应增强控制电路，其特征在于，所述分频器模块包括电平移位单元、D型触发器、与非门和3只反相器。

5.根据权利要求1所述的用于开关电源的瞬态响应增强控制电路，其特征在于，所述比较器模块包括一个比较器和一个与非门。

Images