CN101247076B - 倍压器及一种输出电流的方法 - Google Patents

倍压器及一种输出电流的方法 Download PDF

Info

Publication number
CN101247076B
CN101247076B CN2008100266103A CN200810026610A CN101247076B CN 101247076 B CN101247076 B CN 101247076B CN 2008100266103 A CN2008100266103 A CN 2008100266103A CN 200810026610 A CN200810026610 A CN 200810026610A CN 101247076 B CN101247076 B CN 101247076B
Authority
CN
China
Prior art keywords
signal
output
oscillator signal
oscillation
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100266103A
Other languages
English (en)
Other versions
CN101247076A (zh
Inventor
倪陈志
熊江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ezchips Microeletronics Co ltd
Original Assignee
Actions Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actions Semiconductor Co Ltd filed Critical Actions Semiconductor Co Ltd
Priority to CN2008100266103A priority Critical patent/CN101247076B/zh
Publication of CN101247076A publication Critical patent/CN101247076A/zh
Priority to PCT/CN2009/000219 priority patent/WO2009109104A1/zh
Priority to EP09718079.8A priority patent/EP2251965B1/en
Priority to US12/666,046 priority patent/US8026755B2/en
Application granted granted Critical
Publication of CN101247076B publication Critical patent/CN101247076B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

本发明公开了一种信号输出设备、电荷泵、倍压器及一种输出电流的方法，利用芯片内部电路产生摆幅为0至2×VIN之间的振荡信号来驱动使用了芯片外部大电容的电荷泵型倍压器以输出大电流，避免了金属氧化物半导体器件因高压引脚而遭受静电放电或者闩锁效应的毁坏，提高了电路的能量输出效率。

Description

倍压器及一种输出电流的方法 
技术领域
本发明涉及电子电路技术，尤其涉及倍压器及一种输出电流的方法。 
背景技术
电荷泵电路(Charge Pump Circuit)是一种用于产生比输入电压更高电压的电路。在一些接口电路中要求提供高于输入电压的输出电压和大的输出电流，因此芯片内部需要一个能产生大电流输出的电荷泵型升压电路。例如在通用串行总线点对点传输(Universal Serial Bus On-the-Go，USB OTG)接口电路中，要求能够将电缆中的vbus线驱动至4.75V以上的电压，并为自供电设备(Self-Powered Device)提供大于8mA电流，或者为总线供电设备(Bus-PoweredDevice)提供大于100mA的电流。 
在IEEE JOURNAL OF SOLID-STATE CIRCUITS，Vol.33，NO.3，MARCH1998中，由Pierre Favrat，et al所著的“A High-Efficiency CMOS Voltage Doubler”中记载了一种电荷泵的结构，如图1所示，为该电荷泵的电路结构示意图，图中的时钟信号CK在输入电压(VIN)与0之间做周期性的变化，CKN为CK的反相时钟。经过足够长的操作时间后，输出电压VOUT最终会稳定在约2×VIN。但是，当使用图1所示的电荷泵提供数十毫安甚至上百毫安数量级的电流时，电荷泵中电容器的电容值将会非常大(约为0.1uF数量级)，以致电容器只能采取在芯片外部通过芯片引脚连接的方式接入，这样节点CP1和CP2中的一个或多个将成为芯片连接外部电容的引脚。在使用标准CMOS制造工艺的实际 应用中，N型金属氧化物半导体(NMOS)N1和N2会因为其衬底引线(bulk)没有独立的阱作为保护，并且其源极或漏极之一与栅极连接的是高压芯片引脚而易遭受静电放电(ESD)或者闩锁效应(latchup)的毁坏。 
在IEEE JOURNAL OF SOLID-STATE CIRCUITS，Vol.41，NO.2，FEBRUARY 2006中，由Jae-Youl Lee，et al所著的“A Regulated Charge PumpWith Small Ripple Voltage and Fast Start-Up”一文中公开了另一种电荷泵结构，如图2所示，为该电荷泵的电路结构示意图，此电荷泵的结构存在以下问题： 
1、P型金属氧化物半导体(PMOS)P2的漏极与栅极相连，致使电容器C2在充电时，节点CP2电压上升幅度有限，电荷泵在每个周期能够从输入电压VIN处获取的电荷有限。因此，这种结构极大地限制了节点CP2在高电位(约2×VIN)时能够输出的电荷量。如果使用这种结构提供大电流输出，需要面积较大的芯片，成本较高。 
2、由于输出开关P3的衬底引线与输出节点VOUT连接，当与VOUT连接的其他电路要求在电荷泵不工作时将VOUT驱动至逻辑0电平时，会导致P3的P型源极(与节点CP2相连接)与N阱(与衬底引线相连接)之间的PN结正向导通，迫使VOUT的电位最低只能被驱动至(VIN-VthPMOS-VthPN)(其中VthPMOS为P型金属氧化物半导体的开启电压，VthPN为PN结的正向导通电压)，而无法被外部电路正常驱动至逻辑0电平。 
专利号为02157151.1的中国专利中提出了一种电荷泵及使用其的倍压器，该倍压器完整的电路结构示意图如图3所示，其中CK和CKN为一对反相位摆幅为0～VIN的振荡信号，电荷泵电路工作原理如下： 
假设初态时节点CKN的电位为VIN，节点CK的电位为0，此时模块2输出电位为0的hclk1(模块2输出信号hclk2的初始电位约为VIN)信号给模块 1，使模块1的输出信号CP1的电位通过开关P1被上拉至VIN，而模块1的输出信号CP2的电位由于电容特性上升为VIN。然后节点CKN的电位翻转为0，节点CK的电位翻转为VIN，模块1的输出信号CP1的电位由于电容特性上升为2×VIN，模块1输出电位为2×VIN的CP1信号给模块2，模块2利用模块1输出的电位为2×VIN的CP1信号产生电位为2×VIN的hclk1信号，并输出给模块1，使模块1的输出的CP1信号维持在2×VIN的电位；同时模块2还输出电位为0的hclk2信号给模块1，使模块1输出的CP2信号重新上升至VIN的电位(节点CKN的电位翻转为0的瞬时，电容特性使模块1输出的CP2信号会下拉至0电位)。之后，依照相同的原理，当节点CK和CKN的电位在0到VIN之间不断翻转时，两个相位相反的输出信号CP1和CP2会在VIN和2×VIN的范围间周期性变动。 
专利号为ZL 02157151.1的中国专利记载的方案存在以下缺点： 
1、模块1的输出信号CP1和CP2除了给VOUT提供电荷，还要作为模块2的输入信号使模块2的输出信号(同时也是模块1的输入信号)hclk1和hclk2的电位由0变成2×VIN、模块2的节点a和b的电位由0变成VIN，造成电容器C1和C2存储电荷的浪费，减小了输出电荷。 
2、当电路要求在输出电压VOUT高于输入电压VIN的情况下同时输出大电流(数十毫安甚至上百毫安电流)时，电容器C1或C2的电容值约为0.1uF数量级，因而电容器只能选择在芯片外部连接。此时电容器的上、下极板和VOUT均为芯片高压输入/输出引脚。将芯片高压输入/输出引脚(如CP1、CP2和VOUT)同时与金属氧化物半导体(MOS)的栅极、源极和漏极直接相连会导致金属氧化物半导体容易遭受静电放电或者闩锁效应的毁坏。 
3、由于CK和CKN分别为一操作时钟信号和与该操作时钟信号相位相反的一反操作时钟信号，无法避免时钟电平翻转造成的电荷损耗，VOUT输出能量效率较低。特别是在时钟信号翻转时给电容器C1或C2的下极板提供电荷的驱动器会流过从VIN到GND的穿通电流，以及在时钟信号翻转时因开关P6和P5、P7和P8同时导通造成电荷从电位高的CP1(或CP2)向电位低的CP2(或CP1)回流。在输出大电流应用时流过各个金属氧化物半导体(MOS)的电流较大，而且由于各个金属氧化物半导体(MOS)的尺寸较大，寄生电容较大，时钟信号电平翻转的上升时间和下降时间较长，上述两个电荷损耗问题尤为严重。并且由于本方案结构特点限制，即使将CK和CKN改为两相不交迭时钟信号，也无法同时解决上述两个电荷损耗问题。 
本发明实施例提供倍压器及一种输出电流的方法，以解决现有技术中存在的当输出电压VOUT高于输入电压VIN的情况下输出大电流时，金属氧化物半导体易遭受静电放电或者闩锁效应的毁坏和电路能量输出效率较低的问题。 
一种倍压器，所述倍压器包括： 
信号输出模块，用于输出摆幅为0至2×VIN的第一输出信号，摆幅均为VIN至2×VIN且相位相反的第一振荡信号和第三振荡信号； 
电荷存储模块，用于利用所述第一输出信号作为触发信号产生两种状态，其中，一种状态为在充电的半个周期内，输入电压VIN对第一电容器的一个极板充电，此时第一电容器另一极板电位为零，另一种状态为在放电的另外半个周期，对第一电容器另一极板提供高于0伏的电压； 
电流输出开关模块，用于将所述第一振荡信号和所述第三振荡信号作为触发信号，输出所述电荷存储模块中利用第一电容器存储的电荷。 
一种输出电流的方法，该方法包括： 
产生摆幅为VIN至2×VIN的第一振荡信号，摆幅为0至VIN并且与第一振荡信号相位相同的第二振荡信号，以及与第一振荡信号摆幅相同但相位相反的第三振荡信号； 
利用所述第一振荡信号和所述第二振荡信号作触发信号，将输入电压转变成摆幅为0至2×VIN的第一输出信号并输出，所述第一输出信号与第一振荡信号相位相同； 
将所述第一输出信号作为触发信号产生两种状态，其中，一种状态为在充电的半个周期内，输入电压VIN对电容器的上极板充电，另一种状态为在放电的另外半个周期内，对电容器的下极板提供高于0伏的电压； 
将所述第一振荡信号和第三振荡信号作为触发信号，输出所述电容器极板上的电荷。 
通过利用芯片内部电路产生摆幅为0至2×VIN之间的振荡信号来驱动使用了芯片外部大电容的电荷泵型倍压器以输出大电流的方案，避免了金属氧化物半导体器件因高压引脚而遭受静电放电或者闩锁效应的毁坏，提高了电路的能量输出效率。 
附图说明
图1为背景技术中公开的一种电荷泵的电路结构示意图； 
图2为背景技术中公开的另一种电荷泵的电路结构示意图； 
图3为背景技术中公开的一种倍压器的电路结构示意图； 
图4为本发明实施例一中信号输出设备的结构示意图； 
图5为本发明实施例一中信号输出设备的电路结构示意图； 
图6为本发明实施例二中信号输出设备的电路结构示意图； 
图7为本发明实施例三中另一种信号输出设备的电路结构示意图； 
图8为本发明实施例四中电荷泵的结构示意图； 
图9为本发明实施例五中电荷泵的电路结构示意图； 
图10为本发明实施例六中倍压器的结构示意图； 
图11为本发明实施例七中倍压器的电路结构示意图； 
图12为本发明实施例七中各关键节点电位在电路稳定工作的一个周期内的波形时序图； 
图13为本发明实施例八中倍压器的电路结构示意图； 
图14为本发明实施例八中各关键节点电位在电路稳定工作的一个周期内的波形时序图； 
图15为本发明实施例九中倍压器的电路结构示意图； 
图16为本发明实施例九中各关键节点电位在电路稳定工作的一个周期内的波形时序图； 
图17为本发明实施例十中倍压器的电路结构示意图； 
图18为本发明实施例十中各关键节点电位在电路稳定工作的一个周期内的波形时序图。 
具体实施方式
下面结合说明书附图对本发明进行详细描述。 
如图4所示，为本发明实施例一中信号输出设备的结构示意图，该信号输出设备用于输出摆幅在0至2×VIN范围内周期性变化的信号，从图中可以看出该信号输出设备包括：第一信号产生模块11和第二信号产生模块12。第一信号产生模块11用于产生摆幅为输入电压VIN至2×VIN的第一振荡信号，摆幅为0至VIN并且与第一振荡信号相位相同的第二振荡信号；第二信号产生模块12用于将所述第一振荡信号和所述第二振荡信号作为触发信号，将输入电压转变成摆幅为0至2×VIN的第一输出信号并输出，该第一输出信号与所述第一振荡信 号相位相同。 
具体地，第二信号产生模块12中包含了多种器件，以MOS管为例，可以包含第一P型金属氧化物半导体和第一N型金属氧化物半导体，如图5所示，为本发明实施例一中信号输出设备的电路结构示意图，其中：第一P型金属氧化物半导体的栅极连接到输入电压VIN，第一P型金属氧化物半导体源极或漏极与衬底引线相连并接收所述第一信号产生模块11产生的第一振荡信号；第一N型金属氧化物半导体的源极或漏极接收所述第一信号产生模块11产生的第二振荡信号，第一N型金属氧化物半导体的衬底引线接地，第一N型金属氧化物半导体的栅极连接到输入电压VIN；第一P型金属氧化物半导体的源极或漏极中未与衬底引线连接的一个极点与第一N型金属氧化物半导体的源极或漏极中未接收所述第二振荡信号的一个极点相连，并输出连接点的所述第一输出信号。 
另外，第一信号产生模块11还可以产生与所述第一振荡信号相位相反但摆幅相同的第三振荡信号，其功能将在后续实施例中描述。 
第一信号产生模块11可以是多种情况的电路构成，下面分别以实施例二和实施例三为例分别提供两种实施一的电路结构，并通过对电路结构的描述来说明其工作过程。 
如图6所示，为本发明实施例二中信号输出设备的电路结构示意图，图中的P5为第一P型金属氧化物半导体，N5为第一N型金属氧化物半导体。 
第一信号产生模块11可以根据需要产生一路或多路摆幅为VIN与2×VIN的第一振荡信号、0至VIN的第二振荡信号这两种振荡信号，且这些振荡信号的相位可选。由于该模块不需要输出大的电流值，因此模块中的电容值比较小，可以使用芯片内部集成电容，不会引入芯片引脚。第一信号产生模块11的工作流程如下： 
假设初始时电容器C3和C4上、下两极板之间的电压差均是0，L2节点和R2节点输出的是反相电压，这两个电压是摆幅介于0与VIN之间的振荡信号。 当节点L2的电位为0且R2的电位为VIN时，电容特性使电容器C4和C3上、下两极板之间的电压差仍然维持在0伏特，所以初始时节点L电位为0伏特，而节点R的电位会被提升至VIN。然后N1导通，输入电压VIN对电容器C3充电，节点L的电位被上拉至VIN。当节点L2的电位翻转为VIN且节点R2的电位翻转为0时，由于电容器C3和C4上、下两极板之间的电压差在振荡信号翻转的瞬间不会改变，因此在翻转后的瞬间节点L的电位会因为节点L2电位的上升而被推升到约2×VIN的电压，节点R的电位会因为节点R2电位的下降而被下拉至0。这种情况下，N1不导通，而N2因为栅极L电位高于节点R电位而导通，因此节点R的电位也会被上拉至VIN。此后，依照上述原理，节点L和R的电压是反相电压，其电位会分别在VIN和约2×VIN的范围间周期性变动，节点L2和R2的电压也是反相电压，电位会分别在0和VIN的范围间周期性变动。在本实施例中将节点R和R2输出的振荡信号作为第一振荡信号和第二振荡信号，节点L输出的振荡信号作为第三振荡信号。 
L2节点输出的电压是通过图6中的P3和N3得到的，P3的栅极接ck2w时钟信号，N3的栅极接收ck1n时钟信号；R2节点输出的电压是通过图6中的P4和N4得到的，P4的栅极接ck1w时钟信号，N4的栅极接收ck2n时钟信号，其中：ck1w和ck2w为两相不交迭振荡信号，ck1n和ck2n为两相不交迭振荡信号，ck2n和ck2w为反相振荡信号，ck1n和ck1w为反相振荡信号。 
图6中的第二信号产生模块12的作用是利用从第一信号产生模块11电路输出节点R输出的第一振荡信号和R2输出的第二振荡信号，产生一个摆幅为0与约2×VIN之间的振荡信号。第二信号产生模块12的电路结构中存在一个NMOS管N5和一个PMOS管P5，R节点处的第一振荡信号输出给P5的源极和衬底引线，R2节点处的第二振荡信号输出给N5的源极，P5和N5的栅极处连接输入电压VIN，N5的衬底引线接地，P5的漏极与N5的漏极相连，输出摆幅为0与约2×VIN之间的输出信号，具体的工作流程如下： 
当R2电位为0，R电位为VIN时，N5导通，而P5关闭，第一输出信号(在本实施例中标记为hclk1)的电位被N5下拉至0；当R2电位为VIN，R为约2×VIN 时，N5关闭，而P5导通，hclk1的电位被P5上拉至约2×VIN。此后，依照上述原理，hclk1将在0与约2×VIN的范围之间振荡。 
本发明实施例三还提供另一种信号输出设备的电路结构示意图，如图7所示，图中的P5为第一P型金属氧化物半导体，N5为第一N型金属氧化物半导体。第一信号产生模块11的工作流程如下：假设初始时电容器C3和C4上、下两极板之间的电压差是0，节点ck1w和ck2w是相位相反的摆幅为0伏特与VIN伏特之间的两相不交迭时钟信号。为简化对工作原理的描述，忽略节点ck1w和ck2w电位之间的高电平死区(即假设Tb-Ta＝0)，这种简化不会影响主要的工作原理。当ck1w节点的电位为0时，ck2w的电位为VIN。电容特性使电容器C4和C3上、下两极板之间的电压差仍然维持在0，所以节点L电位为0，而节点R电位会被提升至VIN。然后，P3导通，输入电压VIN对电容器C3充电，节点L的电位被上拉至约为VIN。之后，当节点ck1w的电位翻转为VIN，而节点ck2w的电位翻转为0时，由于电容器C3和C4上、下两极板之间的电压差在时钟信号翻转的瞬间不会改变，因此在翻转后的瞬间节点L的电位会因为节点ck1w电位的上升而被推升到约2×VIN的电位，节点R的电位会因为节点ck2w电位的下降而被下拉至0。这种情况下，P3不导通，而P4因为栅极R电位低于VIN而导通，因此输入电压VIN对电容器C4充电，节点R的电位也会被上拉至约VIN。此后，依照上述原理，节点L和R的电位会分别在VIN和约2×VIN的范围间周期性变动。在本实施例中将R节点输出的信号作为第一振荡信号，ck2w输出的信号作为第二振荡信号，L节点输出的振荡信号为第三振荡信号。 
第二信号产生模块12的工作原理与实施例二中相同，当R2电位为0，R电位为VIN时，N5导通，而P5关闭，第一输出信号(在本实施例中标记为hclk1)的电位被N5下拉至0；当R2电位为VIN，R为约2×VIN时，N5关闭，而P5导 通，hclk1的电位被P5上拉至约2×VIN。此后，依照上述原理，hclk1将在0与约2×VIN的范围之间振荡。 
通过实施例一至实施例三的描述，提供了一种独立产生摆幅为0至2×VIN的振荡信号的信号输出设备。本实施例提供的信号输出设备的应用方向较广，如应用在模拟数字信号转换器(ADC)、低压数字信号转换为高压数字信号的设备、电荷泵和倍压器中。 
如图8所示，为本发明实施例四中电荷泵的结构示意图，该电荷泵包括信号输出模块21和电荷存储模块22，其中，信号输出模块21用于输出摆幅为0至2×VIN的第一输出信号，该信号输出模块21可以是实施例一至实施例三中描述的信号输出设备，也可以是其它电路结构；电荷存储模块22用于将所述第一输出信号作为触发信号产生两种状态，其中，一种状态是让输入电压向电容充电，另一种状态是对电容器另一极板提供高于0伏的电压。 
假设信号输出模块21为实施例二中的信号输出设备，如图9所示，为本发明实施例五中电荷泵的电路结构示意图，电荷存储模块22包括第二P型金属氧化物半导体(图9中P1)和第一电容器(图9中C1)，其中：第二P型金属氧化物半导体的栅极接收所述第一输出信号，第二P型金属氧化物半导体源极或漏极中的一个连接到输入电压VIN，第二P型金属氧化物半导体源极或漏极中的另一个连接到第二P型金属氧化物半导体衬底引线；第一电容器的上极板与第二P型金属氧化物半导体中与衬底引线相连的源极或漏极中的一个极点相连，第一电容器下极板接收摆幅为0至VIN的第四振荡信号，第四振荡信号与所述第一输出信号相位相同。 
为了提高电荷泵能量输出效率，所述第四振荡信号还可以通过以下结构来获得： 
所述电荷存储模块22还包括第三P型金属氧化物半导体(图9中P7)和第二N型金属氧化物半导体(图9中N7)，其中：第一时钟信号ck1w为第三P型金属氧化物半导体栅极的输入，输入电压VIN为第三P型金属氧化物半导 体源极和衬底引线的输入；第二时钟信号ck2n为第二N型金属氧化物半导体栅极的输入，第二N型金属氧化物半导体源极和衬底引线接地，第二N型金属氧化物半导体漏极与第三P型金属氧化物半导体漏极相连，连接点CS1输出所述第四振荡信号。 
该电荷存储模块22中给电容器C1充电的P1使用信号输出设备输出的摆幅为0与约2×VIN之间的第一输出信号，即hclk1。在充电的半周期内，节点hclk1的电位为0，P1导通，输入电压VIN向第一电容器C1充电，C1上极板CP1电位最高可达到VIN，同时由于此时C1的下极板CS1电位为零，电容器可以最大限度地充满电荷。 
而在放电的另外半个周期，C1的下极板CS1电位为VIN，由于C1上、下两极板之间的电压差在振荡信号翻转的瞬间不会改变，因此在翻转后的瞬间C1的上极板CP1端会因为下极板CS1电位的上升而被推升到约2×VIN的电压。 
在本实施例中，C1的下极板可以直接与提供摆幅为0至VIN的第四振荡信号的实体相连，例如，图9中由P7和N7组成产生第四振荡信号的实体，其中，使用两相不交迭时钟信号ck1w和ck2n来控制P7和N7，这样可以消除在时钟信号电平翻转时由于P7和N7同时导通而产生的从输入电压VIN到地的穿通电流，节省功耗，提高电路的能量输出效率。本实施例具体应用中由于MOS晶体管P7和N7的尺寸大于MOS晶体管P3、N3、P4和N4的尺寸，所以，输出节点CS1输出的电荷数大于L2节点或R2节点输出的电荷数。 
图9中的电荷泵还包括信号输出模块21中的第一信号产生单元11和第二信号产生单元12。 
第一信号产生单元11的工作流程如下： 
假设初始时电容器C3和C4上、下两极板之间的电压差均是0，L2节点和R2节点输出的是反相电压，这两个电压是摆幅介于0与VIN之间的振荡信号。当节点L2的电位为0且R2的电位为VIN时，电容特性使电容器C4和C3上、下两极板之间的电压差仍然维持在0伏特，所以初始时节点L电位为0伏特， 而节点R的电位会被提升至VIN。然后N1导通，输入电压VIN对电容器C3充电，节点L的电位被上拉至VIN。当节点L2的电位翻转为VIN且节点R2的电位翻转为0时，由于电容器C3和C4上、下两极板之间的电压差在振荡信号翻转的瞬间不会改变，因此在翻转后的瞬间节点L的电位会因为节点L2电位的上升而被推升到约2×VIN的电压，节点R的电位会因为节点R2电位的下降而被下拉至0。这种情况下，N1不导通，而N2因为栅极L电位高于节点R电位而导通，因此节点R的电位也会被上拉至VIN。此后，依照上述原理，节点L和R的电压是反相电压，其电位会分别在VIN和约2×VIN的范围间周期性变动，节点L2和R2的电压也是反相电压，电位会分别在0和VIN的范围间周期性变动。在本实施例中将节点R和R2输出的振荡信号作为第一振荡信号和第二振荡信号，节点L输出的振荡信号作为第三振荡信号。 
L2节点输出的电压是通过图9中的P3和N3得到的，P3的栅极接ck2w时钟信号，N3的栅极接收ck1n时钟信号；R2节点输出的电压是通过图6中的P4和N4得到的，P4的栅极接ck1w时钟信号，N4的栅极接收ck2n时钟信号，其中：第一信号产生单元11中的ck1w和ck2w为两相不交迭振荡信号，ck1n和ck2n为两相不交迭振荡信号，ck2n和ck2w为反相振荡信号，ck1n和ck1w为反相振荡信号。 
第二信号产生单元12的具体工作流程如下： 
当R2电位为0，R电位为VIN时，N5导通，而P5关闭，第一输出信号的电位被N5下拉至0；当R2电位为VIN，R为约2×VIN时，N5关闭，而P5导通，hclk1的电位被P5上拉至约2×VIN。此后，依照上述原理，hclk1将在0与约2×VIN 的范围之间振荡。 
本发明实施例六还提供一种倍压器，其结构示意图如图10所示，图中的信号输出模块31可以是实施例一至实施例三中记载的信号输出设备，也可以是通过其它电路连接方式获得的能够输出实施例一至实施例三中摆幅为0至 2×VIN的所述第一输出信号、与所述第一振荡信号反相但摆幅相同的第三振荡信号的模块。 
倍压器中的电荷存储模块32可以与实施例四、五中电荷泵的电荷存储模块22相同，也可以是其它电路连接方式获得的用于将所述第一输出信号作为触发信号产生两种状态，其中，一种状态为输入电压VIN对第一电容器的一个极板充电，另一种状态为对电容器另一极板提供高于0伏的电压。 
倍压器中还有电流输出开关模块33，用于将第一振荡信号和第三振荡信号作为触发信号，输出电荷存储模块32中利用电容存储的电荷。 
本发明实施例七中的倍压器利用了实施例二中的信号输出设备和实施例五中的电荷存储模块，其电路结构示意图如图11所示。 
图11中的倍压器包括信号输出模块31中的第一信号产生单元11和第二信号产生单元12。 
第一信号产生单元11的工作流程如下： 
假设初始时电容器C3和C4上、下两极板之间的电压差均是0，L2节点和R2节点输出的是反相电压，这两个电压是摆幅介于0与VIN之间的振荡信号。当节点L2的电位为0且R2的电位为VIN时，电容特性使电容器C4和C3上、下两极板之间的电压差仍然维持在0伏特，所以初始时节点L电位为0伏特，而节点R的电位会被提升至VIN。然后N1导通，输入电压VIN对电容器C3充电，节点L的电位被上拉至VIN。当节点L2的电位翻转为VIN且节点R2的电位翻转为0时，由于电容器C3和C4上、下两极板之间的电压差在振荡信号翻转的瞬间不会改变，因此在翻转后的瞬间节点L的电位会因为节点L2电位的上升而被推升到约2×VIN的电压，节点R的电位会因为节点R2电位的下降而被下拉至0。这种情况下，N1不导通，而N2因为栅极L电位高于节点R电位而导通，因此节点R的电位也会被上拉至VIN。此后，依照上述原理，节点L和R的电压是反相电压，其电位会分别在VIN和约2×VIN的范围间周期性变动， 节点L2和R2的电压也是反相电压，电位会分别在0和VIN的范围间周期性变动。在本实施例中将节点R和R2输出的振荡信号作为第一振荡信号和第二振荡信号，节点L输出的振荡信号作为第三振荡信号。 
L2节点输出的电压是通过图11中的P3和N3得到的，P3的栅极接ck2w时钟信号，N3的栅极接收ck1n时钟信号；R2节点输出的电压是通过图6中的P4和N4得到的，P4的栅极接ck1w时钟信号，N4的栅极接收ck2n时钟信号，其中：第一信号产生单元11中的ck1w和ck2w为两相不交迭振荡信号，ck1n和ck2n为两相不交迭振荡信号，ck2n和ck2w为反相振荡信号，ck1n和ck1w为反相振荡信号。 
第二信号产生单元12的具体工作流程如下： 
当R2电位为0，R电位为VIN时，N5导通，而P5关闭，第一输出信号的电位被N5下拉至0；当R2电位为VIN，R为约2×VIN时，N5关闭，而P5导通，hclk1的电位被P5上拉至约2×VIN。此后，依照上述原理，hclk1将在0与约2×VIN 的范围之间振荡。 
图11中的倍压器中的电流输出开关模块33包括第四P型金属氧化物半导体(图11中P11)、第五P型金属氧化物半导体(图11中P12)和第六P型金属氧化物半导体(图11中P9)，其中：第四P型金属氧化物半导体栅极接收第一振荡信号，第四P型金属氧化物半导体源极或漏极中的一个接收第三振荡信号，另一个与第四P型金属氧化物半导体衬底引线相连，第四P型金属氧化物半导体中与衬底引线相连的源极或漏极中的一个极点与第五P型金属氧化物半导体源极或漏极相连。 
第五P型金属氧化物半导体源极或漏极中未与第四P型金属氧化物半导体中源极或漏极相连的极点接收第一振荡信号，第五P型金属氧化物半导体栅极接收第三振荡信号，第五P型金属氧化物半导体衬底引线与第四P型金属氧化物、第六P型金属氧化物衬底引线相连。 
第六P型金属氧化物半导体栅极接收第三振荡信号，第六P型金属氧化物 半导体衬底引线与第四P型金属氧化物半导体衬底引线相连，第六P型金属氧化物半导体源极、漏极中的一个与第二P型金属氧化物半导体衬底引线相连，第六P型金属氧化物半导体源极、漏极中的另一个连接最终输出端，输出高于输入电压VIN的输出电压VOUT，并输出电流。 
电荷存储模块32和电流输出开关模块33的工作流程如下： 
电荷存储模块32中给电容器C1充电的P1使用信号输出设备输出的摆幅为0与约2×VIN之间的第一输出信号，即图11中的hclk1。在充电的半周期内，节点L的电位约为2×VIN，电流输出开关模块33中的P9关闭；节点hclk1的电位为0，P1导通，输入电压VIN向第一电容器C1充电，C1上极板CP1电位最高可达到VIN，同时由于此时C1的下极板CS1电位为零，电容器可以最大限度地充满电荷。另外，C1的下极板可以直接与提供摆幅为0至VIN的第四振荡信号的实体相连，图11中由P7和N7组成产生第四振荡信号的实体，其中，使用两相不交迭时钟信号ck1w和ck2n来控制P7和N7。 
而在放电的另外半周期，C1的下极板CS1电位为VIN，由于C1上、下两极板之间的电压差在振荡信号翻转的瞬间不会改变，因此在翻转后的瞬间C1的上极板CP1端会因为下极板CS1电位的上升而被推升到约2×VIN的电压；而此时节点L的电位约为VIN，电流输出开关模块33中的P9导通，通过负载电容和负载电阻的连接，C1对VOUT放电。由此可知，在经过足够长的操作时间后，VOUT的电压会稳定在大约两倍输入电压VIN，并可提供大电流的输出。 
实施例七中各关键节点电位在电路稳定工作的一个周期内的波形时序如图12所示。其中：Ta和Tb之间为死区，Tb和Tc之间为放电的半周期，Tc和Td 之间为充电的半周期，下面分别描述各节点输出信号的摆幅和相位。 
ck1w、ck2w、ck1n和ck2n的摆幅为0-VIN，且ck1w和ck2w为两相不交迭振荡信号，ck1n和ck2n为两相不交迭振荡信号，ck2n和ck2w为反相振荡信号，ck1n和ck1w为反相振荡信号。L2和R2节点输出的信号摆幅为0-VIN且 反相，在放电的半周期内L2摆幅为0且R2摆幅为VIN，在充电的半周期内L2摆幅为VIN且R2摆幅为0。L和R节点输出的信号摆幅为VIN-2×VIN且反相，在放电的半周期内L摆幅为VIN且R摆幅为2×VIN，在充电的半周期内L摆幅为2×VIN且R摆幅为VIN。hclk1节点输出的信号摆幅为0-2×VIN，且相位与R节点输出的信号相位相同，在放电的半周期内hclk1摆幅为2×VIN，在充电的半周期内hclk1摆幅为0。CS1节点和CP1节点输出的信号相位相同，CS1的摆幅为0-VIN，CP1摆幅为0-VIN，在放电的半周期内CS1摆幅为VIN且CP1摆幅为2×VIN，在充电的半周期内CS1摆幅为0且CP1摆幅为VIN。 
另外，在本实施例的电流输出开关模块33中，通过使用开关P11和P12从节点L和节点R输出的摆幅为VIN～约2×VIN的第三振荡信号和第一振荡信号中交替选择电平较高的振荡信号输出给P9、P11和P12的衬底引线，这样可以保证P9、P11和P12的阱电位维持在约2×VIN。同时本实施例中的电荷泵应用于大电流输出状况，输出开关P9的尺寸较大，输出开关P9的N阱与P型衬底之间的寄生电容足够维持输出开关P9的阱电位在约2×VIN，所以不需要在P9、P11和P12的衬底引线与地之间额外添加电容器。 
实施例七中的倍压器只能在半周期输出大电流，在另外半周期内无法输出电流，为了进一步增加能量输出效率，对实施例七的倍压器进行了改进，如图13所示，为本发明实施例八中倍压器的电路结构示意图，本实施例中的信号输出设备与实施例七中的类似，所不同的是为了获得两路摆幅为0～2×VIN的第一输出信号和第二输出信号(对应图13中节点hclk1和hclk2输出的两个相位相反的振荡信号)，将两个实施例二中第二信号产生单元叠加。 
第一信号产生单元11产生摆幅为0至VIN的第五振荡信号(图13中L2节点输出的信号)，所述第五振荡信号和第二振荡信号反相；所述第二信号产生单元12还用于利用所述第三振荡信号(图13中L节点输出的信号)和所述第五振荡信号触发自身包含的多个与输入电压连接的器件导通或关闭，并输出摆幅为0至2×VIN的第二输出信号，该第二输出信号与所述第一输出信号反相；所述电荷存储模块32还包括：第七P型金属氧化物半导体(图13中P2)和第二电容器(图13中C2)，其中：所述第七P型金属氧化物半导体的栅极接收所述第二输出信号，源极或漏极中的一个连接到输入电压VIN，源极、漏极中的另一个连接到衬底引线；所述第二电容器的一个极板与第七P型金属氧化物半导体的源极或漏极中与衬底引线相连的一个连接，另一极板接收摆幅为0至VIN的振荡信号(即图13中CS2点的第四振荡信号)；所述电流输出开关模块还包括：第八P型金属氧化物半导体，其栅极接收第一振荡信号，衬底引线与第六P型金属氧化物半导体的衬底引线相连；以及第八P型金属氧化物半导体源极或漏极中的一个与第七P型金属氧化物半导体衬底引线相连，源极或漏极中的另一个连接输出端，输出电荷。 
第一信号产生单元11的工作流程如下： 
假设初始时电容器C3和C4上、下两极板之间的电压差均是0，L2节点和R2节点输出的是反相电压，这两个电压是摆幅介于0与VIN之间的振荡信号。当节点L2的电位为0且R2的电位为VIN时，电容特性使电容器C4和C3上、下两极板之间的电压差仍然维持在0伏特，所以初始时节点L电位为0伏特，而节点R的电位会被提升至VIN。然后N1导通，输入电压VIN对电容器C3充电，节点L的电位被上拉至VIN。当节点L2的电位翻转为VIN且节点R2的电位翻转为0时，由于电容器C3和C4上、下两极板之间的电压差在振荡信号翻转的瞬间不会改变，因此在翻转后的瞬间节点L的电位会因为节点L2电位的上升而被推升到约2×VIN的电压，节点R的电位会因为节点R2电位的下降而被下拉至0。这种情况下，N1不导通，而N2因为栅极L电位高于节点R电位而导通，因此节点R的电位也会被上拉至VIN。此后，依照上述原理，节点L和R的电压是反相电压，其电位会分别在VIN和约2×VIN的范围间周期性变动，节点L2和R2的电压也是反相电压，电位会分别在0和VIN的范围间周期性变动。在本实施例中将节点R和R2输出的振荡信号作为第一振荡信号和第二振荡信号，节点L输出的振荡信号作为第三振荡信号。 
第二信号产生单元12的具体工作流程如下： 
当R2电位为0，R电位为VIN时，N5导通，而P5关闭，第一输出信号的电位被N5下拉至0；当R2电位为VIN，R为约2×VIN时，N5关闭，而P5导通，hclk1的电位被P5上拉至约2×VIN。此后，依照上述原理，hclk1将在0与约2×VIN 的范围之间振荡。同理，通过L节点和L2节点输出的振荡信号进入P6和N6，输出hclk2。 
为了消除金属氧化物同时导通而产生的穿通电流，最大程度地节省功耗，提高电流的输出效率，第一信号产生单元使用两相不交迭振荡信号来产生第二振荡信号和第五振荡信号。具体地，第一信号产生单元11包括：第九P型金属氧化物半导体(图13中P4)、第三N型金属氧化物半导体(图13中N4)、第十P型金属氧化物半导体(图13中P3)和第四N型金属氧化物半导体(图13中N3)。 
第九P型金属氧化物半导体，其栅极接收第三时钟信号(图13第一信号产生模块11中的ck1w)，源极或漏极中的一个接收输入电压VIN并连接到衬底引线；第三N型金属氧化物半导体，其栅极接收第四时钟信号(图13第一信号产生模块11中的ck2n)，源极或漏极中的一个连接到衬底引线；所述第九P型金属氧化物半导体的源极、漏极中未与衬底引线连接的一个极点与所述第三N型金属氧化物半导体的源极或漏极中未与衬底引线连接的一个极点(图13中R2)相连，并输出连接点的所述第二振荡信号。 
第十P型金属氧化物半导体，其栅极接收第五时钟信号(图13第一信号产生模块11中的ck2w)，源极或漏极中的一个接收输入电压VIN并连接到衬底引线；第四N型金属氧化物半导体，其栅极接收第六时钟信号(图13第一信号产生模块11中的ck1n)，源极或漏极中的一个连接到衬底引线；所述第十P型金属氧化物半导体的源极、漏极中未与衬底引线连接的一个极点与所述第四 N型金属氧化物半导体的源极或漏极中未与衬底引线连接的一个极点(图13中L2)相连，并输出连接点的所述第五振荡信号。 
其中：ck1w和ck2w为两相不交迭振荡信号，ck1n和ck2n为两相不交迭振荡信号，ck2n和ck2w为反相振荡信号，ck1n和ck1w为反相振荡信号。 
在电荷存储模块32中，CS1节点和CS2节点分别输出摆幅为0-VIN，相位相反的两个第四振荡信号，CS1节点输出的第四振荡信号是通过以下方法得到的：P7的栅极接收时钟信号ck1w，源极或漏极中的一个极点接收VIN；N7的栅极接收时钟信号ck2n，源极或漏极中的一个极点与衬底引线相连并接地；P7的源极或漏极中未接收VIN的极点与N7的源极或漏极中未与衬底引线相连的极点连接，连接点CS1输出所述第四振荡信号。CS2节点输出的第四振荡信号是通过以下方法得到的：P8的栅极接收时钟信号ck2w，源极或漏极中的一个极点接收VIN；N8的栅极接收时钟信号ck1n，源极或漏极中的一个极点与衬底引线相连并接地；P8的源极或漏极中未接收VIN的极点与N8的源极或漏极中未与衬底引线相连的极点连接，连接点CS2输出第四振荡信号。其中：ck1w和ck2w为两相不交迭振荡信号，ck1n和ck2n为两相不交迭振荡信号，ck2n和ck2w为反相振荡信号，ck1n和ck1w为反相振荡信号。 
倍压器电路工作流程如下： 
在节点hclk1电位为0的半周期，开关P1导通，输入电压VIN对第一电容器C1充电，节点L的电位为2×VIN，电流输出开关P9关闭；此时节点hclk2电位为2×VIN，第二电容器C2的上极板CP2的电位为2×VIN，节点R的电位为VIN，电流输出开关P10导通，通过连接负载电容和负载电阻，由C2向VOUT节点输出大电流。在节点hclk1电位为2×VIN的半周期，C1的上极板CP1的电位为2×VIN，节点L的电位为VIN，电流输出开关P9导通，通过连接负载电容和负载电阻，由C1向VOUT节点输出大电流；而此时节点hclk2电位为0，开关P2导通，输入电压VIN对C2充电，节点R电位为2×VIN，电流输出开关P10 关闭。另外，使用开关P11和P12从节点L和节点R输出的摆幅为VIN～约2×VIN 的第三振荡信号和第一振荡信号中交替选择电平较高的振荡信号输出给P9、P11和P12的衬底引线，这样可以保证P9、P11和P12的阱电位维持在约2×VIN。 
实施例八中各关键节点电位在电路稳定工作的一个周期内的波形时序如图14所示。这样，在每个半周期内都有大电流输出，与实施例七相比，一个周期内输出的电荷数量增加一倍，输出电流也增大约一倍。图14中的Ta和Tb之间为死区，Tb和Tc之间为C1放电的半周期(C2充电的半周期)，Tc和Td之间为C1充电的半周期(C2放电的半周期)，下面分别描述各节点输出信号的摆幅和相位。其中： 
ck1w、ck2w、ck1n和ck2n的摆幅为0-VIN，且ck1w和ck2w为两相不交迭振荡信号，ck1n和ck2n为两相不交迭振荡信号，ck2n和ck2w为反相振荡信号，ck1n和ck1w为反相振荡信号。L2和R2节点输出的信号摆幅为0-VIN且反相，在C1放电的半周期内(即C2充电的半周期)L2摆幅为0且R2摆幅为VIN，在C1充电的半周期内(即C2放电的半周期)L2摆幅为VIN且R2摆幅为0。L和R节点输出的信号摆幅为VIN-2×VIN且反相，在C1放电的半周期内(即C2充电的半周期)L摆幅为VIN且R摆幅为2×VIN，在C1充电的半周期内(即C2放电的半周期)L摆幅为2×VIN且R摆幅为VIN。hclk1节点和hclk2节点输出的信号摆幅为0-2×VIN，且反相，在C1放电的半周期内(即C2充电的半周期)hclk1摆幅为2×VIN且hclk2摆幅为0，在C1充电的半周期内(即C2放电的半周期)hclk1摆幅为0且hclk1摆幅为2×VIN。CS1节点和CS2节点输出的信号摆幅为0-VIN且相位相反，在C1放电的半周期内(即C2充电的半周期)CS1摆幅为VIN且CS2摆幅为0，在C1充电的半周期内(即C2放电的半周期)CS1摆幅为0且CS2摆幅为VIN。CP1节点和CP2节点输出的信号摆幅为VIN-2×VIN且相位相反，在C1放电的半周期内(即C2充电的半周期)CP1摆幅为2×VIN且CP2摆幅为VIN，在C1充电的半周期内(即C2放电的半 周期)CP1摆幅为VIN且CP2摆幅为2×VIN。 
如图15所示，为本发明实施例九中倍压器的电路结构示意图，设定信号输出模块31是实施例三中的信号输出设备，电荷存储模块32和电流输出开关模块33与实施例七中相同。 
图中第一信号产生单元11的工作流程如下：假设初始时电容器C3和C4上、下两极板之间的电压差是0，节点ck1w和ck2w是相位相反的摆幅为0伏特与VIN伏特之间的两相不交迭时钟信号。为简化对工作原理的描述，忽略节点ck1w和ck2w电位之间的高电平死区(即假设Tb-Ta＝0)，这种简化不会影响主要的工作原理。当ck1w节点的电位为0时，ck2w的电位为VIN。电容特性使电容器C4和C3上、下两极板之间的电压差仍然维持在0，所以节点L电位为0，而节点R电位会被提升至VIN。然后，P3导通，输入电压VIN对电容器C3充电，节点L的电位被上拉至约为VIN。之后，当节点ck1w的电位翻转为VIN，而节点ck2w的电位翻转为0时，由于电容器C3和C4上、下两极板之间的电压差在时钟信号翻转的瞬间不会改变，因此在翻转后的瞬间节点L的电位会因为节点ck1w电位的上升而被推升到约2×VIN的电位，节点R的电位会因为节点ck2w电位的下降而被下拉至0。这种情况下，P3不导通，而P4因为栅极R电位低于VIN而导通，因此输入电压VIN对电容器C4充电，节点R的电位也会被上拉至约VIN。此后，依照上述原理，节点L和R的电位会分别在VIN和约2×VIN 的范围间周期性变动。在本实施例中将R节点输出的信号作为第一振荡信号，ck2w输出的信号作为第二振荡信号，L节点输出的振荡信号为第三振荡信号。 
第二信号产生单元12的工作原理为：当ck2w电位为0，R电位为VIN时，N5导通，而P5关闭，第一输出信号(在本实施例中标记为hclk1)的电位被N5下拉至0；当ck2w电位为VIN，R为约2×VIN时，N5关闭，而P5导通，hclk1的电位被P5上拉至约2×VIN。此后，依照上述原理，hclk1将在0与约2×VIN的范围之间振荡。 
电荷存储模块32的工作原理为： 
给电容器C1充电的P1使用摆幅为0与约2×VIN之间的第一输出信号，即hclk1。在充电的半周期内，节点hclk1的电位为0，P1导通，输入电压VIN向第一电容器C1充电，C1上极板CP1电位最高可达到VIN，同时由于此时C1的下极板CS1电位为零，电容器可以最大限度地充满电荷。 
而在放电的另外半个周期，C1的下极板CS1电位为VIN，由于C1上、下两极板之间的电压差在振荡信号翻转的瞬间不会改变，因此在翻转后的瞬间C1的上极板CP1端会因为下极板CS1电位的上升而被推升到约2×VIN的电压。 
在本实施例中，C1的下极板可以直接与提供摆幅为0至VIN的第四振荡信号的实体相连，例如，图15中由P7和N7组成产生第四振荡信号的实体，其中，使用两相不交迭时钟信号ck1w和ck2n来控制P7和N7，这样可以消除在时钟信号电平翻转时由于P7和N7同时导通而产生的从输入电压VIN到地的穿通电流，节省功耗，提高电路的能量输出效率。本实施例具体应用中由于MOS晶体管P7和N7的尺寸大于MOS晶体管P3、N3、P4和N4的尺寸，所以，输出节点CS1输出的电荷数大于L2节点或R2节点输出的电荷数。 
电流输出开关模块33的工作原理为： 
在充电的半周期内，节点L的电位约为2×VIN，电流输出开关模块33中的P9关闭；节点hclk1的电位为0，P1导通，输入电压VIN向第一电容器C1充电，C1上极板CP1电位最高可达到VIN，同时由于此时C1的下极板CS1电位为零，电容器可以最大限度地充满电荷。另外，C1的下极板可以直接与提供摆幅为0至VIN的第四振荡信号的实体相连，图11中由P7和N7组成产生第四振荡信号的实体，其中，使用两相不交迭时钟信号ck1w和ck2n来控制P7和N7。 
而在放电的另外半周期，C1的下极板CS1电位为VIN，由于C1上、下两极板之间的电压差在振荡信号翻转的瞬间不会改变，因此在翻转后的瞬间C1的上极板CP1端会因为下极板CS1电位的上升而被推升到约2×VIN的电压；而 此时节点L的电位约为VIN，电流输出开关模块33中的P9导通，通过连接负载电容和负载电阻，由C1对外输出电荷。由此可知，在经过足够长的操作时间后，VOUT的电压会稳定在大约两倍输入电压VIN，并可提供大电流的输出。 
另外，使用开关P11和P12从节点L和节点R输出的摆幅为VIN～约2×VIN 的第三振荡信号和第一振荡信号中交替选择电平较高的振荡信号输出给P9、P11和P12的衬底引线，这样可以保证P9、P11和P12的阱电位维持在约2×VIN。 
图16为实施例九中各关键节点电位在电路稳定工作的一个周期内的波形时序图，Ta和Tb之间为死区，Tb和Tc’之间为放电的半周期，Tc’和Tc之间为死区，Tc和Td’之间为充电的半周期，Td’和Td之间为死区，下面分别描述各节点输出信号的摆幅和相位。 
ck1w、ck2w、ck1n和ck2n的摆幅为0-VIN，且ck1w和ck2w为两相不交迭振荡信号，ck1n和ck2n为两相不交迭振荡信号，ck2n和ck2w为反相振荡信号，ck1n和ck1w为反相振荡信号。L和R节点输出的信号摆幅为VIN-2×VIN 且反相，在放电的半周期内L摆幅为VIN且R摆幅为2×VIN，在充电的半周期内L摆幅为2×VIN且R摆幅为VIN。hclk1节点输出的信号摆幅为0-2×VIN，且相位与R节点输出的信号相位相同，在放电的半周期内hclk1摆幅为2×VIN，在充电的半周期内hclk1摆幅为0。CS1节点和CP1节点输出的信号相位相同，CS1的摆幅为0-VIN，CP1摆幅为0-VIN，在放电的半周期内CS1摆幅为VIN且CP1摆幅为2×VIN，在充电的半周期内CS1摆幅为0且CP1摆幅为VIN。 
在本实施例中，由于L和R节点分别通过电容器C3和C4的下极板连接两相不交迭时钟信号ck1w和ck2w，所以L和R节点输出的也是两相不交迭振荡信号，这种结构存在以下三种优点： 
1、由于电荷存储模块32要求较大的电流输出能力，则电荷存储模块32中电容器下极板的驱动器尺寸较大。使用了两相不交迭时钟信号后，可以使大尺寸的P7和N7在死区(如图16所示的Ta与Tb时刻之间)内同时关闭，避免 了由于大尺寸的P7和大尺寸的N7同时导通而造成的从输入电压VIN到地的穿通电流。 
2、由于节点L和R是摆幅在VIN与2×VIN之间的两相不交迭振荡信号，两个信号振荡时存在高电平的死区(如图16所示的Ta与Tb时刻之间)，可以避免P9、P11和P12的N阱电荷向L和R节点的回流，有利于保持N阱的高电位，避免P9源/漏极与P9N阱之间的PN结导通，进而减小CP1或者CP2在高电位时向N阱泄露电荷，减小了电荷存储模块32的电荷损耗。 
3、由于节点hclk1在节点CP1达到高电平之前先达到高电平(如图16中Ta与Tb时刻)，关闭了P1，避免了电荷从节点CP1向VIN的回流，这样可减小电荷存储模块32的电荷损耗。 
实施例九中的倍压器与实施例七一样只能在半周期输出大电流，在另外半周期内无法输出电流，为了进一步增加输出效率，对实施例九的电荷泵进行了改进，如图17所示，为本发明实施例十中倍压器的电路结构示意图，本实施例中的将两个第二信号产生模块12叠加，获得两路摆幅为0～2×VIN的第一输出信号和第三输出信号(图17中节点hclk1和hclk2输出的两个两相不交迭的反相振荡信号)。 
图中第一信号产生单元11的工作流程如下： 
假设初始时电容器C3和C4上、下两极板之间的电压差是0，节点ck1w和ck2w是相位相反的摆幅为0伏特与VIN伏特之间的两相不交迭时钟信号，当ck1w节点的电位为0时，ck2w的电位为VIN。电容特性使电容器C4和C3上、下两极板之间的电压差仍然维持在0，所以节点L电位为0，而节点R电位会被提升至VIN。然后，P3导通，输入电压VIN对电容器C3充电，节点L的电位被上拉至约为VIN。之后，当节点ck1w的电位翻转为VIN，而节点ck2w的电位翻转为0时，由于电容器C3和C4上、下两极板之间的电压差在时钟信号翻转的瞬间不会改变，因此在翻转后的瞬间节点L的电位会因为节点ck1w电 位的上升而被推升到约2×VIN的电位，节点R的电位会因为节点ck2w电位的下降而被下拉至0。这种情况下，P3不导通，而P4因为栅极R电位低于VIN而导通，因此输入电压VIN对电容器C4充电，节点R的电位也会被上拉至约VIN。此后，依照上述原理，节点L和R的电位会分别在VIN和约2×VIN的范围间周期性变动。在本实施例中将R节点输出的信号作为第一振荡信号，ck2w输出的信号作为第二振荡信号，ck1w输出第五振荡信号，L节点输出的振荡信号为第三振荡信号。 
第二信号产生单元12的工作原理为： 
当ck2w电位为0，R电位为VIN时，N5导通，而P5关闭，第一输出信号(在本实施例中标记为hclk1)的电位被N5下拉至0；当ck2w电位为VIN，R为约2×VIN时，N5关闭，而P5导通，hclk1的电位被P5上拉至约2×VIN。此后，依照上述原理，hclk1将在0与约2×VIN的范围之间振荡。同理，通过L节点和ck1w输出的振荡信号进入P6和N6，输出hclk2。 
电荷存储模块32的工作原理为： 
给电容器C1充电的P1使用摆幅为0与约2×VIN之间的第一输出信号，即hclk1。在充电的半周期内，节点hclk1的电位为0，P1导通，输入电压VIN向第一电容器C1充电，C1上极板CP1电位最高可达到VIN，同时由于此时C1的下极板CS1电位为零，电容器可以最大限度地充满电荷。 
而在放电的另外半个周期，C1的下极板CS1电位为VIN，由于C1上、下两极板之间的电压差在振荡信号翻转的瞬间不会改变，因此在翻转后的瞬间C1的上极板CP1端会因为下极板CS1电位的上升而被推升到约2×VIN的电压。同理，通过hclk2和P2的共同工作，输出C2上极板CP2节点的信号。 
在本实施例中，C1的下极板可以直接与提供摆幅为0至VIN的第四振荡信号的实体相连，例如，图17中由P7和N7组成产生第四振荡信号的实体，其中，使用两相不交迭时钟信号ck1w和ck2n来控制P7和N7。同理，由P8和 N8组成的实体，在CS2节点输出第四振荡信号，其中，使用两相不交迭时钟信号ck2w和ck1n来控制P8和N8。 
电流输出开关模块33的工作原理为： 
在节点hclk1电位为0的半周期，开关P1导通，输入电压VIN对第一电容器C1充电，节点L的电位为2×VIN，电流输出开关P9关闭；此时节点hclk2电位为2×VIN，第二电容器C2的上极板CP2的电位为2×VIN，节点R的电位为VIN，电流输出开关P10导通，通过连接负载电容和负载电阻，由C2向VOUT节点输出大电流。在节点hclk1电位为2×VIN的半周期，C1的上极板CP1的电位为2×VIN，节点L的电位为VIN，电流输出开关P9导通，通过连接负载电容和负载电阻，由C1向VOUT节点输出大电流；而此时节点hclk2电位为0，开关P2导通，输入电压VIN对C2充电，节点R电位为2×VIN，电流输出开关P10关闭。另外，使用开关P11和P12从节点L和节点R输出的摆幅为VIN～约2×VIN 的第三振荡信号和第一振荡信号中交替选择电平较高的振荡信号输出给P9、P11和P12的衬底引线，这样可以保证P9、P11和P12的阱电位维持在约2×VIN。 
实施例十中各关键节点电位在电路稳定工作的一个周期内的波形时序如图18所示，Ta和Tb之间为死区，Tb和Tc’之间为C1放电的半周期(C2充电半周期)，Tc’和Tc之间为死区，Tc和Td’之间为C1充电的半周期(C2放电半周期)，Td’和Td之间为死区，下面分别描述各节点输出信号的摆幅和相位。 
ck1w、ck2w、ck1n和ck2n的摆幅为0-VIN，且ck1w和ck2w为两相不交迭振荡信号，ck1n和ck2n为两相不交迭振荡信号，ck2n和ck2w为反相振荡信号，ck1n和ck1w为反相振荡信号。L和R节点输出的信号摆幅为VIN-2×VIN 且反相，在C1放电的半周期内(即C2充电的半周期)L摆幅为VIN且R摆幅为2×VIN，在C1充电的半周期内(即C2放电的半周期)L摆幅为2×VIN且R摆幅为VIN。hclk1节点和hclk2节点输出的信号摆幅为0-2×VIN，且反相，在C1放电的半周期内(即C2充电的半周期)hclk1摆幅为2×VIN且hclk2摆幅为 0，在C1充电的半周期内(即C2放电的半周期)hclk1摆幅为0且hclk1摆幅为2×VIN。CS1节点和CS2节点输出的信号摆幅为0-VIN且相位相反，在C1放电的半周期内(即C2充电的半周期)CS1摆幅为VIN且CS2摆幅为0，在C1充电的半周期内(即C2放电的半周期)CS1摆幅为0且CS2摆幅为VIN。CP1节点和CP2节点输出的信号摆幅为VIN-2×VIN且相位相反，在C1放电的半周期内(即C2充电的半周期)CP1摆幅为2×VIN且CP2摆幅为VIN，在C1充电的半周期内(即C2放电的半周期)CP1摆幅为VIN且CP2摆幅为2×VIN。 
这样，在每个半周期内都有大电流输出，与实施例九相比，一个周期内输出的电荷数量增加一倍，输出电流也增大约一倍。 
实施例十除了能获得与实施例九相同的效果外，还额外具有以下优点： 
由于节点L和R的电位为摆幅在VIN与2×VIN之间，且是两相不交迭振荡信号，两个信号振荡时存在高电平的死区(如图18所示的Ta与Tb时刻之间)，可以解决普通反相时钟信号翻转时，由于开关P9和P10、P11和P12同时导通造成的电荷从电位高的CP1(或CP2)经由VOUT和P9、P10、P11和P12共有的阱向电位低的CP2(或CP1)回流的问题。 
通过以上对本发明各实施例的描述，本发明实施例十一还提供一种输出大电流的方法，包括以下步骤： 
第一步：产生三个振荡信号，其中：第一振荡信号的摆幅为VIN至2×VIN，第二振荡信号的摆幅为0至VIN，第一振荡信号与第二振荡信号为同相信号，第三振荡信号与第一振荡信号摆幅相同但反相。 
第二步：将所述第一振荡信号和所述第二振荡信号作为触发信号，将输入电压转变成摆幅为0至2×VIN的第一输出信号并输出，所述第一输出信号与第一振荡信号同相。 
第三步：将所述第一输出信号作为触发信号产生两种状态，其中，一种状态为输入电压VIN对电容器的一个极板充电，另一种状态为对电容器另一极板 提供高于0伏的电压。 
第四步：将所述第一振荡信号和第三振荡信号作为触发信号，输出所述电容器极板上的电荷。 
最后需要特别强调的是，在本发明各实施例中是以MOS(如：金属氧化物半导体场效应晶体管(MOSFET)、增强型金属氧化物半导体场效应晶体管(增强型MOSFET))为例对电路结构进行描述的，另外，其他类型的晶体管如：双极性晶体管(Bipolar Transistor)等类似元件也可使用于本发明所提供的电路中，进一步，还可以利用多个二极管和三极管接入电路以达到本发明目的。 
通过本发明实施例提供的信号输出设备、电荷泵、倍压器及一种输出电流的方法，在使用标准CMOS制造工艺并保证电荷泵型倍压器稳定工作时的所有MOS器件的栅极-源极、源极-漏极和栅极-漏极引线承受的电压差不超过VIN 的前提下，保证金属氧化物半导体不易被芯片的各个引脚引入的静电放电或者闩锁效应所破坏，同时又减少输出电荷泵电荷的浪费；另外，由于使用两相不交迭振荡信号，可最大程度地避免电荷损耗，提高电路的能量输出效率。 
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。 

Claims (8)

1.一种倍压器，其特征在于，所述倍压器包括：
信号输出模块，用于输出摆幅为0至2×VIN的第一输出信号，摆幅均为VIN至2×VIN且相位相反的第一振荡信号和第三振荡信号；
电荷存储模块，用于将所述第一输出信号作为触发信号产生两种状态，其中，一种状态为在充电的半个周期内，输入电压VIN对第一电容器的一个极板充电，此时第一电容器另一极板电位为零，另一种状态为在放电的另外半个周期，对第一电容器另一极板提供高于0伏的电压；
电流输出开关模块，用于将所述第一振荡信号和所述第三振荡信号作为触发信号，输出所述电荷存储模块中利用第一电容器存储的电荷。
2.如权利要求1所述的倍压器，其特征在于，所述信号输出模块包括：
第一信号产生单元，用于产生摆幅为VIN至2×VIN的第一振荡信号，摆幅为0至VIN且与第一振荡信号相位相同的第二振荡信号，摆幅与第一振荡信号相同但是相位相反的第三振荡信号；
第二信号产生单元，用于将所述第一振荡信号和所述第二振荡信号作为触发信号，将输入电压转变成摆幅为0至2×VIN的第一输出信号并输出，该第一输出信号与所述第一振荡信号相位相同。
3.如权利要求2所述的倍压器，其特征在于，所述电荷存储模块包括：第二P型金属氧化物半导体，其栅极接收所述第一输出信号，源极或漏极中的一个接收输入电压VIN，另一个连接到衬底引线；
第一电容器，其一个极板与第二P型金属氧化物半导体中源极或漏极中的与衬底引线相连的一个极点连接，另一极板接收摆幅为0至VIN的第四振荡信号，第四振荡信号与所述第一输出信号相位相同。
4.如权利要求3所述的倍压器，其特征在于，所述电流输出开关模块包括：第四P型金属氧化物半导体、第五P型金属氧化物半导体和第六P型金属 氧化物半导体，其中：
第四P型金属氧化物半导体栅极接收第一振荡信号，源极或漏极中的一个接收第三振荡信号，另一个与衬底引线相连；
第四P型金属氧化物半导体中与衬底引线相连的源极或漏极中的一个极点与第五P型金属氧化物半导体源极或漏极相连；
第五P型金属氧化物半导体源极或漏极中未与第四P型金属氧化物半导体中源极或漏极相连的极点接收第一振荡信号，栅极接收第三振荡信号；
第五P型金属氧化物半导体衬底引线与第四P型金属氧化物和第六P型金属氧化物衬底引线相连；
第六P型金属氧化物半导体栅极接收第三振荡信号，源极或漏极中的一个与第二P型金属氧化物半导体衬底引线相连，另一个连接输出端，输出电荷。
5.如权利要求4所述的倍压器，其特征在于，所述第一信号产生单元，还用于产生摆幅为0至VIN的第五振荡信号，所述第五振荡信号和第二振荡信号相位相反；
所述第二信号产生单元，还用于将所述第三振荡信号和所述第五振荡信号作为触发信号，将输入电压转换成摆幅为0至2×VIN的第二输出信号并输出，该第二输出信号与所述第一输出信号相位相反；
所述电荷存储模块还包括：
第七P型金属氧化物半导体，其栅极接收所述第二输出信号，源极或漏极中的一个接收输入电压VIN，另一个连接到衬底引线；
第二电容器，其一个极板与第七P型金属氧化物半导体的源极或漏极中与衬底引线相连的一个极点连接，另一极板接收摆幅为0至VIN，且与所述第四振荡信号相位相反的振荡信号；
所述电流输出开关模块还包括：第八P型金属氧化物半导体，其栅极接收第一振荡信号，衬底引线与第六P型金属氧化物半导体的衬底引线相连；以及
第八P型金属氧化物半导体源极或漏极中的一个与第七P型金属氧化物半 导体衬底引线相连，另一个连接输出端，输出电荷。
6.如权利要求5所述的倍压器，其特征在于，所述第一信号产生单元包括：
第九P型金属氧化物半导体，其栅极接收第三时钟信号，源极或漏极中的一个接收输入电压VIN并连接到衬底引线；
第三N型金属氧化物半导体，其栅极接收第四时钟信号，源极或漏极中的一个连接到衬底引线并接地；
所述第九P型金属氧化物半导体的源极、漏极中未与衬底引线连接的一个极点与所述第三N型金属氧化物半导体的源极或漏极中未与衬底引线连接的一个极点相连，并输出连接点的所述第二振荡信号。
7.如权利要求6所述的倍压器，其特征在于，所述第一信号产生单元还包括：
第十P型金属氧化物半导体，其栅极接收第五时钟信号，源极或漏极中的一个接收输入电压VIN并连接到衬底引线；
第四N型金属氧化物半导体，其栅极接收第六时钟信号，源极或漏极中的一个连接到衬底引线并接地；
所述第十P型金属氧化物半导体的源极、漏极中未与衬底引线连接的一个极点与所述第四N型金属氧化物半导体的源极或漏极中未与衬底引线连接的一个极点相连，并输出连接点的所述第五振荡信号；
其中：第三时钟信号和第五时钟信号为两相不交迭振荡信号，第四时钟信号和第六时钟信号为两相不交迭振荡信号，第三时钟信号和第六时钟信号为反相振荡信号，第四时钟信号和第五时钟信号为反相振荡信号。
8.一种输出电流的方法，其特征在于，该方法包括：
产生摆幅为VIN至2×VIN的第一振荡信号，摆幅为0至VIN并且与第一振荡信号相位相同的第二振荡信号，以及与第一振荡信号摆幅相同但相位相反的第三振荡信号； 
将所述第一振荡信号和所述第二振荡信号作触发信号，将输入电压转变成摆幅为0至2×VIN的第一输出信号并输出，所述第一输出信号与第一振荡信号相位相同；
将所述第一输出信号作为触发信号产生两种状态，其中，一种状态为在充电的半个周期内，输入电压VIN对电容器的上极板充电，此时电容器的下极板电位为零，另一种状态为在放电的另外半个周期内，对电容器的下极板提供高于0伏的电压；
将所述第一振荡信号和第三振荡信号作为触发信号，输出所述电容器极板上的电荷。 
CN2008100266103A 2008-03-01 2008-03-01 倍压器及一种输出电流的方法 Expired - Fee Related CN101247076B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2008100266103A CN101247076B (zh) 2008-03-01 2008-03-01 倍压器及一种输出电流的方法
PCT/CN2009/000219 WO2009109104A1 (zh) 2008-03-01 2009-03-02 信号输出设备、电荷泵、倍压器及一种输出电流的方法
EP09718079.8A EP2251965B1 (en) 2008-03-01 2009-03-02 A signal output apparatus, a charge pump, a voltage doubler and a method to output current
US12/666,046 US8026755B2 (en) 2008-03-01 2009-03-02 Signal output apparatus, charge pump, voltage doubler and method for outputting current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100266103A CN101247076B (zh) 2008-03-01 2008-03-01 倍压器及一种输出电流的方法

Publications (2)

Publication Number Publication Date
CN101247076A CN101247076A (zh) 2008-08-20
CN101247076B true CN101247076B (zh) 2011-04-06

Family

ID=39947355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100266103A Expired - Fee Related CN101247076B (zh) 2008-03-01 2008-03-01 倍压器及一种输出电流的方法

Country Status (4)

Country Link
US (1) US8026755B2 (zh)
EP (1) EP2251965B1 (zh)
CN (1) CN101247076B (zh)
WO (1) WO2009109104A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101247076B (zh) * 2008-03-01 2011-04-06 炬力集成电路设计有限公司 倍压器及一种输出电流的方法
KR20100138146A (ko) * 2009-06-24 2010-12-31 삼성전자주식회사 고효율의 차지 펌프
CN103269173B (zh) * 2013-05-21 2015-03-18 杭州电子科技大学 一种有源倍压整流电路
CN103872903B (zh) * 2014-03-11 2016-08-17 中山芯达电子科技有限公司 堆叠式电压发生器
CN104143929B (zh) * 2014-07-28 2017-03-22 西安电子科技大学 用于rf能量获取的超低压自供电整流器电路
CN104092390B (zh) * 2014-07-28 2017-02-01 西安电子科技大学 一种超低压高效输入自供电整流器电路
US10211724B1 (en) 2017-12-20 2019-02-19 Micron Technology, Inc. Electronic device with an output voltage booster mechanism
US10348192B1 (en) 2017-12-20 2019-07-09 Micron Technology, Inc. Electronic device with a charge recycling mechanism
US10312803B1 (en) 2017-12-20 2019-06-04 Micron Technology, Inc. Electronic device with a charging mechanism
CN108880233B (zh) * 2018-08-03 2023-10-24 上海艾为电子技术股份有限公司 一种电荷泵电路
US10211726B1 (en) * 2018-08-22 2019-02-19 Semiconductor Components Industries, Llc Cross-coupled charge-pumps
CN109361384B (zh) * 2018-12-20 2023-09-19 上海艾为电子技术股份有限公司 一种模拟开关电路
CN112134456B (zh) * 2020-10-27 2021-07-09 无锡中微爱芯电子有限公司 一种高压电荷泵
CN113346887A (zh) * 2021-06-10 2021-09-03 广东大普通信技术有限公司 一种电源切换开关、电源切换开关电路及芯片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493486A (en) * 1995-03-17 1996-02-20 Motorola, Inc. High efficiency compact low power voltage doubler circuit
TW583818B (en) 2002-12-03 2004-04-11 Via Tech Inc Charge pump and voltage doubler using the same
CN1238953C (zh) 2002-12-17 2006-01-25 威盛电子股份有限公司 电荷泵及使用其的倍压器
JP2005012903A (ja) * 2003-06-18 2005-01-13 Sanyo Electric Co Ltd チャージポンプ回路
TW200924358A (en) * 2007-11-16 2009-06-01 Sitronix Technology Corp Charge pump capable of enhancing power efficiency and output voltage
CN101247076B (zh) * 2008-03-01 2011-04-06 炬力集成电路设计有限公司 倍压器及一种输出电流的方法

Also Published As

Publication number Publication date
EP2251965B1 (en) 2017-07-26
WO2009109104A1 (zh) 2009-09-11
US8026755B2 (en) 2011-09-27
CN101247076A (zh) 2008-08-20
EP2251965A1 (en) 2010-11-17
EP2251965A4 (en) 2012-06-06
US20100182074A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
CN101247076B (zh) 倍压器及一种输出电流的方法
CN101369775B (zh) 电荷泵dc到dc转换器电路和方法
CN109039059B (zh) 一种高效的多模式电荷泵
CN100514809C (zh) 电荷泵电路
CN104714589B (zh) 一种cmos片上直流负电压产生电路
CN203151371U (zh) 负电荷泵电路
CN101159412A (zh) 包含升压电路的电子器件
CN102780394B (zh) 用于无源uhf rfid芯片的eeprom的电荷泵电路
CN100369369C (zh) 升降压电路
CN102457179A (zh) 具有低噪声及高输出电压电流的电子泵
CN101867290A (zh) 低功耗电荷泵电路
US6717459B2 (en) Capacitor charge sharing charge pump
CN101212174A (zh) 一种应用于无源射频身份识别系统的电荷泵电路
CN103532375A (zh) 升压式电荷泵
TWI481174B (zh) 電源供應器、用於在輸入電壓及輸出電壓之間轉換之系統、及轉換電壓之方法
CN101091307B (zh) 开关放大器
US6605985B2 (en) High-efficiency power charge pump supplying high DC output currents
CN102280127B (zh) 时钟产生电路及电荷泵系统
CN110601528B (zh) 电荷泵及存储设备
CN101005236B (zh) 升压电路
CN203554284U (zh) 升压式电荷泵
Ng et al. High-efficiency, 12V-to-1.5 V DC-DC converter realized with switched-capacitor architecture
Kailuke et al. Design and implementation of low power dickson charge pump in 0.18 μm CMOS process
CN202003253U (zh) 一种用于cmos电路的电压倍增电路
CN103684380B (zh) 一种开关电容电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 519085 hi tech Zone, Guangdong, Zhuhai science and Technology Innovation Coast Road, No. four, No. 1

Patentee after: ACTIONS SEMICONDUCTOR Co.,Ltd.

Address before: 519085 No. 1, unit 15, building 1, 1 Da Ha Road, Tang Wan Town, Guangdong, Zhuhai

Patentee before: ACTIONS SEMICONDUCTOR Co.,Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170119

Address after: 519000 Guangdong city of Zhuhai province Hengqin Baohua Road No. 6, room 105 -20527

Patentee after: EZCHIPS MICROELETRONICS Co.,Ltd.

Address before: 519085 hi tech Zone, Guangdong, Zhuhai science and Technology Innovation Coast Road, No. four, No. 1

Patentee before: ACTIONS SEMICONDUCTOR Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110406

CF01 Termination of patent right due to non-payment of annual fee