CN203554284U - 升压式电荷泵 - Google Patents

Abstract

一种升压式电荷泵包括至少一第一电荷汲取单元、一第二电荷汲取单元及输出存储电容，第一电荷汲取单元包括第一电荷泵电容、第一输出PMOS晶体管及至少一充电时钟信号端，第二电荷汲取单元包括第二电荷泵电容、第二输出PMOS晶体管及至少一充电时钟信号端；第一输出PMOS晶体管与第二输出PMOS晶体管相互作用，并分别根据充电时钟信号而导通或切断，从而第一、第二电荷泵电容周期性对输出存储电容充电。通过各电荷汲取单元中输出PMOS晶体管相互间的巧妙连接，有效降低了设计复杂度，同时获得相同的输出电压性能，有效满足设计要点要求；在一个周期内至少两次对输出存储电容充电，其纹波比传统结构要小得多，得到了更优的输出特性。

Description

升压式电荷泵

技术领域

本实用新型涉及集成电路设计领域，尤其涉及一种结构简单，性能优异的升压式电荷泵。

背景技术

电荷泵电路广泛应用于模拟电路里，其主要由电容，开关，非交叠时钟和电平转换电路组成，其中最重要的是电容和开关的实现。现有的简单电荷泵如图1所示，采用电容和二极管来实现，ck1、ck2为一对非交叠时钟。该电荷泵的工作原理为：假设二极管的导通电压为vt，当ck1=0时，D1导通，稳态时候va=vin－vt；当ck1=vin，ck2=0，va=2vin－vt，同时D2导通，稳态时候vb=2vin－2vt。通过这种方式va，vb，vcp电压逐步被抬高，可根据实际需要选择电容和二极管的个数。这种结构电路简单，但电路损耗比较大，每一级固定电压损失为vt。

改进的2倍型电荷泵结构如图2所示，该电荷泵的开关用MOS开关取代二极管，这样可以有更小的电压损耗和更快的建立时间。该电荷泵的工作原理为：pm1、nm1导通，va=vin，vb=0；pm2、pm3导通，vb=vin，由于电容c1电压不能突变，va=2vin导通，因此va通过pm2向电容c2充电，稳态时，vcp=2vin（这里假设没有负载，MOS开关没有损耗的情况下）。

这种改进的2倍型电荷泵结构的设计存在以下难点：

1.可靠性的考虑：由于内部节点存在瞬间高压，因此需要考虑这种节点高压状态的持续时间和幅度，保证与其相连接的各个器件都工作在安全的偏置状态；

2.衬底电位的选择：pm1、pm2是PMOS开关，其衬底电位要选择最高电位相连接，但vin，va，vcp电压相互关系在电荷泵建立的过程不确定，因此需要采用电压选择器来选择最高电位供给pm1和pm2（如图2所示电压选择器由一个比较器comp和两个开关sw1、sw2组成）；

3.MOS开关的栅极控制电压的控制：vb电压范围0~vin，因此pm3和nm1需要传递和阻断的电压为0~vin，其栅极电压采用0~vin控制的逻辑即可；pm1需要传递vin，阻断2vin，因此其栅极控制逻辑需要0~2vin；pm2也类似；因此需要额外的电平移位电路来实现栅极不同电位的逻辑控制。

由上述分析可以看出，现有改进的2倍型电荷泵需要额外的电路来满足设计要点要求，这样不但增加设计难度也增加了设计成本和功耗，同时这种结构在为负载提供电荷区间为单电容供电，因此纹波相对也比较大。因此，需要一种能够简化电荷泵的设计复杂度，同时获得相同的输出电压性能和更小的输出纹波的电荷泵结构。

实用新型内容

本实用新型所要解决的技术问题是，提供一种升压式电荷泵，解决现有技术中电荷泵的设计需要额外的电路来满足设计要点要求，增加设计难度也增加了设计成本和功耗，且纹波相对也比较大的问题。

为了解决上述问题，本实用新型提供了一种升压式电荷泵，包括至少一第一电荷汲取单元、一第二电荷汲取单元以及输出存储电容，所述第一电荷汲取单元包括第一电荷泵电容、第一输出PMOS晶体管以及至少一充电时钟信号端，所述第二电荷汲取单元包括第二电荷泵电容、第二输出PMOS晶体管以及至少一充电时钟信号端；所述第一输出PMOS晶体管的源极与所述第一电荷泵电容相连，栅极与所述第二电荷泵电容相连，漏极与所述输出存储电容相连同时接电荷泵电压输出端，衬底与一电压选择电路相连；所述第二输出PMOS晶体管的源极与所述第二电荷泵电容相连并连接至所述第一输出PMOS晶体管的栅极，所述第二输出PMOS晶体管的栅极与所述第一电荷泵电容相连并连接至所述第一输出PMOS晶体管的源极，所述第二输出PMOS晶体管的漏极与所述输出存储电容相连同时接所述电荷泵电压输出端，所述第二输出PMOS晶体管的衬底分别与所述电压选择电路以及所述第一输出PMOS晶体管的衬底相连；在所述第一输出PMOS晶体管根据充电时钟信号导通时，所述第二输出PMOS晶体管切断，第一电荷泵电容对输出存储电容充电；在所述第二输出PMOS晶体管根据充电时钟信号导通时，所述第一输出PMOS晶体管切断，第二电荷泵电容输出存储电容充电。

本实用新型的优点在于，通过各电荷汲取单元中输出PMOS晶体管相互间的巧妙连接，有效降低了设计复杂度，同时获得相同的输出电压性能，有效满足设计要点要求；且在一个周期内多次对输出存储电容充电，其纹波也比传统结构要小得多，得到了更优的输出特性。

附图说明

图1，现有的简单电荷泵的电路图；

图2，改进的2倍型电荷泵的电路图；

图3，本实用新型所述升压式电荷泵的一实施方式的电路图。

具体实施方式

下面结合附图对本实用新型提供的升压式电荷泵的具体实施方式做详细说明。

参考附图3，本实用新型所述升压式电荷泵的一实施方式的电路图，所述升压式电荷泵包括至少一第一电荷汲取单元1、一第二电荷汲取单元2、输出存储电容C4及电压选择电路3。其中，图中导线相连的交叉点加实心圆点表示。

所述第一电荷汲取单元1包括第一电荷泵电容c1、第一输出PMOS晶体管pm3以及至少一充电时钟信号端11，所述第二电荷汲取单元2包括第二电荷泵电容c2、第二输出PMOS晶体管pm4以及至少一充电时钟信号端21。

所述第一输出PMOS晶体管pm3的源极与所述第一电荷泵电容c1相连，栅极与所述第二电荷泵电容c2相连，漏极与所述输出存储电容c4相连同时接电荷泵电压输出端vcp，衬底与电压选择电路3相连。当充电时钟信号端11接收到充电时钟信号后，第一输出PMOS晶体管pm3导通，第一电荷泵电容c1通过第一输出PMOS晶体管pm3对输出存储电容c4充电，从而使电荷泵电压输出端vcp的输出电压升高。

所述第二输出PMOS晶体管pm4的源极与所述第二电荷泵电容c2相连并连接至所述第一输出PMOS晶体管pm3的栅极，所述第二输出PMOS晶体管pm4的栅极与所述第一电荷泵电容c1相连并连接至所述第一输出PMOS晶体管pm3的源极，所述第二输出PMOS晶体管pm4的漏极与所述输出存储电容c4相连同时接所述电荷泵电压输出端vcp，所述第二输出PMOS晶体管pm4的衬底分别与所述电压选择电路3以及所述第一输出PMOS晶体管pm3的衬底相连。当充电时钟信号端21接收到充电时钟信号后，第二输出PMOS晶体管pm4导通，第二电荷泵电容c2通过第二输出PMOS晶体管pm4对输出存储电容c4充电，从而使电荷泵电压输出端vcp的输出电压升高。

在所述第一输出PMOS晶体管pm3根据充电时钟信号导通时，所述第二输出PMOS晶体管pm4切断，第一电荷泵电容c1对输出存储电容c4充电；在所述第二输出PMOS晶体管pm4根据充电时钟信号导通时，所述第一输出PMOS晶体管pm3切断，第二电荷泵电容c2输出存储电容c4充电。也即所述第一输出PMOS晶体管pm3与所述第二输出PMOS晶体管pm4分别根据充电时钟信号而导通或切断，从而第一电荷泵电容c1与第二电荷泵电容c2周期性对输出存储电容c4充电。通过所述第一输出PMOS晶体管pm3与所述第二输出PMOS晶体管pm4的巧妙连接，有效降低了设计复杂度，同时获得相同的输出电压性能；且由于本实用新型所述升压式电荷泵在一个周期内多次对输出存储电容c4充电，其纹波也比传统结构要小得多，得到了更优的输出特性。

所述第一电荷汲取单元1进一步包括一第一NMOS开关nm1，所述第一NMOS开关nm1的源极与衬底相连并接入电荷泵电压输入端vin，栅极与所述第二电荷泵电容c2相连，漏极与所述第一电荷泵电容c1相连并连接至所述第一输出PMOS晶体管pm3的源极。第一NMOS开关nm1的衬底连接到其源端，在稳态下，源端均可视为最低电位，而在建立过程中，衬底和漏端二极管存在正向偏压而导通，但该二极管漏电流促进漏端电压加速接近输入端电压，因此是有益的二极管漏电流，允许在电路建立阶段存在。

所述第一电荷汲取单元1进一步包括一第一PMOS开关pm1以及一第三NMOS开关nm3；所述第一PMOS开关pm1的源极与衬底相连并接入电荷泵电压输入端vin，栅极与一充电时钟信号端ck_pm1相连，漏极与所述第三NMOS开关nm3的漏极相连并通过所述第一电荷泵电容c1连接至所述第一输出PMOS晶体管pm3的源极；所述第三NMOS开关nm3的源极与衬底相连并接入等电势端，栅极与一充电时钟信号端ck_nm3相连，漏极与所述第一PMOS开关pm1的漏极相连并通过所述第一电荷泵电容c1连接至所述第一NMOS开关nm1的漏极。第一PMOS开关pm1的漏极与第三NMOS开关nm3的漏极的电压变化范围在0~输入电压之间，因此，第一PMOS开关pm1与第三NMOS开关nm3各自栅极采用0~vin（输入电压）的逻辑控制，不存在可靠性考虑。所述第一输出PMOS晶体管pm3在导通时可以很好的传递升压后的输出电压至输出存储电容c4，并在关断时隔断源漏两端，无需额外的电瓶移位电路即可实现栅极的逻辑控制。

所述第二电荷汲取单元2进一步包括一第二NMOS开关nm2，所述第二NMOS开关nm2的源极与衬底相连并接入电荷泵电压输入端vin，栅极与所述第一电荷泵电容c1相连，漏极与所述第二电荷泵电容c2相连并连接至所述第二输出PMOS晶体管pm4的源极。第二NMOS开关nm2的衬底连接到其源端，在稳态下，源端均可视为最低电位，而在建立过程中，衬底和漏端二极管存在正向偏压而导通，但该二极管漏电流促进漏端电压加速接近输入端电压，因此是有益的二极管漏电流，允许在电路建立阶段存在。

所述第二电荷汲取单元2进一步包括一第二PMOS开关pm2以及一第四NMOS开关nm4；所述第二PMOS开关pm2的源极与衬底相连并接入电荷泵电压输入端vin，栅极与一充电时钟信号端ck_pm2相连，漏极与所述第四NMOS开关nm4的漏极相连并通过所述第二电荷泵电容c2连接至所述第二输出PMOS晶体管pm4的源极；所述第四NMOS开关nm4的源极与衬底相连并接入等电势端，栅极与一充电时钟信号端ck_nm4相连，漏极与所述第二PMOS开关pm2的漏极相连并通过所述第二电荷泵电容c2连接至所述第二NMOS开关nm2的漏极。第二PMOS开关的漏极与第四NMOS开关的漏极的电压变化范围在0~输入电压之间，因此，第二PMOS开关pm2与第四NMOS开关nm4各自栅极采用0~vin的逻辑控制，不存在可靠性考虑。所述第二输出PMOS晶体管pm4在导通时可以很好的传递升压后的输出电压至输出存储电容c4，并在关断时隔断源漏两端，无需额外的电平移位电路即可实现栅极的逻辑控制。

作为优选的实施方式，所述电压选择电路3包括一第五PMOS开关pm5、一第六PMOS开关pm6以及一衬底电位存储电容c3，所述第五PMOS开关pm5以及第六PMOS开关pm6均为漏极和衬底相接并通过所述衬底电位存储电容c3接入等电势端；所述第五PMOS开关pm5的源极分别接至所述第一输出PMOS晶体管pm3的栅极、第二输出PMOS晶体管pm4的源极以及第六PMOS开关pm6的栅极，所述第五PMOS开关pm5的栅极分别接至所述第一输出PMOS晶体管pm3的源极、第二输出PMOS晶体管pm4的栅极以及第六PMOS开关pm6的源极，所述第五PMOS开关pm5的漏极分别接至所述第一输出PMOS晶体管pm3的衬底、第二输出PMOS晶体管pm4的衬底以及第六PMOS开关pm6的漏极。

第一输出PMOS晶体管pm3导通时，第六PMOS开关pm6也导通；第二输出PMOS晶体管pm4导通时，第五PMOS开关pm5也导通；这样在衬底电位存储电容c3上始终保存着最高电压的电位，保证第一、第二输出PMOS晶体管pm3、pm4，第五、第六PMOS开关pm5、pm6衬底始终接在最高电压上，避免电荷泵输出电压导致第一、第二输出PMOS晶体管pm3、pm4衬底变化。

以下结合附图3给出本实用新型的工作方式。

本实施例以2倍电荷泵为例，vin为输入电压，vcp为输出电压，MOS管pm1、nm1、pm3、nm3以及电荷泵电容c1构成一个电荷汲取单元，pm3作为输出PMOS晶体管，在导通时c1为输出存储电容c4充电；MOS管pm2、nm2、pm4、nm4以及电荷泵电容c2构成一个电荷汲取单元，pm4作为输出PMOS晶体管，在导通时c2为输出存储电容c4充电。两个电荷汲取单元的工作原理相同，分别根据充电时钟信号而导通或切断，从而c1、c2周期性对输出存储电容c4充电，从而在稳态时，vcp=2vin。

以c1为例，当nm1、nm3导通时，vb=vin，va=0，c1处于充电状态；当pm1，pm3导通时，va=vin，由于电容电压不能突变，vb=2vin，c1通过pm3向c4充电。当pm3关闭时，pm4，pm2导通，vd=2vin，c2通过pm4向c4充电。因此这样c1、c2交替为c4进行充电，稳态下，c4=2vin，也即vcp=2vin，从而实现2倍电荷泵功能。

va，vc的电压变化范围在0~vin，因此，pm1、pm2、nm3、nm4各自栅极采用0~vin的逻辑控制，不存在可靠性考虑。

当nm1导通时，此时nm3、pm2、pm4导通，vd=2vin，也就是nm1的栅极电压为2vin，源极电压vin可以顺利传递到vb；当nm1关断时，pm1、nm2、nm4导通，vb=2vin，vd=vin，nm1的栅极电压为vin，源漏电压分别为vin和2vin，因此nm1处于关断状态，无法开启。nm1的衬底连接到其源端（即与vin相连接），在稳态下，vb或者近似等于vin，或者等于2vin，源端均可视为最低电位；而在建立过程中，vb<vin，导致nm1衬底和漏端二极管存在正向偏压而导通，但该二极管漏电流促进vb加速接近vin，因此是有益的二极管漏电流，允许在电路建立阶段存在。nm2工作原理类似。pm3导通时，pm1、nm2导通，vb=2vin，vd=vin，也就是pm3的栅极电压为vin，而源端电压为2vin，因此pm3可以将2vin传递到输出存储电容c4上。pm3关断时，vb=vin，vd=2vin，pm3的栅极和漏极近似相等，都为2vin，源级为vin，这样pm3可以很好的隔断源漏两端。pm4工作原理类似。也即MOS开关的栅极控制电压无需额外的电平移位电路即可很好的实现逻辑控制。

为了避免升压式电荷泵输出电压导致pm3，pm4衬底变化，采用了电压选择电路来决定衬底的电位。本实施例中，所述电压选择电路包括MOS管pm5、pm6，以及衬底电位存储电容c3。pm3导通时，pm6也导通，因此ve=vb=2vin；pm4导通时，pm5也导通，因此ve=vd=2vin，这样在c3上始终保存着最高电压的电位，保证pm3~pm6衬底始终接在最高电压上。

由此可见，本实施例所述升压式电荷泵既实现了2倍电荷泵的目的，也没有增加过多的设计成本和难度；不存在可靠性考虑，且无需额外的电平移位电路即可很好的实现MOS开关的栅极控制电压的逻辑控制；电压选择电路由MOS管以及电容组成，便于集成化；同时，在一个周期内所述升压式电荷泵两次对输出存储电容充电，其纹波也比传统结构要小得多，得到了更优的输出特性。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (6)

1.一种升压式电荷泵，包括至少一第一电荷汲取单元、一第二电荷汲取单元以及输出存储电容，其特征在于， 所述第一电荷汲取单元包括第一电荷泵电容、第一输出PMOS晶体管以及至少一充电时钟信号端，所述第二电荷汲取单元包括第二电荷泵电容、第二输出PMOS晶体管以及至少一充电时钟信号端； 

所述第一输出PMOS晶体管的源极与所述第一电荷泵电容相连，栅极与所述第二电荷泵电容相连，漏极与所述输出存储电容相连同时接电荷泵电压输出端，衬底与一电压选择电路相连； 

所述第二输出PMOS晶体管的源极与所述第二电荷泵电容相连并连接至所述第一输出PMOS晶体管的栅极，所述第二输出PMOS晶体管的栅极与所述第一电荷泵电容相连并连接至所述第一输出PMOS晶体管的源极，所述第二输出PMOS晶体管的漏极与所述输出存储电容相连同时接所述电荷泵电压输出端，所述第二输出PMOS晶体管的衬底分别与所述电压选择电路以及所述第一输出PMOS晶体管的衬底相连； 

在所述第一输出PMOS晶体管根据充电时钟信号导通时，所述第二输出PMOS晶体管切断，第一电荷泵电容对输出存储电容充电；在所述第二输出PMOS晶体管根据充电时钟信号导通时，所述第一输出PMOS晶体管切断，第二电荷泵电容输出存储电容充电。

2.根据权利要求1所述的升压式电荷泵，其特征在于，所述电压选择电路包括一第五PMOS开关、一第六PMOS开关以及一衬底电位存储电容，所述第五PMOS开关以及第六PMOS开关均为漏极和衬底相接并通过所述衬底电位存储电容接入等电势端； 

所述第五PMOS开关的源极分别接至所述第一输出PMOS晶体管的栅极、第二输出PMOS晶体管的源极以及第六PMOS开关的栅极，所述第五PMOS开关的栅极分别接至所述第一输出PMOS晶体管的源极、第二输出PMOS晶体管的栅极以及第六PMOS开关的源极，所述第五PMOS开关的漏极分别接至所述第一输出PMOS晶体管的衬底、第二输出PMOS晶体管的衬底以及第六PMOS开关的漏极。

3.根据权利要求1或2所述的升压式电荷泵，其特征在于，所述第一电荷汲取单元进一步包括一第一NMOS开关，所述第一NMOS开关的源极与衬底相连并接入电荷泵电压输入端，栅极与所述第二电荷泵电容相连，漏极与所述第一电荷泵电容相连并连接至所述第一输出PMOS晶体管的源极。

4.根据权利要求3所述的升压式电荷泵，其特征在于，所述第一电荷汲取单元进一步包括一第一PMOS开关以及一第三NMOS开关； 

所述第一PMOS开关的源极与衬底相连并接入电荷泵电压输入端，栅极与一充电时钟信号端相连，漏极与所述第三NMOS开关的漏极相连并通过所述第一电荷泵电容连接至所述第一输出PMOS晶体管的源极； 

所述第三NMOS开关的源极与衬底相连并接入等电势端，栅极与一充电时钟信号端相连，漏极与所述第一PMOS开关的漏极相连并通过所述第一电荷泵电容连接至所述第一NMOS开关的漏极。

5.根据权利要求1或2所述的升压式电荷泵，其特征在于，所述第二电荷汲取单元进一步包括一第二NMOS开关，所述第二NMOS开关的源极与衬底相连并接入电荷泵电压输入端，栅极与所述第一电荷泵电容相连，漏极与所述第二电荷泵电容相连并连接至所述第二输出PMOS晶体管的源极。

6.根据权利要求5所述的升压式电荷泵，其特征在于，所述第二电荷汲取单元进一步包括一第二PMOS开关以及一第四NMOS开关； 

所述第二PMOS开关的源极与衬底相连并接入电荷泵电压输入端，栅极与一充电时钟信号端相连，漏极与所述第四NMOS开关的漏极相连并通过所述第二电荷泵电容连接至所述第二输出PMOS晶体管的源极； 

所述第四NMOS开关的源极与衬底相连并接入等电势端，栅极与一充电时钟信号端相连，漏极与所述第二PMOS开关的漏极相连并通过所述第二电荷泵电容连接至所述第二NMOS开关的漏极。

Images